[go: up one dir, main page]

KR102514409B1 - Display device - Google Patents

Display device Download PDF

Info

Publication number
KR102514409B1
KR102514409B1 KR1020150130599A KR20150130599A KR102514409B1 KR 102514409 B1 KR102514409 B1 KR 102514409B1 KR 1020150130599 A KR1020150130599 A KR 1020150130599A KR 20150130599 A KR20150130599 A KR 20150130599A KR 102514409 B1 KR102514409 B1 KR 102514409B1
Authority
KR
South Korea
Prior art keywords
area
gate
wire
data
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150130599A
Other languages
Korean (ko)
Other versions
KR20170032957A (en
Inventor
서일훈
손용덕
이지윤
최재범
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150130599A priority Critical patent/KR102514409B1/en
Publication of KR20170032957A publication Critical patent/KR20170032957A/en
Application granted granted Critical
Publication of KR102514409B1 publication Critical patent/KR102514409B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

본 발명의 일 실시예는 기판, 상기 기판 상에 형성되는 게이트 배선, 상기 게이트 배선과 절연되도록 형성되는 데이터 배선 을 포함하고, 상기 게이트 배선과 상기 데이터 배선이 교차하는 교차 영역에서 상기 데이터 배선은, 상기 데이터 배선의 일부가 상기 게이트 배선의 상부에 위치하는 제1 영역 및 상기 데이터 배선의 전부가 게이트 배선의 상부에 위치하는 제2 영역을 포함하는 표시 장치를 개시한다.An embodiment of the present invention includes a substrate, a gate wire formed on the substrate, and a data wire formed to be insulated from the gate wire, and in an intersection area where the gate wire and the data wire intersect, the data wire, Disclosed is a display device including a first area in which a portion of the data lines are positioned above the gate line, and a second area in which all of the data lines are positioned in the upper portion of the gate line.

Description

표시 장치{DISPLAY DEVICE}Display device {DISPLAY DEVICE}

본 발명은 표시 장치에 관한 것이다.The present invention relates to a display device.

정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 액정표시장치(Liquid Crystal Display: LCD), 유기 전계 발광 표시 장치(Organic Light Emitting Diode Display: OLED), 전기영동표시장치(Electro Phoretic Display; EPD) 및 플라즈마 액정패널(Plasma Display Panel: PDP) 등과 같은 표시장치의 사용이 증가하고 있다.As information technology develops, the market for display devices, which are communication media between users and information, is growing. Accordingly, Liquid Crystal Display (LCD), Organic Light Emitting Diode Display (OLED), Electro Phoretic Display (EPD), and Plasma Display Panel (PDP) ), etc., the use of display devices is increasing.

앞서 설명된 표시장치 중 액정표시장치, 유기 전계 발광 표시 장치 및 전기영동표시장치는 유연한 표시장치로 구현하기 위한 연구가 진행되고 있고, 이들 중 일부는 입체영상표시장치로 구현되고 있다.Among the above-described display devices, liquid crystal display devices, organic light emitting display devices, and electrophoretic display devices are being researched to implement flexible display devices, and some of them are being implemented as 3D display devices.

최근, 표시 장치에 적용되고 있는 다양한 표시 패널 중에서도 급속하게 발전하고 있는 반도체 기술에 수반하여 유기 전계 발광 표시 장치(Organic Light Emitting Diode Display: OLED)를 이용한 표시 패널이 주목 받고 있다.Recently, among various display panels applied to display devices, a display panel using an organic light emitting diode display (OLED) is attracting attention in accordance with rapidly developing semiconductor technology.

유기 전계 발광 표시 장치(Organic Light Emitting Diode Display: OLED)는 기판 위에 화상 표현의 기본 단위인 화소(pixel)를 매트릭스 방식으로 배열하고, 각 화소마다 박막 트랜지스터(Thin Film Transistor; TFT)를 배치하여 독립적으로 화소를 제어한다. An organic light emitting diode display (OLED) arranges pixels, the basic unit of image expression, in a matrix on a substrate and arranges a thin film transistor (TFT) for each pixel to independently Control the pixel with

이러한 유기 전계 발광 표시 장치는 빛이 방출되는 방향에 따라 전면 발광형 및 배면 발광형 표시 장치로 구분할 수 있다. Such an organic light emitting display device may be classified into a top emission type and a bottom emission type display device according to a direction in which light is emitted.

본 발명의 목적은, 표시 장치를 제공하는데 있다.An object of the present invention is to provide a display device.

본 발명의 일 실시예는 기판, 상기 기판 상에 형성되는 게이트 배선, 상기 게이트 배선과 절연되도록 형성되는 데이터 배선 을 포함하고, 상기 게이트 배선과 상기 데이터 배선이 교차하는 교차 영역에서 상기 데이터 배선은, 상기 데이터 배선의 일부가 상기 게이트 배선의 상부에 위치하는 제1 영역 및 상기 데이터 배선의 전부가 게이트 배선의 상부에 위치하는 제2 영역을 포함하는 표시 장치를 개시한다.An embodiment of the present invention includes a substrate, a gate wire formed on the substrate, and a data wire formed to be insulated from the gate wire, and in an intersection area where the gate wire and the data wire intersect, the data wire, Disclosed is a display device including a first area in which a portion of the data lines are positioned above the gate line, and a second area in which all of the data lines are positioned in the upper portion of the gate line.

본 실시예에 있어서, 상기 제1 영역은 상기 데이터 배선이 상기 게이트 배선과 교차하는 교차 영역의 네 개의 모서리 중 적어도 하나의 모서리에 형성되며, 상기 데이터 배선이 상기 게이트 배선과 교차하지 않는 부분에서의 데이터 배선의 바깥 영역에 형성될 수 있다. In this embodiment, the first area is formed at at least one corner among four corners of an intersection area where the data line crosses the gate line, and the data line does not intersect the gate line. It may be formed outside the data line.

본 실시예에 있어서, 상기 제2 영역은 상기 데이터 배선이 상기 게이트 배선과 교차하지 않는 부분에서의 데이터 배선의 너비보다 좁은 너비를 갖도록 형성될 수 있다.In this embodiment, the second area may be formed to have a width smaller than that of the data line at a portion where the data line does not intersect the gate line.

본 실시예에 있어서, 상기 게이트 배선과 직교하는 제2 방향으로의 상기 제1 영역의 길이는 3㎛일 수 있다. In this embodiment, the length of the first region in the second direction orthogonal to the gate line may be 3 μm.

본 실시예에 있어서, 상기 데이터 배선의 폭은 8㎛일 수 있다. In this embodiment, the width of the data line may be 8 μm.

본 실시예에 있어서, 상기 데이터 배선과 직교하는 제1 방향으로의 상기 제2 영역의 너비는 6.5㎛일 수 있다. In this embodiment, a width of the second region in a first direction orthogonal to the data line may be 6.5 μm.

본 실시예에 있어서, 상기 제1 영역의 형상은 사각형일 수 있다. In this embodiment, the shape of the first region may be a rectangle.

본 실시예에 있어서, 상기 사각형은 상기 게이트 배선과 직교하는 제2 방향의 변의 길이가 상기 데이터 배선과 직교하는 제1 방향의 변의 길이보다 길 수 있다. In this embodiment, the length of the side of the quadrangle in the second direction orthogonal to the gate line may be longer than the length of the side of the first direction orthogonal to the data line.

본 실시예에 있어서, 상기 제1 영역의 형상은 삼각형일 수 있다. In this embodiment, the shape of the first region may be a triangle.

본 실시예에 있어서, 상기 삼각형은 상기 게이트 배선과 직교하는 제2 방향의 변의 길이가 상기 데이터 배선과 직교하는 제1 방향의 변의 길이보다 길 수 있다.In this embodiment, the length of the side of the triangle in the second direction orthogonal to the gate line may be longer than the length of the side of the first direction orthogonal to the data line.

본 발명의 일 실시예에 따르면, 게이트 배선과 데이터 배선이 교차하는 영역에서 배선이 단선되는 것을 방지할 수 있는 유리한 효과가 있다.According to one embodiment of the present invention, there is an advantageous effect of preventing wire disconnection in a region where a gate wire and a data wire cross each other.

본 발명의 효과는 상술한 내용 이외에도, 도면을 참조하여 이하에서 설명할 내용으로부터도 도출될 수 있음은 물론이다.Of course, the effect of the present invention can be derived from the contents to be described below with reference to the drawings in addition to the above-described contents.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 배선을 상부에서 개략적으로 도시한 평면도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 단면을 개략적으로 도시한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 게이트 배선 및 데이터 배선을 확대하여 개략적으로 도시한 확대도이다.
도 4는 본 발명의 다른 실시예에 따른 표시 장치의 게이트 배선 및 데이터 배선을 확대하여 개략적으로 도시한 확대도이다.
1 is a plan view schematically illustrating wires of a display device according to an exemplary embodiment from the top.
2 is a cross-sectional view schematically illustrating a cross-section of a display device according to an exemplary embodiment of the present invention.
3 is an enlarged and schematic diagram illustrating a gate line and a data line of a display device according to an exemplary embodiment of the present invention.
4 is an enlarged and schematic diagram illustrating a gate line and a data line of a display device according to another exemplary embodiment of the present invention.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다. Since the present invention can apply various transformations and have various embodiments, specific embodiments will be illustrated in the drawings and described in detail in the detailed description. Effects and features of the present invention, and methods for achieving them will become clear with reference to the embodiments described later in detail together with the drawings. However, the present invention is not limited to the embodiments disclosed below and may be implemented in various forms.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, and when describing with reference to the drawings, the same or corresponding components are assigned the same reference numerals, and overlapping descriptions thereof will be omitted. .

이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용된다. In the following embodiments, terms such as first and second are used for the purpose of distinguishing one component from another component without limiting meaning.

이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.In the following examples, expressions in the singular number include plural expressions unless the context clearly dictates otherwise.

이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. In the following embodiments, terms such as include or have mean that features or components described in the specification exist, and do not preclude the possibility that one or more other features or components may be added.

이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 "위"에 또는 "상"에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다. In the following examples, when a part such as a film, region, component, etc. is said to be “on” or “on” another part, it is not only directly on top of the other part, but also another film, region, component in the middle thereof. The case where an element etc. are interposed is also included.

도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.In the drawings, the size of components may be exaggerated or reduced for convenience of description. For example, since the size and thickness of each component shown in the drawings are arbitrarily shown for convenience of description, the present invention is not necessarily limited to the illustrated bar.

어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 수행될 수도 있다.When an embodiment is otherwise implementable, a specific process sequence may be performed differently from the described sequence. For example, two processes described in succession may be performed substantially simultaneously, or may be performed in an order reverse to the order described.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 배선을 상부에서 개략적으로 도시한 평면도이다. 1 is a plan view schematically illustrating wires of a display device according to an exemplary embodiment from the top.

본 실시예에 따른 표시 장치는 게이트 배선(10) 및 데이터 배선(30)을 포함할 수 있으며 상기 게이트 배선(10)과 상기 데이터 배선(30)이 서로 직교하는 방향으로 형성될 수 있다.The display device according to this embodiment may include a gate line 10 and a data line 30, and the gate line 10 and the data line 30 may be formed in directions orthogonal to each other.

선택적 실시예로서 게이트 배선(10)의 상부에 데이터 배선(30)이 게이트 배선(10)과 절연되도록 형성되며 특정한 영역에서는 게이트 배선(10) 및 데이터 배선(30)의 교차 영역(A)이 형성될 수 있다.As an optional embodiment, the data line 30 is formed above the gate line 10 so as to be insulated from the gate line 10, and an intersection area A between the gate line 10 and the data line 30 is formed in a specific area. It can be.

게이트 배선(10)은 후술할 게이트 전극(G, 도 2 참조)와 함께 형성되며 후술할 박막 트랜지스터(TFT) 각각에 신호를 전달하는 역할을 할 수 있다.The gate wiring 10 is formed together with a gate electrode (G, see FIG. 2 ) to be described later and may serve to transmit a signal to each of the thin film transistors (TFTs) to be described later.

데이터 배선(30)은 후술할 소스 전극(S) 및 드레인 전극(D)과 함께 형성되며 각 화소에 관한 데이터를 저장하고 전달하는 역할을 할 수 있다.The data line 30 is formed together with a source electrode S and a drain electrode D, which will be described later, and can serve to store and transmit data about each pixel.

도 1에는 게이트 배선(10) 및 데이터 배선(30)의 교차 영역(A)이 6군데로 도시되어 있으나 이는 설명의 편의를 위해 개략적으로 도시한 배선의 평면도에 불과한 것이며 교차 영역(A)의 개수는 이에 한정되지 않음은 물론이다.In FIG. 1 , six crossing areas A of the gate wiring 10 and data wiring 30 are shown, but this is only a schematic plan view of the wiring shown for convenience of description, and the number of crossing areas A is, of course, not limited thereto.

본 실시예에 따른 표시 장치는 도 1에 도시된 바와 같이 교차 영역(A)에서 데이터 배선(30)의 형상이 변형되어 형성될 수 있다. As shown in FIG. 1 , the display device according to the present exemplary embodiment may be formed by changing the shape of the data line 30 in the intersection area A.

즉, 게이트 배선(10)과 데이터 배선(30)의 교차 영역(A)에서 상기 데이터 배선(30)은 제1 영역(31a) 및 제2 영역(33)을 갖도록 변형되어 형성될 수 있으며 데이터 배선(30)의 변형에 대하여는 도 3 및 도 4을 참조하여 상세히 후술하도록 한다.That is, the data line 30 may be formed by being deformed to have the first area 31a and the second area 33 in the intersection area A between the gate line 10 and the data line 30, and the data line 30 may be formed. The deformation of (30) will be described later in detail with reference to FIGS. 3 and 4.

도 2는 본 발명의 일 실시예에 따른 표시 장치의 단면을 개략적으로 도시한 단면도이다. 2 is a cross-sectional view schematically illustrating a cross-section of a display device according to an exemplary embodiment of the present invention.

본 발명에 따른 표시 장치는 다양한 소자를 구비할 수 있고, 예를 들면 유기 발광 소자 또는 액정 표시 소자 등을 포함할 수 있다. 다만, 설명의 편의를 위하여 표시 장치가 유기 발광 소자를 포함하는 유기 발광 표시 장치인 실시예에 한하여 설명하도록 한다. The display device according to the present invention may include various elements, and may include, for example, an organic light emitting element or a liquid crystal display element. However, for convenience of description, description will be given only to an embodiment in which the display device is an organic light emitting display device including an organic light emitting element.

기판(100)은 다양한 재질을 이용하여 형성할 수 있다. 예를 들면, 기판(100)은 유리 재질 또는 기타 절연 물질을 이용하거나 금속 박막을 이용하여 형성할 수 있다.The substrate 100 may be formed using various materials. For example, the substrate 100 may be formed using a glass material or other insulating material or a metal thin film.

선택적 실시예로서 기판(100)은 실리콘계 폴리머(silicone-based polymer), 폴리우레탄(polyurethane), 폴리우레탄 아크릴레이트(polyurethane acrylate), 아크릴레이트 폴리머(acrylate polymer) 및 아크릴레이트 터폴리머(acrylate terpolymer) 중 적어도 하나를 포함할 수 있다. 여기서 실리콘계 폴리머는, 예컨대, 폴리디메틸실록산(polydimethylsiloxane, PDMS), 헥사메틸디옥실란(hexamethyldisiloxane, HMDSO) 등을 포함할 수 있다.As an optional embodiment, the substrate 100 may be formed of a silicone-based polymer, polyurethane, polyurethane acrylate, acrylate polymer, and acrylate terpolymer. may contain at least one. Here, the silicon-based polymer may include, for example, polydimethylsiloxane (PDMS), hexamethyldisiloxane (HMDSO), and the like.

기판(100)의 상부에 버퍼층(110)이 형성될 수 있다. 버퍼층(110)은 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면을 평탄화하기 위한 베리어층, 및/또는 블록킹층으로 역할을 할 수 있다.A buffer layer 110 may be formed on the substrate 100 . The buffer layer 110 may serve as a barrier layer and/or a blocking layer for preventing impurity ions from diffusing, preventing moisture or outside air from permeating, and planarizing the surface.

버퍼층(110)의 상부에는 박막 트랜지스터(TFT)가 형성될 수 있다. 박막 트랜지스터(TFT)의 활성층(A)은 폴리 실리콘으로 이루어질 수 있으며, 불순물이 도핑되지 않은 채널 영역과, 채널 영역의 양 옆으로 불순물이 도핑되어 형성된 소스 영역 및 드레인 영역을 포함할 수 있다. 여기서, 불순물은 박막 트랜지스터의 종류에 따라 달라지며, N형 불순물 또는 P형 불순물이 가능하다.A thin film transistor (TFT) may be formed on the buffer layer 110 . The active layer A of the thin film transistor TFT may be made of polysilicon and may include a channel region not doped with impurities, and a source region and a drain region formed by doping impurities on both sides of the channel region. Here, the impurity varies depending on the type of thin film transistor, and may be an N-type impurity or a P-type impurity.

활성층(A)이 형성된 후 활성층(A)의 상부에는 게이트 절연막(210)이 기판(100) 전면(全面)에 형성될 수 있다. 게이트 절연막(210)은 실리콘산화물 또는 실리콘질화물 등의 무기 물질로 이루어진 막이 다층 또는 단층으로 형성될 수 있다. 게이트 절연막(210)은 활성층(A)과 상부에 위치하는 게이트 전극(G)을 절연하는 역할을 한다. After the active layer (A) is formed, a gate insulating layer 210 may be formed on the entire surface of the substrate 100 on top of the active layer (A). The gate insulating film 210 may be formed of a multi-layer or single-layer film made of an inorganic material such as silicon oxide or silicon nitride. The gate insulating film 210 serves to insulate the active layer (A) and the gate electrode (G) positioned thereon.

상기 게이트 절연막(210)을 형성한 후 게이트 절연막(210)의 상부에 게이트 전극(G)이 형성될 수 있다. 선택적 실시예로서, 상기 게이트 전극(G)과 함께 도 1에 도시된 게이트 배선(10)이 형성될 수 있다. 상기 게이트 전극(G) 및 상기 게이트 배선(10)은 포토리소그래피 공정과 식각 공정을 통하여 형성될 수 있다. After forming the gate insulating layer 210 , a gate electrode G may be formed on the gate insulating layer 210 . As an optional embodiment, the gate wire 10 shown in FIG. 1 may be formed together with the gate electrode G. The gate electrode G and the gate line 10 may be formed through a photolithography process and an etching process.

선택적 실시예로서 게이트 전극(G)의 물질은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 타이타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.As an optional embodiment, the material of the gate electrode G is molybdenum (Mo), aluminum (Al), platinum (Pt), palladium (Pd), silver (Ag), magnesium (Mg), gold (Au), nickel (Ni ), neodymium (Nd), iridium (Ir), chromium (Cr), nickel (Li), calcium (Ca), titanium (Ti), tungsten (W), and copper (Cu). there is.

선택적 실시예로서 상기 게이트 배선(10)의 물질 또한 상기 게이트 전극(G)과 마찬가지로 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 타이타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.As an optional embodiment, the material of the gate wire 10 is also molybdenum (Mo), aluminum (Al), platinum (Pt), palladium (Pd), silver (Ag), magnesium (Mg), like the gate electrode (G) , Gold (Au), Nickel (Ni), Neodymium (Nd), Iridium (Ir), Chromium (Cr), Nickel (Li), Calcium (Ca), Titanium (Ti), Tungsten (W), Copper (Cu) It may contain one or more metals selected from among.

상기 게이트 전극(G)이 형성된 후 제1 층간 절연막(230)이 기판 전면(全面)에 형성될 수 있다. After the gate electrode G is formed, a first interlayer insulating layer 230 may be formed on the entire surface of the substrate.

제1 층간 절연막(230)은 무기물로 이루어질 수 있다. 예를 들면, 제1 층간 절연막(230)은 금속 산화물 또는 금속 질화물일 수 있으며, 구체적으로 무기 물질은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZrO2) 등을 포함할 수 있다. The first interlayer insulating layer 230 may be made of an inorganic material. For example, the first interlayer insulating layer 230 may be a metal oxide or a metal nitride, and specifically, the inorganic material may be silicon oxide (SiO 2 ), silicon nitride (SiNx), silicon oxynitride (SiON), or aluminum oxide (Al). 2 O 3 ), titanium oxide (TiO 2 ), tantalum oxide (Ta 2 O 5 ), hafnium oxide (HfO 2 ), or zinc oxide (ZrO 2 ).

제1 층간 절연막(230)은 실리콘산화물(SiOx) 및/또는 실리콘질화물(SiNx) 등의 무기물로 이루어진 막이 다층 또는 단층으로 형성될 수 있다. 일부 실시예에서, 제1 층간 절연막(230)은 SiOx/SiNy 또는 SiNx/SiOy의 이중 구조로 이루어질 수 있다. The first interlayer insulating film 230 may be formed of a multilayer or single layer of an inorganic material such as silicon oxide (SiOx) and/or silicon nitride (SiNx). In some embodiments, the first interlayer insulating layer 230 may have a dual structure of SiOx/SiNy or SiNx/SiOy.

제1 층간 절연막(230)의 상부에는 박막 트랜지스터의 소스 전극(S), 드레인 전극(D)이 배치될 수 있다. A source electrode S and a drain electrode D of the thin film transistor may be disposed on the first interlayer insulating layer 230 .

선택적 실시예로서 소스 전극(S), 드레인 전극(D)과 함께 데이터 배선(30)이 제1 층간 절연막(230)의 상부에 형성될 수 있다. 즉, 데이터 배선(30)은 제1 층간 절연막(230)에 의해 게이트 배선(10)과 절연되도록 형성될 수 있다. As an optional embodiment, the data line 30 together with the source electrode S and the drain electrode D may be formed on the first interlayer insulating layer 230 . That is, the data wire 30 may be formed to be insulated from the gate wire 10 by the first interlayer insulating layer 230 .

선택적 실시예로서, 상기 소스 전극(S), 드레인 전극(D)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.As an optional embodiment, the source electrode (S) and the drain electrode (D) are aluminum (Al), platinum (Pt), palladium (Pd), silver (Ag), magnesium (Mg), gold (Au), nickel ( One selected from among Ni), neodymium (Nd), iridium (Ir), chromium (Cr), nickel (Li), calcium (Ca), molybdenum (Mo), titanium (Ti), tungsten (W), and copper (Cu) It may contain more than one metal.

선택적 실시예로서, 데이터 배선(30) 또한 소스 전극(S) 및 드레인 전극(D)과 마찬가지로 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.As an optional embodiment, the data wire 30 also includes aluminum (Al), platinum (Pt), palladium (Pd), silver (Ag), magnesium (Mg), gold, like the source electrode (S) and the drain electrode (D). (Au), Nickel (Ni), Neodymium (Nd), Iridium (Ir), Chromium (Cr), Nickel (Li), Calcium (Ca), Molybdenum (Mo), Titanium (Ti), Tungsten (W), Copper (Cu) may include one or more selected metals.

소스 전극(S)과 드레인 전극(D)을 덮도록 기판(100) 전면(全面)에 비아층(250)이 형성된다. 비아층(250)의 상부에는 화소 전극(281)이 형성될 수 있다. 도 2에 도시된 일 실시예에 따르면, 화소 전극(281)은 비아홀을 통해 드레인 전극(D)과 연결된다.A via layer 250 is formed on the entire surface of the substrate 100 to cover the source electrode S and the drain electrode D. A pixel electrode 281 may be formed on the via layer 250 . According to the exemplary embodiment shown in FIG. 2 , the pixel electrode 281 is connected to the drain electrode D through a via hole.

비아층(250)은 절연물질로 이루어질 수 있다. 예를 들면, 비아층(250)은 무기물, 유기물, 또는 유/무기 복합물로 단층 또는 복수층의 구조로 형성될 수 있으며, 다양한 증착방법에 의해서 형성될 수 있다. 일부 실시예에서, 평탄화막(PL)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(poly phenylenesulfides resin), 및 벤조사이클로부텐(benzocyclobutene, BCB) 중 하나 이상의 물질로 형성될 수 있다. The via layer 250 may be made of an insulating material. For example, the via layer 250 may be formed of an inorganic material, an organic material, or an organic/inorganic composite in a single-layer or multi-layer structure, and may be formed by various deposition methods. In some embodiments, the planarization layer PL may include polyacrylates resin, epoxy resin, phenolic resin, polyamides resin, polyimide resin, It may be formed of one or more of unsaturated polyesters resin, poly phenylenethers resin, poly phenylenesulfides resin, and benzocyclobutene (BCB). there is.

상기 비아층(250)의 상부에는 유기 발광 소자(OLED)가 구비된다. 유기 발광 소자(OLED)는 화소 전극(281), 유기 발광층을 포함하는 중간층(283), 및 대향 전극(285)을 포함한다. 또한, 유기 발광 표시 장치는 화소 정의막(270)을 더 포함할 수 있다. An organic light emitting diode (OLED) is provided on the via layer 250 . The organic light emitting diode OLED includes a pixel electrode 281 , an intermediate layer 283 including an organic light emitting layer, and a counter electrode 285 . In addition, the organic light emitting diode display may further include a pixel defining layer 270 .

화소 전극(281) 및/또는 대향 전극(285)은 투명 전극 또는 반사형 전극으로 구비될 수 있다. 투명 전극으로 구비될 때에는 ITO, IZO, ZnO 또는 In2O3로 구비될 수 있고, 반사형 전극으로 구비될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 또는 이들의 화합물 등으로 형성된 반사막과, ITO, IZO, ZnO 또는 In2O3로 형성된 투명막을 포함할 수 있다. 일부 실시예에서, 화소 전극(281) 또는 대향 전극(285)은 ITO/Ag/ITO 구조를 가질 수 있다.The pixel electrode 281 and/or the counter electrode 285 may be provided as a transparent electrode or a reflective electrode. When provided as a transparent electrode, it may be provided with ITO, IZO, ZnO or In 2 O 3 , and when provided as a reflective electrode, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr or these It may include a reflective film formed of a compound of ITO, IZO, ZnO, or a transparent film formed of In2O3. In some embodiments, the pixel electrode 281 or the counter electrode 285 may have an ITO/Ag/ITO structure.

화소 정의막(270)은 화소 영역과 비화소 영역을 정의하는 역할을 할 수 있다. 화소 정의막(270)은 화소 전극(281)을 노출하는 개구(270a)를 포함하며 기판(100)을 전면적으로 덮도록 형성될 수 있다. The pixel defining layer 270 may serve to define a pixel area and a non-pixel area. The pixel defining layer 270 includes an opening 270a exposing the pixel electrode 281 and may be formed to entirely cover the substrate 100 .

도 3은 본 발명의 일 실시예에 따른 표시 장치의 게이트 배선(10) 및 데이터 배선(30)을 확대하여 개략적으로 도시한 확대도이다.3 is an enlarged and schematic view of a gate wire 10 and a data wire 30 of a display device according to an exemplary embodiment of the present invention.

선택적 실시예로서 게이트 배선(10)이 제1 방향으로 연장되어 형성될 수 있으며 데이터 배선(30)은 상기 제1 방향과 직교하는 제 2방향으로 연장되어 형성될 수 있다. 즉, 게이트 배선(10)과 데이터 배선(30)이 서로 수직한 방향으로 연장되어 형성될 수 있다. As an alternative embodiment, the gate wire 10 may be formed to extend in a first direction, and the data wire 30 may be formed to extend in a second direction perpendicular to the first direction. That is, the gate wire 10 and the data wire 30 may extend in a direction perpendicular to each other.

선택적 실시예로서 게이트 배선(10)과 데이터 배선(30)의 교차 영역(A)에서 상기 데이터 배선(30)은 제1 영역(31a) 및 제2 영역(33)을 갖도록 변형되어 형성될 수 있다. As an alternative embodiment, the data line 30 may be formed by being deformed to have a first area 31a and a second area 33 in the intersection area A of the gate line 10 and the data line 30. .

선택적 실시예로서 제1 영역(31a)은 데이터 배선(30)의 일부가 게이트 배선(10)의 상부에 위치하는 부분이며 제2 영역(33)은 데이터 배선(30)의 전부가 게이트 배선(10)의 상부에 위치하는 부분일 수 있다. As an optional embodiment, the first region 31a is a portion of the data wire 30 located above the gate wire 10, and the second region 33 is a portion of the data wire 30 located above the gate wire 10. ).

도 3에 도시된 바와 같이 게이트 배선(10) 및 데이터 배선(30)의 교차 영역(A)은 네 개의 모서리를 갖는 사각형 형상일 수 있다. As shown in FIG. 3 , the crossing area A of the gate line 10 and the data line 30 may have a quadrangular shape having four corners.

선택적 실시예로서 제1 영역(31a)은 상기 교차 영역(A)의 네 개의 모서리 가운데 적어도 하나의 모서리에 형성될 수 있다. As an optional embodiment, the first region 31a may be formed at at least one corner among the four corners of the intersection region A.

제1 영역(31a)은 게이트 배선(10) 및 데이터 배선(30)이 교차하지 않는 부분에서의 데이터 배선(30)을 벗어난 바깥 부분에 형성될 수 있다. The first region 31a may be formed outside the data line 30 in a portion where the gate line 10 and the data line 30 do not intersect.

즉, 제1 영역(31a)은 교차 영역(A) 이외 영역에서의 데이터 배선(30)의 폭(W1)보다 게이트 배선(10)이 연장되어 형성되는 방향인 제1 방향으로 연장되도록 형성될 수 있다.That is, the first region 31a may be formed to extend in the first direction, which is a direction in which the gate wire 10 is formed by extending beyond the width W1 of the data wire 30 in an area other than the crossing area A. there is.

이 때, 제1 영역(31a)은 상술한 바와 같이 교차 영역(A)의 모서리에 형성되며 일부는 게이트 배선(10)과 교차하는 영역에 일부는 게이트 배선(10)과 교차하지 않는 영역에 형성될 수 있다. At this time, as described above, the first region 31a is formed at the corner of the crossing region A, and is partially formed in an area intersecting the gate wiring 10 and partially in an area not intersecting the gate wiring 10. It can be.

제1 영역(31a)이 교차 영역(A)의 모서리에서 제1 방향으로 연장되어 형성됨에 따라 배선이 단선되는 것을 방지할 수 있는 유리한 효과가 있다. As the first region 31a extends from the corner of the intersection region A in the first direction, there is an advantageous effect of preventing disconnection of wires.

제1 영역(31a)이 형성되지 않는 경우 교차 영역(A)의 모서리에서는 게이트 배선(10)과 상부에 형성되는 데이터 배선(30)의 급격한 단차에 의해 배선이 단선되는 문제가 발생할 수 있다. When the first region 31a is not formed, a problem in which the wiring is disconnected may occur at the corner of the crossing region A due to a rapid step difference between the gate wire 10 and the data wire 30 formed thereon.

반면 본 실시예에 따른 표시 장치는 교차 영역(A)의 모서리에 연장되어 형성되는 제1 영역(31a)이 구비됨에 따라 단차가 감소하고 배선이 단선되는 문제를 해소할 수 있는 유리한 효과가 있다. On the other hand, since the display device according to the present exemplary embodiment has the first area 31a extending and formed at the corner of the intersection area A, there is an advantageous effect of reducing the level difference and solving the problem of wire disconnection.

제1 영역(31a)의 크기는 게이트 배선(10)의 공정능력치를 감안하여 형성될 수 있다.The size of the first region 31a may be formed in consideration of the process capability of the gate line 10 .

즉, 게이트 배선(10)을 형성할 때 노광 공정 후에 행해지는 식각 공정을 수행함에 따라 배선의 폭에 오차 범위가 발생할 수 있는데 이를 skew라 하고, 선택적 실시예로서 게이트 배선(10)의 skew는 약 1.0㎛일 수 있다.That is, when forming the gate wire 10, an error range may occur in the width of the wire as the etching process performed after the exposure process is performed, which is called a skew. As an optional embodiment, the skew of the gate wire 10 is about It may be 1.0 μm.

또한, 노광 공정 수행시 배선을 정렬함에 있어서 편차가 발생할 수 있는데 이를 overlay 혹은 align margin이라 하며, 선택적 실시예로서 게이트 배선(10)의 overlay는 약 ±1.0㎛일 수 있다.In addition, deviations may occur in aligning the wiring during the exposure process, which is referred to as overlay or align margin. As an optional embodiment, the overlay of the gate wiring 10 may be about ±1.0 μm.

따라서, 제1 영역(31a)의 크기는 게이트 배선(10)의 공정능력치 즉, skew 및 overlay를 감안하여 형성될 수 있으며 선택적 실시예로서 제1 방향의 제1 영역(31a)의 변의 길이(l1)는 3㎛로 형성될 수 있다.Accordingly, the size of the first region 31a may be formed in consideration of the process capability of the gate line 10, that is, skew and overlay. As an alternative embodiment, the length of the side of the first region 31a in the first direction (l1 ) may be formed to 3 μm.

선택적 실시예로서, 도 3에 도시된 바와 같이 제1 영역(31a)은 사각형 형상을 갖도록 형성될 수 있다.As an optional embodiment, as shown in FIG. 3 , the first region 31a may be formed to have a rectangular shape.

선택적 실시예로서, 제2 방향의 제1 영역(31a)의 변의 길이(s1)가 제1 방향의 제1 영역(31a)의 변의 길이(l1)보다 길게 형성될 수 있다.As an optional embodiment, the length s1 of the side of the first region 31a in the second direction may be longer than the length l1 of the side of the first region 31a in the first direction.

제2 영역(33)은 데이터 배선(30)이 게이트 배선(10)과 교차하는 영역(A)에서 데이터 배선(30)의 전부가 게이트 배선(10)의 상부에 위치하도록 형성될 수 있다.The second region 33 may be formed such that all of the data wires 30 are positioned above the gate wires 10 in the region A where the data wires 30 intersect the gate wires 10 .

선택적 실시예로서 제2 영역(33)은 데이터 배선(30)이 게이트 배선(10)과 교차하지 않는 부분에서의 데이터 배선(30)의 너비(W1)보다 좁은 너비(W2)를 갖도록 형성될 수 있다.As an optional embodiment, the second region 33 may be formed to have a width W2 narrower than the width W1 of the data line 30 at a portion where the data line 30 does not cross the gate line 10. there is.

데이터 배선(30)과 게이트 배선(10)이 교차하는 영역에서는 기생 용량(캐패시터)이 증가되고 load가 증가됨에 따라 신호 전달의 지연이 발생하는 (RC delay) 문제가 발생할 수 있다. In an area where the data line 30 and the gate line 10 intersect, parasitic capacitance (capacitor) increases and as a load increases, a signal transfer delay (RC delay) problem may occur.

따라서, 본 실시에에 따른 유기 발광 표시 장치는 교차 영역(A)에서 제2 영역(33)의 너비(W2)를 데이터 배선(30)의 너비(W1)보다 좁게 형성하여 데이터 배선(30)과 게이트 배선(10)이 교차하는 영역이 감소함에 따라 RC delay 문제를 저감시킬 수 있는 유리한 효과가 있다.Therefore, in the organic light emitting diode display according to the present embodiment, the width W2 of the second area 33 is narrower than the width W1 of the data line 30 in the intersection area A, so that the data line 30 and the As the area where the gate line 10 crosses is reduced, there is an advantageous effect of reducing the RC delay problem.

다만, 데이터 배선(30)과 게이트 배선(10)이 교차하는 영역이 감소할수록 RC delay는 저감되지만 제2 영역(33)의 너비(W2)는 데이터 배선(30)의 공정능력치를 감안하여 형성될 수 있다.However, as the area where the data line 30 and the gate line 10 cross each other decreases, the RC delay decreases, but the width W2 of the second area 33 is formed in consideration of the process capability value of the data line 30. can

상술한 바와 같이 데이터 배선(30)을 형성함에 있어서 노광 공정 후에 행해지는 식각 공정을 수행함에 따라 데이터 배선의 폭에 오차 범위가 발생할 수 있는데 이를 skew라 하고, 선택적 실시예로서 데이터 배선(30)의 skew는 약 2.5㎛일 수 있다.As described above, in forming the data line 30, an error range may occur in the width of the data line as the etching process performed after the exposure process is performed, which is referred to as a skew. The skew may be about 2.5 μm.

선택적 실시예로서 데이터 배선(30)의 너비(W1)는 약 8㎛로 형성될 수 있다. As an optional embodiment, the width W1 of the data line 30 may be formed to be about 8 μm.

만약 제2 영역(33)이 형성되지 않고 교차 영역(A)에서도 동일한 너비를 갖도록 데이터 배선(30)이 형성된다면, 교차 영역(A)에서도 데이터 배선(30)의 너비가 8㎛로 설계될 수 있고 데이터 배선(30)의 skew를 감안할 때 최종적으로 형성되는 교차 영역(A)에서 데이터 배선(30)의 너비는 8㎛-2.5㎛x2= 3㎛일 수 있다.If the second area 33 is not formed and the data line 30 is formed to have the same width in the cross area A, the width of the data line 30 can be designed to be 8 μm even in the cross area A. and considering the skew of the data line 30, the width of the data line 30 in the finally formed intersection area A may be 8 μm−2.5 μm×2=3 μm.

다만, 본 실시예에 따른 표시 장치에서는 교차 영역(A)에서 데이터 배선(30)의 너비(W1)보다 좁은 너비(W2)를 갖는 제2 영역(33)을 형성할 수 있으며 선택적 실시예로서 제2 영역(33)의 너비(W2)는 데이터 배선(30)의 너비(W1)인 8㎛보다 좁은 약 6.5㎛로 형성될 수 있다. However, in the display device according to the present embodiment, the second area 33 having a width W2 narrower than the width W1 of the data line 30 may be formed in the intersection area A, and as an optional embodiment, the second area 33 may be formed. The width W2 of the second region 33 may be formed to be about 6.5 μm, which is narrower than the width W1 of the data line 30, which is 8 μm.

제2 영역(33)의 너비(W2)가 약 6.5㎛로 설계되는 경우 데이터 배선(30)의 공정능력치(skew)를 감안하면 최종적으로 형성되는 제2 영역(33)의 폭은 6.5㎛-2.5㎛x2= 1.5㎛일 수 있다. When the width W2 of the second region 33 is designed to be about 6.5 μm, considering the skew of the data line 30, the width of the finally formed second region 33 is 6.5 μm-2.5 μm. ㎛x2 = 1.5㎛ may be.

따라서 본 실시예에 따라 제2 영역(33)의 너비(W2)를 약 6.5㎛로 설계하는 경우에는 최종적으로 게이트 배선(10)과 데이터 배선(30)이 교차되는 부분이 반으로 줄어들어 배선 load가 50% 감소됨에 따라 RC delay가 저감되는 유리한 효과가 있다. Accordingly, when the width W2 of the second region 33 is designed to be about 6.5 μm according to the present embodiment, the area where the gate line 10 and the data line 30 finally intersect is reduced by half, thereby reducing the wiring load. As it is reduced by 50%, there is an advantageous effect of reducing RC delay.

도 4는 본 발명의 다른 실시예에 따른 표시 장치의 배선을 확대하여 도시한 평면도이다. 도 4에서, 도 1 내지 도 3과 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들의 중복 설명은 생략한다. 4 is an enlarged plan view illustrating wiring of a display device according to another exemplary embodiment of the present invention. In FIG. 4, the same reference numerals as those in FIGS. 1 to 3 denote the same members, and overlapping descriptions thereof are omitted here for simplicity of description .

선택적 실시예로서 게이트 배선(10)이 제1 방향으로 연장되어 형성될 수 있으며 데이터 배선(30)은 상기 제1 방향과 직교하는 제 2방향으로 연장되어 형성될 수 있다. 즉, 게이트 배선(10)과 데이터 배선(30)이 서로 수직한 방향으로 연장되어 형성될 수 있다. As an alternative embodiment, the gate wire 10 may be formed to extend in a first direction, and the data wire 30 may be formed to extend in a second direction perpendicular to the first direction. That is, the gate wire 10 and the data wire 30 may extend in a direction perpendicular to each other.

선택적 실시예로서 상기 게이트 배선(10)과 상기 데이터 배선(30)의 교차 영역(A)에서 상기 데이터 배선(30)은 제1 영역(31b) 및 제2 영역(33)을 갖도록 변형되어 형성될 수 있다. As an optional embodiment, the data line 30 may be formed by being deformed to have a first area 31b and a second area 33 at an intersection area A between the gate line 10 and the data line 30. can

선택적 실시예로서 제1 영역(31b)은 데이터 배선(30)의 일부가 게이트 배선(10)의 상부에 위치하는 부분이며 제2 영역(33)은 데이터 배선(30)의 전부가 게이트 배선(10)의 상부에 위치하는 부분일 수 있다. As an optional embodiment, the first region 31b is a portion of the data wire 30 positioned above the gate wire 10, and the second region 33 is a portion of the data wire 30 located above the gate wire 10. ).

도 4에 도시된 바와 같이 게이트 배선(10) 및 데이터 배선(30)의 교차 영역(A)은 네 개의 모서리를 갖는 사각형 형상일 수 있다. As shown in FIG. 4 , the crossing area A of the gate line 10 and the data line 30 may have a quadrangular shape having four corners.

선택적 실시예로서 제1 영역(31b)은 교차 영역(A)의 네 개의 모서리 가운데 적어도 하나의 모서리에 형성될 수 있다. As an optional embodiment, the first region 31b may be formed at at least one corner among the four corners of the intersection region A.

제1 영역(31b)은 게이트 배선(10) 및 데이터 배선(30)이 교차하지 않는 부분에서의 데이터 배선(30)을 벗어난 바깥 부분에 형성될 수 있다. The first region 31b may be formed outside the data line 30 in a portion where the gate line 10 and the data line 30 do not intersect.

즉, 제1 영역(31b)은 교차 영역(A) 이외 영역에서의 데이터 배선(30)의 폭(W1)보다 게이트 배선(10)이 연장되어 형성되는 방향인 제1 방향으로 연장되도록 형성될 수 있다.That is, the first region 31b may be formed to extend in a first direction, which is a direction in which the gate wire 10 is formed by extending beyond the width W1 of the data wire 30 in an area other than the crossing area A. there is.

이 때, 제1 영역(31b)은 상술한 바와 같이 교차 영역(A)의 모서리에 형성되며 일부는 게이트 배선(10)과 교차하는 영역에 일부는 게이트 배선(10)과 교차하지 않는 영역에 형성될 수 있다. At this time, as described above, the first region 31b is formed at the corner of the crossing region A, and is formed partly in an area intersecting the gate line 10 and partly in an area not intersecting the gate line 10. It can be.

제1 영역(31b)이 교차 영역(A)의 모서리에서 제1 방향으로 연장되어 형성됨에 따라 배선이 단선되는 것을 방지할 수 있는 유리한 효과가 있다. 제1 영역(31b)이 형성되지 않는 경우 교차 영역(A)의 모서리에서는 게이트 배선(10)과 상부에 형성되는 데이터 배선(30)의 급격한 단차에 의해 배선이 단선되는 문제가 발생할 수 있다. As the first region 31b is formed extending from the corner of the intersection region A in the first direction, there is an advantageous effect of preventing disconnection of wires. If the first region 31b is not formed, a problem in which the wiring is disconnected may occur at the corner of the crossing region A due to a sharp step difference between the gate wiring 10 and the data wiring 30 formed thereon.

반면 본 실시예에 따른 표시 장치는 교차 영역(A)의 모서리에 연장되어 형성되는 제1 영역(31b)이 구비됨에 따라 단차가 감소하고 배선이 단선되는 문제를 해소할 수 있는 유리한 효과가 있다. On the other hand, since the display device according to the present exemplary embodiment includes the first area 31b extending and formed at the corner of the intersection area A, there is an advantageous effect of reducing the level difference and solving the problem of wire disconnection.

제1 영역(31b)의 크기는 게이트 배선(10)의 공정능력치를 감안하여 형성될 수 있다.The size of the first region 31b may be formed in consideration of the process capability of the gate line 10 .

즉, 게이트 배선(10)을 형성할 때 노광 공정 후에 행해지는 식각 공정을 수행함에 따라 배선의 폭에 오차 범위가 발생할 수 있는데 이를 skew라 하고, 선택적 실시예로서 게이트 배선(10)의 skew는 약 1.0㎛일 수 있다.That is, when forming the gate wire 10, an error range may occur in the width of the wire as the etching process performed after the exposure process is performed, which is called a skew. As an optional embodiment, the skew of the gate wire 10 is about It may be 1.0 μm.

또한, 노광 공정 수행시 배선을 정렬함에 있어서 편차가 발생할 수 있는데 이를 overlay 혹은 align margin이라 하며, 선택적 실시예로서 게이트 배선(10)의 overlay는 약 ±1.0㎛일 수 있다.In addition, deviations may occur in aligning the wiring during the exposure process, which is referred to as overlay or align margin. As an optional embodiment, the overlay of the gate wiring 10 may be about ±1.0 μm.

따라서, 제1 영역(31b)의 크기는 게이트 배선(10)의 공정능력치 즉, skew 및 overlay를 감안하여 형성될 수 있다.Accordingly, the size of the first region 31b may be formed in consideration of process capability values of the gate line 10, that is, skew and overlay.

선택적 실시예로서, 도 4에 도시된 바와 같이 제1 영역(31b)은 삼각형 형상을 갖도록 형성될 수 있다.As an optional embodiment, as shown in FIG. 4 , the first region 31b may be formed to have a triangular shape.

선택적 실시예로서, 제1 영역(31b)의 제2 방향의 변의 길이(s2)가 제1 영역(31b)의 제1 방향의 변의 길이(l2)보다 길게 형성될 수 있다.As an optional embodiment, the length s2 of the side of the first region 31b in the second direction may be longer than the length l2 of the side of the first region 31b in the first direction.

선택적 실시예로서 게이트 배선(10)의 공정능력치 즉, skew 및 overlay를 감안하여 제1 방향의 제1 영역(31b)의 변의 길이(l2)는 3㎛로 형성될 수 있다. As an alternative embodiment, the length l2 of the side of the first region 31b in the first direction may be 3 μm in consideration of process capability values of the gate line 10, that is, skew and overlay.

이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안될 것이다.
Although the preferred embodiments of the present invention have been shown and described above, the present invention is not limited to the specific embodiments described above, and is common in the art to which the present invention pertains without departing from the gist of the present invention claimed in the claims. Of course, various modifications and implementations are possible by those with knowledge of, and these modifications should not be individually understood from the technical spirit or perspective of the present invention.

10: 게이트 배선
30: 데이터 배선
A: 교차 영역
31a, 31b: 제1 영역
33: 제2 영역
100: 기판
200: 표시부
10: gate wiring
30: data wiring
A: intersection area
31a, 31b: first area
33: second area
100: substrate
200: display unit

Claims (12)

기판;
상기 기판 상에 형성되며 제1방향으로 연장된 게이트 배선; 및
상기 게이트 배선과 절연되도록 상기 게이트 배선 상에 형성되며, 상기 제1방향과 교차하는 제2방향으로 연장되며 상기 게이트 배선과 교차하는 데이터 배선;을 포함하고,
상기 데이터 배선은,
평면도에서 상기 데이터 배선의 일부가 상기 게이트 배선과 중첩하는 제1영역;
평면도에서 상기 데이터 배선의 전부가 상기 게이트 배선과 중첩하는 제2영역; 및
평면도에서 상기 데이터 배선이 상기 게이트 배선과 중첩하지 않는 제3영역;을 포함하며,
상기 제1영역은 상기 제2영역과 상기 제3영역 사이에 위치하고,
상기 제1방향에 나란한 방향으로, 상기 제3영역의 데이터 배선의 너비는 상기 제2영역의 데이터 배선의 너비보다 넓고 상기 제1영역의 데이터 배선의 너비보다 좁으며,
상기 제2영역의 데이터 배선의 일 측에서 상기 제1영역의 데이터 배선의 최단부까지의 상기 제1방향의 제1길이는, 상기 제3영역의 데이터 배선의 일 측에서 상기 제1영역의 데이터 배선의 최단부까지의 상기 제1방향의 제2길이보다 크고,
상기 제1길이와 상기 제2길이 사이의 상기 제2방향에 나란한 상기 제1영역의 데이터 배선의 제3길이는 상기 제2길이보다 작은, 표시 장치.
Board;
a gate line formed on the substrate and extending in a first direction; and
A data wire formed on the gate wire to be insulated from the gate wire, extending in a second direction crossing the first direction, and crossing the gate wire;
The data wire is
a first region in which a portion of the data wire overlaps the gate wire in a plan view;
a second region in which all of the data wires overlap the gate wires in a plan view; and
In a plan view, a third region in which the data wiring does not overlap the gate wiring;
The first region is located between the second region and the third region,
In a direction parallel to the first direction, a width of a data wire in the third area is wider than a width of a data wire in the second area and narrower than a width of a data wire in the first area;
The first length in the first direction from one side of the data wire of the second area to the end of the data wire of the first area is the data line of the first area from one side of the data wire of the third area. greater than a second length in the first direction to the end of the wire;
and a third length of the data wire in the first area parallel to the second direction between the first length and the second length is smaller than the second length.
삭제delete 삭제delete 제1항에 있어서,
상기 제3길이는 3㎛인 표시 장치.
According to claim 1,
The third length is 3 μm.
제1항에 있어서,
상기 제3영역의 데이터 배선의 폭은 8㎛인 표시 장치.
According to claim 1,
A width of the data wire in the third region is 8 μm.
제5항에 있어서,
상기 제2영역의 데이터 배선의 너비는 6.5㎛인 표시 장치.
According to claim 5,
A width of the data line in the second area is 6.5 μm.
제1항에 있어서,
상기 제1영역의 데이터 배선의 최단부는 상기 제2방향에 나란한 직선인 표시 장치.
According to claim 1,
The display device of claim 1 , wherein an end of the data wire in the first area is a straight line parallel to the second direction.
삭제delete 제1항에 있어서,
상기 제1영역의 데이터 배선은 상기 최단부에 가까울수록 상기 제2방향에 나란한 배선의 폭이 감소하는 표시 장치.
According to claim 1,
The display device of claim 1 , wherein a width of a data line parallel to the second direction decreases as the data line of the first area is closer to the end.
삭제delete 제1항에 있어서,
상기 제1영역의 데이터 배선의 최단부는 상기 제2영역을 중심으로 상기 제2영역의 외곽에 대칭적으로 배치되는 표시 장치.
According to claim 1,
The display device of claim 1 , wherein the shortest ends of the data lines of the first area are symmetrically disposed outside the second area with the second area as a center.
제1항에 있어서,
상기 제1영역의 데이터 배선은 상기 게이트 배선의 경계를 기준으로 상기 게이트 배선과 중첩하는 영역과 상기 게이트 배선과 중첩하지 않는 영역으로 양분되는 표시 장치.
According to claim 1,
The display device of claim 1 , wherein the data line of the first area is divided into an area overlapping the gate line and an area not overlapping the gate line based on a boundary of the gate line.
KR1020150130599A 2015-09-15 2015-09-15 Display device Active KR102514409B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150130599A KR102514409B1 (en) 2015-09-15 2015-09-15 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150130599A KR102514409B1 (en) 2015-09-15 2015-09-15 Display device

Publications (2)

Publication Number Publication Date
KR20170032957A KR20170032957A (en) 2017-03-24
KR102514409B1 true KR102514409B1 (en) 2023-03-28

Family

ID=58500506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150130599A Active KR102514409B1 (en) 2015-09-15 2015-09-15 Display device

Country Status (1)

Country Link
KR (1) KR102514409B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005164854A (en) * 2003-12-01 2005-06-23 Nec Lcd Technologies Ltd Liquid crystal display
KR101298278B1 (en) * 2006-05-30 2013-08-20 엘지디스플레이 주식회사 Signal wire and display substrate having the signal wire

Also Published As

Publication number Publication date
KR20170032957A (en) 2017-03-24

Similar Documents

Publication Publication Date Title
KR102478474B1 (en) Display device
US10903299B2 (en) Display device including a flexible display panel
KR102446889B1 (en) Flexible substrate and flexible display device including same
US9886063B2 (en) Backplane substrate and flexible display using the same
CN107240596B (en) display screen
US10014491B2 (en) Organic light-emitting diode display and manufacturing method thereof
CN115295597B (en) Organic light-emitting diode displays
KR20240078414A (en) Display device
US20190140202A1 (en) Flexible display panel and flexible display apparatus
US9893133B2 (en) Organic light emitting diode display including penetrated portion
KR20190029860A (en) Display device
US9122324B2 (en) Thin film transistor display panel and manufacturing method thereof
US9778526B2 (en) Display panel and pixel array thereof
US20130214299A1 (en) Thin film transistor array panel and manufacturing method thereof
KR20160010708A (en) Organic light-emitting display apparatus
CN110021631A (en) Display device and its manufacturing method
US10090332B2 (en) Semiconductor device and display device having dissimilar semiconductor layers
CN103515395A (en) Display device and manufacturing method for same
CN108133949B (en) Organic Light Emitting Display Device
CN110890386B (en) Thin film transistor substrate, liquid crystal display device, and organic electroluminescent display device
JP2018205565A (en) Display device
WO2012137711A1 (en) Semiconductor device and display device
KR102450078B1 (en) display device
KR102172386B1 (en) Thin film transistor array substrate and manufacturing method of the same
CN107768447A (en) Thin film transistor, manufacturing method thereof, and display device including same

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150915

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200915

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20150915

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220407

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20221012

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20221228

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230322

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230323

End annual number: 3

Start annual number: 1

PG1601 Publication of registration