[go: up one dir, main page]

KR102512726B1 - Apparatus for diagnosing external disconnection of integrated circuit chip and method thereof - Google Patents

Apparatus for diagnosing external disconnection of integrated circuit chip and method thereof Download PDF

Info

Publication number
KR102512726B1
KR102512726B1 KR1020210021541A KR20210021541A KR102512726B1 KR 102512726 B1 KR102512726 B1 KR 102512726B1 KR 1020210021541 A KR1020210021541 A KR 1020210021541A KR 20210021541 A KR20210021541 A KR 20210021541A KR 102512726 B1 KR102512726 B1 KR 102512726B1
Authority
KR
South Korea
Prior art keywords
signal
integrated circuit
output
circuit chip
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020210021541A
Other languages
Korean (ko)
Other versions
KR20220117995A (en
Inventor
구현재
Original Assignee
주식회사 현대케피코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 현대케피코 filed Critical 주식회사 현대케피코
Priority to KR1020210021541A priority Critical patent/KR102512726B1/en
Publication of KR20220117995A publication Critical patent/KR20220117995A/en
Application granted granted Critical
Publication of KR102512726B1 publication Critical patent/KR102512726B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0038Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing pulses or pulse trains according to amplitude)
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31703Comparison aspects, e.g. signature analysis, comparators
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31712Input or output aspects
    • G01R31/31715Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52Testing for short-circuits, leakage current or ground faults
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/56Testing of electric apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 집적회로 칩의 외부 단선 진단 장치에 관한 것으로, 외부 단선 진단 대상이 되는 집적회로 칩의 출력단자에서 출력되는 신호와 지정된 기준 전압을 비교하여, 그 비교 결과를 출력하는 신호 비교부; 및 상기 집적회로 칩에서 진단할 대상 핀을 선택하여 해당 진단 대상 핀 선택 신호를 상기 신호 비교부에 출력하여 상기 기준 전압을 조정하게 하며, 상기 신호 비교부에서 출력되는 신호를 바탕으로 진단할 대상 핀의 단선 여부를 판단하는 제어부;를 포함한다.The present invention relates to an apparatus for diagnosing an external disconnection of an integrated circuit chip, comprising: a signal comparison unit that compares a signal output from an output terminal of an integrated circuit chip to be diagnosed with external disconnection with a designated reference voltage and outputs a comparison result; and selects a target pin to be diagnosed in the integrated circuit chip, outputs a corresponding diagnosis target pin selection signal to the signal comparator to adjust the reference voltage, and controls the target pin to be diagnosed based on the signal output from the signal comparator. It includes; a control unit for determining whether or not the wire is disconnected.

Description

집적회로 칩의 외부 단선 진단 장치 및 방법{APPARATUS FOR DIAGNOSING EXTERNAL DISCONNECTION OF INTEGRATED CIRCUIT CHIP AND METHOD THEREOF}APPARATUS FOR DIAGNOSING EXTERNAL DISCONNECTION OF INTEGRATED CIRCUIT CHIP AND METHOD THEREOF

본 발명은 집적회로 칩의 외부 단선 진단 장치 및 방법에 관한 것으로, 보다 상세하게는 집적회로 칩의 외부에 연결되는 전원 및 접지 핀의 단선을 모두 진단할 수 있도록 하는, 집적회로 칩의 외부 단선 진단 장치 및 방법에 관한 것이다.The present invention relates to an apparatus and method for diagnosing an external disconnection of an integrated circuit chip, and more particularly, to an external disconnection diagnosis of an integrated circuit chip, which can diagnose both disconnection of power and ground pins connected to the outside of the integrated circuit chip. It relates to an apparatus and method.

일반적으로 차량의 내부에는 기능별 복수의 전자회로기판(즉, 기능별 각종 전자부품이 부착된 인쇄회로기판)이 내장된다.In general, a plurality of electronic circuit boards for each function (ie, a printed circuit board to which various electronic parts for each function are attached) are installed inside a vehicle.

상기 전자회로기판에는 전원, 접지 및 전자부품들을 연결하는 회로가 패턴(Pattern)화 되어 있으며, 이 전자회로기판의 중심에는 기능별 집적회로 칩(IC chip)이 부착되고, 이 집적회로 칩의 주변에 복수의 수동소자들이 납땜되어 부착되는 것이 일반적이다.A circuit connecting power, ground, and electronic components is patterned on the electronic circuit board, and an integrated circuit chip for each function is attached to the center of the electronic circuit board, and an IC chip is attached to the periphery of the integrated circuit chip. It is common that a plurality of passive elements are soldered and attached.

그리고 상기 전자회로기판 및 집적회로 칩(IC chip)에는 커넥터를 통해 외부에서 전원이 공급된다. 보다 구체적으로 상기 커넥터에는 전원, 접지 및 신호 입출력을 위한 복수의 핀(또는 단자)이 구비된다. 따라서 상기 커넥터가 정상적으로 연결되지 않을 경우(예 : 전원 핀 및 접지 핀에 외부 단선이 발생할 경우)에는 상기 집적회로 칩(IC chip)이 정상적으로 구동되지 않게 된다.In addition, power is supplied from the outside through a connector to the electronic circuit board and the integrated circuit chip (IC chip). More specifically, the connector is provided with a plurality of pins (or terminals) for power, ground, and signal input/output. Accordingly, when the connector is not normally connected (for example, when an external disconnection occurs in a power pin and a ground pin), the IC chip is not normally driven.

이에 따라 상기 집적회로 칩(IC chip)의 내부적으로 외부 핀의 단선(즉, 커넥터나 회로 패턴을 통해 외부에서 칩에 연결되는 핀의 단선)을 진단할 수 있는 회로가 구현될 수 있으나, 경제적인 이유나 회로 구현상의 이유로 인해, 통상적으로는 외부 핀 단선 진단 기능이 구비되지 않는 집적회로 칩(IC chip)이 대부분이다.Accordingly, a circuit capable of diagnosing disconnection of an external pin internally of the IC chip (that is, disconnection of a pin externally connected to the chip through a connector or circuit pattern) can be implemented, but economical Due to reasons or circuit implementation reasons, most of the integrated circuit chips (IC chips) are not generally equipped with an external pin disconnection diagnosis function.

그러나 집적회로 칩(IC chip)의 동작 중 기본적으로 연결되어야 할 전원 및 접지 핀에 외부 단선(예 : 커넥터 연결 불량, 냉납 등)이 발생할 경우 기능상의 치명적인 문제가 발생할 수 있다. However, when an external disconnection (eg, bad connector connection, cold soldering, etc.) occurs in power and ground pins to be basically connected during the operation of an integrated circuit chip (IC chip), a fatal functional problem may occur.

따라서 특히 집적회로 칩의 외부에 연결되는 전원 및 접지 핀의 외부 단선을 모두 진단할 수 있도록 하는 장치가 필요한 상황이다.Therefore, there is a need for a device capable of diagnosing both external disconnection of power and ground pins connected to the outside of the integrated circuit chip.

본 발명의 배경기술은 대한민국 공개특허 10-2014-0138893호(2014.12.04. 공개, 집적 회로 내의 단선된 와이어 상태를 검출하는 방법 및 장치)에 개시되어 있다. The background art of the present invention is disclosed in Republic of Korea Patent Publication No. 10-2014-0138893 (2014.12.04. Publication, method and apparatus for detecting disconnected wire state in integrated circuit).

본 발명의 일 측면에 따르면, 본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 집적회로 칩의 외부에 연결되는 전원 및 접지 핀의 단선을 모두 진단할 수 있도록 하는, 집적회로 칩의 외부 단선 진단 장치 및 방법을 제공하는 데 그 목적이 있다. According to one aspect of the present invention, the present invention was created to solve the above problems, and to diagnose all disconnection of power and ground pins connected to the outside of the integrated circuit chip, the outside of the integrated circuit chip Its purpose is to provide a disconnection diagnosis device and method.

본 발명의 일 측면에 따른 집적회로 칩의 외부 단선 진단 장치는, 외부 단선 진단 대상이 되는 집적회로 칩의 출력단자에서 출력되는 신호와 지정된 기준 전압을 비교하여, 그 비교 결과를 출력하는 신호 비교부; 및 상기 집적회로 칩에서 진단할 대상 핀을 선택하여 해당 진단 대상 핀 선택 신호를 상기 신호 비교부에 출력하여 상기 기준 전압을 조정하게 하며, 상기 신호 비교부에서 출력되는 신호를 바탕으로 진단할 대상 핀의 단선 여부를 판단하는 제어부;를 포함하는 것을 특징으로 한다.An apparatus for diagnosing external disconnection of an integrated circuit chip according to an aspect of the present invention includes a signal comparison unit that compares a signal output from an output terminal of an integrated circuit chip to be diagnosed with external disconnection with a specified reference voltage and outputs the comparison result. ; and selects a target pin to be diagnosed in the integrated circuit chip, outputs a corresponding diagnosis target pin selection signal to the signal comparator to adjust the reference voltage, and controls the target pin to be diagnosed based on the signal output from the signal comparator. It is characterized in that it includes; a control unit for determining whether or not the wire is disconnected.

본 발명에 있어서, 상기 집적회로 칩에서 단선을 진단할 대상 핀은, 상기 집적회로 칩의 외부에 연결되는 전원 핀; 및 접지 핀;이 모두 진단 대상으로 포함하는 것을 특징으로 한다.In the present invention, the target pin to be diagnosed for disconnection in the integrated circuit chip may include a power pin connected to the outside of the integrated circuit chip; and a ground pin; characterized in that all of them are included as diagnosis subjects.

본 발명에 있어서, 상기 집적회로 칩의 출력 핀은, 푸쉬-풀(Push-Pull) 또는 오픈-드레인(Open-Drain) 형태로 구성되는 것을 특징으로 한다.In the present invention, the output pin of the integrated circuit chip is configured in a push-pull or open-drain type.

본 발명에 있어서, 상기 제어부는, 상기 신호 비교부에 하이 레벨 또는 로우 레벨의 진단 대상 핀 선택 신호를 출력하는 것을 특징으로 한다.In the present invention, the control unit is characterized in that it outputs a high level or low level diagnosis target pin selection signal to the signal comparison unit.

본 발명에 있어서, 상기 집적회로 칩의 출력단자에서 출력되는 신호는, 하이 레벨 또는 로우 레벨의 신호가 지정된 주파수에 따라 출력되는 신호인 것을 특징으로 한다.In the present invention, the signal output from the output terminal of the integrated circuit chip is characterized in that a high level or low level signal is output according to a designated frequency.

본 발명에 있어서, 상기 신호 비교부는, 상기 제어부에서 출력하는 진단 대상 핀 선택 신호에 따라 온오프 스위칭되어 기준 전압을 조정하는 트랜지스터; 및 상기 트랜지스터의 스위칭에 따라 조정된 기준 전압과 상기 집적회로 칩의 출력단자에서 출력되는 신호를 비교하여 그 비교 결과를 상기 제어부의 디지털 입력 단자에 출력하는 비교기;를 포함하는 것을 특징으로 한다.In the present invention, the signal comparator may include: a transistor that is switched on/off according to a diagnosis target pin selection signal output from the control unit to adjust a reference voltage; and a comparator comparing a reference voltage adjusted according to the switching of the transistor with a signal output from an output terminal of the integrated circuit chip and outputting the comparison result to a digital input terminal of the control unit.

본 발명에 있어서, 상기 제어부는, 접지 핀의 단선 진단 시, 상기 집적회로 칩의 출력단자에서 하이 레벨의 신호가 출력될 때 상기 신호 비교부에서도 하이 레벨의 신호가 출력되고, 상기 집적회로 칩의 출력단자에서 로우 레벨의 신호를 출력될 때 상기 신호 비교부에서도 로우 레벨의 신호가 출력되면 접지 핀이 정상 상태인 것으로 판단하고, 상기 집적회로 칩의 출력단자에서 출력되는 신호의 레벨에 관계없이, 상기 신호 비교부에서 지속적으로 하이 레벨의 신호가 출력되면 접지 핀에 단선이 발생한 것으로 판단하는 것을 특징으로 한다.In the present invention, the controller outputs a high-level signal from the signal comparison unit when a high-level signal is output from the output terminal of the integrated circuit chip when diagnosing a disconnection of the ground pin, and When a low-level signal is output from the output terminal, if a low-level signal is also output from the signal comparator, it is determined that the ground pin is in a normal state, regardless of the level of the signal output from the output terminal of the integrated circuit chip, When a high-level signal is continuously output from the signal comparator, it is characterized in that it is determined that a disconnection has occurred in the ground pin.

본 발명에 있어서, 상기 제어부는, 전원 핀의 단선 진단 시, 상기 집적회로 칩의 출력단자에서 하이 레벨의 신호가 출력될 때 상기 신호 비교부에서도 하이 레벨의 신호가 출력되고, 상기 집적회로 칩의 출력단자에서 로우 레벨의 신호를 출력될 때 상기 신호 비교부에서도 로우 레벨의 신호가 출력되면 전원 핀이 정상 상태인 것으로 판단하고, 상기 집적회로 칩의 출력단자에서 출력되는 신호의 레벨에 관계없이, 상기 신호 비교부에서 지속적으로 로우 레벨의 신호가 출력되면 전원 핀에 단선이 발생한 것으로 판단하는 것을 특징으로 한다.In the present invention, the control unit outputs a high level signal from the signal comparator when a high level signal is output from an output terminal of the integrated circuit chip when diagnosing a disconnection of a power pin, and When a low-level signal is output from the output terminal, if a low-level signal is also output from the signal comparator, it is determined that the power pin is in a normal state, regardless of the level of the signal output from the output terminal of the integrated circuit chip, When a low-level signal is continuously output from the signal comparator, it is characterized in that it is determined that a disconnection has occurred in the power supply pin.

본 발명에 있어서, 상기 신호 비교부의 기준 전압은, 접지 핀 단선 진단 시, 접지 레벨 보다는 높고 오프셋 전압보다 미리 지정된 레벨 더 낮은 전압으로 설정되고, 전원 핀 단선 진단 시, 전원 레벨 보다는 낮고 플로팅 전압보다 미리 지정된 레벨 더 높은 전압으로 설정되는 것을 특징으로 한다.In the present invention, the reference voltage of the signal comparator is set to a voltage higher than the ground level and lower than a predetermined level than the offset voltage when diagnosing ground pin disconnection, and lower than the power level and lower than the floating voltage when diagnosing power pin disconnection. It is characterized in that it is set to a higher voltage than the specified level.

본 발명의 다른 측면에 따른 집적회로 칩의 외부 단선 진단 방법은, 제어부가 신호 비교부를 통해 외부 단선 진단 대상이 되는 집적회로 칩의 출력단자에서 출력되는 신호와 지정된 기준 전압을 비교하여 그 비교 결과를 입력받는 단계; 상기 제어부가 상기 집적회로 칩에서 진단할 대상 핀을 선택하여 해당 진단 대상 핀 선택 신호를 상기 신호 비교부에 출력하여 상기 기준 전압을 조정하게 하는 단계; 및 상기 제어부가 상기 신호 비교부에서 출력되는 신호를 바탕으로 진단할 대상 핀의 단선 여부를 판단하는 단계;를 포함하는 것을 특징으로 한다.In a method for diagnosing an external disconnection of an integrated circuit chip according to another aspect of the present invention, a control unit compares a signal output from an output terminal of an integrated circuit chip to be diagnosed with an external disconnection through a signal comparator and a designated reference voltage, and compares the comparison result. receiving input; allowing the controller to adjust the reference voltage by selecting a target pin to be diagnosed on the integrated circuit chip and outputting a corresponding diagnosis target pin selection signal to the signal comparator; and determining, by the control unit, whether or not the target pin to be diagnosed is disconnected based on the signal output from the signal comparator.

본 발명에 있어서, 상기 집적회로 칩에서 진단할 대상 핀을 선택하여 해당 진단 대상 핀 선택 신호를 상기 신호 비교부에 출력하는 단계에서, 상기 제어부는, 상기 신호 비교부에 하이 레벨 또는 로우 레벨의 진단 대상 핀 선택 신호를 출력하는 것을 특징으로 한다.In the present invention, in the step of selecting a target pin to be diagnosed on the integrated circuit chip and outputting the corresponding diagnosis target pin selection signal to the signal comparator, the control unit performs a high level or low level diagnosis on the signal comparator. Characterized in that it outputs a target pin selection signal.

본 발명에 있어서, 상기 집적회로 칩의 출력단자에서 출력되는 신호는, 하이 레벨 또는 로우 레벨의 신호가 지정된 주파수에 따라 출력되는 신호인 것을 특징으로 한다.In the present invention, the signal output from the output terminal of the integrated circuit chip is characterized in that a high level or low level signal is output according to a designated frequency.

본 발명에 있어서, 상기 신호 비교부에서 출력되는 신호를 바탕으로 진단할 대상 핀의 단선 여부를 판단하는 단계에서, 접지 핀의 단선 진단 시, 상기 제어부는, 상기 집적회로 칩의 출력단자에서 하이 레벨의 신호가 출력될 때 상기 신호 비교부에서도 하이 레벨의 신호가 출력되고, 상기 집적회로 칩의 출력단자에서 로우 레벨의 신호를 출력될 때 상기 신호 비교부에서도 로우 레벨의 신호가 출력되면 접지 핀이 정상 상태인 것으로 판단하고, 상기 집적회로 칩의 출력단자에서 출력되는 신호의 레벨에 관계없이, 상기 신호 비교부에서 지속적으로 하이 레벨의 신호가 출력되면 접지 핀에 단선이 발생한 것으로 판단하는 것을 특징으로 한다.In the present invention, in the step of determining whether or not the pin to be diagnosed is disconnected based on the signal output from the signal comparator, when diagnosing the disconnection of the ground pin, the control unit sets a high level at the output terminal of the integrated circuit chip. When the signal of is output, a high level signal is output from the signal comparator, and when a low level signal is output from the output terminal of the integrated circuit chip, if a low level signal is also output from the signal comparator, the ground pin It is determined that it is in a normal state, and when a high-level signal is continuously output from the signal comparator regardless of the level of the signal output from the output terminal of the integrated circuit chip, it is determined that a disconnection has occurred in the ground pin. do.

본 발명에 있어서, 상기 신호 비교부에서 출력되는 신호를 바탕으로 진단할 대상 핀의 단선 여부를 판단하는 단계에서, 전원 핀의 단선 진단 시, 상기 제어부는, 상기 집적회로 칩의 출력단자에서 하이 레벨의 신호가 출력될 때 상기 신호 비교부에서도 하이 레벨의 신호가 출력되고, 상기 집적회로 칩의 출력단자에서 로우 레벨의 신호를 출력될 때 상기 신호 비교부에서도 로우 레벨의 신호가 출력되면 전원 핀이 정상 상태인 것으로 판단하고, 상기 집적회로 칩의 출력단자에서 출력되는 신호의 레벨에 관계없이, 상기 신호 비교부에서 지속적으로 로우 레벨의 신호가 출력되면 전원 핀에 단선이 발생한 것으로 판단하는 것을 특징으로 한다.In the present invention, in the step of determining whether or not the pin to be diagnosed is disconnected based on the signal output from the signal comparison unit, when diagnosing the disconnection of the power supply pin, the control unit sets a high level at the output terminal of the integrated circuit chip. When the signal of is output, a high level signal is output from the signal comparator, and when a low level signal is output from the output terminal of the integrated circuit chip, if a low level signal is also output from the signal comparator, the power pin It is determined that it is in a normal state, and when a low level signal is continuously output from the signal comparator regardless of the level of the signal output from the output terminal of the integrated circuit chip, it is determined that a disconnection has occurred in the power supply pin. do.

본 발명에 있어서, 상기 신호 비교부의 기준 전압은, 접지 핀 단선 진단 시, 접지 레벨 보다는 높고 오프셋 전압보다 미리 지정된 레벨 더 낮은 전압으로 설정되고, 전원 핀 단선 진단 시, 전원 레벨 보다는 낮고 플로팅 전압보다 미리 지정된 레벨 더 높은 전압으로 설정되는 것을 특징으로 한다.In the present invention, the reference voltage of the signal comparator is set to a voltage higher than the ground level and lower than a predetermined level than the offset voltage when diagnosing ground pin disconnection, and lower than the power level and lower than the floating voltage when diagnosing power pin disconnection. It is characterized in that it is set to a higher voltage than the specified level.

본 발명의 일 측면에 따르면, 본 발명은 집적회로 칩의 외부에 연결되는 전원 및 접지 핀의 단선을 모두 진단할 수 있도록 한다.According to one aspect of the present invention, it is possible to diagnose all disconnection of power and ground pins connected to the outside of an integrated circuit chip.

도 1은 본 발명의 일 실시예에 따른 집적회로 칩의 외부 단선 진단 장치의 개략적인 구성을 보인 예시도.
도 2는 본 발명의 다른 일 실시예에 따른 집적회로 칩의 외부 단선 진단 장치의 개략적인 구성을 보인 예시도.
도 3은 상기 도 1 또는 도 2에 있어서, 신호 비교부의 상세한 구성을 보인 예시도.
도 4는 상기 도 1 또는 도 2에 있어서, 제어부가 집적회로(IC) 칩의 진단 대상 핀에 대한 단선 여부를 판단하는 방법을 설명하기 위하여 보인 흐름도.
1 is an exemplary view showing a schematic configuration of an external disconnection diagnosis device of an integrated circuit chip according to an embodiment of the present invention.
2 is an exemplary diagram showing a schematic configuration of a device for diagnosing an external disconnection of an integrated circuit chip according to another embodiment of the present invention.
3 is an exemplary diagram showing a detailed configuration of a signal comparator in FIG. 1 or 2;
FIG. 4 is a flowchart illustrating a method in which a control unit determines whether a pin to be diagnosed in an integrated circuit (IC) chip is disconnected in FIG. 1 or 2;

이하, 첨부된 도면을 참조하여 본 발명에 따른 집적회로 칩의 외부 단선 진단 장치 및 방법의 일 실시예를 설명한다. Hereinafter, an embodiment of an apparatus and method for diagnosing an external disconnection of an integrated circuit chip according to the present invention will be described with reference to the accompanying drawings.

이 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.In this process, the thickness of lines or the size of components shown in the drawings may be exaggerated for clarity and convenience of description. In addition, terms to be described later are terms defined in consideration of functions in the present invention, which may vary according to the intention or custom of a user or operator. Therefore, definitions of these terms will have to be made based on the content throughout this specification.

도 1은 본 발명의 일 실시예에 따른 집적회로 칩의 외부 단선 진단 장치의 개략적인 구성을 보인 예시도이고, 도 2는 본 발명의 다른 일 실시예에 따른 집적회로 칩의 외부 단선 진단 장치의 개략적인 구성을 보인 예시도이다. 1 is an exemplary view showing a schematic configuration of an external disconnection diagnosis device of an integrated circuit chip according to an embodiment of the present invention, and FIG. 2 is an exemplary diagram showing an external disconnection diagnosis device of an integrated circuit chip according to another embodiment of the present invention. It is an example diagram showing a schematic configuration.

도 1에 도시된 바와 같이, 본 실시예에 따른 집적회로 칩의 외부 단선 진단 장치는, 외부 단선 진단 대상이 되는 집적회로(IC) 칩(10), 상기 집적회로(IC) 칩(10)의 출력단자(output)에서 출력되는 신호를 지정된 기준 레벨 신호와 비교하여 그 비교 결과를 출력하는 신호 비교부(100), 상기 집적회로(IC) 칩(10)에서 진단할 대상 핀(예 : 전원 핀, 접지 핀)을 선택하여 해당 진단 대상 핀 선택 신호를 상기 신호 비교부(100)에 출력하며, 상기 신호 비교부(100)에서 출력되는 신호를 바탕으로 진단할 대상 핀(예 : 전원 핀, 접지 핀)의 단선 여부를 판단하는 제어부(200)를 포함한다.As shown in FIG. 1, the apparatus for diagnosing an external disconnection of an integrated circuit chip according to the present embodiment includes an integrated circuit (IC) chip 10 to be diagnosed with an external disconnection, and the integrated circuit (IC) chip 10 A signal comparator 100 that compares a signal output from an output terminal with a designated reference level signal and outputs the comparison result, and a pin to be diagnosed in the integrated circuit (IC) chip 10 (e.g., a power pin) , ground pin) to output the corresponding diagnosis target pin selection signal to the signal comparator 100, and the target pin to be diagnosed (eg, power pin, ground) based on the signal output from the signal comparator 100 and a control unit 200 that determines whether a pin) is disconnected.

상기 집적회로(IC) 칩(10)은 차량에서 특정 기능을 수행하기 위해 제어기(또는 전자회로기판)에 실장된 집적회로 반도체이다.The integrated circuit (IC) chip 10 is an integrated circuit semiconductor mounted on a controller (or electronic circuit board) to perform a specific function in a vehicle.

상기 신호 비교부(100)는 복수의 수동 소자(R1~R6), 트랜지스터(Q1)와 비교기(OP1) 등을 포함한 회로이다.The signal comparator 100 is a circuit including a plurality of passive elements R1 to R6, a transistor Q1 and a comparator OP1.

또한 상기 신호 비교부(100)는 상기 제어부(200)에서 상기 집적회로(IC) 칩(10)에서 단선 여부를 진단할 대상 핀(예 : 전원 핀, 접지 핀)을 선택하여 출력하는 진단 대상 핀 선택 신호를 입력받고, 상기 진단 대상 핀 선택 신호에 따라, 상기 집적회로(IC) 칩(10)의 출력단자(output)에서 출력되는 신호를 지정된 기준 레벨 신호와 비교하여 그 비교 결과를 출력한다(도 3 참조).In addition, the signal comparator 100 selects and outputs target pins (eg, power pins and ground pins) to be diagnosed for disconnection in the integrated circuit (IC) chip 10 in the control unit 200 and outputs the selected pins. A selection signal is received, and a signal output from an output terminal of the integrated circuit (IC) chip 10 is compared with a designated reference level signal according to the pin selection signal to be diagnosed, and the comparison result is output ( see Figure 3).

참고로 상기 신호 비교부(100)를 적용하기 위해서, 상기 집적회로(IC) 칩(10)의 출력 핀(output)은 푸쉬-풀(Push-Pull) 또는 오픈-드레인(Open-Drain) 형태로 구성되어야 한다(예 : SPI(Serial Peripheral Interface) MISO(Master In, Slave Out) 핀).For reference, in order to apply the signal comparator 100, the output pin of the integrated circuit (IC) chip 10 is a push-pull or open-drain type. Must be configured (eg SPI (Serial Peripheral Interface) MISO (Master In, Slave Out) pins).

상기 제어부(200)는 지정된 출력 단자(GPIO1)를 통해서 상기 신호 비교부(100)에 진단 대상 핀 선택 신호(예 : High 또는 Low 레벨의 신호)를 출력한다.The controller 200 outputs a diagnosis target pin selection signal (eg, a high or low level signal) to the signal comparator 100 through a designated output terminal GPIO1.

예컨대 상기 제어부(200)의 지정된 디지털 출력 단자(GPIO1)를 통해서 출력되는 진단 대상 핀 선택 신호(예 : High 또는 Low 레벨의 신호)가 하이(High)일 경우에는 전원 핀의 단선을 진단하고, 상기 진단 대상 핀 선택 신호(예 : High 또는 Low 레벨의 신호)가 로우(Low)일 경우에는 접지 핀의 단선을 진단하는 것이다.For example, when the diagnosis target pin selection signal (eg, High or Low level signal) output through the designated digital output terminal (GPIO1) of the control unit 200 is High, the disconnection of the power pin is diagnosed, and the If the pin selection signal to be diagnosed (eg, high or low level signal) is low, the ground pin disconnection is diagnosed.

이 때 도면에는 구체적으로 도시되어 있지 않지만, 상기 집적회로(IC) 칩(10)의 출력단자(output)에서 하이 또는 로우 레벨의 신호가 지정된 주파수에 따라 출력되는 것으로 가정한다.At this time, although not specifically shown in the drawing, it is assumed that a high or low level signal is output from an output terminal of the integrated circuit (IC) chip 10 according to a designated frequency.

한편 상기 도 1과 도 2는, 상기 집적회로(IC) 칩(10)의 출력단자(output)에서 출력되는 신호가 상기 신호 비교부(100)를 통해서 상기 제어부(200)에 입력될 경우, 상기 출력단자(output)에서 출력되는 신호에 지연이 발생할 수 있기 때문에 상기 집적회로(IC) 칩(10)의 출력단자(output)에서 출력되는 신호를 별도의 디지털 입력 단자(GPIO3)를 통해 직접 입력 받을 수 있도록 구현된 점에서 차이가 있으며, 나머지 상기 신호 비교부(100) 및 제어부(200)의 구성과 동작에는 다른 차이가 없으므로, 도 2에 대한 별도의 설명은 생략하기로 한다.Meanwhile, in FIGS. 1 and 2 , when a signal output from an output terminal of the integrated circuit (IC) chip 10 is input to the controller 200 through the signal comparator 100, the Since a delay may occur in the signal output from the output terminal, the signal output from the output terminal of the integrated circuit (IC) chip 10 is directly received through a separate digital input terminal (GPIO3). Since there is a difference in that it is implemented to be possible, and there is no other difference in the configuration and operation of the remaining signal comparator 100 and control unit 200, a separate description of FIG. 2 will be omitted.

도 3은 상기 도 1 또는 도 2에 있어서, 신호 비교부의 상세한 구성을 보인 예시도이다.FIG. 3 is an exemplary view showing a detailed configuration of a signal comparator in FIG. 1 or 2 .

도 3에 도시된 바와 같이, 상기 신호 비교부(100)는 상기 제어부(200)에서 출력하는 진단 대상 핀 선택 신호(예 : High 또는 Low 레벨의 신호)에 따라 온오프 스위칭되어 기준 전압을 조정하는 트랜지스터(Q1)와 상기 트랜지스터(Q1)의 스위칭에 따라 조정된 기준 전압과 상기 집적회로(IC) 칩(10)의 출력단자(output)에서 출력되는 신호를 비교하여 그 비교 결과를 상기 제어부(200)의 디지털 입력 단자(GPIO2)에 출력하는 비교기(OP1)를 포함한다.As shown in FIG. 3 , the signal comparator 100 adjusts a reference voltage by switching on/off according to a diagnosis target pin selection signal (eg, a high or low level signal) output from the control unit 200. The control unit 200 compares the signal output from the output terminal of the integrated circuit (IC) chip 10 with the reference voltage adjusted according to the switching of the transistor Q1 and the transistor Q1. ) includes a comparator (OP1) outputting to the digital input terminal (GPIO2).

또한 도면에는 도시되어 있지 않지만, 상기 비교기(OP1)의 입출력단에 노이즈 필터용 저항, 커패시터 등이 추가로 포함될 수 있으며, 또한 비교기(OP1)에 따라 피드백 저항 등이 추가로 포함될 수도 있다.In addition, although not shown in the drawing, a resistor for noise filtering, a capacitor, etc. may be additionally included in the input/output terminal of the comparator (OP1), and a feedback resistor or the like may be additionally included depending on the comparator (OP1).

상기 제어부(200)는 상기 신호 비교부(100)에서 출력되는 신호를 바탕으로 진단할 대상 핀(예 : 전원 핀, 접지 핀)의 단선 여부를 판단한다.The controller 200 determines whether a pin to be diagnosed (eg, a power pin or a ground pin) is disconnected based on a signal output from the signal comparator 100 .

도 3을 참조하면, 상기 집적회로(IC) 칩(10)의 외부에 연결되는 접지 핀의 단선 시, 상기 집적회로(IC) 칩(10)의 접지(GND)와 제어기(또는 전자회로기판)의 접지 사이에 전압차가 발생하게 된다.Referring to FIG. 3, when the ground pin connected to the outside of the integrated circuit (IC) chip 10 is disconnected, the ground (GND) of the integrated circuit (IC) chip 10 and the controller (or electronic circuit board) There is a voltage difference between ground and ground.

가령, 단선이 없는 정상적인 집적회로(IC) 칩(10)의 출력단자(output)를 통해 로우(LOW) 레벨의 신호를 출력할 경우, 상기 집적회로(IC) 칩(10)의 접지를 기준으로 출력하게 된다. 그러나 만약 접지 핀 단선이 발생된 집적회로(IC) 칩(10)의 출력단자(output)를 통해 로우(Low) 레벨의 신호를 출력할 경우에는 상기 집적회로(IC) 칩(10)과 상기 제어기(또는 전자회로기판)의 접지 사이의 전압차로 인한 오프셋 전압이 포함되어 레벨 상향된 신호를 출력하게 된다.For example, when outputting a low level signal through the output terminal of a normal integrated circuit (IC) chip 10 without disconnection, based on the ground of the integrated circuit (IC) chip 10 will output However, if a low level signal is output through the output terminal of the integrated circuit (IC) chip 10 where the ground pin disconnection occurred, the integrated circuit (IC) chip 10 and the controller An offset voltage due to a voltage difference between grounds of (or an electronic circuit board) is included to output a signal whose level has been increased.

따라서 접지 핀 진단 모드에서, 상기 집적회로(IC) 칩(10)의 출력단자(output)에서 출력되는 신호(즉, 접지 핀 단선 진단 시 출력단자에서 출력되는 로우 레벨의 신호)를 상기 신호 비교부(100)에서 지정된 기준 전압(즉, 접지 핀 단선 진단을 위해 설정된 기준 전압)과 비교한다.Therefore, in the ground pin diagnosis mode, the signal output from the output terminal of the integrated circuit (IC) chip 10 (ie, the low level signal output from the output terminal when diagnosing ground pin disconnection) is converted to the signal comparator It is compared with the reference voltage specified in (100) (that is, the reference voltage set for diagnosing ground pin disconnection).

이에 따라 상기 접지 핀이 정상 상태일 경우, 상기 집적회로(IC) 칩(10)의 출력단자(output)에서 출력되는 신호의 로우 레벨이 접지 핀 단선 진단을 위해 설정된 기준 전압보다 낮게 되며, 상기 집적회로(IC) 칩(10)의 출력단자(output)에서 하이(High) 레벨의 신호를 출력되면 상기 신호 비교부(100)에서도 동일하게 하이 레벨의 신호가 출력되고, 또한 상기 집적회로(IC) 칩(10)의 출력단자(output)에서 로우(Low) 레벨의 신호를 출력되면 상기 신호 비교부(100)에서도 동일하게 로우 레벨의 신호가 출력된다. Accordingly, when the ground pin is in a normal state, the low level of the signal output from the output terminal of the integrated circuit (IC) chip 10 is lower than the reference voltage set for diagnosing the ground pin disconnection, and the integrated circuit When a high-level signal is output from the output terminal of the circuit (IC) chip 10, the same high-level signal is output from the signal comparator 100, and the integrated circuit (IC) When a low level signal is output from the output terminal of the chip 10, the same low level signal is also output from the signal comparator 100.

그러나 상기 집적회로(IC) 칩(10)에 접지 핀 단선이 발생한 상태일 경우, 상기 집적회로(IC) 칩(10)의 출력단자(output)에서 출력되는 로우 레벨의 신호는 오프셋 전압이 포함되어 레벨 상향된 신호를 출력하게 된다. However, when the ground pin disconnection occurs in the integrated circuit (IC) chip 10, the low-level signal output from the output terminal of the integrated circuit (IC) chip 10 includes an offset voltage A level-up signal is output.

이에 따라 상기 신호 비교부(100)는 상기 출력단자(output)에서 출력된 로우(Low) 레벨의 신호(실제로는 레벨 상향된 로우 레벨 신호)가 미리 설정된 기준 전압(즉, 접지 핀 단선 진단을 위해 설정된 기준 전압)의 레벨보다 높게 되어 하이 레벨의 신호를 출력하고, 또한 상기 출력단자(output)에서 하이(High) 레벨의 신호를 출력하면 상기 신호 비교부(100)에서도 동일하게 하이 레벨의 신호를 출력한다.Accordingly, the signal comparator 100 outputs a low level signal (actually, a level-upped low level signal) output from the output terminal to a preset reference voltage (i.e., for diagnosing ground pin disconnection). When the level is higher than the level of the set reference voltage) and outputs a high level signal, and also outputs a high level signal from the output terminal, the signal comparator 100 also outputs a high level signal in the same way. print out

따라서 상기 제어부(200)는 접지 핀 단선 진단 시, 상기 출력단자(output)에서 출력하는 신호의 레벨에 관계없이, 상기 신호 비교부(100)에서 지속적으로 하이(High) 레벨의 신호가 출력되는 경우, 상기 집적회로(IC) 칩(10)에 접지 핀 단선이 발생한 것으로 판단한다. Therefore, when diagnosing ground pin disconnection, the control unit 200, regardless of the level of the signal output from the output terminal, the signal comparator 100 continuously outputs a high level signal. , it is determined that a ground pin disconnection has occurred in the integrated circuit (IC) chip 10.

한편 상기 집적회로(IC) 칩(10)의 외부에 연결되는 전원 핀이 단선될 경우, 상기 집적회로(IC) 칩(10)의 출력단자(output)가 플로팅되어 정상적인 하이 레벨의 신호를 출력하지 못한다. Meanwhile, when the power pin connected to the outside of the integrated circuit (IC) chip 10 is disconnected, the output terminal of the integrated circuit (IC) chip 10 floats and does not output a normal high level signal. can not do it.

예컨대 상기 전원 핀이 정상 상태일 경우, 상기 출력단자(output)에서 하이(High) 레벨의 신호를 출력할 경우 상기 신호 비교부(100)에서도 동일하게 하이 레벨의 신호를 출력하고, 상기 출력단자(output)에서 로우(Low) 레벨의 신호를 출력할 경우 상기 신호 비교부(100)에서도 동일하게 로우 레벨의 신호를 출력한다. For example, when the power pin is in a normal state, when a high level signal is output from the output terminal, the signal comparator 100 also outputs the same high level signal, and the output terminal ( When a low level signal is output from the output), the signal comparator 100 also outputs a low level signal in the same way.

그러나 상기 집적회로(IC) 칩(10)의 전원 핀이 단선될 경우, 상기 출력단자(output)에서 하이 레벨의 신호를 출력하더라도 상기 신호 비교부(100)에 설정된 기준 전압보다 낮은 레벨의 신호가 입력됨으로써, 전원 핀 단선 진단 시 지속적으로 로우(LOW) 출력을 발생시킨다. 즉, 상기 출력단자(output)에서 하이(High) 레벨의 신호를 출력하더라도 상기 신호 비교부(100)에 설정된 기준 전압보다 낮은 레벨이므로 상기 신호 비교부(100)에서 로우 레벨의 신호를 출력하고, 또한 상기 출력단자(output)에서 로우(Low) 레벨의 신호를 출력하면 상기 신호 비교부(100)에서도 동일하게 로우 레벨의 신호를 출력한다.However, when the power pin of the integrated circuit (IC) chip 10 is disconnected, even if a high level signal is output from the output terminal, a signal at a level lower than the reference voltage set in the signal comparator 100 is generated. By being input, a low (LOW) output is continuously generated when power pin disconnection is diagnosed. That is, even if a high level signal is output from the output terminal, since the level is lower than the reference voltage set in the signal comparator 100, the signal comparator 100 outputs a low level signal, In addition, when a low level signal is output from the output terminal, the signal comparator 100 also outputs a low level signal in the same manner.

따라서 상기 제어부(200)는 전원 핀 단선 진단 시, 상기 출력단자(output)에서 출력하는 신호의 레벨에 관계없이 상기 신호 비교부(100)에서 지속적으로 로우(Low) 레벨의 신호를 출력하는 경우, 상기 집적회로(IC) 칩(10)에 전원 핀 단선이 발생한 것으로 판단한다. Therefore, when diagnosing power pin disconnection, the control unit 200 continuously outputs a low level signal from the signal comparator 100 regardless of the level of the signal output from the output terminal. It is determined that the power pin disconnection occurred in the integrated circuit (IC) chip 10 .

이 때 상기 제어부(200)는 디지털 출력단자(GPIO1)를 통해 상기 신호 비교부(100)에 진단 대상 핀 선택 신호를 출력하여, 상기 신호 비교부(100) 내부의 기준 전압을 조정할 수 있다. At this time, the controller 200 may output a diagnosis target pin selection signal to the signal comparator 100 through the digital output terminal GPIO1 to adjust the reference voltage inside the signal comparator 100 .

예컨대 접지 핀 단선 진단 시 상기 신호 비교부(100)에 설정되는 기준 전압은 접지 레벨 보다는 높고 오프셋 전압보다 미소하게(미리 설정된 레벨) 더 낮은 전압으로 설정될 수 있고, 전원 핀 단선 진단 시 상기 신호 비교부(100)에 설정되는 기준 전압은 전원 레벨 보다는 낮고 플로팅 전압보다 미소하게(미리 설정된 레벨) 더 높은 전압으로 설정될 수 있다.For example, when diagnosing ground pin disconnection, the reference voltage set in the signal comparator 100 may be set to a voltage higher than the ground level and slightly (preset level) lower than the offset voltage, and comparing the signal when diagnosing power pin disconnection. The reference voltage set in the unit 100 may be set to a voltage lower than the power supply level and slightly (preset level) higher than the floating voltage.

따라서 상기 제어부(200)는 주기적으로(또는 사용자의 지정에 따라) 하이(High) 또는 로우(Low) 레벨의 진단 대상 핀 선택 신호를 상기 신호 비교부(100)에 출력함으로써, 상기 신호 비교부(100) 내부의 기준 전압을 변경하여, 상기 변경된 기준 전압과 상기 출력단자(output)에서 출력되는 신호의 레벨을 비교한 결과에 기초하여 상기 집적회로(IC) 칩(10)의 외부 전원 핀 또는 접지 핀의 단선 여부를 진단할 수 있다.Therefore, the control unit 200 periodically (or according to a user's designation) outputs a high or low level diagnosis target pin selection signal to the signal comparison unit 100, so that the signal comparison unit ( 100) Change the internal reference voltage, and based on the result of comparing the changed reference voltage with the level of the signal output from the output terminal, the external power pin or ground of the integrated circuit (IC) chip 10 It is possible to diagnose whether a pin is disconnected.

도 4는 상기 도 1 또는 도 2에 있어서, 제어부가 집적회로(IC) 칩의 진단 대상 핀에 대한 단선 여부를 판단하는 방법을 설명하기 위하여 보인 흐름도이다.FIG. 4 is a flowchart illustrating a method in which a control unit determines whether a pin to be diagnosed is disconnected in an integrated circuit (IC) chip in FIG. 1 or 2. Referring to FIG.

도 4를 참조하면, 제어부(200)가 집적회로(IC) 칩(10)의 전원 핀에 대한 단선을 진단하고자 할 경우(S101의 예), 상기 제어부(200)가 신호 비교부(100)에 지정된 진단 대상 핀 선택 신호(예 : 하이(High) 레벨 신호)를 출력한다(S102).Referring to FIG. 4 , when the controller 200 wants to diagnose a disconnection of the power pin of the integrated circuit (IC) chip 10 (yes in S101), the controller 200 sends the signal comparator 100 A designated diagnosis target pin selection signal (eg, high level signal) is output (S102).

이에 따라 상기 신호 비교부(100)의 내부 기준 전압이 조정된다.Accordingly, the internal reference voltage of the signal comparator 100 is adjusted.

예컨대 전원 핀 단선 진단 시, 상기 신호 비교부(100)에 설정되는 기준 전압은 플로팅 전압보다 미소하게 높은 전압으로 설정될 수 있다.For example, when diagnosing power pin disconnection, the reference voltage set in the signal comparator 100 may be set to a voltage slightly higher than the floating voltage.

이에 따라 상기 신호 비교부(100)는 상기 집적회로(IC) 칩(10)의 출력단자(output)에서 로우 레벨과 하이 레벨이 주기적으로 출력되는 신호와 상기 기준 전압(전원 핀 단선 진단을 위해 플로팅 전압보다 미리 지정된 레벨 더 높게 설정된 전압)을 비교하여 상기 제어부(200)에 출력한다(S104).Accordingly, the signal comparator 100 connects a signal periodically output with a low level and a high level from the output terminal of the integrated circuit (IC) chip 10 and the reference voltage (floating for diagnosing power pin disconnection) A voltage set higher than a predetermined level) is compared and output to the control unit 200 (S104).

이 때 만약 상기 집적회로(IC) 칩(10)의 전원 핀이 단선인 경우, 상기 집적회로(IC) 칩(10)의 출력단자(output)에서 출력되는 신호가 로우 레벨과 하이 레벨로 주기적으로 바뀌더라도 상기 신호 비교부(100)에서는 지속해서 한 가지 레벨(예 : 로우 레벨)의 신호만 출력된다.At this time, if the power pin of the integrated circuit (IC) chip 10 is disconnected, the signal output from the output terminal of the integrated circuit (IC) chip 10 periodically changes to a low level and a high level. Even if it is changed, the signal comparator 100 continuously outputs only one level (eg, low level) signal.

따라서 상기 제어부(200)에 지정된 시간 이상, 상기 신호 비교부(100)로부터 해당 진단 핀(즉, 전원 핀)의 정상 레벨 신호(즉, 로우 레벨과 하이 레벨이 주기적으로 바뀌는 신호)가 입력되는 경우(S105의 예), 상기 제어부(200)는 해당 진단 핀(즉, 전원 핀)이 단선되지 않은 정상 상태인 것으로 판단한다(S106).Therefore, when a normal level signal (ie, a signal in which a low level and a high level are periodically changed) of a corresponding diagnosis pin (ie, a power pin) is input from the signal comparator 100 for more than a specified time to the control unit 200 (YES in S105), the control unit 200 determines that the corresponding diagnostic pin (ie, power supply pin) is not disconnected and is in a normal state (S106).

그러나 상기 제어부(200)에 지정된 시간 이상, 상기 신호 비교부(100)로부터 해당 진단 핀(즉, 전원 핀)의 이상 레벨 신호(즉, 지속적인 로우 레벨 신호)가 입력되는 경우(S105의 아니오), 상기 제어부(200)는 해당 진단 핀(즉, 전원 핀)이 단선된 상태인 것으로 판단한다(S107).However, if an abnormal level signal (ie, a continuous low level signal) of the corresponding diagnostic pin (ie, power pin) is input from the signal comparison unit 100 for more than the time specified in the control unit 200 (No in S105), The control unit 200 determines that the corresponding diagnostic pin (ie, power pin) is disconnected (S107).

한편 상기 제어부(200)가 집적회로(IC) 칩(10)의 접지 핀에 대한 단선을 진단하고자 할 경우(S101의 아니오), 상기 제어부(200)가 신호 비교부(100)에 지정된 진단 대상 핀 선택 신호(예 : 로우(High) 레벨 신호)를 출력한다(S103).On the other hand, when the control unit 200 attempts to diagnose a disconnection of the ground pin of the integrated circuit (IC) chip 10 (No in S101), the control unit 200 determines the diagnosis target pin assigned to the signal comparator 100. A selection signal (eg, a high level signal) is output (S103).

이에 따라 상기 신호 비교부(100)의 내부 기준 전압이 조정된다.Accordingly, the internal reference voltage of the signal comparator 100 is adjusted.

예컨대 접지 핀 단선 진단 시, 상기 신호 비교부(100)에 설정되는 기준 전압은 오프셋 전압보다 미소하게 높은 전압으로 설정될 수 있다.For example, when diagnosing a ground pin disconnection, the reference voltage set in the signal comparator 100 may be set to a voltage slightly higher than the offset voltage.

이에 따라 상기 신호 비교부(100)는 상기 집적회로(IC) 칩(10)의 출력단자(output)에서 로우 레벨과 하이 레벨이 주기적으로 출력되는 신호와 상기 기준 전압(접지 핀 단선 진단을 위해 오프셋 전압보다 미리 지정된 레벨 더 낮게 설정된 전압)을 비교하여 상기 제어부(200)에 출력한다(S104).Accordingly, the signal comparator 100 connects a signal periodically output with a low level and a high level from an output terminal of the integrated circuit (IC) chip 10 and the reference voltage (offset for diagnosing a ground pin disconnection). A voltage set lower than a predetermined level) is compared and output to the control unit 200 (S104).

이 때 만약 상기 집적회로(IC) 칩(10)의 접지 핀이 단선인 경우, 상기 집적회로(IC) 칩(10)의 출력단자(output)에서 출력되는 신호가 로우 레벨과 하이 레벨로 주기적으로 바뀌더라도 상기 신호 비교부(100)에서는 지속해서 한 가지 레벨(예 : 하이 레벨)의 신호만 출력된다.At this time, if the ground pin of the integrated circuit (IC) chip 10 is disconnected, the signal output from the output terminal of the integrated circuit (IC) chip 10 periodically changes to a low level and a high level. Even if it is changed, the signal comparator 100 continuously outputs only one level (eg, high level) signal.

따라서 상기 제어부(200)에 지정된 시간 이상, 상기 신호 비교부(100)로부터 해당 진단 핀(즉, 접지 핀)의 정상 레벨 신호(즉, 로우 레벨과 하이 레벨이 주기적으로 바뀌는 신호)가 입력되는 경우(S105의 예), 상기 제어부(200)는 해당 진단 핀(즉, 접지 핀)이 단선되지 않은 정상 상태인 것으로 판단한다(S106).Therefore, when a normal level signal (ie, a signal in which a low level and a high level are periodically changed) of the corresponding diagnostic pin (ie, ground pin) is input from the signal comparator 100 for more than a specified time to the control unit 200 (Yes in S105), the control unit 200 determines that the diagnostic pin (ie, the ground pin) is in a normal state and is not disconnected (S106).

그러나 상기 제어부(200)에 지정된 시간 이상, 상기 신호 비교부(100)로부터 해당 진단 핀(즉, 접지 핀)의 이상 레벨 신호(즉, 지속적인 하이 레벨 신호)가 입력되는 경우(S105의 아니오), 상기 제어부(200)는 해당 진단 핀(즉, 접지 핀)이 단선된 상태인 것으로 판단한다(S107).However, if an abnormal level signal (ie, a continuous high level signal) of the corresponding diagnostic pin (ie, ground pin) is input from the signal comparison unit 100 for more than the time specified in the control unit 200 (No in S105), The control unit 200 determines that the corresponding diagnostic pin (ie, ground pin) is disconnected (S107).

상기와 같이 본 실시예는 집적회로 칩의 외부에 연결되는 전원 및 접지 핀의 단선을 모두 진단할 수 있도록 하는 효과가 있다.As described above, the present embodiment has an effect of diagnosing all disconnection of power and ground pins connected to the outside of the integrated circuit chip.

이상으로 본 발명은 도면에 도시된 실시예를 참고로 하여 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술이 속하는 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 기술적 보호범위는 아래의 특허청구범위에 의해서 정하여져야 할 것이다. 또한 본 명세서에서 설명된 구현은, 예컨대, 방법 또는 프로세스, 장치, 소프트웨어 프로그램, 데이터 스트림 또는 신호로 구현될 수 있다. 단일 형태의 구현의 맥락에서만 논의(예컨대, 방법으로서만 논의)되었더라도, 논의된 특징의 구현은 또한 다른 형태(예컨대, 장치 또는 프로그램)로도 구현될 수 있다. 장치는 적절한 하드웨어, 소프트웨어 및 펌웨어 등으로 구현될 수 있다. 방법은, 예컨대, 컴퓨터, 마이크로프로세서, 집적 회로 또는 프로그래밍 가능한 로직 디바이스 등을 포함하는 프로세싱 디바이스를 일반적으로 지칭하는 프로세서 등과 같은 장치에서 구현될 수 있다. 프로세서는 또한 최종-사용자 사이에 정보의 통신을 용이하게 하는 컴퓨터, 셀 폰, 휴대용/개인용 정보 단말기(personal digital assistant: "PDA") 및 다른 디바이스 등과 같은 통신 디바이스를 포함한다.The present invention has been described above with reference to the embodiments shown in the drawings, but this is only exemplary, and those skilled in the art can make various modifications and equivalent other embodiments. you will understand the point. Therefore, the technical protection scope of the present invention should be determined by the claims below. Implementations described herein may also be embodied in, for example, a method or process, an apparatus, a software program, a data stream, or a signal. Even if discussed only in the context of a single form of implementation (eg, discussed only as a method), the implementation of features discussed may also be implemented in other forms (eg, an apparatus or program). The device may be implemented in suitable hardware, software and firmware. The method may be implemented in an apparatus such as a processor, which is generally referred to as a processing device including, for example, a computer, microprocessor, integrated circuit, programmable logic device, or the like. Processors also include communication devices such as computers, cell phones, personal digital assistants ("PDAs") and other devices that facilitate communication of information between end-users.

10 : 외부 단선 진단 대상이 되는 집적회로(IC) 칩
100 : 신호 비교부
200 : 제어부
10: Integrated circuit (IC) chip subject to external disconnection diagnosis
100: signal comparison unit
200: control unit

Claims (15)

외부 단선 진단 대상이 되는 집적회로 칩의 출력단자에서 출력되는 신호와 지정된 기준 전압을 비교하여, 그 비교 결과를 출력하는 신호 비교부; 및
상기 집적회로 칩에서 단선 여부를 진단할 대상 핀을 선택하여 해당 진단 대상 핀 선택 신호를 상기 신호 비교부에 출력하여 상기 기준 전압을 조정하게 하며, 상기 신호 비교부에서 출력되는 신호를 바탕으로 진단할 대상 핀의 단선 여부를 판단하는 제어부;를 포함하되,
상기 제어부는,
상기 진단 대상 핀 선택 신호를 통해, 상기 집적회로 칩의 외부에 연결되는 전원 핀, 또는 접지 핀을 선택하며, 또한
상기 제어부는,
상기 집적회로 칩의 출력단자에서 출력되는 신호의 지연에 대비하여, 상기 집적회로 칩의 출력단자에서 출력되는 신호를 별도의 디지털 입력 단자(GPIO3)를 통해 직접 입력 받을 수 있도록 구현된 것을 특징으로 하는 집적회로 칩의 외부 단선 진단 장치.
a signal comparison unit that compares a signal output from an output terminal of an integrated circuit chip to be diagnosed with an external disconnection with a designated reference voltage and outputs a comparison result; and
In the integrated circuit chip, a target pin to be diagnosed for disconnection is selected, and a corresponding diagnosis target pin selection signal is output to the signal comparator to adjust the reference voltage. A control unit for determining whether the target pin is disconnected;
The control unit,
A power pin or a ground pin connected to the outside of the integrated circuit chip is selected through the diagnosis target pin selection signal, and
The control unit,
In preparation for the delay of the signal output from the output terminal of the integrated circuit chip, it is characterized in that implemented so that the signal output from the output terminal of the integrated circuit chip can be directly input through a separate digital input terminal (GPIO3) Device for diagnosing external disconnection of an integrated circuit chip.
삭제delete 제 1항에 있어서, 상기 집적회로 칩의 출력 단자는,
푸쉬-풀(Push-Pull) 또는 오픈-드레인(Open-Drain) 형태로 구성되는 것을 특징으로 하는 집적회로 칩의 외부 단선 진단 장치.
The method of claim 1, wherein the output terminal of the integrated circuit chip,
A device for diagnosing an external disconnection of an integrated circuit chip, characterized in that it is configured in a push-pull or open-drain form.
제 1항에 있어서, 상기 제어부는,
상기 신호 비교부에 하이 레벨 또는 로우 레벨의 진단 대상 핀 선택 신호를 출력하는 것을 특징으로 하는 집적회로 칩의 외부 단선 진단 장치.
The method of claim 1, wherein the control unit,
The device for diagnosing an external disconnection of an integrated circuit chip, characterized in that for outputting a high level or low level diagnosis target pin selection signal to the signal comparator.
제 1항에 있어서, 상기 집적회로 칩의 출력단자에서 출력되는 신호는,
하이 레벨 또는 로우 레벨의 신호가 지정된 주파수에 따라 출력되는 신호인 것을 특징으로 하는 집적회로 칩의 외부 단선 진단 장치.
The method of claim 1, wherein the signal output from the output terminal of the integrated circuit chip,
A device for diagnosing external disconnection of an integrated circuit chip, characterized in that a high level or low level signal is a signal output according to a designated frequency.
제 1항에 있어서, 상기 신호 비교부는,
상기 제어부에서 출력하는 진단 대상 핀 선택 신호에 따라 온오프 스위칭되어 기준 전압을 조정하는 트랜지스터; 및
상기 트랜지스터의 스위칭에 따라 조정된 기준 전압과 상기 집적회로 칩의 출력단자에서 출력되는 신호를 비교하여 그 비교 결과를 상기 제어부의 디지털 입력 단자에 출력하는 비교기;를 포함하는 것을 특징으로 하는 집적회로 칩의 외부 단선 진단 장치.
The method of claim 1, wherein the signal comparison unit,
a transistor that is switched on/off according to a diagnosis target pin selection signal output from the control unit to adjust a reference voltage; and
and a comparator comparing a reference voltage adjusted according to the switching of the transistor with a signal output from an output terminal of the integrated circuit chip and outputting the comparison result to a digital input terminal of the control unit. external disconnection diagnostic device.
제 1항에 있어서, 상기 제어부는,
접지 핀의 단선 진단 시,
상기 집적회로 칩의 출력단자에서 하이 레벨의 신호가 출력될 때 상기 신호 비교부에서도 하이 레벨의 신호가 출력되고, 상기 집적회로 칩의 출력단자에서 로우 레벨의 신호를 출력될 때 상기 신호 비교부에서도 로우 레벨의 신호가 출력되면 접지 핀이 정상 상태인 것으로 판단하고,
상기 집적회로 칩의 출력단자에서 출력되는 신호의 레벨에 관계없이, 상기 신호 비교부에서 지속적으로 하이 레벨의 신호가 출력되면 접지 핀에 단선이 발생한 것으로 판단하는 것을 특징으로 하는 집적회로 칩의 외부 단선 진단 장치.
The method of claim 1, wherein the control unit,
When diagnosing ground pin disconnection,
When a high-level signal is output from the output terminal of the integrated circuit chip, a high-level signal is also output from the signal comparison unit, and when a low-level signal is output from the output terminal of the integrated circuit chip, the signal comparison unit also outputs a high-level signal. When a low-level signal is output, it is determined that the ground pin is in a normal state,
Regardless of the level of the signal output from the output terminal of the integrated circuit chip, if the signal comparator continuously outputs a high level signal, it is determined that a ground pin is disconnected. diagnostic device.
제 1항에 있어서, 상기 제어부는,
전원 핀의 단선 진단 시,
상기 집적회로 칩의 출력단자에서 하이 레벨의 신호가 출력될 때 상기 신호 비교부에서도 하이 레벨의 신호가 출력되고, 상기 집적회로 칩의 출력단자에서 로우 레벨의 신호를 출력될 때 상기 신호 비교부에서도 로우 레벨의 신호가 출력되면 전원 핀이 정상 상태인 것으로 판단하고,
상기 집적회로 칩의 출력단자에서 출력되는 신호의 레벨에 관계없이, 상기 신호 비교부에서 지속적으로 로우 레벨의 신호가 출력되면 전원 핀에 단선이 발생한 것으로 판단하는 것을 특징으로 하는 집적회로 칩의 외부 단선 진단 장치.
The method of claim 1, wherein the control unit,
When diagnosing power pin disconnection,
When a high-level signal is output from the output terminal of the integrated circuit chip, a high-level signal is also output from the signal comparison unit, and when a low-level signal is output from the output terminal of the integrated circuit chip, the signal comparison unit also outputs a high-level signal. When a low-level signal is output, it is determined that the power pin is in a normal state;
Regardless of the level of the signal output from the output terminal of the integrated circuit chip, when a low-level signal is continuously output from the signal comparator, it is determined that a disconnection has occurred in the power supply pin External disconnection of the integrated circuit chip, characterized in that diagnostic device.
제 1항에 있어서, 상기 신호 비교부의 기준 전압은,
접지 핀 단선 진단 시, 접지 레벨 보다는 높고 오프셋 전압보다 미리 지정된 레벨 더 낮은 전압으로 설정되고,
전원 핀 단선 진단 시, 전원 레벨 보다는 낮고 플로팅 전압보다 미리 지정된 레벨 더 높은 전압으로 설정되는 것을 특징으로 하는 집적회로 칩의 외부 단선 진단 장치.
The method of claim 1, wherein the reference voltage of the signal comparator is
When diagnosing a ground pin break, it is set to a voltage higher than the ground level and lower than a predetermined level than the offset voltage,
A device for diagnosing external disconnection of an integrated circuit chip, characterized in that, when diagnosing power pin disconnection, the voltage is set to a voltage lower than the power level and higher than a predetermined level than the floating voltage.
제어부가 신호 비교부를 통해 외부 단선 진단 대상이 되는 집적회로 칩의 출력단자에서 출력되는 신호와 지정된 기준 전압을 비교하여 그 비교 결과를 입력받는 단계;
상기 제어부가 상기 집적회로 칩에서 단선 여부를 진단할 대상 핀을 선택하여 해당 진단 대상 핀 선택 신호를 상기 신호 비교부에 출력하여 상기 기준 전압을 조정하게 하는 단계; 및
상기 제어부가 상기 신호 비교부에서 출력되는 신호를 바탕으로 진단할 대상 핀의 단선 여부를 판단하는 단계;를 포함하되,
상기 제어부는,
상기 진단 대상 핀 선택 신호를 통해, 상기 집적회로 칩의 외부에 연결되는 전원 핀, 또는 접지 핀을 선택하며, 또한
상기 제어부는,
상기 집적회로 칩의 출력단자에서 출력되는 신호의 지연에 대비하여, 상기 집적회로 칩의 출력단자에서 출력되는 신호를 별도의 디지털 입력 단자(GPIO3)를 통해 직접 입력 받을 수 있도록 구현된 것을 특징으로 하는 집적회로 칩의 외부 단선 진단 방법.
Comparing, by a control unit, a signal output from an output terminal of an integrated circuit chip to be diagnosed for external disconnection with a designated reference voltage through a signal comparator and receiving a result of the comparison;
allowing the control unit to select a target pin to be diagnosed for disconnection in the integrated circuit chip and output a corresponding diagnosis target pin selection signal to the signal comparator to adjust the reference voltage; and
Determining, by the control unit, whether or not the target pin to be diagnosed is disconnected based on the signal output from the signal comparator;
The control unit,
A power pin or a ground pin connected to the outside of the integrated circuit chip is selected through the diagnosis target pin selection signal, and
The control unit,
In preparation for the delay of the signal output from the output terminal of the integrated circuit chip, it is characterized in that implemented so that the signal output from the output terminal of the integrated circuit chip can be directly input through a separate digital input terminal (GPIO3) A method for diagnosing external disconnection of an integrated circuit chip.
제 10항에 있어서, 상기 집적회로 칩에서 진단할 대상 핀을 선택하여 해당 진단 대상 핀 선택 신호를 상기 신호 비교부에 출력하는 단계에서,
상기 제어부는,
상기 신호 비교부에 하이 레벨 또는 로우 레벨의 진단 대상 핀 선택 신호를 출력하는 것을 특징으로 하는 집적회로 칩의 외부 단선 진단 방법.
11. The method of claim 10, wherein in the step of selecting a target pin to be diagnosed in the integrated circuit chip and outputting a corresponding diagnosis target pin selection signal to the signal comparator,
The control unit,
A method for diagnosing an external disconnection of an integrated circuit chip, characterized in that for outputting a high level or low level diagnosis target pin selection signal to the signal comparator.
제 10항에 있어서, 상기 집적회로 칩의 출력단자에서 출력되는 신호는,
하이 레벨 또는 로우 레벨의 신호가 지정된 주파수에 따라 출력되는 신호인 것을 특징으로 하는 집적회로 칩의 외부 단선 진단 방법.
11. The method of claim 10, wherein the signal output from the output terminal of the integrated circuit chip,
A method for diagnosing an external disconnection of an integrated circuit chip, characterized in that a high level or low level signal is a signal output according to a designated frequency.
제 10항에 있어서, 상기 신호 비교부에서 출력되는 신호를 바탕으로 진단할 대상 핀의 단선 여부를 판단하는 단계에서,
접지 핀의 단선 진단 시,
상기 제어부는, 상기 집적회로 칩의 출력단자에서 하이 레벨의 신호가 출력될 때 상기 신호 비교부에서도 하이 레벨의 신호가 출력되고, 상기 집적회로 칩의 출력단자에서 로우 레벨의 신호를 출력될 때 상기 신호 비교부에서도 로우 레벨의 신호가 출력되면 접지 핀이 정상 상태인 것으로 판단하고,
상기 집적회로 칩의 출력단자에서 출력되는 신호의 레벨에 관계없이, 상기 신호 비교부에서 지속적으로 하이 레벨의 신호가 출력되면 접지 핀에 단선이 발생한 것으로 판단하는 것을 특징으로 하는 집적회로 칩의 외부 단선 진단 방법.
11. The method of claim 10 , wherein in the step of determining whether a target pin to be diagnosed is disconnected based on a signal output from the signal comparator,
When diagnosing ground pin disconnection,
When a high level signal is output from the output terminal of the integrated circuit chip, a high level signal is output from the signal comparator, and a low level signal is output from the output terminal of the integrated circuit chip. When a low-level signal is output from the signal comparator, it is determined that the ground pin is in a normal state,
Regardless of the level of the signal output from the output terminal of the integrated circuit chip, if the signal comparator continuously outputs a high level signal, it is determined that a ground pin is disconnected. diagnostic method.
제 10항에 있어서, 상기 신호 비교부에서 출력되는 신호를 바탕으로 진단할 대상 핀의 단선 여부를 판단하는 단계에서,
전원 핀의 단선 진단 시,
상기 제어부는, 상기 집적회로 칩의 출력단자에서 하이 레벨의 신호가 출력될 때 상기 신호 비교부에서도 하이 레벨의 신호가 출력되고, 상기 집적회로 칩의 출력단자에서 로우 레벨의 신호를 출력될 때 상기 신호 비교부에서도 로우 레벨의 신호가 출력되면 전원 핀이 정상 상태인 것으로 판단하고,
상기 집적회로 칩의 출력단자에서 출력되는 신호의 레벨에 관계없이, 상기 신호 비교부에서 지속적으로 로우 레벨의 신호가 출력되면 전원 핀에 단선이 발생한 것으로 판단하는 것을 특징으로 하는 집적회로 칩의 외부 단선 진단 방법.
11. The method of claim 10 , wherein in the step of determining whether a target pin to be diagnosed is disconnected based on a signal output from the signal comparator,
When diagnosing power pin disconnection,
When a high level signal is output from the output terminal of the integrated circuit chip, a high level signal is output from the signal comparator, and a low level signal is output from the output terminal of the integrated circuit chip. If the signal comparator also outputs a low-level signal, it is determined that the power pin is in a normal state,
Regardless of the level of the signal output from the output terminal of the integrated circuit chip, when a low-level signal is continuously output from the signal comparator, it is determined that a disconnection has occurred in the power supply pin External disconnection of the integrated circuit chip, characterized in that diagnostic method.
제 10항에 있어서, 상기 신호 비교부의 기준 전압은,
접지 핀 단선 진단 시, 접지 레벨 보다는 높고 오프셋 전압보다 미리 지정된 레벨 더 낮은 전압으로 설정되고,
전원 핀 단선 진단 시, 전원 레벨 보다는 낮고 플로팅 전압보다 미리 지정된 레벨 더 높은 전압으로 설정되는 것을 특징으로 하는 집적회로 칩의 외부 단선 진단 방법.
11. The method of claim 10, wherein the reference voltage of the signal comparator is,
When diagnosing a ground pin break, it is set to a voltage higher than the ground level and lower than a predetermined level than the offset voltage,
A method for diagnosing external disconnection of an integrated circuit chip, characterized in that, when diagnosing power pin disconnection, the voltage is set to a voltage lower than the power level and higher than a predetermined level than the floating voltage.
KR1020210021541A 2021-02-18 2021-02-18 Apparatus for diagnosing external disconnection of integrated circuit chip and method thereof Active KR102512726B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210021541A KR102512726B1 (en) 2021-02-18 2021-02-18 Apparatus for diagnosing external disconnection of integrated circuit chip and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210021541A KR102512726B1 (en) 2021-02-18 2021-02-18 Apparatus for diagnosing external disconnection of integrated circuit chip and method thereof

Publications (2)

Publication Number Publication Date
KR20220117995A KR20220117995A (en) 2022-08-25
KR102512726B1 true KR102512726B1 (en) 2023-03-22

Family

ID=83111315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210021541A Active KR102512726B1 (en) 2021-02-18 2021-02-18 Apparatus for diagnosing external disconnection of integrated circuit chip and method thereof

Country Status (1)

Country Link
KR (1) KR102512726B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118444216B (en) * 2023-09-08 2025-06-13 荣耀终端股份有限公司 Circuit board detection method, electronic device and readable storage medium

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011232036A (en) 2010-04-23 2011-11-17 Elpida Memory Inc Semiconductor device
JP2014003158A (en) 2012-06-19 2014-01-09 Renesas Electronics Corp Semiconductor integrated circuit device
JP2014163851A (en) 2013-02-26 2014-09-08 Hitachi Information & Telecommunication Engineering Ltd Semiconductor integrated circuit with open detection terminal

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09264929A (en) * 1996-03-29 1997-10-07 Nec Corp Testing method and testing circuit of logic circuit
JP3508460B2 (en) * 1997-04-15 2004-03-22 松下電器産業株式会社 Inspection apparatus and inspection method for integrated circuit
KR100468728B1 (en) * 2002-04-19 2005-01-29 삼성전자주식회사 On-chip terminator, Control circuit there-of and Control method there-of in semiconductor integrated circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011232036A (en) 2010-04-23 2011-11-17 Elpida Memory Inc Semiconductor device
JP2014003158A (en) 2012-06-19 2014-01-09 Renesas Electronics Corp Semiconductor integrated circuit device
JP2014163851A (en) 2013-02-26 2014-09-08 Hitachi Information & Telecommunication Engineering Ltd Semiconductor integrated circuit with open detection terminal

Also Published As

Publication number Publication date
KR20220117995A (en) 2022-08-25

Similar Documents

Publication Publication Date Title
US7397270B1 (en) Dynamically-adjustable differential output drivers
US7949886B2 (en) Power supply system for motherboard
US20120131243A1 (en) Multiplexing pin control circuit for computer system
US8395424B2 (en) Semiconductor device and operation mode switch method
JPH10190204A (en) Printed circuit board for transistor/resistor
KR102512726B1 (en) Apparatus for diagnosing external disconnection of integrated circuit chip and method thereof
JP4405605B2 (en) Liquid crystal display
US5729062A (en) Active plug-in circuit
JPH04114221A (en) Abnormality detecting method for key switch input part in computer
JPH07183791A (en) Integrated circuit, its circuit system, device used therewith, and method of using integrated circuit
JP2002131333A (en) Probe card
US6756858B2 (en) Conductive path compensation for matching output driver impedance
US7598798B2 (en) Trimmer device and related trimming method
US20040117673A1 (en) Method and apparatus to provide platform load lines
US7046033B2 (en) Termination enable: hardware and software controlled enable with detect
CN109388602B (en) Electronic device, logic chip and communication method of logic chip
JP6551166B2 (en) Semiconductor integrated circuit and image forming apparatus
KR102545962B1 (en) Circuit for detecting scb and method thereof
US20250077458A1 (en) Imaging device
JP2020042532A (en) Electronic apparatus
US7285976B2 (en) Integrated circuit with programmable-impedance output buffer and method therefor
CN110688260B (en) EC reset circuit and electronic equipment based on earphone interface
US7747790B2 (en) Integrated driver circuit for LIN bus wherein circuit is operable between an older LIN bus specification or a newer LIN bus specification
US7394304B2 (en) Semiconductor integrated circuit, electronic device using the same, and controlling method of semiconductor integrated circuit
US8122165B2 (en) On-demand power supply current modification system and method for an integrated circuit

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601