KR102524346B1 - 표시 장치 및 표시 장치 제조 방법 - Google Patents

Abstract

표시 장치는 표시영역, 비표시 영역 및 패드 영역이 정의된 베이스층, 상기 베이스층 위에 배치되며 복수의 절연층들, 및 복수의 도전층들을 포함하는 회로층, 상기 회로층 위에 배치된 발광 소자층, 및 상기 발광 소자층 위에 배치된 박막 봉지층을 포함하고, 평면 상에서 상기 표시 영역과 상기 패드 영역 사이에 배치된 상기 박막 봉지층의 엣지 중 제1 엣지는 상기 복수의 절연층들 중 무기물질을 포함하는 절연층 위에 직접 배치될 수 있다.

Description

표시 장치 및 표시 장치 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}

본 발명은 신뢰성이 향상된 표시 장치 및 표시 장치 제조 방법에 관한 것이다.

표시 장치 중 유기 발광 표시 장치의 발광층은 유 기물을 포함할 수 있다. 산소 및 수분에 취약한 유기물을 보호하기 위해, 유기 발광 소자를 밀봉하기 위한 다양한 기술들이 개발되고 있다. 그 중 박막 봉지 기술은 유기 발광 소자 위에 박막 봉지층을 배치시켜 공기 및 수분 등의 침투 경로를 차단하는 기술이다. 박막 봉지층은 무기물을 포함하는 무기층과 유기물을 포함하는 유기층이 교대로 적층된 구조를 포함할 수 있다. 박막 봉지층 형성 과정에서 정전기 등에 의해 회로층을 구성하는 절연층에 데미지가 발생하는 경우, 공기 및 수분이 침투되어 회로층을 구성하는 전극에 부식이 발생할 수 있다.

본 발명은 박막 봉지층의 엣지의 위치를 조절하여, 신뢰성이 향상된 표시장치 및 이를 제조하는 제조 방법을 제공하는 것을 목적으로 한다.

본 발명의 일 실시예에 따른 표시 장치는 표시영역, 비표시 영역 및 패드 영역이 정의된 베이스층, 상기 베이스층 위에 배치되며 복수의 절연층들, 및 복수의 도전층들을 포함하는 회로층, 상기 회로층 위에 배치된 발광 소자층, 및 상기 발광 소자층 위에 배치된 박막 봉지층을 포함하고, 평면 상에서 상기 표시 영역과 상기 패드 영역 사이에 배치된 상기 박막 봉지층의 엣지는 제1 엣지 및 제2 엣지를 포함하고, 상기 제1 엣지는 상기 복수의 절연층들 중 무기물질을 포함하는 절연층 위에 직접 배치될 수 있다.

상기 회로층은 상기 베이스층 위에 배치된 제1 절연층, 상기 제1 절연층 위에 배치된 제1 도전층, 상기 제1 도전층 위에 배치된 제2 절연층, 상기 제2 절연층 위에 배치된 제2 도전층, 상기 제2 도전층 위에 배치되며 상기 무기물질을 포함하는 제3 절연층, 및 상기 제3 절연층 위에 배치되고, 유기 물질을 포함하며 상기 제3 절연층을 노출하는 개구부가 제공되는 제4 절연층을 포함하고, 상기 제1 엣지는 상기 개구부와 중첩하여, 상기 제3 절연층 위에 직접 배치될 수 있다.

평면 상에서 상기 개구부는 상기 제2 도전층과 중첩하는 제1 개구 영역 및 상기 제2 도전층과 비중첩하는 제2 개구 영역을 포함하고, 상기 제1 엣지는 상기 제2 개구 영역에 배치될 수 있다.

상기 제2 엣지는 상기 제1 개구 영역에 배치되며, 상기 제3 절연층 위에 직접 배치될 수 있다.

상기 제2 엣지와 상기 제2 도전층 사이에는 상기 제3 절연층 및 제4 절연층이 배치될 수 있다.

상기 제1 개구 영역 및 상기 제2 개구 영역은 제1 방향을 따라 배열되고, 상기 제1 개구 영역의 상기 제1 방향과 교차하는 제2 방향의 제1 폭은 상기 제2 개구 영역의 상기 제2 방향의 제2 폭보다 작을 수 있다.

상기 제1 개구 영역과 상기 제2 개구 영역은 제1 방향을 따라 배열되고, 상기 제1 개구 영역의 상기 제1 방향과 교차하는 제2 방향의 제1 폭과 상기 제2 개구 영역의 상기 제2 방향의 제2 폭은 동일할 수 있다.

평면 상에서 상기 제1 엣지와 상기 표시 영역 사이의 거리는 상기 제2 엣지와 상기 표시 영역 사이의 거리와 실질적으로 동일할 수 있다.

평면 상에서 상기 제1 엣지와 상기 표시 영역 사이의 거리보다 상기 제2 엣지와 상기 표시 영역 사이의 거리가 더 클 수 있다.

상기 제2 도전층은 제1 전원 전압을 제공하는 제1 전원 전극 및 상기 제1 전원 전압과 상이한 레벨의 제2 전원 전압을 제공하는 제2 전원 전극을 포함할 수 있다.

상기 회로층은 상기 베이스층 위에 배치된 제1 절연층, 상기 제1 절연층 위에 배치된 제1 도전층, 상기 제1 도전층 위에 배치된 제2 절연층, 상기 제2 절연층 위에 배치된 제2 도전층, 상기 제2 도전층을 커버하며 상기 제2 절연층 위에 배치된 제3 절연층, 및 상기 제3 절연층 위에 배치되며 유기 물질을 포함하는 제4 절연층을 포함하고, 상기 제3 절연층 및 상기 제4 절연층에는 개구부가 제공되고, 상기 개구부에 의해 상기 제2 도전층 또는 상기 제2 절연층이 노출되고, 상기 제1 엣지는 상기 제2 절연층 위에 직접 배치될 수 있다.

상기 박막 봉지층은 적어도 하나 이상의 유기층 및 적어도 두 개 이상의 무기층들을 포함하고, 상기 유기층은 상기 무기층들 사이에 배치되고, 상기 박막 봉지층의 엣지는 상기 무기층들의 엣지일 수 있다.

본 발명의 일 실시예에 따른 표시 장치의 제조 방법은 표시영역, 비표시 영역 및 패드 영역이 정의된 베이스층이 배치되는 단계, 상기 베이스층 위에 배치되며 복수의 절연층들, 및 복수의 도전층들을 포함하는 회로층을 형성하는 단계, 상기 회로층 위에 배치된 발광 소자층을 형성하는 단계, 상기 발광 소자층 위에 마스크 개구부가 정의된 마스크를 배치시키는 단계, 상기 마스크를 이용하여 상기 발광 소자층을 커버하는 제1 무기층을 형성하는 단계, 상기 제1 무기층 위에 유기층을 형성하는 단계, 및 상기 유기층 위에 제2 무기층을 형성하는 단계를 포함하고, 평면 상에서 상기 표시 영역과 상기 패드 영역 사이에 배치되며 상기 복수의 절연층들 중 무기물질을 포함하는 절연층이 노출된 개구부가 정의되고, 상기 마스크는 평면 상에서 상기 마스크 개구부를 정의하는 마스크의 엣지와 상기 개구부가 중첩하도록 배치될 수 있다.

상기 회로층을 형성하는 단계는 상기 베이스층 위에 제1 절연층 형성하는 단계, 상기 제1 절연층 위에 제1 도전층을 형성하는 단계, 상기 제1 도전층 위에 제2 절연층을 형성하는 단계, 상기 제2 절연층 위에 배치된 제2 도전층을 형성하는 단계, 상기 제2 도전층 위에 상기 무기물질을 포함하는 제3 절연층을 형성하는 단계, 상기 제3 절연층 위에 유기 물질을 포함하는 제4 절연층을 형성하는 단계, 및 상기 제4 절연층의 일부를 제거하여 상기 제3 절연층을 노출시키는 상기 개구부를 형성하는 단계를 포함할 수 있다.

평면 상에서 상기 개구부는 상기 제2 도전층과 중첩하는 제1 개구 영역 및 상기 제2 도전층과 비중첩하는 제2 개구 영역을 포함하고, 상기 마스크의 엣지는 평면 상에서 상기 제1 개구 영역과 비중첩하도록 배치되는 제1 마스크 엣지 및 상기 제2 개구 영역과 중첩하도록 배치되는 제2 마스크 엣지를 포함할 수 있다.

상기 제1 마스크 엣지 및 상기 제2 마스크 엣지는 제1 방향으로 연장하는 가상의 동일선상에 배치될 수 있다.

상기 제1 개구 영역과 상기 제2 개구 영역은 제1 방향을 따라 배열되고, 상기 개구부를 형성하는 단계는 상기 제1 개구 영역의 상기 제1 방향과 교차하는 제2 방향의 제1 폭이 상기 제2 개구 영역의 상기 제2 방향의 제2 폭보다 좁도록 형성할 수 있다.

상기 제1 개구 영역과 상기 제2 개구 영역은 제1 방향을 따라 배열되고, 상기 개구부를 형성하는 단계는 상기 제1 개구 영역의 상기 제1 방향과 교차하는 제2 방향의 제1 폭과 상기 제2 개구 영역의 상기 제2 방향의 제2 폭이 동일하도록 형성할 수 있다.

상기 제1 마스크 엣지의 상기 마스크 개구부의 상기 제2 방향의 폭은 상기 제2 마스크 엣지의 상기 마스크 개구부의 상기 제2 방향의 폭보다 클 수 있다.

상기 제1 무기층을 형성하는 단계는 상기 제1 무기층의 엣지가 상기 제3 절연층 위에 직접 배치되도록 형성할 수 있다.

무기물이 증착되는 과정에서 마스크의 개구부를 정의하는 마스크의 엣지에서 소정의 정전기가 발생될 수 있고, 정전기에 의한 데미지는 무기층보다 유기층에서 더 심하게 나타날 수 있다. 본 발명의 실시예에 따르면, 마스크의 엣지를 유기층이 아닌 무기층이 노출된 개구부와 중첩하도록 배치시킨다. 따라서, 정전기에 의한 데미지가 감소될 수 있고, 그 결과 제품의 신뢰성이 향상될 수 있다. 또한, 마스크의 엣지 중 일부는 유기층과 중첩하도록 배치시켜 아킹 현상에 의해 도전층에 미세 크랙이 발생되는 것을 방지할 수 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 3은 본 발명의 일 실시예에 따른 회로층을 구성하는 구성 중 일부를 도시한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 5a는 도 4에 도시된 I-I`를 따라 절단한 단면도이다.
도 5b는 도 4에 도시된 II-II`을 따라 절단한 단면도이다.
도 6은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 7은 도 6의 III-III`을 따라 절단한 단면도이다.
도 8은 도 6의 IV-IV`을 따라 절단한 단면도이다.
도 9는 본 발명의 일 실시예에 따른 마스크의 평면도이다.
도 10은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 11은 도 10의 V-V`을 따라 절단한 단면도이다.
도 12는 도 10의 VI-VI`을 따라 절단한 단면도이다.
도 13은 본 발명의 일 실시예에 따른 마스크의 평면도이다.

이하, 도면을 참조하여 본 발명의 실시예들을 설명한다. 본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합 된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.

동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.

"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치(DD)의 사시도이다.

도 1을 참조하면, 표시 장치(DD)는 표시면(IS)을 통해 이미지(IM)를 표시할 수 있다. 도 1에서는 이미지(IM)의 일 예로 어플리케이션 아이콘들을 도시하였다. 도 1에서는 표시면(IS)이 제1 방향(DR1) 및 제1 방향(DR1)과 교차하는 제2 방향(DR2)이 정의하는 면을 갖는 것을 예시적으로 도시하였다. 하지만, 본 발명의 다른 실시예에서 표시 장치(미도시)의 표시면(미도시)은 휘어진 형상을 가질 수 있다.

표시면(IS)의 법선 방향, 즉 표시 장치(DD)의 두께 방향은 제3 방향(DR3)이 지시한다. 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향들(DR1, DR2, DR3)이 각각 지시하는 방향으로 동일한 도면 부호를 참조한다.

도 1에서는 표시 장치(DD)가 휴대용 전자 기기인 것을 예시적으로 도시하였다. 하지만, 표시 장치(DD)는 텔레비전, 모니터, 또는 외부 광고판과 같은 대형 전자장치를 비롯하여, 퍼스널 컴퓨터, 노트북 컴퓨터, 개인 디지털 단말기, 자동차 네비게이션 유닛, 게임기, 스마트폰, 태블릿, 및 카메라와 같은 중소형 전자 장치 등에 사용될 수도 있다. 또한, 이것들은 단지 실시예로서 제시된 것들로서, 본 발명의 개념에서 벗어나지 않은 이상 다른 전자 기기에도 채용될 수 있음은 물론이다.

표시면(IS)은 이미지(IM)가 표시되는 표시 영역(DD-DA) 및 표시 영역(DD-DA)에 인접한 비표시 영역(DD-NDA)을 포함한다. 비표시 영역(DD-NDA)은 이미지가 표시되지 않는 영역이다. 일 예로써, 표시 영역(DD-DA)은 사각 형상일 수 있다. 비표시 영역(DD-NDA)은 표시 영역(DD-DA)을 에워쌀 수 있다. 다만, 이에 제한되지 않고, 표시 영역(DD-DA)의 형상과 비표시 영역(DD-NDA)의 형상은 상대적으로 디자인될 수 있다.

도 2는 본 발명의 일 실시예에 따른 표시 장치의 개략적인 단면도이고, 도 3은 본 발명의 일 실시예에 따른 회로층을 구성하는 구성 중 일부를 도시한 단면도이다.

도 2 및 도 3을 참조하면, 표시 장치(DD)는 표시 패널(DP) 및 감지 유닛(SU)을 포함할 수 있다.

표시 패널(DP)은 베이스층(BF), 회로층(ML), 발광 소자층(EML), 및 박막 봉지층(ECL)을 포함한다. 본 명세서에서는 표시 패널(DP)의 일 예로 유기 발광 표시 패널을 예로 들어 설명하나, 본 발명이 특별히 이에 한정되는 것은 아니다.

베이스층(BF)은 실리콘 기판, 플라스틱 기판, 유리 기판, 절연 필름, 또는 복수의 절연층들을 포함하는 적층 구조체일 수 있다.

회로층(ML)은 베이스층(BF) 위에 배치될 수 있다. 회로층(ML)은 복수 개의 절연층들, 복수 개의 도전층들 및 반도체층을 포함할 수 있다.

도 3을 참조하면, 회로층(ML)은 제1 절연층(110), 제1 도전층(120), 제2 절연층(130), 제2 도전층(140), 제3 절연층(150), 및 제4 절연층(160)을 포함할 수 있다. 다만, 이는 예시적으로 도시한 것으로, 회로층(ML)은 도 3에 도시된 층들 외의 다른 층들을 더 포함한다.

제1 도전층(120) 및 제2 도전층(140) 각각은 신호라인들 또는 트랜지스터의 전극들을 포함할 수 있다. 즉, 제1 도전층(120)은 제1 절연층(110)과 제2 절연층(130) 사이에 배치된 도전 패턴들을 모두 포괄하는 명칭으로 사용되고, 제2 도전층(140)은 제2 절연층(130)과 제3 절연층(150) 사이에 배치된 도전 패턴들을 모두 포괄하는 명칭으로 사용된다. 따라서, 제2 절연층(130)은 제1 절연층(110) 위에 배치되며 제1 도전층(120)을 커버할 수 있고, 제3 절연층(150)은 제2 절연층(130) 위에 배치되며 제2 도전층(140)을 커버할 수 있다.

발광 소자층(EML)은 회로층(ML) 위에 배치될 수 있다. 발광 소자층(EML)은 표시 소자, 예컨대 유기발광 다이오드들을 포함한다. 다만, 이에 제한되는 것은 아니고, 표시 패널(DP)의 종류에 따라, 발광 소자층(EML)은 무기발광 다이오드들 또는 유기-무기 하이브리드 발광 다이오드들을 포함할 수 있다.

박막 봉지층(ECL)은 발광 소자층(EML)을 밀봉한다. 박막 봉지층(ECL)은 복수개의 무기층들과 그 사이에 배치된 적어도 하나의 유기층을 포함한다. 무기층들은 수분 및 산소로부터 발광 소자층(EML)을 보호하고, 유기층은 먼지 입자와 같은 이물질로부터 발광 소자층(EML)을 보호한다.

또한, 박막 봉지층(ECL)은 버퍼층을 더 포함할 수 있다. 버퍼층은 감지 유닛(SU)과 가장 인접한 층일 수 있다. 버퍼층은 무기층 또는 유기층일 수 있다. 무기층은 실리콘 나이트라이드, 실리콘 옥시 나이트라이드, 실리콘 옥사이드, 티타늄옥사이드 및 알루미늄옥사이드 중 적어도 어느 하나를 포함할 수 있다. 유기층은 고분자, 예를 들어 아크릴 계열 유기층을 포함할 수 있다. 다만, 이는 예시적인 것으로 이에 제한되는 것은 아니다.

감지 유닛(SU)은 터치를 검출하는 회로를 포함할 수 있다. 감지 유닛(SU)의 터치 검출 방식은 저항막 방식, 광학 방식, 정전 용량 방식 및 초음파 방식 등이 있으며, 이에 제한되지 않는다. 이 중 정전 용량 방식의 감지 유닛(SU)은 표시 장치(DD)의 화면에 터치 발생 수단이 접촉할 때 변화하는 정전 용량을 이용하여 터치 발생 여부를 검출할 수 있다. 정전 용량 방식은 상호 정전 용량 방식 및 자기 정전 용량 방식으로 구분될 수 있다.

감지 유닛(SU)은 표시 패널(DP) 상에 직접 배치될 수 있다. "직접 배치된다"는 것은 별도의 접착 부재를 이용하여 부착하는 것을 제외하며 연속 공정에 의해 형성된 것을 의미한다. 하지만, 본 발명이 이에 제한되는 것은 아니며, 표시 패널(DP)과 감지 유닛(SU)은 접착 부재(미도시)에 의해 서로 결합될 수 있다.

도 4는 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.

도 4를 참조하면, 베이스층(BF)에는 표시 영역(DA), 비표시 영역(NDA), 및 패드 영역(PDA)이 정의될 수 있다. 베이스층(BF)의 표시 영역(DA)은 표시 장치(DD, 도 1)의 표시 영역(DD-DA, 도 1)에 대응되고, 베이스층(BF)의 비표시 영역(NDA) 및 패드 영역(PDA)은 표시 장치(DD, 도 1 참조)의 비표시 영역(DD-NDA, 도 1)에 대응될 수 있다. 하지만, 반드시 동일할 필요는 없고, 표시 패널(DP)의 구조/디자인에 따라 변경될 수 있다.

회로층(ML, 도 2 참조)은 데이터 라인들(DL), 게이트 라인들(GL), 발광 제어 라인들(EL), 전원 라인들(PL), 구동 회로들(DC), 제1 전원 전극(PSE1), 제2 전원 전극(PSE2), 및 패드들(PD)을 포함할 수 있다. 게이트 라인들(GL), 발광 제어 라인들(EL) 및 데이터 라인들(DL) 각각은 화소들(PX) 중 대응하는 화소들에 전기적으로 연결될 수 있다.

구동 회로들(DC)은 비표시 영역(NDA)에 배치될 수 있다. 도 4에서는 구동 회로들(DC)이 표시 영역(DA)을 사이에 두고 마주하는 영역, 즉 표시 영역(DA)의 양 옆에 배치된 것을 예로 들어 도시하였다. 하지만, 본 발명이 이에 제한되는 것은 아니고, 구동 회로들(DC) 중 하나는 생략되어, 표시 영역(DA)의 일 측에만 구동 회로가 배치될 수도 있다.

구동 회로들(DC) 각각은 제1 구동 회로(DC1) 및 제2 구동 회로(DC2)를 포함할 수 있다. 평면 상에서 제2 구동 회로(DC2)는 제1 구동 회로(DC1)와 표시 영역(DA) 사이에 배치될 수 있다. 제1 구동 회로(DC1)는 게이트 라인들(GL)과 전기적으로 연결되고, 제2 구동 회로(DC2)는 발광 제어 라인들(EL)과 전기적으로 연결될 수 있다. 제1 및 제2 구동 회로들(DC1, DC2)은 화소(PX)의 구동 회로와 동일한 공정을 통해 형성된 복수 개의 박막 트랜지스터들을 포함할 수 있다.

제1 구동 회로(DC1)는 주사 신호들을 생성하고, 이를 게이트 라인들(GL)로 출력하고, 제2 구동 회로(DC2)는 발광 제어 신호들을 생성하고, 이를 발광 제어 라인들(EL)로 출력할 수 있다. 다만, 이는 예시적인 것으로, 제1 구동 회로(DC1)와 제2 구동 회로(DC2)의 기능은 서로 변경될 수도 있다. 예를 들어, 본 발명의 다른 실시예에서 제1 구동 회로(DC1)는 발광 제어 신호들을 생성하고, 이를 발광 제어 라인들(EL)에 출력할 수 있고, 제2 구동 회로(DC2)는 주사 신호들을 생성하고, 이를 게이트 라인들(GL)로 출력할 수 있다.

화소(PX)에는 제1 전원 전압과 제2 전원 전압이 인가될 수 있다. 제1 전원 전압의 전압 레벨은 제2 전원 전압의 전압 레벨보다 높을 수 있다. 제1 전원 전압은 전원 라인(PL)을 통해 화소(PX)로 인가될 수 있다. 전원 라인(PL)은 제1 전원 전극(PSE1)과 전기적으로 연결되어, 제1 전원 전압을 수신할 수 있다. 제2 전원 전압은 제2 전원 전극(PSE2)을 통해 화소(PX)로 인가될 수 있다.

제1 전원 전극(PSE1)은 제1 전극부(PSE1a) 및 제1 전극부(PSE1a)와 연결된 제2 전극부들(PSE1b)을 포함할 수 있다. 제1 전극부(PSE1a)는 표시 영역(DA)과 패드 영역(PDA) 사이에 배치되고, 제1 방향(DR1)을 따라 연장할 수 있다. 제2 전극부들(PSE1b) 각각은 제1 전극부(PSE1a)로부터 제2 방향(DR2)을 따라 패드 영역(PDA)을 향해 연장할 수 있다. 전원 라인(PL)은 제1 전극부(PSE1a)와 연결되어, 제1 전원 전압을 수신할 수 있다.

제2 전원 전극(PSE2)은 구동 회로들(DC)의 외측에 배치되며, 표시 영역(DA)의 일부분을 둘러싸는 형상을 가질 수 있다. 제2 전원 전극(PSE2)은 제2 전원 전압을 화소(PX)로 전달할 수 있다.

패드들(PD)은 패드 영역(PDA)에 배치될 수 있다. 패드 영역(PDA)은 비표시 영역(NDA)의 일부일 수 있다. 패드들(PD) 각각은 데이터 라인들(DL), 및 구동 회로들(DC)에 전기적으로 연결될 수 있다. 별도로 도시하지 않았으나, 표시 패널(DP)은 패드들(PD)에 COF(chip on film) 형태로 결합된 데이터 구동회로를 더 포함할 수 있다. 하지만, 이는 예시적인 것으로 본 발명의 다른 실시예에서 데이터 구동회로 역시 회로층(ML)에 집적화될 수도 있다. 데이터 구동 회로는 데이터 라인들(DL)과 연결되어 데이터 전압을 데이터 라인들(DL)로 전달할 수 있다.

도 5a는 도 4에 도시된 I-I`를 따라 절단한 단면도이고, 도 5b는 도 4에 도시된 II-II`을 따라 절단한 단면도이다.

도 4, 도 5a 및 도 5b를 참조하면, 베이스층(BF) 위에는 제1 절연층(210)이 배치되고, 제1 절연층(210) 위에는 구동 트랜지스터(TFT-D)가 배치될 수 있다. 구동 트랜지스터(TFT-D)는 반도체 패턴(ALD), 제어 전극(GED), 제1 전극(SED), 및 제2 전극(DED)을 포함할 수 있다.

반도체 패턴(ALD)은 제1 절연층(210) 위에 배치될 수 있다. 제1 절연층(210)은 반도체 패턴(ALD)에 개질된 표면을 제공하는 버퍼층일 수 있다. 이 경우, 반도체 패턴(ALD)은 베이스층(BF) 위에 직접 형성될 때보다 제1 절연층(210)에 대해 높은 접착력을 가질 수 있다. 또는, 제1 절연층(210)은 반도체 패턴(ALD)의 하면을 보호하는 배리어층일 수 있다. 이 경우, 제1 절연층(210)은 반도체 패턴(ALD)이 베이스층(BF) 자체 또는 베이스층(BF)을 통해 유입되는 오염이나 습기 등이 반도체 패턴(ALD)으로 침투되는 것을 차단할 수 있다. 또는, 제1 절연층(210)은 베이스층(BF)을 통해 입사되는 외부 광이 반도체 패턴(ALD)으로 입사되는 것을 차단하는 광 차단층일 수 있다. 이 경우, 제1 절연층(210)은 차광 물질을 더 포함할 수 있다.

제2 절연층(220)은 제1 절연층(210) 위에 배치되며, 반도체 패턴(ALD)을 커버할 수 있다. 제2 절연층(220)은 무기 물질을 포함할 수 있다. 제2 절연층(220) 위에는 제어 전극(GED)이 배치될 수 있다.

제3 절연층(230)은 제2 절연층(220) 위에 배치되며, 제어 전극(GED)을 커버할 수 있다. 제3 절연층(230)은 무기 물질을 포함할 수 있다. 제3 절연층(230)은 앞서 도 3에서 설명된 제1 절연층(110, 도 3 참조)과 동일한 절연층일 수 있다. 제3 절연층(230) 위에는 데이터 라인(DL_NA)이 배치된다.

도 5b에 도시된 데이터 라인들(DL_NA)은 비표시 영역(NDA)에 배치된 데이터 라인들(DL_NA)로 표시 영역(DA)에 배치된 데이터 라인들(DL)과 전기적으로 연결될 수 있다. 하지만, 데이터 라인(DL_NA)과 데이터 라인들(DL)은 서로 상이한 층 상에 배치될 수 있다. 데이터 라인(DL_NA)은 도 3에 도시된 제1 도전층(120, 도 3 참조)에 포함되는 구성일 수 있고, 데이터 라인(DL)은 도 3에 도시된 제2 도전층(140, 도 3 참조)에 포함되는 구성일 수 있다. 데이터 라인(DL)과 데이터 라인(DL_NA)은 제2 절연층(130, 도 3 참조)을 관통하여 서로 전기적으로 연결될 수 있다.

제4 절연층(240)은 데이터 라인들(DL_NA) 위에 배치되며, 데이터 라인들(DL_NA)을 커버할 수 있다. 제4 절연층(240)은 무기 물질을 포함할 수 있다. 제4 절연층(240)은 앞서 도 3에서 설명된 제2 절연층(130, 도 3 참조)과 동일한 절연층일 수 있다.

제1 전극(SED) 및 제2 전극(DED)은 제4 절연층(240) 위에 배치될 수 있다. 제1 전극(SED) 및 제2 전극(DED) 각각은 제2 절연층(220), 제3 절연층(230) 및 제4 절연층(240)을 관통하여, 반도체 패턴(ALD)에 접속될 수 있다.

도 5a에서는 도시되지 않았으나, 제1 전원 전극(PSE1) 및 제2 전원 전극(PSE2)은 제4 절연층(240) 위에 배치될 수 있고, 제1 전극(SED) 및 제2 전극(DED)과 동일한 공정을 통해 형성될 수 있다. 따라서, 제1 전원 전극(PSE1) 및 제2 전원 전극(PSE2)은 제1 전극(SED) 및 제2 전극(DED)과 동일한 물질을 포함할 수 있다. 제1 전극(SED), 제2 전극(DED), 제1 전원 전극(PSE1) 및 제2 전원 전극(PSE2)은 도 3에 도시된 제2 도전층(140, 도 3 참조)에 포함되는 구성일 수 있다.

제5 절연층(250)은 제4 절연층(240) 위에 배치되며, 제1 전원 전극(PSE1), 제2 전원 전극(PSE2), 제1 전극(SED) 및 제2 전극(DED)를 커버할 수 있다. 제5 절연층(250)은 패시베이션층일 수 있고, 무기 물질을 포함할 수 있다. 즉, 제5 절연층(250)은 무기 물질을 증착하여 형성될 수 있다. 제5 절연층(250)은 도 3에 도시된 제3 절연층(150, 도 3 참조)과 동일한 절연층일 수 있다.

제6 절연층(260)은 제5 절연층(250) 위에 배치된다. 제6 절연층(260)은 유기막 또는 유기막 및 무기막을 포함하는 적층 구조를 가질 수 있다. 제6 절연층(260)은 상부에 평탄면을 제공하는 평탄화층일 수 있다. 제6 절연층(260)은 도 3에 도시된 제4 절연층(160)과 동일한 절연층일 수 있다.

제3 전극(CN)은 제6 절연층(260) 위에 배치될 수 있다. 제3 전극(CN)은 제5 절연층(250) 및 제6 절연층(260)을 관통하여, 제2 전극(DED)에 접속될 수 있다.

제7 절연층(270)은 제6 절연층(260) 위에 배치되며, 제3 전극(CN)을 커버할 수 있다. 제7 절연층(270)은 유기막 또는 유기막 및 무기막을 포함하는 적층 구조를 가질 수 있다. 제7 절연층(270)은 상부에 평탄면을 제공하는 평탄화층일 수 있다.

제7 절연층(270) 위에는 발광 소자층(EML)이 배치될 수 있다. 발광 소자층(EML)은 제1 전극(E1), 발광층(EM), 및 제2 전극(E2)을 포함할 수 있다. 제1 전극(E1)은 제7 절연층(270) 위에 배치되고, 제7 절연층(270)을 관통하여 제3 전극(CN)에 접속될 수 있다. 본 발명의 일 실시예에 따른 표시 패널(DP)은 제3 전극(CN)을 더 포함함으로써, 제1 전극(E1)이 단일의 제7 절연층(270)만 관통하더라도, 구동 트랜지스터(TFT-D)와 전기적으로 연결될 수 있다.

제8 절연층(280)은 제7 절연층(270) 위에 배치될 수 있다. 제8 절연층(280)에는 개구부가 정의되고, 개구부에 의해 제1 전극(E1)의 일부는 노출될 수 있다. 노출된 제1 전극(E1) 위에는 발광층(EM)이 배치될 수 있다. 발광층(EM)은 발광 물질을 포함하고, 전기적 신호가 인가되면 여기되어 광을 생성할 수 있다. 제8 절연층(280)은 화소 정의막이라 명칭될 수 있다.

제2 전극(E2)은 발광층(EM) 및 제8 절연층(280) 위에 배치될 수 있다. 제2 전극(E2)은 제2 전원 전극(PSE2)과 전기적으로 연결되어 제2 전원 전압을 수신할 수 있다.

비표시 영역(NDA)에는 제6 내지 제8 절연층들(260, 270, 280)이 제거된 개구부(OP)가 제공될 수 있다. 개구부(OP)는 표시 영역(DA)을 둘러싸며 제공될 수 있다. 유기 물질을 포함하는 유기층을 통해 공기 및 수분 등이 표시 영역(DA)으로 침투할 수 있다. 본 실시예에서는 유기 물질을 포함하는 제6 내지 제8 절연층들(260, 270, 280)이 제거된 개구부(OP)가 표시 영역(DA)을 둘러싸며 제공됨으로써, 표시 영역(DA)으로 향하는 공기 및 수분 등의 침투 경로가 차단될 수 있다.

표시 영역(DA)과 패드 영역(PDA) 사이에 제공된 개구부(OP)는 제1 개구 영역(OPA1) 및 제2 개구 영역(OPA2)으로 구분될 수 있다. 제1 개구 영역(OPA1)은 평면 상에서 제2 도전층(140, 도 3 참조)과 중첩하는 영역을 포함하고, 제2 개구 영역(OPA2)은 평면 상에서 제2 도전층(140)과 비중첩하는 영역을 포함할 수 있다.

제2 도전층(140)은 제1 전원 전극(PSE1) 및 제2 전원 전극(PSE2)을 포함하기 때문에, 제1 전원 전극(PSE1) 및 제2 전원 전극(PSE2)과 중첩하는 부분은 제1 개구 영역(OPA1), 제1 전원 전극(PSE1) 및 제2 전원 전극(PSE2)과 비중첩하는 부분은 제2 개구 영역(OPA2)으로 표시하였다.

본 실시예에서, 제1 개구 영역(OPA1) 및 제2 개구 영역(OPA2)은 제1 방향(DR1)을 따라 배열되고, 제1 개구 영역(OPA1)의 제1 방향(DR1)과 교차하는 제2 방향(DR2)의 폭(WT1)과 제2 개구 영역(OPA2)의 제2 방향(DR2)의 폭(WT2)은 서로 동일할 수 있다.

제2 전극(E2) 위에는 박막 봉지층(ECL)이 배치된다. 박막 봉지층(ECL)은 제2 전극(E2)을 직접 커버할 수 있다. 본 발명의 다른 실시예에서는, 박막 봉지층(ECL)과 제2 전극(E2) 사이에 제2 전극(E2)을 커버하는 캡핑층이 더 배치될 수 있다. 이 경우, 박막 봉지층(ECL)은 캡핑층을 직접 커버할 수 있다.

박막 봉지층(ECL)은 순차적으로 적층된 제1 무기층(310), 유기층(320) 및 제2 무기층(330)을 포함할 수 있다. 유기층(320)은 제1 무기층(310) 위에 배치될 수 있다. 제1 무기층(310) 및 제2 무기층(330)은 무기 물질을 증착하여 형성될 수 있고, 유기층(320)은 유기 물질을 증착, 프린팅 또는 코팅하여 형성될 수 있다.

도 5a 및 도 5b에서는 박막 봉지층(ECL)이 2 개의 무기층과 1 개의 유기층을 포함하는 것을 예시적으로 도시하였으나, 이에 제한되는 것은 아니다. 예를 들어, 박막 봉지층(ECL)은 3 개의 무기층과 2 개의 유기층을 포함할 수도 있고, 이 경우, 무기층과 유기층은 번갈아 가며 적층된 구조를 가질 수 있다.

표시 영역(DA)과 패드 영역(PDA) 사이에 배치된 박막 봉지층(ECL)의 엣지(EG)는 개구부(OP)에 배치될 수 있다. 즉, 엣지(EG)는 복수의 절연층들 중 무기 물질을 포함하는 절연층 위에 직접 배치될 수 있다. 즉, 무기 물질을 포함하는 제5 절연층(250)위에 박막 봉지층(ECL)의 엣지(EG)가 직접 배치될 수 있다.

엣지(EG)는 제1 무기층(310) 또는 제2 무기층(330)의 엣지일 수 있다. 제1 무기층(310) 및 제2 무기층(330) 각각은 마스크 개구부(OP-M)를 갖는 마스크(MK)를 베이스층(BF) 위에 배치시킨 후, 마스크 개구부(OP-M)를 통해 무기물을 증착하여 형성될 수 있다. 증착 공정은 화학 기상 증착(chemical vapor deposition, CVD), 물리적 기상 증착(physical vapor deposition, PVD), 및 원자층 증착(atomic layer deposition, ALD)을 포함할 수 있다.

무기물이 증착되는 과정에서 마스크 개구부(OP-M)를 정의하는 마스크(MK)의 엣지(EG_M)에서 소정의 정전기가 발생될 수 있고, 정전기에 의한 데미지는 무기층보다 유기층에서 더 심하게 나타날 수 있다. 본 발명의 실시예에 따르면, 마스크(MK)의 엣지(EG_M)를 유기층이 아닌 무기층, 예를 들어, 제5 절연층(250)이 노출된 개구부(OP)와 중첩하도록 배치시킨다. 따라서, 정전기에 의한 데미지가 보다 감소될 수 있고, 그 결과 제품의 신뢰성이 향상될 수 있다.

도 6은 본 발명의 일 실시예에 따른 표시 패널의 평면도이고, 도 7은 도 6의 III-III`을 따라 절단한 단면도이고, 도 8은 도 6의 IV-IV`을 따라 절단한 단면도이다. 도 6 내지 도 8을 설명함에 있어서, 도 4 및 5에서 설명한 구성요소에 대해서는 동일한 도면 부호를 병기하고, 이에 대한 설명은 생략된다.

도 6 내지 8을 참조하면, 표시 영역(DA)과 패드 영역(PDA) 사이에 제공된 개구부(OPa)는 제1 개구 영역(OPA1a) 및 제2 개구 영역(OPA2a)으로 구분될 수 있다. 제1 개구 영역(OPA1a)은 제1 전원 전극(PSE1) 및 제2 전원 전극(PSE2)과 중첩하는 영역을 포함하는 영역이고, 제2 개구 영역(OPA2a)은 제1 전원 전극(PSE1) 및 제2 전원 전극(PSE2)과 비중첩하는 영역을 포함하는 영역일 수 있다.

본 실시예에서, 제1 개구 영역(OPA1a) 및 제2 개구 영역(OPA2a)은 제1 방향(DR1)을 따라 배열되고, 제1 개구 영역(OPA1a)의 제2 방향(DR2)의 폭(WT1a)은 제2 개구 영역(OPA2a)의 제2 방향(DR2)의 폭(WT2a)보다 작을 수 있다.

박막 봉지층(ECL)의 엣지(EG)는 제1 엣지(EG1)와 제2 엣지(EG2)로 구분될 수 있다. 제1 엣지(EG1)는 제2 개구 영역(OPA2a)에 배치될 수 있다. 제2 엣지(EG2)는 엣지(EG) 중 제1 엣지(EG1)를 제외한 나머지 부분으로 정의될 수 있다. 도 6에서 제1 엣지(EG1)와 제2 엣지(EG2) 중 제1 엣지(EG1)만 평면상에서 개구부(OPa)에 중첩하고, 제2 엣지(EG2)는 개구부(OPa)와 비중첩할 수 있다.

제2 엣지(EG2)와 제1 및 제2 전원 전극들(PSE1, PSE2)을 포함하는 제2 도전층(140, 도 3 참조) 사이에는 제5 내지 제8 절연층들(250, 260, 270, 280)이 배치될 수 있다.

제1 개구 영역(OPA1a)에서는 제5 절연층(250) 바로 아래에 제1 전원 전극(PSE1)이 배치된다. 제5 절연층(250)의 두께는 매우 얇기 때문에, 제1 개구 영역(OPA1a)에 마스크의 엣지를 위치시키게 되면, 제1 전원 전극(PSE1), 즉, 제1 전원 전극(PSE1)을 포함하는 제2 도전층(140, 도 3 참조)에 아킹 현상에 의한 미세 크랙이 발생할 수 있다. 미세 크랙이 발생한 도전층에는 신뢰성 평가 단계에서 미세 크랙에 의한 부식이 발생될 가능성이 있다.

본 발명의 실시예에 따르면, 이를 방지하기 위해 마스크의 엣지가 제1 개구 영역(OPA1a)과 중첩하지 않도록 배치시킬 수 있다. 이 경우, 아킹 현상에 의해 제1 전원 전극(PSE1)에 미세 크랙이 발생하는 것을 방지할 수 있다. 즉, 마스크의 엣지를 제1 개구 영역(OPA1a)과 중첩하지 않도록 배치시키기 때문에, 박막 봉지층(ECL)의 제1 엣지(EG1)는 제1 개구 영역(OPA1a)과 중첩하지 않을 수 있다.

도 9는 본 발명의 일 실시예에 따른 마스크의 평면도이다. 도 9의 마스크(MK)는 도 4 및 도 6에 도시된 박막 봉지층(ECL)을 제조하는데 이용될 수 있다.

도 5b 및 도 9를 참조하면, 마스크(MK)는 제1 무기층(310) 및 제2 무기층(330)을 형성하는데 이용될 수 잇다. 마스크(MK)에는 마스크 개구부(OP-M)가 제공된다. 마스크 개구부(OP-M)의 엣지들 중 표시 영역(DA, 도 4 참조)과 패드 영역(PDA, 도 4 참조) 사이에 배치되는 마스크의 엣지(M-EG)는 제1 마스크 엣지(M-EG1) 및 제2 마스크 엣지(M-EG2)를 포함할 수 있다. 제1 마스크 엣지(M-EG1) 및 제2 마스크 엣지(M-EG2)는 제1 방향(DR1)으로 연장하는 가상의 선(IML) 상에 배치될 수 있다.

도 4 및 도 9를 참조하면, 마스크(MK)는 제1 마스크 엣지(M-EG1) 및 제2 마스크 엣지(M-EG2)가 개구부(OP)와 중첩하도록 배치된 상태에서 박막 봉지층(ECL)을 형성할 수 있다. 도 9의 마스크(MK)의 엣지(M-EG)는 동일한 가상의 선(IML) 상에 배치되기 때문에, 마스크(MK)에 의해 형성된 박막 봉지층(ECL)의 엣지(EG)는 평면상에서 직선 형상을 가질 수 있다. 예를 들어, 도 4에서 제1 개구 영역(OPA1)에 배치된 박막 봉지층(ECL)의 엣지(EG)와 표시 영역(DA) 사이의 거리(LT2)와 제2 개구 영역(OPA2)에 배치된 박막 봉지층(ECL)의 엣지(EG)와 표시 영역(DA) 사이의 거리(LT1)는 실질적으로 동일할 수 있다.

도 4, 도 5a, 도 5b 및 도 9를 참조하여 표시 장치의 제조 방법에 대해 설명한다.

표시 영역(DA), 비표시 영역(NDA) 및 패드 영역(PD)이 정의된 베이스층(BF)을 배치시킨 후, 베이스층(BF) 위에 복수의 절연층들 및 복수의 도전층들을 포함하는 회로층(ML)을 형성한다. 회로층(ML) 위에는 발광 소자층(EML)을 형성한다.

발광 소자층(EML) 위에는 마스크 개구부(OP-M)가 정의된 마스크(MK)를 배치시킨다. 이 때, 표시 영역(DA)과 패드 영역(PDA) 사이에 배치되며 복수의 절연층들 중 무기물질을 포함하는 절연층(예를 들어, 제5 절연층(250))이 노출된 개구부(OP)가 정의되고, 마스크(MK)는 평면 상에서 마스크 엣지(EG-M)가 개구부(OP)와 중첩하도록 배치될 수 있다.

마스크(MK)를 이용하여 박막 봉지층(EML)의 제1 무기층(310)을 형성한다. 무기물이 증착되는 과정에서 마스크 엣지(EG-M)에서 소정의 정전기가 발생될 수 있고, 정전기에 의한 데미지는 무기층보다 유기층에서 더 심하게 나타날 수 있다. 본 발명의 실시예에 따르면, 마스크 엣지(EG-M)를 유기층이 아닌 무기층이 노출된 개구부(OP)와 중첩하도록 배치시킨다. 따라서, 정전기에 의한 데미지가 감소될 수 있고, 그 결과 제품의 신뢰성이 향상될 수 있다. 이 후, 제1 무기층(310) 위에 유기층(320)을 형성하고, 유기층(320) 위에 제2 무기층(330)을 형성한다. 제2 무기층(330)은 제1 무기층(310)과 동일한 마스크(MK)를 사용하여 형성될 수 있다.

도 6 및 도 9를 참조하면, 개구부(OPa)는 제1 개구 영역(OPA1a)의 제2 방향(DR2)의 제1 폭(WT1a)이 제2 개구 영역(OPA2a)의 제2 방향(DR2)의 제2 폭(WT2a)보다 좁도록 형성된다. 따라서, 마스크(MK)의 제1 마스크 엣지(M-EG1)는 제1 개구 영역(OPA1a)과 비중첩하도록 배치되고, 제2 마스크 엣지(M-EG2)는 제2 개구 영역(OPA2a)과 중첩하도록 배치된 상태에서 박막 봉지층(ECL)이 형성될 수 있다. 따라서, 아킹 현상에 의해 제1 전원 전극(PSE1) 및 제2 전원 전극(PSE2)에 미세 크랙이 발생되는 것을 방지할 수 있다.

도 10은 본 발명의 일 실시예에 따른 표시 패널의 평면도이고, 도 11은 도 10의 V-V`을 따라 절단한 단면도이고, 도 12는 도 10의 VI-VI`을 따라 절단한 단면도이다. 도 10 내지 도 12를 설명함에 있어서, 도 4, 도 5a 및 도 5b에서 설명된 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.

도 10, 도 11 및 도 12를 참조하면, 비표시 영역(NDA)에는 제5 내지 제8 절연층들(250, 260, 270, 280)이 제거된 개구부(OPb)가 제공될 수 있다. 앞서 도 4와 비교하였을 때, 개구부(OPb)에서는 제5 절연층(250)도 제거된다. 따라서, 개구부(OPb)에 의해 제5 절연층(250) 아래에 배치된 제2 도전층(140, 도 3 참조) 또는 제4 절연층(240)이 노출될 수 있다. 도 11에서는 개구부(OPb)에 의해 제1 전원 전극(PSE1)이 노출되고, 도 12에서는 개구부(OPb)에 의해 제4 절연층(240)이 노출된다.

표시 영역(DA)과 패드 영역(PDA) 사이에 제공된 개구부(OPb)는 제1 개구 영역(OPA1b) 및 제2 개구 영역(OPA2b)으로 구분될 수 있다. 제1 개구 영역(OPA1b)은 평면 상에서 제2 도전층(140, 도 3 참조)과 중첩하는 영역이고, 제2 개구 영역(OPA2b)은 평면 상에서 제2 도전층(140)과 비중첩하는 영역일 수 있다. 즉, 제1 개구 영역(OPA1b)에서는 제2 도전층(140)이 노출되고, 제2 개구 영역(OPA2b)에서는 제4 절연층(240)이 노출될 수 있다.

본 실시예에서, 제1 개구 영역(OPA1b) 및 제2 개구 영역(OPA2b)은 제1 방향(DR1)을 따라 배열되고, 제1 개구 영역(OPA1b)의 제2 방향(DR2)의 폭과 제2 개구 영역(OPA2b)의 제2 방향(DR2)의 폭은 서로 동일할 수 있다.

박막 봉지층(ECLa)의 엣지(EGa)는 표시 영역(DA)과 패드 영역(PDA) 사이에 배치될 수 있다. 박막 봉지층(ECLa)의 엣지(EGa)는 제1 엣지(EG1a)와 제2 엣지(EG2a)로 구분될 수 있다. 제1 엣지(EG1a)는 제2 개구 영역(OPA2b)과 중첩하고, 제2 엣지(EG2a)는 제1 개구 영역(OPA1b)과 비중첩할 수 있다.

제1 엣지(EG1b)는 복수의 절연층들 중 무기 물질을 포함하는 절연층 위에 직접 배치될 수 있다. 즉, 무기 물질을 포함하는 제4 절연층(240)위에 박막 봉지층(ECLa)의 제1 엣지(EG1b)가 직접 배치될 수 있다.

제2 엣지(EG2b)와 제1 및 제2 전원 전극들(PSE1, PSE2)을 포함하는 제2 도전층(140, 도 3 참조) 사이에는 제5 내지 제8 절연층들(250, 260, 270, 280)이 배치될 수 있다.

도 13은 본 발명의 일 실시예에 다른 마스크의 평면도이다. 도 13은 도 10에 도시된 박막 봉지층(ECLa)을 제조하는데 이용되는 마스크(MK-a)의 평면도이다.

도 10 내지 도 13을 참조하면, 마스크(MK-a)는 제1 무기층(310) 및 제2 무기층(330)을 형성하는데 이용될 수 있다. 마스크(MK-a)에는 마스크 개구부(OP-Ma)가 제공된다. 마스크 개구부(OP-Ma)의 엣지들 중 표시 영역(DA)과 패드 영역(PDA) 사이에 배치되는 마스크 엣지(M-EGa)는 제1 마스크 엣지(M-EG1a) 및 제2 마스크 엣지(M-EG2a)를 포함할 수 있다.

제1 마스크 엣지(M-EG1a)가 정의된 영역의 마스크 개구부(OP-Ma)의 제2 방향(DR2)의 폭(WTm1)은 제2 마스크 엣지(M-EG2a)가 정의된 영역의 마스크 개구부(OP-Ma)의 제2 방향(DR2)의 폭(WTm2)보다 클 수 있다. 따라서, 제1 마스크 엣지(M-EG1a)는 제1 개구 영역(OPA1b)과 비중첩하고, 제2 마스크 엣지(M-EG2a)는 제2 개구 영역(OPA2b)과 중첩하도록 배치된 상태에서 박막 봉지층(ECL)의 제1 무기층(310) 및 제2 무기층(330)이 형성될 수 있다.

실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

DP: 표시 패널 BF: 베이스층
ML: 회로층 EML: 발광 소자층
ECL: 박막 봉지층 OP: 개구부
EG: 엣지 EG1: 제1 엣지
EG2: 제2 엣지

Claims (20)

1. 표시영역, 비표시 영역 및 패드 영역이 정의된 베이스층;
   상기 베이스층 상에 배치되는 회로층;
   상기 회로층 위에 배치된 발광 소자층; 및
   상기 발광 소자층 위에 배치된 박막 봉지층을 포함하고, 평면 상에서 상기 표시 영역과 상기 패드 영역 사이에 배치된 상기 박막 봉지층의 엣지는 제1 엣지 및 제2 엣지를 포함하고,
   상기 회로층은 상기 베이스층 위에 배치된 제1 절연층, 상기 제1 절연층 위에 배치된 제1 도전층, 상기 제1 도전층 위에 배치된 제2 절연층, 상기 제2 절연층 위에 배치된 제2 도전층, 상기 제2 도전층 위에 배치되며 무기물질을 포함하는 제3 절연층, 및 상기 제3 절연층 위에 배치되고 상기 발광 소자층에 접촉하는 평탄화층을 포함하고,
   상기 비표시 영역에는 상기 평탄화층을 관통하고 상기 제3 절연층을 노출시키는 개구부가 정의되고,
   평면 상에서 상기 개구부는 상기 제2 도전층과 중첩하는 제1 개구 영역 및 상기 제2 도전층과 비중첩하는 제2 개구 영역을 포함하고,
   상기 제1 엣지는 상기 제2 개구 영역에 의해 노출된 상기 평탄화층의 내측면과 이격되며 상기 제2 개구 영역 내부에 배치되고
   상기 제2 엣지는 상기 제1 개구 영역을 커버하며 상기 평탄화층 상에 배치된 표시 장치.
2. 제1 항에 있어서,
   상기 평탄화층은 유기물질을 포함하는 표시 장치.
3. 삭제
4. 삭제
5. 제1 항에 있어서,
   상기 제2 엣지와 상기 제2 도전층 사이에는 상기 제3 절연층 및 상기 평탄화층이 배치되는 표시 장치.
6. 제1 항에 있어서,
   상기 제1 개구 영역 및 상기 제2 개구 영역은 제1 방향을 따라 배열되고, 상기 제1 개구 영역의 상기 제1 방향과 교차하는 제2 방향의 제1 폭은 상기 제2 개구 영역의 상기 제2 방향의 제2 폭보다 작은 표시 장치.
7. 제1 항에 있어서,
   상기 제1 개구 영역과 상기 제2 개구 영역은 제1 방향을 따라 배열되고, 상기 제1 개구 영역의 상기 제1 방향과 교차하는 제2 방향의 제1 폭과 상기 제2 개구 영역의 상기 제2 방향의 제2 폭은 동일한 표시 장치.
8. 제1 항에 있어서,
   평면 상에서 상기 제1 엣지와 상기 표시 영역 사이의 거리는 상기 제2 엣지와 상기 표시 영역 사이의 거리와 실질적으로 동일한 표시 장치.
9. 제1 항에 있어서,
   평면 상에서 상기 제1 엣지와 상기 표시 영역 사이의 거리보다 상기 제2 엣지와 상기 표시 영역 사이의 거리가 더 큰 표시 장치.
10. 제1 항에 있어서,
    상기 제2 도전층은 제1 전원 전압을 제공하는 제1 전원 전극 및 상기 제1 전원 전압과 상이한 레벨의 제2 전원 전압을 제공하는 제2 전원 전극을 포함하는 표시 장치.
11. 제1 항에 있어서,
    상기 개구부는 상기 제3 절연층 및 상기 평탄화층을 관통하여 정의되고, 상기 개구부에 의해 상기 제2 도전층 또는 상기 제2 절연층이 노출되고, 상기 제1 엣지는 상기 제2 절연층 위에 직접 배치되는 표시 장치.
12. 제1 항에 있어서,
    상기 박막 봉지층은 적어도 하나 이상의 유기층 및 적어도 두 개 이상의 무기층들을 포함하고, 상기 유기층은 상기 무기층들 사이에 배치되고, 상기 박막 봉지층의 엣지는 상기 무기층들의 엣지인 표시 장치.
13. 표시영역, 비표시 영역 및 패드 영역이 정의된 베이스층이 배치되는 단계;
    상기 베이스층 상에 회로층을 형성하는 단계;
    상기 회로층 위에 배치된 발광 소자층을 형성하는 단계;
    상기 발광 소자층 위에 마스크 개구부가 정의된 마스크를 배치시키는 단계;
    상기 마스크를 이용하여 상기 발광 소자층을 커버하는 제1 무기층을 형성하는 단계;
    상기 제1 무기층 위에 유기층을 형성하는 단계; 및
    상기 유기층 위에 제2 무기층을 형성하는 단계를 포함하고,
    상기 발광 소자층은 평탄화층에 접촉하고,
    상기 회로층을 형성하는 단계는,
    상기 베이스층 위에 제1 절연층 형성하는 단계;
    상기 제1 절연층 위에 제1 도전층을 형성하는 단계;
    상기 제1 도전층 위에 제2 절연층을 형성하는 단계;
    상기 제2 절연층 위에 제2 도전층을 형성하는 단계;
    상기 제2 도전층 위에 무기물질을 포함하는 제3 절연층을 형성하는 단계;
    상기 제3 절연층 위에 평탄화층을 형성하는 단계; 및
    상기 평탄화층의 일부를 제거하여 상기 제3 절연층을 노출시키는 개구부를 형성하는 단계를 포함하고,
    상기 개구부는 평면 상에서 상기 표시 영역과 상기 패드 영역 사이에 배치되며,
    상기 마스크는 평면 상에서 상기 마스크 개구부를 정의하는 마스크의 엣지가 상기 개구부 내부에 정렬되도록 배치되는 표시 장치 제조 방법.
14. 제13 항에 있어서,
    상기 평탄화층은 유기물질을 포함하는 표시 장치 제조 방법.
15. 제13 항에 있어서,
    평면 상에서 상기 개구부는 상기 제2 도전층과 중첩하는 제1 개구 영역 및 상기 제2 도전층과 비중첩하는 제2 개구 영역을 포함하고, 상기 마스크의 엣지는 평면 상에서 상기 제1 개구 영역과 비중첩하도록 배치되는 제1 마스크 엣지 및 상기 제2 개구 영역과 중첩하도록 배치되는 제2 마스크 엣지를 포함하는 표시 장치 제조 방법.
16. 제15 항에 있어서,
    상기 제1 마스크 엣지 및 상기 제2 마스크 엣지는 제1 방향으로 연장하는 가상의 동일선상에 배치되는 표시 장치 제조 방법.
17. 제16 항에 있어서,
    상기 제1 개구 영역과 상기 제2 개구 영역은 제1 방향을 따라 배열되고,
    상기 개구부를 형성하는 단계는 상기 제1 개구 영역의 상기 제1 방향과 교차하는 제2 방향의 제1 폭이 상기 제2 개구 영역의 상기 제2 방향의 제2 폭보다 좁도록 형성하는 표시 장치 제조 방법.
18. 제15 항에 있어서,
    상기 제1 개구 영역과 상기 제2 개구 영역은 제1 방향을 따라 배열되고,
    상기 개구부를 형성하는 단계는 상기 제1 개구 영역의 상기 제1 방향과 교차하는 제2 방향의 제1 폭과 상기 제2 개구 영역의 상기 제2 방향의 제2 폭이 동일하도록 형성하는 표시 장치 제조 방법.
19. 제18 항에 있어서,
    상기 제1 마스크 엣지가 정의된 영역의 상기 마스크 개구부의 상기 제2 방향의 폭은 상기 제2 마스크 엣지가 정의된 영역의 상기 마스크 개구부의 상기 제2 방향의 폭보다 큰 표시 장치 제조 방법.
20. 제13 항에 있어서,
    상기 제1 무기층을 형성하는 단계는 상기 제1 무기층의 엣지가 상기 제3 절연층 위에 직접 배치되도록 형성하는 표시 장치 제조 방법.

Images