[go: up one dir, main page]

KR102569727B1 - Display device - Google Patents

Display device Download PDF

Info

Publication number
KR102569727B1
KR102569727B1 KR1020170147931A KR20170147931A KR102569727B1 KR 102569727 B1 KR102569727 B1 KR 102569727B1 KR 1020170147931 A KR1020170147931 A KR 1020170147931A KR 20170147931 A KR20170147931 A KR 20170147931A KR 102569727 B1 KR102569727 B1 KR 102569727B1
Authority
KR
South Korea
Prior art keywords
wiring
power
layer
display area
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170147931A
Other languages
Korean (ko)
Other versions
KR20190052327A (en
Inventor
강진후
이종혁
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170147931A priority Critical patent/KR102569727B1/en
Publication of KR20190052327A publication Critical patent/KR20190052327A/en
Application granted granted Critical
Publication of KR102569727B1 publication Critical patent/KR102569727B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 명세서는 표시장치를 개시한다. 상기 표시장치는, 하나 이상의 화소 및 그와 연관된 화소 회로; 상기 화소 회로에 연결된 적어도 두 종류 이상의 전원 배선; 상기 전원 배선 중 서로 다른 두 종류의 전원 배선 사이에 배치된 더미 배선을 포함한다.This specification discloses a display device. The display device includes one or more pixels and associated pixel circuits; at least two types of power wiring connected to the pixel circuit; A dummy wire disposed between two different types of power wires among the power wires is included.

Description

표시장치{DISPLAY DEVICE}Display device {DISPLAY DEVICE}

본 명세서는 표시장치에 관한 것이다.This specification relates to a display device.

다양한 정보를 화면으로 구현해 주는 영상표시장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 유기발광 소자의 발광량을 제어하여 영상을 표시하는 유기발광 표시장치 등이 각광받고 있다.BACKGROUND OF THE INVENTION [0002] Video display devices, which implement various information on a screen, are a core technology of the information and communication era, and are developing toward thinner, lighter, portable and high performance. Accordingly, an organic light emitting display device or the like that displays an image by controlling the amount of light emitted from an organic light emitting element is in the limelight.

유기발광 소자는 전극 사이의 얇은 발광층을 이용한 자발광 소자로 박막화가 가능하다는 장점이 있다. 일반적인 유기발광 표시장치는 기판에 화소구동 회로와 유기발광 소자가 형성된 구조를 갖고, 유기발광 소자에서 방출된 빛이 기판 또는 배리어층을 통과하면서 화상을 표시하게 된다.An organic light emitting device is a self light emitting device using a thin light emitting layer between electrodes, and has the advantage of being thin. A general organic light emitting display device has a structure in which a pixel driving circuit and an organic light emitting element are formed on a substrate, and an image is displayed while light emitted from the organic light emitting element passes through the substrate or the barrier layer.

유기발광 표시장치를 비롯한 여러 표시장치들은, 투습이 발생하면 장기 신뢰성 등의 성능이 저하될 수 있으므로, 다양한 방식으로 수분의 침투 및/또는 전파를 차단한다. 특히 외곽부의 배선을 따라 침투하는 수분을 막기 위한 다양한 구조가 연구/적용되고 있다.In various display devices, including the organic light emitting display device, performance such as long-term reliability may be deteriorated when moisture permeation occurs, so moisture permeation and/or propagation is blocked in various ways. In particular, various structures are being researched/applied to prevent moisture penetrating along the wiring of the outer part.

본 명세서는 표시장치의 배선부를 통한 투습을 방지하는 구조를 제안하는 것을 목적으로 한다. 본 명세서의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.An object of the present specification is to propose a structure for preventing permeation of moisture through a wiring unit of a display device. The tasks of this specification are not limited to the tasks mentioned above, and other tasks not mentioned will be clearly understood by those skilled in the art from the description below.

본 명세서의 일 실시예에 따라 표시장치가 제공된다. 상기 표시장치는, 하나 이상의 화소 및 그와 연관된 화소 회로; 상기 화소 회로에 연결된 적어도 두 종류 이상의 전원 배선; 상기 전원 배선 중 서로 다른 두 종류의 전원 배선 사이에 배치된 더미 배선을 포함할 수 있다. A display device is provided according to one embodiment of the present specification. The display device includes one or more pixels and associated pixel circuits; at least two types of power wiring connected to the pixel circuit; Among the power wires, a dummy wire disposed between two different types of power wires may be included.

상기 더미 배선은, 가장 전위 차가 큰 두 전원 배선 사이에서 발생하는 전기장으로 인한 전식을 억제하도록 구비될 수 있다. 일 예로 상기 더미 배선은, 상기 전원 배선 중 가장 전위 차가 큰 두 전원 배선 사이에 배치될 수 있다.The dummy wiring may be provided to suppress electrocution due to an electric field generated between two power supply wirings having the largest potential difference. For example, the dummy wire may be disposed between two power wires having the largest potential difference among the power wires.

상기 전원 배선은 제1 전원 배선, 제2 전원 배선 및 제3 전원 배선을 포함하고, 상기 제1 전원 배선, 제2 전원 배선 및 제3 전원 배선은 각각 고준위전원(VDD) 배선, 초기화전원 배선 및 저준위전원(VSS) 배선일 수 있다. 이때 상기 더미 배선은, 상기 제1 전원 배선과 상기 제2 전원 배선 사이에 배치될 수 있다.The power wiring includes a first power wiring, a second power wiring, and a third power wiring, and the first power wiring, the second power wiring, and the third power wiring are a high level power supply (VDD) wiring, an initialization power wiring, and It may be a low-level power supply (VSS) wire. In this case, the dummy wiring may be disposed between the first power wiring and the second power wiring.

상기 더미 배선은, 상기 제1 전원 배선과 상기 제2 전원 배선 사이의 간격이 소정 거리 이하인 영역에 배치될 수 있다.The dummy wiring may be disposed in a region where an interval between the first power wiring and the second power wiring is equal to or less than a predetermined distance.

상기 더미 배선은, 상기 화소 회로에 포함된 박막 트랜지스터(TFT)의 소스 전극 또는 드레인 전극과 동일한 물질일 수 있다. 이때 상기 더미 배선은, 티타늄(Ti), 알루미늄(Al), 티타늄(Ti) 순으로 적층된 다층 구조를 가질 수 있다.The dummy wiring may be made of the same material as a source electrode or a drain electrode of a thin film transistor (TFT) included in the pixel circuit. In this case, the dummy wiring may have a multilayer structure in which titanium (Ti), aluminum (Al), and titanium (Ti) are stacked in order.

상기 더미 배선은, 상기 화소 회로에 포함된 유기발광 다이오드의 애노드 전극 또는 캐소드 전극과 동일한 물질일 수 있다.The dummy wiring may be made of the same material as an anode electrode or a cathode electrode of an organic light emitting diode included in the pixel circuit.

상기 더미 배선은, 전원이 공급되지 않아 플로팅(floating) 상태일 수 있다.The dummy wiring may be in a floating state because no power is supplied thereto.

타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Details of other embodiments are included in the detailed description and drawings.

본 명세서의 실시예들은, 배선의 부식 또는 전식으로 인한 신뢰성 저하 문제가 개선된 표시장치를 제공할 수 있다. 더불어, 본 명세서의 실시예들은, 표시장치 외곽의 배선부를 통한 투습을 방지하는 구조를 제공할 수 있다. 본 명세서의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.Embodiments of the present specification may provide a display device in which reliability deterioration due to corrosion or corrosion of wiring is improved. In addition, the embodiments of the present specification may provide a structure for preventing moisture permeation through a wiring unit outside the display device. Effects according to the embodiments of the present specification are not limited to those exemplified above, and more diverse effects are included in the present specification.

도 1은 전자장치에 포함될 수 있는 예시적인 표시장치를 도시한다.
도 2a 및 2b는 본 명세서의 일 실시예에 따른 표시장치의 표시 영역 및 비표시 영역을 개략적으로 나타낸 단면도이다.
도 3은 표시장치의 배선 배치를 설명하는 일 예시도이다.
도 4는 본 명세서의 실시예에 따른 표시장치를 나타낸 도면이다.
1 shows an exemplary display device that may be included in an electronic device.
2A and 2B are cross-sectional views schematically illustrating a display area and a non-display area of a display device according to an exemplary embodiment of the present specification.
3 is an exemplary view illustrating a wiring arrangement of a display device.
4 is a diagram illustrating a display device according to an embodiment of the present specification.

본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.Advantages and features of this specification, and methods of achieving them, will become clear with reference to embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various different forms, only these embodiments make the disclosure of the present invention complete, and common knowledge in the art to which the present invention belongs. It is provided to fully inform the holder of the scope of the invention, and the present invention is only defined by the scope of the claims.

본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. 구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.The shapes, sizes, ratios, angles, numbers, etc. disclosed in the drawings for explaining the embodiments of this specification are illustrative, so this specification is not limited to the matters shown. Like reference numbers designate like elements throughout the specification. In addition, in describing the present invention, if it is determined that a detailed description of related known technologies may unnecessarily obscure the subject matter of the present invention, the detailed description will be omitted. When 'includes', 'has', 'consists of', etc. mentioned in this specification is used, other parts may be added unless 'only' is used. In the case where a component is expressed in the singular, the case including the plural is included unless otherwise explicitly stated. In interpreting the components, even if there is no separate explicit description, it is interpreted as including the error range.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다. 소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. In the case of a description of a positional relationship, for example, 'on top of', 'on top of', 'at the bottom of', 'next to', etc. Or, unless 'directly' is used, one or more other parts may be located between the two parts. When an element or layer is referred to as “on” another element or layer, it includes all cases where another element or layer is directly on top of another element or another layer or other element intervenes therebetween. When an element is described as being “connected,” “coupled to,” or “connected” to another element, that element is or may be directly connected to that other element, but intervenes between each element. It will be understood that may be "interposed", or each component may be "connected", "coupled" or "connected" through other components.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although first, second, etc. are used to describe various components, these components are not limited by these terms. These terms are only used to distinguish one component from another. Therefore, the first component mentioned below may also be the second component within the technical spirit of the present invention.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다. 이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.The size and thickness of each component shown in the drawings are shown for convenience of description, and the present invention is not necessarily limited to the size and thickness of the illustrated components. Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 전자장치에 포함될 수 있는 예시적인 표시장치를 도시한다.1 shows an exemplary display device that may be included in an electronic device.

도 1을 참조하면, 상기 표시장치(100)는 적어도 하나의 표시 영역(active area)을 포함하고, 상기 표시 영역에는 화소(pixel)들의 어레이(array)가 형성된다. 하나 이상의 비표시 영역(inactive area)이 상기 표시 영역의 주위에 배치될 수 있다. 즉, 상기 비표시 영역은, 표시 영역의 하나 이상의 측면에 인접할 수 있다. 도 1에서, 상기 비표시 영역은 사각형 형태의 표시 영역을 둘러싸고 있다. 그러나, 표시 영역의 형태 및 표시 영역에 인접한 비표시 영역의 형태/배치는 도 1에 도시된 예에 한정되지 않는다. 상기 표시 영역 및 상기 비표시 영역은, 상기 표시장치(100)를 탑재한 전자장치의 디자인에 적합한 형태일 수 있다. 상기 표시 영역의 예시적 형태는 오각형, 육각형, 원형, 타원형 등이다.Referring to FIG. 1 , the display device 100 includes at least one active area, and an array of pixels is formed in the active area. One or more inactive areas may be disposed around the display area. That is, the non-display area may be adjacent to one or more side surfaces of the display area. In FIG. 1 , the non-display area surrounds a rectangular display area. However, the shape of the display area and the shape/arrangement of the non-display area adjacent to the display area are not limited to the example shown in FIG. 1 . The display area and the non-display area may have shapes suitable for the design of an electronic device in which the display device 100 is mounted. Exemplary shapes of the display area are pentagonal, hexagonal, circular, elliptical, and the like.

상기 표시 영역 내의 각 화소는 화소 회로와 연관될 수 있다. 상기 화소 회로는, 백플레인(backplane) 상의 하나 이상의 스위칭 트랜지스터 및 하나 이상의 구동 트랜지스터를 포함할 수 있다. 각 화소 회로는, 상기 비표시 영역에 위치한 게이트 드라이버 및 데이터 드라이버와 같은 하나 이상의 구동 회로와 통신하기 위해, 게이트 라인 및 데이터 라인과 전기적으로 연결될 수 있다.Each pixel in the display area may be associated with a pixel circuit. The pixel circuit may include one or more switching transistors and one or more driving transistors on a backplane. Each pixel circuit may be electrically connected to a gate line and a data line in order to communicate with one or more driving circuits such as a gate driver and a data driver located in the non-display area.

상기 구동 회로는, 도 1에 도시된 것처럼, 상기 비표시 영역에 TFT(thin film transistor)로 구현될 수 있다. 이러한 구동 회로는 GIP(gate-in-panel)로 지칭될 수 있다. 또한, 데이터 드라이버 IC와 같은 몇몇 부품들은, 분리된 인쇄 회로 기판에 탑재되고, FPCB(flexible printed circuit board), COF(chip-on-film), TCP(tape-carrier-package) 등과 같은 회로 필름을 이용하여 상기 비표시 영역에 배치된 연결 인터페이스(패드/범프, 핀 등)와 결합될 수 있다. 상기 비표시 영역은 상기 연결 인터페이스와 함께 구부러져서, 상기 인쇄 회로(COF, PCB 등)는 상기 표시장치(100)의 뒤편에 위치될 수 있다.As shown in FIG. 1 , the driving circuit may be implemented as a thin film transistor (TFT) in the non-display area. Such a driving circuit may be referred to as a gate-in-panel (GIP). In addition, some components, such as data driver ICs, are mounted on a separate printed circuit board, and circuit films such as FPCB (flexible printed circuit board), COF (chip-on-film), TCP (tape-carrier-package), etc. can be combined with connection interfaces (pads/bumps, pins, etc.) disposed in the non-display area. The non-display area may be bent together with the connection interface, so that the printed circuit (COF, PCB, etc.) may be located behind the display device 100 .

상기 표시장치(100)는, 다양한 신호를 생성하거나 표시 영역내의 화소를 구동하기 위한, 다양한 부가 요소들 포함할 수 있다. 상기 화소를 구동하기 위한 부가 요소는 인버터 회로, 멀티플렉서, 정전기 방전 회로(electro static discharge) 등을 포함할 수 있다. 상기 표시장치(100)는 화소 구동 이외의 기능과 연관된 부가 요소도 포함할 수 있다. 예를 들어, 상기 표시장치(100)는 터치 감지 기능, 사용자 인증 기능(예: 지문 인식), 멀티 레벨 압력 감지 기능, 촉각 피드백(tactile feedback) 기능 등을 제공하는 부가 요소들을 포함할 수 있다. 상기 언급된 부가 요소들은 상기 비표시 영역 및/또는 상기 연결 인터페이스와 연결된 외부 회로에 위치할 수 있다.The display device 100 may include various additional elements for generating various signals or driving pixels within a display area. Additional elements for driving the pixel may include an inverter circuit, a multiplexer, an electrostatic discharge circuit, and the like. The display device 100 may also include additional elements related to functions other than pixel driving. For example, the display device 100 may include additional elements providing a touch sensing function, a user authentication function (eg, fingerprint recognition), a multi-level pressure sensing function, and a tactile feedback function. The aforementioned additional elements may be located in the non-display area and/or an external circuit connected to the connection interface.

상기 표시장치(100)의 하나 이상의 모서리(edge)는 중앙 부분(central portion, 101)에서 멀어지도록 구부러질 수 있다. 상기 표시장치(100)의 하나 이상의 부분이 구부러질 수 있으므로, 상기 표시장치(100)는 실질적으로 평평한(flat) 부분 및 굴곡진(bended) 부분으로 정의될 수 있다. 즉, 표시장치(100)의 일 부분(예: 패드(PAD)와 표시 영역 사이의 배선부)은 소정의 각도로 구부러지며, 이러한 부분은 굴곡 부분으로 지칭될 수 있다. 상기 굴곡 부분은, 소정의 굴곡 반지름으로 실제로 휘어지는 굴곡 구간(bended section)을 포함한다. 항상 그런 것은 아니지만, 표시장치(100)의 중앙부분은 실질적으로 평평하고, 모서리 부분은 굴곡 부분일수 있다. One or more edges of the display device 100 may be bent away from a central portion 101 . Since one or more portions of the display device 100 may be bent, the display device 100 may be substantially defined as a flat portion and a bent portion. That is, a portion of the display device 100 (eg, a wiring portion between the pad PAD and the display area) is bent at a predetermined angle, and this portion may be referred to as a bent portion. The bent portion includes a bent section that is actually bent with a predetermined bending radius. Although not always the case, the central portion of the display device 100 may be substantially flat, and the corner portions may be curved portions.

비표시 영역을 구부리면, 비표시 영역이 표시장치의 앞면에서는 안보이거나 최소로만 보이게 된다. 비표시 영역 중 표시장치의 앞면에서 보이는 일부는 베젤(bezel)로 가려질 수 있다. 상기 베젤은 독자적인 구조물, 또는 하우징이나 다른 적합한 요소로 형성될 수 있다. 비표시 영역 중 표시장치의 앞면에서 보이는 일부는 블랙 잉크(예: 카본 블랙으로 채워진 폴리머)와 같은 불투명한 마스크 층 아래에 숨겨질 수도 있다. 이러한 불투명한 마스크 층은 표시장치(100)에 포함된 다양한 층(터치센서층, 편광층, 덮개층 등) 상에 마련될 수 있다.When the non-display area is bent, the non-display area is not visible or only minimally visible on the front side of the display device. A portion of the non-display area visible from the front of the display device may be covered by a bezel. The bezel may be formed as a stand-alone structure, or as a housing or other suitable element. A part of the non-display area visible from the front of the display device may be hidden under an opaque mask layer such as black ink (eg, a polymer filled with carbon black). Such an opaque mask layer may be provided on various layers (touch sensor layer, polarization layer, cover layer, etc.) included in the display device 100 .

굴곡 부분(102)은, 굴곡축에 대한 굴곡각 θ 및 굴곡 반지름 R을 갖고 중앙 부분으로부터 바깥쪽으로 구부러질 수 있다. 상기 각 굴곡 부분의 크기는 동일할 필요는 없다. 또한, 굴곡 축 둘레의 굴곡 각 θ 및 상기 굴곡축으로부터의 곡률 반지름 R은 굴곡 부분마다 다를 수 있다.The bend portion 102 is bendable outward from the central portion with a bend angle θ about the bend axis and a bend radius R. The size of each of the bent portions need not be the same. Further, the bending angle θ around the bending axis and the radius of curvature R from the bending axis may be different for each bending portion.

도 2a 및 2b는 본 명세서의 일 실시예에 따른 표시장치의 표시 영역 및 비표시 영역을 개략적으로 나타낸 단면도이다. 2A and 2B are cross-sectional views schematically illustrating a display area and a non-display area of a display device according to an exemplary embodiment of the present specification.

도시된 표시 영역 및 비표시 영역은, 도 1에서 서술된 표시 영역(A/A) 및 비표시 영역(A/A-2)의 적어도 일부에 적용될 수 있다. 이하에서는 유기발광 표시장치(Organic Light Emitting Display)를 일 예로 하여 상기 표시장치를 설명한다.The illustrated display area and non-display area may be applied to at least part of the display area A/A and the non-display area A/A-2 described in FIG. 1 . Hereinafter, the display device will be described using an organic light emitting display as an example.

유기발광 표시장치의 경우, 상기 표시 영역에는 베이스 층(111) 상에 박막트랜지스터(112, 114, 116, 118), 유기발광소자(122, 124, 126) 및 각종 기능 층(layer)이 위치한다. 한편, 상기 비표시 영역에는 베이스 층(111) 상에 각종 구동 회로, 전극, 배선, 기능성 구조물 등이 위치할 수 있다. In the case of an organic light emitting display device, thin film transistors 112 , 114 , 116 , and 118 , organic light emitting devices 122 , 124 , and 126 and various functional layers are positioned on the base layer 111 in the display area. . Meanwhile, various driving circuits, electrodes, wires, functional structures, and the like may be located on the base layer 111 in the non-display area.

베이스 층(111)은 유기발광 표시장치(100)의 다양한 구성요소들을 지지한다. 베이스 층(111)은 투명한 절연 물질, 예를 들어 유리, 플라스틱 등과 같은 절연 물질로 형성될 수 있다. 기판(어레이 기판)은, 그 위에 형성된 소자 및 기능 층, 예를 들어 스위칭 TFT, 구동 TFT, 유기발광소자, 보호막 등을 포함하는 개념으로 지칭되기도 한다.The base layer 111 supports various components of the organic light emitting display device 100 . The base layer 111 may be formed of a transparent insulating material such as glass or plastic. A substrate (array substrate) is also referred to as a concept including elements and functional layers formed thereon, for example, a switching TFT, a driving TFT, an organic light emitting element, a protective film, and the like.

버퍼 층(buffer layer)이 베이스 층(111) 상에 위치할 수 있다. 상기 버퍼 층은 베이스 층(111) 또는 하부의 층들에서 유출되는 알칼리 이온 등과 같은 불순물로부터 박막트랜지스터(Thin Film Transistor: TFT)를 보호하기 위한 기능 층이다. 상기 버퍼 층은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다층으로 이루어질 수 있다. A buffer layer may be positioned on the base layer 111 . The buffer layer is a functional layer for protecting the thin film transistor (TFT) from impurities such as alkali ions flowing out from the base layer 111 or lower layers. The buffer layer may be formed of silicon oxide (SiOx), silicon nitride (SiNx), or a multilayer thereof.

상기 베이스 층(111) 또는 버퍼 층 위에 박막트랜지스터가 놓인다. 박막트랜지스터는 반도체 층(112), 게이트 절연막(113), 게이트 전극(114), 층간 절연막(115), 소스 및 드레인 전극(116, 118)이 순차적으로 배치된 형태일 수 있다. 반도체 층(112)은 상기 베이스 층(111) 또는 버퍼 층 상에 위치한다. 반도체 층(112)은 폴리 실리콘(p-Si)으로 만들어질 수 있으며, 이 경우 소정의 영역이 불순물로 도핑될 수도 있다. 또한, 반도체 층(112)은 아몰포스 실리콘(a-Si)으로 만들어질 수도 있고, 펜타센 등과 같은 다양한 유기 반도체 물질로 만들어질 수도 있다. 나아가 반도체 층(112)은 산화물(oxide)로 만들어질 수도 있다. 게이트 절연막(113)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx) 등과 같은 절연성 무기물로 형성될 수 있으며, 이외에도 절연성 유기물 등으로 형성될 수도 있다. 게이트 전극(114)은 다양한 도전성 물질, 예컨대, 마그네슘(Mg), 알루미늄(Al), 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 금(Au) 또는 이들의 합금 등으로 형성될 수 있다.A thin film transistor is placed on the base layer 111 or the buffer layer. The thin film transistor may have a semiconductor layer 112, a gate insulating layer 113, a gate electrode 114, an interlayer insulating layer 115, and source and drain electrodes 116 and 118 sequentially disposed. The semiconductor layer 112 is positioned on the base layer 111 or the buffer layer. The semiconductor layer 112 may be made of polysilicon (p-Si), and in this case, a predetermined region may be doped with impurities. In addition, the semiconductor layer 112 may be made of amorphous silicon (a-Si) or various organic semiconductor materials such as pentacene. Furthermore, the semiconductor layer 112 may be made of oxide. The gate insulating layer 113 may be formed of an insulating inorganic material such as silicon oxide (SiOx) or silicon nitride (SiNx), or may be formed of an insulating organic material or the like. The gate electrode 114 may be formed of various conductive materials such as magnesium (Mg), aluminum (Al), nickel (Ni), chromium (Cr), molybdenum (Mo), tungsten (W), gold (Au), or alloys thereof. etc. can be formed.

층간 절연막(115)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx) 등과 같은 절연성 물질로 형성될 수 있으며, 이외에도 절연성 유기물 등으로 형성될 수도 있다. 층간 절연막(115)과 게이트 절연막(113)의 선택적 제거로 소스 및 드레인 영역이 노출되는 컨택 홀(contact hole)이 형성될 수 있다.The interlayer insulating layer 115 may be formed of an insulating material such as silicon oxide (SiOx) or silicon nitride (SiNx), or may be formed of an insulating organic material or the like. Contact holes exposing source and drain regions may be formed by selectively removing the interlayer insulating layer 115 and the gate insulating layer 113 .

소스 및 드레인 전극(116, 118)은 층간 절연막(115) 상에 전극용 물질로 단일층 또는 다층의 형상으로 형성된다.The source and drain electrodes 116 and 118 are formed on the interlayer insulating film 115 in a single-layer or multi-layered shape of an electrode material.

평탄화 층(117)이 박막트랜지스터 상에 위치할 수 있다. 평탄화 층(117)은 박막트랜지스터를 보호하고 그 상부를 평탄화한다. 평탄화 층(117)은 다양한 형태로 구성될 수 있는데, BCB(Benzocyclobutene) 또는 아크릴(Acryl) 등과 같은 유기 절연막, 또는 실리콘 질화막(SiNx), 실리콘 산화막(SiOx)와 같은 무기 절연막으로 형성될 수도 있고, 단층으로 형성되거나 이중 혹은 다중 층으로 구성될 수도 있는 등 다양한 변형이 가능하다.A planarization layer 117 may be positioned on the thin film transistor. The planarization layer 117 protects the thin film transistor and planarizes an upper portion thereof. The planarization layer 117 may be formed in various forms. It may be formed of an organic insulating film such as BCB (Benzocyclobutene) or acrylic, or an inorganic insulating film such as silicon nitride (SiNx) or silicon oxide (SiOx), Various modifications are possible, such as being formed as a single layer or being composed of double or multiple layers.

유기발광소자는 제1 전극(122), 유기발광 층(124), 제2 전극(126)이 순차적으로 배치된 형태일 수 있다. 즉, 유기발광소자는 평탄화 층(117) 상에 형성된 제1 전극(122), 제1 전극(122) 상에 위치한 유기발광 층(124) 및 유기발광 층(124) 상에 위치한 제2 전극(126)으로 구성될 수 있다.The organic light emitting device may have a form in which a first electrode 122 , an organic light emitting layer 124 , and a second electrode 126 are sequentially disposed. That is, the organic light emitting device includes a first electrode 122 formed on the planarization layer 117, an organic light emitting layer 124 positioned on the first electrode 122, and a second electrode (positioned on the organic light emitting layer 124). 126).

제1 전극(122)은 컨택 홀을 통해 구동 박막트랜지스터의 드레인 전극(118)과 전기적으로 연결된다. 유기발광 표시장치(100)가 상부 발광(top emission) 방식인 경우, 이러한 제1 전극(122)은 반사율이 높은 불투명한 도전 물질로 만들어질 수 있다. 예를 들면, 제1 전극(122)은 은(Ag), 알루미늄(Al), 금(Au), 몰리브덴(Mo), 텅스텐(W), 크롬(Cr) 또는 이들의 합금 등으로 형성될 수 있다.The first electrode 122 is electrically connected to the drain electrode 118 of the driving thin film transistor through a contact hole. When the organic light emitting display device 100 is a top emission type, the first electrode 122 may be made of an opaque conductive material having a high reflectance. For example, the first electrode 122 may be formed of silver (Ag), aluminum (Al), gold (Au), molybdenum (Mo), tungsten (W), chromium (Cr), alloys thereof, or the like. .

뱅크(120)는 발광 영역을 제외한 나머지 영역에 형성된다. 이에 따라, 뱅크(120)는 발광 영역과 대응되는 제1 전극(122)을 노출시키는 뱅크 홀을 가진다. 뱅크(120)는 실리콘 질화막(SiNx), 실리콘 산화막(SiOx)와 같은 무기 절연 물질 또는 BCB, 아크릴계 수지 또는 이미드계 수지와 같은 유기 절연물질로 만들어질 수 있다.The bank 120 is formed in an area other than the light emitting area. Accordingly, the bank 120 has a bank hole exposing the first electrode 122 corresponding to the light emitting region. The bank 120 may be made of an inorganic insulating material such as silicon nitride (SiNx) or silicon oxide (SiOx) or an organic insulating material such as BCB, acrylic resin, or imide resin.

유기발광 층(124)이 뱅크(120)에 의해 노출된 제1 전극(122) 상에 위치한다. 유기발광 층(124)은 발광층, 전자주입층, 전자수송층, 정공수송층, 정공주입층 등을 포함할 수 있다. 상기 유기발광 층은, 하나의 빛을 발광하는 단일 발광층 구조로 구성될 수도 있고, 복수 개의 발광층으로 구성되어 백색 광을 발광하는 구조로 구성될 수도 있다. An organic light emitting layer 124 is located on the first electrode 122 exposed by the bank 120 . The organic light emitting layer 124 may include a light emitting layer, an electron injection layer, an electron transport layer, a hole transport layer, a hole injection layer, and the like. The organic light emitting layer may be composed of a single light emitting layer structure emitting one light, or may be composed of a structure composed of a plurality of light emitting layers and emitting white light.

제2 전극(126)이 유기발광층(124) 상에 위치한다. 유기발광 표시장치(100)가 상부 발광(top emission) 방식인 경우, 제2 전극(126)은 인듐 틴 옥사이드(Indium Tin Oxide; ITO) 또는 인듐 징크 옥사이드(Induim Zinc Oxide; IZO) 등과 같은 투명한 도전 물질로 형성됨으로써 유기발광 층(124)에서 생성된 광을 제2 전극(126) 상부로 방출시킨다.A second electrode 126 is positioned on the organic light emitting layer 124 . When the organic light emitting display device 100 is a top emission type, the second electrode 126 is a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO). By being formed of a material, light generated in the organic light emitting layer 124 is emitted to the upper portion of the second electrode 126 .

보호 층(128)과 봉지 층(130)이 제2 전극(126) 상에 위치한다. 상기 보호 층(128)과 봉지 층(130)은, 발광 재료와 전극 재료의 산화를 방지하기 위하여, 외부로부터의 산소 및 수분 침투를 막는다. 유기발광소자가 수분이나 산소에 노출되면, 발광 영역이 축소되는 화소 수축(pixel shrinkage) 현상이 나타나거나, 발광 영역 내 흑점(dark spot)이 생길 수 있다. 상기 보호 층(passivation layer) 및/또는 상기 봉지 층(encapsulation layer)은 유리, 금속, 산화 알루미늄(AlOx) 또는 실리콘(Si) 계열 물질로 이루어진 무기막으로 구성되거나, 또는 유기막과 무기막이 교대로 적층된 구조일 수도 있다. 무기막은 수분이나 산소의 침투를 차단하는 역할을 하고, 유기막은 무기막의 표면을 평탄화하는 역할을 한다. 봉지 층을 여러 겹의 박막 층으로 형성하는 이유는, 단일 층에 비해 수분이나 산소의 이동 경로를 길고 복잡하게 하여, 유기발광소자까지 수분/산소의 침투를 어렵게 만들려는 것이다.A protective layer 128 and an encapsulation layer 130 are positioned on the second electrode 126 . The protective layer 128 and the encapsulation layer 130 block oxygen and moisture penetration from the outside in order to prevent oxidation of the light emitting material and the electrode material. When the organic light emitting device is exposed to moisture or oxygen, a pixel shrinkage phenomenon in which a light emitting area is reduced may occur or a dark spot may occur within the light emitting area. The passivation layer and/or the encapsulation layer may be composed of an inorganic film made of glass, metal, aluminum oxide (AlOx), or silicon (Si)-based material, or an organic film and an inorganic film may be alternately formed. It may also be a layered structure. The inorganic layer serves to block penetration of moisture or oxygen, and the organic layer serves to planarize the surface of the inorganic layer. The reason why the encapsulation layer is formed as a multi-layered thin film layer is to make it difficult for moisture/oxygen to penetrate into the organic light emitting device by making the movement path of moisture or oxygen longer and more complicated than that of a single layer.

상기 유기발광 표시장치(100)은 봉지 층(130) 상에 터치 층, 편광 층(160), 커버 층(170) 등을 더 포함할 수 있다. 터치 패널/터치 감지 전극이 유기발광소자의 상면(예: 봉지 층 상면)에 사용자의 터치 입력을 감지하기 위한 마련될 수 있다. 필요하다면, 터치 감지 전극 및/또는 터치 입력 감지와 연관된 다른 부품이 구비된 독립된 층이 상기 표시장치(100) 내부에 마련될 수 있다. 상기 터치 감지 전극(예: 터치 구동/감지 전극)은 인듐 주석 산화물, 그래핀(graphene)과 같은 탄소 기반 물질, 탄소 나노튜브, 전도성 고분자, 다양한 전도성/비전도성 물질의 혼합물로 만들어진 하이브리드 물질 등의 투명 전도성 물질로 형성될 수 있다. 또한, 금속 메쉬(metal mesh), 예컨대, 알루미늄 메쉬, 은 메쉬 등이 상기 터치 감지 전극으로 사용될 수 있다.The organic light emitting display device 100 may further include a touch layer, a polarization layer 160 , a cover layer 170 and the like on the encapsulation layer 130 . A touch panel/touch sensing electrode may be provided to sense a user's touch input on an upper surface (eg, an upper surface of an encapsulation layer) of the organic light emitting device. If necessary, an independent layer including touch sensing electrodes and/or other components related to touch input sensing may be provided inside the display device 100 . The touch sensing electrode (eg, touch driving/sensing electrode) may be a hybrid material made of a mixture of carbon-based materials such as indium tin oxide, graphene, carbon nanotubes, conductive polymers, and various conductive/non-conductive materials. It may be formed of a transparent conductive material. Also, a metal mesh, such as an aluminum mesh or a silver mesh, may be used as the touch sensing electrode.

상기 표시장치(100)는 표시 특성(예: 외부 광 반사, 색 정확도, 휘도 등)을 제어하기 위해 편광층(160)을 포함할 수 있다. 상기 커버층(170)은 상기 표시장치(100)를 보호하기 위해 사용될 수 있으며 일 예로 커버 글래스(cover glass)일 수 있다.The display device 100 may include a polarization layer 160 to control display characteristics (eg, external light reflection, color accuracy, luminance, etc.). The cover layer 170 may be used to protect the display device 100 and may be, for example, a cover glass.

상기 표시장치(100)의 특정 부분에서의 강도 및/또는 견고성을 증가시키기 위해, 하나 이상의 지지 층(180)이 상기 베이스 층(111)의 하부에 제공될 수 있다. 상기 지지 층(180)은, 상기 베이스 층(111)의 양면 중 유기발광소자가 있는 면(제1 면)의 반대편 면(제2 면)에 부착된다. 상기 지지 층(180)은 폴리에틸렌 나프탈레이트(Polyethylene Naphthalate; PEN), 폴리에틸렌 테레프탈레이트(Ployethylene Terephthalate; PET), 폴리에틸렌 에테르프탈레이트 (polyethylene ether phthalate), 폴리카보네이트(polycarbonate), 폴리아릴레이트(polyarylate), 폴리에테르이미드(polyether imide), 폴리에테르술폰산(polyether sulfonate), 폴리이미드(polyimide) 폴리아크릴레이트(polyacrylate), 기타 적합한 폴리머의 조합으로 구성된 박형 플라스틱 필름으로 만들어질 수 있다. 상기 지지 층(180)의 형성에 사용될 수 있는 다른 적합한 물질은 박형 유리, 유전체로 차폐된 금속 호일(metal foil), 다층 폴리머, 나노 파티클 또는 마이크로 파티클과 조합된 고분자 물질이 포함된 고분자 필름 등일 수 있다.To increase strength and/or rigidity of a specific portion of the display device 100 , one or more support layers 180 may be provided under the base layer 111 . The support layer 180 is attached to a surface (second surface) opposite to a surface (first surface) of the base layer 111 on which the organic light emitting device is located. The support layer 180 may include polyethylene naphthalate (PEN), polyethylene terephthalate (PET), polyethylene ether phthalate, polycarbonate, polyarylate, poly It can be made into a thin plastic film composed of a combination of polyether imide, polyether sulfonate, polyimide, polyacrylate, and other suitable polymers. Other suitable materials that may be used for forming the supporting layer 180 may include thin glass, metal foil shielded with a dielectric, a multi-layer polymer, a polymer film including a polymer material combined with nanoparticles or microparticles, and the like. there is.

상기 표시장치(100)의 더 용이한 굴곡 및 신뢰성 향상을 위해, 굴곡 부분(102)에서 구성 요소들의 구성은 상기 평평한 중앙 부분(101)에서와 다를 수 있다. 상기 중앙 부분(101)에 존재하는 몇몇 구성 요소들은 상기 굴곡 부분(102)에는 배치되지 않거나, 다른 두께로 제공된다. 예를 들어, 상기 지지층(180), 상기 편광층(160), 상기 터치센서층, 컬러필터층 및/또는 표시장치(100)의 굴곡을 방해하는 다른 구성 요소들은 상기 굴곡 부분(102)에 없을 수 있다. 또한 상기 굴곡 부분(102)의 시야각 특성을 고려하여 유기발광소자들이 평평한 부분(101)과는 다른 형태로 마련될 수도 있다. For easier bending and improved reliability of the display device 100 , configurations of components in the curved portion 102 may be different from those in the flat central portion 101 . Some components present in the central portion 101 are not disposed in the bent portion 102 or are provided with different thicknesses. For example, the support layer 180, the polarization layer 160, the touch sensor layer, the color filter layer, and/or other elements that hinder the bending of the display device 100 may not be present in the curved portion 102. there is. In addition, organic light emitting elements may be provided in a shape different from that of the flat portion 101 in consideration of viewing angle characteristics of the curved portion 102 .

비표시 영역(I/A)에는 화소 회로가 배치되지 않지만 베이스 층(111)과 유기/무기 기능 층들(113, 115, 117 128, 130 등)은 존재할 수 있다. 또한 상기 비표시 영역(I/A)에는 표시 영역(A/A)의 구성에 사용된 물질들이 다른 용도로 배치될 수 있다. 예를 들어, 도 2b와 같이, 표시 영역 TFT의 게이트 전극으로 사용된 금속(114'), 또는 소스/드레인 전극으로 사용된 금속(118')이 배선, 전극용으로 비표시 영역(I/A)에 배치될 수 있다. 더 나아가, 유기발광 다이오드의 일 전극(예: 애노드)로 사용되었던 금속(122')이 배선, 전극용으로 비표시 영역(I/A)에 배치될 수도 있다.Although no pixel circuit is disposed in the non-display area I/A, the base layer 111 and the organic/inorganic functional layers 113, 115, 117, 128, and 130 may exist. Also, materials used in the configuration of the display area A/A may be disposed in the non-display area I/A for other purposes. For example, as shown in FIG. 2B, the metal 114' used as the gate electrode of the display area TFT or the metal 118' used as the source/drain electrode is used in the non-display area (I/A) for wiring and electrodes. ) can be placed. Furthermore, the metal 122' used as one electrode (eg, anode) of the organic light emitting diode may be disposed in the non-display area I/A for wiring and electrodes.

도 3은 표시장치의 배선 배치를 설명하는 일 예시도이다. 3 is an exemplary view illustrating a wiring arrangement of a display device.

도 3은 도 1의 B 부분을 확대한 도면이다. 설명의 편의를 위해, 도 3에는 표시장치의 패드 영역(P), 배선 층(118', 114'), 평탄화 층(117) 만이 단순하게 도시되었고, 평탄화 층(117)과 배선 층(118', 114') 상의 봉지 층은 생략되었다. 상기 봉지 층(130)은 패드 영역(P)을 제외한 전체 영역을 덮을 수도 있고, 일부 영역만 덮을 수도 있다. FIG. 3 is an enlarged view of part B of FIG. 1 . For convenience of explanation, only the pad region P, the wiring layers 118' and 114', and the planarization layer 117 of the display device are simply illustrated in FIG. 3, and the planarization layer 117 and the wiring layer 118' are simply shown. , 114′) the encapsulation layer on was omitted. The encapsulation layer 130 may cover the entire area except for the pad area P or only a partial area.

상기 배선 층(118')은 표시 영역에 있는 TFT의 소스 또는 드레인 전극과 동일한 층상에 동일한 금속으로 형성된 것(제1 금속 층)일 수 있다. 도 3은 평탄화 층(117)을 배선 층(118') 위에 도시하였지만, 이는 일 구현 예일뿐이고, 다른 절연 층이 배선 층(118') 위에 놓일 수도 있다. 배선 층(118')과 평탄화 층(117)은 도 2b에 도시한 위치 관계를 갖는다.The wiring layer 118' may be formed of the same metal on the same layer as the source or drain electrode of the TFT in the display area (first metal layer). Although FIG. 3 shows a planarization layer 117 over the wiring layer 118', this is just one implementation, and other insulating layers may be overlying the wiring layer 118'. The wiring layer 118' and the planarization layer 117 have a positional relationship shown in Fig. 2B.

도 3의 배선부 설계에는, 배선 유무에 따른 단차를 없애는 평탄화 층(117)이 일부 구역에 적용되었다. 즉, 몇몇 구역에서는 평탄화 층(117)이 배선 층(118') 상부를 덮음으로써, 배선 층 유무에 따른 단차가 사라진다. 따라서 이와 같은 구조 상부에 봉지 층과 같은 무기물 층으로 덮였을 떼 단차에 기인한 크랙이 예방될 수 있다. 한편, 특정 구역에는 평탄화 층(117)이 없는데, 이는 평탄화 층(117)을 이루는 유기물 층을 따라 수분이 전파될 수도 있기에, 평탄화 층(117)을 끊어서 수분 전달을 막으려는 것이다. 이때 평탄화 층이 없는 특정 구간에서는 제2 금속 층(114')이 제1 금속 층(118')와 점핑(jumping) 구조를 이루어 하나의 배선으로 기능하기도 한다. In the wiring part design of FIG. 3 , a flattening layer 117 that eliminates steps depending on the presence or absence of wiring is applied to some areas. That is, in some regions, the planarization layer 117 covers the top of the wiring layer 118', so that the level difference due to the presence or absence of the wiring layer disappears. Therefore, cracks caused by steps can be prevented when the top of such a structure is covered with an inorganic layer such as an encapsulation layer. On the other hand, there is no planarization layer 117 in a specific area, which is to prevent moisture transfer by breaking the planarization layer 117 because moisture may propagate along the organic layer constituting the planarization layer 117 . At this time, in a specific section without a planarization layer, the second metal layer 114' forms a jumping structure with the first metal layer 118' and functions as one wire.

상기 제2 금속 층(114')은 제1 금속 층(118')과 다른 층상(layer)에 마련된다. 그리고, 상기 제2 금속 층(114')은 제1 금속 층(118')과 컨택 홀(contact hole)을 통한 연결, 또는 직접 연결 방식으로 이어진다. 따라서, 구동 전압. 전기적 신호 등은 패드 영역(P)의 연결 인터페이스(패드 등)로 인가되어, 제1 금속 층(118')을 따라 전달되고, 특정 구간에서는 제2 금속 층(114')을 따라 전달된다.The second metal layer 114' is provided on a different layer from the first metal layer 118'. In addition, the second metal layer 114' is connected to the first metal layer 118' through a contact hole or a direct connection method. Hence, the drive voltage. An electrical signal or the like is applied to the connection interface (pad, etc.) of the pad region P, is transmitted along the first metal layer 118', and is transmitted along the second metal layer 114' in a specific section.

그런데, 상술한 배선부 구조에서 몇 가지 취약점이 발견되었다. 그 중 하나는, 전위 차가 큰 전압이 인가되는 인접 전원 배선들 사이에서 발견된 전식(electrolytic corrosion) 현상이다. 예를 들어, 저준위 구동 전원(VSS)/초기화 전원(VINI) 배선에는 (-) 전압(예: 약 -4.5V)을, 고준위 구동 전원(VDD)에는 (+) 전압(예: 약 +4.5V)을 인가하는 표시장치가 있을 때, VDD~VINI 배선이 가까이 배열된 영역(Y)에는 큰 전위차로 인한 전기장에 의해 전식이 유발될 수 있다. 또한 이러한 전식이 일어나면 그 지점을 통하여 투습이 발생하게 된다. 본 발명의 발명자들은 이와 같은 문제를 인식하고 배선 금속의 전식 및 그로 인한 투습을 방지하는 구조를 발명하였다. However, several vulnerabilities have been found in the wiring unit structure described above. One of them is an electrolytic corrosion phenomenon found between adjacent power lines to which a voltage with a large potential difference is applied. For example, apply a negative voltage (e.g., about -4.5V) to the low-level drive power supply (V SS )/init power supply (V INI ) wires, and a positive voltage (e.g., about -4.5V) to the high-level drive power supply (V DD ). When there is a display device to which +4.5V) is applied, electric field may be induced by an electric field due to a large potential difference in the region Y where the V DD to V INI wires are arranged close to each other. In addition, when such transfer occurs, moisture permeation occurs through the point. The inventors of the present invention have recognized this problem and have invented a structure for preventing electrical corrosion of wiring metal and consequent moisture permeation.

도 4는 본 명세서의 실시예에 따른 표시장치를 나타낸 도면이다.4 is a diagram illustrating a display device according to an embodiment of the present specification.

도 4는 도 1의 B 부분을 확대한 도면으로서, 배선부 강화 구조가 적용된 실시예를 나타낸다. 설명의 편의를 위해, 도 4에는 표시장치의 패드 영역(P), 배선(114', 118'), 유기물 층(117), 더미 배선(140) 만이 단순하게 도시되었고, 상부의 기능 층(예: 봉지 층)은 생략되었다.FIG. 4 is an enlarged view of part B of FIG. 1 , showing an embodiment in which a wiring reinforcing structure is applied. For convenience of explanation, in FIG. 4, only the pad region P, the wirings 114' and 118', the organic layer 117, and the dummy wiring 140 of the display device are simply shown, and the upper functional layer (eg, : encapsulation layer) was omitted.

도 4는 유기물 층(117)을 배선(118') 및 더미 배선(140) 위에 도시하였지만, 이는 일 구현 예일뿐이고, 기타 다른 절연 층이 사용될 수도 있다. 배선(118')과 유기물 층(117)은 도 2b에 도시한 위치 관계를 갖는다. 여기서 상기 배선은 표시영역의 화소로 전원 또는 각종 신호가 전달되는 경로로서, 금속 등의 도전성 물질로 이루어진다. 이하에서 상기 배선(118, 114'')은 전원 배선인 실시예가 설명되나. 본 발명의 사상이 이에 제한되는 것은 아니다. 상기 배선(118', 114')이 전원 배선인 경우, 도 4a에 도시된 배선은 좌측부터 저준위 전원(VSS), 초기화 전원(VINI 또는 VREF), 고준위 전원(VDD) 배선일 수 있다. 한편 상기 유기물 층(117)은 평탄화 층일 수 있다.Although FIG. 4 shows the organic material layer 117 over the wiring 118' and the dummy wiring 140, this is only an implementation example, and other insulating layers may be used. The wiring 118' and the organic material layer 117 have a positional relationship shown in Fig. 2B. Here, the wiring is a path through which power or various signals are transmitted to pixels in the display area, and is made of a conductive material such as metal. Hereinafter, an embodiment in which the wirings 118 and 114'' are power wirings will be described. The spirit of the present invention is not limited thereto. When the wirings 118' and 114' are power wirings, the wirings shown in FIG. 4A may be, from the left, low-level power supply (V SS ), initialization power supply (V INI or V REF ), and high-level power supply (V DD ) wiring. . Meanwhile, the organic material layer 117 may be a planarization layer.

도 4의 표시장치는, 하나 이상의 화소(pixel)와 연관된 화소 회로(pixel circuit); 상기 화소 회로에 연결된 적어도 두 종류 이상의 전원 배선(118'-1, 118'-2, 118'-3); 상기 전원 배선 중 서로 다른 두 종류의 전원 배선 사이에 배치된 더미 배선(140)을 포함할 수 있다. 상기 화소 및 화소 회로는 표시 영역(active area)에, 상기 전원 배선(118'-1, 118'-2, 118'-3) 및 더미 배선(140)은 비표시 영역(inactive area)에 배치될 수 있다. 상기 비표시 영역은, 상기 표시 영역의 주위에 배치될 수 있다. 즉, 상기 비표시 영역은, 표시 영역의 하나 이상의 측면에 인접할 수 있다.The display device of FIG. 4 includes a pixel circuit associated with one or more pixels; at least two types of power wirings 118'-1, 118'-2, and 118'-3 connected to the pixel circuit; A dummy wire 140 disposed between two different types of power wires among the power wires may be included. The pixel and pixel circuit may be disposed in an active area, and the power wires 118'-1, 118'-2, and 118'-3 and the dummy wire 140 may be disposed in an inactive area. can The non-display area may be disposed around the display area. That is, the non-display area may be adjacent to one or more side surfaces of the display area.

상기 비표시 영역은, 유기물 층(117)으로 덮인 제1 부분 및 상기 유기물 층으로 덮이지 않은 제2 부분을 포함할 수 있다. 상기 제1 부분에서 상기 유기물 층(117)이 배선(118'-1, 118'-2, 118'-3)의 상면 전체를 덮을 수도 있고, 배선의 가장자리(edge) 부분만 덮을 수도 있다.The non-display area may include a first portion covered with the organic material layer 117 and a second portion not covered with the organic material layer 117 . In the first portion, the organic layer 117 may cover the entire top surfaces of the wires 118'-1, 118'-2, and 118'-3 or only edge portions of the wires.

상기 표시장치는 표시 영역과 비표시 영역의 상부를 덮어 수분, 산소 등의 침투를 막는 봉지 층(encapsulation layer)을 더 포함할 수 있다. 이에 상기 전원 배선(118'-1, 118'-2, 118'-3)과 평탄화 층(117)의 상부에는 봉지 층이 위치할 수 있다. 상기 봉지 층(130)은 일 구현 예에서 표시장치의 바깥쪽 끝까지 완전히 덮지 않을 수도 있는데, 이러한 경우에 상기 봉지 층은 특정 선(E) 아래 쪽만을 덮을 수 있다. 이때 상기 특정 선(E) 위 쪽(봉지 층이 덮지 않은 부분)은 굴곡 부분일 수 있다.The display device may further include an encapsulation layer covering upper portions of the display area and the non-display area to prevent permeation of moisture, oxygen, and the like. Accordingly, an encapsulation layer may be positioned above the power wires 118'-1, 118'-2, and 118'-3 and the planarization layer 117. In one embodiment, the encapsulation layer 130 may not completely cover the outer edge of the display device. In this case, the encapsulation layer 130 may cover only the lower side of the specific line E. At this time, the upper side of the specific line E (a portion not covered by the encapsulation layer) may be a curved portion.

상기 배선(118'-1, 118'-2, 118'-3)은 패드 영역(P)의 연결 인터페이스(패드, 핀 등)로부터 표시영역 방향으로 연장된다. 이때 상기 전원 배선(118'-1, 118'-2, 118'-3)은 단일 층상에 형성된 금속일 수도 있고, 도 4와 같이 2개 층에 있는 금속들(118' 및 114')이 연결된 것일 수도 있다. 이때, 상기 금속들 중 하나(114')는 화소 회로에 포함된 박막 트랜지스터(TFT)의 게이트 전극과 동일한 물질(게이트 금속)일 수 있다. 그리고, 상기 금속들 중 다른 하나(118')는 화소 회로에 포함된 박막 트랜지스터(TFT)의 소스 전극 또는 드레인 전극과 동일한 물질(소스/드레인 금속)일 수 있다. 이때 상기 다른 금속(118')은, 티타늄(Ti), 알루미늄(Al), 티타늄(Ti) 순으로 적층된 다층 구조를 갖는 금속 층(소위, Ti/Al/Ti)일 수 있다. The wires 118'-1, 118'-2, and 118'-3 extend from the connection interface (pad, pin, etc.) of the pad area P toward the display area. At this time, the power wires 118'-1, 118'-2, and 118'-3 may be metal formed on a single layer, or metals 118' and 114' on two layers are connected as shown in FIG. It may be. In this case, one of the metals 114' may be the same material (gate metal) as the gate electrode of the thin film transistor (TFT) included in the pixel circuit. Also, the other one 118' of the metals may be the same material (source/drain metal) as the source electrode or the drain electrode of the thin film transistor (TFT) included in the pixel circuit. In this case, the other metal 118' may be a metal layer (so-called Ti/Al/Ti) having a multilayer structure in which titanium (Ti), aluminum (Al), and titanium (Ti) are sequentially stacked.

상기 전원 배선은 제1 전원 배선(118'-1), 제2 전원 배선(118'-2) 및 제3 전원 배선(118'-3)을 포함할 수 있다. 이때, 상기 제1 전원 배선(118'-1), 제2 전원 배선(118'-2) 및 제3 전원 배선(118'-3)은 각각 고준위전원(VDD) 배선, 초기화전원(VINI 또는 VREF) 배선 및 저준위전원(VSS) 배선일 수 있다. 상기 더미 배선(140)은, 상기 제1 전원 배선(118'-1)과 상기 제2 전원 배선(118'-2) 사이에 배치될 수 있다.The power wiring may include a first power wiring 118'-1, a second power wiring 118'-2, and a third power wiring 118'-3. At this time, the first power wiring 118'-1, the second power wiring 118'-2, and the third power wiring 118'-3 are respectively high level power supply (V DD ) wiring and initialization power supply (V INI) Alternatively, it may be a V REF ) wiring and a low-level power supply (V SS ) wiring. The dummy wire 140 may be disposed between the first power wire 118'-1 and the second power wire 118'-2.

상기 더미 배선(140)은 상기 전원 배선(118') 손상(전식, 식각 등)되는 것을 예방하도록 구비된다. 구체적으로, 상기 더미 배선(140)은 전위 차가 큰 전원 배선 사이에서 발생하는 전기장으로 인한 전식을 억제하도록 구비된다. 예를 들어, 상기 더미 배선(140)은 상기 전원 배선들(118'-1, 118'-2, 118'-3) 중에서 가장 전위 차가 큰 두 전원 배선(예: 118'-1과 118'-2) 사이에 배치될 수 있다. 이렇게 배치된 더미 배선(140)은 두 전원 배선(118'-1과 118'-2) 사이의 전기장을 차단하게 되며, 따라서 전기장으로 인한 전식이 억제될 수 있다.The dummy wiring 140 is provided to prevent the power wiring 118' from being damaged (electrolytic, etching, etc.). Specifically, the dummy wiring 140 is provided to suppress electric shock due to an electric field generated between power wiring having a large potential difference. For example, the dummy wiring 140 is connected to two power wirings (eg, 118'-1 and 118'-3) having the largest potential difference among the power wirings 118'-1, 118'-2, and 118'-3. 2) can be placed in between. The dummy wire 140 disposed in this way blocks an electric field between the two power supply wires 118'-1 and 118'-2, and thus, electric charge due to the electric field can be suppressed.

상기 더미 배선(140)은, 전위 차가 큰 두 배선(예: 제1 전원 배선(118'-1)과 제2 전원 배선(118'-2)) 사이의 간격이 소정 거리 이하인 영역에만 배치될 수도 있다. 전기장의 세기는 거리에 반비례하기 때문에, 비록 전위 차가 크더라도 두 배선이 충분히 떨어져 있다면 전기장으로 인한 전식 발생 가능성은 낮기 때문이다. 따라서, 상기 더미 배선(140)의 배치 영역은 배선 간 전위 차 및 거리를 같이 고려하여 결정될 수 있다. 상기 더미 배선(140)은, 도 4에서 다른 층의 금속(114')과 연결되며 아래 쪽까지 연장된 것으로 도시되었지만, 이와는 다르게 상기 더미 배선(140)은 다른 층 금속(114')과 연결되지 않을 수도 있다. (즉, 더미 배선과 연결되는 다른 층 금속이 없을 수 있다.) 더 나아가, 상기 더미 배선(140)은 도 4의 위 쪽 영역(유기물 층(117)이 단절된 경계의 위 쪽), 또는 도 4의 아래 쪽 영역(유기물 층(117)이 단절된 경계의 아래 쪽) 의 일부에만 배치될 수도 있다. The dummy wiring 140 may be disposed only in a region where the distance between two wirings having a large potential difference (eg, the first power wiring 118'-1 and the second power wiring 118'-2) is less than a predetermined distance. there is. Since the strength of the electric field is inversely proportional to the distance, even if the potential difference is large, if the two wirings are sufficiently far apart, the possibility of electrocution due to the electric field is low. Accordingly, the disposition area of the dummy wiring 140 may be determined by considering the potential difference and the distance between the wirings. The dummy wiring 140 is shown in FIG. 4 as being connected to the metal 114' of another layer and extending downward, but unlike this, the dummy wiring 140 is not connected to the metal 114' of another layer. Maybe not. (That is, there may be no metal layer connected to the dummy wiring.) Furthermore, the dummy wiring 140 may be formed in the upper region of FIG. 4 (above the boundary where the organic layer 117 is disconnected), or in FIG. It may be disposed only in a part of the lower region (below the boundary where the organic material layer 117 is disconnected).

상기 더미 배선(140)은 상기 전원 배선(118'-1, 118'-2, 118'-3)과 같은 층(layer) 또는 다른 층에 배치될 수 있다. 상기 전원 배선(118'-1, 118'-2, 118'-3)이 소스/드레인 금속인 경우에, 일 예로서, 상기 더미 배선(140)은, 상기 화소 회로에 포함된 박막 트랜지스터(TFT)의 소스 전극 또는 드레인 전극과 동일한 물질로 이루어질 수 있다. 이때, 상기 더미 배선(140)은, 티타늄(Ti), 알루미늄(Al), 티타늄(Ti) 순으로 적층된 다층 구조를 가질 수도 있다. 한편, 다른 예로서, 상기 더미 배선(140)은 상기 화소 회로에 포함된 애노드 전극 또는 캐소드 전극과 동일한 물질로 이루어질 수 있다. 이때 상기 더미 배선(140)은 애노드 전극 또는 캐소드 전극을 패터닝하는 공정에서 같이 형성될 수 있다.The dummy wiring 140 may be disposed on the same layer as the power wirings 118'-1, 118'-2, and 118'-3 or on a different layer. When the power wirings 118'-1, 118'-2, and 118'-3 are source/drain metal, as an example, the dummy wiring 140 includes a thin film transistor (TFT) included in the pixel circuit. ) may be made of the same material as the source electrode or the drain electrode. In this case, the dummy wiring 140 may have a multilayer structure in which titanium (Ti), aluminum (Al), and titanium (Ti) are stacked in order. Meanwhile, as another example, the dummy wiring 140 may be made of the same material as an anode electrode or a cathode electrode included in the pixel circuit. In this case, the dummy wiring 140 may be formed in the process of patterning the anode electrode or the cathode electrode.

상기 더미 배선(140)은, 전원이 공급되지 않아 플로팅(floating) 상태의 배선일 수 있다. 다른 예로, 상기 더미 배선(140)은, 특정 전압(예: 0 V)이 공급되는 배선일 수도 있다.The dummy wire 140 may be a wire in a floating state because no power is supplied thereto. As another example, the dummy wiring 140 may be a wiring to which a specific voltage (eg, 0 V) is supplied.

이상 첨부된 도면을 참조하여 본 명세서의 실시예들을 상세하게 설명하였으나, 본 명세서는 반드시 이러한 실시예로 국한되는 것은 아니고, 그 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 명세서에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 당업자에 의해 기술적으로 다양하게 연동 및 구동될 수 있으며, 각 실시예들이 서로에 대하여 독립적으로 실시되거나 연관 관계로 함께 실시될 수도 있다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments of the present specification have been described in detail with reference to the accompanying drawings, the present specification is not necessarily limited to these embodiments, and may be variously modified and implemented without departing from the technical spirit. Therefore, the embodiments disclosed herein are not intended to limit the technical spirit of the present invention, but to explain, and the scope of the technical spirit of the present invention is not limited by these embodiments. Each feature of the various embodiments of the present invention can be partially or entirely combined or combined with each other, can be technically interlocked and driven in various ways by those skilled in the art, and each embodiment can be carried out independently of each other or together in a related relationship. may be carried out. The protection scope of the present invention should be construed according to the claims below, and all technical ideas within the equivalent range should be construed as being included in the scope of the present invention.

Claims (10)

하나 이상의 화소 및 그와 연관된 화소 회로가 배치된 표시 영역 및 상기 표시 영역의 주위에 배치된 비표시 영역;
상기 화소 회로에 연결된 적어도 두 종류 이상의 전원 배선;
상기 전원 배선 중 서로 다른 두 종류의 전원 배선 사이에 배치된 더미 배선;
상기 적어도 두 종류 이상의 전원 배선 및 상기 더미 배선의 상부를 덮는 평탄화 층; 및
상기 평탄화 층 상부에 위치하고 상기 표시 영역과 상기 비표시 영역의 상부를 덮는 봉지 층을 포함하고,
상기 평탄화 층은 상기 적어도 두 종류 이상의 전원 배선 및 상기 더미 배선이 연장된 방향을 따라 서로 이격된 복수의 영역에 각각 배치되고,
상기 비표시 영역은 소정의 각도로 구부러진(bended) 굴곡 부분을 포함하고,
상기 봉지 층은 상기 굴곡 부분을 덮지 않는 표시장치.
a display area in which one or more pixels and associated pixel circuits are disposed and a non-display area disposed around the display area;
at least two types of power wiring connected to the pixel circuit;
a dummy wire disposed between two different types of power wires among the power wires;
a planarization layer covering upper portions of the at least two types of power wiring and the dummy wiring; and
an encapsulation layer positioned on the planarization layer and covering upper portions of the display area and the non-display area;
the planarization layer is disposed in a plurality of regions spaced apart from each other along a direction in which the at least two types of power wiring and the dummy wiring are extended;
The non-display area includes a bent portion bent at a predetermined angle;
The encapsulation layer does not cover the curved portion of the display device.
제1 항에 있어서,
상기 더미 배선은, 상기 전원 배선 중 가장 전위 차가 큰 두 전원 배선 사이에 배치된 표시장치.
According to claim 1,
The dummy wire is disposed between two power wires having the largest potential difference among the power wires.
제1 항에 있어서,
상기 더미 배선은, 가장 전위 차가 큰 두 전원 배선 사이에서 발생하는 전기장으로 인한 전식을 억제하도록 구비된 표시장치.
According to claim 1,
The dummy wiring is provided to suppress electrocution due to an electric field generated between two power supply wirings having the largest potential difference.
제1 항에 있어서,
상기 전원 배선은 제1 전원 배선, 제2 전원 배선 및 제3 전원 배선을 포함하고,
상기 제1 전원 배선, 상기 제2 전원 배선 및 상기 제3 전원 배선은 각각 고준위전원(VDD) 배선, 초기화전원 배선 및 저준위전원(VSS) 배선인 표시장치.
According to claim 1,
The power wiring includes a first power wiring, a second power wiring, and a third power wiring;
The first power wire, the second power wire, and the third power wire are a high level power supply (VDD) wire, an initialization power wire, and a low level power supply (VSS) wire, respectively.
제4 항에 있어서,
상기 더미 배선은, 상기 제1 전원 배선과 상기 제2 전원 배선 사이에 배치된 표시장치.
According to claim 4,
The dummy wiring is disposed between the first power wiring and the second power wiring.
제5 항에 있어서,
상기 더미 배선은, 상기 제1 전원 배선과 상기 제2 전원 배선 사이의 간격이 소정 거리 이하인 영역에 배치된 표시장치.
According to claim 5,
The dummy wiring is disposed in a region where a distance between the first power wiring and the second power wiring is equal to or less than a predetermined distance.
제1 항에 있어서,
상기 더미 배선은, 상기 화소 회로에 포함된 박막 트랜지스터(TFT)의 소스 전극 또는 드레인 전극과 동일한 물질인 표시장치.
According to claim 1,
The dummy wiring is made of the same material as a source electrode or a drain electrode of a thin film transistor (TFT) included in the pixel circuit.
제7 항에 있어서,
상기 더미 배선은, 티타늄(Ti), 알루미늄(Al), 티타늄(Ti) 순으로 적층된 다층 구조를 갖는 표시장치.
According to claim 7,
The dummy wiring has a multilayer structure in which titanium (Ti), aluminum (Al), and titanium (Ti) are stacked in order.
제1 항에 있어서,
상기 더미 배선은, 상기 화소 회로에 포함된 유기발광 다이오드의 애노드 전극 또는 캐소드 전극과 동일한 물질인 표시장치.
According to claim 1,
The dummy wiring is made of the same material as an anode electrode or a cathode electrode of an organic light emitting diode included in the pixel circuit.
제1 항에 있어서,
상기 더미 배선은, 전원이 공급되지 않아 플로팅(floating) 상태인 표시장치.
According to claim 1,
The dummy wire is in a floating state because no power is supplied to the display device.
KR1020170147931A 2017-11-08 2017-11-08 Display device Active KR102569727B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170147931A KR102569727B1 (en) 2017-11-08 2017-11-08 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170147931A KR102569727B1 (en) 2017-11-08 2017-11-08 Display device

Publications (2)

Publication Number Publication Date
KR20190052327A KR20190052327A (en) 2019-05-16
KR102569727B1 true KR102569727B1 (en) 2023-08-22

Family

ID=66672016

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170147931A Active KR102569727B1 (en) 2017-11-08 2017-11-08 Display device

Country Status (1)

Country Link
KR (1) KR102569727B1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210074489A (en) * 2019-12-12 2021-06-22 엘지디스플레이 주식회사 Flexible display apparatus
KR102797435B1 (en) 2020-02-03 2025-04-22 삼성디스플레이 주식회사 Display device
KR20220168606A (en) * 2021-06-16 2022-12-26 삼성디스플레이 주식회사 Display device
KR20230052323A (en) 2021-10-12 2023-04-20 삼성디스플레이 주식회사 Display device
CN118556451A (en) * 2022-12-26 2024-08-27 京东方科技集团股份有限公司 Display substrate and display device
KR20240114822A (en) 2023-01-17 2024-07-25 삼성디스플레이 주식회사 Display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002140042A (en) * 2000-10-31 2002-05-17 Hitachi Ltd Liquid crystal display
JP2011039269A (en) * 2009-08-11 2011-02-24 Seiko Epson Corp Light emitting device, electronic apparatus and driving method of light emitting device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100656915B1 (en) * 2000-09-08 2006-12-12 삼성전자주식회사 Film for signal transmission, control signal unit and liquid crystal display including the same
CN102870221B (en) * 2010-06-08 2014-03-26 夏普株式会社 Thin film transistor substrate, liquid crystal display device provided with same, and thin film transistor substrate production method
JP6606432B2 (en) * 2016-01-06 2019-11-13 株式会社ジャパンディスプレイ Display device and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002140042A (en) * 2000-10-31 2002-05-17 Hitachi Ltd Liquid crystal display
JP2011039269A (en) * 2009-08-11 2011-02-24 Seiko Epson Corp Light emitting device, electronic apparatus and driving method of light emitting device

Also Published As

Publication number Publication date
KR20190052327A (en) 2019-05-16

Similar Documents

Publication Publication Date Title
KR102794402B1 (en) Organic light emitting display device
KR102569727B1 (en) Display device
KR102664769B1 (en) Display device
KR102649604B1 (en) Organic light emitting display device
KR102625542B1 (en) Electroluminescence display device
KR102811098B1 (en) Display device
KR102650513B1 (en) Organic light emitting display device
KR102533228B1 (en) Organic light emitting display device
KR20220041803A (en) Flexible display device
KR102561547B1 (en) Electroluminescence display device
KR102846152B1 (en) Display device
KR102701863B1 (en) Display Device
KR102746370B1 (en) Flexible display device
KR102510942B1 (en) Organic light emitting display device
KR102538361B1 (en) Organic light emitting display device
KR20210068708A (en) Flexible display device
KR20190013082A (en) Display device
KR20200072177A (en) A conductive layer and a display panel having the same
KR102610485B1 (en) Electroluminescent display device
KR102637116B1 (en) Organic light emitting display device
KR102751340B1 (en) Display device
KR102557410B1 (en) Organic light emitting display device
KR102596934B1 (en) Organic light emitting display device
KR102433198B1 (en) Organic light emitting display device
KR20220091798A (en) Organic light emitting display device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20171108

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20201008

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20171108

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220212

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20220823

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230530

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230818

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230818

End annual number: 3

Start annual number: 1

PG1601 Publication of registration