KR102585867B1 - Power amplifier circuit and communication apparatus - Google Patents
Power amplifier circuit and communication apparatus Download PDFInfo
- Publication number
- KR102585867B1 KR102585867B1 KR1020160067072A KR20160067072A KR102585867B1 KR 102585867 B1 KR102585867 B1 KR 102585867B1 KR 1020160067072 A KR1020160067072 A KR 1020160067072A KR 20160067072 A KR20160067072 A KR 20160067072A KR 102585867 B1 KR102585867 B1 KR 102585867B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- power amplifier
- emitter
- layer metal
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002184 metal Substances 0.000 claims abstract description 117
- 230000003071 parasitic effect Effects 0.000 abstract description 13
- 230000003321 amplification Effects 0.000 abstract description 4
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000284 extract Substances 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B2001/0408—Circuits with power amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Bipolar Transistors (AREA)
Abstract
[과제]에미터와 컬렉터의 사이에 기생용량을 억제함과 함께, 고주파이고 고전력의 출력을 행하여도 열 상승을 억제하는 것이 가능한 전력증폭회로를 제공한다.
[해결 수단]에미터 또는 컬렉터가 배선되는 하층 메탈과, 컬렉터 또는 에미터가 배선되는 상층 메탈을 구비하고, 상기 상층 메탈을 면적적으로 솎아내고, 상기 상층 메탈을 솎아낸 영역에 상기 하층 메탈의 배선을 상기 상층 메탈의 높이까지 인출한 것을 특징으로 하는, 고주파 증폭회로가 제공된다.[Project] Provide a power amplifier circuit that suppresses parasitic capacitance between the emitter and collector and suppresses heat rise even when outputting high power at high frequency.
[Solution] Provided with a lower layer metal on which an emitter or collector is wired, and an upper layer metal on which a collector or emitter is wired, the upper layer metal is thinned out in area, and the lower layer metal is placed in the area where the upper layer metal is thinned. A high-frequency amplification circuit is provided, characterized in that wiring is led out to the height of the upper metal layer.
Description
[0001][0001]
본 발명은, 전력증폭회로 및 통신장치에 관한 것이다.The present invention relates to power amplifier circuits and communication devices.
[0002][0002]
다이오드(diode)나 트랜지스터(transistor), MOS-FET(metal-oxide-semiconductor field-effect transistor) 등의 반도체소자, 및, 이들 반도체소자의 구동 제어회로를 하나의 실리콘 기판 상에 집적한 반도체 집적회로((Integrated Circuit; IC)가 개발되어 있다.A semiconductor integrated circuit that integrates semiconductor devices such as diodes, transistors, and MOS-FETs (metal-oxide-semiconductor field-effect transistors), and the driving control circuits of these semiconductor devices on a single silicon substrate. ((Integrated Circuit; IC) has been developed.
[0003][0003]
휴대전화 등으로, 무선통신을 행하는 안테나에 접속되는 전력증폭기의 트랜지스터는, 고주파이고 고전력의 출력이 요구된다. 고주파이고 고전력의 출력을 실현하기 위한 반도체 IC에서는, 작은 치수로 동일 레이아웃 패턴(layout pattern)의 바이폴라 트랜지스터(bipolar transistor)를 복수개 배열함으로써, 고전력의 출력을 얻는 것이 많다. 그 바이폴라 트랜지스터에 있어서 고전력을 출력할 때에, 큰 열이 발생한다. 그 열이 복수개 배열한 바이폴라 트랜지스터간에 불균일이 되어, 일부의 트랜지스터만 열적으로 발진하는 것과 같은 동작상 불안정해지는 문제가 알려져 있다.The transistor of a power amplifier connected to an antenna that performs wireless communication, such as in a mobile phone, requires high frequency and high power output. In semiconductor ICs for realizing high-frequency, high-power output, high-power output is often achieved by arranging a plurality of bipolar transistors of the same layout pattern with small dimensions. When the bipolar transistor outputs high power, a large amount of heat is generated. It is known that the heat becomes uneven among a plurality of bipolar transistors, causing operational instability such as thermal oscillation of only some transistors.
[0004][0004]
이에, 바이폴라 트랜지스터에서 발생한 열을, 바이폴라 트랜지스터간에 균일하게 하기 위한 기술이 제안되어 있다. 예를 들어 비특허문헌 1에는, 바이폴라 트랜지스터의 에미터(emitter) 배선을, 바이폴라 트랜지스터의 패턴영역의 바로 위 최상층에 후막 메탈(metal)층을 형성함으로써, 균일하게 배열된 바이폴라 트랜지스터군을 열적으로 균일하게 하고, 또한 열을 억제하는 기술이 개시되어 있다.Accordingly, a technology has been proposed to equalize the heat generated in bipolar transistors among the bipolar transistors. For example, in
[0006][0006]
그러나, 상기 비특허문헌 1에서 개시된 종래 기술을 이용해도, 비용상이나 실장상의 요구로부터, 반도체 IC의 치수를 작게 하기 위하여 트랜지스터의 밀도를 높여야 하고, 트랜지스터의 밀도의 상승에 수반하여, 열 상승을 억제하기 어렵다는 문제가 있었다. 또한 바이폴라 트랜지스터의 집적회로를 이용하여 실현하는 전력증폭기에 있어서, 고전력을 출력할 때는 에미터와 컬렉터에는 대전류가 흐르기 때문에, 에미터와 컬렉터는 비교적 굵은 배선으로 할 필요가 있다. 그러나, 에미터와 컬렉터를 굵은 배선으로 함으로써, 에미터와 컬렉터의 사이에는 큰 기생용량이 발생한다는 문제도 있었다.However, even if the prior art disclosed in Non-Patent
[0007][0007]
이에, 본 발명은, 상기 문제를 감안하여 이루어진 것이며, 본 발명의 목적으로 하는 바는, 에미터와 컬렉터간의 기생용량을 억제함과 함께, 고주파이고 고전력의 출력을 행하여도 열 상승을 억제하는 것이 가능한, 신규하고 개량된 전력증폭회로 및 통신장치를 제공하는 것에 있다.Accordingly, the present invention was made in consideration of the above problems, and the purpose of the present invention is to suppress the parasitic capacitance between the emitter and the collector and to suppress heat rise even when outputting high power at high frequency. The goal is to provide new and improved power amplifier circuits and communication devices whenever possible.
[0008][0008]
상기 과제를 해결하기 위하여, 본 발명의 하나의 관점에 의하면, 에미터 또는 컬렉터가 배선되는 하층 메탈과, 컬렉터 또는 에미터가 배선되는 상층 메탈을 구비하고, 상기 상층 메탈을 면적적으로 솎아내고, 상기 상층 메탈을 솎아낸 영역에 상기 하층 메탈의 배선을 인출한 것을 특징으로 하는, 고주파 증폭회로가 제공된다.In order to solve the above problem, according to one aspect of the present invention, a lower layer metal on which an emitter or a collector is wired and an upper layer metal on which a collector or an emitter are wired are provided, and the upper metal is thinned out in area, A high-frequency amplifier circuit is provided, characterized in that the wiring of the lower layer metal is drawn from the area where the upper layer metal has been thinned.
[0009][0009]
상기 하층 메탈로부터 인출되는 배선은, 그라운드의 백비어 상에 위치하고 있을 수도 있다.The wiring drawn out from the lower metal may be located on the ground back via.
[0010][0010]
상기 하층 메탈로부터 인출되는 배선은, 솎아내진 상기 상층 메탈에 적어도 3방이 둘러싸인 영역에 배치되어 있을 수도 있다.The wiring drawn out from the lower layer metal may be arranged in an area surrounded by at least three sides of the thinned upper layer metal.
[0011][0011]
상기 하층 메탈로부터 인출되는 배선은, 상기 상층 메탈의 높이까지 인출되도록 할 수도 있다.The wiring extending from the lower metal may be extended to the height of the upper metal.
[0012][0012]
상기 하층 메탈로부터 인출되는 배선에 패드를 형성하고, 상기 패드간을 와이어 본드로 접속할 수도 있다.Pads may be formed on wiring extending from the lower metal layer, and the pads may be connected with wire bonds.
[0013][0013]
상기 하층 메탈로부터 인출되는 배선에 패드를 형성하고, 상기 패드간을 메탈 배선으로 접속할 수도 있다.Pads may be formed on the wiring extending from the lower metal layer, and the pads may be connected with metal wiring.
[0014][0014]
또한, 상기 과제를 해결하기 위하여, 본 발명의 다른 관점에 의하면, 상기 고주파 증폭회로를 구비하는 것을 특징으로 하는, 통신장치가 제공된다.In addition, in order to solve the above problem, according to another aspect of the present invention, a communication device is provided, characterized by comprising the high-frequency amplification circuit.
[0015][0015]
이상 설명한 바와 같이 본 발명에 의하면, 에미터와 컬렉터간의 기생용량을 억제함과 함께, 고주파이고 고전력의 출력을 행하여도 열 상승을 억제하는 것이 가능한, 신규하고 개량된 전력증폭회로 및 통신장치를 제공할 수 있다.As explained above, according to the present invention, a new and improved power amplifier circuit and communication device are provided that can suppress the parasitic capacitance between the emitter and the collector and suppress heat rise even when outputting high power at high frequency. can do.
[0016]
[도 1]본 발명의 일 실시 형태에 따른 고주파전력 증폭기(10)를 평면도로 나타낸 설명도이다.
[도 2]본 발명의 일 실시 형태에 따른 고주파전력 증폭기(100)를 평면도로 나타낸 설명도이다.
[도 3]도 2에 나타낸 고주파전력 증폭기(100)의 단면을 모식적으로 나타낸 설명도이다.
[도 4]고주파전력 증폭기(100)의 단면을 모식적으로 나타낸 설명도이다.
[도 5]고주파전력 증폭기(100)의 단면을 모식적으로 나타낸 설명도이다.
[도 6]본 발명의 일 실시 형태에 따른 고주파전력 증폭기(100)를 구비하는 무선통신장치(1000)의 구성 예를 나타낸 설명도이다.[0016]
[Figure 1] is an explanatory diagram showing a high-
[Figure 2] is an explanatory diagram showing the high-
[FIG. 3] is an explanatory diagram schematically showing the cross section of the high-
[Figure 4] is an explanatory diagram schematically showing the cross section of the high-
[Figure 5] is an explanatory diagram schematically showing the cross section of the high-
[FIG. 6] is an explanatory diagram showing an example of the configuration of a
[0017][0017]
이하에 첨부 도면을 참조하면서, 본 발명의 호적한 실시의 형태에 대하여 상세하게 설명한다. 또한, 본 명세서 및 도면에 있어서, 실질적으로 동일한 기능 구성을 가지는 구성 요소에 대해서는, 동일한 부호를 부여함으로써 중복설명을 생략한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In addition, in this specification and drawings, components having substantially the same functional configuration are assigned the same reference numerals to omit redundant description.
[0018][0018]
<1. 배경><1. Background>
우선, 본 발명의 실시의 형태에 대하여 상세하게 설명하기 전에, 본 발명의 실시의 형태의 배경에 대하여 설명한다.First, before explaining the embodiment of the present invention in detail, the background of the embodiment of the present invention will be explained.
[0019][0019]
상기 서술한 바와 같이, 휴대전화 등에서, 무선통신을 행하는 안테나에 접속되는 전력증폭기의 트랜지스터는, 고주파이고 고전력의 출력이 요구된다. 고주파이고 고전력의 출력을 실현하기 위한 반도체 IC에서는, 작은 치수로 동일 레이아웃 패턴의 바이폴라 트랜지스터를 복수개 배열함으로써, 고전력의 출력을 얻고 있다.As described above, the transistor of a power amplifier connected to an antenna that performs wireless communication in a mobile phone or the like requires high frequency and high power output. In semiconductor ICs for realizing high-frequency, high-power output, high-power output is obtained by arranging a plurality of bipolar transistors with the same layout pattern in small dimensions.
[0020][0020]
바이폴라 트랜지스터의 집적회로를 이용하여 실현하는 전력증폭기에 있어서, 그 고주파이고 고전력을 출력하는 바이폴라 트랜지스터를, 동일 레이아웃 패턴으로 복수개 배열한 회로에 있어서, 고전력을 출력할 때는 에미터 및 컬렉터에 대전류가 흐른다. 에미터 및 컬렉터에 대전류를 흘리기 위해서는, 에미터 및 컬렉터는 비교적 굵은 배선으로 할 필요가 있다.In a power amplifier realized using an integrated circuit of bipolar transistors, a circuit in which a plurality of bipolar transistors that output high frequency and high power are arranged in the same layout pattern, when outputting high power, a large current flows through the emitter and collector. . In order to pass a large current through the emitter and collector, the emitter and collector need to be wired with relatively thick wires.
[0021][0021]
그러나, 에미터 및 컬렉터의 배선을 굵게 함으로써, 에미터와 컬렉터의 사이에는 큰 기생용량이 발생한다. 출력 정합회로의 임피던스 최적화에 의해 전력특성을 인출할 때에, 그 에미터와 컬렉터간의 기생용량이 원인으로, 전력특성이 제한되는 경우가 있다.However, by making the emitter and collector wiring thick, a large parasitic capacitance is generated between the emitter and the collector. When deriving power characteristics by optimizing the impedance of the output matching circuit, the power characteristics may be limited due to the parasitic capacitance between the emitter and collector.
[0022][0022]
또한, 고주파이고 고전력의 출력을 실현하기 위한 반도체 IC에서는, 작은 치수로 동일 레이아웃 패턴의 바이폴라 트랜지스터를 복수개 배열함으로써, 고전력의 출력을 얻는 경우가 많다. 그 바이폴라 트랜지스터에 있어서 고전력을 출력할 때, 큰 열이 발생한다. 그 열이 복수개 배열한 바이폴라 트랜지스터간에서 불균일하게 되어, 일부의 트랜지스터만 열적으로 발진하는 것과 같은, 동작상 불안정해지는 문제가 알려져 있다.Additionally, in semiconductor ICs for realizing high-frequency, high-power output, high-power output is often obtained by arranging a plurality of bipolar transistors with the same layout pattern in small dimensions. When the bipolar transistor outputs high power, a large amount of heat is generated. It is known that the heat becomes non-uniform among a plurality of bipolar transistors, causing operational instability, such as only some transistors thermally oscillating.
[0023][0023]
바이폴라 트랜지스터로 발생한 열을, 바이폴라 트랜지스터간에 균일하게 하기 위한 기술로서, 상기 비특허문헌 1에 개시된 종래기술을 이용해도, 비용상이나 실장상의 요구로부터, 반도체 IC의 치수를 작게 하기 위하여 트랜지스터의 밀도를 높여야 하므로, 열 상승을 억제하기 어렵다는 문제가 있었다.As a technology for equalizing the heat generated by bipolar transistors among the bipolar transistors, even if the prior art disclosed in
[0024][0024]
이에 본건 발명자는, 고주파이고 고전력의 출력을 실현하기 위하여, 작은 치수로 동일 레이아웃 패턴의 바이폴라 트랜지스터를 복수개 배열한 경우에, 바이폴라 트랜지스터간에 열을 균일하게 함으로써 특정 바이폴라 트랜지스터의 열 상승을 억제함과 함께, 에미터와 컬렉터간의 기생용량도 억제함으로써, 최대 출력전력이나 전력효율과 같은 전력특성을 향상시키는 것이 가능한 고주파 증폭회로의 기술에 대하여 예의 검토를 행하였다.Accordingly, in order to realize high-frequency and high-power output, the inventor of the present invention, when arranging a plurality of bipolar transistors of the same layout pattern with small dimensions, suppresses heat increase in a specific bipolar transistor by uniformizing heat among the bipolar transistors. , a detailed study was conducted on high-frequency amplification circuit technology that can improve power characteristics such as maximum output power and power efficiency by suppressing parasitic capacitance between the emitter and collector.
[0025][0025]
그 결과, 본건 발명자는, 이하에서 설명하는 바와 같이, 컬렉터의 상층 메탈을 소정의 범위에서 솎아냄으로써, 고주파이고 고전력의 출력을 실현하기 위하여, 작은 치수로 동일 레이아웃 패턴의 바이폴라 트랜지스터를 복수개 배열한 경우에, 바이폴라 트랜지스터간에 열을 균일하게 함으로써 특정 바이폴라 트랜지스터의 열 상승을 억제함과 함께, 에미터와 컬렉터간의 기생용량도 억제함으로써, 최대 출력전력이나 전력효율과 같은 전력특성을 향상시키는 것이 가능한 고주파 증폭회로를 고안하기에 이르렀다.As a result, the inventor of the present invention arranged a plurality of bipolar transistors of the same layout pattern with small dimensions in order to realize high frequency and high power output by thinning the upper layer metal of the collector within a predetermined range, as described below. High-frequency amplification that can improve power characteristics such as maximum output power and power efficiency by suppressing the heat rise of specific bipolar transistors by equalizing heat between bipolar transistors and suppressing parasitic capacitance between emitter and collector. I ended up devising a circuit.
[0026][0026]
이상, 본 발명의 실시의 형태의 배경에 대하여 설명하였다. 계속해서, 본 발명의 실시의 형태에 대하여 상세하게 설명한다.Above, the background of the embodiment of the present invention has been described. Next, embodiments of the present invention will be described in detail.
[0027][0027]
<2. 본 발명의 일실시형태><2. One embodiment of the present invention>
이하에 있어서, 본 발명의 실시의 형태에 따른 고주파 증폭회로의 예를 설명한다. 우선, 동일 레이아웃 패턴의 바이폴라 트랜지스터를 복수개 배열한 경우에, 컬렉터의 상층 메탈을 간단히 직사각형으로 솎아냄으로써, 에미터와 컬렉터간의 기생용량을 억제함과 함께, 바이폴라 트랜지스터간에 열을 균일하게 하는 것을 가능하게 한 고주파 증폭회로의 예를 나타낸다.Below, an example of a high-frequency amplifier circuit according to an embodiment of the present invention will be described. First, when multiple bipolar transistors of the same layout pattern are arranged, by simply thinning the upper layer metal of the collector into a rectangular shape, it is possible to suppress parasitic capacitance between the emitter and collector and equalize heat among the bipolar transistors. An example of a high-frequency amplifier circuit is shown.
[0028][0028]
도 1은, 본 발명의 일 실시 형태에 따른 고주파전력 증폭기(10)를 평면도로 나타낸 설명도이다. 도 1에 나타낸 것은, 실리콘 등의 반도체기판 상에 하층 메탈(11)을 형성하고, 하층 메탈(11)의 상부에 상층 메탈(12)을 형성한 고주파전력 증폭기(10)이다. 도 1에 나타낸 고주파전력 증폭기(10)는, 하층 메탈(11)을 바이폴라 트랜지스터의 에미터 배선, 상층 메탈(12)을 컬렉터 배선으로 하고 있다.Figure 1 is an explanatory diagram showing a high-
[0029][0029]
또한 도 1에는, 하층 메탈(11)에 의한 에미터 및 베이스(14)와, 상층 메탈(12)에 의한 컬렉터로 이루어진, 바이폴라 트랜지스터 패턴영역(13)을 나타내고 있다.Also, Figure 1 shows a bipolar
[0030][0030]
도 1에 나타낸 고주파전력 증폭기(10)는, 상층 메탈(12)이 하층 메탈(11) 상에서 전부 덮여 있는 것이 아니라, 상층 메탈(12)을 소정의 범위에서 솎아내고 있다. 도 1에 나타낸 예에서는, 형상이 직사각형이 되도록 상층 메탈(12)을 솎아내고 있다. 물론, 도면 중에 나타낸 각 메탈의 크기나, 상층 메탈(12)을 솎아낼 때의 형상이나 면적은, 도 1에 나타낸 예로 한정되는 것은 아니다.In the high-
[0031][0031]
바이폴라 트랜지스터 패턴영역(13)에서 형성되는 복수의 바이폴라 트랜지스터에 있어서, 고전력을 출력할 때에 큰 열이 발생한다. 이 열은, 고주파전력 증폭기(10)의 양단(도면의 상하단)에서는 그다지 발생하지 않고, 중앙 부분으로 갈수록 보다 많이 발생하게 된다.In the plurality of bipolar transistors formed in the bipolar
[0032][0032]
상층 메탈(12)을 솎아낼 때는, 도 1에 나타낸 바와 같이, 도면의 상하 방향으로, 솎아내진 영역과 솎아내지 않은 영역이 교대로 나타나도록 솎아내는 것이 바람직하다. 이와 같이 상층 메탈(12)을 솎아냄으로써, 바이폴라 트랜지스터 패턴영역(13)에서 형성되는 바이폴라 트랜지스터간에 열을 균일하게 하는 것이 가능해진다. 또한 도 1에 나타낸 바와 같이 상층 메탈(12)을 솎아냄으로써, 에미터와 컬렉터간의 기생용량을 억제할 수 있게 되어 있다.When thinning the
[0033][0033]
또한 도 1에서는, 도면의 우측에 바이폴라 트랜지스터 패턴영역(13)이 마련된 고주파전력 증폭기(10)를 나타내고 있으나, 도시되지 않은 도면의 좌측에도, 마찬가지로, 하층 메탈(11)에 의한 에미터 및 베이스(14)와, 상층 메탈(12)에 의한 컬렉터로 이루어진, 바이폴라 트랜지스터 패턴영역이 마련될 수도 있다.In addition, Figure 1 shows a high-
[0034][0034]
도 1에 나타낸 바와 같이, 상층 메탈(12)을 소정의 범위에서 솎아냄으로써, 도 1에 나타낸 고주파전력 증폭기(10)는, 에미터와 컬렉터간의 기생용량을 억제할 수 있다. 이 도 1에 나타낸 바와 같은, 상층 메탈(12)이 소정의 범위에서 솎아내진 고주파전력 증폭기(10)에서도, 바이폴라 트랜지스터간의 열을 균일하게 함과 함께, 에미터와 컬렉터간의 기생용량을 억제하는 것이 가능하게 된다.As shown in FIG. 1, by thinning the
[0035][0035]
다른 고주파 증폭회로의 예를 나타낸다. 도 2는, 본 발명의 일 실시 형태에 따른 고주파전력 증폭기(100)를 평면도로 나타낸 설명도이다. 도 2에 나타낸 것은, 실리콘 등의 반도체기판 상에 하층 메탈(101)을 형성하고, 하층 메탈(101)의 상부에 상층 메탈(102)을 형성한 고주파전력 증폭기(100)이다. 도 2에 나타낸 고주파전력 증폭기(100)는, 하층 메탈(101)을 바이폴라 트랜지스터의 에미터 배선, 상층 메탈(102)을 컬렉터 배선으로 하고 있다.Shows examples of other high-frequency amplifier circuits. Figure 2 is an explanatory diagram showing a high
[0036][0036]
또한 도 2에는, 하층 메탈(101)에 의한 에미터 및 베이스(104)와, 상층 메탈(102)에 의한 컬렉터로 이루어진, 바이폴라 트랜지스터 패턴영역(103)을 나타내고 있다.Additionally, FIG. 2 shows a bipolar
[0037][0037]
도 2에 나타낸 고주파전력 증폭기(100)는, 상층 메탈(102)이 하층 메탈(101) 상에서 전부 덮여 있는 것이 아니라, 상층 메탈(102)을 소정의 범위에서 솎아내고 있다. 도 2에 나타낸 예에서는, 형상이 직사각형이 되도록 상층 메탈(102)을 솎아내고 있다. 물론, 도면 중에 나타낸 각 메탈의 크기나, 상층 메탈(102)을 솎아낼 때의 형상이나 면적은, 도 2에 나타낸 예로 한정되는 것은 아니다.In the high-
[0038][0038]
나아가 도 2에 나타낸 고주파전력 증폭기(100)는, 상층 메탈(102)이 솎아내져 있는 영역에, 하층 메탈(101)로부터 에미터 배선을 상층 메탈(102)의 높이까지 인출하고 있다. 이와 같이, 하층 메탈(101)로부터 에미터 배선을 상층 메탈(102)의 높이까지 인출함으로써, 바이폴라 트랜지스터 패턴영역(103)에서 형성되는 바이폴라 트랜지스터로 발생한 열을, 도 1에 나타낸 고주파전력 증폭기(10)와 비교했을 때, 더욱 효율적으로 외부에 방출시키는 것이 가능해진다.Furthermore, in the high-
[0039][0039]
또한 도 2에 나타낸 예에서는, 상층 메탈(102)의 높이까지 인출되어 있는 에미터 배선은, 상층 메탈(102)의 컬렉터 배선에 사방을 둘러싸여 있지만, 에미터 배선은, 적어도 3방이 컬렉터 배선에 둘러싸여 있는 것과 같은 형태일 수도 있다.Additionally, in the example shown in FIG. 2, the emitter wiring extending to the height of the
[0040][0040]
또한 도 2에 나타낸 고주파전력 증폭기(100)는, 상층 메탈(102)이 솎아내져 있는 영역에, 하층 메탈(101)로부터 에미터 배선을 상층 메탈(102)의 높이까지 인출하고 있으나, 그 상층 메탈(102)의 높이까지 인출하는 에미터 배선은, 백비어(105)의 바로 위가 되도록 인출되어 있다.In addition, the high-
[0041][0041]
도 3은, 도 2에 나타낸 고주파전력 증폭기(100)의 단면을 모식적으로 나타낸 설명도이다. 도 3에 나타낸 바와 같이, 고주파전력 증폭기(100)는, 상층 메탈(102)이 소정의 범위에서 솎아내져 있으며, 상층 메탈(102)이 솎아내져 있는 영역에, 하층 메탈(101)로부터 에미터 배선을 상층 메탈(102)의 높이까지 인출하고 있다. 물론, 도면 중에 나타낸 각 메탈의 크기나 폭은, 도면에 나타낸 것으로 한정되는 것은 아니다.FIG. 3 is an explanatory diagram schematically showing a cross section of the high-
[0042][0042]
나아가 도 3에 나타낸 바와 같이, 고주파전력 증폭기(100)는, 상층 메탈(102)의 높이까지 인출하는 에미터 배선은, 반도체기판(110)에 형성되는 백비어(105)의 바로 위가 되도록 인출되어 있다.Furthermore, as shown in FIG. 3, in the high-
[0043][0043]
도 2 및 도 3에 나타낸 바와 같이, 상층 메탈(102)을 소정의 범위에서 솎아냄과 함께, 상층 메탈(102)이 솎아내져 있는 영역에, 하층 메탈(101)로부터 에미터 배선을 상층 메탈(102)의 높이까지 인출함으로써, 도 2 및 도 3에 나타낸 고주파전력 증폭기(100)는, 에미터와 컬렉터간의 기생용량을 억제할 수 있다.2 and 3, the
[0044][0044]
그리고, 도 2 및 도 3에 나타낸 고주파전력 증폭기(100)는, 상층 메탈(102)을 소정의 범위에서 솎아냄과 함께, 상층 메탈(102)이 솎아내져 있는 영역에, 하층 메탈(101)로부터 에미터 배선을 상층 메탈(102)의 높이까지 인출함으로써, 바이폴라 트랜지스터 패턴영역(103)에서 형성되는 바이폴라 트랜지스터로 발생한 열을, 도 1에 나타낸 고주파전력 증폭기(10)와 비교했을 때, 더욱 효율적으로 외부에 방출시키는 것이 가능하게 된다.Then, the high-
[0045][0045]
나아가 도 2 및 도 3에 나타낸 고주파전력 증폭기(100)는, 반도체기판(110)에 형성되는 백비어(105)의 바로 위에 위치하도록, 상층 메탈(102)의 높이까지 인출하는 에미터 배선을 형성하고 있다. 이와 같이 에미터 배선을 형성함으로써, 도 2 및 도 3에 나타낸 고주파전력 증폭기(100)는, 바이폴라 트랜지스터 패턴영역(103)에서 형성되는 바이폴라 트랜지스터로 발생한 열을 백비어(105)에 방출하는 것이 가능해진다.Furthermore, the high-
[0046][0046]
따라서 도 2 및 도 3에 나타낸 고주파전력 증폭기(100)는, 바이폴라 트랜지스터 패턴영역(103)에서 형성되는 바이폴라 트랜지스터로 발생한 열을, 도 1에 나타낸 고주파전력 증폭기(10)와 비교했을 때, 더욱 효율적으로 외부에 방출시키는 것이 가능하게 된다.Therefore, the high-
[0047][0047]
고주파전력 증폭기의 다른 예를 나타낸다. 도 4는, 고주파전력 증폭기(100)의 단면을 모식적으로 나타낸 설명도이다. 도 4에 나타낸 것은, 도 3에 나타낸 고주파전력 증폭기(100)의, 상층 메탈(102)의 높이까지 인출한 에미터 배선 상에, 패드(111)를 배치한 것이다. 물론, 도면 중에 나타낸 각 메탈의 크기나 폭은, 도면에 나타낸 것으로 한정되는 것은 아니다.Shows another example of a high-frequency power amplifier. FIG. 4 is an explanatory diagram schematically showing a cross section of the high-
[0048][0048]
도 4에 나타낸 고주파전력 증폭기(100)는, 상층 메탈(102)의 높이까지 인출한 에미터 배선 상에 형성된 복수의 패드(111)의 사이를, 예를 들어 와이어 본드(112)로 접속함으로써, 도 3에 나타낸 고주파전력 증폭기(100)와 비교했을 때, 보다 열적으로 안정되어 동작할 수 있다.The high-
[0049][0049]
고주파전력 증폭기의 다른 예를 나타낸다. 도 5는, 고주파전력 증폭기(100)의 단면을 모식적으로 나타낸 설명도이다. 도 5에 나타낸 것은, 도 3에 나타낸 고주파전력 증폭기(100)의, 상층 메탈(102)의 높이까지 인출한 에미터 배선의 더욱 상층에 메탈 배선(121)을 배치한 것이다. 물론, 도면 중에 나타낸 각 메탈의 크기나 폭은, 도면에 나타낸 것으로 한정되는 것은 아니다.Shows another example of a high-frequency power amplifier. FIG. 5 is an explanatory diagram schematically showing a cross section of the high-
[0050][0050]
도 5에 나타낸 고주파전력 증폭기(100)는, 메탈 배선(121)에 의해, 상층 메탈(102)의 높이까지 인출한 에미터 배선끼리를 접속함으로써, 도 3에 나타낸 고주파전력 증폭기(100)와 비교했을 때, 보다 열적으로 안정되어 동작할 수 있다.The high-
[0051][0051]
계속해서, 본 발명의 일 실시 형태에 따른 고주파전력 증폭기(100)를 구비하는 무선통신장치의 구성 예에 대하여 설명한다. 도 6은, 본 발명의 일 실시 형태에 따른 고주파전력 증폭기(100)를 구비하는 무선통신장치(1000)의 구성 예를 나타낸 설명도이다.Next, a configuration example of a wireless communication device including the high-
[0052][0052]
도 6에 나타낸 무선통신장치(1000)는, 신시사이저(1010)와 변조회로(1020)와 고주파증폭기(1030, 1070)와 필터(1040, 1080)와 아이솔레이터(1050)와 듀플렉서(1060)와 복조회로(1090)와 안테나(1100)를 포함하여 구성된다. 고주파증폭기(1030, 1070)로서, 본 발명의 일 실시 형태에 따른 고주파전력 증폭기(100)를 구비한다.The
[0053][0053]
신시사이저(1010)는, 변조회로(1020)에서의 송신신호의 변조나, 복조회로(1090)에서의 수신신호의 복조에 이용되는 신호를 출력한다. 변조회로는, 공급되는 송신신호를 소정의 송신주파수의 송신신호로 변환한다. 고주파증폭기(1030)는, 변조회로(1020)의 출력신호를 증폭한다. 필터(1040)는, 예를 들어 밴드패스필터로 구성되고, 고주파증폭기(1030)로 증폭된 고주파 신호로부터, 송신파대역의 신호를 추출한다. 아이솔레이터(1050)는, 필터(1040)의 출력신호를 듀플렉서(1060)에 한 방향으로 공급한다.The
[0054][0054]
듀플렉서(1060)는, 아이솔레이터(1050)의 출력단자에 접속되는 단자, 고주파증폭기(1070)의 입력단자에 접속되는 단자, 안테나(1100)에 접속되는 단자의 3단자를 가진다.The
[0055][0055]
고주파증폭기(1070)는, 안테나(1100)로 수신되고, 듀플렉서(1060)로부터 출력되는 신호를 증폭한다. 필터(1080)는, 예를 들어 밴드패스필터로 구성되고, 고주파증폭기(1070)의 출력신호로부터 송신파대역의 신호를 추출한다. 복조회로(1090)는, 필터(1080)로 추출된 신호와 신시사이저(1010)로부터 공급되는 국부발진신호를 혼합함으로써 신호를 복조한다.The high-
[0056][0056]
본 발명의 일 실시 형태에 따른 고주파전력 증폭기(100)를 구비하는 무선통신장치는 이러한 예로 한정되는 것은 아니다. 마이크로파대역의 신호를 증폭하는 고주파전력 증폭기가 이용되는 것이면 도 6에 나타낸 것 이외에도 적용이 가능하다. 본 발명의 일 실시 형태에 따른 고주파전력 증폭기(100)를 구비하는 무선통신장치는, 저전압 동작화, 고효율화, 소형ㅇ경량화를 도모하는 것이 가능해진다.The wireless communication device including the high-
[0057][0057]
<3. 정리><3. Summary>
이상 설명한 바와 같이 본 발명의 일 실시 형태에 의하면, 상층 메탈(102)을 소정의 범위에서 솎아냄과 함께, 상층 메탈(102)이 솎아내져 있는 영역에, 하층 메탈(101)로부터 에미터 배선을 상층 메탈(102)의 높이까지 인출하고 있는 고주파전력 증폭기(100)가 제공된다.As described above, according to one embodiment of the present invention, the
[0058][0058]
본 발명의 일 실시 형태에 따른 고주파전력 증폭기(100)는, 이와 같이 상층 메탈(102)을 소정의 범위에서 솎아냄과 함께, 상층 메탈(102)이 솎아내져 있는 영역에, 하층 메탈(101)로부터 에미터 배선을 상층 메탈(102)의 높이까지 인출함으로써, 바이폴라 트랜지스터 패턴영역(103)에서 형성되는 바이폴라 트랜지스터로 발생한 열을 외부에 효율적으로 방출시키는 것이 가능하게 된다.The high-
[0059][0059]
또한 상기 실시 예에서는, 에미터의 배선이 하층 메탈, 컬렉터의 배선이 상층 메탈인 예를 나타냈지만, 본 발명은 이러한 예로 한정되지 않는다. 컬렉터의 배선이 하층 메탈, 에미터의 배선이 상층 메탈일 수도 있다.In addition, in the above embodiment, an example is shown in which the emitter wiring is a lower layer metal and the collector wiring is an upper layer metal, but the present invention is not limited to this example. The collector wiring may be a lower metal layer, and the emitter wiring may be an upper metal layer.
[0060][0060]
이상, 첨부 도면을 참조하면서 본 발명의 호적한 실시형태에 대하여 상세하게 설명하였으나, 본 발명은 이러한 예로 한정되지 않는다. 본 발명이 속하는 기술분야에 있어서의 통상의 지식을 갖는 자라면, 특허 청구의 범위에 기재된 기술적 사상의 범주 내에 있어서, 각종의 변경 예 또는 수정 예에 상도할 수 있는 것은 분명하며, 이들에 대해서도, 당연히 본 발명의 기술적 범위에 속하는 것으로 이해된다.Although preferred embodiments of the present invention have been described in detail with reference to the accompanying drawings, the present invention is not limited to these examples. It is clear that those skilled in the art in the technical field to which the present invention pertains can imagine various changes or modifications within the scope of the technical idea described in the patent claims, and these are also: Naturally, it is understood to fall within the technical scope of the present invention.
[0061]
10: 고주파전력 증폭기
11: 하층 메탈
12: 상층 메탈
13: 바이폴라 트랜지스터 패턴영역
14: 베이스
100: 고주파전력 증폭기
101: 하층 메탈
102: 상층 메탈
103: 바이폴라 트랜지스터 패턴영역
104: 베이스
105: 백비어
110: 반도체기판
111: 패드
112: 와이어본드
121: 메탈 배선
1000: 무선통신장치
1010: 신시사이저
1020: 변조회로
1030: 고주파증폭기
1040: 필터
1050: 아이솔레이터
1060: 듀플렉서
1070: 고주파증폭기
1080: 필터
1090: 복조회로
1100: 안테나[0061]
10: High frequency power amplifier
11: Lower metal
12: Upper metal
13: Bipolar transistor pattern area
14: base
100: High frequency power amplifier
101: Lower metal
102: Upper metal
103: Bipolar transistor pattern area
104: base
105: Back Beer
110: Semiconductor substrate
111: pad
112: wire bond
121: metal wiring
1000: wireless communication device
1010: synthesizer
1020: Modulation circuit
1030: High frequency amplifier
1040: Filter
1050: Isolator
1060: Duplexer
1070: High frequency amplifier
1080: Filter
1090: demodulation circuit
1100: Antenna
Claims (7)
상기 하층 메탈의 상부에 형성되고, 컬렉터 또는 에미터가 배선되는 상층 메탈을 구비하고,
상기 상층 메탈을 면적적으로 솎아내고, 상기 상층 메탈을 솎아낸 영역에 상기 하층 메탈의 배선을 인출하고,
상기 하층 메탈로부터 인출되는 배선 상에 패드를 형성하고, 패드간을 서로 접속시킨 것을 특징으로 하는, 고주파 증폭회로.A lower metal layer on which the emitter or collector is wired,
An upper metal layer is formed on the lower metal layer and a collector or emitter is wired,
The upper layer metal is thinned out in area, and the wiring of the lower layer metal is drawn into the area where the upper layer metal was thinned,
A high-frequency amplifier circuit characterized in that pads are formed on wiring extending from the lower metal layer, and the pads are connected to each other.
상기 하층 메탈로부터 인출되는 배선은, 그라운드의 백비어 상에 위치하는 것을 특징으로 하는, 고주파 증폭회로.According to paragraph 1,
A high-frequency amplifier circuit, characterized in that the wiring drawn from the lower metal is located on the ground back via.
상기 하층 메탈로부터 인출되는 배선은, 솎아내진 상기 상층 메탈에 적어도 3방이 둘러싸인 영역에 배치되는 것을 특징으로 하는, 고주파 증폭회로.According to paragraph 1,
A high-frequency amplifier circuit, characterized in that the wiring drawn from the lower layer metal is arranged in an area surrounded at least three ways by the thinned upper layer metal.
상기 하층 메탈로부터 인출되는 배선은, 상기 상층 메탈의 높이까지 인출되는 것을 특징으로 하는, 고주파 증폭회로.According to paragraph 1,
A high-frequency amplifier circuit, characterized in that the wiring drawn from the lower metal layer extends to the height of the upper metal layer.
상기 패드간을 와이어 본드로 접속시킨 것을 특징으로 하는, 고주파 증폭회로.According to paragraph 1,
A high-frequency amplifier circuit characterized in that the pads are connected by wire bonds.
상기 패드간을 메탈 배선으로 접속시킨 것을 특징으로 하는, 고주파 증폭회로.According to paragraph 1,
A high-frequency amplifier circuit characterized in that the pads are connected with metal wiring.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160067072A KR102585867B1 (en) | 2016-05-31 | 2016-05-31 | Power amplifier circuit and communication apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160067072A KR102585867B1 (en) | 2016-05-31 | 2016-05-31 | Power amplifier circuit and communication apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170135322A KR20170135322A (en) | 2017-12-08 |
| KR102585867B1 true KR102585867B1 (en) | 2023-10-05 |
Family
ID=60920073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160067072A Active KR102585867B1 (en) | 2016-05-31 | 2016-05-31 | Power amplifier circuit and communication apparatus |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102585867B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007243140A (en) * | 2006-02-09 | 2007-09-20 | Renesas Technology Corp | Semiconductor device, electronic device, and manufacturing method of semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3992038B2 (en) * | 2004-11-16 | 2007-10-17 | セイコーエプソン株式会社 | Electronic element mounting method, electronic device manufacturing method, circuit board, electronic device |
-
2016
- 2016-05-31 KR KR1020160067072A patent/KR102585867B1/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007243140A (en) * | 2006-02-09 | 2007-09-20 | Renesas Technology Corp | Semiconductor device, electronic device, and manufacturing method of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20170135322A (en) | 2017-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108233876B (en) | Doherty Amplifier and Amplifier Module with Parallel Inductor Circuit | |
| US9306514B2 (en) | Hybrid power amplifier comprising heterojunction bipolar transistors (HBTs) and complementary metal oxide semiconductor (CMOS) devices | |
| US10284146B2 (en) | Amplifier die with elongated side pads, and amplifier modules that incorporate such amplifier die | |
| US11050395B2 (en) | Radio frequency (RF) amplifier | |
| US9503030B2 (en) | Radio frequency power amplifier | |
| CN109643976B (en) | Packaged RF Power Amplifier with High Power Density | |
| CN108364946B (en) | Semiconductor chip | |
| JP2020535701A (en) | RF amplifier package with bias strip | |
| JP3539549B2 (en) | Semiconductor device | |
| KR102549667B1 (en) | Semiconductor package with integrated harmonic termination feature | |
| US11336234B2 (en) | Power amplifier circuit | |
| US9553549B2 (en) | Hybrid power amplifier having electrical and thermal conduction path | |
| CN117678156A (en) | Doherty power amplifier | |
| JP2020088468A (en) | Amplifier and amplifier | |
| KR102585867B1 (en) | Power amplifier circuit and communication apparatus | |
| US9589865B2 (en) | Power amplifier die having multiple amplifiers | |
| US10825785B2 (en) | Semiconductor device | |
| JP3238560U (en) | Integrated package electronic device structure | |
| JP2016111100A (en) | Power amplifier circuit and communication device | |
| JP2000106386A (en) | High frequency amplifier | |
| US20220311392A1 (en) | High output power density radio frequency transistor amplifiers in flat no-lead overmold packages | |
| JP2015082514A (en) | Semiconductor module | |
| KR20150137033A (en) | Hbt (hybrid power amplifier comprising heterojunction bipolar transistor) and cmos (complementary metal oxide semiconductor) device | |
| Mori et al. | A GSM900/DCS1800 dual-band MMIC power amplifier using outside-base/center-via-hole layout multifinger HBT |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20160531 |
|
| PG1501 | Laying open of application | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20210426 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20160531 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20230220 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20230829 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20230927 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20230927 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration |