KR102624142B1

KR102624142B1 - RFIC Assembled Antenna

Info

Publication number: KR102624142B1
Application number: KR1020220006994A
Authority: KR
Inventors: 김병남; 유홍일; 박철근; 김경환; 김규태
Original assignee: 주식회사 센서뷰
Priority date: 2022-01-18
Filing date: 2022-01-18
Publication date: 2024-01-12
Anticipated expiration: 2042-01-18
Also published as: KR20230111321A

Abstract

RFIC 일체형 안테나가 개시된다. 개시된 안테나는 제1 금속 패턴, 상기 제1 금속 패턴에 형성되는 제1 슬롯, 상기 제1 슬롯과 연결되어 형성되는 제2 슬롯을 포함하며 상기 제2 슬롯 영역에 RFIC 칩이 결합되는 제1 레이어 기판; 상기 제1 레이어 기판 하부에 결합되며, 제2 금속 패턴, 상기 제2 금속 패턴에 형성되는 제3 슬롯을 포함하는 제2 레이어 기판; 상기 제2 레이어 기판에 비해 하부에 위치하며 방사 패치가 형성되는 제4 레이어 기판; 상기 제4 레이어 기판 하부에 결합되며 접지면이 형성되는 제5 레이어 기판을 포함하되, 상기 제1 슬롯 영역에는 상기 RFIC 칩과 연결되는 급전 패턴이 형성되고, 상기 제1 레이어 기판의 급전 패턴 영역에는 제1 비아홀이 형성되고, 상기 제2 레이어 기판에는 상기 제1 비아홀과 연결되는 제2 비아홀이 형성되며, 상기 방사 패치는 상기 제1 비아홀 및 상기 제2 비아홀을 통해 제공되는 급전 신호를 방사한다. 개시된 안테나는 RFIC 칩이 안테나와 일체화되는 구조를 가지기에 단말기의 사이즈를 감소시키고 제조 비용을 절감할 수 있는 장점이 있다. An RFIC integrated antenna is disclosed. The disclosed antenna includes a first metal pattern, a first slot formed in the first metal pattern, a second slot connected to the first slot, and a first layer substrate on which an RFIC chip is coupled to the second slot area. ; a second layer substrate coupled to a lower portion of the first layer substrate and including a second metal pattern and a third slot formed in the second metal pattern; a fourth layer substrate located lower than the second layer substrate and on which a radiation patch is formed; A fifth layer substrate is coupled to the lower part of the fourth layer substrate and forms a ground plane, wherein a power feeding pattern connected to the RFIC chip is formed in the first slot area, and a power feeding pattern area of the first layer substrate is formed. A first via hole is formed, a second via hole connected to the first via hole is formed in the second layer substrate, and the radiation patch radiates a power supply signal provided through the first via hole and the second via hole. The disclosed antenna has the advantage of reducing the size of the terminal and reducing manufacturing costs because it has a structure in which the RFIC chip is integrated with the antenna.

Description

RFIC Assembled Antenna}

본 발명은 안테나에 관한 것으로서, 더욱 상세하게는 RFIC 일체형 안테나에 관한 것이다. The present invention relates to an antenna, and more specifically to an RFIC-integrated antenna.

근래에 들어 5G 통신이 개시되었으며, 5G는 기존의 4G 통신과 비교하여 20GHz 이상의 밀리미터 웨이브 대역을 이용하여 통신을 수행한다. 밀리미터 웨이브 대역은 저주파 대역에 비해 매우 큰 감쇠 특성을 보이고 장애물에 의한 신호의 소실이 매우 큰 특성이 있다. Recently, 5G communication has been launched, and compared to existing 4G communication, 5G performs communication using a millimeter wave band of 20 GHz or higher. The millimeter wave band shows very large attenuation characteristics compared to the low-frequency band and has the characteristic of very large signal loss due to obstacles.

5G 대역에서는 매우 큰 용량의 IoT 데이터, 360도 영상 데이터, VR 데이터 및 다양한 종류의 빅 데이터를 이동통신 망을 통해 지원하며, 이러한 이유로 밀리미터 웨이브 대역을 이용한 통신은 필수적이다. In the 5G band, very large amounts of IoT data, 360-degree video data, VR data, and various types of big data are supported through mobile communication networks, and for this reason, communication using the millimeter wave band is essential.

밀리미터 웨이브 대역에서는 매우 큰 감쇠 특성을 가지게 되며 이로 인해 밀리미터 웨이브용 안테나는 높은 지향성을 요구한다. The millimeter wave band has very large attenuation characteristics, and because of this, millimeter wave antennas require high directivity.

한편, 밀리미터 웨이브 대역은 매우 높은 주파수 대역이기에 안테나의 사이즈 역시 작아진다. 종래의 단말기용 밀리미터 웨이브 대역 안테나는 단말기의 기판과 커넥터를 통해 연결되어 단말기의 기판에 실장된 RFIC 칩으로부터 급전 신호를 제공받았다. Meanwhile, because the millimeter wave band is a very high frequency band, the size of the antenna also becomes smaller. A conventional millimeter wave band antenna for a terminal is connected to the terminal's board through a connector and receives a feeding signal from an RFIC chip mounted on the terminal's board.

밀리미터 웨이브 대역의 안테나는 그 사이즈가 작기 때문에 커넥터 역시 미세한 정밀도를 가지는 커넥터가 요구되었으며, 밀리미터 웨이브 대역 안테나와 커넥터의 결합에도 정교한 작업이 요구되었다. 나아가, 커넥터의 사용으로 인해 단말 전체의 사이즈가 증가할 뿐만 아니라 제조 비용 역시 증가하는 문제점이 있었다. Because the millimeter wave band antenna is small in size, a connector with fine precision was also required, and sophisticated work was also required to combine the millimeter wave band antenna and connector. Furthermore, the use of connectors not only increases the overall size of the terminal, but also increases manufacturing costs.

본 발명의 목적은 커넥터를 통해 RFIC 칩과 연결되지 않고 RFIC 칩이 일체화되는 구조의 밀리미터 웨이브 대역 안테나를 제안한다. The purpose of the present invention is to propose a millimeter wave band antenna with a structure in which the RFIC chip is integrated without being connected to the RFIC chip through a connector.

본 발명의 다른 목적은 단말기의 사이즈를 감소시키고 제조 비용을 절감할 수 있는 밀리미터 웨이브 대역 안테나를 제안하는 것이다. Another object of the present invention is to propose a millimeter wave band antenna that can reduce the size of the terminal and reduce manufacturing costs.

상기 목적을 달성하기 위해 본 발명의 일 측면에 따르면, 제1 금속 패턴, 상기 제1 금속 패턴에 형성되는 제1 슬롯, 상기 제1 슬롯과 연결되어 형성되는 제2 슬롯을 포함하며 상기 제2 슬롯 영역에 RFIC 칩이 결합되는 제1 레이어 기판; 상기 제1 레이어 기판 하부에 결합되며, 제2 금속 패턴, 상기 제2 금속 패턴에 형성되는 제3 슬롯을 포함하는 제2 레이어 기판; 상기 제2 레이어 기판에 비해 하부에 위치하며 방사 패치가 형성되는 제4 레이어 기판; 상기 제4 레이어 기판 하부에 결합되며 접지면이 형성되는 제5 레이어 기판을 포함하되, 상기 제1 슬롯 영역에는 상기 RFIC 칩과 연결되는 급전 패턴이 형성되고, 상기 제1 레이어 기판의 급전 패턴 영역에는 제1 비아홀이 형성되고, 상기 제2 레이어 기판에는 상기 제1 비아홀과 연결되는 제2 비아홀이 형성되며, 상기 방사 패치는 상기 제1 비아홀 및 상기 제2 비아홀을 통해 제공되는 급전 신호를 방사하는 RFIC 일체형 안테나가 제공된다. According to one aspect of the present invention to achieve the above object, it includes a first metal pattern, a first slot formed in the first metal pattern, and a second slot connected to the first slot, and the second slot a first layer substrate to which an RFIC chip is coupled; a second layer substrate coupled to a lower portion of the first layer substrate and including a second metal pattern and a third slot formed in the second metal pattern; a fourth layer substrate located lower than the second layer substrate and on which a radiation patch is formed; A fifth layer substrate is coupled to the lower part of the fourth layer substrate and forms a ground plane, wherein a power feeding pattern connected to the RFIC chip is formed in the first slot area, and a power feeding pattern area of the first layer substrate is formed. A first via hole is formed, a second via hole connected to the first via hole is formed in the second layer substrate, and the radiation patch is an RFIC that radiates a feeding signal provided through the first via hole and the second via hole. An integrated antenna is provided.

상기 제2 레이어 기판 하부에 결합되는 제3 레이어 기판을 더 포함하며, 상기 제3 레이어 기판에는 상기 제2 비아홀과 연결되는 제3 비아홀이 형성되고, 상기 제4 레이어 기판은 상기 제3 레이어 기판 하부에 결합되고, 상기 방사 패치는 상기 제3 비아홀과 연결되어 급전 신호를 제공받는다. It further includes a third layer substrate coupled to a lower portion of the second layer substrate, wherein a third via hole connected to the second via hole is formed in the third layer substrate, and the fourth layer substrate is disposed below the third layer substrate. is coupled to, and the radiation patch is connected to the third via hole to receive a power supply signal.

상기 제1 슬롯과 상기 제3 슬롯은 상하로 정렬된다. The first slot and the third slot are aligned vertically.

상기 제1 슬롯과 상기 제3 슬롯은 동일한 형상과 크기를 가진다. The first slot and the third slot have the same shape and size.

상기 제4 레이어 기판에는 상기 방사 패치와 전기적으로 이격되는 기생 패치가 형성된다. A parasitic patch that is electrically spaced apart from the radiation patch is formed on the fourth layer substrate.

상기 기생 패치는 링 형상을 가지며, 상기 기생 패치에 형성된 원형 슬롯에 상기 방사 패치가 배치된다. The parasitic patch has a ring shape, and the radiating patch is disposed in a circular slot formed in the parasitic patch.

본 발명의 다른 측면에 따르면, 제1 금속 패턴, 상기 제1 금속 패턴에 형성되는 제1 슬롯, 상기 제1 슬롯과 연결되어 형성되는 제2 슬롯을 포함하며 상기 제2 슬롯 영역에 RFIC 칩이 결합되는 제1 레이어 기판; 상기 제1 레이어 기판 하부에 결합되며, 제2 금속 패턴, 상기 제2 금속 패턴에 형성되는 제3 슬롯을 포함하는 제2 레이어 기판; 상기 제2 레이어 기판 하부에 결합되는 제3 레이어 기판; 상기 제3 레이어 기판에 비해 하부에 결합되며 방사 패치가 형성되는 제4 레이어 기판; 상기 제4 레이어 기판 하부에 결합되며 접지면이 형성되는 제5 레이어 기판을 포함하되, 상기 제1 슬롯 영역에는 상기 RFIC 칩과 연결되는 급전 패턴이 형성되고, 상기 제1 슬롯과 상기 제3 슬롯은 상하로 정렬되는 RFIC 일체형 안테나가 제공된다. According to another aspect of the present invention, it includes a first metal pattern, a first slot formed in the first metal pattern, and a second slot connected to the first slot, and an RFIC chip is coupled to the second slot area. a first layer substrate; a second layer substrate coupled to a lower portion of the first layer substrate and including a second metal pattern and a third slot formed in the second metal pattern; a third layer substrate coupled to the lower part of the second layer substrate; a fourth layer substrate coupled lower than the third layer substrate and forming a radiation patch; A fifth layer substrate is coupled to the lower part of the fourth layer substrate and forms a ground plane, wherein a power feeding pattern connected to the RFIC chip is formed in the first slot area, and the first slot and the third slot are An RFIC integrated antenna that is aligned vertically is provided.

본 발명에 의하면, RFIC 칩이 안테나와 일체화되는 구조를 가지기에 단말기의 사이즈를 감소시키고 제조 비용을 절감할 수 있는 장점이 있다. According to the present invention, since the RFIC chip has a structure integrated with the antenna, there is an advantage in reducing the size of the terminal and reducing manufacturing costs.

도 1은 본 발명의 제1 실시예에 따른 RFIC 일체형 안테나의 구조를 나타낸 분해 사시도.
도 2는 본 발명의 제1 실시예에 따른 RFIC 일체형 안테나에서 제1 레이어 기판의 평면도.
도 3은 본 발명의 제1 실시예에 따른 RFIC 일체형 안테나에서 제2 레이어 기판의 평면도.
도 4는 본 발명의 제1 실시예에 따른 RFIC 일체형 안테나에서 제3 레이어 기판의 평면도.
도 5는 본 발명의 제1 실시예에 따른 RFIC 일체형 안테나에서 제4 레이어 기판의 평면도.
도 6은 본 발명의 제1 실시예에 따른 RFIC 일체형 안테나에서 제5 레이어 기판의 평면도.
도 7은 본 발명의 제1 실시예에 따른 안테나에 RFIC가 결합된 상태의 분해 사시도.
도 8은 본 발명의 제1 실시예에 따른 안테나에 RFIC가 결합된 제1 레이어 기판의 평면도를 나타낸 도면.
도 9는 본 발명의 제1 실시예에 따른 RFIC 일체형 안테나가 기판상에 결합되는 일례를 나타낸 도면.
도 10은 본 발명의 일 실시예에 다른 RFIC 일체형 안테나의 방사 패턴의 일례를 나타낸 도면.
도 11은 본 발명의 제2 실시예에 따른 RFIC 일체형 안테나의 구조를 나타낸 분해 사시도.
도 12는 본 발명의 제1 실시예에 따른 RFIC 일체형 안테나에서 제4 레이어 기판의 평면도.1 is an exploded perspective view showing the structure of an RFIC integrated antenna according to a first embodiment of the present invention.
Figure 2 is a plan view of the first layer substrate in the RFIC integrated antenna according to the first embodiment of the present invention.
Figure 3 is a plan view of the second layer substrate in the RFIC integrated antenna according to the first embodiment of the present invention.
Figure 4 is a plan view of a third layer substrate in the RFIC integrated antenna according to the first embodiment of the present invention.
Figure 5 is a plan view of the fourth layer substrate in the RFIC integrated antenna according to the first embodiment of the present invention.
Figure 6 is a plan view of the fifth layer substrate in the RFIC integrated antenna according to the first embodiment of the present invention.
Figure 7 is an exploded perspective view of an RFIC coupled to an antenna according to the first embodiment of the present invention.
Figure 8 is a plan view of a first layer substrate with an RFIC coupled to an antenna according to the first embodiment of the present invention.
Figure 9 is a diagram showing an example of an RFIC-integrated antenna according to the first embodiment of the present invention being combined on a substrate.
Figure 10 is a diagram showing an example of a radiation pattern of an RFIC integrated antenna according to an embodiment of the present invention.
Figure 11 is an exploded perspective view showing the structure of an RFIC integrated antenna according to a second embodiment of the present invention.
Figure 12 is a plan view of the fourth layer substrate in the RFIC integrated antenna according to the first embodiment of the present invention.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. In order to fully understand the present invention, its operational advantages, and the objectives achieved by practicing the present invention, reference should be made to the accompanying drawings illustrating preferred embodiments of the present invention and the contents described in the accompanying drawings.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 그러나, 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 설명하는 실시예에 한정되는 것이 아니다. 그리고, 본 발명을 명확하게 설명하기 위하여 설명과 관계없는 부분은 생략되며, 도면의 동일한 참조부호는 동일한 부재임을 나타낸다. Hereinafter, the present invention will be described in detail by explaining preferred embodiments of the present invention with reference to the accompanying drawings. However, the present invention may be implemented in many different forms and is not limited to the described embodiments. In order to clearly explain the present invention, parts that are not relevant to the description are omitted, and the same reference numerals in the drawings indicate the same members.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 “포함”한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라, 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 “...부”, “...기”, “모듈”, “블록” 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다. Throughout the specification, when it is said that a part “includes” a certain element, this does not mean excluding other elements, but may further include other elements, unless specifically stated to the contrary. In addition, terms such as “…unit”, “…unit”, “module”, and “block” used in the specification refer to a unit that processes at least one function or operation, which is hardware, software, or hardware. and software.

도 1은 본 발명의 제1 실시예에 따른 RFIC 일체형 안테나의 구조를 나타낸 분해 사시도이고, 도 2는 본 발명의 제1 실시예에 따른 RFIC 일체형 안테나에서 제1 레이어 기판의 평면도이며, 도 3은 본 발명의 제1 실시예에 따른 RFIC 일체형 안테나에서 제2 레이어 기판의 평면도이고, 도 4는 본 발명의 제1 실시예에 따른 RFIC 일체형 안테나에서 제3 레이어 기판의 평면도이며, 도 5는 본 발명의 제1 실시예에 따른 RFIC 일체형 안테나에서 제4 레이어 기판의 평면도이고, 도 6은 본 발명의 제1 실시예에 따른 RFIC 일체형 안테나에서 제5 레이어 기판의 평면도이다. Figure 1 is an exploded perspective view showing the structure of an RFIC-integrated antenna according to a first embodiment of the present invention, Figure 2 is a plan view of the first layer substrate in the RFIC-integrated antenna according to a first embodiment of the present invention, and Figure 3 is FIG. 4 is a plan view of the third layer substrate in the RFIC integrated antenna according to the first embodiment of the present invention, FIG. 5 is a plan view of the third layer substrate in the RFIC integrated antenna according to the first embodiment of the present invention, and FIG. 5 is a plan view of the third layer substrate in the RFIC integrated antenna according to the first embodiment of the present invention. is a plan view of the fourth layer substrate in the RFIC integrated antenna according to the first embodiment of the present invention, and Figure 6 is a plan view of the fifth layer substrate in the RFIC integrated antenna according to the first embodiment of the present invention.

도 1 내지 도 6은는 설명의 편의를 위해 RFIC 칩이 결합되지 않은 상태의 구조가 도시되어 있으며, RFIC 칩이 결합된 상태의 구조는 별도의 도면을 참조하여 설명한다. 1 to 6 illustrate the structure without the RFIC chip attached for convenience of explanation, and the structure with the RFIC chip attached will be described with reference to separate drawings.

도 1을 참조하면, 본 발명의 제1 실시예에 따른 RFIC 일체형 안테나는 제1 레이어 기판 내지 제5 레이어 기판(100, 200, 300, 400, 500)을 포함할 수 있다. 본 발명의 RFIC 일체형 안테나를 위한 멀티 레이어 구조는 멀티 레이어 PCB를 이용하여 구현될 수 있을 것이다. Referring to FIG. 1, the RFIC integrated antenna according to the first embodiment of the present invention may include a first to fifth layer substrate (100, 200, 300, 400, and 500). The multi-layer structure for the RFIC integrated antenna of the present invention may be implemented using a multi-layer PCB.

도 1에는 5개의 레이어로 이루어진 경우가 도시되어 있으나, 필요에 따라 레이어의 개수가 달라질 수 있다는 점은 당업자에게 있어 자명할 것이다. 예를 들어, 필요에 따라 제3 레이어 기판(300)은 구비되지 않아도 무방하다. Although FIG. 1 shows a case consisting of five layers, it will be obvious to those skilled in the art that the number of layers may vary depending on need. For example, if necessary, the third layer substrate 300 may not be provided.

도 1 및 도 2를 참조하면, 제1 레이어 기판(100)에는 제1 금속 패턴(110)이 형성된다. 제1 금속 패턴(110)은 전기적으로 접지 전위를 가질 수 있다. Referring to Figures 1 and 2, a first metal pattern 110 is formed on the first layer substrate 100. The first metal pattern 110 may have an electrical ground potential.

제1 금속 패턴(100)에는 제1 슬롯(120) 및 제2 슬롯(130)이 형성된다. 제1 슬롯(120) 및 제2 슬롯(130)은 제1 금속 패턴(110)의 금속 영역 중 일부를 제거함으로써 형성된다. 제1 슬롯(120)과 제2 슬롯(130)은 서로 연결된다. A first slot 120 and a second slot 130 are formed in the first metal pattern 100. The first slot 120 and the second slot 130 are formed by removing a portion of the metal area of the first metal pattern 110. The first slot 120 and the second slot 130 are connected to each other.

제2 슬롯(130) 영역은 RFIC 칩이 놓여지는 영역이다. 제2 슬롯(130)에 RFIC 칩이 결합된 구조는 별도의 도면을 통해 설명한다. 제1 슬롯(120) 내부에는 급전 패턴(140)이 형성된다. The second slot 130 area is an area where the RFIC chip is placed. The structure in which the RFIC chip is coupled to the second slot 130 will be explained through separate drawings. A power feeding pattern 140 is formed inside the first slot 120.

급전 패턴(140)은 제2 슬롯(130) 영역에 놓여진 RFIC 칩과 전기적으로 연결되어 RFIC 칩으로부터 급전 신호를 제공받는다. 급전 패턴(140)은 제4 레이어 기판(400)에 형성된 방사 패치(410)에 급전 신호를 제공하는 기능을 한다. The feeding pattern 140 is electrically connected to the RFIC chip placed in the second slot 130 area and receives a feeding signal from the RFIC chip. The feeding pattern 140 functions to provide a feeding signal to the radiation patch 410 formed on the fourth layer substrate 400.

제1 슬롯(120)은 제4 레이어 기판(400)에 형성된 방사 패치(410)가 보다 높은 이득으로 RF 신호를 방사할 수 있도록 하기 위해 형성된다. 도 1 및 도 2에는 원형의 급전 패턴이 도시되어 있으나 이는 예시적인 것이며, 급전 패턴은 원형 이외에도 댜양한 형상을 가질 수 있을 것이다. The first slot 120 is formed to enable the radiation patch 410 formed on the fourth layer substrate 400 to radiate an RF signal with higher gain. 1 and 2 show a circular power supply pattern, but this is an example, and the power supply pattern may have various shapes other than the circular shape.

제1 기판(100)에는 제1 비아홀(150)이 형성되며, 구체적으로 제1 비아홀(150)은 급전 패턴(140)에 형성된다. 제1 비아홀(150)은 급전 패턴(140)의 급전 신호를 방사 패치(410)에 전달하기 위해 형성된다. A first via hole 150 is formed in the first substrate 100, and specifically, the first via hole 150 is formed in the power feeding pattern 140. The first via hole 150 is formed to transmit the feeding signal of the feeding pattern 140 to the radiation patch 410.

제1 슬롯(120)과 제2 슬롯(130)은 서로 연결되지만 폭과 사이즈는 상이하다. 제1 슬롯(120)의 크기는 요구되는 빔폭에 기초하여 결정될 수 있으며, 제2 슬롯(130)의 크기는 RFIC 칩의 크기에 기초하여 결정될 수 있다. The first slot 120 and the second slot 130 are connected to each other, but have different widths and sizes. The size of the first slot 120 may be determined based on the required beam width, and the size of the second slot 130 may be determined based on the size of the RFIC chip.

급전 패턴(140)의 일부는 RFIC 칩과의 연결을 위해 제2 슬롯(130) 영역으로 연장된다. A portion of the power feeding pattern 140 extends to the second slot 130 area for connection to the RFIC chip.

제2 레이어 기판(200)에는 제2 금속 패턴(210)이 형성된다. 제2 금속 패턴(210)은 전기적으로 접지 전위를 가질 수 있다. 제2 금속 패턴(210)에는 제3 슬롯(220)이 형성된다. A second metal pattern 210 is formed on the second layer substrate 200. The second metal pattern 210 may have an electrical ground potential. A third slot 220 is formed in the second metal pattern 210.

제3 슬롯(220)은 제1 슬롯(120)과 상하로 중첩되도록 형성되는 것이 바람직하다. 본 발명의 일 실시예에 따르면, 제1 슬롯(120)과 제3 슬롯(220)은 동일한 형상 및 동일한 사이즈를 가질 수 있다. The third slot 220 is preferably formed to overlap the first slot 120 vertically. According to one embodiment of the present invention, the first slot 120 and the third slot 220 may have the same shape and the same size.

제3 슬롯(220)은 제1 슬롯(120)과 중첩되어 방사 패치(410)에서 방사되는 신호의 이득을 향상시키는 기능을 한다. The third slot 220 overlaps with the first slot 120 and functions to improve the gain of the signal radiated from the radiating patch 410.

제3 슬롯(220) 내부에는 제2 비아홀(230)이 형성된다. 제2 비아홀(230)은 제1 비아홀(150)과 상하로 정렬되어 제1 비아홀(150)과 제2 비아홀(230)은 전기적으로 연결된다. A second via hole 230 is formed inside the third slot 220. The second via hole 230 is aligned vertically with the first via hole 150, and the first via hole 150 and the second via hole 230 are electrically connected.

제3 레이어 기판(300)에는 제3 비아홀(310)이 형성된다. 제3 비아홀(310)은 제1 비아홀(150) 및 제2 비아홀(230)과 상하로 정렬되어 제3 비아홀(310)은 제2 비아홀(230)과 전기적으로 연결된다. A third via hole 310 is formed in the third layer substrate 300. The third via hole 310 is aligned vertically with the first via hole 150 and the second via hole 230, and the third via hole 310 is electrically connected to the second via hole 230.

제3 레이어 기판(300)은 제4 레이어 기판(400)에 형성되는 방사 패치(410)와 제3 슬롯(220)과의 이격 거리를 확보하기 위한 기판이다. 제3 슬롯(220)과 방사 패치(410)간 충분한 이격 거리가 요구되지 않을 경우 제3 레이어 기판(300)은 생략되어도 무방하다. The third layer substrate 300 is a substrate for securing the separation distance between the radiation patch 410 and the third slot 220 formed on the fourth layer substrate 400. If a sufficient distance between the third slot 220 and the radiation patch 410 is not required, the third layer substrate 300 may be omitted.

제4 레이어 기판(400)에는 방사 패치(410)가 형성된다. 방사 패치(410)는 제3 비아홀(310)과 전기적으로 연결되며 방사 패치(410)는 급전 패턴(140)으로부터 제공되는 급전 신호를 제공받아 급전 신호를 외부에 방사하는 기능을 한다. A radiation patch 410 is formed on the fourth layer substrate 400. The radiation patch 410 is electrically connected to the third via hole 310, and the radiation patch 410 receives the feed signal provided from the feed pattern 140 and functions to radiate the feed signal to the outside.

방사 패치(410)에서 방사되는 신호는 제1 슬롯(120) 및 제3 슬롯(220)을 통과하면서 방사되고, 제1 슬롯(120) 및 제3 슬롯(220)을 통과하면서 개선된 이득을 확보할 수 있다. The signal radiated from the radiating patch 410 radiates while passing through the first slot 120 and the third slot 220, and secures improved gain while passing through the first slot 120 and the third slot 220. can do.

본 발명의 바람직한 실시예에 따르면, 방사 패치(410)는 RFIC 칩이 놓여지는 제1 레이어 기판보다 하부에 위치하는 기판에 형성되며, 도 1에는 일례로 제4 레이어 기판(400)에 방사 패치(410)가 형성되는 경우가 도시되어 있다. According to a preferred embodiment of the present invention, the radiation patch 410 is formed on a substrate located lower than the first layer substrate on which the RFIC chip is placed. In FIG. 1, for example, a radiation patch (410) is formed on the fourth layer substrate 400. A case in which 410) is formed is shown.

방사 패치(410)가 RFIC 칩이 놓여진 레이어에 형성되거나 RFIC 칩이 놓여진 레이어와 근접한 레이어(예를 들어, 제2 레이어)에 형성될 경우, 방사 패치 및 전송 선로의 사이즈에 의해 방사 대역이 결정되며, 이러한 구조에서는 방사 패치의 방사 대역은 협대역 특성을 가질 수 밖에 없다. 공진 주파수가 방사 패치 및 전송 선로의 사이즈에 의해서만 결정되기 때문이다. When the radiating patch 410 is formed on a layer on which an RFIC chip is placed or on a layer close to the layer on which an RFIC chip is placed (for example, a second layer), the radiation band is determined by the size of the radiating patch and the transmission line. , In this structure, the radiation band of the radiation patch inevitably has narrowband characteristics. This is because the resonant frequency is determined only by the size of the radiating patch and transmission line.

본 발명에서는 이러한 협대역 특성을 극복하기 위해 방사 패치를 RFIC 칩이 놓여진 레이어와 이격된 레이어에 배치시키며, 비아홀을 통해 급전 신호를 제공한다. RFIC 칩과 이격된 레이어에 방사 패치(410)가 배치되고, 방사 패치(410)가 접지면(510)과 근접할 때 다양한 공진 주파수가 발생하면서 보다 광대역의 신호를 방사하는 것이 가능하다. In the present invention, in order to overcome this narrow band characteristic, a radiating patch is placed in a layer spaced apart from the layer where the RFIC chip is placed, and a feeding signal is provided through a via hole. The radiating patch 410 is placed on a layer spaced apart from the RFIC chip, and when the radiating patch 410 is close to the ground plane 510, various resonance frequencies are generated, making it possible to radiate a more broadband signal.

도 5를 참조하면, 제4 레이어 기판(400)에는 방사 패치(410)와 전기적으로 이격되면서 방사 패치(410)를 둘러싸는 링형 기생 패치(420)가 형성된다. 링형 기생 패치(420)의 중심부에는 슬롯이 형성되고, 형성된 슬롯에 방사 패치(410)가 배치된다. 기생 패치(420)는 전기적으로 접지 전위를 가진다. Referring to FIG. 5 , a ring-shaped parasitic patch 420 surrounding the radiation patch 410 is formed on the fourth layer substrate 400 while being electrically spaced apart from the radiation patch 410 . A slot is formed in the center of the ring-shaped parasitic patch 420, and the radiating patch 410 is placed in the formed slot. The parasitic patch 420 has an electrical ground potential.

방사 패치(410)와 기생 패치(420)는 전자기적 커플링이 가능한 거리에 서로 위치하며 방사 패치(410)와 기생 패치(420)간의 상호작용에 의해 새로운 공진 대역이 발생하여 광대역 특성을 도모할 수 있게 된다. The radiating patch 410 and the parasitic patch 420 are located at a distance that allows electromagnetic coupling, and a new resonance band is generated by the interaction between the radiating patch 410 and the parasitic patch 420 to promote broadband characteristics. It becomes possible.

또한, 기생 패치(420)는 방사 패치(410)에서 방사되는 신호의 빔폭을 좁게 하여 방사 패치(410)이 이득을 개선시키는 기능을 한다. Additionally, the parasitic patch 420 functions to improve the gain of the radiation patch 410 by narrowing the beam width of the signal radiated from the radiation patch 410.

도 6을 참조하면, 제5 레이어 기판(500)에는 접지면(510)이 형성된다. 접지면(510)은 제5 레이어 기판(500) 전 영역에 대해 형성되는 것이 바람직하다. 접지면(510)이 형성되는 기판은 방사 패치(410)가 형성되는 기판과 인접하는 것이 바람직하다. 접지면(510)과 방사 패치(410)간 갭으로 인해 광대역 특성을 도모할 수 있게 된다. Referring to FIG. 6, a ground plane 510 is formed on the fifth layer substrate 500. The ground plane 510 is preferably formed over the entire area of the fifth layer substrate 500. It is preferable that the substrate on which the ground plane 510 is formed is adjacent to the substrate on which the radiation patch 410 is formed. The gap between the ground plane 510 and the radiation patch 410 makes it possible to achieve broadband characteristics.

도 7은 본 발명의 제1 실시예에 따른 안테나에 RFIC가 결합된 상태의 분해 사시도이고, 도 8은 본 발명의 제1 실시예에 따른 안테나에 RFIC가 결합된 제1 레이어 기판의 평면도를 나타낸 도면이다. Figure 7 is an exploded perspective view of the RFIC coupled to the antenna according to the first embodiment of the present invention, and Figure 8 is a plan view of the first layer substrate with the RFIC coupled to the antenna according to the first embodiment of the present invention. It is a drawing.

도 7를 참조하면, 본 발명의 일 실시예에 따른 안테나의 제2 슬롯(130) 영역에 RFIC 칩(700)이 결합된다. Referring to FIG. 7, the RFIC chip 700 is coupled to the second slot 130 area of the antenna according to an embodiment of the present invention.

RFIC 칩(700)은 급전 패턴(140)에 급전 신호를 제공하며, 급전 패턴(140)은 RFIC 칩(700)과 전기적으로 연결된다. The RFIC chip 700 provides a feeding signal to the feeding pattern 140, and the feeding pattern 140 is electrically connected to the RFIC chip 700.

종래에 있어서, RFIC 칩은 단말기의 기판에 결합되고 안테나와 커넥터를 통해 연결되었으며, 이로 인해 사이즈가 증가할 뿐만 아니라 제조 비용이 증가하는 문제점이 있었다. 본 발명에서는 제1 레이어 기판(100)에 제1 슬롯(120) 및 제2 슬롯(130)을 형성하고 제2 슬롯(130)에 RFIC 칩이 결합되도록 하여 별도의 커넥터를 사용하지 하고 RFIC 칩이 일체화된 안테나를 제안한다. In the past, the RFIC chip was coupled to the terminal board and connected through an antenna and a connector, which had the problem of increasing not only the size but also the manufacturing cost. In the present invention, the first slot 120 and the second slot 130 are formed on the first layer substrate 100, and the RFIC chip is coupled to the second slot 130, so that the RFIC chip is connected without using a separate connector. An integrated antenna is proposed.

RFIC 칩(700)을 제1 레이어 기판(100)에 배치하면서 방사 패치는 제1 레이어 기판에 비해 하부에 위치하는 제4 레이어 기판(400)에 형성하고, 비아홀을 통해 급전함으로써 RFIC 칩이 일체화된 상태에서 광대역 특성을 가능하도록 한다. 특히, 제1 레이어 기판(100)에 제1 슬롯(120)을 형성하고 제2 레이어 기판(200)에 제3 슬롯(220)을 형성함으로써 밀리미터 웨이브 대역에서 방사 패치의 빔이 충분한 이득을 가질 수 있도록 한다. While placing the RFIC chip 700 on the first layer substrate 100, a radiation patch is formed on the fourth layer substrate 400 located lower than the first layer substrate, and the RFIC chip is integrated by feeding power through the via hole. Enables broadband characteristics in this state. In particular, by forming the first slot 120 in the first layer substrate 100 and the third slot 220 in the second layer substrate 200, the beam of the radiating patch can have sufficient gain in the millimeter wave band. Let it happen.

한편, 제1 레이어 기판(100) 내지 제5 레이어 기판(500)에는 RFIC 칩(700)에 신호를 제공하기 위한 다수의 비아홀이 형성될 수 있다. Meanwhile, a plurality of via holes for providing signals to the RFIC chip 700 may be formed in the first to fifth layer substrates 100 to 500.

도 9는 본 발명의 제1 실시예에 따른 RFIC 일체형 안테나가 기판상에 결합되는 일례를 나타낸 도면이다. Figure 9 is a diagram showing an example of an RFIC-integrated antenna according to the first embodiment of the present invention being combined on a substrate.

도 9를 참조하면, 기판(900) 상에는 SMT 영역이 설정되며, SMT 영역에 본 발명의 멀티 레이어 기판으로 이루어진 안테나가 결합된다. 본 발명의 안테나는 RFIC 칩이 일체화된 구조이기에 별도의 커넥터를 통해 기판과 결합되지 않고 기판상에 직접 결합이 가능하다. Referring to FIG. 9, an SMT area is set on the substrate 900, and an antenna made of a multi-layer substrate of the present invention is coupled to the SMT area. Since the antenna of the present invention has an integrated RFIC chip structure, it can be directly coupled to the substrate without being coupled to the substrate through a separate connector.

앞서 설명한 바와 같이, 본 발명의 안테나에 비아홀을 형성하여 기판으로부터의 급전 신호가 RFIC 칩으로 제공되도록 한다. As described above, a via hole is formed in the antenna of the present invention so that the feed signal from the substrate is provided to the RFIC chip.

도 10은 본 발명의 일 실시예에 다른 RFIC 일체형 안테나의 방사 패턴의 일례를 나타낸 도면이다. Figure 10 is a diagram showing an example of a radiation pattern of an RFIC integrated antenna according to an embodiment of the present invention.

도 10을 참조하면, 본 발명의 일 실시예에 따른 RFIC 일체형 안테나는 안테나의 상향 방향으로 방사 패턴이 형성된다. 제1 슬롯(120) 및 제3 슬롯(220)으로 인해 상향 방향으로의 빔의 이득이 향상될 수 있다. 또한, 방사 패치(410)와 이격되어 배치되는 기생 패치(420) 역시 상향 방향으로의 빔의 이득을 향상시킨다. Referring to FIG. 10, in the RFIC integrated antenna according to an embodiment of the present invention, a radiation pattern is formed in the upward direction of the antenna. The gain of the beam in the upward direction can be improved due to the first slot 120 and the third slot 220. Additionally, the parasitic patch 420 disposed to be spaced apart from the radiating patch 410 also improves the gain of the beam in the upward direction.

도 11은 본 발명의 제2 실시예에 따른 RFIC 일체형 안테나의 구조를 나타낸 분해 사시도이고, 도 12는 본 발명의 제1 실시예에 따른 RFIC 일체형 안테나에서 제4 레이어 기판의 평면도이다. FIG. 11 is an exploded perspective view showing the structure of an RFIC-integrated antenna according to a second embodiment of the present invention, and FIG. 12 is a plan view of the fourth layer substrate in the RFIC-integrated antenna according to the first embodiment of the present invention.

도 11을 참조하면, 본 발명의 제2 실시예에 따른 RFIC 일체형 안테나는 제1 레이어 기판(1100) 내지 제5 레이어 기판(1500)을 포함한다. 본 발명의 제2 실시예에 따른 안테나에서 제1 레이어 기판(1100), 제2 레이어 기판(1200), 제3 레이어 기판(1300) 및 제5 레이어 기판(1500)의 구조는 제1 실시예에 따른 안테나와 동일하다. Referring to FIG. 11, the RFIC integrated antenna according to the second embodiment of the present invention includes a first layer substrate 1100 to a fifth layer substrate 1500. In the antenna according to the second embodiment of the present invention, the structures of the first layer substrate 1100, the second layer substrate 1200, the third layer substrate 1300, and the fifth layer substrate 1500 are similar to those of the first embodiment. It is the same as the following antenna.

제4 레이어 기판(1400)에 형성되는 방사 패치(1410)와 기생 패치(1420)의 구조가 제1 실시예의 안테나와 비교할 때 상이하다. 제2 실시예에 따른 방사 패치(1410)도 비아홀을 통해 급전 패치로부터 급전 신호를 제공받는다. The structures of the radiation patch 1410 and the parasitic patch 1420 formed on the fourth layer substrate 1400 are different compared to the antenna of the first embodiment. The radiation patch 1410 according to the second embodiment also receives a power supply signal from the power supply patch through a via hole.

제2 실시예에 따른 안테나의 기생 패치(1420)는 방사 패치(1410)와 전기적으로 이격되며, 전기적으로 접지 전위를 가진다. 다만, 제1 실시예에 따른 기생 패치(420)와는 달리 방사 패치(410)를 둘러싸는 링 형상을 가지지 않으며 제2 실시예에 따른 기생 패치(1420)는 사각형 패치 구조를 가진다. The parasitic patch 1420 of the antenna according to the second embodiment is electrically spaced apart from the radiating patch 1410 and has an electrical ground potential. However, unlike the parasitic patch 420 according to the first embodiment, it does not have a ring shape surrounding the radiation patch 410, and the parasitic patch 1420 according to the second embodiment has a square patch structure.

제2 실시예에 따른 기생 패치(1420)는 방사 패치(1410)에 비해 넓은 폭을 가지는 것이 바람직하며, 이와 같은 구조의 기생 패치(1420) 역시 다중 공진점을 형성하면서 대역폭을 확장시키고 방사 패치(1410)의 빔 패턴을 개선하는 기능을 한다. The parasitic patch 1420 according to the second embodiment preferably has a wider width than the radiating patch 1410, and the parasitic patch 1420 with this structure also forms multiple resonance points to expand the bandwidth and form the radiating patch 1410. ) has the function of improving the beam pattern.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.The present invention has been described with reference to the embodiments shown in the drawings, but these are merely illustrative, and those skilled in the art will understand that various modifications and other equivalent embodiments are possible therefrom.

따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.Therefore, the true technical protection scope of the present invention should be determined by the technical spirit of the attached claims.

Claims

A first layer substrate including a first metal pattern, a first slot formed in the first metal pattern, and a second slot connected to the first slot, and where an RFIC chip is coupled to the second slot area;
a second layer substrate coupled to a lower portion of the first layer substrate and including a second metal pattern and a third slot formed in the second metal pattern;
a fourth layer substrate located lower than the second layer substrate and on which a radiation patch is formed;
A fifth layer substrate is coupled to the lower part of the fourth layer substrate and forms a ground plane,
A power feeding pattern connected to the RFIC chip is formed in the first slot area, a first via hole is formed in the power feeding pattern area of the first layer substrate, and a second via hole is connected to the first via hole in the second layer substrate. A via hole is formed, and the radiation patch radiates a feeding signal provided through the first via hole and the second via hole.

According to paragraph 1,
It further includes a third layer substrate coupled to a lower portion of the second layer substrate, wherein a third via hole connected to the second via hole is formed in the third layer substrate, and the fourth layer substrate is disposed below the third layer substrate. , and the radiating patch is connected to the third via hole to receive a feeding signal.

According to paragraph 2,
An RFIC integrated antenna, characterized in that the first slot and the third slot are aligned vertically.

According to paragraph 3,
An RFIC integrated antenna, characterized in that the first slot and the third slot have the same shape and size.

According to paragraph 3,
An RFIC integrated antenna, characterized in that a parasitic patch that is electrically spaced apart from the radiating patch is formed on the fourth layer substrate.

In paragraph 5
The parasitic patch has a ring shape, and the radiating patch is disposed in a circular slot formed in the parasitic patch.

A first layer substrate including a first metal pattern, a first slot formed in the first metal pattern, and a second slot connected to the first slot, and where an RFIC chip is coupled to the second slot area;
a second layer substrate coupled to a lower portion of the first layer substrate and including a second metal pattern and a third slot formed in the second metal pattern;
a third layer substrate coupled to the lower portion of the second layer substrate;
a fourth layer substrate coupled lower than the third layer substrate and forming a radiation patch;
A fifth layer substrate is coupled to the lower part of the fourth layer substrate and forms a ground plane,
A power feeding pattern connected to the RFIC chip is formed in the first slot area,
An RFIC integrated antenna, characterized in that the first slot and the third slot are aligned vertically.

In clause 7,
A first via hole is formed in the feeding pattern area of the first layer substrate, a second via hole aligned with the first via hole is formed in the second layer substrate, and a second via hole aligned with the second via hole is formed in the third layer substrate. A third via hole is formed, and the third via hole is electrically connected to the radiation patch to provide a feed signal of the feed pattern to the radiation patch.

According to clause 8,
An RFIC integrated antenna, characterized in that the first slot and the third slot have the same shape and size.

According to clause 9,
An RFIC integrated antenna, characterized in that a parasitic patch that is electrically spaced apart from the radiating patch is formed on the fourth layer substrate.

delete