[go: up one dir, main page]

KR102757551B1 - Test Apparatus Using A Multi Termination Module - Google Patents

Test Apparatus Using A Multi Termination Module Download PDF

Info

Publication number
KR102757551B1
KR102757551B1 KR1020220109169A KR20220109169A KR102757551B1 KR 102757551 B1 KR102757551 B1 KR 102757551B1 KR 1020220109169 A KR1020220109169 A KR 1020220109169A KR 20220109169 A KR20220109169 A KR 20220109169A KR 102757551 B1 KR102757551 B1 KR 102757551B1
Authority
KR
South Korea
Prior art keywords
board
test
termination module
correction
socket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020220109169A
Other languages
Korean (ko)
Other versions
KR20240030313A (en
Inventor
양민
김영웅
Original Assignee
주식회사 엑시콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엑시콘 filed Critical 주식회사 엑시콘
Priority to KR1020220109169A priority Critical patent/KR102757551B1/en
Publication of KR20240030313A publication Critical patent/KR20240030313A/en
Application granted granted Critical
Publication of KR102757551B1 publication Critical patent/KR102757551B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31712Input or output aspects
    • G01R31/31713Input or output interfaces for test, e.g. test pins, buffers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31712Input or output aspects
    • G01R31/31715Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00Testing or calibrating of apparatus covered by the other groups of this subclass

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명의 목적은, 소켓보드에 장착된 멀티 터미네이션 모듈을 이용하여 테스트 신호가 보정될 수 있는, 멀티 터미네이션 모듈을 이용한 테스트 장치를 제공하는 것이며, 이를 위해, 본 발명에 따른 멀티 터미네이션 모듈을 이용한 테스트 장치는, 테스트 대상이 되는 반도체 소자(Device Under Test: DUT)가 연결되는 소켓보드; 상기 소켓보드에 연결되며, 보정회로를 포함하는 멀티 터미네이션 모듈; 상기 소케보드에 연결되는 케이블; 및 상기 케이블과 연결되는 테스트 보드를 포함하고, 상기 보정회로는 상기 테스트 보드에서 출력되어 상기 케이블과 상기 소켓보드를 통해 상기 반도체 소자로 전달된 수신 테스트 신호가, 상기 테스트 보드에서 출력된 출력 테스트 신호와 동일해지도록 상기 수신 테스트 신호를 보정하며, 적어도 하나의 저항을 포함한다.The purpose of the present invention is to provide a test device using a multi-termination module, in which a test signal can be corrected using a multi-termination module mounted on a socket board, and to this end, the test device using a multi-termination module according to the present invention includes: a socket board to which a semiconductor device to be tested (DUT: Device Under Test) is connected; a multi-termination module connected to the socket board and including a correction circuit; a cable connected to the socket board; and a test board connected to the cable, wherein the correction circuit corrects the received test signal so that a received test signal output from the test board and transmitted to the semiconductor device through the cable and the socket board becomes identical to an output test signal output from the test board, and includes at least one resistor.

Description

멀티 터미네이션 모듈을 이용한 테스트 장치{Test Apparatus Using A Multi Termination Module}{Test Apparatus Using A Multi Termination Module}

본 발명은 반도체 소자들의 특성을 테스트하는 테스트 장치에 관한 것이다. The present invention relates to a test device for testing the characteristics of semiconductor devices.

데이터 저장을 위해 다양한 종류의 반도체 소자들이 이용되고 있다. Various types of semiconductor devices are used for data storage.

반도체 소자에는 솔리드 스테이트 드라이브(Solid State Drive: SSD), 하드 디스크 드라이브(Hard Disk Drive: HDD), DDR(Double Data Rate)4 및 DDR5 등이 포함될 수 있다. Semiconductor devices may include solid state drives (SSDs), hard disk drives (HDDs), double data rate (DDR)4, and DDR5.

반도체 소자가 정상적으로 동작하는지 여부를 진단하기 위해 테스트 장치가 이용된다. Test devices are used to diagnose whether semiconductor devices are operating normally.

테스트 장치에 구비되는 테스트 보드는 반도체 소자로 다양한 테스트 신호들을 전송하며, 테스트 신호들에 따라, 반도체 소자로부터 수신된 다양한 신호들을 이용하여, 반도체 소자의 특성을 테스트한다. A test board equipped with a test device transmits various test signals to a semiconductor device, and tests the characteristics of the semiconductor device using various signals received from the semiconductor device according to the test signals.

이 경우, 테스트 보드와 반도체 소자 사이에는 다양한 구성들이 구비된다. 따라서, 테스트 보드로부터 반도체 소자로 전송되는 테스트 신호에는 다양한 형태의 노이즈가 포함될 수 있으며, 이에 따라, 반도체 소자에 대한 정확한 테스트가 이루어지지 못할 수도 있다.In this case, various configurations are provided between the test board and the semiconductor device. Therefore, the test signal transmitted from the test board to the semiconductor device may include various forms of noise, and accordingly, accurate testing of the semiconductor device may not be performed.

반도체 소자에 대한 정확한 테스트가 이루어지기 위해서는, 테스트 보드로부터 반도체 소자로 전달된 수신 테스트 신호가, 테스트 보드로부터 출력된 출력 테스트 신호와 동일하거나 또는 오차 범위 내에서 유사한 특징을 가져야 한다. 즉, 테스트 보드로부터 반도체 소자로 전달되는 테스트 신호에 대한 신뢰성(이하, 간단히 신호 신뢰성(SI: Signal Integrity)이 확보되어야 반도체 소자에 대한 정확한 테스트가 이루어질 수 있다. In order to perform an accurate test on a semiconductor device, the received test signal transmitted from the test board to the semiconductor device must have characteristics that are identical to, or similar within an error range to, the output test signal output from the test board. In other words, the reliability (hereinafter, simply referred to as signal integrity (SI)) of the test signal transmitted from the test board to the semiconductor device must be secured in order to perform an accurate test on the semiconductor device.

신호 신뢰성을 확보하기 위해, 종래에는 반도체 소자가 연결되는 소켓 보드와 테스트 보드 사이에 베이스 보드가 장착되며, 베이스 보드에 구비된 보정회로를 통해, 테스트 보드로부터 반도체 소자로 전달되는 수신 테스트 신호가 보정되었다. To ensure signal reliability, a base board is conventionally mounted between the socket board to which the semiconductor elements are connected and the test board, and the received test signal transmitted from the test board to the semiconductor elements is compensated through a compensation circuit provided in the base board.

그러나, 종래에는 상기에서 설명된 바와 같이, 테스트 보드에서 출력된 출력 테스트 신호가, 다양한 경로, 예를 들어, 케이블, 베이스 보드 및 소켓보드를 통해 반도체 소자로 전송되며, 보정회로가 베이스 보드에 구비되기 때문에, 수신 테스트 신호가 출력 테스트 신호와 동일한 형태로 보정되기 어렵다. However, as described above, conventionally, the output test signal output from the test board is transmitted to the semiconductor element through various paths, such as a cable, a base board, and a socket board, and since the correction circuit is provided in the base board, it is difficult for the received test signal to be corrected to the same form as the output test signal.

또한, 종래에는 테스트 보드, 케이블, 베이스 보드 및 소켓보드를 연결시키기 위한 복잡한 구조가 구비되어야 했기 때문에, 테스트 장치의 구조가 복잡해졌으며, 이에 따라, 테스트 장치의 제작이 어렵고, 테스트 장치의 제작에 많은 비용이 요구되었다. In addition, since a complex structure for connecting a test board, cable, base board, and socket board had to be provided in the past, the structure of the test device became complex, and accordingly, the production of the test device was difficult and a lot of cost was required for the production of the test device.

상술한 문제점을 해결하기 위한 본 발명의 목적은, 소켓보드에 장착된 멀티 터미네이션 모듈을 이용하여 테스트 신호가 보정될 수 있는, 멀티 터미네이션 모듈을 이용한 테스트 장치를 제공하는 것이다. An object of the present invention to solve the above-described problems is to provide a test device using a multi-termination module, in which a test signal can be corrected using a multi-termination module mounted on a socket board.

상술한 목적을 달성하기 위한 본 발명에 따른 멀티 터미네이션 모듈을 이용한 테스트 장치는, 테스트 대상이 되는 반도체 소자(Device Under Test: DUT) 가 연결되는 소켓보드; 상기 소켓보드에 연결되며, 보정회로를 포함하는 멀티 터미네이션 모듈; 상기 소케보드에 연결되는 케이블; 및 상기 케이블과 연결되는 테스트 보드를 포함하고, 상기 보정회로는 상기 테스트 보드에서 출력되어 상기 케이블과 상기 소켓보드를 통해 상기 반도체 소자로 전달된 수신 테스트 신호가, 상기 테스트 보드에서 출력된 출력 테스트 신호와 동일해지도록 상기 수신 테스트 신호를 보정하며, 적어도 하나의 저항을 포함한다.According to the present invention for achieving the above-described purpose, a test device using a multi-termination module comprises: a socket board to which a semiconductor device to be tested (DUT: Device Under Test) is connected; a multi-termination module connected to the socket board and including a correction circuit; a cable connected to the socket board; and a test board connected to the cable, wherein the correction circuit corrects the reception test signal so that a reception test signal output from the test board and transmitted to the semiconductor device through the cable and the socket board becomes identical to an output test signal output from the test board, and includes at least one resistor.

상기 소켓보드에는 제1 커넥터 및 제2 커넥터가 구비되고, 상기 멀티 터미네이션 모듈은 상기 제1 커넥터를 통해 상기 소켓보드에 연결되고, 상기 케이블의 일측은 상기 제2 커넥터를 통해 상기 소켓보드에 연결되며, 상기 케이블의 타측은 상기 테스트 보드에 연결된다.The above socket board is provided with a first connector and a second connector, the multi-termination module is connected to the socket board through the first connector, one end of the cable is connected to the socket board through the second connector, and the other end of the cable is connected to the test board.

상기 멀티 터미네이션 모듈은, 상기 보정회로가 구비되어 있는 보정보드; 및 상기 보정보드가 삽입되어 고정되는 슬릿이 구비된 케이스를 포함하고, 상기 슬릿을 통해 노출된 상기 보정보드의 끝단은 상기 소켓보드에 구비된 제1 커넥터를 통해 상기 소켓보드에 연결된다.The above multi-termination module includes a compensation board having the compensation circuit; and a case having a slit into which the compensation board is inserted and fixed, and an end of the compensation board exposed through the slit is connected to the socket board through a first connector provided in the socket board.

상기 케이스에는 상기 보정보드가 적어도 두 개 고정된다.At least two of the above correction boards are fixed in the above case.

적어도 두 개의 상기 보정보드들은 제1 타입 보정보드 및 제2 타입 보정보드를 포함하고, 상기 제1 타입 보정보드 및 상기 제2 타입 보정보드는 좌우 대칭되는 구조를 갖는다.At least two of the above correction boards include a first type correction board and a second type correction board, and the first type correction board and the second type correction board have a left-right symmetrical structure.

적어도 두 개의 상기 보정보드들은 ┌ 형태로 형성되는 제1 타입 보정보드 및 상기 제1 타입 보정보드와 좌우 대칭되는 ┐형태로 형성되는 제2 타입 보정보드를 포함한다.At least two of the above correction boards include a first type correction board formed in a ┌ shape and a second type correction board formed in a ┐ shape symmetrical to the first type correction board.

적어도 두 개의 상기 보정보드들은 제1 타입 보정보드 및 제2 타입 보정보드를 포함하고, 상기 제1 타입 보정보드는 상기 소켓에 연결되는 제1 연결부 및 상기 제1 연결부의 정면의 일측 하단으로부터 연장된 제1 본체를 포함하고, 상기 제2 타입 보정보드는 상기 소켓에 연결되는 제2 연결부 및 상기 제2 연결부의 정면의 타측 하단으로부터 연장된 제2 본체를 포함한다.At least two of the above correction boards include a first type correction board and a second type correction board, wherein the first type correction board includes a first connecting portion connected to the socket and a first body extended from one lower side of the front side of the first connecting portion, and the second type correction board includes a second connecting portion connected to the socket and a second body extended from the other lower side of the front side of the second connecting portion.

상기 제1 연결부 및 상기 제2 연결부는 상기 멀티 터미네이션 모듈에서 중첩되도록 배치되며, 상기 제1 본체 및 상기 제2 본체는 상기 멀티 터미네이션 모듈에서 중첩되지 않도록 배치된다.The first connecting portion and the second connecting portion are arranged to overlap in the multi-termination module, and the first body and the second body are arranged to not overlap in the multi-termination module.

상기 케이스에 상기 보정보드가 적어도 네 개 고정될 때, 상기 제1 타입 보정보드와 상기 제2 타입 보정보드가 번갈아 가며 상기 케이스에 고정된다.When at least four of the above correction boards are fixed to the above case, the first type correction board and the second type correction board are fixed to the case alternately.

상기 제1 타입 보정보드의 제1 보정회로는 상기 제1 본체의 정면에 실장되며, 상기 제2 타입 보정보드의 제2 보정회로는 상기 제2 본체의 정면에 실장된다.The first correction circuit of the first type correction board is mounted on the front side of the first main body, and the second correction circuit of the second type correction board is mounted on the front side of the second main body.

본 발명에 따르면, 소켓보드에 장착된 멀티 터미네이션 모듈에 의해 테스트 신호가 보정될 수 있기 때문에, 테스트 신호에 대한 신호 신뢰성이 확보될 수 있다. According to the present invention, since the test signal can be corrected by the multi-termination module mounted on the socket board, signal reliability for the test signal can be secured.

또한, 본 발명에 의하면, 하나의 멀티 터미네이션 모듈에 적어도 하나의 보정보드가 구비될 수 있고, 보정보드에는 적어도 하나의 보정회로가 구비될 수 있기 때문에, 다양한 종류의 테스트 신호들에 대한 보정이 하나의 멀티 터미네이션 모듈을 통해 이루어질 수 있다. In addition, according to the present invention, since at least one correction board can be provided in one multi-termination module and the correction board can be provided with at least one correction circuit, correction for various types of test signals can be performed through one multi-termination module.

도 1은 본 발명에 따른 멀티 터미네이션 모듈을 이용한 테스트 장치의 사용 방법을 설명하기 위한 예시도.
도 2는 본 발명에 따른 멀티 터미네이션 모듈을 이용한 테스트 장치의 구성을 나타낸 예시도.
도 3은 본 발명에 따른 멀티 터미네애선 모듈을 이용한 테스트 장치에 적용되는 멀티 터미네이션 모듈의 구조를 나타낸 예시도.
도 4는 본 발명에 따른 멀티 터미네이션 모듈을 이용한 테스트 장치에 적용되는 멀티 터미네인션 모듈의 분해도.
도 5는 본 발명에 따른 멀티 터미네이션 모듈을 이용한 테스트 장치에 적용되는 멀티 터미네이션 모듈의 사시도.
Figure 1 is an exemplary diagram explaining a method of using a test device using a multi-termination module according to the present invention.
Figure 2 is an exemplary diagram showing the configuration of a test device using a multi-termination module according to the present invention.
Figure 3 is an exemplary diagram showing the structure of a multi-termination module applied to a test device using a multi-terminal line module according to the present invention.
Figure 4 is an exploded view of a multi-termination module applied to a test device using a multi-termination module according to the present invention.
Figure 5 is a perspective view of a multi-termination module applied to a test device using a multi-termination module according to the present invention.

명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명의 핵심 구성과 관련이 없는 경우 및 본 발명의 기술분야에 공지된 구성과 기능에 대한 상세한 설명은 생략될 수 있다. 본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.Throughout the specification, the same reference numerals refer to substantially identical components. In the following description, if it is not related to the core configuration of the present invention, detailed descriptions of the configurations and functions known in the technical field of the present invention may be omitted. The meanings of the terms described in this specification should be understood as follows.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.The advantages and features of the present invention, and the method for achieving them, will become clear with reference to the embodiments described in detail below together with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various different forms, and these embodiments are provided only to make the disclosure of the present invention complete and to fully inform a person having ordinary skill in the art to which the present invention belongs of the scope of the invention, and the present invention is defined only by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. The shapes, sizes, ratios, angles, numbers, etc. disclosed in the drawings for explaining embodiments of the present invention are exemplary, and the present invention is not limited to the matters illustrated. The same reference numerals refer to the same components throughout the specification. In addition, in explaining the present invention, if it is determined that a detailed description of a related known technology may unnecessarily obscure the gist of the present invention, the detailed description will be omitted.

본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. In the present specification, when the words "includes," "has," and "consists of," are used, other parts may be added unless "only" is used. When a component is expressed in the singular, it includes the plural unless there is a special explicit description.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.When interpreting a component, it is interpreted as including the error range even if there is no separate explicit description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.When describing a positional relationship, for example, when the positional relationship between two parts is described as 'on ~', 'upper ~', 'lower ~', 'next to ~', etc., one or more other parts may be located between the two parts, unless 'right' or 'directly' is used.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.When describing a temporal relationship, for example, when describing a temporal relationship using phrases such as 'after', 'following', 'next to', or 'before', it can also include cases where there is no continuity, as long as 'right away' or 'directly' is not used.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although the terms first, second, etc. are used to describe various components, these components are not limited by these terms. These terms are only used to distinguish one component from another. Accordingly, a first component referred to below may also be a second component within the technical concept of the present invention.

"X축 방향", "Y축 방향" 및 "Z축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 발명의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다. “X-axis direction”, “Y-axis direction” and “Z-axis direction” should not be interpreted as merely geometric relationships in which the relationship between them is perpendicular to each other, but may mean a wider directionality within the range in which the configuration of the present invention can function functionally.

"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제1 항목, 제2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제1 항목, 제2 항목 또는 제3 항목 각각 뿐만 아니라 제1 항목, 제2 항목 및 제3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다. The term "at least one" should be understood to include all combinations that can be represented from one or more of the associated items. For example, the meaning of "at least one of the first, second, and third items" can mean not only each of the first, second, or third items, but also all combinations of items that can be represented from two or more of the first, second, and third items.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.The individual features of the various embodiments of the present invention may be partially or wholly combined or combined with each other, and may be technically linked and driven in various ways, and each embodiment may be implemented independently of each other or may be implemented together in a related relationship.

이하, 첨부된 도면을 참조하여 본 명세서의 실시예가 상세히 설명된다.Hereinafter, embodiments of the present specification will be described in detail with reference to the attached drawings.

도 1은 본 발명에 따른 멀티 터미네이션 모듈을 이용한 테스트 장치의 사용 방법을 설명하기 위한 예시도이고, 도 2는 본 발명에 따른 멀티 터미네이션 모듈을 이용한 테스트 장치의 구성을 나타낸 예시도이며, 도 3은 본 발명에 따른 멀티 터미네애선 모듈을 이용한 테스트 장치에 적용되는 멀티 터미네이션 모듈의 구조를 나타낸 예시도이다.FIG. 1 is an exemplary diagram illustrating a method of using a test device using a multi-termination module according to the present invention, FIG. 2 is an exemplary diagram illustrating a configuration of a test device using a multi-termination module according to the present invention, and FIG. 3 is an exemplary diagram illustrating a structure of a multi-termination module applied to a test device using a multi-termination wire module according to the present invention.

본 발명에 따른 멀티 터미네이션 모듈을 이용한 테스트 장치(이하, 간단히 테스트 장치라 함)는, 도 1 및 도 2에 도시된 바와 같이, 반도체 소자가 연결되는 소켓보드(210), 소켓보드에 연결되는 멀티 터미네이션 모듈(220), 소케보드에 연결되는 케이블(250) 및 케이블과 연결되는 테스트 보드(230)를 포함한다. 이 경우, 멀티 터미네이션 모듈(220)은 적어도 하나의 보정회로를 포함하고, 보정회로는 테스트 보드(230)에서 출력되어 케이블(250)과 소켓보드(210)를 통해 반도체 소자로 전달된 수신 테스트 신호가, 테스트 보드(230)에서 출력된 출력 테스트 신호와 동일해지도록 상기 수신 테스트 신호를 보정하는 적어도 하나의 저항을 포함할 수 있다. A test device using a multi-termination module according to the present invention (hereinafter, simply referred to as a test device) includes a socket board (210) to which a semiconductor element is connected, a multi-termination module (220) connected to the socket board, a cable (250) connected to the socket board, and a test board (230) connected to the cable, as illustrated in FIGS. 1 and 2. In this case, the multi-termination module (220) includes at least one correction circuit, and the correction circuit may include at least one resistor that corrects the received test signal so that the received test signal output from the test board (230) and transmitted to the semiconductor element through the cable (250) and the socket board (210) becomes identical to the output test signal output from the test board (230).

우선, 소켓보드(210)는 하이픽스(240)에 장착될 수 있다.First, the socket board (210) can be mounted on the high fix (240).

하이픽스(240)에는 적어도 하나의 소켓보드(210)가 연결될 수 있다.At least one socket board (210) can be connected to the high-fix (240).

반도체 소자(100)는 소켓보드(210)에 구비된 슬롯(260)을 통해 소켓보드(210)와 연결될 수도 있으며, 또는, 소켓보드(210)가 장착된 하이픽스(240)에 구비된 슬롯(260)을 통해 소켓보드(210)와 연결될 수 있다.The semiconductor device (100) may be connected to the socket board (210) through a slot (260) provided in the socket board (210), or may be connected to the socket board (210) through a slot (260) provided in a high-fix (240) equipped with the socket board (210).

즉, 도 1에 도시된 슬롯(260)은 소켓보드(210)에 구비된 것일 수도 있으며, 또는, 하이픽스(240)에 구비된 것일 수도 있다. That is, the slot (260) illustrated in Fig. 1 may be provided in the socket board (210) or may be provided in the high-fix (240).

반도체 소자(100)는 솔리드 스테이트 드라이브(Solid State Drive: SSD), 하드 디스크 드라이브(Hard Disk Drive: HDD), DDR(Double Data Rate)4 및 DDR5 등을 의미한다. Semiconductor devices (100) refer to solid state drives (SSD), hard disk drives (HDD), double data rate (DDR)4, and DDR5.

특히, 반도체 소자(100)는 테스트 대상이 되는 소자를 의미하며, 더트(DUT: Device Under Test)라고도 한다. In particular, the semiconductor device (100) refers to a device to be tested and is also called a DUT (Device Under Test).

다음, 테스트 보드(230)는 케이블(250)을 통해 소켓보드(210)와 연결될 수 있다.Next, the test board (230) can be connected to the socket board (210) via a cable (250).

적어도 하나의 테스트 보드(230)는 도 2에 도시된 바와 같이, 테스트 보드 박스(239)에 장착될 수 있다. At least one test board (230) can be mounted in a test board box (239), as shown in FIG. 2.

테스트 보드(230)는 대응되는 소켓보드(210)의 슬롯(260)에 삽입된 반도체 소자(100)로 테스트 신호들을 전송하고, 테스트 신호에 따라 반도체 소자(100)로부터 수신되는 신호들을 이용하여, 반도체 소자(100)의 다양한 특성들 및 정상동작 여부를 테스트할 수 있다. The test board (230) transmits test signals to a semiconductor device (100) inserted into a slot (260) of a corresponding socket board (210), and, using signals received from the semiconductor device (100) according to the test signals, various characteristics of the semiconductor device (100) and whether it is operating normally can be tested.

이를 위해, 테스트 보드(230)에는 각종 테스트 신호들을 생성하여, 반도체 소자(100)로 공급할 수 있는 테스트 보드 제어부(231)가 구비될 수 있다. 즉, 반도체 소자(100)에 대한 테스트는 테스트 보드(230)에서 수행될 수 있으며, 특히, 테스트 보드 제어부(231)에 의해 수행될 수 있다.To this end, the test board (230) may be equipped with a test board control unit (231) that can generate various test signals and supply them to the semiconductor device (100). That is, a test on the semiconductor device (100) may be performed on the test board (230), and in particular, may be performed by the test board control unit (231).

테스트 보드(230)들 각각은 소켓보드(210)와 1대1로 연결될 수도 있으며, 또는 2개 이상의 테스트 보드(230)들이 하나의 소켓보드(210)에 연결될 수도 있다. 또한, 소켓보드(210)는 반도체 소자(100)와 1대1로 연결될 수도 있으며, 또는 2개 이상의 반도체 소자(100)들이 하나의 소켓보드(210)에 연결될 수도 있다. Each of the test boards (230) may be connected one-to-one with a socket board (210), or two or more test boards (230) may be connected to one socket board (210). In addition, the socket board (210) may be connected one-to-one with a semiconductor device (100), or two or more semiconductor devices (100) may be connected to one socket board (210).

이하에서는, 설명의 편의를 위해, 하나의 테스트 보드(230)가 하나의 소켓보드(210)에 연결되고, 하나의 소켓보드(210)에 하나의 반도체 소자(100)가 연결되는 테스트 장치가 본 발명의 일예로서 설명된다. Hereinafter, for convenience of explanation, a test device in which one test board (230) is connected to one socket board (210) and one semiconductor device (100) is connected to one socket board (210) is described as an example of the present invention.

테스트 장치(200)는 네트워크를 통해 관리자 단말기(400)와 연결될 수 있다. 관리자는 관리자 단말기(400)를 통해 테스트 장치(200)의 각종 기능들을 제어할 수 있으며, 테스트 장치(200)에서 수집된 각종 테스트 정보를 관리자 단말기(400)를 통해 모니터링할 수 있다. The test device (200) can be connected to an administrator terminal (400) via a network. An administrator can control various functions of the test device (200) via the administrator terminal (400) and monitor various test information collected from the test device (200) via the administrator terminal (400).

다음, 케이블(250)은 테스트 보드(230)를 소켓보드(210)에 연결시키는 기능을 수행한다. Next, the cable (250) performs the function of connecting the test board (230) to the socket board (210).

이를 위해, 소켓보드(210)에는 적어도 하나의 제1 커넥터(211) 및 적어도 하나의 제2 커넥터(212)가 구비된다.For this purpose, the socket board (210) is provided with at least one first connector (211) and at least one second connector (212).

멀티 터미네이션 모듈(220)은 제1 커넥터(211)를 통해 소켓보드에 연결되며, 케이블(250)은 제2 커넥터(212)를 통해 소켓보드에 연결된다.The multi-termination module (220) is connected to the socket board through the first connector (211), and the cable (250) is connected to the socket board through the second connector (212).

즉, 케이블(250)의 일측은 소켓보드(210)에 구비된 제2 커넥터(212)를 통해 소켓보드(210)에 연결되고, 케이블(250)의 타측은 테스트 보드(230)에 구비된 테스트 보드 커넥터에 연결되며, 이에 따라, 테스트 보드(230)는 소켓보드(210)에 연결될 수 있다.That is, one end of the cable (250) is connected to the socket board (210) through the second connector (212) provided on the socket board (210), and the other end of the cable (250) is connected to the test board connector provided on the test board (230), so that the test board (230) can be connected to the socket board (210).

이에 따라, 테스트 보드(230)로부터 출력된 다양한 테스트 신호들은 소켓보드(210)를 통해 반도체 소자(100)로 전송될 수 있으며, 반도체 소자(100)에서 발생된 다양한 신호들은 소켓보드(210) 및 케이블(250)을 통해 테스트 보드(230)로 전송될 수 있다. Accordingly, various test signals output from the test board (230) can be transmitted to the semiconductor device (100) through the socket board (210), and various signals generated from the semiconductor device (100) can be transmitted to the test board (230) through the socket board (210) and the cable (250).

테스트 보드(230)로부터 반도체 소자(100)로 전송되는 테스트 신호들의 개수 및 반도체 소자(100)로부터 테스트 보드(230)로 전송되는 신호들의 개수가 많은 경우, 하나의 테스트 보드(230)에는 적어도 두 개의 케이블(250)들이 연결될 수 있다. When the number of test signals transmitted from the test board (230) to the semiconductor device (100) and the number of signals transmitted from the semiconductor device (100) to the test board (230) are large, at least two cables (250) may be connected to one test board (230).

이 경우, 소켓보드(210)에는 적어도 두 개의 케이블(250)들과 연결되는 적어도 두 개의 제2 커넥터(212)들이 구비될 수 있다. 도 2에는 네 개의 제2 커넥터(212)들이 구비된 소켓보드(210)를 포함하는 테스트 장치가 본 발명의 일예로서 도시되어 있다. In this case, the socket board (210) may be provided with at least two second connectors (212) connected to at least two cables (250). FIG. 2 illustrates an example of a test device including a socket board (210) provided with four second connectors (212) according to the present invention.

마지막으로, 멀티 터미네이션 모듈(220)은 제1 커넥터(211)를 통해 소켓보드에 연결된다. Finally, the multi-termination module (220) is connected to the socket board via the first connector (211).

하나의 소켓보드에는 적어도 두 개의 제1 커넥터(211)들이 구비될 수 있으며, 따라서, 하나의 소켓보드에는 적어도 두 개의 멀티 터미네이션 모듈(220)들이 장착될 수 있다.At least two first connectors (211) can be provided on one socket board, and thus, at least two multi-termination modules (220) can be mounted on one socket board.

멀티 터미네이션 모듈(220)들의 개수는, 테스트 보드(230)로부터 반도체 소자(100)로 공급되는 출력 테스트 신호들의 개수에 따라 다양하게 변경될 수 있다. 또한, 소켓보드(210)는 도 1 내지 도 3에 도시된 바와 같이, 하이픽스(240)에 장착되며, 하이픽스(240)에 장착되는 소켓보드(210)의 개수는, 테스트하고자 하는 반도체 소자(100)들의 개수 및 테스트 보드(230)들의 개수에 따라 다양하게 변경될 수 있다.The number of multi-termination modules (220) can be varied depending on the number of output test signals supplied from the test board (230) to the semiconductor device (100). In addition, the socket board (210) is mounted on the high-fix (240) as shown in FIGS. 1 to 3, and the number of socket boards (210) mounted on the high-fix (240) can be varied depending on the number of semiconductor devices (100) to be tested and the number of test boards (230).

이하에서는, 설명의 편의상, 도 2 및 도 3에 도시된 바와 같이, 두 개의 멀티 터미네이션 모듈(220)들이 하나의 소켓보드(210)에 연결되어 있으며, 네 개의 소켓보드(210)들이 하나의 하이픽스(240)에 연결되어 있는 테스트 장치가 본 발명의 일예로서 설명된다. Hereinafter, for convenience of explanation, a test device in which two multi-termination modules (220) are connected to one socket board (210) and four socket boards (210) are connected to one high-fix (240) as shown in FIGS. 2 and 3 is described as an example of the present invention.

멀티 터미네이션 모듈(220)은 도 3에 도시된 바와 같이, 적어도 하나의 보정회로(220a)를 포함한다. The multi-termination module (220) includes at least one compensation circuit (220a), as illustrated in FIG. 3.

보정회로(220a)는 테스트 보드(230)에서 출력되어 케이블(250)과 소켓보드(210)를 통해 반도체 소자로 전달된 수신 테스트 신호가, 테스트 보드(230)에서 출력된 출력 테스트 신호와 동일해지도록 수신 테스트 신호를 보정하는 적어도 하나의 저항을 포함할 수 있다.The compensation circuit (220a) may include at least one resistor that compensates for the reception test signal so that the reception test signal output from the test board (230) and transmitted to the semiconductor element through the cable (250) and the socket board (210) becomes identical to the output test signal output from the test board (230).

수신 테스트 신호는 반도체 소자(100)로 전송된 출력 테스트 신호를 의미한다. 즉, 출력 테스트 신호는 케이블(250) 및 소켓보드(210)를 통해 반도체 소자(100)로 전송되며, 반도체 소자(100)로 전송된 출력 테스트 신호는 수신 테스트 신호라 한다. The reception test signal refers to an output test signal transmitted to the semiconductor element (100). That is, the output test signal is transmitted to the semiconductor element (100) through the cable (250) and the socket board (210), and the output test signal transmitted to the semiconductor element (100) is called a reception test signal.

보정회로(220a)는 수신 테스트 신호가 출력 테스트 신호와 동일해질 수 있도록, 수신 테스트 신호를 보정하는 기능을 수행한다. The compensation circuit (220a) performs the function of compensating the reception test signal so that the reception test signal can be identical to the output test signal.

수신 테스트 신호가 출력 테스트 신호와 동일해지도록 한다는 것은, 수신 테스트 신호가 출력 테스트 신호와 완전히 동일해지도록 하는 것을 의미할 수 있으며, 수신 테스트 신호가 기 설정된 오차 범위 내에서 출력 테스트 신호와 유사한 특성을 갖도록 하는 것을 의미할 수도 있다. 여기서, 기 설정된 오차 범위 내에서 출력 테스트 신호와 유사한 특성을 갖는 수신 테스트 신호는, 반도체 소자에 대한 테스트에 이용될 수 있는 신호를 의미한다. Making the reception test signal identical to the output test signal may mean making the reception test signal completely identical to the output test signal, and may also mean making the reception test signal have similar characteristics to the output test signal within a preset error range. Here, the reception test signal having similar characteristics to the output test signal within the preset error range means a signal that can be used for testing a semiconductor device.

즉, 테스트 보드(230)에서 출력된 출력 테스트 신호가 반도체 소자에서 수신된 수신 테스트 신호와 완전히 동일한 신호라면, 테스트 보드에서 의도되었던 테스트가 반도체 소자에서 정상적으로 수행될 수 있다.That is, if the output test signal output from the test board (230) is a signal completely identical to the received test signal received from the semiconductor device, the test intended on the test board can be performed normally on the semiconductor device.

그러나, 일반적으로, 출력 테스트 신호가 케이블(250) 등을 통해 전송되는 중에, 각종 노이즈가 출력 테스트 신호에 포함될 수 있으며, 이에 따라, 수신 테스트 신호가 출력 테스트 신호와 달라질 수 있으며, 따라서, 반도체 소자(100)에 대한 테스트가 정상적으로 이루어지지 못할 수 있다.However, in general, when the output test signal is transmitted through a cable (250), etc., various noises may be included in the output test signal, and accordingly, the received test signal may be different from the output test signal, and thus, the test on the semiconductor device (100) may not be performed normally.

이를 방지하기 위해, 본 발명에는 보정회로(220a)가 구비되며, 특히, 멀티 터미네이션 모듈(220)에 보정회로(220a)가 구비된다. 보정회로(220a)는 반도체 소자(100)에 구비된 반도체 소자 회로(110)와, 소켓보드(210)를 통해 연결될 수 있다. 따라서, 보정회로(220a)에 구비된 저항 또는 캐패시터에 의해, 반도체 소자 회로(110)에 수신된 수신 테스트 신호가 보정될 수 있다. To prevent this, the present invention is provided with a correction circuit (220a), and in particular, the correction circuit (220a) is provided in the multi-termination module (220). The correction circuit (220a) can be connected to the semiconductor element circuit (110) provided in the semiconductor element (100) through the socket board (210). Therefore, the reception test signal received by the semiconductor element circuit (110) can be corrected by the resistor or capacitor provided in the correction circuit (220a).

이를 위해, 테스트 장치의 제조 과정에서는, 각종 시뮬레이션 및 테스트를 통해, 보정회로(220a)에 구비될 저항 및 캐패시터의 크기 등이 산출될 수 있으며, 이에 따라, 보정회로(220a)는 다양한 형태로 구비될 수 있다. To this end, during the manufacturing process of the test device, the sizes of the resistors and capacitors to be provided in the compensation circuit (220a) can be calculated through various simulations and tests, and accordingly, the compensation circuit (220a) can be provided in various forms.

보정회로(220a)가 구비된 멀티 터미네이션 모듈(220)이 장착된 테스트 장치를 통해 반도체 소자(100)가 테스트될 때, 보정회로(220a)가 반도체 소자 회로(110)에 영향을 미치게 되며, 이에 따라, 반도체 소자 회로(110)에 수신되는 수신 테스트 신호는 출력 테스트 신호와 동일한 신호가 되거나, 오차 범위 내에서 유사한 신호가 될 수 있다. When a semiconductor device (100) is tested through a test device equipped with a multi-termination module (220) equipped with a compensation circuit (220a), the compensation circuit (220a) affects the semiconductor device circuit (110), and accordingly, a reception test signal received by the semiconductor device circuit (110) may be the same signal as the output test signal or may be a similar signal within an error range.

따라서, 보정회로(220a)에 의해 보정된 수신 테스트 신호가 반도체 소자 회로(110)로 공급되어, 반도체 소자(100)에 대한 테스트가 수행될 수 있다.Accordingly, a receiving test signal corrected by the correction circuit (220a) is supplied to the semiconductor element circuit (110), so that a test on the semiconductor element (100) can be performed.

이 경우, 보정회로(220a)는 보정이 필요한 출력 테스트 신호들의 개수만큼 구비될 수 있다. In this case, the compensation circuit (220a) may be provided as many times as the number of output test signals requiring compensation.

따라서, 하나의 멀티 터미네이션 모듈(220)에는 적어도 두 개의 보정회로(220a)들이 구비될 수 있다.Therefore, one multi-termination module (220) may be equipped with at least two compensation circuits (220a).

이 경우, 두 개의 보정회로(220a)들의 구조는 대응되는 출력 테스트 신호의 특성에 따라 다를 수 있다. 따라서, 하나의 멀티 터미네이션 모듈(220)에 구비되는 적어도 두 개의 보정회로(220a)들 각각의 구조는 서로 다를 수도 있으며, 동일할 수도 있다.In this case, the structures of the two correction circuits (220a) may be different depending on the characteristics of the corresponding output test signals. Accordingly, the structures of each of at least two correction circuits (220a) provided in one multi-termination module (220) may be different from each other or may be the same.

또한, 케이블(250)을 통해 공급되는 출력 테스트 신호들의 개수가 하나의 멀티 터미네인션 모듈(220)에 구비될 수 있는 보정회로(220a)들의 개수보다 많은 경우, 하나의 반도체 소자(210)에는 적어도 두 개의 멀티 터미네이션 모듈(220)들이 구비될 수 있으며, 적어도 두 개의 멀티 터미네이션 모듈(220)들 각각에는 적어도 두 개의 보정회로(220a)들이 구비될 수 있다.In addition, when the number of output test signals supplied through the cable (250) is greater than the number of correction circuits (220a) that can be equipped in one multi-termination module (220), at least two multi-termination modules (220) can be equipped in one semiconductor device (210), and at least two correction circuits (220a) can be equipped in each of the at least two multi-termination modules (220).

부연하여 설명하면, 도 3에 도시된 바와 같이, 보정회로(220a)는 반도체 소자 회로(110)와 전기적으로 연결되어 있기 때문에, 보정회로(220a)에 구비된 저항 및 캐패시터 등의 구조 및 크기 등에 따라, 케이블(250) 및 소켓보드(210)를 통해 반도체 소자 회로(110)로 공급되는 출력 테스트 신호가 보정될 수 있다. 이에 따라, 반도체 소자 회로(110)에는 출력 테스트 신호와 동일 또는 유사한 수신 테스트 신호가 공급될 수 있으며, 따라서, 테스트 보드(230)에서 의도했던 수신 테스트 신호가 반도체 소자 회로(110)에 공급될 수 있다. 이에 따라, 반도체 소자(100)에 대한 테스트가 정상적으로 수행될 수 있다. To explain in more detail, as illustrated in FIG. 3, since the correction circuit (220a) is electrically connected to the semiconductor element circuit (110), the output test signal supplied to the semiconductor element circuit (110) through the cable (250) and the socket board (210) can be corrected according to the structure and size of the resistor and capacitor, etc., provided in the correction circuit (220a). Accordingly, a reception test signal that is identical to or similar to the output test signal can be supplied to the semiconductor element circuit (110), and thus, the reception test signal intended by the test board (230) can be supplied to the semiconductor element circuit (110). Accordingly, the test for the semiconductor element (100) can be performed normally.

이하에서는, 도 1 내지 도 5를 참조하여, 멀티 터미네인션 모듈(220)의 구조가 상세히 설명된다. Below, the structure of the multi-termination module (220) is described in detail with reference to FIGS. 1 to 5.

도 4는 본 발명에 따른 멀티 터미네이션 모듈을 이용한 테스트 장치에 적용되는 멀티 터미네인션 모듈의 분해도이며, 도 5는 본 발명에 따른 멀티 터미네이션 모듈을 이용한 테스트 장치에 적용되는 멀티 터미네이션 모듈의 사시도이다.FIG. 4 is an exploded view of a multi-termination module applied to a test device using a multi-termination module according to the present invention, and FIG. 5 is a perspective view of a multi-termination module applied to a test device using a multi-termination module according to the present invention.

상기에서 설명된 바와 같이, 멀티 터미네이션 모듈(220)은 소켓보드(210)에 구비된 제1 커넥터(211)를 통해 소켓보드(210)에 장착되며, 하나의 소켓보드(210)에는 적어도 하나의 제1 커넥터(211)가 구비될 수 있다. As described above, the multi-termination module (220) is mounted on the socket board (210) via the first connector (211) provided on the socket board (210), and at least one first connector (211) may be provided on one socket board (210).

멀티 터미네이션 모듈(220)은, 도 4 및 도 5에 도시된 바와 같이, 적어도 하나의 보정회로(220a)가 구비되어 있는 보정보드(221) 및 보정보드(221)가 고정되는 케이스(222)를 포함한다. The multi-termination module (220) includes a compensation board (221) having at least one compensation circuit (220a) as shown in FIGS. 4 and 5, and a case (222) to which the compensation board (221) is fixed.

우선, 보정보드(221)는 소켓보드(210)에 구비된 제1 커넥터(211)를 통해 소켓보드에 연결된다. First, the correction board (221) is connected to the socket board through the first connector (211) provided on the socket board (210).

다음, 케이스(222)에는 적어도 하나의 보정보드(221)가 구비될 수 있으며, 도 4 및 도 5에는 세 개의 보정보드(221)들이 장착되어 있는 멀티 터미네이션 모듈(220)이 본 발명의 일예로서 도시되어 있다. 케이스(222)에는 보정보드(221)가 삽입되어 고정되는 슬릿이 구비된다. 도 4에는 세 개의 슬릿들이 구비된 케이스(222)가 본 발명의 일예로서 도시되어 있다. 세 개의 슬릿들로 삽입된 세 개의 보정보드(221)들은 볼트 및 너트와 같은 체결장치를 통해 케이스(222)에 고정될 수 있다. Next, the case (222) may be equipped with at least one correction board (221), and a multi-termination module (220) equipped with three correction boards (221) is illustrated as an example of the present invention in FIGS. 4 and 5. The case (222) is equipped with slits into which the correction boards (221) are inserted and fixed. FIG. 4 illustrates a case (222) equipped with three slits as an example of the present invention. The three correction boards (221) inserted into the three slits may be fixed to the case (222) through fastening devices such as bolts and nuts.

슬릿을 통해 노출된 보정보드(221)의 끝단은 소켓보드에 구비된 제1 커넥터(2111)를 통해 소켓보드에 연결된다. 이 경우, 케이블(250)의 일측은 제2 커넥터(212)를 통해 소켓보드에 연결되며, 케이블의 타측은 테스트 보드(230)에 연결된다.The end of the correction board (221) exposed through the slit is connected to the socket board through the first connector (2111) provided on the socket board. In this case, one end of the cable (250) is connected to the socket board through the second connector (212), and the other end of the cable is connected to the test board (230).

다음, 케이스(222)에 적어도 두 개의 보정보드(221)들이 장착되어 있는 경우, 적어도 두 개의 보정보드(221)들은 제1 타입 보정보드(221a) 및 제2 타입 보정보드(221b)를 포함할 수 있다. Next, when at least two correction boards (221) are mounted in the case (222), the at least two correction boards (221) may include a first type correction board (221a) and a second type correction board (221b).

이 경우, 제1 타입 보정보드(221a) 및 제2 타입 보정보드(221b)는 좌우 대칭되는 구조를 가질 수 있다. In this case, the first type correction board (221a) and the second type correction board (221b) may have a left-right symmetrical structure.

예를 들어, 제1 타입 보정보드(221a)는 도 4 및 도 5에 도시된 바와 같이 ┌ 형태로 형성되고, 제2 타입 보정보드(221b)는 제1 타입 보정보드와 좌우 대칭되는 ┐형태로 형성될 수 있다. For example, the first type correction board (221a) may be formed in a ┌ shape as shown in FIGS. 4 and 5, and the second type correction board (221b) may be formed in a ┐ shape that is symmetrical to the left and right of the first type correction board.

이 경우, 제1 타입 보정보드(221a)는 소켓에 연결되는 제1 연결부(221a_1) 및 제1 연결부(221a_1)의 정면의 일측 하단으로부터 연장된 제1 본체(221a_2)를 포함하며, 제2 타입 보정보드(221b)는 소켓에 연결되는 제2 연결부(221b_1) 및 제2 연결부(221b_1)의 정면의 타측 하단으로부터 연장된 제2 본체(221b_2)를 포함한다.In this case, the first type correction board (221a) includes a first connecting portion (221a_1) connected to the socket and a first main body (221a_2) extended from one lower side of the front of the first connecting portion (221a_1), and the second type correction board (221b) includes a second connecting portion (221b_1) connected to the socket and a second main body (221b_2) extended from the other lower side of the front of the second connecting portion (221b_1).

제1 연결부(221a_1) 및 제2 연결부(221b_1)는 멀티 터미네이션 모듈에서 중첩되도록 배치되며, 제1 본체(221a_2) 및 제2 본체(221b_2)는 멀티 터미네이션 모듈에서 중첩되지 않도록 배치된다. The first connecting portion (221a_1) and the second connecting portion (221b_1) are arranged so as to overlap in the multi-termination module, and the first main body (221a_2) and the second main body (221b_2) are arranged so as not to overlap in the multi-termination module.

상기에서 설명된 바와 같이 배치되는 이유는, 보정회로(220a)를 구성하는 각종 소자들, 예를 들어, 저항 또는 캐패시터 등이 보정보드들(221a, 221b) 사이에서 접촉되지 않도록 하기 위한 것이다. The reason for the arrangement as described above is to prevent various elements constituting the compensation circuit (220a), such as resistors or capacitors, from coming into contact between the compensation boards (221a, 221b).

즉, 보정회로(220a)들은 제1 본체(221a_2) 및 제2 본체(221b_2)의 정면 및 후면 중 적어도 하나에 구비될 수 있으며, 보정회로(220a)들의 접촉을 최대한 방지하기 위해, 보정회로(220a)는 제1 본체(221a_1)의 정면 및 제2 본체(221b_1)의 정면 각각에만 구비될 수도 있다. 예를 들어, 제1 타입 보정보드의 제1 보정회로는 제1 본체의 정면에 실장되며, 제2 타입 보정보드의 제2 보정회로는 제2 본체의 정면에 실장될 수 있다.이 경우, 제1 타입 보정보드(221a)의 구조 및 제2 타입 보정보드(221b)의 구조가 동일하다면, 제1 본체(221a_2) 및 제2 본체(221b_2)에 구비된 보정회로(220a)들이 서로 접촉될 수 있으며, 정면 및 후면 중 어느 하나에만 보정회로(220a)들이 구비된 경우에도, 어느 하나의 보정보드(221)에 구비된 보정회로(220a)들이 인접된 보정보드(221)와 접촉될 수 있다. 이에 따라, 보정회로(220a)들이 정상적으로 구동되지 않을 수도 있다. That is, the correction circuits (220a) may be provided on at least one of the front and rear surfaces of the first main body (221a_2) and the second main body (221b_2), and in order to prevent contact between the correction circuits (220a) as much as possible, the correction circuits (220a) may be provided only on the front surface of the first main body (221a_1) and the front surface of the second main body (221b_1), respectively. For example, the first correction circuit of the first type correction board may be mounted on the front of the first main body, and the second correction circuit of the second type correction board may be mounted on the front of the second main body. In this case, if the structure of the first type correction board (221a) and the structure of the second type correction board (221b) are the same, the correction circuits (220a) provided in the first main body (221a_2) and the second main body (221b_2) may come into contact with each other, and even when the correction circuits (220a) are provided on only one of the front and the rear, the correction circuits (220a) provided in one of the correction boards (221) may come into contact with the adjacent correction board (221). Accordingly, the correction circuits (220a) may not operate normally.

본 발명에서는 이러한 문제를 해결하기 위해, 도 4 및 도 5에 도시된 바와 같이, 제1 타입 보정보드(221a) 및 제2 타입 보정보드(221b)가 서로 좌우 대칭되는 구조를 갖는다. 따라서, 제1 타입 보정보드(221a) 및 제2 타입 보정보드(221b)가 케이스(222)에 순차적으로 장착될 때, 제1 본체(221a_2) 및 제2 본체(221b_2)는 서로 밀착되지 않고 좌우로 분리될 수 있다. In order to solve this problem in the present invention, as shown in FIGS. 4 and 5, the first type correction board (221a) and the second type correction board (221b) have a structure that is symmetrical to each other left and right. Therefore, when the first type correction board (221a) and the second type correction board (221b) are sequentially mounted in the case (222), the first body (221a_2) and the second body (221b_2) can be separated left and right without being in close contact with each other.

이 경우, 제1 연결부(221a_1) 및 제2 연결부(221b_1)는 동일한 구조를 갖는 제1 커넥터(211)에 연결되어야 하기 때문에, 동일한 형태로 형성될 수 있다. 제1 연결부(221a_1) 및 제2 연결부(221b_1)에는 복잡한 회로소자들이 구비되지 않기 때문에, 연결부(221a_1) 및 제2 연결부(221b_1)가 가까운 거리에서 밀착되더라도, 전기적인 오류가 발생되지는 않는다. In this case, since the first connecting portion (221a_1) and the second connecting portion (221b_1) must be connected to the first connector (211) having the same structure, they can be formed in the same shape. Since the first connecting portion (221a_1) and the second connecting portion (221b_1) are not equipped with complex circuit elements, even if the connecting portion (221a_1) and the second connecting portion (221b_1) are in close contact, no electrical error occurs.

예를 들어, 도 4 및 도 5에 도시된 멀티 터미네이션 모듈(220)에서는, 케이스(222)의 제일 앞단에 제1 타입 보정보드(221a)가 장착되어 있고, 제일 뒷단에 또 다른 제1 타입 보정보드(221a)가 장착되어 있으며, 두 개의 제1 타입 보정보드(221a)들 사이에 제2 타입 보정보드(221b)가 장착되어 있다.For example, in the multi-termination module (220) illustrated in FIGS. 4 and 5, a first type correction board (221a) is mounted at the frontmost end of the case (222), another first type correction board (221a) is mounted at the rearmost end, and a second type correction board (221b) is mounted between the two first type correction boards (221a).

따라서, 케이스(222)의 제일 앞단에 구비된 제1 타입 보정보드(221a)의 제1 제1 본체(221a_2)와 케이스(222)의 제일 뒷단에 구비된 제1 타입 보정보드(221a)의 제1 본체(221a_2)는 케이스(222)의 좌측에서 일정한 간격으로 이격될 수 있으며, 따라서, 두 개의 제1 본체(221a_2)들은 서로 이격될 수 있다. 이에 따라, 두 개의 제1 본체(221a_2)들에 구비된 보정회로(220a)들은 서로 접촉되지 않을 수 있다.Accordingly, the first first main body (221a_2) of the first type correction board (221a) equipped at the frontmost end of the case (222) and the first main body (221a_2) of the first type correction board (221a) equipped at the rearmost end of the case (222) can be spaced apart from each other by a certain interval on the left side of the case (222), and thus, the two first main bodies (221a_2) can be spaced apart from each other. Accordingly, the correction circuits (220a) equipped in the two first main bodies (221a_2) may not come into contact with each other.

또한, 두 개의 제1 타입 보정보드(221a)들 사이에 장착된 제2 타입 보정보드(221b)의 제2 본체(221b_2)는 케이스(222)의 우측에 배치되며, 따라서, 두 개의 제1 본체(221a_2)들과 중첩되지 않는다. 따라서, 제2 본체(221b_2)에 구비된 보정회로들은 제1 본체(221a_2)들에 구비된 보정회로(220a)들과 접촉되지 않을 수 있다.In addition, the second body (221b_2) of the second type correction board (221b) mounted between the two first type correction boards (221a) is positioned on the right side of the case (222), and therefore does not overlap with the two first bodies (221a_2). Accordingly, the correction circuits equipped in the second body (221b_2) may not come into contact with the correction circuits (220a) equipped in the first bodies (221a_2).

따라서, 서로 다른 보정보드(221)에 구비된 보정회로들은 상호간에 영향을 미치지 못한다. Therefore, the correction circuits provided on different correction boards (221) do not affect each other.

마지막으로, 케이스(222)에 보정보드가 적어도 네 개 고정될 때, 제1 타입 보정보드(221a)와 제2 타입 보정보드(221b)가 번갈아 가며 케이스(222)에 고정된다.Finally, when at least four correction boards are fixed to the case (222), the first type correction board (221a) and the second type correction board (221b) are fixed alternately to the case (222).

따라서, 동일한 타입의 보정보드들은 서로 다른 타입의 보정보드 사이에 삽입된다. 이에 따라, 제1 본체(221a_2)들은 최소한 제2 본체(221b_2)의 두께만큼 이격될 수 있고, 제2 본체(221b_2)들은 최소한 제1 본체(221a_2)의 두께만큼 이격될 수 있으며, 제1 본체(221a_2) 및 제2 본체(221b_2)는 서로 중첩되지 않을 수 있다. 따라서, 서로 다른 보정보드(221)들에 구비된 보정회로(220a)들은 상호간에 영향을 미치지 않는다.Accordingly, correction boards of the same type are inserted between correction boards of different types. Accordingly, the first bodies (221a_2) can be spaced apart at least by the thickness of the second bodies (221b_2), the second bodies (221b_2) can be spaced apart at least by the thickness of the first bodies (221a_2), and the first bodies (221a_2) and the second bodies (221b_2) can not overlap each other. Accordingly, the correction circuits (220a) provided in the different correction boards (221) do not affect each other.

이에 따라, 다수의 보정보드(221)들이 하나의 케이스(222)에 장착되더라도, 다수의 보정보드(221)들 각각에 구비된 보정회로(220a)들은 정상적으로 구동될 수 있으며, 따라서, 반도체 소자(100)는 다수의 출력 테스트 신호들을 이용하여 동시에 테스트될 수 있다. Accordingly, even if a plurality of correction boards (221) are mounted in one case (222), the correction circuits (220a) provided in each of the plurality of correction boards (221) can be operated normally, and thus, the semiconductor device (100) can be tested simultaneously using a plurality of output test signals.

이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.It should be understood that the embodiments described above are exemplary in all respects and are not restrictive. The scope of the present invention is indicated by the claims described below rather than the detailed description above, and all changes or modifications derived from the meaning and scope of the claims and their equivalent concepts should be interpreted as being included in the scope of the present invention.

100: 반도체 소자 200: 테스트 장치
400: 관리자 단말기 220: 멀티 터미네이션 모듈
100: Semiconductor Device 200: Test Device
400: Admin Terminal 220: Multi-Termination Module

Claims (10)

테스트 대상이 되는 반도체 소자(Device Under Test: DUT)가 연결되는 소켓보드;
상기 소켓보드에 연결되며, 보정회로를 포함하는 멀티 터미네이션 모듈;
상기 소켓보드에 연결되는 케이블; 및
상기 케이블과 연결되는 테스트 보드를 포함하고,
상기 보정회로는 상기 테스트 보드에서 출력되어 상기 케이블과 상기 소켓보드를 통해 상기 반도체 소자로 전달된 수신 테스트 신호가, 상기 테스트 보드에서 출력된 출력 테스트 신호와 동일해지도록 상기 수신 테스트 신호를 보정하며, 적어도 하나의 저항을 포함하고,
상기 멀티 터미네이션 모듈은,
상기 보정회로가 구비되어 있는 보정보드; 및
상기 보정보드가 삽입되어 고정되는 슬릿이 구비된 케이스를 포함하는 멀티 터미네이션 모듈을 이용한 테스트 장치.
A socket board to which the semiconductor device under test (DUT) is connected;
A multi-termination module connected to the above socket board and including a compensation circuit;
a cable connected to the above socket board; and
Including a test board connected to the above cable,
The above compensation circuit compensates the reception test signal so that the reception test signal output from the test board and transmitted to the semiconductor element through the cable and the socket board becomes identical to the output test signal output from the test board, and includes at least one resistor.
The above multi-termination module,
A compensation board equipped with the above compensation circuit; and
A test device using a multi-termination module including a case having a slit into which the above correction board is inserted and fixed.
테스트 대상이 되는 반도체 소자(Device Under Test: DUT)가 연결되는 소켓보드;
상기 소켓보드에 연결되며, 보정회로를 포함하는 멀티 터미네이션 모듈;
상기 소켓보드에 연결되는 케이블; 및
상기 케이블과 연결되는 테스트 보드를 포함하고,
상기 보정회로는 상기 테스트 보드에서 출력되어 상기 케이블과 상기 소켓보드를 통해 상기 반도체 소자로 전달된 수신 테스트 신호가, 상기 테스트 보드에서 출력된 출력 테스트 신호와 동일해지도록 상기 수신 테스트 신호를 보정하며, 적어도 하나의 저항을 포함하고,
상기 소켓보드에는 제1 커넥터 및 제2 커넥터가 구비되고,
상기 멀티 터미네이션 모듈은 상기 제1 커넥터를 통해 상기 소켓보드에 연결되고,
상기 케이블의 일측은 상기 제2 커넥터를 통해 상기 소켓보드에 연결되며, 상기 케이블의 타측은 상기 테스트 보드에 연결되는 멀티 터미네이션 모듈을 이용한 테스트 장치.
A socket board to which the semiconductor device under test (DUT) is connected;
A multi-termination module connected to the above socket board and including a compensation circuit;
a cable connected to the above socket board; and
Including a test board connected to the above cable,
The above compensation circuit compensates the reception test signal so that the reception test signal output from the test board and transmitted to the semiconductor element through the cable and the socket board becomes identical to the output test signal output from the test board, and includes at least one resistor.
The above socket board is provided with a first connector and a second connector,
The above multi-termination module is connected to the socket board through the first connector,
A test device using a multi-termination module, one end of the cable being connected to the socket board via the second connector, and the other end of the cable being connected to the test board.
제 1 항에 있어서,
상기 슬릿을 통해 노출된 상기 보정보드의 끝단은 상기 소켓보드에 구비된 제1 커넥터를 통해 상기 소켓보드에 연결되는 멀티 터미네이션 모듈을 이용한 테스트 장치.
In paragraph 1,
A test device using a multi-termination module in which the end of the compensation board exposed through the slit is connected to the socket board through a first connector provided on the socket board.
제 3 항에 있어서,
상기 케이스에는 상기 보정보드가 적어도 두 개 고정되는 멀티 터미네이션 모듈을 이용한 테스트 장치.
In the third paragraph,
A test device using a multi-termination module in which at least two of the above compensation boards are fixed in the above case.
제 4 항에 있어서,
적어도 두 개의 상기 보정보드들은 제1 타입 보정보드 및 제2 타입 보정보드를 포함하고,
상기 제1 타입 보정보드 및 상기 제2 타입 보정보드는 좌우 대칭되는 구조를 갖는 멀티 터미네이션 모듈을 이용한 테스트 장치.
In paragraph 4,
At least two of the above correction boards include a first type correction board and a second type correction board,
The above first type correction board and the above second type correction board are a test device using a multi-termination module having a left-right symmetrical structure.
제 4 항에 있어서,
적어도 두 개의 상기 보정보드들은 ┌ 형태로 형성되는 제1 타입 보정보드 및 상기 제1 타입 보정보드와 좌우 대칭되는 ┐형태로 형성되는 제2 타입 보정보드를 포함하는 멀티 터미네이션 모듈을 이용한 테스트 장치.
In paragraph 4,
A test device using a multi-termination module including at least two of the above correction boards, a first type correction board formed in a ┌ shape and a second type correction board formed in a ┐ shape symmetrical to the first type correction board.
제 4 항에 있어서,
적어도 두 개의 상기 보정보드들은 제1 타입 보정보드 및 제2 타입 보정보드를 포함하고,
상기 제1 타입 보정보드는 상기 소켓에 연결되는 제1 연결부 및 상기 제1 연결부의 정면의 일측 하단으로부터 연장된 제1 본체를 포함하고,
상기 제2 타입 보정보드는 상기 소켓에 연결되는 제2 연결부 및 상기 제2 연결부의 정면의 타측 하단으로부터 연장된 제2 본체를 포함하는 멀티 터미네이션 모듈을 이용한 테스트 장치.
In paragraph 4,
At least two of the above correction boards include a first type correction board and a second type correction board,
The above first type compensation board includes a first connecting portion connected to the socket and a first body extending from the lower side of one front side of the first connecting portion,
The above second type compensation board is a test device using a multi-termination module including a second connecting portion connected to the socket and a second body extended from the lower side of the front side of the second connecting portion.
제 7 항에 있어서,
상기 제1 연결부 및 상기 제2 연결부는 상기 멀티 터미네이션 모듈에서 중첩되도록 배치되며, 상기 제1 본체 및 상기 제2 본체는 상기 멀티 터미네이션 모듈에서 중첩되지 않도록 배치되는 멀티 터미네이션 모듈을 이용한 테스트 장치.
In paragraph 7,
A test device using a multi-termination module, wherein the first connecting portion and the second connecting portion are arranged to overlap in the multi-termination module, and the first body and the second body are arranged to not overlap in the multi-termination module.
제 8 항에 있어서,
상기 케이스에 상기 보정보드가 적어도 네 개 고정될 때, 상기 제1 타입 보정보드와 상기 제2 타입 보정보드가 번갈아 가며 상기 케이스에 고정되는 멀티 터미네이션 모듈을 이용한 테스트 장치.
In Article 8,
A test device using a multi-termination module in which the first type correction board and the second type correction board are alternately fixed to the case when at least four of the correction boards are fixed to the case.
제 8 항에 있어서,
상기 제1 타입 보정보드의 제1 보정회로는 상기 제1 본체의 정면에 실장되며,
상기 제2 타입 보정보드의 제2 보정회로는 상기 제2 본체의 정면에 실장되는 멀티 터미네이션 모듈을 이용한 테스트 장치.
In Article 8,
The first correction circuit of the above first type correction board is mounted on the front side of the first main body,
The second correction circuit of the above second type correction board is a test device using a multi-termination module mounted on the front side of the above second main body.
KR1020220109169A 2022-08-30 2022-08-30 Test Apparatus Using A Multi Termination Module Active KR102757551B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220109169A KR102757551B1 (en) 2022-08-30 2022-08-30 Test Apparatus Using A Multi Termination Module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220109169A KR102757551B1 (en) 2022-08-30 2022-08-30 Test Apparatus Using A Multi Termination Module

Publications (2)

Publication Number Publication Date
KR20240030313A KR20240030313A (en) 2024-03-07
KR102757551B1 true KR102757551B1 (en) 2025-01-21

Family

ID=90272303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220109169A Active KR102757551B1 (en) 2022-08-30 2022-08-30 Test Apparatus Using A Multi Termination Module

Country Status (1)

Country Link
KR (1) KR102757551B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050159050A1 (en) * 2003-06-05 2005-07-21 Hiroyuki Hama Device interface apparatus
US20110131000A1 (en) * 2007-08-22 2011-06-02 Verigy (Singapore) Pte. Ltd. Chip tester, method for providing timing information, test fixture set, apparatus for post-processing propagation delay information, method for post-processing delay information, chip test set up and method for testing devices under test

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101857124B1 (en) * 2016-10-25 2018-06-21 (주)유니테스트 Test board for burn-in testing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050159050A1 (en) * 2003-06-05 2005-07-21 Hiroyuki Hama Device interface apparatus
US20110131000A1 (en) * 2007-08-22 2011-06-02 Verigy (Singapore) Pte. Ltd. Chip tester, method for providing timing information, test fixture set, apparatus for post-processing propagation delay information, method for post-processing delay information, chip test set up and method for testing devices under test

Also Published As

Publication number Publication date
KR20240030313A (en) 2024-03-07

Similar Documents

Publication Publication Date Title
US6552528B2 (en) Modular interface between a device under test and a test head
US6252415B1 (en) Pin block structure for mounting contact pins
JP2005513443A (en) Connection module for use with test head, interface test head system providing interconnection between test head and device under test, method for connecting test head to device under test, method for changing test head system, and test head system How to assemble
WO1990013038A1 (en) Ate jumper programmable interface board
JP2691809B2 (en) Semiconductor device test equipment
JP2008185420A (en) Tester and probe card
KR101425637B1 (en) Connector for connecting board
US7180321B2 (en) Tester interface module
KR101857124B1 (en) Test board for burn-in testing
US6840808B2 (en) Connector for a plurality of switching assemblies with compatible interfaces
KR102757551B1 (en) Test Apparatus Using A Multi Termination Module
US6529385B1 (en) Component array adapter
JP2019219368A (en) Probe card
KR102754181B1 (en) Apparatus For Testing A Semiconductor Device
KR100524292B1 (en) Semiconductor test interface
KR20100027097A (en) Right angle connection system for ate interface
KR102752887B1 (en) Diagnostic Board And Test Apparatus Using The Same
KR102834343B1 (en) Test Apparatus And Method For Signal Synchronization
US20030030454A1 (en) Probe plate assembly for a circuit board test fixture
KR102730366B1 (en) Test Apparatus And Method For Signal Synchronization
JPS61182237A (en) Probe card
US7459921B2 (en) Method and apparatus for a paddle board probe card
KR102811437B1 (en) Apparatus For Testing A semiconductor Device
US8314630B2 (en) Test section unit, test head and electronic device testing apparatus
KR101498523B1 (en) Test board for burn-in testing

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20220830

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240920

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20250113

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20250115

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20250115

End annual number: 3

Start annual number: 1

PG1601 Publication of registration