[go: up one dir, main page]

KR102785756B1 - 소스, 게이트 및/또는 드레인 도전성 비아들을 갖는 iii족 질화물계 라디오 주파수 트랜지스터 증폭기들 - Google Patents

소스, 게이트 및/또는 드레인 도전성 비아들을 갖는 iii족 질화물계 라디오 주파수 트랜지스터 증폭기들 Download PDF

Info

Publication number
KR102785756B1
KR102785756B1 KR1020227036551A KR20227036551A KR102785756B1 KR 102785756 B1 KR102785756 B1 KR 102785756B1 KR 1020227036551 A KR1020227036551 A KR 1020227036551A KR 20227036551 A KR20227036551 A KR 20227036551A KR 102785756 B1 KR102785756 B1 KR 102785756B1
Authority
KR
South Korea
Prior art keywords
transistor amplifier
conductive
iii nitride
delete delete
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020227036551A
Other languages
English (en)
Other versions
KR20220158261A (ko
Inventor
바심 누리
마빈 마벨
치안리 무
광모 크리스 임
마이클 이. 와츠
마리오 보카티우스
장헌 김
Original Assignee
메이콤 테크놀로지 솔루션즈 홀딩스, 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 메이콤 테크놀로지 솔루션즈 홀딩스, 인코퍼레이티드 filed Critical 메이콤 테크놀로지 솔루션즈 홀딩스, 인코퍼레이티드
Publication of KR20220158261A publication Critical patent/KR20220158261A/ko
Application granted granted Critical
Publication of KR102785756B1 publication Critical patent/KR102785756B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H01L2224/17107—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area the bump connectors connecting two common bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32235—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616—Cavity shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/254—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes extend entirely through the semiconductor bodies, e.g. via-holes for back side contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

RF 트랜지스터 증폭기들은 III족 질화물계 RF 트랜지스터 증폭기 다이를 포함하며, III족 질화물계 RF 트랜지스터 증폭기 다이는, 반도체 층 구조물, III족 질화물계 RF 트랜지스터 증폭기 다이의 소스 영역에 접속되는 도전성 소스 비아 - 도전성 소스 비아는 반도체 층 구조물을 통해 연장됨 -, 및 반도체 층 구조물을 통해 연장되는 추가적인 도전성 비아를 포함한다. 추가적인 도전성 비아의 제1 단부는 제1 외부 회로에 접속되고, 제1 단부에 대향하는 추가적인 도전성 비아의 제2 단부는 제1 정합 회로에 접속된다.

Description

소스, 게이트 및/또는 드레인 도전성 비아들을 갖는 III족 질화물계 라디오 주파수 트랜지스터 증폭기들
관련 출원에 대한 상호 참조
본 출원은 35 U.S.C. § 119 하에서 2020년 4월 3일에 출원된 미국 가특허 출원 제63/004,985호에 대한 우선권을 주장하며, 그 전체 내용은 본 명세서에 참조로 포함된다.
본 발명은 마이크로전자 디바이스들에 관한 것이며, 보다 구체적으로는 고전력 고주파수 트랜지스터 증폭기들에 관한 것이다.
R-대역(0.5-1 GHz), S-대역(3 GHz) 및 X-대역(10 GHz)과 같은 고주파수들에서 동작하면서 높은 전력 처리 능력을 요구하는 전기 회로들이 최근에 더 널리 보급되었다. 특히, 이제 라디오(마이크로파 포함) 주파수들에서 RF 신호들을 증폭하는데 이용되는 라디오 주파수("RF") 트랜지스터 증폭기들에 대한 높은 요구가 있다. 이러한 RF 트랜지스터 증폭기들은 높은 신뢰성, 양호한 선형성을 나타내고 높은 출력 전력 레벨들을 처리할 필요가 있을 수 있다.
대부분의 RF 트랜지스터 증폭기들은 실리콘으로, 또는 실리콘 탄화물("SiC") 및 III족 질화물 재료들과 같은 넓은 밴드갭 반도체 재료들을 이용하여 구현된다. 본 명세서에서 사용되는 바와 같이, 용어 "III족 질화물"은 질소와 주기율표의 III족 원소들, 보통 알루미늄(Al), 갈륨(Ga), 및/또는 인듐(In) 사이에 형성된 이들 반도체 화합물들을 지칭한다. 이 용어는 또한 AlGaN 및 AlInGaN과 같은 3원 및 4원 화합물들을 지칭한다. 이들 화합물은 1몰의 질소가 총 1몰의 III족 원소들과 결합되는 실험식들을 갖는다.
실리콘계 RF 트랜지스터 증폭기들은 통상적으로 LDMOS(laterally diffused metal oxide semiconductor) 트랜지스터들을 이용하여 구현된다. 실리콘 LDMOS RF 트랜지스터 증폭기들은 고레벨들의 선형성을 나타낼 수 있고 제조하기에 비교적 저렴할 수 있다. III족 질화물계 RF 트랜지스터 증폭기는 통상적으로 HEMT(High Electron Mobility Transistor)를 이용하여 구현되며, 주로 LDMOS RF 트랜지스터 증폭기들이 고유의 성능 제한들을 가질 수 있는 고전력 및/또는 고주파수 동작을 요구하는 응용들에서 이용된다.
RF 트랜지스터 증폭기들은 하나 이상의 증폭 스테이지를 포함할 수 있으며, 각각의 스테이지는 통상적으로 트랜지스터 증폭기로서 구현된다. 출력 전력 및 전류 처리 능력들을 증가시키기 위해, RF 트랜지스터 증폭기들은 통상적으로 다수의 개별 "단위 셀(unit cell)" 트랜지스터들이 전기적으로 병렬로 배열되는 "단위 셀" 구성으로 구현된다. RF 트랜지스터 증폭기는 단일 집적 회로 칩 또는 "다이"로서 구현될 수 있거나, 복수의 다이를 포함할 수 있다. 복수의 RF 트랜지스터 증폭기 다이가 이용될 때, 이들은 직렬 및/또는 병렬로 접속될 수 있다.
RF 트랜지스터 증폭기들은 종종 기본 동작 주파수에서 RF 신호들에 대해 RF 증폭기 다이와 그에 접속된 전송 라인들 사이의 임피던스 정합을 개선시키도록 설계되어 있는 임피던스 정합 회로들과 같은 정합 회로들, 및 2차 및 3차 고조파들과 같이 디바이스 동작 동안 발생될 수 있는 고조파들을 적어도 부분적으로 종단시키도록 설계되어 있는 고조파 종단 회로들을 포함한다. 고조파들의 종단은 또한 상호변조 왜곡 산물들(intermodulation distortion products)에 영향을 미친다. 임피던스 정합 및 고조파 종단 회로들뿐만 아니라 RF 트랜지스터 증폭기 다이(들)는 패키지에 둘러싸일 수 있다. 전기 리드들(Electrical leads)은 패키지로부터 연장될 수 있고, RF 트랜지스터 증폭기를 입력 및 출력 RF 전송 라인들 및 바이어스 전압원들과 같은 외부 회로 요소들에 전기적으로 접속시키는데 이용된다.
전술한 바와 같이, III족 질화물계 RF 트랜지스터 증폭기들은 고전력 및/또는 고주파수 응용들에서 종종 이용된다. 전형적으로, 동작 동안 III족 질화물계 RF 증폭기 다이(들) 내에서 고레벨들의 열이 발생된다. RF 트랜지스터 증폭기 다이(들)가 너무 뜨거워지면, RF 트랜지스터 증폭기의 성능(예를 들어, 출력 전력, 효율, 선형성, 이득 등)이 악화될 수 있고/있거나 RF 트랜지스터 증폭기 다이(들)가 손상될 수 있다. 이와 같이, III족 질화물계 RF 트랜지스터 증폭기들은 전형적으로 열 제거를 위해 최적화될 수 있는 패키지들에 탑재된다. 도 1a 및 도 1b는 종래의 패키징된 III족 질화물계 RF 트랜지스터 증폭기를 예시한다. 특히, 도 1a는 종래의 패키징된 III족 질화물계 RF 트랜지스터 증폭기(100)의 개략적인 측면도이고, 도 1b는 패키징된 III족 질화물계 RF 트랜지스터 증폭기(100)에 포함되는 RF 트랜지스터 증폭기 다이의 개략적인 단면도이며, 여기서 단면은 도 1a의 라인 1B-1B를 따라 취해진다. 도 1a 및 도 1b(및 다양한 다른 도면들)는 매우 단순화된 도면들이고, 실제 RF 트랜지스터 증폭기들은 본 명세서의 단순화된 도면들에 도시되지 않은 더 많은 단위 셀들 및 다양한 회로 및 요소들을 포함할 수 있다는 것을 알 것이다.
도 1a에 도시된 바와 같이, III족 질화물계 RF 트랜지스터 증폭기(100)는 개방 공동 패키지(170) 내에 탑재되는 RF 트랜지스터 증폭기 다이(110)를 포함한다. 패키지(170)는 게이트 리드(172), 드레인 리드(174), 금속 플랜지(176), 및 세라믹 측벽 및 덮개(lid)(178)를 포함한다. RF 트랜지스터 증폭기 다이(110)는 금속 플랜지(176)와 세라믹 측벽 및 덮개(178)에 의해 형성된 공동에서 금속 플랜지(176)의 상부 표면 상에 탑재된다. RF 트랜지스터 증폭기 다이(110)는 최상부측(112) 및 최하부측(114)을 가진다. RF 트랜지스터 증폭기 다이(110)는 순차적으로 적층되는 최하부측("후면"측이라고도 지칭됨) 금속화 구조물(120), 반도체 층 구조물(130) 및 최상부측 금속화 구조물(140)을 포함한다. 후면측 금속화 구조물(120)은 금속 소스 단자(126)를 포함한다. RF 트랜지스터 증폭기(100)는 HEMT 기반 RF 트랜지스터 증폭기일 수 있고, 이 경우 반도체 층 구조물(130)은 반도체 또는 절연성 성장 기판(예컨대, SiC 또는 사파이어 기판) 상에 전형적으로 형성되는 적어도 채널 층 및 장벽 층을 포함할 수 있다. 성장 기판은, 비-반도체 재료로 형성되더라도, 반도체 층 구조물(130)의 일부인 것으로 고려될 수 있다. 최상부측 금속화 구조물(140)은, 특히, 금속 게이트 단자(142) 및 금속 드레인 단자(144)를 포함한다.
입력 정합 회로들(190) 및/또는 출력 정합 회로들(192)이 또한 하우징(170) 내에 탑재될 수 있다. 정합 회로들(190, 192)은 RF 트랜지스터 증폭기(100)에 입력되거나 RF 트랜지스터 증폭기(100)로부터 출력되는 RF 신호들의 기본 성분의 임피던스를 RF 트랜지스터 증폭기 다이(110)의 입력 또는 출력에서의 임피던스에 각각 정합시키는 임피던스 정합 회로들, 및/또는 2차 또는 3차 고조파들과 같은, RF 트랜지스터 증폭기 다이(110)의 입력 또는 출력에 존재할 수 있는 기본 RF 신호의 고조파들을 접지에 단락시키도록 구성되는 고조파 종단 회로들일 수 있다. 도 1a에 개략적으로 도시된 바와 같이, 입력 및 출력 정합 회로들(190, 192)은 금속 플랜지(176) 상에 탑재될 수 있다. 게이트 리드(172)는 하나 이상의 제1 본드 와이어(182)에 의해 입력 정합 회로(190)에 접속될 수 있고, 입력 정합 회로(190)는 하나 이상의 제2 본드 와이어(183)에 의해 RF 증폭기 다이(110)의 게이트 단자(142)에 접속될 수 있다. 유사하게, 드레인 리드(174)는 하나 이상의 제4 본드 와이어(185)에 의해 출력 정합 회로(192)에 접속될 수 있고, 출력 정합 회로(192)는 하나 이상의 제3 본드 와이어(184)에 의해 RF 증폭기 다이(110)의 드레인 단자(144)에 접속될 수 있다. RF 트랜지스터 증폭기 다이(110)의 소스 단자(126)는 금속 플랜지(176) 상에 직접 탑재될 수 있다. 금속 플랜지(176)는 소스 단자(126)에 대한 전기적 접속을 제공할 수 있고, 또한 열 소산 구조물의 역할을 할 수 있다. 제1 내지 제4 본드 와이어들(182-185)은 입력 및/또는 출력 정합 회로들의 일부를 형성할 수 있다. 하우징(170)은 세라믹 하우징을 포함할 수 있고, 게이트 리드(172) 및 드레인 리드(174)는 하우징(170)을 통해 연장될 수 있다. 하우징(170)은 측벽들의 하부 부분을 형성하고 게이트 및 드레인 리드들(172, 174)을 지지하는 프레임, 및 프레임의 최상부에 배치되는 덮개와 같은 복수의 부분을 포함할 수 있다. 디바이스의 내부는 공기-충전된 공동을 포함할 수 있다.
도 1b는 최상부측 금속화 구조물(140)의 일부분을 통해 취해지는 RF 트랜지스터 증폭기 다이(110)의 개략적인 단면도이다. 최상부측 금속화 구조물(140)의 다양한 도전성 요소들을 서로로부터 격리시키는 유전체 층들은 도면을 간략화하기 위해 도 1b에 도시되지 않는다.
도 1b에 도시된 바와 같이, RF 트랜지스터 증폭기 다이(110)는, 각각이 게이트 핑거(152), 드레인 핑거(154) 및 소스 핑거(156)를 포함하는 복수의 단위 셀 트랜지스터(116)를 갖는 III족 질화물계 HEMT RF 트랜지스터 증폭기를 포함한다. 게이트 핑거들(152)은 공통 게이트 버스(146)에 전기적으로 접속되고, 드레인 핑거들(154)은 공통 드레인 버스(148)에 전기적으로 접속된다. 게이트 버스(146)는 게이트 본드 패드(도 1a 참조)로서 구현되는, (예를 들어, 게이트 버스(146)로부터 상향 연장되는 도전성 비아를 통해) 게이트 단자(142)에 전기적으로 접속되고, 드레인 버스(148)는 드레인 본드 패드(도 1a 참조)로서 구현되는, (예를 들어, 드레인 버스(148)로부터 상향 연장되는 도전성 비아를 통해) 드레인 단자(144)에 전기적으로 접속된다. 소스 핑거들(156)은 반도체 층 구조물(130)를 통해 연장되는 복수의 도전성 소스 비아들(166)을 통해 소스 단자(126)에 전기적으로 접속된다. 도전성 소스 비아들(166)은 완전히 반도체 층 구조물(130)을 통해 연장되는 금속-도금된 비아들을 포함할 수 있다.
다시 도 1a를 참조하면, 금속 플랜지(176)는 RF 트랜지스터 증폭기 다이(110)에서 발생되는 열을 소산시키는 열 싱크로서 작용할 수 있다. 열은 주로 RF 트랜지스터 증폭기 다이(110)의 상부 부분에서 발생되고, 여기서, 예를 들어, 단위 셀 트랜지스터들(116)의 채널 영역들에서 비교적 높은 전류 밀도들이 발생된다. 이 열은 소스 비아들(166) 및 반도체 층 구조물(130)을 통해 금속 플랜지(176)로 전달될 수 있다.
도 1c는 도 1a를 참조하여 전술한 RF 트랜지스터 증폭기와 유사한 종래의 패키징된 III족 질화물계 RF 트랜지스터 증폭기(100')의 개략적인 측면도이다. RF 트랜지스터 증폭기(100')는 상이한 패키지(170')를 포함한다는 점에서 RF 트랜지스터 증폭기(100)와 다르다. 패키지(170')는 게이트 및 드레인 리드들(172', 174')뿐만 아니라 (금속 열 싱크로서 작용하고 금속 슬러그로서 구현될 수 있는) 금속 서브마운트(176)를 포함한다. 일부 실시예들에서, 이후에 금속 서브마운트(176) 및/또는 게이트 및 드레인 리드들(172', 174')을 제공하도록 처리되는 금속 리드 프레임이 형성될 수 있다. RF 트랜지스터 증폭기(100')는 또한 RF 트랜지스터 증폭기 다이(110), 리드들(172', 174') 및 금속 서브마운트(176')를 적어도 부분적으로 둘러싸는 플라스틱 오버몰드(plastic overmold)(178')를 포함한다. 실시예에 따라, 패키징된 트랜지스터 증폭기(100')는, 예를 들어, RF 트랜지스터 증폭기 다이(110)로서 모놀리식 마이크로파 집적 회로(MMIC)를 포함할 수 있으며, 이 경우 입력 정합 회로들(190) 및/또는 출력 정합 회로들(192)은 (이들이 대신에 RF 트랜지스터 증폭기 다이(110) 내에 구현될 수 있기 때문에) 생략될 수 있고, 본드 와이어들(182 및/또는 185)은 게이트 및 드레인 리드들(172', 174')로부터 게이트 및 드레인 단자들(142, 144)로 직접 연장될 수 있다. 일부 실시예들에서, 패키징된 RF 트랜지스터 증폭기(100)는 다중 스테이지 RF 트랜지스터 증폭기를 형성하기 위해 직렬로 접속되는 복수의 RF 트랜지스터 증폭기 다이를 포함할 수 있고/있거나, 도허티 증폭기 구성(Doherty amplifier configuration)에서와 같이, 복수의 RF 트랜지스터 증폭기 다이 및 복수의 경로들을 갖는 RF 트랜지스터 증폭기를 형성하기 위해 복수의 경로들에(예를 들어, 병렬로) 배치되는 복수의 트랜지스터 다이를 포함할 수 있다.
본 발명의 실시예들에 따르면, III족 질화물계 RF 트랜지스터 증폭기 다이를 포함하는 RF 트랜지스터 증폭기들이 제공되며, III족 질화물계 RF 트랜지스터 증폭기 다이는, 반도체 층 구조물, III족 질화물계 RF 트랜지스터 증폭기 다이의 소스 영역에 접속되는 도전성 소스 비아 - 도전성 소스 비아는 반도체 층 구조물을 통해 연장됨 -, 및 반도체 층 구조물을 통해 연장되는 추가적인 도전성 비아를 포함한다. 추가적인 도전성 비아의 제1 단부는 제1 외부 회로에 접속되고, 제1 단부에 대향하는 추가적인 도전성 비아의 제2 단부는 제1 정합 회로에 접속된다.
일부 실시예들에서, 추가적인 도전성 비아는 III족 질화물계 RF 트랜지스터 증폭기 다이의 게이트 전극에 접속되는 도전성 게이트 비아일 수 있고, 제1 정합 회로는 제1 입력 정합 회로일 수 있다. 이러한 실시예들에서, III족 질화물계 RF 트랜지스터 증폭기 다이는 III족 질화물계 RF 트랜지스터 증폭기 다이의 드레인 핑거에 접속되는 도전성 드레인 비아를 더 포함할 수 있으며, 여기서 도전성 드레인 비아의 제1 단부는 제2 외부 회로에 접속되고, 도전성 드레인 비아의 제1 단부에 대향하는 도전성 드레인 비아의 제2 단부는 제1 출력 정합 회로에 접속된다.
일부 실시예들에서, 추가적인 도전성 비아는 III족 질화물계 RF 트랜지스터 증폭기 다이의 드레인 핑거에 접속되는 도전성 드레인 비아일 수 있고, 제1 정합 회로는 제1 출력 정합 회로일 수 있다.
일부 실시예들에서, RF 트랜지스터 증폭기는 상호접속 구조물을 더 포함할 수 있고, III족 질화물계 RF 트랜지스터 증폭기 다이는 상호접속 구조물의 상부 표면 상에 탑재될 수 있다. 일부 이러한 실시예들에서, 도전성 게이트 비아의 제1 단부는 최상부 단부일 수 있고, 도전성 게이트 비아의 제2 단부는 도전성 범프 또는 다이 부착 재료와 같은 제1 콘택트를 통해 상호접속 구조물 상의 제1 도전성 패드에 전기적으로 접속되는 최하부 단부일 수 있다. 제1 입력 정합 회로는 도전성 게이트 비아의 최하부 단부와 전기적 접지 사이에 결합되는 커패시터를 포함할 수 있다. 제1 입력 정합 회로는 고조파 종단 회로를 포함할 수 있고, RF 트랜지스터 증폭기는 도전성 게이트 비아의 최상부 단부에 접속되는 기본 정합 회로를 포함하는 제2 입력 임피던스 정합 회로를 더 포함할 수 있다.
다른 실시예들에서, 도전성 게이트 비아의 제1 단부는 제1 콘택트를 통해 상호접속 구조물 상의 제1 도전성 패드에 전기적으로 접속되는 최하부 단부일 수 있고, 도전성 게이트 비아의 제2 단부는 최상부 단부일 수 있다. 이러한 실시예들에서, 제1 입력 정합 회로는 도전성 게이트 비아의 최상부 단부와 전기적 접지 사이에 결합되는 커패시터를 포함할 수 있다. 제1 입력 정합 회로는, 예를 들어, 고조파 종단 회로를 포함할 수 있다.
일부 실시예들에서, 도전성 드레인 비아의 제1 단부는 최상부 단부일 수 있고, 도전성 드레인 비아의 제2 단부는 제2 콘택트를 통해 상호접속 구조물 상의 제2 도전성 패드에 전기적으로 접속되는 최하부 단부일 수 있다.
일부 실시예들에서, 제1 출력 정합 회로는 도전성 드레인 비아의 최하부 단부와 전기적 접지 사이에 결합되는 커패시터를 포함할 수 있다.
일부 실시예들에서, 제1 출력 정합 회로는 기본 임피던스 정합 회로를 포함할 수 있고, RF 트랜지스터 증폭기는 도전성 드레인 비아의 최상부 단부에 접속되는 고조파 종단 정합 회로를 포함하는 제2 출력 정합 회로를 더 포함할 수 있다.
일부 실시예들에서, 도전성 드레인 비아의 제1 단부는 제1 콘택트를 통해 상호접속 구조물 상의 제1 도전성 패드에 전기적으로 접속되는 최하부 단부일 수 있고, 도전성 드레인 비아의 제2 단부는 최상부 단부일 수 있다.
일부 실시예들에서, 제1 출력 정합 회로는 도전성 드레인 비아의 최상부 단부와 전기적 접지 사이에 결합되는 커패시터를 포함할 수 있다.
일부 실시예들에서, 제1 입력 정합 회로는 기본 임피던스 정합 회로를 포함할 수 있다.
일부 실시예들에서, RF 트랜지스터 증폭기는 상호접속 구조물을 더 포함할 수 있고, III족 질화물계 RF 트랜지스터 증폭기 다이는 상호접속 구조물의 상부 표면 상에 탑재될 수 있다. RF 트랜지스터 증폭기는 상호접속 구조물 상에 탑재되고 상호접속 구조물을 통해 추가적인 도전성 비아에 전기적으로 접속된 커패시터를 포함하는 수동 RF 구성요소를 더 포함할 수 있다.
일부 실시예들에서, III족 질화물계 RF 트랜지스터 증폭기 다이는 복수의 병렬 드레인 핑거들을 포함하고, 도전성 드레인 비아는 복수의 드레인 비아들 중 하나이며, 적어도 2개의 도전성 드레인 비아가 도전성 드레인 핑거들 각각의 아래에 위치한다. 이러한 실시예들에서, 도전성 드레인 핑거들 중 제1 도전성 드레인 핑거 아래에 위치하는 적어도 2개의 도전성 드레인 비아가 제1 축을 정의할 수 있고, 도전성 드레인 비아들 중 제1 도전성 드레인 비아에 인접하는 도전성 드레인 핑거들 중 제2 도전성 드레인 핑거 아래에 위치하는 적어도 2개의 도전성 드레인 비아가 제2 축을 정의할 수 있으며, III족 질화물계 RF 트랜지스터 증폭기 다이를 위에서 볼 때 도전성 게이트 비아가 제1 축과 제2 축 사이에 위치할 수 있다.
일부 실시예들에서, 반도체 층 구조물은 성장 기판, 채널 층 및 장벽 층을 포함할 수 있으며, 채널 층은 성장 기판과 장벽 층 사이에 있고, 도전성 게이트 비아 및 도전성 드레인 비아는 성장 기판, 채널 층 및 장벽 층의 3개 모두를 통해 연장되는 금속-도금된 비아들이다.
일부 실시예들에서, 도전성 게이트 비아, 도전성 드레인 비아 및 도전성 소스 비아는 모두 실질적으로 동일한 형상 및 실질적으로 동일한 단면적을 가질 수 있다.
일부 실시예들에서, 추가적인 도전성 비아는 제1 정합 회로의 일부를 포함할 수 있다.
본 발명의 추가의 실시예들에 따르면, 반도체 층 구조물, 및 반도체 층 구조물을 통해 연장되는 도전성 비아를 포함하는 III족 질화물계 RF 트랜지스터 증폭기 다이, 도전성 비아의 제1 단부와 제1 외부 전기적 접속 사이에 결합된 제1 임피던스 정합 회로, 및 도전성 비아의 대향하는 제2 단부와 제2 외부 전기적 접속 사이에 결합된 제1 고조파 종단 회로를 포함하는 RF 트랜지스터 증폭기들이 제공된다.
일부 실시예들에서, 도전성 비아는 III족 질화물계 RF 트랜지스터 증폭기 다이의 게이트 전극에 접속되는 도전성 게이트 비아일 수 있고, 도전성 게이트 비아의 제1 단부는 게이트 전극에 인접하는 최상부 단부일 수 있고, 도전성 게이트 비아의 제2 단부는 최하부 단부일 수 있다.
일부 실시예들에서, 도전성 비아는 III족 질화물계 RF 트랜지스터 증폭기 다이의 드레인 전극에 접속되는 도전성 드레인 비아일 수 있고, 도전성 드레인 비아의 제1 단부는 최하부 단부일 수 있고, 도전성 드레인 비아의 제2 단부는 드레인 전극에 인접하는 최상부 단부일 수 있다.
일부 실시예들에서, RF 증폭기는 III족 질화물계 RF 트랜지스터 증폭기 다이의 드레인 전극에 접속되는 도전성 드레인 비아를 더 포함할 수 있다.
일부 실시예들에서, RF 증폭기는 도전성 드레인 비아의 제1 단부와 제3 외부 전기적 접속 사이에 결합된 제2 임피던스 정합 회로를 더 포함할 수 있다.
일부 실시예들에서, 도전성 드레인 비아의 제1 단부는 최상부 단부일 수 있다.
일부 실시예들에서, 도전성 드레인 비아의 제1 단부는 최하부 단부일 수 있다.
일부 실시예들에서, RF 증폭기는 재분배 층("RDL") 라미네이트 기판을 더 포함할 수 있고, III족 질화물계 RF 트랜지스터 증폭기 다이는 RDL 라미네이트 기판의 상부 표면 상에 탑재될 수 있다.
일부 실시예들에서, 도전성 비아의 제1 단부는 최상부 단부일 수 있고, 도전성 비아의 제2 단부는 콘택트를 통해 RDL 라미네이트 기판 상의 제1 도전성 패드에 전기적으로 접속되는 최하부 단부일 수 있다.
일부 실시예들에서, 제1 고조파 종단 회로는 도전성 비아의 최하부 단부와 전기적 접지 사이에 결합되는 커패시터를 포함할 수 있다.
일부 실시예들에서, 커패시터는 RDL 라미네이트 기판 상에 탑재되고 RDL 라미네이트 기판을 통해 도전성 비아에 전기적으로 접속되는 수동 RF 구성요소의 일부일 수 있다.
일부 실시예들에서, 반도체 층 구조물은 성장 기판, 채널 층 및 장벽 층을 포함할 수 있으며, 채널 층은 성장 기판과 장벽 층 사이에 있고, 도전성 게이트 비아 및 도전성 드레인 비아는 성장 기판, 채널 층 및 장벽 층의 3개 모두를 통해 연장되는 금속-도금된 비아들이다.
일부 실시예들에서, 도전성 게이트 비아, 도전성 드레인 비아 및 도전성 소스 비아는 모두 실질적으로 동일한 형상 및 실질적으로 동일한 단면적을 가질 수 있다.
본 발명의 추가의 실시예들에 따르면, RDL 라미네이트 기판, RDL 라미네이트 기판의 상부 표면 상의 III족 질화물계 RF 트랜지스터 증폭기 다이 - III족 질화물계 RF 트랜지스터 증폭기 다이는 그 상부 부분에 복수의 단위 셀 트랜지스터를 갖는 반도체 층 구조물, 그 각각이 반도체 층 구조물을 통해 연장되는 도전성 소스 비아, 도전성 게이트 비아 및 도전성 드레인 비아를 포함함 -, 및 RDL 라미네이트 기판의 최하부 표면 상의 복수의 콘택트들을 포함하는 RF 트랜지스터 증폭기들이 제공된다.
일부 실시예들에서, 콘택트들은 팬-인 배열(fan-in arrangement) 또는 팬-아웃 배열(fan-out arrangement)로 배열될 수 있다.
일부 실시예들에서, RDL 라미네이트 기판은 도전성 게이트 비아에 전기적으로 접속되는 상부 게이트 패드, 도전성 드레인 비아에 전기적으로 접속되는 상부 드레인 패드, 및 도전성 소스 비아에 전기적으로 접속되는 상부 소스 패드를 포함할 수 있다.
일부 실시예들에서, RDL 라미네이트 기판은 상부 게이트 패드에 전기적으로 접속되는 하부 게이트 패드, 상부 드레인 패드에 전기적으로 접속되는 하부 드레인 패드, 및 상부 소스 패드에 전기적으로 접속되는 하부 소스 패드를 더 포함할 수 있고, 콘택트들은 하부 게이트 패드 상에 탑재되는 게이트 콘택트들, 하부 드레인 패드 상에 탑재되는 드레인 콘택트들, 및 하부 소스 패드 상에 탑재되는 소스 콘택트들을 포함할 수 있다.
일부 실시예들에서, 게이트 콘택트들 중 적어도 하나는 RF 증폭기를 위에서 볼 때 III족 질화물계 RF 트랜지스터 증폭기 다이의 풋프린트(footprint) 밖에 위치할 수 있다.
일부 실시예들에서, III족 질화물계 RF 트랜지스터 증폭기 다이는 복수의 병렬 드레인 핑거들을 포함할 수 있고, 도전성 드레인 비아는 복수의 드레인 비아들 중 하나이며, 적어도 2개의 도전성 드레인 비아가 도전성 드레인 핑거들 각각의 아래에 위치할 수 있다. 이러한 실시예들에서, 도전성 드레인 핑거들 중 제1 도전성 드레인 핑거 아래에 위치하는 적어도 2개의 도전성 드레인 비아가 제1 축을 정의할 수 있고, 도전성 드레인 비아들 중 제1 도전성 드레인 비아에 인접하는 도전성 드레인 핑거들 중 제2 도전성 드레인 핑거 아래에 위치하는 적어도 2개의 도전성 드레인 비아가 제2 축을 정의할 수 있으며, III족 질화물계 RF 트랜지스터 증폭기 다이를 위에서 볼 때 도전성 게이트 비아가 제1 축과 제2 축 사이에 위치할 수 있다.
도 1a는 종래의 III족 질화물계 RF 트랜지스터 증폭기의 개략적인 측면도이다.
도 1b는 도 1a의 RF 트랜지스터 증폭기에 포함되는 RF 트랜지스터 증폭기 다이의 최상부 금속화의 구조물을 도시하는, 도 1a의 라인 1B-1B를 따라 취해진 개략적인 단면도이다.
도 1c는 다른 종래의 III족 질화물계 RF 트랜지스터 증폭기의 개략적인 측면도이다.
도 2a는 본 발명의 실시예들에 따른 III족 질화물계 RF 트랜지스터 증폭기의 개략적인 측면도이다.
도 2b는 도 2a의 RF 트랜지스터 증폭기에 포함되는 RF 트랜지스터 증폭기 다이의 최상부 금속화의 구조물을 도시하는, 도 2a의 라인 2B-2B를 따라 취해진 개략적인 단면도이다.
도 2c는 도 2b의 라인 2C-2C를 따라 취해진 단면도이다.
도 2d는 도 2b의 라인 2D-2D를 따라 취해진 단면도이다.
도 2e는 도 2b의 라인 2E-2E를 따라 취해진 단면도이다.
도 2f는 도 2b의 라인 2F-2F를 따라 취해진 단면도이다.
도 2g는 도 2a의 III족 질화물계 RF 트랜지스터 증폭기에 포함된 RF 트랜지스터 증폭기 다이의 개략적인 후면도이다.
도 3은 도 2a 내지 도 2g의 RF 트랜지스터 증폭기에 이용될 수 있는 상호접속 구조물의 실시예의 평면도이다.
도 4a는 복수의 RF 트랜지스터 증폭기 다이가 그 위에 형성되어 있는 웨이퍼의 개략적인 평면도이다.
도 4b는 상호접속 구조물에의 부착을 위해 납땜 범프들이 부착된, 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기 다이의 개략적인 단면도이다.
도 4c는 세라믹 패키지에 도 4b의 RF 트랜지스터 증폭기 다이를 포함하는 패키징된 RF 트랜지스터 증폭기의 개략적인 단면도이다.
도 4d는 오버몰드 플라스틱 패키지에 도 4b의 RF 트랜지스터 증폭기 다이를 포함하는 패키징된 RF 트랜지스터 증폭기의 개략적인 단면도이다.
도 4e는 인쇄 회로 보드 기반 패키지에 도 4b의 RF 트랜지스터 증폭기 다이를 포함하는 패키징된 RF 트랜지스터 증폭기의 개략적인 단면도이다.
도 5a는 팬-인 토폴로지에서 재분배 층 기판 상에 탑재되는 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기 다이의 개략적인 단면도이다.
도 5b는 팬-아웃 토폴로지에서 재분배 층 기판 상에 탑재되는 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기 다이의 개략적인 단면도이다.
도 5c는 팬-아웃 토폴로지에서 맞춤형 인터포저 상에 탑재되는 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기 다이의 개략적인 단면도이다.
도 6은 임피던스 정합 및/또는 고조파 종단 회로들을 RF 트랜지스터 증폭기 다이에 접속시키기 위한 증가된 유연성을 제공할 수 있는, 게이트 및 드레인 접속들 모두에 대해 복수의 접속 포인트들이 어떻게 이용가능한지를 예시하는 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기 다이의 회로도이다.
도 7a는 종래의 패키징된 RF 트랜지스터 증폭기의 회로도이다.
도 7b는 본 발명의 실시예들에 따른 패키징된 RF 트랜지스터 증폭기의 회로도이다.
도 7c는 본 발명의 추가의 실시예들에 따른 패키징된 RF 트랜지스터 증폭기의 회로도이다.
도 8a는 본 발명의 추가의 실시예들에 따른 RF 트랜지스터 증폭기의 개략적인 단면도이다.
도 8b는 도 8a의 RF 트랜지스터 증폭기의 회로도이다.
도 9a는 본 발명의 더 추가의 실시예들에 따른 RF 트랜지스터 증폭기의 개략적인 단면도이다.
도 9b는 도 9a의 RF 트랜지스터 증폭기의 회로도이다.
도 10a 및 도 10b는 본 발명의 추가의 실시예들에 따른, 2개의 RF 트랜지스터 증폭기 다이의 최상부 금속화 구조물들을 나타내는 개략적인 단면도들이다.
도 11a는 본 발명의 더 추가의 실시예들에 따른 RF 트랜지스터 증폭기의 개략적인 단면도이다.
도 11b는 도 11a의 RF 트랜지스터 증폭기의 수정된 버전의 개략적인 단면도이다.
도 11c는 도 11b의 RF 트랜지스터 증폭기의 회로도이다.
도 11d는 도 11b의 RF 트랜지스터 증폭기의 개략적인 평면도이다.
도 12a는 본 발명의 더 추가의 실시예들에 따른 RF 트랜지스터 증폭기의 개략적인 단면도이다.
도 12b는 도 12a의 RF 트랜지스터 증폭기의 회로도이다.
도 13은 본 발명의 더 추가의 실시예들에 따른 RF 트랜지스터 증폭기의 개략적인 단면도이다.
도 14는 오버몰드 패키지를 포함하는 본 발명의 실시예들에 따른 패키징된 RF 트랜지스터 증폭기의 개략적인 단면도이다.
도 15a 내지 도 17b는 보호 플라스틱 패키징을 포함하는 본 발명의 추가의 실시예들에 따른 RF 트랜지스터 증폭기들의 개략적인 단면도들이다.
도 1a 및 도 1b의 RF 트랜지스터 증폭기(100)와 같은 종래의 III족 질화물계 RF 트랜지스터 증폭기들은 본드 와이어들을 이용하여 RF 트랜지스터 증폭기 다이(110)를 게이트 및 드레인 리드들(172, 174)에 접속시킬 수 있다. 이러한 본드 와이어들은 RF 트랜지스터 증폭기들의 임피던스 정합 및/또는 고조파 종단 회로들에서 인덕터들 중 일부를 구현하는데 이용될 수 있는 고유 인덕턴스를 갖는다. 제공된 인덕턴스의 양은 본드 와이어들이 원하는 양의 인덕턴스를 제공하도록 본드 와이어들의 길이 및/또는 단면적(예를 들어, 직경)을 변경함으로써 변화될 수 있다. 불행하게도, 응용들이 더 높은 주파수들로 이동함에 따라, 본드 와이어들의 인덕턴스는 임피던스 정합 및/또는 고조파 종단 회로들에 대한 원하는 양의 인덕턴스를 초과할 수 있다. 이것이 발생할 때, 매우 짧고/짧거나 큰 단면적들을 갖는 본드 와이어들은 그 인덕턴스를 적절한 레벨들로 줄이기 위해 이용될 수 있다. 그러나, 매우 짧은 본드 와이어들은 제자리에 납땜하기 어려울 수 있고, 이는 제조 비용들을 증가시킬 수 있고/있거나 더 높은 디바이스 고장률들을 초래할 수 있다. 큰 단면적들을 갖는 본드 와이어들은 RF 트랜지스터 증폭기 다이 상에 더 큰 게이트 및 드레인 본드 패드들을 필요로 할 수 있으며, 이는 RF 트랜지스터 증폭기 다이의 전체 크기의 증가를 필요로 하며, 이것이 또한 바람직하지 않다. 더욱이, 일부 더 높은 주파수 응용들에서, 큰 단면적들을 갖는 매우 짧은 본드 와이어들조차도 너무 많은 인덕턴스를 가질 수 있으며, 따라서 정합 네트워크들은 예를 들어 2차 또는 3차 고조파들을 적절히 종단시킬 수 없다. RF 트랜지스터 증폭기들이 본드 와이어들에서의 너무 많은 인덕턴스의 문제를 피하기 위해 MMIC 디바이스들로서 구현될 수 있지만, MMIC RF 증폭기들은 제조하기에 더 비싸고 정합 회로들의 주파수 범위에서만 이용될 수 있어서, 유연성을 감소시킨다.
본 발명의 실시예들에 따르면, 소스 단자들, 및 그 드레인 단자들 및/또는 그 게이트 단자들 중 적어도 하나가 모두 RF 트랜지스터 증폭기 다이의 후면측 상에 위치하는 RF 트랜지스터 증폭기 다이들을 포함하는 III족 질화물계 RF 트랜지스터 증폭기들이 제공된다. 게이트, 드레인 및 소스 단자들은 모두, 예를 들어, 도전성 범프 기술(예를 들어, 납땜 범프들), 다이 부착 재료, 도전성 에폭시들, 또는 다른 저인덕턴스 전기적 접속들과 같은 도전성 콘택트들을 이용하여 상호접속 구조물 상의 대응하는 게이트, 드레인 및 소스 패드들에 접속될 수 있다. 일부 실시예들에서, RF 트랜지스터 증폭기들은 어떠한 본드 와이어들도 포함하지 않을 수 있다. RF 증폭기 다이는 RF 트랜지스터 증폭기 다이의 최상부측 상에 있는 게이트 버스 및/또는 드레인 버스를 RF 트랜지스터 증폭기 다이의 후면측 상에 있는 각각의 게이트 및 드레인 단자들에 접속시키는데 이용되는 하나 이상의 도전성 게이트 비아 및/또는 하나 이상의 도전성 드레인 비아를 포함할 수 있다. 도전성 비아들의 길이는 종래의 본드 와이어들의 길이의 작은 비율(예를 들어, 10-30%)일 수 있고, 따라서 게이트 및 드레인 버스들과 상호접속 구조물 사이의 접속들의 인덕턴스가 상당히 감소될 수 있다. 그 결과, 임피던스 정합 및/또는 고조파 종단 회로들은 RF 트랜지스터 증폭기를 MMIC 디바이스로서 구현할 필요 없이 원하는 양의 인덕턴스를 갖도록 구성될 수 있다. 따라서, RF 트랜지스터 증폭기 다이들의 크기는 그 성능을 손상시키지 않고 감소될 수 있고, RF 트랜지스터 증폭기 다이들은 디바이스의 주파수 특정 부분들(예컨대, 정합 회로들)이 개별 칩들 또는 회로들로서 구현될 수 있기 때문에, 다양하고 상이한 주파수 대역들에서의 응용들에 이용될 수 있다.
또한, 통상적으로 대량 제조에 이용되는 와이어 본딩 장비는 +/- 1 밀(mil)의 허용오차를 가질 수 있고, 이것은 임의의 특정 와이어 본드의 길이가 4 밀만큼(즉, 본드 와이어의 각각의 단부 상에서 +/- 1 밀) 변할 수 있음을 의미한다. 고주파수 응용들의 경우, 4 밀의 와이어 본드와 연관된 인덕턴스의 변동이 상당할 수 있고, 따라서 본드 와이어들이 원하는 공칭 길이로부터 1-2 밀만큼 너무 짧거나 길면 정합 회로들의 성능이 저하될 수 있다. 디바이스의 후면측 상에 게이트 및 드레인 단자들을 형성하고 콘택트들을 이용하여 이들 단자들을 상호접속 구조물 상의 대응하는 패드들에 접속시키는 것은 이 프로세스 변동을 크게 제거할 수 있고, 그 결과 성능이 개선된다.
본 발명의 일부 실시예들에 따르면, 상호접속 구조물, 및 상호접속 구조물의 최상부에 탑재되는 III족 질화물계 RF 트랜지스터 증폭기 다이를 포함하는 RF 트랜지스터 증폭기들이 제공된다. III족 질화물계 RF 트랜지스터 증폭기 다이는 반도체 층 구조물을 포함한다. 복수의 단위 셀 트랜지스터들이 반도체 층 구조물의 상부 부분 내에 제공되고, 게이트 단자, 드레인 단자, 및 소스 단자가 상호접속 구조물에 인접하는 반도체 층 구조물의 하부 표면 상에 제공된다. 게이트 단자는 하나 이상의 도전성 게이트 비아를 통해 단위 셀 트랜지스터들에 전기적으로 접속되고, 드레인 단자는 하나 이상의 도전성 드레인 비아를 통해 단위 셀 트랜지스터들에 전기적으로 접속되며, 소스 단자는 하나 이상의 도전성 소스 비아를 통해 단위 셀 트랜지스터들에 전기적으로 접속된다. 게이트, 드레인 및 소스 비아들은 완전히 반도체 층 구조물을 통해 연장될 수 있다.
일부 실시예들에서, RF 트랜지스터 증폭기들은 그 내부에 소스 영역을 갖는 반도체 층 구조물, 반도체 층 구조물을 통해 각각 연장되는 도전성 소스 비아 및 추가적인 도전성 비아를 갖는 III족 질화물계 RF 트랜지스터 증폭기 다이를 포함할 수 있다. 추가적인 도전성 비아의 제1 단부는 제1 외부 회로에 접속되고, 추가적인 도전성 비아의 대향하는 제2 단부는 제1 정합 회로에 접속된다. 추가적인 도전성 비아는 게이트 전극에 접속되는 도전성 게이트 비아 또는 RF 트랜지스터 증폭기 다이의 드레인 전극에 접속되는 도전성 드레인 비아일 수 있다.
다른 실시예들에서, RF 트랜지스터 증폭기는 반도체 층 구조물, 및 반도체 층 구조물을 통해 연장되는 도전성 비아를 포함하는 III족 질화물계 RF 트랜지스터 증폭기 다이를 포함할 수 있다. 제1 임피던스 정합 회로는 도전성 비아의 제1 단부와 제1 외부 전기적 접속 사이에 결합되고, 제1 고조파 종단 회로는 추가적인 도전성 비아의 대향하는 제2 단부와 제2 외부 전기적 접속 사이에 결합된다.
또 다른 실시예들에서, RF 트랜지스터 증폭기는 (1) 예를 들어, 재분배 층("RDL") 라미네이트 기판, 인쇄 회로 보드, 인터포저 또는 그 표면 상에 유전체 층 또는 패턴을 갖는 기판과 같은 상호접속 구조물 - 기판에 대향하는 유전체 패턴/층 상에 도전성 트레이스들이 있음 - 및 (2) 상호접속 구조물의 상부 표면 상의 III족 질화물계 RF 트랜지스터 증폭기 다이를 포함한다. III족 질화물계 RF 트랜지스터 증폭기 다이는, 그 상부 부분에 복수의 단위 셀 트랜지스터를 갖는 반도체 층 구조물, 그 각각이 반도체 층 구조물을 통해 연장되는 도전성 소스 비아, 도전성 게이트 비아, 및 도전성 드레인 비아, 및 RDL 라미네이트 기판의 최하부 표면 상의 복수의 콘택트를 포함한다.
본 발명의 실시예들은 이제 첨부 도면들을 참조하여 더 상세히 논의될 것이다.
도 2a 내지 도 2g는 본 발명의 특정 실시예들에 따른 III족 질화물계 RF 트랜지스터 증폭기(200)를 도시한다. 특히, 도 2a는 III족 질화물계 RF 트랜지스터 증폭기(200)의 개략적인 측면도이다. 도 2b는 도 2a의 라인 2B-2B를 따라 취해진 도 2a의 III족 질화물계 RF 트랜지스터 증폭기(200)의 일부인 RF 트랜지스터 증폭기 다이(210)의 개략적인 단면도이다. 도 2c 내지 도 2f는 도 2b의 라인들 2C-2C 내지 2F-2F를 따라 각각 취해진 RF 트랜지스터 증폭기 다이(210)의 개략적인 단면도들이다. 마지막으로, 도 2g는 RF 트랜지스터 증폭기 다이(210)의 개략적인 저면도이다.
도 2a에 도시된 바와 같이, III족 질화물계 RF 트랜지스터 증폭기(200)는 상호접속 구조물(270)의 상부 표면 상에 탑재되는 RF 트랜지스터 증폭기 다이(210)를 포함한다. RF 트랜지스터 증폭기 다이(210)는 최상부측(212) 및 최하부측(214)을 가진다. RF 트랜지스터 증폭기 다이(210)는 순차적으로 적층되는 최하부측 금속화 구조물(220), 반도체 층 구조물(230) 및 최상부측 금속화 구조물(240)을 포함한다. 최하부측 금속화 구조물(220)은 게이트 단자(222), 드레인 단자(224), 및 소스 단자(226)를 포함한다. RF 트랜지스터 증폭기(200)는 HEMT 기반 RF 트랜지스터 증폭기일 수 있고, 이 경우, 반도체 층 구조물(230)은 도 2c 및 도 2d를 참조하여 더 상세하게 논의되는 바와 같이, 적어도 채널 층 및 장벽 층을 포함할 수 있다. 최상부측 금속화 구조물(240)은 도 2b를 참조하여 더 상세히 논의될 것이다.
상호접속 구조물(270)은 RF 트랜지스터 증폭기 다이(210)에 대한 적절한 탑재 표면을 제공하는, RF 트랜지스터 증폭기 다이(210)에 전기적으로 접속되는 임의의 구조물을 포함할 수 있다. 일부 경우들에서, 상호접속 구조물(270)은 RDL 라미네이트 구조물을 포함할 수 있다. RDL 라미네이트 구조물은 전기적 및/또는 열적 상호접속을 위한 도전성 층 패턴들 및/또는 도전성 비아들을 가지는 기판을 지칭한다. RDL 라미네이트 구조물들은 베이스 재료 상에 도전성 및 절연 층들 및/또는 패턴들을 퇴적시킴으로써, 그리고 RDL 라미네이트 구조물을 통해 신호들을 전송하기 위한 구조물 내에 비아들 및 구리 라우팅 패턴들을 형성함으로써 반도체 처리 기술들을 이용하여 제조될 수 있다. 예를 들어, 인쇄 회로 보드(예를 들어, 다층 인쇄 회로 보드), 금속 코어 인쇄 회로 보드, 또는 도전성 비아들 및/또는 패드들을 포함하는 세라믹 기판과 같은 다른 상호접속 구조물들(270)이 대안적으로 이용될 수 있다. 또 다른 실시예들에서, 상호접속 구조물(270)은 그 상부 표면 상에 절연 패턴을 갖는 금속 플랜지, 및 예를 들어, 게이트 단자(222) 및 드레인 단자(224)에의 전기적 접속들을 제공하는, 절연 층 상의 도전성 트레이스들을 포함할 수 있다. 소스 단자(226)는 예를 들어, 납땜과 같은 전기적 도전성의 다이 부착 재료를 통해 금속 플랜지에 전기적으로 접속될 수 있다. 일부 실시예들에서, 금속 플랜지의 최상부 표면 상에 형성된 절연 패턴은 납땜 마스크 층일 수 있다. 여하튼, 상호접속 구조물(270)은 RF 트랜지스터 증폭기 다이(210)의 후면측(214)에 전기적 접속들을 만들 수 있는 RF 트랜지스터 증폭기 다이(210)에 대한 임의의 적절한 탑재 표면일 수 있다는 점이 이해될 것이다. 하나보다 많은 상호접속 구조물(270)이 적층 방식으로 제공될 수 있다. RF 트랜지스터 증폭기 다이(210)는 다이 제조자에 의해 상호접속 구조물(270) 상에(예를 들어, RDL 라미네이트 구조물 상에) 탑재될 수 있다. 다른 경우들에서, RF 트랜지스터 증폭기 다이(210)는 금속 플랜지와 같은 패키지 서브마운트 상의 패키지에 직접 탑재될 수 있으며, 여기서 유전체 및 트레이스들은 금속 플랜지가 상호접속 구조물(270)로서 작용할 수 있도록 금속 플랜지 상에 형성된다.
게이트 패드(272), 드레인 패드(274) 및 소스 패드(276)가 상호접속 구조물(270)의 최상부 표면 상에 제공된다. 이러한 패드들(272, 274, 276) 각각은 예를 들어 노출된 구리 패드를 포함할 수 있다. 게이트 단자(222)는 반도체 층 구조물(230)의 최상부 표면에 수직으로 연장되는 제1 수직 축을 따라 게이트 패드(272)와 중첩될 수 있고, 드레인 단자(224)는 반도체 층 구조물(230)의 최상부 표면에 수직으로 연장되는 제2 수직 축을 따라 드레인 패드(274)와 중첩될 수 있고, 소스 단자(226)는 반도체 층 구조물(230)의 최상부 표면에 수직으로 연장되는 제3 수직 축을 따라 소스 패드(276)와 중첩될 수 있다. "중첩"은 축이 단자 및 그 대응하는 패드 둘 다를 통해 연장되는 것을 의미하고, "수직"은 반도체 층 구조물(230)의 주 표면에 수직인 방향을 지칭한다. 각각의 중첩하는 단자 및 패드(예를 들어, 게이트 단자(222) 및 게이트 패드(272))는, 예를 들어, 도전성 범프(예를 들어, 납땜 범프 또는 도전성 에폭시), 다이 부착 재료 등(도시되지 않음)을 포함하는 임의의 적절한 콘택트들에 의해 물리적으로 그리고 전기적으로 서로 접속될 수 있다. RF 증폭기 다이(210)로부터의 열 소산을 용이하게 하면서 게이트, 드레인 및 소스 단자들(222, 224, 226)을 각각의 게이트, 드레인 및 소스 패드들(272, 274, 276)에 접속시키기 위해 임의의 유형의 범프 그리드 어레이 기술이 이용될 수 있다는 점이 이해될 것이다. 상호접속 구조물(270)은 복수의 열 소산 구조물(290)을 추가로 포함할 수 있다. 도시된 실시예에서, 열 소산 구조물들(290)은 상호접속 구조물(270)을 통해 연장되는 금속-충전된(또는 부분적으로 금속-충전된) 비아들을 포함한다. RF 트랜지스터 증폭기 다이(210)에서 발생되는 열은 금속-충전된 비아들(290)을 통해 소산될 수 있다.
RF 트랜지스터 증폭기 다이(210)는 병렬로 서로 전기적으로 접속되는 복수의 단위 셀 트랜지스터(216)를 포함하는 III족 질화물계 HEMT RF 트랜지스터 증폭기를 포함할 수 있다. 이것은 RF 트랜지스터 증폭기 다이(210)의 최상부측 금속화 구조물(240)을 관통하는 컷을 개략적으로 도시하는 도 2b에서 가장 잘 볼 수 있다. 도 2b에 도시된 바와 같이, 최상부측 금속화 구조물(240)은 게이트 버스(242)와 드레인 버스(244), 복수의 게이트 핑거(252), 복수의 드레인 핑거(254) 및 복수의 소스 핑거(256)를 포함하고, 이들 모두는 반도체 층 구조물(230)의 상부 표면 상에 형성될 수 있다. 게이트 버스(242) 및 게이트 핑거들(252)은 RF 트랜지스터 증폭기 다이(210)의 게이트 전극의 일부이다. 게이트 버스(242) 및 게이트 핑거들(252)은 제1 모놀리식 금속 패턴으로서 구현될 수 있다. 드레인 버스(244) 및 드레인 핑거들(254)은 RF 트랜지스터 증폭기 다이(210)의 드레인 전극의 일부이고, 제2 모놀리식 금속 패턴으로서 구현될 수 있다. 게이트 핑거들(252)은 Ni, Pt, Cu, Pd, Cr, W 및/또는 WSiN 등의 III족 질화물계 반도체 재료에 대한 쇼트키 콘택트를 만들 수 있는 재료들로 형성될 수 있다. 드레인 핑거들(254) 및 소스 핑거들(256)은 III족 질화물계 재료들에 대한 옴 콘택트를 형성할 수 있는 TiAlN 등의 금속을 포함할 수 있다. 게이트 금속화(242, 252), 드레인 금속화(244, 254) 및 소스 금속화(256)를 서로로부터 격리하는 것을 돕는 유전체 층(또는 일련의 유전체 층들)은 최상부측 금속화 구조물(240)의 요소들을 더 잘 예시하기 위해 도 2b에 도시되지 않는다. 도전성 게이트 본드 패드(243) 및/또는 도전성 드레인 본드 패드(253)는 RF 트랜지스터 증폭기 다이(210)의 상부 표면 상에 선택적으로 제공될 수 있다. 게이트 본드 패드(243)는 게이트 단자(222)에 전기적으로 접속될 수 있고, 드레인 본드 패드(253)는 드레인 단자(224)에 전기적으로 접속될 수 있다.
단위 셀 트랜지스터들(216) 중 하나가 또한 도 2b에 도시되어 있다. 도시된 바와 같이, 단위 셀 트랜지스터(216)는 반도체 층 구조물(230)의 하위 부분과 함께 게이트 핑거(252), 드레인 핑거(254) 및 소스 핑거(256)를 포함한다. 게이트 핑거들(252) 모두가 공통 게이트 버스(242)에 전기적으로 접속되고, 드레인 핑거들(254) 모두가 공통 드레인 버스(244)에 전기적으로 접속되며, 소스 핑거들(256) 모두가 (이하에서 논의되는) 도전성 소스 비아들(266) 및 소스 단자(226)를 통해 함께 전기적으로 접속되기 때문에, 단위 셀 트랜지스터들(216) 모두가 병렬로 함께 전기적으로 접속된다는 것을 알 수 있다.
단위 셀 트랜지스터들(216)은 HEMT 디바이스들일 수 있다. 본 발명의 실시예들을 이용할 수 있는 III족 질화물계 HEMT 디바이스들에 대한 적합한 구조들은, 예를 들면, 공동 양도된, "Aluminum Gallium Nitride/Gallium Nitride High Electron Mobility Transistors Having A Gate Contact On A Gallium Nitride Based Cap Segment And Methods Of Fabricating Same"라는 명칭의 2002년 6월 6일에 공개된 미국 특허 공개 번호 제2002/0066908A1호, "Group-III Nitride Based High Electron Mobility Transistor (HEMT) With Barrier/Spacer Layer"이라는 명칭의 2002년 11월 14일에 공개된 미국 특허 공개 번호 제2002/0167023A1호, "Nitride-Based Transistors And Methods Of Fabrication Thereof Using Non-Etched Contact Recesses"라는 명칭의 2004년 4월 1일에 공개된 미국 특허 공개 번호 제2004/0061129호, "Nitride-Based Transistors With A Protective Layer And A Low-Damage Recess"라는 명칭의 2011년 3월 15일에 허여된 미국 특허 번호 제7,906,799호, 및 "Nitride Based Transistors On Semi-Insulating Silicon Carbide Substrates"라는 명칭의 2001년 11월 13일에 허여된 미국 특허 번호 제6,316,793호에 설명되어 있고, 그 개시내용들은 그 전체가 본 명세서에 참조로 포함된다.
도 2b에 추가로 도시된 바와 같이, 최상부 금속화 구조물(240)로부터 반도체 층 구조물(230)을 통해 연장되는 복수의 금속-도금된 비아들이 제공된다. 금속-도금된 비아들은 금속-도금된 게이트 비아들(262), 금속-도금된 드레인 비아들(264), 및 금속-도금된 소스 비아들(266)을 포함한다. 금속-도금된 게이트 비아들(262)은 게이트 버스(242)를 게이트 단자(222)에 물리적으로 그리고 전기적으로 접속시키고, 금속-도금된 드레인 비아들(264)은 드레인 버스(244)를 드레인 단자(224)에 물리적으로 그리고 전기적으로 접속시키고, 금속-도금된 소스 비아들(262)은 소스 핑거들(256)을 소스 단자(226)에 물리적으로 그리고 전기적으로 접속시킨다.
도 2b에 추가로 도시된 바와 같이, 도전성 게이트 비아들(262) 및/또는 도전성 드레인 비아들(264)은 도전성 소스 비아들(266)로부터 (도 2b의 Y-방향으로) 오프셋될 수 있다. 특히, 2개 이상의 도전성 소스 비아(266)가 각각의 소스 핑거(256)에 형성될 수 있고, 특정한 소스 핑거(256)에 형성되는 도전성 소스 비아들(266)이 (적어도 일반적으로) 수평(X-방향) 축을 따라 연장될 수 있다. 따라서, 각각의 소스 핑거(256)에 포함된 도전성 소스 비아들(266)은 도 2b의 도면에서 각각의 수평 축들을 정의할 수 있으며, 도 2b의 라인 2C-2C는 하나의 이러한 수평 축을 나타낸다. 도 2b에 도시된 바와 같이, 도전성 게이트 비아들(262) 및/또는 도전성 드레인 비아들(264)은 (예를 들어, 이러한 수평 축들을 따라 정렬되는 것과는 대조적으로) 이러한 수평 축들 사이에 위치될 수 있다. 일부 경우들에서, 도전성 게이트 비아들(262) 및/또는 도전성 드레인 비아들(264)은 각각의 드레인 핑거들(254)에 의해 정의된 길이방향 축들을 따라 위치될 수 있다. 도전성 소스 비아들(266)로부터 도전성 게이트 비아들(262) 및 도전성 드레인 비아들(264)을 오프셋하는 것은 도전성 비아들(262, 264, 266) 사이의 거리를 증가시킬 수 있어서, 기계적 약함들로 인한 웨이퍼 또는 다이 균열들의 가능성을 감소시킬 수 있다. 이러한 배열은 또한 다양한 비아들(262, 264, 266) 사이에 발생할 수 있는 기생 게이트-소스 및/또는 기생 소스-드레인 결합을 감소시킨다. 이러한 기생 결합은 이득 손실 및/또는 불안정성을 유발할 수 있다.
도 2c 및 도 2d를 참조하면, 반도체 층 구조물(230)은 복수의 반도체 층들을 포함한다. 도시된 실시예에서, 총 2개의 반도체 층, 즉 채널 층(234), 및 채널 층(234)의 최상부측 상에 있는 장벽 층(236)이 도시된다. 반도체 층 구조물(230)은 추가의 반도체 및/또는 비-반도체 층들을 포함할 수 있다. 예를 들어, 반도체 층 구조물(230)은 다른 반도체 층들이 성장되는 성장 기판(232)을 포함할 수 있다. 성장 기판(232)은 예를 들어, 4H-SiC 또는 6H-SiC 기판을 포함할 수 있다. 다른 실시예들에서, 성장 기판은 상이한 반도체 재료(예를 들어, 실리콘 또는 III족 질화물계 재료, GaAs, ZnO, InP) 또는 비-반도체 재료(예를 들어, 사파이어)를 포함할 수 있다.
SiC는 III족 질화물 디바이스들을 위한 매우 일반적인 기판 재료인 사파이어(Al2O3)보다 III족 질화물들에 훨씬 더 가까운 결정 격자 정합을 갖는다. SiC의 더 가까운 격자 정합은 사파이어에 대해 일반적으로 이용가능한 것들보다 더 높은 품질의 III족 질화물 막들을 낳을 수 있다. SiC는 또한 매우 높은 열 전도율을 가지며, 따라서 실리콘 탄화물 상의 III족 질화물 디바이스들의 총 출력 전력은 통상적으로 사파이어 상에 형성된 동일한 디바이스들의 경우에서와 같이 기판의 열 소산에 의해 제한되지 않는다. 또한, 반절연성 SiC 기판들의 가용성은 디바이스 격리 및 감소된 기생 커패시턴스를 제공할 수 있다.
선택적인 버퍼, 핵형성 및/또는 전이 층들(도시되지 않음)이 채널 층(234) 아래의 성장 기판(232) 상에 제공될 수 있다. 예를 들어, AlN 버퍼 층은 SiC 성장 기판(232)과 반도체 층 구조물(230)의 나머지 사이에 적절한 결정 구조 전이를 제공하기 위해 포함될 수 있다. 또한, 변형 균형화 전이 층(들)은, 예를 들어 공동 양도된, 2003년 6월 5일에 공개되고 발명의 명칭이 "Strain Balanced Nitride Heterojunction Transistors And Methods Of Fabricating Strain Balanced Nitride Heterojunction Transistors"인 미국 특허 공개 번호 제2003/0102482A1호에 설명된 바와 같이 제공될 수 있으며, 그 개시내용은 본 명세서에 완전히 제시된 것처럼 참조로 본 명세서에 포함된다.
일부 실시예들에서, 채널 층(234)의 전도 대역 에지의 에너지가 채널과 장벽 층들(234, 236) 사이의 계면에서의 장벽 층(236)의 전도 대역 에지의 에너지보다 작다면, 채널 층(234)은 AlxGa1-xN과 같은 III족 질화물 재료이며, 여기서 0≤x<1이다. 본 발명의 특정 실시예들에서, x=0은 채널 층(234)이 갈륨 질화물("GaN")이라는 것을 나타낸다. 채널 층(234)은 또한 InGaN, AlInGaN 등과 같은 다른 III족 질화물들일 수 있다. 채널 층(234)은 도핑되지 않거나 의도하지 않게 도핑될 수 있으며, 예를 들어 약 20보다 큰 두께로 성장될 수 있다. 채널 층(234)은 또한 초격자 또는 GaN, AlGaN 등의 조합들과 같은 다층 구조일 수 있다.
채널 층(234)은 장벽 층(236)의 적어도 일부분의 밴드갭보다 작은 밴드갭을 가질 수 있고, 채널 층(234)은 또한 장벽 층(236)보다 큰 전자 친화도를 가질 수 있다. 특정 실시예들에서, 장벽 층(236)은 약 0.1nm 내지 약 10nm 이상의 두께를 갖는 AlN, AlInN, AlGaN 또는 AlInGaN이다. 특정 실시예들에서, 장벽 층(236)은 채널 층(234)과 장벽 층(236) 사이의 계면에서 상당한 캐리어 농도를 유도하기에 충분히 두껍고 충분히 높은 Al 조성 및 도핑을 갖는다.
장벽 층(236)은 III족 질화물일 수 있고, 채널 층(234)보다 큰 밴드갭 및 채널 층(234)보다 작은 전자 친화도를 가질 수 있다. 특정 실시예들에서, 장벽 층(236)은 도핑되지 않거나 n형 도펀트로 약 1019cm-3 미만의 농도로 도핑된다. 본 발명의 일부 실시예들에서, 장벽 층(236)은 AlxGa1-xN이고, 여기서 0<x<1이다. 특정 실시예들에서, 알루미늄 농도는 약 25%이다. 그러나, 본 발명의 다른 실시예들에서, 장벽 층(236)은 약 5% 내지 약 100%의 알루미늄 농도를 갖는 AlGaN을 포함한다. 본 발명의 특정 실시예들에서, 알루미늄 농도는 약 10%보다 크다.
장벽 층(236)과 채널 층(234) 사이의 밴드갭의 차이 및 장벽 층(236)과 채널 층(234) 사이의 계면에서의 압전 효과들로 인해, 2차원 전자 가스(2DEG)가 채널 층(234)과 장벽 층(236) 사이의 접합부에서 채널 층(234)에 유도된다. 2DEG는 각각의 단위 셀 트랜지스터(216)의 소스 영역과 그 연관된 드레인 영역 사이의 전도를 허용하는 고 도전성 층으로서 작용하고, 여기서 소스 영역은 소스 핑거(256) 바로 아래에 있는 반도체 층 구조물(230)의 일부분이고, 드레인 영역은 대응하는 드레인 핑거(254) 바로 아래에 있는 반도체 층 구조물(230)의 일부분이다.
층간 절연 층(238)은 게이트 핑거들(252), 드레인 핑거들(254), 및 소스 핑거들(256) 위에 형성된다. 층간 절연 층(238)은 SiN, SiO2 등의 유전체 재료를 포함할 수 있다.
도 2c 내지 도 2g는 금속-도금된 게이트 비아들(262), 금속-도금된 드레인 비아들(264) 및 금속-도금된 소스 비아들(266)을 더 상세히 나타낸다. 도 2c 내지 도 2f에 도시된 바와 같이, 금속-도금된 게이트 비아들(262), 금속-도금된 드레인 비아들(264), 및 금속-도금된 소스 비아들(266)은 게이트 버스(242)를 게이트 단자(222)에, 드레인 버스(244)를 드레인 단자(224)에, 그리고 소스 핑거들(256)을 소스 단자(226)에 물리적으로 그리고 전기적으로 접속시키기 위해 반도체 층 구조물(230)을 통해 전체로 연장될 수 있다.
일부 실시예들에서, 금속-도금된 게이트 비아들(262), 금속-도금된 드레인 비아들(264), 및 금속-도금된 소스 비아들(266)은 모두 동일한 형상 및 수평 단면(즉, 반도체 층 구조물(230)의 주 표면에 평행한 평면에서 비아들을 통해 취해진 단면)을 가질 수 있다. 예를 들어, 모든 비아들(262, 264, 266)은 동일한 직경을 갖는 실질적으로 원통형 또는 타원형 비아들일 수 있거나, RF 증폭기 다이(210)의 최하부 표면(214) 위의 동일한 높이에서 측정될 때 동일한 직경을 갖는 절단된 푸스토코니컬 비아들(truncated fustoconical vias)일 수 있다. 이러한 배열은 모든 비아들(262, 264, 266)이 단일 제조 단계에서 용이하게 형성되는 것을 허용할 수 있다. 다른 실시예들에서, 금속-도금된 게이트 비아들(262) 및/또는 금속-도금된 드레인 비아들(264)은 금속-도금된 소스 비아들(266)에 비해 더 큰 단면적을 가질 수 있다. 이 기술은 특정 응용들을 위해, 필요하다면, 금속-도금된 게이트 비아들(262) 및/또는 금속-도금된 드레인 비아들(264)의 고유 인덕턴스를 추가로 감소시키는데 이용될 수 있다.
금속-도금된 게이트 비아들(262), 금속-도금된 드레인 비아들(264), 및 금속-도금된 소스 비아들(266)은 각각 (예를 들어, 이방성 에칭에 의해) 반도체 층 구조물을 통해 개구들을 형성한 다음, 개구들의 측벽들을 코팅하는 금속-도금을 퇴적함으로써 구현될 수 있다. 일부 응용들에서, 금속은 금속-도금된 비아들이 금속-충전된 비아들이 되도록 개구들을 완전히 충전할 수 있다. 그러나, 많은 응용들에서, RF 트랜지스터 증폭기 다이(210)는 (실외 응용들 및/또는 디바이스 동작 동안 RF 트랜지스터 증폭기 다이 내에서 발생될 수 있는 높은 레벨들의 열로 인해) 넓은 온도 범위에 걸쳐 동작할 수 있고, 이는 상당히 상이한 열 팽창 계수들을 가지는 금속 및 반도체 재료들로 인해 디바이스에서 높은 응력 레벨들을 초래할 수 있다. 이러한 경우들에서, 금속-도금된 비아들(262, 264, 266)의 중심은 열 사이클링으로 인해 발생하는 응력의 양을 감소시키기 위해 개방된(즉, 공기-충전된) 채로 남을 수 있다.
비아들(262, 264, 266)의 단면적들은 예를 들어 열 소산 고려사항들 및/또는 원하는 양의 직렬 인덕턴스에 기반하여 선택될 수 있다. 금속-도금된 비아가 금속-도금된 비아가 관통하는 반도체 재료보다 더 많거나 적은 열을 소산할 것인지는 이용된 반도체 재료 및 금속의 열 소산 품질들, 금속 도금의 두께, 비아들의 단면적(들) 등을 포함하는 다양한 고려사항들에 의존할 것이다. 일반적으로 말하면, 구리와 같은 금속들은 III족 질화물계 및 실리콘 탄화물 반도체 재료들보다 더 효율적으로 열을 소산시키지만, 비아들에서의 임의의 중앙의 공기-충전된 개구는 반도체 재료들보다 덜 효율적으로 열을 소산시킬 것이다.
도 2g에 도시된 바와 같이, 게이트 단자(222), 드레인 단자(224) 및 소스 단자(226)는 반도체 층 구조물(230)의 하부 표면 상에 금속화 패턴을 각각 포함할 수 있다. 게이트, 드레인 및 소스 단자들(222, 224, 226)을 서로 전기적으로 절연시키기 위해 게이트 단자(222)와 드레인 단자(224) 사이에 그리고 드레인 단자(224)와 소스 단자(226) 사이에 갭들이 제공될 수 있다. 이들 갭들은 RF 트랜지스터 증폭기 다이(210)를 후면측으로부터 볼 때 성장 기판(232)을 노출시킬 수 있다. 일부 실시예들에서, 절연 패턴(도시되지 않음)이 갭들에 퇴적될 수 있다. 게이트 비아들(262), 드레인 비아들(264) 및 소스 비아들(266)은 각각 각각의 게이트 단자(222), 드레인 단자(224) 및 소스 단자(226)에 물리적으로 그리고 전기적으로 접속된다.
도 3은 도 2a 내지 도 2g의 RF 증폭기(200)에 포함된 상호접속 구조물(270)의 예시적인 실시예의 개략적인 상면도이다. 전술한 바와 같이, 상호접속 구조물(270)은 예를 들어 RDL 라미네이트 구조물 또는 다층 인쇄 회로 보드를 포함할 수 있다. 게이트 패드(272), 드레인 패드(274) 및 소스 패드(276)는 상호접속 구조물(270)의 상부 표면 상에 구현된다. 이러한 패드들(272, 274, 276) 각각은 각각의 금속 패턴(예로서, 구리 패턴)을 포함할 수 있다. 게이트 패드(272), 드레인 패드(274) 및 소스 패드(276)는 RF 증폭기 다이(210) 상의 각각의 게이트 단자(222), 드레인 단자(224) 및 소스 단자(226)와 동일하거나 유사한 크기들 및 형상들을 가질 수 있다. 상호접속 구조물(270)을 통해 연장되는 소스 패드(276) 아래에 복수의 금속-충전된 비아(290)(또는 대안으로서, 고체 도전성 슬러그)가 제공될 수 있다. 금속-충전된 비아들(또는 도전성 슬러그)(290)은 RF 증폭기 다이(210)에서 발생되고 상호접속 구조물(270)로 전달되는 열을 상호접속 구조물(270)의 최하부측으로 운반하는 열 싱크로서 작용할 수 있으며, 여기서 열은 주변 환경으로 배출되거나 인쇄 회로 보드와 같은 하부 구조물 내의 열 싱크로 전달된다. 도 3에 또한 도시된 바와 같이, 일부 실시예들에서, 추가적인 금속-충전된 비아들(290)이 게이트 패드(272) 아래에 그리고/또는 소스 패드(276) 아래에 제공되어, 추가적인 열 소산을 제공할 수 있다.
도 3에 추가로 도시된 바와 같이, 복수의 추가적인 구성요소(281)가 상호접속 구조물(270) 상에 설치될 수 있다. 이러한 구성요소들(281)은, 예를 들어, 저항기들, 커패시터들 및/또는 인덕터들을 포함하는 집적 수동 디바이스들 또는 인쇄 회로 보드들과 같은 수동 RF 구성요소들을 포함할 수 있다. 이러한 수동 구성요소들은 (1) RF 트랜지스터 증폭기 다이(210)의 입력 및/또는 출력의 임피던스를 각각의 입력 및 출력 RF 전송 라인들의 기본 주파수에서의 임피던스에 정합시키거나, 또는 (2) RF 트랜지스터 증폭기 다이(210)의 입력 또는 출력에 존재할 수 있는 기본 주파수의 고조파들을 종단시키는데 이용되는 입력 및/또는 출력 정합 회로들을 형성할 수 있다. 정합 회로 중 일부가 상호접속 구조물(270)에 또한 구현될 수 있다. 예를 들어, 상호접속 구조물(270)은 입력 및/또는 출력 정합 회로들에 포함되는 인덕터들을 구현하는 구불구불한 또는 나선형 트레이스 패턴들(도시되지 않음)을 포함할 수 있다. 전송/수신 스위치들, 서큘레이터들, 필터들 등과 같은 다른 RF 회로가 또한 상호접속 구조물(270) 상에 탑재될 수 있다.
RF 증폭기 다이(210)의 동일한 측 상에 게이트 단자(222), 드레인 단자(224) 및 소스 단자(226) 모두를 갖는 것의 하나의 이점은 더 많은 웨이퍼 레벨 처리를 가능하게 할 수 있고, 이는 더 효율적인 제조로 이어질 수 있다는 점이다. 도 4a에 도시된 바와 같이, 많은 응용들에서, 복수의 RF 트랜지스터 증폭기 다이들(210)이 단일 반도체 웨이퍼(201)로부터 제조된다. 반도체 웨이퍼(201)는, 예를 들어, 실리콘 탄화물 웨이퍼를 포함할 수 있고, 반도체 에피택셜 성장 기술들을 이용하여 실리콘 탄화물 웨이퍼(201) 상에 복수의 갈륨 질화물계 에피택셜 층들이 성장될 수 있다. 이어서, (실리콘 탄화물 웨이퍼(201)의 일부분이 각각의 개별 RF 트랜지스터 증폭기 다이(210)의 성장 기판(232)을 형성하는) 실리콘 탄화물 웨이퍼(210) 내에 복수의 RF 트랜지스터 증폭기 다이들(210)을 형성하기 위해 최하부측 및 최상부측 금속화 구조물들(220, 240) 및 도전성 게이트 비아들(262), 도전성 드레인 비아들(264) 및 도전성 소스 비아들(266)을 형성하도록 금속 및 절연 재료 퇴적, 포토리소그래피, 마스킹 및/또는 에칭과 같은 종래의 반도체 처리 기술들이 수행될 수 있다. 궁극적으로, 웨이퍼(201)는 수평 및 수직 "스크라이브(scribe)" 라인들(도시되지 않음)을 따라 절단되어 개별 RF 트랜지스터 증폭기 다이들(210)을 싱귤레이팅한다. 도 4a는 예시 목적들을 위해 제공되는 도면이며, 전형적으로 훨씬 더 많은 수의 RF 트랜지스터 다이(210)가 웨이퍼 상에 형성되고, RF 트랜지스터 다이(210)가 전형적으로 더 조밀한 방식으로 위치된다는 점에 유의해야 한다.
도 4b는 도 4a의 웨이퍼(201)에 포함되는 RF 증폭기 다이들(210) 중 하나의 개략적인 단면도이다. 도 4b에 도시된 바와 같이, 콘택트들(280)(예를 들어, 납땜 범프들)은 게이트 단자(222), 드레인 단자(224) 및 소스 단자(226) 각각에 부착된다. 이러한 콘택트들(280)은 RF 트랜지스터 증폭기 다이(210)를 상호접속 구조물(270)과 같은 상호접속 구조물(도시되지 않음)에 기계적으로 그리고 전기적으로 부착시키는데 이용될 수 있다. 도 4a 및 도 4b에 도시되지는 않았지만, 콘택트들(280)은 웨이퍼 레벨 처리 단계들의 일부로서(즉, 반도체 웨이퍼(201)가 복수의 개별 RF 트랜지스터 증폭기 다이(210)로 다이싱되기 전에) 적용될 수 있다. 이러한 웨이퍼 레벨 처리는 콘택트들(280)을 각각의 개별 RF 트랜지스터 증폭기 다이(210)에 적용하는 것보다 더 빠르고 더 효율적이다. 추가적으로, 게이트 단자(222) 및 드레인 단자(224)가 상호접속 구조물(270) 상의 소스 패드(276)에 소스 단자(226)를 접속시키는데 이용되는 동일한 처리 단계에서 상호접속 구조물(270) 상의 대응하는 게이트 및 드레인 패드들(272, 274)에 전기적으로 접속될 수 있기 때문에(도 2a 및 도 3 참조), RF 트랜지스터 증폭기 다이(210)에 대한 전기적 접속들 모두는 단일 처리 단계에서 잠재적으로 확립될 수 있다. 대조적으로, 종래의 RF 트랜지스터 증폭기 다이(예를 들어, 도 1a 및 도 1b의 RF 트랜지스터 증폭기 다이(110))가 이용될 때, 추가적이고 시간 소모적인 와이어 본딩 프로세스들이 게이트 및 드레인 단자들(142, 144)에 대한 전기적 접속들을 만드는데 이용된다. 이러한 처리 단계들을 제거하는 것은 제조 프로세스를 상당히 단순화할 수 있다.
전술한 바와 같이, 도전성 게이트 비아들(262) 및 도전성 드레인 비아들(264)의 제공은 RF 트랜지스터 증폭기 다이(210)에 대한 게이트, 드레인 및 소스 단자들(222, 224, 226)의 3개 모두가 다이의 동일한 표면 상에 있게 하고, 따라서 동일한 평면에 있게 한다. 이는, 예를 들어, 다양한 팬-인, 팬-아웃 및 인터포저 토폴로지들과 같은 다양하고 상이한 유형들의 웨이퍼 레벨 패키징 기술들을 이용하는 것을 가능하게 한다. 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기 다이들은, 예를 들어, 도전성 범프들 또는 도전성 다이 부착 재료들과 같은 콘택트들을 이용하여 RDL 라미네이트 구조물들 또는 인터포저들(이는 맞춤형 RDL 라미네이트 구조물일 수 있음)과 같은 개재 구조물들 또는 상호접속 구조물들 상에 직접 탑재될 수 있다. 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기 다이들이, 예를 들어, RDL 라미네이트 구조물들 또는 인터포저들 상에 탑재될 때, 콘택트들은 RDL 라미네이트 구조물들/인터포저들의 최하부 표면들 상에 미리 탑재될 수 있으며, 이는 최종 사용자들이 RF 증폭기 다이들을 다른 구조물들 상에 쉽게 탑재하는 것을 허용할 수 있다. 더욱이, 위에 언급된 바와 같이, 도전성 게이트 비아들(262) 및 도전성 드레인 비아들(264)의 제공은 전기적 경로 길이들의 변화를 감소시키고, 이는 성능을 개선하고, 비용이 많이 들고 시간 소모적인 와이어 본딩 프로세스들에 대한 필요성을 감소시키거나 제거할 수 있다. 와이어 본드들에 대한 필요성의 감소 또는 제거는 또한 (와이어 본드 패드들의 크기들이 다이 크기를 좌우하는) 일부 응용들에서 감소된 다이 크기를 허용할 수 있고, 따라서 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기 다이들이 또한 증가된 집적 밀도를 나타낼 수 있다. 따라서, 본 발명의 실시예들에 따른 RF 증폭기 다이는, 특히 밀리미터파 주파수들과 같은 고주파수들에서 동작하는 제품들에 대해, 개선된 제품 어셈블리 일관성, 더 높은 수율들, 증가된 제품 통합, 감소된 비용 및 개선된 RF 성능을 나타낼 수 있다.
본 명세서에 개시된 기술들은 정합 회로들에서 요구되는 인덕턴스가 이러한 응용들에서 훨씬 더 낮을 수 있고, 따라서 전통적인 본드 와이어들의 이용이 너무 많은 인덕턴스를 주입할 수 있기 때문에 더 높은 주파수 응용들에서 특히 유익할 수 있다. 추가적으로, 본드 와이어 길이들에서의 허용오차들은 더 높은 주파수들에서 더 큰 영향을 미칠 수 있고, 고주파수 응용들에서(특히, 더 낮은 전력인 경우), 본드 패드들의 크기는 다이의 크기를 좌우할 수 있다. 일부 실시예들에서, 본 명세서에 개시되는 RF 트랜지스터 증폭기 다이들 중 임의의 것은 1 GHz보다 큰 주파수들에서 동작하도록 구성될 수 있다. 다른 실시예들에서, 이러한 RF 트랜지스터 증폭기 다이들은 2.5 GHz보다 큰 주파수들에서 동작하도록 구성될 수 있다. 또 다른 실시예들에서, 이러한 RF 트랜지스터 증폭기 다이들은 3.1 GHz보다 큰 주파수들에서 동작하도록 구성될 수 있다. 더 추가의 실시예들에서, 이러한 RF 트랜지스터 증폭기 다이들은 5 GHz보다 큰 주파수들에서 동작하도록 구성될 수 있다. 일부 실시예들에서, 이러한 RF 트랜지스터 증폭기 다이들은 2.5-2.7 GHz, 3.4-4.2 GHz 또는 5.1-5.8 GHz 주파수 대역들 또는 이들의 하위 부분들 중 적어도 하나에서 동작하도록 구성될 수 있다.
도 4c 내지 도 4e는 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기 다이들을 각각 포함하는 예시적인 패키징된 RF 트랜지스터 증폭기들을 예시한다. 이어서, 도 5a 내지 도 5c는 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기 다이들의 평탄화된 단자 구성이 또한 RF 트랜지스터 증폭기 다이들이 다양하고 상이한 웨이퍼 레벨 패키징 토폴로지들에서 이용되는 것을 어떻게 허용하는지를 예시한다.
도 4c는 개방 공동 패키지에 도 4b의 RF 트랜지스터 증폭기 다이(210)를 포함하는 패키징된 RF 트랜지스터 증폭기(300)의 개략적인 단면도이다. 도 4c에 도시된 바와 같이, 개방 공동 패키지(310)는 금속 플랜지와 같은 베이스(320), 및 예를 들어 측벽들(332) 및 덮개(334)를 포함할 수 있는 상부 하우징(330)을 포함한다. 예시적인 실시예에서, 베이스(320)는 그 어느 하나의 주 표면 상에 구리 피복 층들이 있는 코어 몰리브덴 층을 포함하는 다층 구리/몰리브덴/구리 금속 플랜지일 수 있다. 세라믹 측벽들(332) 및 덮개(334)는 예를 들어 Al2O3로 형성될 수 있다. 세라믹 덮개(334)는 에폭시 접착제를 이용하여 세라믹 측벽들(332)에 접착될 수 있다. 세라믹 측벽들(332)은 브레이징(braising)을 통해 금속 베이스(320)에 부착될 수 있다. RF 트랜지스터 증폭기 다이(210)는 예를 들어 도 4b에 도시된 범프들(280)과 같은 도전성 콘택트들을 이용하여, 예를 들어 상호접속 구조물(270) 상에 탑재될 수 있으며, 상호접속 구조물(270)은 예를 들어 도전성 다이 부착 재료를 이용하여 베이스(320) 상에 탑재된다. 베이스(320)는 세라믹 패키지(310) 외부의 상호접속 구조물(270) 내의 열 소산 구조물들(290)을 통해 운반되는 열을 소산시킬 수 있다.
추가적인 구성요소들(350, 360)이 상호접속 구조물(270) 상에 탑재된다. 이들 추가적인 구성요소들은, 예를 들어, 기본 주파수에서 임피던스 정합시키고/시키거나 상호변조 산물들을 접지로 종단시키는데 이용되는 입력 정합 구성요소들(350) 및 출력 정합 구성요소들(360)을 포함할 수 있다. 앞서 논의된 바와 같이, 이들 정합 구성요소들(350, 360)은, 예를 들어, 집적 수동 디바이스들 또는 인쇄 회로 보드들에서 (적어도 부분적으로) 구현되는 저항기들, 커패시터들 및/또는 인덕터들을 포함하는 수동 RF 구성요소들일 수 있다. 도전성 리드들(340)은 RF 트랜지스터 증폭기(300)가 외부 디바이스들/회로들/전원들에 접속되는 것을 허용하기 위해 하우징(310)을 통해 연장된다. 도시된 실시예에서, 와이어 본드들(370)은 도전성 리드들(340)을 상호접속 구조물(270) 상의 수동 RF 구성요소들(350, 360)에 접속시키는데 이용된다. 그러나, 와이어 본드들(370)은 다른 실시예들에서 생략될 수 있고, 상이한 전기적 접속들이 이용될 수 있다는 점이 이해될 것이다. 제1 리드(340-1) 상에서 RF 트랜지스터 증폭기(300)에 입력되는 RF 신호는 와이어 본드(370-1)를 통해 입력 정합 회로들(350)로 그리고 그로부터 RF 트랜지스터 증폭기 다이(210)의 게이트 단자(222)(도 4b 참조)로 전달될 수 있고, 증폭된 출력 RF 신호는 RF 트랜지스터 증폭기 다이(210)의 드레인 단자(224)로부터 출력 정합 회로들(360)로 그리고 그로부터 본드 와이어(370-2)로 전달될 수 있으며, RF 신호는 리드(340-2)를 통해 출력된다.
도 4d는 오버몰드 플라스틱 패키지에 도 4b의 RF 트랜지스터 증폭기 다이(210)를 포함하는 패키징된 RF 트랜지스터 증폭기(400)의 개략적인 단면도이다. 도 4d에 도시된 바와 같이, 패키징된 RF 트랜지스터 증폭기(400)는 플라스틱 오버몰드(410)에 의해 적어도 부분적으로 둘러싸인 리드 프레임 또는 금속 슬러그의 일부인 금속 열 싱크와 같은 베이스(420)를 포함한다. RF 트랜지스터 증폭기 다이(210)는 예를 들어 도 4b에 도시된 도전성 범프들(280)을 이용하여 상호접속 구조물(270) 상에 탑재되고, 상호접속 구조물(270)은 베이스(420) 상에 탑재된다. 베이스(420)는, 예를 들어, 상호접속 구조물(270) 내의 열 소산 구조물들(290)을 통해 운반되는 열을 소산시킬 수 있는 금속 베이스를 포함할 수 있다. 추가적인 구성요소들(450, 460)이 상호접속 구조물(270) 상에 탑재된다. 이들 추가적인 구성요소들은, 예를 들어, 기본 주파수에서 임피던스 정합시키고/시키거나 상호변조 산물들을 접지로 종단시키는데 이용되는 입력 정합 구성요소들(450) 및 출력 정합 구성요소들(460)을 포함할 수 있다. 앞서 논의된 바와 같이, 이들 정합 구성요소들은, 예를 들어, 집적 수동 디바이스들 또는 인쇄 회로 보드들에서 (적어도 부분적으로) 구현되는 저항기들, 커패시터들 및/또는 인덕터들을 포함하는 수동 RF 구성요소들일 수 있다. 도전성 리드들(440)은 RF 트랜지스터 증폭기(400)가 외부 디바이스들/회로들/전원들에 접속되는 것을 허용하기 위해 플라스틱 오버몰드(410)를 통해 연장된다. 도시된 실시예에서, 와이어 본드들(470)이 도전성 리드들(440)을 상호접속 구조물(270) 상의 수동 RF 구성요소들(450, 460)에 접속시키는데 이용되지만, 다른 실시예들에서는 와이어 본드들(470)이 생략될 수 있다.
도 4e는 인쇄 회로 보드 기반 패키지에 도 4b의 RF 트랜지스터 증폭기 다이를 포함하는 패키징된 RF 트랜지스터 증폭기(300A)의 개략적인 단면도이다. 패키징된 RF 트랜지스터 증폭기(300A)는, 패키징된 RF 트랜지스터 증폭기(300)의 리드들(340-1, 340-2)이 입력 및 출력 리드들로서 작용하는 트레이스들(342-1, 342-2)을 포함하는 인쇄 회로 보드(322)로 대체된다는 점을 제외하고는, 도 4c를 참조하여 위에서 논의된 패키징된 RF 트랜지스터 증폭기(300)와 매우 유사하다. 인쇄 회로 보드(322)는 예를 들어, 도전성 접착제를 통해 금속 베이스(320)에 부착될 수 있다. 인쇄 회로 보드(322)는 중앙 개구를 포함하고, 상호접속 구조물(270)은 이 개구 내에서 베이스(예를 들어, 금속 플랜지)(320) 상에 탑재된다. RF 트랜지스터 다이(210) 및 정합 네트워크들(350-1, 350-2, 360-1, 360-2)은 상호접속 구조물(270) 상에 탑재된다.
본 명세서에서 논의되는 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기들 중 임의의 것이 도 4c 내지 도 4e에 도시된 개방 공동 및 오버몰드 패키지들과 같은 패키지들에 탑재될 수 있다는 점이 이해될 것이다. 따라서, 도 4c 내지 도 4e에 도시된 RF 트랜지스터 다이(210) 및 상호접속 구조물들(270)은 패키징된 RF 트랜지스터 증폭기들의 많은 추가적인 실시예들을 제공하기 위해 본 명세서에 논의되는 본 발명의 실시예들 중 임의의 것에 따른 RF 트랜지스터 다이 및 상호접속 구조물들로 대체될 수 있다. 실시예에 따라, 패키징된 RF 트랜지스터 증폭기는 RF 트랜지스터 증폭기 다이로서 모놀리식 마이크로파 집적 회로(MMIC)를 포함할 수 있으며, RF 트랜지스터 증폭기 다이는 단일 집적 다이에 복수의 개별 회로들을 포함한다. 추가적으로 및/또는 대안적으로, 패키지는, 도허티 증폭기 구성에서와 같이, 복수의 트랜지스터 증폭기 다이 및 복수의 경로를 갖는 RF 트랜지스터 증폭기를 형성하기 위해 복수의 경로에(예를 들어, 병렬로) 배치되는 다중 스테이지 RF 트랜지스터 증폭기 및/또는 복수의 RF 트랜지스터 증폭기 다이를 형성하도록 직렬로 접속되는 경로에 복수의 RF 트랜지스터 증폭기 다이를 포함할 수 있다. 일부 실시예들에서, 패키징된 RF 트랜지스터 증폭기는 후면측 상호접속 구조물에 전기적 접속들을 제공하는 도전성 게이트 비아들 및/또는 도전성 드레인 비아들을 갖는 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기 다이뿐만 아니라, 와이어 본드들을 통해 다른 구조물들에 접속되는 게이트 및 드레인 단자들을 갖는 도 1a의 RF 트랜지스터 다이(110)와 같은 전통적인 RF 트랜지스터 증폭기 다이를 포함할 수 있다.
도 5a는 팬-인 토폴로지에서 RDL 라미네이트 구조물(510) 상에 탑재되는 RF 트랜지스터 증폭기 다이(210)를 포함하는 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기(500)의 개략적인 단면도이다. 관련 기술분야에 공지된 바와 같이, 집적 회로 칩들은 도전성 범프들 또는 다른 도전성 부착 메커니즘들과 같은 콘택트들을 이용하여 다양한 하부 기판들 상에 탑재되고 이들에 전기적으로 접속될 수 있다. 콘택트들은 집적 회로 칩 상의 단자들과 기판 상의 대응하는 전기적 접속 포인트들(예를 들어, 도전성 패드들) 사이에 전기적 접속들을 제공할 수 있다. 기판은 예를 들어 다른 기판 상의 단자들과 정렬하도록 게이트, 드레인 및 소스 단자들의 구성을 재배열하는데 이용될 수 있다.
도 5a에 도시된 바와 같이, RF 트랜지스터 증폭기 다이(210)는 RDL 라미네이트 구조물(510) 상에 탑재될 수 있다. RDL 라미네이트 구조물(510)은 RF 트랜지스터 증폭기 다이(210) 상의 각각의 게이트 단자(222), 드레인 단자(224) 및 소스 단자(226)와 정렬될 수 있는 상부 게이트 단자(522), 상부 드레인 단자(524) 및 상부 소스 단자(526)를 포함할 수 있어서, 게이트 단자(222), 드레인 단자(224) 및 소스 단자(226)는, 예를 들어, 도전성 에폭시들 또는 범프들(도시되지 않음)을 이용하여 각각의 상부 게이트 단자(522), 상부 드레인 단자(524) 및 상부 소스 단자(526)에 물리적으로 그리고 전기적으로 접속될 수 있다. RDL 라미네이트 구조물(510)은 하부 게이트 단자(532), 하부 드레인 단자(534) 및 하부 소스 단자(536)를 더 포함한다. 도 5a에 도시된 바와 같이, 상부 게이트 단자(522)를 하부 게이트 단자(532)에, 상부 드레인 단자(524)를 하부 드레인 단자(534)에, 그리고 상부 소스 단자(526)를 하부 소스 단자(536)에 전기적으로 접속시키는 하나 이상의 도전성 게이트 비아(542), 도전성 드레인 비아(544) 및 도전성 소스 비아(546)가 제공된다. 도전성 게이트 비아들(542) 및 도전성 드레인 비아들(544)은 각각의 게이트 단자(222) 및 드레인 단자(224)의 RF 트랜지스터 증폭기 다이(210)의 최하부 표면 상에 안쪽으로 위치된다. 도전성 범프들(280)은 RF 트랜지스터 증폭기(500)를, 고객 인쇄 회로 보드와 같은, 다른 기판에 부착하기 위해 하부 게이트 단자(532), 하부 드레인 단자(534) 및 하부 소스 단자(536)에 부착된다. RF 트랜지스터 증폭기(500)는 RDL 라미네이트 구조물(510)이 게이트, 드레인 및 소스(여기서는 도전성 범프들(280))에 대한 전기적 접속들을 RF 트랜지스터 증폭기 다이(210)의 최하부 표면의 중심을 향해 일반적으로 안쪽으로 재배치하는 팬-인 토폴로지를 갖는다.
도전성 범프들(280)이 모두 RF 트랜지스터 증폭기 다이(210)의 "풋프린트" 내에 있기 때문에, 도전성 범프들(280)은 웨이퍼 레벨 처리 동안 도 4a에 도시된 웨이퍼(201)의 최하부측에 적용될 수 있고, 이어서 웨이퍼(201)는 도전성 범프들(280)이 개별 RF 트랜지스터 증폭기 다이(210)에 적용된 후에 다이싱될 수 있다. 전형적으로, 개별 RF 트랜지스터 증폭기 다이(210)는 큰 RDL 라미네이트 구조물(또는 다른 상호접속 구조물) 상에 탑재되고, 이는 나중에 다이싱되어 도 5a의 복수의 RF 트랜지스터 증폭기들(500)을 제공한다. 그러나, 다른 실시예들에서, RDL 라미네이트 구조물은 웨이퍼(201)에 본딩될 수 있고, 웨이퍼(201)는 그 후에 다이싱되어 도 5a의 복수의 RF 트랜지스터 증폭기들(500)을 제공할 수 있다는 것이 이해될 것이다.
도 5b는 팬-아웃 토폴로지에서 재분배 층 기판(510') 상에 탑재된 RF 트랜지스터 증폭기 다이(210)를 포함하는 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기(500')의 개략적인 단면도이다. RF 트랜지스터 증폭기(500')는, 그 안에 포함된 RDL 라미네이트 구조물(510')이 하부 게이트 단자(532) 및 하부 드레인 단자(534)가 각각의 게이트 단자(222) 및 드레인 단자(224)의 바깥쪽으로(RF 트랜지스터 증폭기 다이(210)를 아래에서 보는 경우) 위치하는 팬-아웃 토폴로지를 갖는다는 점을 제외하고는, 전술한 RF 트랜지스터 증폭기(500)와 매우 유사하다. RF 트랜지스터 증폭기(500')를 다른 기판, 예를 들어 고객 인쇄 회로 보드에 부착하기 위해 하부 게이트 단자(532), 하부 드레인 단자(534) 및 하부 소스 단자(536)에 도전성 범프들(또는 다른 콘택트들)(280)이 부착된다.
도 5c는 팬-아웃 토폴로지에서 맞춤형 인터포저(510") 상에 탑재되는 RF 트랜지스터 증폭기 다이(210)를 포함하는 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기(500")의 개략적인 단면도이다. 인터포저들은 콘택트들(280)의 위치에 대해 증가된 유연성을 허용하는 맞춤형 RDL 라미네이트 구조물 설계들일 수 있다. 추가적으로, 일부 경우들에서, 커패시터들 또는 인덕터들(도시되지 않음)과 같은 수동 회로들이 인터포저(510") 내에 구현될 수 있어서, 추가적인 구성요소들(280)(도 3 참조)에 대한 필요성을 감소시킨다.
앞서 논의된 바와 같이, III족 질화물계 RF 트랜지스터 증폭기들은 종종 입력 임피던스 정합 네트워크, 입력 고조파 종단 회로, 출력 고조파 종단 회로, 및 출력 임피던스 정합 네트워크 중 하나 이상을 포함한다. 이러한 정합 회로들 각각은 하나 이상의 커패시터 및/또는 인덕터를 포함할 수 있다. 종래의 RF 트랜지스터 증폭기들에서, 인덕턴스들은 종종 RF 트랜지스터 증폭기 다이, 다양한 수동 RF 구성요소들 및 증폭기의 입력/출력 리드들 사이의 접속들을 형성하는 본드 와이어들을 이용하여 적어도 부분적으로 구현된다.
응용들이 더 높은 주파수들로 이동함에 따라, 기본 주파수에서 적절히 임피던스 정합시키고/시키거나 2차 및/또는 3차 고조파들과 같은 특정 고조파들을 종단시키는데 필요한 인덕턴스의 양은 통상적으로 감소한다. 일부 응용들에서, 매우 짧고 두꺼운 본드 와이어들이 이용되더라도, 본드 와이어들의 인덕턴스는 정합 회로들 중 하나 이상에 의해 요구되는 인덕턴스의 최적량을 초과할 수 있다. 인덕턴스가 임피던스 정합 회로에 대한 인덕턴스의 최적량보다 크면, RF 트랜지스터 증폭기의 리턴 손실이 증가될 수 있고/있거나 동작 대역폭이 감소될 수 있다. 인덕턴스가 고조파 종단 회로에 대한 인덕턴스의 최적량보다 크면, 문제의 고조파에서의 더 적은 감소가 달성될 수 있고, 이는 RF 트랜지스터 증폭기의 효율, 전력 및/또는 이득 성능을 저하시킬 수 있고, RF 트랜지스터 증폭기가 이용되는 통신 시스템의 다른 양태들을 저하시킬 수 있는 수동 상호변조 왜곡의 증가된 레벨들을 초래할 수 있다.
본 발명의 실시예들에 따른 III족 질화물계 RF 트랜지스터 증폭기들은 최적의 임피던스 정합을 제공하는 직렬 인덕턴스의 양보다 더 많은 직렬 인덕턴스를 갖는 전술한 문제를 피할 수 있다. 특히, 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기들에서 이용되는 도전성 게이트 및 드레인 비아들은 8 밀 미만의 길이들을 가질 수 있고, 예시적인 실시예들에서 종종 5 밀 미만, 4 밀 미만 또는 심지어 3 밀 미만의 길이들을 가질 수 있다. 대조적으로, 종래의 RF 트랜지스터 증폭기들에서 이용되는 게이트 및 드레인 본드 와이어들은 전형적으로 길이가 적어도 20 밀이고, 30 밀 이상의 길이들이 일반적이다. 이와 같이, 게이트 및 드레인 비아들에 의해 주입되는 인덕턴스는 비교가능한 게이트 및 드레인 본드 와이어들에 의해 주입되는 인덕턴스의 작은 비율(예를 들어, 어쩌면 인덕턴스의 15-20% 정도)일 수 있으며, 이는 인덕턴스가 III족 질화물계 RF 트랜지스터 증폭기의 다양한 정합 회로들에 의해 요구되는 인덕턴스의 최적량 이하가 되는 것을 보장할 수 있다. 정합 네트워크들에 대한 인덕턴스들의 최적량을 획득하기 위해 요구되는 임의의 추가적인 인덕턴스는 RF 수동 구성요소들 등에서, 상호접속 구조물 상에 탑재되거나 상호접속 구조물 내에 구현되는 인덕터 칩들 및/또는 유도성 트레이스들(또는 다른 구조물들)을 이용하여 추가될 수 있다.
디바이스의 최하부측 상에 게이트 및 드레인 단자들을 탑재하는 것은 또한 대량 제조 동안 프로세스 변동을 감소시킬 수 있는데, 왜냐하면 RF 트랜지스터 증폭기 다이 상의 게이트 및 드레인 단자들에 본드 와이어들을 납땜하는데 이용되는 볼 본더들은 전형적으로 +/- 1 밀의 허용오차를 가져서, 잠재적으로 각각의 본드 와이어의 길이에서 4 밀만큼의 변동을 초래하기 때문이다. 본드 와이어들의 길이들에서의 이러한 변동과 연관된 인덕턴스의 양은 특히 더 높은 주파수들에서 상당할 수 있고, 임피던스 정합 회로들의 성능, 및 이에 따른 RF 트랜지스터 증폭기의 성능을 저하시킬 수 있다. 또한, 도전성 범프들, 다이 부착 재료 등을 이용한 표면 탑재 프로세스를 통해 상호접속 구조물 상의 대응하는 게이트 및 드레인 패드들에 게이트 및 드레인 단자들을 접속시키는 것은 본드 와이어 접속들이 요구될 때 이용될 수 있는 것보다 더 작은 게이트 및 드레인 단자들의 이용을 가능하게 할 수 있으며, 따라서 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기 다이들은 게이트 및 드레인 단자 크기들이 다이의 크기에 영향을 미치는 응용들에서 더 작을 수 있다. 추가로, 와이어 본드들과는 대조적으로 볼 본딩 기술들을 이용하는 것은 제조 비용을 감소시킬 수 있다.
본 발명의 실시예들에 따른 RF 트랜지스터 증폭기들에 포함되는 도전성 게이트 및 드레인 비아들에 의해 제공되는 다른 이점은 정합 네트워크들을 구현하기 위한 더 많은 유연성이 제공된다는 것인데, 그 이유는 도전성 게이트 및 드레인 비아들의 최상부들 및 최하부들 둘 다에 접속들이 이루어질 수 있기 때문이다. 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기들의 이러한 특징이 도 6의 회로도에 개략적으로 도시된다. 도 6에 도시된 바와 같이, RF 트랜지스터 증폭기(200)는 RF 입력들의 쌍, 즉 RF 트랜지스터 증폭기 다이(210)의 게이트(즉, 게이트 버스에 직접 접속되는 상부 게이트 단자)에 직접 접속되는 제1 "최상부" RF 입력, 및 도전성 게이트 비아들(262)의 최하부에 접속되는 "최하부" RF 입력을 갖는다. 이들 RF 입력들은 도전성 게이트 비아들(262)의 고유 인덕턴스를 나타내는 인덕턴스 Lgate-via를 통해 서로 전기적으로 접속된다. 마찬가지로, RF 트랜지스터 증폭기(200)는 RF 출력들의 쌍, 즉 RF 트랜지스터 증폭기 다이(210)의 드레인(즉, 드레인 버스에 직접 접속되는 상부 드레인 단자)에 직접 접속되는 제1 "최상부" RF 출력, 및 도전성 드레인 비아들(264)의 최하부에 접속되는 "최하부" RF 출력을 갖는다. 이들 RF 출력들은 도전성 드레인 비아들(264)의 고유 인덕턴스를 나타내는 인덕턴스 Ldrain-via를 통해 서로 전기적으로 접속된다. 이러한 배열은 특정 정합 토폴로지들을 구현하기 위한 증가된 유연성을 제공할 수 있다.
예를 들어, 도 7a는 입력 직렬 임피던스 정합 회로, 고조파 주파수들(예컨대, 제2 고조파들 또는 "2f0")의 종단을 위한 입력 고조파 종단 회로, 및 출력 션트-L 임피던스 정합 회로를 갖는 종래의 RF 트랜지스터 증폭기(600)의 회로도이다. 입력 및 출력 직렬 전송 라인들(610-1, 610-2)은 RF 트랜지스터 증폭기 다이(110)와 RF 입력(예를 들어, 게이트 리드) 및 출력(예를 들어, 드레인 리드) 사이에 적절한 임피던스 변환을 제공하도록 선택될 수 있다. 이들 직렬 전송 라인들(610-1, 610-2)은, 예를 들어, 고객 인쇄 회로 보드 등의 하부 기판(도시되지 않음) 상의 전송 라인 정합 네트워크의 연장으로서 취급될 수 있고, 전기적 폭들은 임피던스 정합을 위한 원하는 특성 임피던스를 달성하도록 선택되거나 구성될 수 있다. 종래의 설계들에서, 이러한 정합 회로들은 (인덕턴스들을 위한) 본드 와이어들 및 (커패시턴스들을 위한) RF 수동 구성요소들을 통해 구현된다. 이러한 배열은 RF 성능을 손상시킬 수 있는 입력 및 출력측 본드 와이어들 사이의 기생 결합을 초래할 수 있고, 위에서 설명된 바와 같이, 더 높은 주파수들에서 본드 와이어들은 임피던스 정합 및/또는 고조파 종단을 손상시킬 수 있는 너무 많은 인덕턴스를 주입할 수 있다.
도 7b 및 도 7c는 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기 다이를 이용한 도 7a에 도시된 정합 토폴로지의 두 가지 가능한 구현을 나타낸 것이다. 도 7b에 도시된 바와 같이, RF 입력 및 입력 임피던스 정합 네트워크는 상부 게이트 단자에 접속되는 반면, 입력 고조파 종단 회로는 하부 게이트 단자에 결합될 수 있다. 출력측에서, 출력 임피던스 정합 네트워크는 션트 회로로서 하부 드레인 단자에 접속되는 반면, RF 출력은 상부 드레인 단자에 접속된다. 도 7c에 도시된 바와 같이, 대안의 실시예에서, RF 입력 및 입력 임피던스 정합 네트워크는 하부 게이트 단자에 접속되는 반면, 입력 고조파 종단 회로는 션트 회로로서 상부 게이트 단자에 결합될 수 있다. 출력측에서, 출력 임피던스 정합 네트워크는 션트 회로로서 상부 드레인 단자에 접속되는 반면, RF 출력은 하부 드레인 단자에 접속된다.
도 8a 및 도 8b는 본 발명의 추가의 실시예들에 따른 RF 트랜지스터 증폭기(700)를 나타낸 것이다. 특히, 도 8a는 그 안에 포함된 회로 구성요소들 및 그들 사이의 전기적 상호접속들을 예시하는 RF 트랜지스터 증폭기(700)의 개략적인 단면도인 반면, 도 8b는 RF 트랜지스터 증폭기(700)의 회로도이다.
도 8a에 도시된 바와 같이, RF 트랜지스터 증폭기(700)는, 예를 들어, 전술한 RF 트랜지스터 증폭기 다이(210), 또는 본 발명의 실시예들에 따른 다른 RF 트랜지스터 증폭기 다이 중 임의의 것을 이용하여 구현될 수 있는 RF 트랜지스터 다이를 포함한다. RF 트랜지스터 증폭기 다이(210)는 RDL 라미네이트 구조물(710) 상에 탑재되지만, 반도체 처리 기술들을 이용하여 실리콘, 알루미나, 또는 유리와 같은 박막 기판들 상에 형성되는 커패시터들(및 아마도 인덕터들과 같은 다른 수동 디바이스들)을 포함하는 다층 인쇄 회로 보드들 또는 집적 수동 디바이스들 또는 "IPD들"과 같은 다른 탑재 구조물들이 다른 실시예들에서 이용될 수 있다. RDL 라미네이트 구조물(710)은 도전성 영역들(712) 및 유전체 영역들(714)을 포함한다. 복수의 RF 수동 구성요소들(720-1 내지 720-4)이 RDL 라미네이트 구조물(710) 상에 탑재된다. RF 트랜지스터 증폭기 다이(210)와 RF 수동 구성요소들(720-1 내지 720-4) 간의 상호접속들은 본드 와이어들(730)을 이용하여 그리고 RDL 라미네이트 구조물(710) 내의 전기적 접속들을 통해 이루어진다.
특히, RF 입력(740) 및 RF 출력(742)은 RDL 라미네이트 구조물(710)에서 도전성 구조물들로서 형성된다. RF 입력(740)은 제1 외부 회로에 접속될 수 있고, RF 출력(742)은 제2 외부 회로에 접속될 수 있다. 먼저 도 8a의 입력측(좌측)에 초점을 맞추면, 제1 본드 와이어(730-1)는 접지로의 션트 커패시터를 포함하는 RF 수동 구성요소(720-1)의 상부 단자에 RF 입력(740)을 접속시킨다. RF 수동 구성요소(720-1)는, 예를 들어, 커패시터 IPD 또는 표면 탑재 커패시터 칩으로서 구현될 수 있다. RF 수동 구성요소(720-1)의 하부 단자는 RDL 라미네이트 구조물(710) 내의 접지된 영역에 접속된다. 제1 본드 와이어(730-1)는 도 8b에 도시된 인덕턴스 "Input_L2"를 구현하고, RF 수동 구성요소(720-1)는 도 8b에 도시된 션트 커패시턴스 "Input_C1"을 구현한다. 제2 본드 와이어(730-2)는 RF 수동 구성요소(720-1)의 상부 단자를 RF 트랜지스터 증폭기 다이(210)의 상부 게이트 단자(243)에 접속시킨다. 제2 본드 와이어(730-2)는 도 8b에 도시된 직렬 인덕턴스 "Input_L1"을 구현한다. RF 트랜지스터 증폭기 다이(210) 내의 도전성 게이트 비아들(262)의 고유 인덕턴스는 인덕턴스 "Lvia_G"로서 도 8b에 도시된다. 도전성 게이트 비아들(262)의 하부 단부들에 접속되는, RF 트랜지스터 증폭기 다이(210)의 하부 게이트 단자(222)는 콘택트(280)를 통해 RDL 라미네이트 구조물(710) 상의 도전성 트레이스(716-1)에 접속된다. 도전성 트레이스(716-1)는 커패시터들 및/또는 인덕터들을 포함할 수 있는 RF 수동 구성요소(720-2)에 접속된다. RF 수동 구성요소(720-2)는, 예를 들어, IPD로서 또는 표면 탑재 칩으로서 구현될 수 있다. 도전성 트레이스(716-1)와 RF 수동 구성요소(720-2)의 조합은 도 8b에 도시된 직렬 C-L 회로 "Input_2f"를 구현할 수 있다.
다음에 도 8a의 출력측(우측)에 초점을 맞추면, 제3 본드 와이어(730-3)는 RF 트랜지스터 증폭기 다이(210)의 상부 드레인 단자(253)를 RF 수동 구성요소(720-4)의 상부 단자에 접속시키고, 이는 접지로의 션트 커패시터를 형성한다. RF 수동 구성요소(720-4)는 예를 들어, 커패시터 IPD로서 또는 표면 탑재 커패시터 칩으로서 구현될 수 있다. RF 수동 구성요소(720-4)의 하부 단자는 콘택트들(280)을 통해 RDL 라미네이트 구조물(710) 내의 접지된 영역에 접속된다. 제3 본드 와이어(730-3)는 도 8b에 도시된 직렬 인덕턴스 "Output_L1"을 구현하고, RF 수동 구성요소(720-4)는 도 8b에 도시된 션트 커패시턴스 "Output_C1"을 구현한다. 제4 본드 와이어(730-4)는 RF 수동 구성요소(720-4)의 상부 단자를 RDL 라미네이트 구조물(710) 내의 RF 출력(742)에 접속시킨다. 제4 본드 와이어(730-4)는 도 8b에 도시된 직렬 인덕턴스 "Output_L2"를 구현한다. RF 트랜지스터 증폭기 다이(210) 내의 도전성 드레인 비아들(264)의 고유 인덕턴스는 도 8b에서 인덕턴스 "Lvia_D"로서 도시된다. 도전성 드레인 비아들(264)의 하부 단부들에 접속되는, RF 트랜지스터 증폭기 다이(210)의 하부 드레인 단자(224)는 콘택트(280)를 통해 RDL 라미네이트 구조물(710) 상의 도전성 트레이스(716-2)에 접속된다. 도전성 트레이스(716-2)는 커패시터들 및/또는 인덕터들을 포함할 수 있는 RF 수동 구성요소(720-3)에 접속된다. RF 수동 구성요소(720-3)는, 예를 들어, IPD 또는 표면 탑재 칩으로서 구현될 수 있다. 도전성 트레이스(716-2)와 RF 수동 구성요소(720-3)의 조합은 도 8b에 도시된 직렬 C-L 회로 "Output_f0"을 구현할 수 있다.
도 8a 및 도 8b로부터 알 수 있는 바와 같이, RF 트랜지스터 증폭기(700)에서, RF 입력 및 RF 출력은 각각 상부 게이트 및 드레인 단자들을 통해 라우팅되고, 입력 고조파 종단 회로 및 출력 임피던스 정합 회로는 각각 하부 게이트 및 드레인 단자들을 통해 라우팅된다. 도 9a 및 도 9b는 각각, RF 입력 및 RF 출력이, 각각, 하부 게이트 단자 및 드레인 단자를 통해 라우팅되고, 입력 고조파 종단 회로 및 출력 임피던스 정합 회로가 각각의 상부 게이트 단자 및 드레인 단자를 통해 라우팅되는 RF 트랜지스터 증폭기(800)의 개략적인 단면도 및 회로도이다.
도 9a에 도시된 바와 같이, RF 트랜지스터 증폭기(800)는 RDL 라미네이트 구조물(810)(이는 대안적으로 다층 인쇄 회로 보드들 또는 IPD와 같은 다른 탑재 구조물일 수 있음) 상에 탑재되는 RF 트랜지스터 증폭기 다이(210)(이는 본 발명의 실시예들에 따른 다른 RF 트랜지스터 증폭기 다이 중 임의의 것으로서 구현될 수 있음)를 포함한다. RDL 라미네이트 구조물(810)은 도전성 영역들(812) 및 유전체 영역들(814)을 포함한다. 한 쌍의 RF 수동 구성요소들(820-1, 820-2)이 RDL 라미네이트 구조물(810) 상에 탑재된다. RF 입력(840)은 RDL 라미네이트 구조물(810)에서 도전성 구조물로서 구현된다. 이 RF 입력(840)은 제1 외부 회로에 접속될 수 있다. RF 입력(840)은 콘택트(280)에 의해 RF 트랜지스터 증폭기 다이(210)의 하부 게이트 단자(222)에 접속되고, 도전성 게이트 비아들(262)을 통해 RF 트랜지스터 증폭기 다이(210)의 게이트에 접속된다. RF 트랜지스터 증폭기 다이(210) 내의 도전성 게이트 비아들(262)의 고유 인덕턴스는 인덕턴스 "Lvia_G"로서 도 9b에 도시된다. 제1 본드 와이어(830-1)는 RF 트랜지스터 증폭기 다이(210)의 상부 게이트 단자(243)를 RF 수동 구성요소(820-1)의 상부 단자에 접속시킨다. RF 수동 구성요소(820-1)는 럼프 커패시턴스를 포함할 수 있고, 예를 들어, 커패시터 IPD 또는 표면 탑재 커패시터 칩으로서 구현될 수 있다. RF 수동 구성요소(820-1)의 하부 단자는 RDL 라미네이트 구조물(810) 내의 접지된 영역에 접속된다. 제1 본드 와이어(830-1)는 도 9b에 도시된 회로 "Input_2f"에 포함된 인덕턴스를 구현하고, RF 수동 구성요소(820-1)는 회로 "Input_2f"에 포함된 커패시턴스를 구현한다.
제2 본드 와이어(830-2)는 RF 트랜지스터 증폭기 다이(210)의 상부 드레인 단자(253)를 RF 수동 구성요소(820-2)의 상부 단자에 접속시키고, 이는 접지로의 션트 커패시터를 형성한다. RF 수동 구성요소(820-2)는 예를 들어, 커패시터 IPD로서 또는 표면 탑재 커패시터 칩으로서 구현될 수 있다. RF 수동 구성요소(820-2)의 하부 단자는 콘택트들(280)을 통해 RDL 라미네이트 구조물(810) 내의 접지된 영역에 접속된다.
RF 수동 구성요소(820-2) 내에 구현된 제2 본드 와이어(830-2) 및 럼프 커패시턴스는 함께 도 9b에서 "Output_f0"으로 라벨링된 직렬 L-C 회로를 구현한다. RF 출력(842)은 RDL 라미네이트 구조물(810)에서 도전성 구조물로서 구현되고, 제2 외부 회로에 접속될 수 있다. RF 출력(842)은 콘택트(280)에 의해 RF 트랜지스터 증폭기 다이(210)의 하부 드레인 단자(224)에 접속되고, 도전성 드레인 비아들(264)을 통해 RF 트랜지스터 증폭기 다이(210)의 드레인에 접속된다. RF 트랜지스터 증폭기 다이(210) 내의 도전성 드레인 비아들(264)의 고유 인덕턴스는 인덕턴스 "Lvia_D"로서 도 9b에 도시된다.
도 10a 및 도 10b는 본 발명의 추가의 실시예들에 따른 2개의 RF 트랜지스터 증폭기 다이의 최상부 금속화 구조물을 나타내는 개략적인 단면도들이다.
도 10a에 도시된 바와 같이, 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기 다이(210')는, RF 트랜지스터 증폭기 다이(310)가 드레인 비아들(264)을 포함하지 않고, RF 트랜지스터 증폭기 다이(210') 내의 드레인 단자가, 도 1a 및 도 1b의 RF 트랜지스터 증폭기(100)를 참조하여 위에서 논의된 방식으로, 반도체 층 구조물(230)의 최상부측 상에 구현되고, 예를 들어 본드 와이어(들)를 통해 드레인 리드에 접속될 수 있다는 점을 제외하고는, RF 트랜지스터 증폭기 다이(210)와 매우 유사하다. RF 트랜지스터 증폭기 다이(210')는, 예를 들어, 본드 와이어들이 출력 정합 네트워크들 중 임의의 것에 대해 너무 많은 인덕턴스를 제공하지 않을 때 이용될 수 있다. RF 트랜지스터 증폭기 다이(210')의 나머지는 RF 트랜지스터 증폭기(210)와 동일할 수 있고, 따라서 그 추가적인 설명이 생략될 것이다.
도 10b에 도시된 바와 같이, 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기 다이(210")는, RF 트랜지스터 증폭기 다이(210")가 게이트 비아들(262)을 포함하지 않고, RF 트랜지스터 증폭기 다이(210") 내의 게이트 단자가, 도 1a 및 도 1b의 RF 트랜지스터 증폭기(100)를 참조하여 위에서 논의된 방식으로, 반도체 층 구조물(230)의 최상부측 상에 구현되고, 예를 들어, 본드 와이어(들)를 통해 게이트 리드에 접속될 수 있다는 점을 제외하고는, RF 트랜지스터 증폭기 다이(210)와 또한 매우 유사하다. RF 트랜지스터 증폭기 다이(210")는, 예를 들어, 본드 와이어들이 입력 정합 네트워크들 중 임의의 것에 대해 너무 많은 인덕턴스를 제공하지 않을 때 이용될 수 있다. RF 트랜지스터 증폭기 다이(210")의 나머지는 RF 트랜지스터 증폭기(210)와 동일할 수 있고, 따라서 그에 대한 추가적인 설명은 생략될 것이다. RF 트랜지스터 증폭기 다이들(210', 210")은 본 발명의 전술된 실시예들 중 임의의 것에서 RF 트랜지스터 증폭기 다이(210) 대신에 이용될 수 있다.
도 8a 내지 도 9b를 참조하여 전술한 바와 같이, 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기들은 RDL 라미네이트 구조물 또는 다른 기판 상에 탑재되는 IPD 형태의 RF 수동 구성요소들을 포함할 수 있다. 도 8a 내지 도 9b의 실시예들에서, RF 수동 구성요소들(720, 820)에 대한 접지 접속들은 콘택트들(280)을 이용하여 형성되는 반면, IPD들에 대한 다른 접속들은 본드 와이어들을 이용하여 형성된다. 본 발명의 추가의 실시예들에 따르면, RF 수동 구성요소들에 대한 전기적 접속들 모두는 와이어 본딩 접속들 이외의 도전성 범프들 또는 다른 전기적 접속들을 이용하여 형성될 수 있다. 이것은 또한, 제조 동작들을 단순화하고, (큰 와이어 본드 패드들이 더 이상 요구되지 않기 때문에) 더 작은 디바이스 풋프린트들을 허용하며, (본드 와이어들의 길이 변동에 기인한) 인덕턴스의 변동, 기생 인덕턴스들, 및 특히 고주파수 응용들에서의 너무 많은 인덕턴스의 문제 등의, 와이어 본드 접속들이 이용될 때 발생할 수 있는 RF 성능 문제들 중 일부를 제거할 수 있다.
도 11a는 본 발명의 실시예들에 따른 하나의 이러한 RF 트랜지스터 증폭기(900)의 개략적인 단면도이다. 도 11a에 도시된 바와 같이, RF 트랜지스터 증폭기(900)는 RF 트랜지스터 증폭기 다이(210)(또는 본 발명의 실시예들에 따른 임의의 다른 RF 트랜지스터 증폭기 다이) 및 RF 수동 구성요소(920-1)를 포함하며, 이들 모두는 RDL 라미네이트 구조물(910) 상에 탑재된다. 도 11a의 실시예에서, RF 트랜지스터 증폭기(900)는 입력 임피던스 정합 회로 및 입력 고조파 종단 회로를 포함하지만, 어떠한 출력 정합 회로들도 포함하지 않는다. 입력 정합 회로들은 RF 수동 구성요소(920-1)에서 주로 구현된다.
RDL 라미네이트 구조물(910)은 유전체 베이스(916) 내에 형성되는 복수의 도전성 트레이스들(912) 및 도전성 비아들(914)을 포함한다. 도전성 트레이스들(912) 및 도전성 비아들(914)은 RF 트랜지스터 증폭기 다이(210) 상의 다양한 단자들과 RF 수동 구성요소(920-1)를 전기적으로 접속시키는데 이용된다. RDL 라미네이트 구조물(910)은 게이트 리드(940), 드레인 리드(942) 및 소스 접속부(944)에 대한 접속들을 포함하여 외부 회로들에 대한 전기적 접속들을 추가로 포함한다. 소스 접속부(944)는 일부 실시예들에서 전기적 접지에 접속될 수 있다. RDL 라미네이트 구조물(910)은 RF 트랜지스터 증폭기 다이(210)에서 발생된 열을 RF 트랜지스터 증폭기(900)의 패키지(도시되지 않음) 외부로 소산시키는 금속 슬러그(946)(또는, 대안적으로, 금속-충전되거나 대부분 충전된, 예를 들어, 구리-충전된 비아들과 같은 적어도 75% 충전된 또는 적어도 85% 충전된 비아들의 조밀한 어레이)를 추가로 포함한다.
RF 트랜지스터 증폭기 다이(210)에 대한 전기적 접속들은 도전성 게이트, 드레인 및 소스 비아들(262, 264, 266)의 하부 단부들에서 다이(210)의 후면측에 만들어진다. RF 트랜지스터 증폭기 다이(210)는 공융 재료들(eutectic materials), 프리코트들(예를 들어, 금-주석 프리코트), 납땜 예비성형들(solder pre-forms), 소결(sintering)(예를 들어, 은-소결) 등과 같은 전형적인 다이 부착 기술들을 이용하여 RDL 라미네이트 구조물(910)에 직접 부착될 수 있다.
예를 들어, IPD일 수 있는 RF 수동 구성요소(920-1)는 RDL 라미네이트 구조물(910)에 부착된 플립-칩이다. RF 수동 구성요소(920-1)는 그 "상부"측 상에 복수의 단자를 가질 수 있고, 도전성 범프들(280)과 같은 복수의 콘택트들이 그 단자들에 미리 부착될 수 있다. 이어서, RF 수동 구성요소(920-1)는 뒤집힐 수 있고, 도전성 범프들(280)은 RF 수동 구성요소(920-1)를 RDL 라미네이트 구조물에 물리적으로 그리고 전기적으로 부착시키기 위해 RDL 라미네이트 구조물(910) 상의 대응하는 도전성 패드들 상에 탑재될 수 있다.
RF 수동 구성요소(920-1)는 입력 정합 네트워크들의 적어도 일부분을 구현하는데 이용될 수 있는 하나 이상의 커패시터 및/또는 하나 이상의 인덕터를 포함할 수 있다. 도 11a에 도시된 실시예에서, RF 수동 구성요소(920-1)는 도 11a에 개략적으로 도시된 한 쌍의 커패시터들(922-1, 922-2) 및 한 쌍의 인덕터들(924-1, 924-2)을 포함한다. 인덕터들(924)은, 예를 들어, 원하는 양의 인덕턴스를 발생시키도록 좁아지거나, 길쭉해지거나, 나선형 등일 수 있는 도전성 트레이스들로서 구현될 수 있다. 각각의 이러한 도전성 트레이스에 의해 발생되는 인덕턴스의 양은 4 밀만큼 큰 와이어 길이들의 변화를 가질 수 있는 전술한 와이어 본딩 프로세스들에 의해 발생되는 인덕턴스와 달리 주의 깊게 제어될 수 있다.
도 11a에 도시된 바와 같이, RDL 라미네이트 구조물(910) 상의 게이트 리드(940)는 도전성 비아에 의해 RDL 라미네이트 구조물(910)의 상부측 상의 도전성 패드(912)에 접속된다. 제1 콘택트(280)는 도전성 패드(912)를 RF 수동 구성요소(920-1)의 제1 단자(926-1)에 전기적으로 접속시킨다. 제1 단자(926-1)는 제1 커패시터(922-1)의 제1 전극에 전기적으로 접속된다. 제1 커패시터(922-1)의 제2 전극은 RF 수동 구성요소(920-1)의 제2 단자(926-2)에 접속될 수 있고, 제2 단자는 차례로 제2 콘택트(280)에 의해 RDL 라미네이트 구조물(910) 상의 대응하는 패드에 접속된다. 제2 콘택트(280)는 전기적 접지에 접속될 수 있는, RDL 라미네이트 구조물(910) 상의 소스 접속부에 전기적으로 접속될 수 있다. 제1 커패시터(922-1)의 제1 전극은 제1 유도성 트레이스 세그먼트(924-1)에 의해 제2 커패시터(922-2)의 제1 전극에 접속된다. 제2 커패시터(922-2)의 제2 전극은 RF 수동 구성요소(920-1)의 제3 단자(926-3)에 접속될 수 있고, 제3 단자는 차례로 제3 콘택트(280)에 의해 RDL 라미네이트 구조물(910) 상의 대응하는 패드에 접속된다. 제3 콘택트(280)는 RDL 라미네이트 구조물(910) 상의 소스 접속부에 전기적으로 접속될 수 있다. 제2 커패시터(922-2)의 제1 전극은 제2 유도성 트레이스 세그먼트(924-2)에 의해 RF 수동 구성요소(920-1)의 제4 단자(926-4)에 접속되고, 제4 단자는 차례로 제4 콘택트(280)에 의해 RDL 라미네이트 구조물(910) 상의 대응하는 패드에 접속된다. RF 트랜지스터 증폭기 다이(210) 상의 게이트 단자(222)는 제5 콘택트(280)를 통해 RDL 라미네이트 구조물(910) 상의 동일한 패드(912)에 접속되어, RDL 라미네이트 구조물(910) 상의 게이트 리드(940)에서 입력되는 RF 신호들이 RF 수동 구성요소(920-1)를 통해 RF 트랜지스터 증폭기 다이(210)의 게이트에 전달될 수 있게 한다. RF 트랜지스터 증폭기 다이(210)의 드레인 단자(224)는 콘택트(280) 및 RDL 라미네이트 구조물(910) 내의 도전성 비아에 의해 RDL 라미네이트 구조물(910) 상의 드레인 리드(942)에 접속된다.
도 11b는 본 발명의 추가의 실시예들에 따른 RF 트랜지스터 증폭기(900')의 개략적인 단면도이다. RF 트랜지스터 증폭기(900')는 도 11a의 RF 트랜지스터 증폭기(900)와 유사하지만, 출력 정합 네트워크를 추가로 포함한다. RF 트랜지스터 증폭기(900')의 나머지가 RF 트랜지스터 증폭기(900)와 동일하기 때문에 RF 트랜지스터 증폭기(900')의 설명은 출력 정합 네트워크에 초점을 맞출 것이다.
도 11b에 도시된 바와 같이, RF 트랜지스터 증폭기(900')는 RF 트랜지스터 증폭기 다이(210)의 드레인 단자(224)와 RDL 라미네이트 구조물(910) 상의 드레인 리드(942) 사이에 전기적으로 개재되는 제2 RF 수동 구성요소(920-2)를 포함한다. RF 수동 구성요소(920-2)는 또한, 예를 들어, RDL 라미네이트 구조물(910)에 부착된 플립-칩인 IPD일 수 있다. RF 수동 구성요소(920-2)는 그 "상부"측 상에 복수의 단자를 가질 수 있고, 복수의 콘택트(280)가 단자들에 미리 부착될 수 있다. 도시된 실시예에서, RF 수동 구성요소(920-2)는 임피던스 정합을 위한 커패시터(922-3) 및 인덕터(924-3)를 포함하는 션트 L-C 네트워크를 포함하고, 직렬 전송 라인은 RF 트랜지스터 증폭기 다이(210)의 드레인 단자(224)를 RDL 라미네이트 구조물(910)의 드레인 리드(942)에 접속시킨다. 직렬 전송 라인의 임피던스는, 예를 들어, RF 트랜지스터 증폭기(900')의 출력에서의 임피던스 정합을 추가로 향상시키기 위해 도전성 트레이스의 폭(또는 두께)을 조정함으로써 조정될 수 있다.
도 11c는 도 11b의 RF 트랜지스터 증폭기(900')의 개략적인 회로도이다. 도 11b에서, RF 트랜지스터 증폭기 다이(210), RF 수동 구성요소들(920-1, 920-2) 및 RDL 라미네이트 구조물(910)에 포함된 회로 요소들이 도시된다.
도 11d는 도 11b 및 도 11c의 RF 트랜지스터 증폭기(900')와 유사한 RF 트랜지스터 증폭기(900")의 개략적인 상면도이다. 도 11d에 도시된 바와 같이, RF 트랜지스터 증폭기(900")는 RDL 라미네이트 구조물(910), RF 트랜지스터 증폭기(900')의 RF 트랜지스터 증폭기 다이(210) 및 RF 수동 구성요소들(920-1, 920-2)을 포함한다. 이들 구성요소들 및 이들 사이의 전기적 접속들이 이미 전술되었으므로, 그 추가적인 설명은 생략될 것이다. RF 트랜지스터 증폭기(900")는 고밀도(즉, 높은 커패시턴스) 커패시터 칩들의 형태의 2개의 추가적인 RF 수동 구성요소(920-3, 920-4)를 추가로 포함한다. RF 수동 구성요소(920-3)는 RF 수동 구성요소(920-1) 내의 커패시터들(922)에 유도성으로 접속되고, RF 수동 구성요소(920-4)는 RF 수동 구성요소(920-2) 내의 커패시터들(922)에 유도성으로 접속된다. RF 수동 구성요소들(920-3, 920-4)에서의 커패시턴스들은 RF 트랜지스터 증폭기(900')에 비해 RF 트랜지스터 증폭기(900")의 비디오 대역폭 성능을 개선시킬 수 있다. RF 신호 경로를 고밀도 커패시터 칩들(920-3, 920-4)에서의 저항성 손실들로부터 격리시키기 위해 RF 수동 구성요소들(920-1 및 920-3) 사이의 접속에서 그리고 RF 수동 구성요소들(920-2 및 920-4) 사이의 접속에서 최소량의 인덕턴스가 요구될 수 있다. 일부 실시예들에서, 필요한 인덕턴스들이 RF 수동 디바이스들(920-1, 920-2)에서 구현될 수 있다.
도 11d는 또한 RDL 라미네이트 구조물(910)에 구현되는 게이트 리드(940), 드레인 리드(942) 및 소스 리드(944)를 예시한다. 게이트 및 드레인 리드들(940, 942)은, 그 사이에 소스 리드(944)가 있고, RDL 라미네이트 구조물(910)의 대향측들 상에 구현될 수 있다. 소스 리드(944)는, 소스 리드(944)를 전기적 접지에 전기적으로 접속시키고 상호접속 구조물을 통한 열 소산 경로를 제공하기 위해, 도전성 비아들의 조밀한 어레이로서 그리고/또는 RF 트랜지스터 증폭기(900")를 포함하는 말단 디바이스의 인쇄 회로 보드와 같은 상호접속 구조물 상의 대응하는 도전성 패드/슬러그 상에 놓일 수 있는 큰 도전성 패드로서 구현될 수 있다. 게이트 및 드레인 리드들(940, 942)은 유사하게 상호접속 구조물 상의 대응하는 패드들에 전기적으로 접속될 수 있다.
도 12a 및 도 12b는 본 발명의 추가의 실시예들에 따른 RF 트랜지스터 증폭기(1000)를 나타낸다. RF 트랜지스터 증폭기(1000)는 RF 트랜지스터 증폭기(900")와 유사하지만, 상이한 출력 정합 회로를 갖는다. 특히, 도 12a에 도시된 바와 같이, 드레인 리드(942)는 RF 트랜지스터 증폭기 다이(210) 상의 드레인 단자(224)에 직접 접속되고, 션트 L-C 회로(922-3, 924-3)는 마찬가지로 드레인 단자(224)에 결합된다. 도 12b는 도 12a의 RF 트랜지스터 증폭기의 등가 회로도이다.
도 13은 본 발명의 더 추가의 실시예들에 따른 RF 트랜지스터 증폭기(1300)의 개략적인 단면도이다. 도 13의 RF 트랜지스터 증폭기(1300)는 도 11a의 RF 트랜지스터 증폭기(900)와 유사하며, 주된 차이점은 RF 트랜지스터 증폭기(1300)가 RDL 라미네이트 구조물(1110) 상에 탑재된 2개의 RF 트랜지스터 증폭기 다이(210-1, 210-2)를 포함하는 다중 스테이지 증폭기이고, RF 트랜지스터 증폭기(1300)가 또한 RF 수동 구성요소(1120-2)에 구현되는 스테이지간 임피던스 정합 회로를 포함한다는 것이다. 입력 임피던스 정합 RF 수동 구성요소(1120-1)는 또한 도 11a에서의 대응하는 RF 수동 구성요소(920-1)와 약간 상이한 설계를 갖는다.
일부 실시예들에서, 2개의 RF 트랜지스터 증폭기 다이(210-1, 210-2) 각각이 동일할 수 있지만, 반드시 그럴 필요는 없다는 것이 이해될 것이다. 예를 들어, 다른 실시예들에서, RF 트랜지스터 증폭기 다이들(210-1, 210-2) 중 하나가 다른 것보다 작을 수 있거나 상이한 구성을 가질 수 있다. 또한, 2개의 RF 트랜지스터 증폭기 다이(210-1, 210-2) 중 하나는 III족 질화물계 RF 트랜지스터 증폭기를 포함할 수 있는 반면, 다른 하나는 예를 들어 실리콘 LDMOS RF 트랜지스터 증폭기와 같이 상이한 기술로 구현될 수 있다는 점이 이해될 것이다. 더욱이, 도 13에 도시된 RF 트랜지스터 증폭기 다이들(210-1, 210-2)은 각각 도전성 게이트 비아들 및 도전성 드레인 비아들 둘 다를 갖지만, 추가적인 실시예들에서 그 중 하나 또는 둘 다는 도전성 게이트 비아들만을 가질 수 있거나 도전성 드레인 비아들만을 가질 수 있거나, 도전성 게이트 비아들 또는 도전성 드레인 비아들을 갖지 않을 수 있다는 점이 이해될 것이다.
RDL 라미네이트 구조물들 상에 탑재되는 RF 트랜지스터 증폭기 다이들을 포함하는 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기들은 오버몰드 패키징에 특히 적합할 수 있다. 도 14는 이러한 오버몰드 패키징을 포함하는 본 발명의 실시예들에 따른 패키징된 RF 트랜지스터 증폭기(1200)의 개략적인 단면도이다. 도 14에 도시된 바와 같이, 플라스틱 오버몰드(1210)는 도 8a의 RF 증폭기 다이(700)의 최상부 표면 상에 형성될 수 있다. 플라스틱 오버몰드(1210)는 복수의 RF 증폭기 다이(700)가 큰 RDL 라미네이트 구조물(도시되지 않음) 상에 탑재되는 웨이퍼 레벨 패키징 프로세스의 일부로서 형성될 수 있다. 플라스틱 오버몰드가 큰 RDL 라미네이트 구조물 및 개별 RF 트랜지스터 증폭기 다이(700) 상에 형성된 후, RF 트랜지스터 증폭기 다이(700)가 탑재된 큰 RDL 라미네이트 구조물이 다이싱되어 도 14에 도시된 복수의 패키징된 RF 트랜지스터 증폭기(1200)를 제공할 수 있다. 다른 실시예들에서, 플라스틱 오버몰드(1210)는 도 8a에 도시된 RF 트랜지스터 증폭기 구조물에 직접 적용될 수 있다. 그 경우, 플라스틱 오버몰드는 또한 RDL 라미네이트 구조물(710)의 측벽들을 덮도록 형성될 수 있다. 이 기술은, 예를 들어, 팬-아웃 구성들이 이용될 때 적용될 수 있는데, 왜냐하면 웨이퍼가 다이싱된 후에 RF 트랜지스터 증폭기 다이가 상호접속 구조물에 적용될 수 있고, RF 트랜지스터 증폭기 다이가 상호접속 구조물 상에 탑재된 후에 플라스틱 오버몰드가 적용될 수 있기 때문이다. 본 명세서에 개시되는 RDL 라미네이트 구조물 상에 탑재되는 RF 트랜지스터 증폭기 다이들을 포함하는 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기들 중 임의의 것이 위에 설명된 플라스틱 오버몰드 패키징 구성들 중 어느 하나로 패키징될 수 있다는 점이 이해될 것이다. 본 명세서에서 "오버몰드"라는 용어는, 예를 들어, 도 14에 도시된 바와 같이, 웨이퍼가 개별 다이로 다이싱되기 전에 웨이퍼의 최상부 상에 퇴적되는 보호 플라스틱 코팅들 등을 포함하도록 광범위하게 사용된다는 점에 유의한다.
위에서 논의된 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기들 중 임의의 것이 고객들에게 쉽게 출하될 수 있는 패키징된 RF 트랜지스터 증폭기들을 제공하기 위해, 각각 도 4c 및 도 4d에 도시된 개방 공동 및 오버몰드 패키지들과 같은 패키지들에 탑재될 수 있다는 점이 이해될 것이다. 따라서, 도 4c 및 도 4d에 도시된 RF 트랜지스터 다이(210) 및 상호접속 구조물들(270)은 패키징된 RF 트랜지스터 증폭기들의 많은 추가의 실시예들을 제공하기 위해 본 명세서에서 논의되는 본 발명의 실시예들 중 임의의 것에 따른 RF 트랜지스터 다이 및 상호접속 구조물들로 대체될 수 있다.
또한, 보호 플라스틱 패키징은 본 명세서에 개시되는 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기들 중 임의의 것에 적용될 수 있다는 것을 알 것이다. 도 15a 내지 도 15c는 보호 플라스틱 패키징을 포함하는 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기들의 추가적인 예들을 도시한다. 도 15a에 도시된 바와 같이, 도 4a의 웨이퍼(201)(도 15a에서는 그 일부만이 보임)는 그 위에 형성된 복수의 RF 트랜지스터 다이(210)를 갖는다. 웨이퍼(201)는 복합 RDL 라미네이트 기판(1310) 상에 탑재된다. 복합 RDL 라미네이트 기판(1310)은 각각의 RF 트랜지스터 증폭기 다이(210) 아래에 위치되는 복수의 개별 RDL 라미네이트 기판(1312)을 포함한다. 각각의 개별 RDL 라미네이트 기판(1312)은 복합 RDL 라미네이트 기판(1310)의 유전체 내에 제공되는 금속 게이트 슬러그(1342), 금속 드레인 슬러그(1344) 및 금속 소스 슬러그(1346)를 포함한다. 웨이퍼(201)는 임의의 적절한 수단에 의해, 예컨대 콘택트들(예를 들어, 도전성 납땜들 또는 다이 부착 재료)을 이용하여 복합 RDL 라미네이트 기판(1310) 상에 탑재될 수 있다.
각각의 개별 RDL 라미네이트 기판(1312) 내의 금속 게이트 슬러그(1342)는 그 연관된 RF 트랜지스터 증폭기 다이(210)의 도전성 게이트 비아(262)에 전기적으로 접속되고, 각각의 개별 RDL 라미네이트 기판(1312) 내의 금속 드레인 슬러그(1344)는 그 연관된 RF 트랜지스터 증폭기 다이(210)의 도전성 드레인 비아(264)에 전기적으로 접속되고, 각각의 개별 RDL 라미네이트 기판(1312) 내의 금속 소스 슬러그(1346)는 그 연관된 RF 트랜지스터 증폭기 다이(210)의 도전성 소스 비아들(266)에 전기적으로 접속된다. 보호 플라스틱 코팅(1301)은 (웨이퍼(201)가 복합 RDL 기판(1310) 상에 탑재되기 전 또는 후에) 웨이퍼(201)의 최상부 표면에 적용될 수 있다. 그 다음, 그 위에 보호 플라스틱 코팅(1301)을 갖는 웨이퍼(201)는 도 15a에 도시된 수직 파선 스크라이브 라인들을 따라 다이싱되어, 개별 RDL 라미네이트 기판(1312) 상에 탑재된 RF 트랜지스터 다이(210)를 각각 포함하는 개별 RF 트랜지스터 증폭기들(1300)을 형성할 수 있다. 하나의 이러한 개별 RF 트랜지스터 증폭기(1300)가 도 15b에 개략적으로 도시된다. 도 15a 및 도 15b의 예는 개별 RF 트랜지스터 증폭기들(1300)을 형성하기 위해 웨이퍼 레벨 처리가 이용될 수 있는 하나의 예시적인 방식을 예시한다.
도 15a 및 도 15b를 참조하여 위에서 설명된 웨이퍼 레벨 처리 기술은 각각의 개별 RDL 라미네이트 기판(1312)이 그 연관된 RF 트랜지스터 증폭기 다이(210)와 대략 동일한 "풋프린트"(즉, 위에서 볼 때의 영역)를 가질 것이기 때문에, 팬-인 설계를 가지는 개별 RDL 라미네이트 기판들(1312)과 함께 이용하기에 특히 적합할 수 있다.
개별 RDL 라미네이트 기판들(1312)이 팬-아웃 토폴로지를 가지고, 따라서 개별 RDL 라미네이트 기판들(1312)보다 더 큰 풋프린트를 가질 때, 전술된 복합 RDL 라미네이트 구조물(1310)을 웨이퍼(201)에 부착하고 이후 둘 모두를 함께 다이싱하는 것이 항상 실용적인 것은 아닐 수 있는데, 왜냐하면 이것이 RF 트랜지스터 증폭기 다이(210)가 각각의 개별 RDL 라미네이트 구조물(1312) 위에 위치되도록 개별 RF 트랜지스터 다이(210)를 웨이퍼(201) 상에서 더 멀리 이격시키는 것을 요구하기 때문이다. 따라서, 이러한 팬-아웃 RDL 라미네이트 기판들(1312)에 대해, 플라스틱 코팅(1301)은 웨이퍼 레벨 처리 단계로서 적용될 수 있고, 웨이퍼(201)는 이후 (각각이 그 최상부 표면 상에 플라스틱 코팅을 가지는) 개별 RF 증폭기 다이들(210)로 다이싱될 수 있다. 그 후, 개별 RF 트랜지스터 증폭기 다이들(210)은 복합 RDL 라미네이트 기판(1310)상에 탑재될 수 있고, 이는 이후 다이싱될 수 있다. 대안적으로, 각각의 RF 트랜지스터 증폭기 다이(210)는 각각의 개별 RDL 라미네이트 기판(1312) 상에 탑재될 수 있다.
다음으로 도 15c를 참조하면, 또 다른 실시예들에서, 보호 플라스틱 패키징은 도 4a의 웨이퍼(201)가 개별 RF 트랜지스터 증폭기 다이(210)로 다이싱된 후에 적용될 수 있다. 보호 플라스틱 패키징이 다이싱 후에 적용될 때, 이는 각각의 RF 증폭기 다이(210)의 최상부 표면 및 측벽들을 덮는 플라스틱 오버몰드(1402)로서 적용될 수 있다. 도 15c의 실시예에서, 플라스틱 오버몰드(1402)가 위에 있는 RF 증폭기 다이(210)는, 예를 들어, 다이 부착 재료와 같은 임의의 적절한 콘택트들을 이용하여 개별 RDL 라미네이트 기판(1410) 상에 탑재되어 RF 트랜지스터 증폭기(1400)를 제공한다.
또 다른 예로서, 보호 플라스틱 코팅들이 맞춤형 인터포저들 상에 탑재되는 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기 다이에 적용될 수 있다. 도 16a는 RF 트랜지스터 다이(210)가 웨이퍼 레벨 처리 단계의 일부로서 보호 플라스틱 코팅(1501)으로 코팅되는 하나의 이러한 예시적인 실시예를 도시한다. 이어서, 코팅된 RF 트랜지스터 증폭기 다이(210)는 도 16a에 도시된 바와 같이 맞춤형 인터포저(1510) 상에 탑재되어 RF 트랜지스터 증폭기(1500)를 제공한다. RF 트랜지스터 증폭기(1500)에 포함되는 인터포저(1510)는 큰 금속 슬러그들로서 구현되는 도전성 게이트, 드레인 및 소스 접속부들(1542, 1544, 1546)을 포함한다. 다른 실시예들에서, 보호 플라스틱 오버몰드(1502)는 도 4a의 웨이퍼(201)가 개별 RF 트랜지스터 증폭기 다이(210)로 다이싱된 후에 적용될 수 있다. 도 16b에 도시된 바와 같이, 보호 플라스틱 오버몰드(1502)가 다이싱 후에 적용될 때, 이는 RF 트랜지스터 증폭기 다이(210)의 상부 표면 및 측벽들 둘 다를 덮어서 RF 트랜지스터 증폭기(1500')를 제공할 수 있다. 도 16a 및 도 16b의 실시예들에서, 인터포저들(1510, 1510')은 팬-인 또는 팬-아웃 토폴로지들을 가질 수 있다는 점이 이해될 것이다. 이를 예시하기 위해, 인터포저(1510)는 팬-인 토폴로지를 갖는 것으로 도시되는 반면, 인터포저(1510')는 팬-아웃 토폴로지를 갖는 것으로 도시된다.
대안적으로, RF 트랜지스터 증폭기 다이는 고객 인쇄 회로 보드와 같은 상호접속 구조물 상에 고객에 의해 탑재될 수 있는 독립형 부분들로서 제공될 수 있다. 독립형 RF 트랜지스터 증폭기 다이는 보호 플라스틱 패키지를 포함할 수 있다. 일부 실시예들에서, 보호 플라스틱 패키지는 웨이퍼 레벨 패키징의 일부로서 적용될 수 있다. 도 4a 및 도 4b의 RF 트랜지스터 다이(210)를 예로서 이용하면, 보호 플라스틱 코팅(211)이 웨이퍼 레벨 패키징 단계의 일부로서 도 4a의 웨이퍼(201)의 최상부 표면에 적용될 수 있다. 그 위에 보호 플라스틱 코팅(211)을 갖는 웨이퍼(201)는 개별 RF 트랜지스터 다이(210)를 싱귤레이팅하기 위해 다이싱될 수 있다. 도 17a에 도시된 바와 같이, 이것은 그 상부 표면 상에 보호 플라스틱 코팅(211)을 각각 갖는 RF 트랜지스터 증폭기 다이(210A)를 제공할 것이다. 고객은 이어서 RF 트랜지스터 증폭기 다이(210A)를, 예를 들어, 고객 인쇄 회로 보드 또는 다른 상호접속 구조물 상에 탑재할 수 있다.
다른 상황들에서, 보호 플라스틱 패키징을 다이 레벨 프로세스로서 적용하는 것이 유리할 수 있다. 다시 한번, 도 4a의 웨이퍼(201)를 예로서 이용하면, 웨이퍼(201)는 전술된 바와 같이 그리고 도 4b에 도시된 바와 같이 개별 RF 트랜지스터 증폭기 다이(210)로 싱귤레이팅될 수 있다. 이후, 보호 플라스틱 오버몰드(213)가 개별 RF 트랜지스터 증폭기 다이(210)에 적용될 수 있다. 보호 플라스틱 오버몰드(213)가 싱귤레이션 후에 적용될 때, 보호 플라스틱 오버몰드(213)는 RF 트랜지스터 증폭기 다이(210)의 상부 표면 및 측면 표면 둘 다를 덮어서 RF 트랜지스터 증폭기 다이(210B)를 제공할 수 있다. 이것이 도 17b에 개략적으로 도시되어 있다. 고객은 이어서 RF 트랜지스터 증폭기 다이(210B)를, 예를 들어, 고객 인쇄 회로 보드 또는 다른 상호접속 구조물 상에 탑재할 수 있다.
실시예에 따라, 패키징된 RF 트랜지스터 증폭기는 RF 트랜지스터 증폭기 다이로서 모놀리식 마이크로파 집적 회로(MMIC)를 포함할 수 있으며, RF 트랜지스터 증폭기 다이는 단일 집적 다이에 복수의 개별 디바이스들을 포함한다. 추가적으로 또는 대안적으로, 패키지는, 도허티 증폭기 구성에서와 같이, 복수의 RF 트랜지스터 증폭기 다이 및 복수의 경로를 갖는 RF 트랜지스터 증폭기를 형성하기 위해 복수의 경로에(예를 들어, 병렬로) 배치되는 다중 스테이지 RF 트랜지스터 증폭기 및/또는 복수의 RF 트랜지스터 증폭기 다이를 형성하도록 직렬로 접속되는 경로에 복수의 RF 트랜지스터 증폭기 다이를 포함할 수 있다. 이러한 복수의 RF 트랜지스터 증폭기 다이 실시예들 중 임의의 실시예에서, RF 트랜지스터 증폭기 다이 모두를 포함하는 하나 이상이 전술한 실시예들 중 임의의 실시예에 따른 RF 트랜지스터 증폭기 다이일 수 있다.
전술한 예시적인 실시예들은 단일 스테이지 증폭기를 갖는 단일 RF 증폭기 다이를 포함하지만, 본 발명의 실시예들은 이에 제한되지 않는다는 것을 알 것이다. 다른 실시예들에서, 증폭기들은 복수의 스테이지들을 포함할 수 있고, 도허티 구성 등을 가질 수 있다.
본 발명의 실시예들에 따른 RF 트랜지스터 증폭기들은 종래의 RF 트랜지스터 증폭기들에 비해 다수의 이점들을 가질 수 있다. RF 트랜지스터 증폭기 다이에서의 도전성 게이트 및 드레인 비아들의 제공은 본드 와이어들에 대한 필요성을 감소시키거나 제거할 수 있다. 본드 와이어 접속들의 제거는 비용을 감소시키고 제조를 단순화할 수 있고, 임피던스 정합 네트워크들에서의 인덕턴스의 양이 엄격하게 제어될 수 있고, 정합 네트워크들에서의 너무 많은 인덕턴스의 문제가 회피될 수 있기 때문에 디바이스의 RF 성능을 개선할 수 있다. 또한, 본드 와이어들의 제거는 디바이스의 크기를 감소시킬 수 있다. 또한, 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기들로 증가된 웨이퍼 레벨 패키징이 가능해지며, 이는 추가로 제조를 단순화하고/하거나 생산 비용을 감소시킬 수 있다.
본 개시내용의 실시예들은, 예를 들어, 5G 및 기지국 및/또는 핸드셋 응용들에 대한 RF 전력 제품들뿐만 아니라 레이더 응용들에서 이용될 수 있다.
본 발명의 개념들의 실시예들은 본 발명의 실시예들이 도시되어 있는 첨부 도면들을 참조하여 위에서 설명되었다. 그러나, 본 발명의 개념들은 다수의 상이한 형태들로 구현될 수 있고, 본 명세서에서 제시되는 실시예들로 제한되는 것으로 해석되지 않아야 한다. 오히려, 이러한 실시예들은 본 개시내용이 철저하고 완전하게 되고, 본 발명의 개념들의 범위를 관련 기술분야의 통상의 기술자에게 완전히 전달하게 되도록 제공된다. 유사한 번호들은 전체에 걸쳐 유사한 요소들을 지칭한다.
제1, 제2 등과 같은 용어들이 다양한 요소들을 설명하기 위해 본 명세서에서 사용될 수 있지만, 이러한 요소들이 이러한 용어들에 의해 제한되지 않아야 한다는 것을 이해할 것이다. 이러한 용어들은 단지 하나의 요소를 다른 요소와 구별하기 위해서만 사용된다. 예컨대, 본 발명의 범위로부터 벗어나지 않으면서, 제1 요소는 제2 요소로 지칭될 수 있고, 유사하게, 제2 요소는 제1 요소로 지칭될 수 있다. 본 명세서에서 사용되는 바와 같이, "및/또는"이라는 용어는 연관된 열거된 아이템들 중 하나 이상의 아이템의 임의의 및 모든 조합을 포함한다.
본 명세서에서 사용되는 용어는 특정 실시예들을 설명하는 목적을 위한 것일 뿐이고, 본 발명의 제한으로 의도되지 않는다. 본 명세서에서 사용되는 바와 같이, "포함한다", "포함하는", "구비한다", 및/또는 "구비하는"이라는 용어들은 명시된 피처들, 정수들, 단계들, 동작들, 요소들 및/또는 구성요소들의 존재를 지정하지만, 하나 이상의 다른 피처, 정수, 단계, 동작, 요소, 구성요소, 및/또는 이들의 그룹의 존재 또는 추가를 배제하는 것은 아니다.
층, 영역, 또는 기판과 같은 요소가 다른 요소 "상에" 있거나 또는 다른 요소 "상으로" 연장되는 것으로 언급될 때, 이는 다른 요소 바로 위에 있을 수 있거나 또는 다른 요소 바로 위로 연장될 수 있거나 또는 개재 요소들이 또한 존재할 수 있다는 것을 이해할 것이다. 대조적으로, 요소가 다른 요소 "바로 위에" 있거나 또는 다른 요소 "바로 위로" 연장되는 것으로 언급될 때, 개재 요소들이 존재하지 않는다. 요소가 다른 요소에 "접속" 또는 "결합"되어 있는 것으로 언급될 때, 이는 다른 요소에 직접적으로 접속 또는 결합될 수 있거나 또는 개재 요소들이 존재할 수 있다는 것을 또한 이해할 것이다. 대조적으로, 요소가 다른 요소에 "직접적으로 접속" 또는 "직접적으로 결합"되어 있는 것으로 언급될 때, 개재 요소들이 존재하지 않는다.
"아래" 또는 "위" 또는 "상부" 또는 "하부" 또는 "수평" 또는 "측방향" 또는 "수직"과 같은 상대적인 용어들은 도면들에 예시된 바와 같이 하나의 요소, 층, 또는 영역과 다른 요소, 층, 또는 영역의 관계를 설명하기 위해 본 명세서에서 사용될 수 있다. 이러한 용어들은 도면들에 도시된 배향 이외의 디바이스의 상이한 배향들을 포함하는 것으로 의도된다는 것을 이해할 것이다.
도면들 및 명세서에서, 본 발명의 전형적인 실시예들이 개시되었고, 특정 용어들이 사용되지만, 이들은 제한의 목적들이 아니라 일반적이고 설명적인 의미로만 사용되고, 본 발명의 범위는 다음의 청구항들에 제시되어 있다.

Claims (74)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 라디오 주파수("RF") 트랜지스터 증폭기로서,
    III족 질화물계 RF 트랜지스터 증폭기 다이를 포함하며, 상기 III족 질화물계 RF 트랜지스터 증폭기 다이는, 반도체 층 구조물, 상기 III족 질화물계 RF 트랜지스터 증폭기 다이의 소스 영역에 접속되는 도전성 소스 비아 - 상기 도전성 소스 비아는 상기 반도체 층 구조물을 통해 연장됨 -, 및 상기 반도체 층 구조물을 통해 연장되는 추가적인 도전성 비아를 포함하고,
    상기 추가적인 도전성 비아의 제1 단부는 제1 외부 회로에 접속되고, 상기 제1 단부에 대향하는 상기 추가적인 도전성 비아의 제2 단부는 제1 정합 회로를 통해 접지에 접속되는, RF 트랜지스터 증폭기.
  37. 제36항에 있어서,
    상기 추가적인 도전성 비아는 상기 III족 질화물계 RF 트랜지스터 증폭기 다이의 게이트 전극에 접속되는 도전성 게이트 비아이고, 상기 제1 정합 회로는 제1 입력 정합 회로인, RF 트랜지스터 증폭기.
  38. 라디오 주파수("RF") 트랜지스터 증폭기로서,
    III족 질화물계 RF 트랜지스터 증폭기 다이를 포함하며, 상기 III족 질화물계 RF 트랜지스터 증폭기 다이는, 반도체 층 구조물, 상기 III족 질화물계 RF 트랜지스터 증폭기 다이의 소스 영역에 접속되는 도전성 소스 비아 - 상기 도전성 소스 비아는 상기 반도체 층 구조물을 통해 연장됨 -, 및 상기 반도체 층 구조물을 통해 연장되는 추가적인 도전성 비아를 포함하고,
    상기 추가적인 도전성 비아의 제1 단부는 제1 외부 회로에 접속되고, 상기 제1 단부에 대향하는 상기 추가적인 도전성 비아의 제2 단부는 제1 정합 회로를 통해 접지에 접속되고,
    상기 추가적인 도전성 비아는 상기 III족 질화물계 RF 트랜지스터 증폭기 다이의 게이트 전극에 접속되는 도전성 게이트 비아이고, 상기 제1 정합 회로는 제1 입력 정합 회로이고,
    상기 III족 질화물계 RF 트랜지스터 증폭기 다이는 상기 III족 질화물계 RF 트랜지스터 증폭기 다이의 드레인 핑거에 접속되는 도전성 드레인 비아를 더 포함하고, 상기 도전성 드레인 비아의 제1 단부는 제2 외부 회로에 접속되고, 상기 도전성 드레인 비아의 상기 제1 단부에 대향하는 상기 도전성 드레인 비아의 제2 단부는 제1 출력 정합 회로에 접속되는, RF 트랜지스터 증폭기.
  39. 삭제
  40. 제37항 또는 제38항에 있어서,
    상호접속 구조물을 더 포함하고, 상기 III족 질화물계 RF 트랜지스터 증폭기 다이는 상기 상호접속 구조물의 상부 표면 상에 탑재되는, RF 트랜지스터 증폭기.
  41. 삭제
  42. 삭제
  43. 라디오 주파수("RF") 트랜지스터 증폭기로서,
    III족 질화물계 RF 트랜지스터 증폭기 다이를 포함하며, 상기 III족 질화물계 RF 트랜지스터 증폭기 다이는, 반도체 층 구조물, 상기 III족 질화물계 RF 트랜지스터 증폭기 다이의 소스 영역에 접속되는 도전성 소스 비아 - 상기 도전성 소스 비아는 상기 반도체 층 구조물을 통해 연장됨 -, 및 상기 반도체 층 구조물을 통해 연장되는 추가적인 도전성 비아를 포함하고,
    상기 추가적인 도전성 비아의 제1 단부는 제1 외부 회로에 접속되고, 상기 제1 단부에 대향하는 상기 추가적인 도전성 비아의 제2 단부는 제1 정합 회로를 통해 접지에 접속되고,
    상기 추가적인 도전성 비아는 상기 III족 질화물계 RF 트랜지스터 증폭기 다이의 게이트 전극에 접속되는 도전성 게이트 비아이고, 상기 제1 정합 회로는 제1 입력 정합 회로이고,
    상기 제1 입력 정합 회로는 고조파 종단 회로를 포함하고, 상기 RF 트랜지스터 증폭기는 상기 도전성 게이트 비아의 제1 단부에 접속되는 기본 정합 회로를 포함하는 제2 입력 임피던스 정합 회로를 더 포함하는, RF 트랜지스터 증폭기.
  44. 제43항에 있어서,
    상기 III족 질화물계 RF 트랜지스터 증폭기 다이는 상기 III족 질화물계 RF 트랜지스터 증폭기 다이의 드레인 핑거에 접속되는 도전성 드레인 비아를 더 포함하고, 상기 도전성 드레인 비아의 제1 단부는 제2 외부 회로에 접속되고, 상기 도전성 드레인 비아의 상기 제1 단부에 대향하는 상기 도전성 드레인 비아의 제2 단부는 제1 출력 정합 회로에 접속되는, RF 트랜지스터 증폭기.
  45. 삭제
  46. 라디오 주파수("RF") 트랜지스터 증폭기로서,
    III족 질화물계 RF 트랜지스터 증폭기 다이를 포함하며, 상기 III족 질화물계 RF 트랜지스터 증폭기 다이는, 반도체 층 구조물, 상기 III족 질화물계 RF 트랜지스터 증폭기 다이의 소스 영역에 접속되는 도전성 소스 비아 - 상기 도전성 소스 비아는 상기 반도체 층 구조물을 통해 연장됨 -, 및 상기 반도체 층 구조물을 통해 연장되는 추가적인 도전성 비아를 포함하고,
    상기 추가적인 도전성 비아의 제1 단부는 제1 외부 회로에 접속되고, 상기 제1 단부에 대향하는 상기 추가적인 도전성 비아의 제2 단부는 제1 정합 회로를 통해 접지에 접속되고,
    상기 추가적인 도전성 비아는 상기 III족 질화물계 RF 트랜지스터 증폭기 다이의 게이트 전극에 접속되는 도전성 게이트 비아이고, 상기 제1 정합 회로는 제1 입력 정합 회로이고,
    상기 제1 입력 정합 회로는 고조파 종단 회로를 포함하는, RF 트랜지스터 증폭기.
  47. 제46항에 있어서,
    상기 III족 질화물계 RF 트랜지스터 증폭기 다이는 상기 III족 질화물계 RF 트랜지스터 증폭기 다이의 드레인 핑거에 접속되는 도전성 드레인 비아를 더 포함하고, 상기 도전성 드레인 비아의 제1 단부는 제2 외부 회로에 접속되고, 상기 도전성 드레인 비아의 상기 제1 단부에 대향하는 상기 도전성 드레인 비아의 제2 단부는 제1 출력 정합 회로에 접속되는, RF 트랜지스터 증폭기.
  48. 라디오 주파수("RF") 트랜지스터 증폭기로서,
    III족 질화물계 RF 트랜지스터 증폭기 다이를 포함하며, 상기 III족 질화물계 RF 트랜지스터 증폭기 다이는, 반도체 층 구조물, 상기 III족 질화물계 RF 트랜지스터 증폭기 다이의 소스 영역에 접속되는 도전성 소스 비아 - 상기 도전성 소스 비아는 상기 반도체 층 구조물을 통해 연장됨 -, 및 상기 반도체 층 구조물을 통해 연장되는 추가적인 도전성 비아를 포함하고,
    상기 추가적인 도전성 비아의 제1 단부는 제1 외부 회로에 접속되고, 상기 제1 단부에 대향하는 상기 추가적인 도전성 비아의 제2 단부는 제1 정합 회로를 통해 접지에 접속되고,
    상기 추가적인 도전성 비아는 상기 III족 질화물계 RF 트랜지스터 증폭기 다이의 게이트 전극에 접속되는 도전성 게이트 비아이고, 상기 제1 정합 회로는 제1 입력 정합 회로이고,
    상기 RF 트랜지스터 증폭기는 상호접속 구조물을 더 포함하고, 상기 III족 질화물계 RF 트랜지스터 증폭기 다이는 상기 상호접속 구조물의 상부 표면 상에 탑재되고,
    상기 III족 질화물계 RF 트랜지스터 증폭기 다이는 상기 III족 질화물계 RF 트랜지스터 증폭기 다이의 드레인 핑거에 접속되는 도전성 드레인 비아를 더 포함하고, 상기 도전성 드레인 비아의 제1 단부는 제2 외부 회로에 접속되고, 상기 도전성 드레인 비아의 상기 제1 단부에 대향하는 상기 도전성 드레인 비아의 제2 단부는 제1 출력 정합 회로에 접속되고,
    상기 제1 출력 정합 회로는 상기 도전성 드레인 비아의 제2 단부와 전기적 접지 사이에 결합되는 커패시터를 포함하는, RF 트랜지스터 증폭기.
  49. 삭제
  50. 삭제
  51. 삭제
  52. 삭제
  53. 제36항 내지 제38항 중 어느 한 항에 있어서,
    상호접속 구조물 - 상기 III족 질화물계 RF 트랜지스터 증폭기 다이는 상기 상호접속 구조물의 상부 표면 상에 탑재됨 -; 및
    상기 상호접속 구조물 상에 탑재되고 상기 상호접속 구조물을 통해 상기 추가적인 도전성 비아에 전기적으로 접속된 커패시터를 포함하는 수동 RF 구성요소
    를 더 포함하는, RF 트랜지스터 증폭기.
  54. 삭제
  55. 삭제
  56. 라디오 주파수("RF") 트랜지스터 증폭기로서,
    III족 질화물계 RF 트랜지스터 증폭기 다이를 포함하며, 상기 III족 질화물계 RF 트랜지스터 증폭기 다이는, 반도체 층 구조물, 상기 III족 질화물계 RF 트랜지스터 증폭기 다이의 소스 영역에 접속되는 도전성 소스 비아 - 상기 도전성 소스 비아는 상기 반도체 층 구조물을 통해 연장됨 -, 및 상기 반도체 층 구조물을 통해 연장되는 추가적인 도전성 비아를 포함하고,
    상기 추가적인 도전성 비아의 제1 단부는 제1 외부 회로에 접속되고, 상기 제1 단부에 대향하는 상기 추가적인 도전성 비아의 제2 단부는 제1 정합 회로를 통해 접지에 접속되고,
    상기 추가적인 도전성 비아는 상기 III족 질화물계 RF 트랜지스터 증폭기 다이의 게이트 전극에 접속되는 도전성 게이트 비아이고, 상기 제1 정합 회로는 제1 입력 정합 회로이고,
    상기 III족 질화물계 RF 트랜지스터 증폭기 다이는 상기 III족 질화물계 RF 트랜지스터 증폭기 다이의 드레인 핑거에 접속되는 도전성 드레인 비아를 더 포함하고, 상기 도전성 드레인 비아의 제1 단부는 제2 외부 회로에 접속되고, 상기 도전성 드레인 비아의 상기 제1 단부에 대향하는 상기 도전성 드레인 비아의 제2 단부는 제1 출력 정합 회로에 접속되고,
    상기 반도체 층 구조물은 성장 기판, 채널 층 및 장벽 층을 포함하고, 상기 채널 층은 상기 성장 기판과 상기 장벽 층 사이에 있고, 상기 도전성 게이트 비아 및 상기 도전성 드레인 비아는 상기 성장 기판, 상기 채널 층 및 상기 장벽 층의 3개 모두를 통해 연장되는 금속-도금된 비아들인, RF 트랜지스터 증폭기.
  57. 삭제
  58. 라디오 주파수("RF") 트랜지스터 증폭기로서,
    III족 질화물계 RF 트랜지스터 증폭기 다이를 포함하며, 상기 III족 질화물계 RF 트랜지스터 증폭기 다이는, 반도체 층 구조물, 상기 III족 질화물계 RF 트랜지스터 증폭기 다이의 소스 영역에 접속되는 도전성 소스 비아 - 상기 도전성 소스 비아는 상기 반도체 층 구조물을 통해 연장됨 -, 및 상기 반도체 층 구조물을 통해 연장되는 추가적인 도전성 비아를 포함하고,
    상기 추가적인 도전성 비아의 제1 단부는 제1 외부 회로에 접속되고, 상기 제1 단부에 대향하는 상기 추가적인 도전성 비아의 제2 단부는 제1 정합 회로를 통해 접지에 접속되고,
    상기 추가적인 도전성 비아는 상기 제1 정합 회로의 일부를 포함하는, RF 트랜지스터 증폭기.
  59. 제58항에 있어서,
    상기 추가적인 도전성 비아는 상기 III족 질화물계 RF 트랜지스터 증폭기 다이의 게이트 전극에 접속되는 도전성 게이트 비아이고, 상기 제1 정합 회로는 제1 입력 정합 회로인, RF 트랜지스터 증폭기.
  60. 제59항에 있어서,
    상기 III족 질화물계 RF 트랜지스터 증폭기 다이는 상기 III족 질화물계 RF 트랜지스터 증폭기 다이의 드레인 핑거에 접속되는 도전성 드레인 비아를 더 포함하고, 상기 도전성 드레인 비아의 제1 단부는 제2 외부 회로에 접속되고, 상기 도전성 드레인 비아의 상기 제1 단부에 대향하는 상기 도전성 드레인 비아의 제2 단부는 제1 출력 정합 회로에 접속되는, RF 트랜지스터 증폭기.
  61. 삭제
  62. 삭제
  63. 삭제
  64. 삭제
  65. 삭제
  66. 삭제
  67. 삭제
  68. 삭제
  69. 삭제
  70. 삭제
  71. 삭제
  72. 삭제
  73. 삭제
  74. 삭제
KR1020227036551A 2020-04-03 2021-03-29 소스, 게이트 및/또는 드레인 도전성 비아들을 갖는 iii족 질화물계 라디오 주파수 트랜지스터 증폭기들 Active KR102785756B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063004985P 2020-04-03 2020-04-03
US63/004,985 2020-04-03
PCT/US2021/024623 WO2021202358A1 (en) 2020-04-03 2021-03-29 Group iii nitride-based radio frequency transistor amplifiers having source, gate and/or drain conductive vias

Publications (2)

Publication Number Publication Date
KR20220158261A KR20220158261A (ko) 2022-11-30
KR102785756B1 true KR102785756B1 (ko) 2025-03-24

Family

ID=75581661

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227036551A Active KR102785756B1 (ko) 2020-04-03 2021-03-29 소스, 게이트 및/또는 드레인 도전성 비아들을 갖는 iii족 질화물계 라디오 주파수 트랜지스터 증폭기들

Country Status (7)

Country Link
US (2) US11863130B2 (ko)
EP (1) EP4128360A1 (ko)
JP (1) JP7685129B2 (ko)
KR (1) KR102785756B1 (ko)
CN (1) CN115699326A (ko)
TW (1) TWI804840B (ko)
WO (1) WO2021202358A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4128344A1 (en) 2020-04-03 2023-02-08 Wolfspeed, Inc. Rf amplifier package
JP7685129B2 (ja) * 2020-04-03 2025-05-29 マコム テクノロジー ソリューションズ ホールディングス， インコーポレイテッド ソース、ゲート及び／又はドレイン導電性ビアを有するｉｉｉ族窒化物ベースの高周波トランジスタ増幅器
EP4047648A1 (de) * 2021-02-18 2022-08-24 Siemens Aktiengesellschaft Leistungsmodul mit einem mittels sintern und löten mit einem substrat verbundenen leistungs-bauelement und entsprechendes herstellungsverfahren
US20230253299A1 (en) * 2022-02-10 2023-08-10 Advanced Semiconductor Engineering, Inc. Electronic package
US12191821B2 (en) * 2022-03-08 2025-01-07 Macom Technology Solutions Holdings, Inc. Group III nitride-based monolithic microwave integrated circuits having multi-layer metal-insulator-metal capacitors
US12400977B2 (en) * 2022-05-24 2025-08-26 Qualcomm Incorporated Integrated circuit (IC) package employing on-package tunable inductor formed in redistribution layer (RDL) for impedance tuner circuit, and related methods
US20230420430A1 (en) * 2022-06-24 2023-12-28 Wolfspeed, Inc. Modular power transistor component assemblies with flip chip interconnections
EP4297274A1 (en) * 2022-06-24 2023-12-27 Wolfspeed, Inc. Flip chip doherty amplifier devices
US20240106397A1 (en) * 2022-09-23 2024-03-28 Wolfspeed, Inc. Transistor amplifier with pcb routing and surface mounted transistor die
US20250006688A1 (en) * 2023-06-27 2025-01-02 Sumitomo Electric Device Innovations, Inc. Output matching network to reduce self and mutual inductances of output inductive components in a cavity package
FR3152915A1 (fr) * 2023-09-07 2025-03-14 Stmicroelectronics International N.V. Dispositif électronique
KR102730756B1 (ko) * 2024-04-03 2024-11-18 주식회사 웨이비스 반도체 소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010165789A (ja) * 2009-01-14 2010-07-29 Panasonic Corp 半導体集積回路およびその製造方法
US20120299178A1 (en) 2011-05-23 2012-11-29 Mitsubishi Electric Corporation Semiconductor device
US20170085228A1 (en) * 2015-09-23 2017-03-23 Freescale Semiconductor, Inc. Encapsulated semiconductor device package with heatsink opening, and methods of manufacture thereof

Family Cites Families (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969745A (en) 1974-09-18 1976-07-13 Texas Instruments Incorporated Interconnection in multi element planar structures
JPH065634B2 (ja) 1983-09-12 1994-01-19 株式会社東芝 ハイブリツドｉｃ
JPH06267996A (ja) 1993-03-10 1994-09-22 Toshiba Corp 半導体アナログ集積回路
JP3840761B2 (ja) 1997-09-25 2006-11-01 株式会社日立製作所 マルチチップモジュールおよびその製造方法
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6586833B2 (en) 2000-11-16 2003-07-01 Silicon Semiconductor Corporation Packaged power devices having vertical power mosfets therein that are flip-chip mounted to slotted gate electrode strip lines
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
JP4124981B2 (ja) 2001-06-04 2008-07-23 株式会社ルネサステクノロジ 電力用半導体装置および電源回路
US7176506B2 (en) 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
US6982204B2 (en) 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US6825559B2 (en) * 2003-01-02 2004-11-30 Cree, Inc. Group III nitride based flip-chip intergrated circuit and method for fabricating
CN1751412A (zh) 2003-02-21 2006-03-22 松下电器产业株式会社 高频电路
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
JP4121988B2 (ja) 2004-08-27 2008-07-23 三菱電機株式会社 マイクロ波モジュール
JP2010183100A (ja) 2005-01-06 2010-08-19 Mitsubishi Electric Corp 半導体増幅器
EP1739736A1 (en) 2005-06-30 2007-01-03 Interuniversitair Microelektronica Centrum ( Imec) Method of manufacturing a semiconductor device
EP1693891B1 (en) 2005-01-31 2019-07-31 IMEC vzw Method of manufacturing a semiconductor device
JP5048230B2 (ja) 2005-03-30 2012-10-17 オンセミコンダクター・トレーディング・リミテッド 半導体装置およびその製造方法
US7528062B2 (en) 2006-10-25 2009-05-05 Freescale Semiconductor, Inc. Integrated matching network and method for manufacturing integrated matching networks
US7518226B2 (en) 2007-02-06 2009-04-14 Stats Chippac Ltd. Integrated circuit packaging system with interposer
JP2009016686A (ja) 2007-07-06 2009-01-22 Toshiba Corp 高周波用トランジスタ
US7969009B2 (en) 2008-06-30 2011-06-28 Qualcomm Incorporated Through silicon via bridge interconnect
JP5407667B2 (ja) * 2008-11-05 2014-02-05 株式会社村田製作所 半導体装置
US8207547B2 (en) 2009-06-10 2012-06-26 Brudgelux, Inc. Thin-film LED with P and N contacts electrically isolated from the substrate
JP5604855B2 (ja) 2009-11-17 2014-10-15 富士通株式会社 半導体装置及びその製造方法
CN102087995A (zh) 2009-12-04 2011-06-08 中芯国际集成电路制造(上海)有限公司 集成电路电感及其制作方法
JP2011171697A (ja) 2010-01-22 2011-09-01 Toshiba Corp 高周波半導体装置
US8368121B2 (en) 2010-06-21 2013-02-05 Power Integrations, Inc. Enhancement-mode HFET circuit arrangement having high power and high threshold voltage
US20120018892A1 (en) * 2010-07-22 2012-01-26 Mehdi Frederik Soltan Semiconductor device with inductor and flip-chip
US8896034B1 (en) 2010-08-11 2014-11-25 Sarda Technologies, Inc. Radio frequency and microwave devices and methods of use
US8519916B2 (en) 2010-08-11 2013-08-27 Sarda Technologies, Inc. Low interconnect resistance integrated switches
US9059179B2 (en) 2011-12-28 2015-06-16 Broadcom Corporation Semiconductor package with a bridge interposer
JP5983117B2 (ja) 2012-07-11 2016-08-31 三菱電機株式会社 半導体装置
KR20140013618A (ko) 2012-07-25 2014-02-05 엘지전자 주식회사 질화물 반도체 소자 및 이의 제조 방법
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
EP2741324B1 (en) 2012-12-10 2018-10-31 IMEC vzw III nitride transistor with source connected heat-spreading plate and method of making the same
KR101444555B1 (ko) 2012-12-27 2014-09-24 삼성전기주식회사 대역 통과 필터
US9997443B2 (en) 2013-02-25 2018-06-12 Infineon Technologies Ag Through vias and methods of formation thereof
US9177925B2 (en) 2013-04-18 2015-11-03 Fairfchild Semiconductor Corporation Apparatus related to an improved package including a semiconductor die
JP2015019002A (ja) 2013-07-12 2015-01-29 株式会社東芝 半導体装置
US9275955B2 (en) 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
US9666559B2 (en) 2014-09-05 2017-05-30 Invensas Corporation Multichip modules and methods of fabrication
US9337774B2 (en) 2014-09-19 2016-05-10 Freescale Semiconductor, Inc. Packaged RF amplifier devices and methods of manufacture thereof
WO2016054545A1 (en) 2014-10-02 2016-04-07 University Of Florida Research Foundation, Incorporated High electron mobility transistors with improved heat dissipation
US10075132B2 (en) 2015-03-24 2018-09-11 Nxp Usa, Inc. RF amplifier with conductor-less region underlying filter circuit inductor, and methods of manufacture thereof
JP6592948B2 (ja) 2015-04-21 2019-10-23 富士通株式会社 半導体装置の製造方法
US9666523B2 (en) 2015-07-24 2017-05-30 Nxp Usa, Inc. Semiconductor wafers with through substrate vias and back metal, and methods of fabrication thereof
US10224294B2 (en) 2015-08-18 2019-03-05 Mitsubishi Electric Corporation Semiconductor device
US9685438B2 (en) 2015-08-19 2017-06-20 Raytheon Company Field effect transistor having two-dimensionally distributed field effect transistor cells
US9691695B2 (en) 2015-08-31 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Monolithic 3D integration inter-tier vias insertion scheme and associated layout structure
US9780090B2 (en) 2015-10-19 2017-10-03 Nxp Usa, Inc. Integrated circuits and devices with interleaved transistor elements, and methods of their fabrication
JP6674087B2 (ja) 2015-10-29 2020-04-01 富士通株式会社 化合物半導体装置及びその製造方法
US9786660B1 (en) 2016-03-17 2017-10-10 Cree, Inc. Transistor with bypassed gate structure field
US20220020874A1 (en) 2016-03-17 2022-01-20 Cree, Inc. Bypassed gate transistors having improved stability
US20210167199A1 (en) * 2016-06-24 2021-06-03 Cree, Inc. Group iii-nitride high-electron mobility transistors with gate connected buried p-type layers and process for making the same
WO2018004537A1 (en) 2016-06-28 2018-01-04 Intel Corporation Integration of single crystalline transistors in back end of line (beol)
WO2018020549A1 (ja) * 2016-07-25 2018-02-01 三菱電機株式会社 半導体装置
US9807882B1 (en) 2016-08-17 2017-10-31 Qualcomm Incorporated Density-optimized module-level inductor ground structure
US10535632B2 (en) 2016-09-02 2020-01-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and method of manufacturing the same
US11336279B2 (en) 2017-07-14 2022-05-17 Cambridge Enterprise Limited Power semiconductor device with a series connection of two devices
US10529802B2 (en) * 2017-09-14 2020-01-07 Gan Systems Inc. Scalable circuit-under-pad device topologies for lateral GaN power transistors
US20190097001A1 (en) 2017-09-25 2019-03-28 Raytheon Company Electrode structure for field effect transistor
US10763239B2 (en) 2017-10-27 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-chip wafer level packages and methods of forming the same
US10867954B2 (en) 2017-11-15 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect chips
US11177201B2 (en) 2017-11-15 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages including routing dies and methods of forming same
JP6969317B2 (ja) 2017-11-24 2021-11-24 富士通株式会社 半導体装置及び半導体装置の製造方法
US10608588B2 (en) 2017-12-26 2020-03-31 Nxp Usa, Inc. Amplifiers and related integrated circuits
WO2019132941A1 (en) 2017-12-28 2019-07-04 Intel Corporation Hybrid filter having an acoustic wave resonator embedded in a cavity of a package substrate
US10872862B2 (en) 2018-03-29 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure having bridge structure for connection between semiconductor dies and method of fabricating the same
EP4170712A3 (en) 2018-03-29 2023-07-12 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Electronic assembly and electronic system with impedance matched interconnect structures
US10541653B2 (en) 2018-05-18 2020-01-21 Nxp Usa, Inc. Broadband power transistor devices and amplifiers with input-side harmonic termination circuits and methods of manufacture
US10438894B1 (en) 2018-05-30 2019-10-08 Globalfoundries Inc. Chip-to-chip and chip-to-substrate interconnections in multi-chip semiconductor devices
US20200043946A1 (en) 2018-07-31 2020-02-06 Psemi Corporation Low Parasitic Capacitance RF Transistors
CN112714946A (zh) 2018-09-21 2021-04-27 索尼半导体解决方案公司 半导体器件和电子电路
DE102018130035B4 (de) 2018-09-28 2020-09-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package und verfahren
US11139290B2 (en) 2018-09-28 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage cascode HEMT device
US10629526B1 (en) 2018-10-11 2020-04-21 Nxp Usa, Inc. Transistor with non-circular via connections in two orientations
US10855244B2 (en) * 2018-10-19 2020-12-01 Cree, Inc. Transistor level input and output harmonic terminations
US20200135766A1 (en) 2018-10-30 2020-04-30 Qualcomm Incorporated Monolithic integration of gan hemt and si cmos
KR102149388B1 (ko) 2018-11-27 2020-08-28 삼성전기주식회사 스택된 전계효과트랜지스터(fet)를 갖는 반도체 디바이스
US11114988B2 (en) * 2019-05-24 2021-09-07 Cree, Inc. Doherty amplifier circuit with integrated harmonic termination
EP3783663A1 (en) 2019-08-21 2021-02-24 Infineon Technologies AG Semiconductor device and method
US20210151428A1 (en) 2019-11-18 2021-05-20 Qualcomm Incorporated Integration of heterogeneous transistors on diamond substrate by layer transfer
US11444044B2 (en) 2019-12-31 2022-09-13 Nxp Usa, Inc. Transistor die with output bondpad at the input side of the die, and power amplifiers including such dies
US11735538B2 (en) * 2020-02-17 2023-08-22 Wolfspeed, Inc. Semiconductor having a backside wafer cavity for radio frequency (RF) passive device integration and/or improved cooling and process of implementing the same
JP7685129B2 (ja) * 2020-04-03 2025-05-29 マコム テクノロジー ソリューションズ ホールディングス， インコーポレイテッド ソース、ゲート及び／又はドレイン導電性ビアを有するｉｉｉ族窒化物ベースの高周波トランジスタ増幅器
JP2023520030A (ja) * 2020-04-03 2023-05-15 ウルフスピード インコーポレイテッド ゲート及び／又はドレイン上に炭化ケイ素貫通ビアを有するトランジスタ・ダイを使用する積層ｒｆ回路トポロジ
US11417644B2 (en) 2020-06-17 2022-08-16 Macom Technology Solutions Holdings, Inc. Integration of multiple discrete GaN devices
US11387169B2 (en) 2020-08-04 2022-07-12 Nxp Usa, Inc. Transistor with I/O ports in an active area of the transistor
US11587852B2 (en) 2020-10-12 2023-02-21 Nxp Usa, Inc. Power amplifier modules with flip-chip and non-flip-chip power transistor dies
US11430874B2 (en) 2020-12-16 2022-08-30 Nxp Usa, Inc. Semiconductor device with a crossing region
US11521957B1 (en) 2021-07-08 2022-12-06 Rfhic Corporation Semiconductor device and method of manufacture
US20230075505A1 (en) * 2021-09-03 2023-03-09 Wolfspeed, Inc. Metal pillar connection topologies for heterogeneous packaging
JP2025501019A (ja) 2021-12-20 2025-01-15 モンデ ワイヤレス インコーポレイテッド Ｒｆ集積回路用半導体デバイス
US20230421117A1 (en) * 2022-06-24 2023-12-28 Wolfspeed, Inc. Packages with backside mounted die and exposed die interconnects and methods of fabricating the same
US20230421119A1 (en) * 2022-06-24 2023-12-28 Wolfspeed, Inc. Semiconductor device packages with exposed heat dissipating surfaces and methods of fabricating the same
US20240106397A1 (en) * 2022-09-23 2024-03-28 Wolfspeed, Inc. Transistor amplifier with pcb routing and surface mounted transistor die

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010165789A (ja) * 2009-01-14 2010-07-29 Panasonic Corp 半導体集積回路およびその製造方法
US20120299178A1 (en) 2011-05-23 2012-11-29 Mitsubishi Electric Corporation Semiconductor device
US20170085228A1 (en) * 2015-09-23 2017-03-23 Freescale Semiconductor, Inc. Encapsulated semiconductor device package with heatsink opening, and methods of manufacture thereof

Also Published As

Publication number Publication date
US12113490B2 (en) 2024-10-08
TWI804840B (zh) 2023-06-11
KR20220158261A (ko) 2022-11-30
EP4128360A1 (en) 2023-02-08
JP7685129B2 (ja) 2025-05-29
US11863130B2 (en) 2024-01-02
WO2021202358A1 (en) 2021-10-07
CN115699326A (zh) 2023-02-03
TW202201785A (zh) 2022-01-01
US20210313935A1 (en) 2021-10-07
US20240088838A1 (en) 2024-03-14
JP2023520028A (ja) 2023-05-15

Similar Documents

Publication Publication Date Title
KR102785756B1 (ko) 소스, 게이트 및/또는 드레인 도전성 비아들을 갖는 iii족 질화물계 라디오 주파수 트랜지스터 증폭기들
JP7699142B2 (ja) Ｒｆ増幅器デバイスおよび製造方法
US12034419B2 (en) RF amplifiers having shielded transmission line structures
US11837559B2 (en) Group III nitride-based radio frequency amplifiers having back side source, gate and/or drain terminals
US11670605B2 (en) RF amplifier devices including interconnect structures and methods of manufacturing
US11837457B2 (en) Packaging for RF transistor amplifiers
US20220321071A1 (en) Rf amplifier devices and methods of manufacturing including modularized designs with flip chip interconnections

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20221020

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20221020

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240222

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20240817

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20250123

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20250319

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20250319

End annual number: 3

Start annual number: 1

PG1601 Publication of registration