[go: up one dir, main page]

KR102782859B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102782859B1
KR102782859B1 KR1020200066614A KR20200066614A KR102782859B1 KR 102782859 B1 KR102782859 B1 KR 102782859B1 KR 1020200066614 A KR1020200066614 A KR 1020200066614A KR 20200066614 A KR20200066614 A KR 20200066614A KR 102782859 B1 KR102782859 B1 KR 102782859B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
transistor
display area
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020200066614A
Other languages
English (en)
Other versions
KR20210149958A (ko
Inventor
이주현
백경민
송도근
신현억
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200066614A priority Critical patent/KR102782859B1/ko
Priority to US17/144,210 priority patent/US11495624B2/en
Priority to CN202110339422.1A priority patent/CN113764466A/zh
Publication of KR20210149958A publication Critical patent/KR20210149958A/ko
Application granted granted Critical
Publication of KR102782859B1 publication Critical patent/KR102782859B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

일 실시예에 따른 표시 장치는 제1 표시 영역 및 제2 표시 영역을 포함하는 기판; 상기 제2 표시 영역에 중첩하는 광학 소자; 상기 기판 위에 위치하는 반도체층; 상기 반도체층을 덮도록 위치하는 제1 절연층; 상기 제1 절연층 위에 위치하는 게이트 도전체; 상기 게이트 도전체를 덮도록 위치하는 제2 절연층; 상기 제2 절연층 위에 위치하는 데이터 도전체; 상기 데이터 도전체를 덮도록 위치하는 제3 절연층; 및 상기 데이터 도전체 위에 위치하는 화소 전극을 포함하고, 상기 제1 표시 영역에 위치하는 상기 데이터 도전체는 불투명 도전체를 포함하고, 상기 제2 표시 영역에 위치하는 상기 데이터 도전체의 일부는 투명 도전체이다.

Description

표시 장치{DISPLAY DEVICE}
본 개시는 광학 소자를 포함하는 표시 장치에 관한 것이다.
표시 장치는 센서, 카메라 같은 광학 소자를 포함할 수 있다. 광학 소자는 화면과의 간섭을 피하기 위해, 표시 장치의 베젤 영역(화면을 둘러싸는 영역)에 배치될 수 있다.
표시 장치의 베젤을 줄이면, 표시 장치의 화면 대 몸체 비율(screen-to-body ratio), 즉 표시 장치를 정면에서 볼 때 화면이 차지하는 비율을 증가시킬 수 있다. 화면 대 몸체 비율은 표시 장치의 기술 수준을 반영함과 동시에, 소비자가 제품을 선택하는데 있어서 중요하게 작용한다. 하지만 표시 장치의 베젤을 줄임에 따라 광학 소자를 베젤 영역에 배치하기가 곤란하므로, 광학 소자를 화면 내 배치하는 기술 개발이 요구된다.
실시예들은 광학 소자를 포함하는 표시 장치에서 광학 소자를 화면 내에 배치하면서 표시 장치의 해상도 및 투과율을 향상시키기 위한 것이다.
일 실시예에 따른 표시 장치는 제1 표시 영역 및 제2 표시 영역을 포함하는 기판; 상기 제2 표시 영역에 중첩하는 광학 소자; 상기 기판 위에 위치하는 반도체층; 상기 반도체층을 덮도록 위치하는 제1 절연층; 상기 제1 절연층 위에 위치하는 게이트 도전체; 상기 게이트 도전체를 덮도록 위치하는 제2 절연층; 상기 제2 절연층 위에 위치하는 데이터 도전체; 상기 데이터 도전체를 덮도록 위치하는 제3 절연층; 및 상기 데이터 도전체 위에 위치하는 화소 전극을 포함하고, 상기 제1 표시 영역에 위치하는 상기 데이터 도전체는 불투명 도전체를 포함하고, 상기 제2 표시 영역에 위치하는 상기 데이터 도전체의 일부는 투명 도전체이다.
상기 제2 표시 영역에서 상기 데이터 도전체는 상기 반도체층과 연결되는 소스 연결부, 드레인 연결부, 및 배선부를 포함하고, 상기 배선부는 상기 투명 도전체일 수 있다.
상기 투명 도전체는 상부층, 중간층 및 하부층을 포함하는 삼중층으로 구성되고, 상기 상부층 및 상기 하부층은 ITO, IZO, IGZO, AZO, GZO, 및 ITZO 중 적어도 하나를 포함하고, 상기 중간층은 은(Ag), 구리(Cu), 알루미늄(Al) 중 적어도 하나를 포함할 수 있다.
상기 중간층의 두께는 300Å 이하 일 수 있다.
상기 소스 연결부 및 상기 드레인 연결부는 상부층 및 하부층은 티타늄(Ti)을 포함하고, 중간층은 알루미늄(Al)을 포함하는 삼중층으로 구성될 수 있다.
상기 화소 전극은 상기 상부층, 상기 중간층, 및 상기 하부층을 포함하는 상기 삼중층으로 구성될 수 있다.
상기 게이트 도전체는 상기 상부층, 상기 중간층, 및 상기 하부층을 포함하는 상기 삼중층으로 구성될 수 있다.
상기 제1 표시 영역에서 상기 데이터 도전체는 상부층 및 하부층은 티타늄(Ti)을 포함하고, 중간층은 알루미늄(Al)을 포함하는 삼중층으로 구성될 수 있다.
상기 제2 표시 영역은 투과 영역을 포함할 수 있다.
일 실시예에 따른 표시 장치는 제1 표시 영역 및 제2 표시 영역을 포함하는 기판; 상기 제2 표시 영역에 중첩하는 광학 소자; 상기 기판 위에 위치하고, 제1 방향으로 연장된 스캔선; 상기 제1 방향과 수직인 제2 방향으로 연장된 데이터선 및 구동 전압선; 상기 구동 전압선과 전기적으로 연결되어 있는 제1 전극 및 제1 게이트 전극을 포함하는 구동 트랜지스터; 상기 데이터선과 연결되어 있는 제1 전극을 포함하는 제2 트랜지스터; 및 상기 구동 트랜지스터와 전기적으로 연결되어 있는 화소 전극을 포함하고, 상기 제1 표시 영역에 위치하는 상기 데이터선 및 상기 구동 전압선은 불투명 도전체를 포함하고, 상기 제2 표시 영역에 위치하는 상기 데이터선 및 상기 구동 전압선 중 적어도 하나의 일부는 투명 도전체이다.
상기 제2 표시 영역에서 상기 데이터선은 상기 제2 방향으로 연장된 배선부, 및 상기 제2 트랜지스터의 상기 제1 전극과 연결되어 있는 제2 트랜지스터 연결부를 포함할 수 있다.
상기 데이터선의 배선부는 상기 투명 도전체이고, 상기 제2 트랜지스터 연결부는 상기 불투명 도전체를 포함할 수 있다.
상기 구동 전압선과 연결되어 있는 제1 전극을 포함하는 제5 트랜지스터를 더 포함할 수 있다.
상기 구동 전압선은 상기 제1 방향으로 연장된 가로 배선부, 상기 제2 방향으로 연장된 세로 배선부, 섬형 전극 연결부, 유지 전극 연결부, 및 제5 트랜지스터 연결부를 포함할 수 있다.
상기 구동 전압선의 가로 배선부 및 세로 배선부는 상기 투명 도전체이고, 상기 섬형 전극 연결부, 상기 유지 전극 연결부, 및 상기 제5 트랜지스터 연결부는 상기 불투명 도전체를 포함할 수 있다.
상기 가로 배선부는 상기 유지 전극 연결부와 직접 접촉하여 전기적으로 연결될 수 있다.
상기 유지 전극은 상기 제1 게이트 전극과 절연층을 사이에 두고 유지 축전기를 구성할 수 있다.
상기 세로 배선부는 제1 세로 배선부 및 제2 세로 배선부를 포함하고, 상기 제1 세로 배선부는 상기 섬형 전극 연결부와 직접 접촉하여 전기적으로 연결되고, 상기 제2 세로 배선부는 상기 제5 트랜지스터 연결부와 직접 접촉하여 전기적으로 연결될 수 있다.
상기 섬형 전극 연결부는 절연층의 오프닝을 통해 섬형 전극과 전기적으로 연결되어 있을 수 있다.
상기 제5 트랜지스터 연결부는 절연층의 오프닝을 통해 상기 제5 트랜지스터의 제1 전극과 전기적으로 연결되어 있을 수 있다.
실시예들에 따르면, 광학 소자를 포함하는 표시 장치에서 광학 소자를 화면 내에 배치하고, 화소 영역의 배선 중 일부를 투명 도전체를 포함함으로써, 표시 장치의 해상도 및 투과율을 향상시킬 수 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 3은 일 실시예에 따른 표시 장치의 제1 표시 영역 및 제2 표시 영역의 개략적인 배치도이다.
도 4는 일 실시예에 따른 표시 장치의 제2 표시 영역의 일부에 대한 단면도이다.
도 5는 일 실시예에 따른 표시 장치의 제1 표시 영역의 일부에 대한 단면도이다.
도 6은 일 실시예에 따른 표시 장치의 제2 표시 영역 중 한 화소의 평면도이다.
도 7은 도 6의 VII-VII'선을 따라 자른 단면도이다.
도 8 내지 도 12은 도 6의 표시 장치의 한 화소를 각 층별로 도시한 평면도이다.
도 13은 일 실시예에 따른 표시 장치의 한 화소의 회로도이다.
도 14는 일 실시예에 따른 표시 장치의 투명한 도전체의 두께에 따른 투과율 개선 효과를 설명하기 위한 그래프이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
도면에서, 방향을 나타내는데 사용되는 부호 x는 제1 방향이고, y는 제1 방향과 수직인 제2 방향이고, z는 제1 방향 및 제2 방향과 수직인 제3 방향이다.
이하에서는, 도 1 내지 도 2를 참고하여 실시예들에 따른 표시 장치에 대해 설명한다. 여기서, 표시 장치는 발광 표시 장치일 수 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이고, 도 2는 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 1 및 도 2를 참고하면, 표시 장치(1)는 표시 패널(10), 표시 패널(10)에 접속되어 있는 연성 인쇄 회로막(20), 집적회로 칩(30) 등을 포함하는 구동 장치, 및 광학 소자(40)를 포함한다.
표시 패널(10)은 영상이 표시되는 표시 영역(display area, DA)과 표시 영역(DA)을 둘러싸도록 배치되어 있으며, 영상이 표시되지 않는 비표시 영역(non-display area, NA)을 포함할 수 있다. 표시 영역(DA)은 화면(screen)에 대응할 수 있다.
표시 영역(DA)에는 복수의 화소들(PX)이 위치한다. 여기서, 화소(PX)는 영상을 표시하는 최소 단위로서, 각각의 화소(PX)는 입력 영상 신호에 따라 특정 색상, 예컨대 적색, 녹색, 청색 중 어느 한 색을 다양한 휘도로 표시할 수 있다.
비표시 영역(NA)에는 표시 영역(DA)에 인가되는 각종 신호들을 생성 및/또는 전달하기 위한 회로들 및/또는 신호선들이 배치되어 있다. 각각의 화소(PX)에는 게이트선, 데이터선, 구동 전압선 등의 신호선들이 연결되어, 화소(PX)는 이들 신호선으로부터 게이트 신호, 데이터 전압, 구동 전압 등을 인가받을 수 있다.
표시 영역(DA)은 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)을 포함한다. 제2 표시 영역(DA2)은 영상을 표시하는 고유의 기능 외에 다른 기능을 할 수 있도록 제1 표시 영역(DA1)보다 높은 투과율을 가진다. 여기서 투과율은 표시 패널(10)을 제3 방향(z)으로 투과하는 광의 투과율을 의미한다. 광은 가시광 및/또는 가시광 외의 파장의 광, 예컨대 적외광일 수 있다. 제2 표시 영역(DA2)은 제1 표시 영역(DA1)보다 화소(PX)의 밀도, 즉 단위 면적당 화소(PX)의 개수가 작다.
표시 영역(DA)에서 제2 표시 영역(DA2)은 다양하게 배치될 수 있다. 도시된 실시예에서, 제2 표시 영역(DA2)은 제1 표시 영역(DA1) 내에 위치하고 제1 표시 영역(DA1)에 의해 둘러싸여 있다.
제2 표시 영역(DA2)은 비표시 영역(NA)에 접하여 위치할 수 있다. 제2 표시 영역(DA2)은 표시 영역(DA)의 상단에서 좌측, 우측 및/또는 중앙에 위치할 수 있다. 제2 표시 영역(DA2)은 2개 이상의 영역으로 분리되어 위치할 수 있다. 제2 표시 영역(DA2)은 표시 영역(DA)의 상단을 완전히 가로질러 제1 방향(x)을 따라 위치할 수 있다. 제2 표시 영역(DA2)은 표시 영역(DA)의 좌측단 및/또는 우측단을 가로질러 제2 방향(y)을 따라 위치할 수 있다. 제2 표시 영역(DA2)은 사각형, 삼각형 등의 다각형, 원형, 타원형 등 다양한 형상을 가질 수 있다.
표시 패널(10)의 비표시 영역(NA)에는 표시 패널(10)을 구동하기 위한 각종 신호를 생성 및/또는 처리하는 구동 장치(driving unit)가 위치할 수 있다. 구동 장치는 데이터선들에 데이터 전압을 인가하는 데이터 구동부(data driver), 게이트선들에 게이트 신호를 인가하는 게이트 구동부(gate driver), 데이터 구동부 및 게이트 구동부를 제어하는 신호 제어부(signal controller) 등을 포함할 수 있다.
구동부는 표시 패널(10)에 집적될 수 있고, 표시 영역(DA)의 좌우 양측 또는 일측에 위치할 수 있다. 데이터 구동부 및 신호 제어부는 집적회로 칩(구동 IC 칩이라고도 함)(30)으로 제공될 수 있고, 집적회로 칩(30)은 연성 인쇄 회로막(20)에 실장되어 표시 패널(10)에 전기적으로 연결될 수 있다. 집적회로 칩(30)은 표시 패널(10)의 비표시 영역(NA)에 실장될 수도 있다.
표시 패널(10)은 기판(110)을 포함할 수 있고, 기판(110) 위에 복수의 화소들(PX)이 형성될 수 있다. 기판(110)은 제1 표시 영역(DA1)과 제2 표시 영역(DA2)을 포함할 수 있다.
표시 패널(10)은 화소들(PX)을 전체적으로 덮는 봉지층(EC)을 포함할 수 있다. 봉지층(EC)은 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)을 밀봉하여 표시 패널(10) 내부로 수분이나 산소가 침투하는 것을 막을 수 있다. 봉지층(EC)이 기판 형태인 경우, 기판(110)과 봉지층(EC)은 밀봉 부재에 의해 접합될 수 있다. 봉지층(EC) 위에는 외광 반사를 줄이기 위한 반사 방지층(AR)이 위치할 수 있고, 반사 방지층(AR)은 편광층 및/또는 위상 지연층을 포함할 수 있다.
표시 패널(10)의 배면에 광학 소자(40)가 위치할 수 있다. 광학 소자(40)는 센서, 카메라, 플래시 등일 수 있다. 광학 소자(40)가 센서인 경우, 광학 소자(40)는 근접 센서 또는 조도 센서일 수 있다. 광학 소자(40)가 이용하는 파장의 광은 제2 표시 영역(DA2)을 통해 보다 높은 투과율로 표시 패널(10)을 통과할 수 있다. 표시 패널(10)의 배면에는 광학 소자(40) 외에도 다양한 전자 장치가 위치할 수 있다.
광학 소자(40)는 표시 패널(10)의 전면에 위치하는 물체(OB) 쪽으로 일정 파장 범위의 광(L)을 출사하거나 물체(OB)에서 반사되는 광(L)을 입사받을 수 있다. 이러한 일정 파장 범위의 광(L)은 광학 소자(40)에서 처리 가능한 파장의 광이고, 가시광 및/또는 적외광일 수 있다. 일정 파장의 광은 제2 표시 영역(DA2)에 위치하는 투과 영역을 주로 통과할 수 있다. 광학 소자(40)가 적외광을 사용하는 경우 일정 파장의 광은 약 900 nm 내지 1000 nm의 파장 영역을 가질 수 있다. 광학 소자(40)는 표시 패널(10)의 전면에 조사되는 일정 파장의 광을 입사받을 수도 있다. 광학 소자(40)는 제2 표시 영역(DA2) 전체에 대응하여 배치될 수 있고, 제2 표시 영역(DA2)의 일부에만 대응하여 배치될 수 있다. 제2 표시 영역(DA2)에는 복수의 광학 소자(40)가 배치될 수 있다.
이하에서는 도 1 및 도 2와 함께 도 3을 참고하여, 일 실시예에 따른 표시 장치의 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)에 대해 설명한다.
도 3은 일 실시예에 따른 표시 장치의 제1 표시 영역과 제2 표시 영역의 일부에 대한 개략적인 배치도이고, 도 4는 일 실시예에 따른 표시 장치의 제2 표시 영역의 일부에 대한 단면도이며, 도 5는 일 실시예에 따른 표시 장치의 제1 표시 영역의 일부에 대한 단면도이다.
도 3을 참고하면, 제1 표시 영역(DA1)은 복수의 제1 화소 영역(PA1)을 포함하고, 제2 표시 영역(DA2)은 복수의 제2 화소 영역(PA2)과 복수의 투과 영역(TA), 그리고 복수의 제2 화소 영역(PA2)과 복수의 투과 영역(TA) 사이에 위치하는 복수의 배선 영역(WA)을 포함한다. 복수의 배선 영역(WA)은 각각 복수의 투과 영역(TA)을 둘러싸도록 위치한다.
하나의 제1 화소 영역(PA1)의 크기와 하나의 제2 화소 영역(PA2)의 크기는 동일할 수 있고, 다를 수도 있다.
제1 표시 영역(DA1)에서 제1 화소 영역(PA1)은 서로 다른 방향인 제1 방향(x)과 제2 방향(y)으로 행렬로 배열될 수 있다.
제2 표시 영역(DA2)에서 제2 화소 영역(PA2)과 투과 영역(TA)이 행렬로 배열될 수 있다. 제2 화소 영역(PA2)과 투과 영역(TA)이 고르게 혼재할 수 있도록, 제2 화소 영역(PA2)과 투과 영역(TA)은 체커보드(checkerboard) 패턴으로 배열될 수 있다. 즉, 하나의 제2 화소 영역(PA2) 주변에는 제1 방향(x) 및 제2 방향(y)으로 투과 영역(TA)이 인접하고, 하나의 투과 영역(TA) 주변에는 제1 방향(x) 및 제2 방향(y)으로 제2 화소 영역(PA2)이 인접할 수 있다. 제1 방향(x) 및 또는 제2 방향(y)으로 하나 이상의 제2 화소 영역(PA2)과 하나 이상의 투과 영역(TA)이 교대로 배열될 수 있다. 또한, 실시예에 따라 제2 표시 영역(DA2)에는 투과 영역(TA) 없이 제2 화소 영역(PA2)만 연속적으로 배열될 수도 있다.
각각의 투과 영역(TA)은 크기가 서로 동일할 수 있고, 다를 수도 있다. 제2 화소 영역(PA2)과 투과 영역(TA)의 배치 및 크기는 다양하게 변경될 수 있다.
각각의 화소 영역(PA1, PA2)은 적어도 하나의 화소(PX)를 포함할 수 있다. 화소(PX)는 화소 회로 및 발광부를 포함할 수 있다. 화소 회로는 발광 다이오드(LED) 같은 발광 소자(light emitting element)를 구동하기 위한 회로로서 트랜지스터(transistor), 커패시터(capacitor) 등을 포함할 수 있다. 발광부는 발광 소자에서 발광되는 광이 방출되는 영역이다.
도 4 및 도 5를 참고하면, 표시 장치는 기판(110) 위에 반도체층(130), 제1 절연층(141), 제1 게이트 도전체, 제2 절연층(142), 제2 게이트 도전체, 제3 절연층(160), 데이터 도전체, 평탄화층(180) 및 화소 전극(191)을 포함한다. 도 4는 도 3의 제2 화소 영역(PA2)의 일부에 대한 단면도일 수 있고, 도 5는 도 3의 제1 화소 영역(PA1)의 일부에 대한 단면도일 수 있다. 이하에서, 투명 도전체는 광을 투과시키는 도전체를 의미하고, 불투명 도전체는 광을 대부분 투과시키지 않는 도전체를 의미한다. 투명 도전체는 ITO(Indium Tin Oxide, InSnO), IZO(Indium Zinc Oxide, InZnO) 등과 같은 투명한 금속 물질을 포함할 수 있다. 또한, 투명 도전체는 알루미늄(Al), 구리(Cu) 등과 같은 불투명한 금속을 포함하는 경우, 광을 투과시킬 수 있는 적절한 두께로 형성되어, 전체적으로 광을 투과시키는 도전체일 수도 있다. 투명 도전체는 포함되는 금속 물질의 종류에 따라 단일층, 이중층, 삼중층일 수 있으며, 각 층이 모두 투명 도전체로 형성된다. 투명 도전체와 불투명 도전체는 포함되는 물질에 따라 결정될 수 있고, 동일한 물질이 포함되는 경우에는, 금속층의 두께에 따라 투과도가 결정될 수 있다. 예를 들어, 불투명 금속층의 두께가 얇게 형성되는 경우, 투명 금속체로 구현될 수 있다. 도 4에 도시된 데이터 도전체는 투명 도전체를 일부 포함하고 있으나, 도 5에 도시된 데이터 도전체는 전체적으로 불투명 도전체를 포함하고 있는바, 이하에서 상세히 살펴본다.
기판(110)은 폴리이미드(polyimide), 폴리아미드(polyamide) 같은 폴리머 또는 유리 등의 절연 물질을 포함할 수 있고 광학적으로 투명할 수 있다. 기판(110)이 폴리머층을 포함하는 경우, 기판(110)은 수분 등의 침투를 방지하기 위해 규소 산화물(SiOx), 규소 질화물(SiNx) 같은 무기 절연 물질을 포함하는 배리어층(barrier layer, 미도시)을 포함할 수 있다.
기판(110) 위에는 반도체층(130)이 위치한다. 반도체층(130)은 채널 영역과 그 양측의 소스 영역 및 드레인 영역을 포함할 수 있다. 반도체층(130)은 다결정 규소, 비정질 규소, 산화물 반도체 같은 반도체 물질을 포함할 수 있다. 기판(110)과 반도체층(130) 사이에는 반도체층(130)의 특성을 열화시키는 불순물이 확산되는 것을 방지하고 수분 등의 침투를 방지하기 위한 버퍼층(buffer layer, 미도시)이 위치할 수 있다.
반도체층(130) 위에는 무기 절연 물질을 포함하는 제1 절연층(141)이 위치한다.
제1 절연층(141) 위에는 트랜지스터의 게이트 전극(1155), 커패시터(CP)의 제1 전극(1156), 게이트선(미도시) 등을 포함하는 제1 게이트 도전체가 위치한다. 게이트 전극(1155)은 반도체층(130)의 채널 영역과 중첩한다.
도 4에 도시된 제1 게이트 도전체는 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 은(Ag), 크롬(Cr), 탄탈륨(Ta), 또는 티타늄(Ti) 등의 금속을 포함하는 단일층 및/또는 복수층 일 수 있다. 또한, 제1 게이트 도전체는 투명 도전체를 포함하는 삼중층으로 구성될 수 있다. 상부층은 ITO(Indium Tin Oxide, InSnO), IZO(Indium Zinc Oxide, InZnO), IGZO (Indium Gallium Zinc Oxide, InGaZnO), AZO(Al-Zinc Oxide, AlZnO), GZO(Gallium-Zinc Oxide, GaZnO), 및 ITZO(Indium Tin Zinc Oxide, InSnZnO) 중 적어도 하나를 포함할 수 있고, 중간층은 은(Ag), 알루미늄(Al), 구리(Cu) 중 적어도 하나를 포함할 수 있으며, 하부층은 ITO(Indium Tin Oxide, InSnO), IZO(Indium Zinc Oxide, InZnO), IGZO (Indium Gallium Zinc Oxide, InGaZnO), AZO(Al-Zinc Oxide, AlZnO), GZO(Gallium-Zinc Oxide, GaZnO), 및 ITZO(Indium Tin Zinc Oxide, InSnZnO) 중 적어도 하나를 포함할 수 있다. 중간층의 두께는 300Å 이하 일 수 있으며, 외부광을 투과시킬 수 있는 최적의 두께는 200Å 일 수 있다.
즉, 일 실시예에 따른 표시 장치에서, 제2 표시 영역(DA2)에 위치하는 제1 게이트 도전체는 상부층이 ITO를 포함하고, 중간층이 은(Ag)을 포함하며, 하부층이 ITO를 포함하는 삼중층일 수 있다. 제1 게이트 도전체는 상부층 및 하부층에 투명 금속(ITO)을 포함하고, 중간층에 두께가 200Å인 은(Ag)을 포함함으로써, 전체적으로 투명 도전체가 될 수 있다. 이에 따라, 제1 게이트 도전체는 제2 표시 영역(DA2)에서 기판(110) 하부로부터 유입되는 외부광의 투과율을 높일 수 있다.
반면, 도 5에 도시된 제1 게이트 도전체는 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 은(Ag), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 금속을 포함하는 단일층 및/또는 복수층 일 수 있다.
제1 게이트 도전체 위에는 제1 절연층(141) 및 제1 게이트 도전체를 덮도록 제2 절연층(142)이 위치한다. 제2 절연층(142)은 무기 절연 물질을 포함할 수 있다.
제2 절연층(142) 위에는 커패시터(CP)의 제2 전극(1125)을 포함하는 제2 게이트 도전체가 위치한다.
도 4에 도시된 제2 게이트 도전체는 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 은(Ag), 크롬(Cr), 탄탈륨(Ta), 또는 티타늄(Ti) 등의 금속을 포함하는 단일층 및/또는 복수층 일 수 있다. 또한, 제2 게이트 도전체는 투명 도전체를 포함하는 삼중층으로 구성될 수 있다. 상부층은 ITO(Indium Tin Oxide, InSnO), IZO(Indium Zinc Oxide, InZnO), IGZO(Indium Gallium Zinc Oxide, InGaZnO), AZO(Al-Zinc Oxide, AlZnO), GZO(Gallium-Zinc Oxide, GaZnO), 및 ITZO(Indium Tin Zinc Oxide, InSnZnO) 중 적어도 하나를 포함할 수 있고, 중간층은 은(Ag), 알루미늄(Al), 구리(Cu) 중 적어도 하나를 포함할 수 있으며, 하부층은 ITO(Indium Tin Oxide, InSnO), IZO(Indium Zinc Oxide, InZnO), IGZO (Indium Gallium Zinc Oxide, InGaZnO), AZO(Al-Zinc Oxide, AlZnO), GZO(Gallium-Zinc Oxide, GaZnO), 및 ITZO(Indium Tin Zinc Oxide, InSnZnO) 중 적어도 하나를 포함할 수 있다. 중간층의 두께는 300Å 이하 일 수 있으며, 외부광을 투과시킬 수 있는 최적의 두께는 200Å 일 수 있다.
즉, 일 실시예에 따른 표시 장치에서, 제2 표시 영역(DA2)에 위치하는 제2 게이트 도전체는 상부층이 ITO를 포함하고, 중간층이 은(Ag)을 포함하며, 하부층이 ITO를 포함하는 삼중층일 수 있다. 제1 게이트 도전체는 상부층 및 하부층에 투명 금속(ITO)을 포함하고, 중간층에 두께가 200Å인 은(Ag)을 포함함으로써, 전체적으로 투명 도전체가 될 수 있다. 이에 따라, 제2 게이트 도전체는 제2 표시 영역(DA2)에서 기판(110) 하부로부터 유입되는 외부광의 투과율을 높일 수 있다.
반면, 도 5에 도시된 제2 게이트 도전체는 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 은(Ag), 크롬(Cr), 탄탈륨(Ta), 또는 티타늄(Ti) 등의 금속을 포함하는 단일층 및/또는 복수층 일 수 있다.
제2 절연층(142) 위에는 제2 절연층(142) 및 제2 게이트 도전체를 덮도록 제3 절연층(160)이 위치한다. 제3 절연층(160)은 유기 절연 물질을 포함할 수 있다.
제3 절연층(160) 위에는 트랜지스터의 소스 전극(70), 드레인 전극(71), 축전기 연결부(72), 및 데이터선, 구동 전압선 등의 일부인 배선부(1172)를 포함하는 데이터 도전체가 위치한다. 소스 전극(70) 및 드레인 전극(71)은 제2 절연층(142)의 오프닝(opening)을 통해 반도체층(130)의 소스 영역 및 드레인 영역에 각각 연결될 수 있다. 또한, 소스 전극(70) 및 드레인 전극(71)은 소스 연결부 및 드레인 연결부일 수 있다.
소스 전극(70) 및 드레인 전극(71)은 알루미늄(Al), 구리(Cu), 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 크롬(Cr), 또는 탄탈륨(Ta) 등의 금속을 포함하는 단일층 및/또는 복수층 일 수 있다. 구체적으로, 상부층은 티타늄(Ti), 중간층은 알루미늄(Al), 하부층은 티타늄(Ti)으로 이루어진 삼중층일 수 있다. 이러한 소스 전극(70) 및 드레인 전극(71)은 광을 대부분 투과시키지 않는 불투명 도전체일 수 있다.
도 4에 도시된 배선부(1172)는 투명 도전체를 포함하는 삼중층으로 구성될 수 있다. 상부층은 ITO(Indium Tin Oxide, InSnO), IZO(Indium Zinc Oxide, InZnO), IGZO(Indium Gallium Zinc Oxide, InGaZnO), AZO(Al-Zinc Oxide, AlZnO), GZO(Gallium-Zinc Oxide, GaZnO), 및 ITZO(Indium Tin Zinc Oxide, InSnZnO) 중 적어도 하나를 포함할 수 있고, 중간층은 은(Ag), 알루미늄(Al), 구리(Cu) 중 적어도 하나를 포함할 수 있으며, 하부층은 ITO(Indium Tin Oxide, InSnO), IZO(Indium Zinc Oxide, InZnO), IGZO(Indium Gallium Zinc Oxide, InGaZnO), AZO(Al-Zinc Oxide, AlZnO), GZO(Gallium-Zinc Oxide, GaZnO), 및 ITZO(Indium Tin Zinc Oxide, InSnZnO) 중 적어도 하나를 포함할 수 있다. 중간층의 두께는 300Å 이하일 수 있으며, 외부광을 투과시킬 수 있는 최적의 두께는 200Å 일 수 있다.
반면, 도 5에 도시된 배선부(1172)는 소스 전극(70) 및 드레인 전극(71)과 동일하게 전체적으로 불투명 도전체를 포함한다. 예를 들면, 알루미늄(Al), 구리(Cu), 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta) 등의 금속을 포함하는 단일층 및/또는 복수층 일 수 있다. 구체적으로, 상부층은 티타늄(Ti), 중간층은 알루미늄(Al), 하부층은 티타늄(Ti)으로 이루어진 삼중층일 수 있다.
즉, 일 실시예에 따른 표시 장치에서, 제2 표시 영역(DA2)에 위치하는 데이터 도전체의 배선부(1172)는 상부층이 ITO를 포함하고, 중간층이 은(Ag)을 포함하며, 하부층이 ITO를 포함하는 삼중층일 수 있다. 데이터 도전체는 상부층 및 하부층이 투명 금속(ITO)을 포함하고, 중간층이 두께가 200Å인 은(Ag)을 포함함으로써, 전체적으로 투명 도전체가 될 수 있다. 이에 따라, 도 4의 배선부(1172)는 제2 표시 영역(DA2)에서 기판(110) 하부로부터 유입되는 외부광의 투과율을 높일 수 있다.
제2 표시 영역(DA2)에 위치하는 데이터 도전체의 소스 전극(70) 및 드레인 전극(71)은 제1 표시 영역(DA1)에 위치하는 데이터 도전체와 동일하게, 상부층은 티타늄(Ti), 중간층은 알루미늄(Al), 하부층은 티타늄(Ti)으로 이루어진 삼중층일 수 있다. 이러한 삼중층을 포함하는 데이터 도전체의 소스 전극(70) 및 드레인 전극(71)은, 상부층 및 하부층은 투명할 수 있지만, 중간층의 알루미늄(Al)의 두께 등에 의해 전체적으로 불투명할 수 있다.
데이터 도전체의 소스 전극(70) 및 드레인 전극(71)은 배선부(1171)보다 두껍고, 불투명한 도전체를 포함할 수 있으나, 상부층은 티타늄(Ti), 중간층은 알루미늄(Al), 하부층은 티타늄(Ti)으로 이루어진 삼중층일 때, 적절한 두께가 유지되어, 반도체층(130)과 안정적으로 연결될 수 있다.
게이트 전극(1155), 소스 전극(70) 및 드레인 전극(71)은 반도체층(130)과 함께 트랜지스터를 이룬다. 제1 전극(1156) 및 제2 전극(1125)은 이들 사이의 절연층(142)과 함께 커패시터(CP)를 이룬다. 화소 회로를 구성하는 트랜지스터 및 커패시터는 제2 화소 영역(PA2)에 위치할 수 있고, 투과 영역(TA)에는 위치하지 않는다.
제3 절연층(160) 및 데이터 도전체 위에는 평탄화층(180)이 위치한다. 평탄화층(180)은 유기 물질을 포함할 수 있다. 평탄화층(180)은 그 위에 형성될 발광 소자의 발광 효율을 높이기 위해 단차를 없애고 평탄화 할 수 있다. 평탄화층(180)은 제2 화소 영역(PA2)에서 제3 절연층(160) 및 데이터 도전체를 덮을 수 있다.
평탄화층(180) 위에는 화소 전극(191)이 위치한다. 화소 전극(191)은 발광 다이오드의 애노드(Anode)에 해당한다. 화소 전극(191)은 트랜지스터의 드레인 전극(71)과 전기적으로 연결되어, 전압을 인가받을 수 있다.
도 4에 도시된 화소 전극(191)은 투명 도전체를 포함하는 삼중층으로 구성될 수 있다. 상부층은 ITO(Indium Tin Oxide, InSnO), IZO(Indium Zinc Oxide, InZnO), IGZO(Indium Gallium Zinc Oxide, InGaZnO), AZO(Al-Zinc Oxide, AlZnO), GZO(Gallium-Zinc Oxide, GaZnO), 및 ITZO(Indium Tin Zinc Oxide, InSnZnO) 중 적어도 하나를 포함할 수 있고, 중간층은 은(Ag), 알루미늄(Al), 구리(Cu) 중 적어도 하나를 포함할 수 있으며, 하부층은 ITO(Indium Tin Oxide, InSnO), IZO(Indium Zinc Oxide, InZnO), IGZO(Indium Gallium Zinc Oxide, InGaZnO), AZO(Al-Zinc Oxide, AlZnO), GZO(Gallium-Zinc Oxide, GaZnO), 및 ITZO(Indium Tin Zinc Oxide, InSnZnO) 중 적어도 하나를 포함할 수 있다. 중간층의 두께는 300Å 이하 일 수 있으며, 외부광을 투과시킬 수 있는 최적의 두께는 200Å 일 수 있다. 이에 따라, 도 4의 화소 전극(191)은 제2 표시 영역(DA2)에서 기판(110) 하부로부터 유입되는 외부광의 투과율을 높일 수 있다.
반면, 도 5에 도시된 화소 전극(191)도 투명 도전체를 포함하는 삼중층으로 구성될 수 있다. 상부층은 ITO(Indium Tin Oxide, InSnO), IZO(Indium Zinc Oxide, InZnO), IGZO (Indium Gallium Zinc Oxide, InGaZnO), 및 ITZO(Indium Tin Zinc Oxide, InSnZnO) 중 적어도 하나를 포함할 수 있고, 중간층은 은(Ag)을 포함할 수 있으며, 하부층은 ITO(Indium Tin Oxide, InSnO), IZO(Indium Zinc Oxide, InZnO), IGZO(Indium Gallium Zinc Oxide, InGaZnO), 및 ITZO(Indium Tin Zinc Oxide, InSnZnO) 중 적어도 하나를 포함할 수 있다. 제1 표시 영역(DA1)에 위치하는 화소 전극(191)의 중간층의 두께는 제2 표시 영역(DA2)에 위치하는 화소 전극(191) 보다 두꺼울 수 있다. 이에 따라, 제1 표시 영역(DA1)에서는 제2 표시 영역(DA2)보다 광의 투과율이 낮을 수 있다.
즉, 일 실시예에 따른 표시 장치에서, 제2 표시 영역(DA2)에 위치하는 화소 전극(191)은 상부층이 ITO를 포함하고, 중간층이 은(Ag)을 포함하며, 하부층이 ITO를 포함하는 삼중층일 수 있다. 제1 표시 영역(DA1)에 위치하는 화소 전극(191)도 상부층이 ITO를 포함하고, 중간층이 은(Ag)을 포함하며, 하부층이 ITO를 포함하는 삼중층일 수 있다. 그러나, 제2 표시 영역(DA2)에 위치하는 화소 전극(191)의 은(Ag)의 두께는 제1 표시 영역(DA1)에 위치하는 화소 전극(191)의 은(Ag) 보다 얇을 수 있다. 여기서, 제2 표시 영역(DA2)에 위치하는 화소 전극(191)의 적절한 두께는 200Å 일 수 있다.
이하에서는 도 6 내지 도 13을 참고하여 일 실시예에 따른 표시 장치의 제2 표시 영역의 한 화소에 대하여 설명한다.
도 6은 일 실시예에 따른 표시 장치의 제2 표시 영역 중 한 화소의 평면도이고, 도 7은 도 6의 VII-VII'선을 따라 자른 단면도이며, 도 8 내지 도 12는 도 6의 표시 장치의 한 화소를 각 층별로 도시한 평면도이고, 도 13은 일 실시예에 따른 표시 장치의 한 화소의 회로도이다.
먼저, 도 6을 참고하면, 도 6에 도시된 제2 표시 영역(DA2) 중 한 화소(PX)는 제1 부화소(PX1), 제2 부화소(PX2), 및 제3 부화소(PX3)를 포함한다. 제1 부화소(PX1), 제2 부화소(PX2), 및 제3 부화소(PX3)는 각각 모든 전극을 포함하고, 모든 전극은 동일한 역할을 수행할 수 있으나, 일부 전극은 위치 및 형상이 상이할 수 있다. 도 6에 도시된 화소(PX)의 주변에는 투과 영역(TA)이 위치할 수 있고, 도 6에 도시된 화소(PX)와 동일하거나 상이한 화소가 위치할 수도 있다.
일 실시예에 따른 표시 장치는 주로 제1 방향(x)을 따라 연장하며 스캔 신호(Sn), 전단 스캔 신호(Sn-1), 발광 제어 신호(EM), 바이패스(Bypass) 신호(GB), 및 초기화 전압(Vint)을 각각 전달하는 스캔선(151), 전단 스캔선(152), 발광 제어선(153), 바이패스선(154), 및 초기화 전압선(127, 128)을 포함한다. 도 6에는 일부만 도시되어 있으나, 스캔선(151), 전단 스캔선(152), 발광 제어선(153), 바이패스선(154), 및 초기화 전압선(127, 128) 중 적어도 하나는 제1 방향(x)으로 길게 연장되어 위치할 수 있다.
표시 장치는 제1 방향(x)과 교차하는 제2 방향(y)을 따라 연장하며 데이터 전압(Dm) 및 구동 전압(ELVDD)을 각각 전달하는 데이터선(171) 및 구동 전압선(172)을 포함한다. 도 6에는 일부만 도시되어 있으나, 데이터선(171) 및 구동 전압선(172) 중 적어도 하나는 제2 방향(y)으로 길게 연장되어 위치할 수 있다.
본 실시예에서 스캔선(151), 전단 스캔선(152), 발광 제어선(153), 바이패스선(154), 초기화 전압선(127, 128), 데이터선(171), 및 구동 전압선(172)은 전체적으로 또는 부분적으로 투명 도전체를 포함할 수 있다. 이에 따라, 본 실시예에 따른 표시 장치는 외부광의 투과율을 높일 수 있는바, 상세한 내용은 후술한다.
표시 장치는 구동 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 유지 축전기(Cst), 및 발광 다이오드(LED)를 포함한다.
폴리이미드(polyimide), 폴리아미드(polyamide) 같은 폴리머 또는 유리 등의 절연 물질을 포함하는 기판(110) 위에는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 반도체층(130)이 위치한다. 도 8에는 반도체층(130)이 도시되어 있다.
구동 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)의 각각의 채널(channel)은 길게 연장되어 있는 반도체층(130) 내에 위치한다. 뿐만 아니라 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 제1 전극 및 제2 전극 중 적어도 일부는 반도체층(130)에 위치한다. 반도체층(130)은 다양한 형상으로 굴곡되어 형성될 수 있다. 반도체층(130)은 폴리 실리콘 같은 다결정 반도체 또는 산화물 반도체를 포함할 수 있다
반도체층(130)은 n형 불순물 또는 p형 불순물로 채널 도핑이 되어 있는 채널과, 채널의 양측에 위치하며 채널에 도핑된 불순물보다 도핑 농도가 높은 제1 도핑 영역 및 제2 도핑 영역을 포함한다. 제1 도핑 영역 및 제2 도핑 영역은 각각 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 제1 전극 및 제2 전극에 대응한다. 제1 도핑 영역 및 제2 도핑 영역 중 하나가 소스 영역이면, 나머지 하나는 드레인 영역일 수 있다. 또한, 반도체층(130)에서 서로 다른 트랜지스터의 제1 전극과 제2 전극의 사이 영역도 도핑되어 두 트랜지스터가 서로 전기적으로 연결될 수 있다.
복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 채널 각각은 각 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 게이트 전극과 중첩하고, 각 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 제1 전극과 제2 전극 사이에 위치한다. 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 실질적으로 동일한 적층 구조를 가질 수 있다. 이하에서는 구동 트랜지스터(T1)를 위주로 상세하게 설명하고, 나머지 트랜지스터(T2, T3, T4, T5, T6, T7)는 간략하게 설명한다.
구동 트랜지스터(T1)는 채널, 제1 게이트 전극(155), 제1 전극(S1) 및 제2 전극(D1)을 포함한다. 구동 트랜지스터(T1)의 제1 전극(S1) 및 제2 전극(D1)은 각각 채널의 양측에 위치한다. 채널은 굴곡되어 있는데, 이는 제한된 영역 내에서 채널의 길이를 길게 형성하기 위함이다. 채널의 형상은 도시된 Ω형에 제한되지 않고 U형, S형 등 다양할 수 있다.
기판(110) 및 반도체층(130) 위에는 제1 절연층(141)이 위치한다.
제1 절연층(141) 위에는 복수의 트랜지스터의 게이트 전극, 스캔선(151), 전단 스캔선(152), 발광 제어선(153), 및 바이패스선(154)을 포함하는 제1 게이트 도전체가 위치한다. 도 9에는 제1 게이트 도전체가 도시되어 있다.
구동 트랜지스터(T1)의 제1 게이트 전극(155)은 채널과 평면상 중첩한다.
제2 트랜지스터(T2)의 게이트 전극은 반도체층(130)과 스캔선(151)이 중첩하는 부분의 일부일 수 있다.
제3 트랜지스터(T3)의 게이트 전극은 스캔선(151)의 일부일 수 있고, 서로 인접하는 두 개의 트랜지스터로 구성될 수 있다. 도 6의 화소(PX) 내에는 T3 표시가 제3 트랜지스터(T3)의 반도체층(130)이 꺾이는 부분을 기준으로 좌측 및 아래측에 도시되어 있다. 이 두 부분이 각각 제3 트랜지스터(T3)의 게이트 전극일 수 있다.
제4 트랜지스터(T4)의 게이트 전극은 전단 스캔선(152)의 일부일 수 있고, 서로 인접하는 두 개의 트랜지스터로 구성될 수 있다. 도 6의 화소(PX)내에는 T4 표시가 제4 트랜지스터(T4)의 반도체층(130)이 꺾이는 부분을 기준으로 아래측에 두 개 도시되어 있다. 이 두 부분이 각각 제4 트랜지스터(T4)의 게이트 전극일 수 있다. 이와 같은 구조를 듀얼 게이트(dual gate) 구조라 할 수 있으며, 누설 전류가 흐르는 것을 차단할 수 있다.
제5 트랜지스터(T5)의 게이트 전극은 반도체층(130)과 발광 제어선(153)이 중첩하는 부분의 일부일 수 있다.
제6 트랜지스터(T6)의 게이트 전극은 반도체층(130)과 발광 제어선(153)이 중첩하는 부분의 일부일 수 있다.
제7 트랜지스터(T7)의 게이트 전극은 반도체층(130)과 바이패스선(154)이 중첩하는 부분의 일부일 수 있다.
제1 게이트 도전체 위에는 제2 절연층(142)이 위치한다.
제2 절연층(142) 위에는 유지 전극(126), 초기화 전압선(127, 128), 섬형 전극(123)을 포함하는 제2 게이트 도전체가 위치한다. 도 10에는 제2 게이트 도전체가 도시되어 있다.
유지 전극(126)은 제1 게이트 전극(155)과 중첩하고, 제1 부화소(PX1), 제2 부화소(PX2) 및 제3 부화소(PX3)에 위치하도록 서로 연결되어 연장될 수 있다. 유지 전극(126)은 개구부(41)를 포함한다. 유지 전극(126)은 제2 절연층(142)을 사이에 두고 제1 게이트 전극(155)과 평면상 중첩하여 유지 축전기(Cst)를 구성한다. 유지 전극(126)은 유지 축전기(Cst)의 제1 전극이며, 제1 게이트 전극(155)은 제2 전극을 이룬다.
유지 전극(126)은 구동 전압선(172)과 오프닝(56)을 통해 전기적으로 연결되어 있다. 이에 따라, 유지 축전기(Cst)는 구동 전압선(172)을 통해 유지 전극(126)에 전달된 구동 전압(ELVDD)과 제1 게이트 전극(155)의 게이트 전압(Vg) 간의 차에 대응하는 전하를 저장할 수 있다.
초기화 전압선(127, 128)은 제4 트랜지스터(T4) 및 제7 트랜지스터(T7)에 초기화 전압(Vint)을 전달할 수 있다. 초기화 전압선(127, 128)은 제4 트랜지스터(T4)의 제1 전극(S4)에 초기화 전압(Vint)을 전달하는 제1 초기화 전압선(127) 및 제7 트랜지스터(T7)의 제2 전극(D7)에 초기화 전압(Vint)을 전달하는 제2 초기화 전압선(128)을 포함할 수 있다. 제1 초기화 전압선(127) 및 제2 초기화 전압선(128)에는 각각 다른 초기화 전압(Vint)이 인가될 수 있고, 동일한 초기화 전압(Vint)이 인가될 수도 있다. 이 때, 제1 초기화 전압선(127) 및 제2 초기화 전압선(128)은 제1 방향(x)으로 연장되어 서로 연결되어 있을 수 있다.
섬형 전극(123)은 유지 전극(126) 및 초기화 전압선(127, 128)과 이격하여 섬 형상으로 위치한다. 섬형 전극(123)은 오프닝(50)을 통해 구동 전압선(172)과 전기적으로 연결되어 있다. 이에 따라, 섬형 전극(123)은 구동 전압선(172)으로부터 구동 전압(ELVDD)을 전달받을 수 있다.
제2 절연층(142) 위에는 제2 절연층(142) 및 제2 게이트 도전체를 덮도록 제3 절연층(160)이 위치한다. 제3 절연층(160)은 유기 절연 물질을 포함할 수 있다.
제3 절연층(160) 위에는 복수의 트랜지스터의 제1 전극 연결부 및 제2 전극 연결부, 데이터선(171), 구동 전압선(172), 제1 연결 전극(173), 제2 연결 전극(174), 제3 연결 전극(176), 및 애노드 연결 전극(175)을 포함하는 데이터 도전체가 위치한다. 도 11에는 데이터 도전체가 도시되어 있다.
데이터선(171)은 제2 방향(y)으로 연장된 배선부(1711) 및 제2 트랜지스터 연결부(1712)를 포함한다. 데이터선(171)의 배선부(1711)는 제2 트랜지스터(T2)의 제1 전극(S2)에 연결되어 있는 제2 트랜지스터 연결부(1712)를 제외한 부분을 말한다. 제2 트랜지스터 연결부(1712)는 오프닝(53)을 통해 제2 트랜지스터(T2)의 제1 전극(S2)과 전기적으로 연결되어 있다.
데이터선(171)의 배선부(1711)와 제2 트랜지스터 연결부(1712)는 서로 직접 접촉할 수 있고, 직접 연결되어 데이터 전압(Dm)을 전달할 수 있다. 배선부(1711) 및 제2 트랜지스터 연결부(1712)는 다른 물질을 포함할 수 있다.
데이터선(171)의 배선부(1711)는 투명 도전체를 포함하는 삼중층으로 구성될 수 있다. 상부층은 ITO(Indium Tin Oxide, InSnO), IZO(Indium Zinc Oxide, InZnO), IGZO(Indium Gallium Zinc Oxide, InGaZnO), AZO(Al-Zinc Oxide, AlZnO), GZO(Gallium-Zinc Oxide, GaZnO), 및 ITZO(Indium Tin Zinc Oxide, InSnZnO) 중 적어도 하나를 포함할 수 있고, 중간층은 은(Ag), 알루미늄(Al), 구리(Cu) 등을 포함할 수 있으며, 하부층은 ITO(Indium Tin Oxide, InSnO), IZO(Indium Zinc Oxide, InZnO), IGZO (Indium Gallium Zinc Oxide, InGaZnO), AZO(Al-Zinc Oxide, AlZnO), GZO(Gallium-Zinc Oxide, GaZnO), 및 ITZO(Indium Tin Zinc Oxide, InSnZnO) 중 적어도 하나를 포함할 수 있다. 중간층의 두께는 300Å 이하 일 수 있으며, 외부광을 투과시킬 수 있는 최적의 두께는 200Å 일 수 있다.
반면, 제2 트랜지스터 연결부(1712)는 불투명 도전체를 포함한다. 예를 들면, 알루미늄(Al), 구리(Cu), 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta) 등의 금속을 포함하는 단일층 및/또는 복수층일 수 있다. 구체적으로, 상부층은 티타늄(Ti), 중간층은 알루미늄(Al), 하부층은 티타늄(Ti)으로 이루어진 삼중층일 수 있다. 이러한 삼중층을 포함하는 제2 트랜지스터 연결부(1712)는, 상부층 및 하부층은 투명할 수 있지만, 중간층의 알루미늄(Al)의 두께 등에 의해 전체적으로 불투명할 수 있다.
즉, 일 실시예에 따른 표시 장치에서, 제2 표시 영역(DA2)에 위치하는 데이터선(171)의 배선부(1711)는 상부층이 ITO를 포함하고, 중간층이 은(Ag)을 포함하며, 하부층이 ITO를 포함하는 삼중층일 수 있다. 데이터선(171)의 배선부(1711)는 상부층 및 하부층이 투명 금속(ITO)을 포함하고, 중간층이 두께가 200Å인 은(Ag)을 포함함으로써, 전체적으로 투명 도전체가 될 수 있다. 이에 따라, 데이터선(171)의 배선부(1711)는 제2 표시 영역(DA2)에서 기판(110) 하부로부터 유입되는 외부광의 투과율을 높일 수 있다.
제2 표시 영역(DA2)에 위치하는 제2 트랜지스터 연결부(1712)는 제1 표시 영역(DA1)에 위치하는 데이터선과 동일하게, 상부층은 티타늄(Ti), 중간층은 알루미늄(Al), 하부층은 티타늄(Ti)으로 이루어진 삼중층일 수 있다.
구동 전압선(172)은 배선부(1721), 섬형 전극 연결부(1722), 유지 전극 연결부(1723), 및 제5 트랜지스터 연결부(1724)를 포함한다.
구동 전압선(172)의 배선부(1721)는 구동 전압선(172)에서 섬형 전극 연결부(1722), 유지 전극 연결부(1723), 및 제5 트랜지스터 연결부(1724)를 제외한 부분이다. 배선부(1721)는 제1 방향(x)으로 연장된 가로 배선부(1721a) 및 제2 방향(y)으로 연장된 세로 배선부를 포함한다.
가로 배선부(1721a)와 유지 전극 연결부(1723)는 서로 직접 접촉할 수 있고, 직접 연결되어 구동 전압(ELVDD)을 전달할 수 있다. 유지 전극 연결부(1723)는 오프닝(56)을 통해 유지 전극(126)과 전기적으로 연결되어 있다.
세로 배선부는 제1 세로 배선부(1721b) 및 제2 세로 배선부(1721c)를 포함한다. 제1 세로 배선부(1721b)는 섬형 전극 연결부(1722)와 서로 접촉할 수 있고, 전기적으로 연결될 수 있다. 제2 세로 배선부(1721c)는 제5 트랜지스터 연결부(1724)와 직접 접촉할 수 있고, 직접 연결될 수 있다. 섬형 전극 연결부(1722)는 오프닝(50)을 통해 섬형 전극(123)에 전기적으로 연결되어 있다. 제5 트랜지스터 연결부(1724)는 오프닝(57)을 통해 제5 트랜지스터(T5)의 제1 전극(S5)과 전기적으로 연결되어 있다.
구동 전압선(172)의 배선부(1721)는 투명 도전체를 포함하는 삼중층으로 구성될 수 있다. 상부층은 ITO(Indium Tin Oxide, InSnO), IZO(Indium Zinc Oxide, InZnO), IGZO(Indium Gallium Zinc Oxide, InGaZnO), AZO(Al-Zinc Oxide, AlZnO), GZO(Gallium-Zinc Oxide, GaZnO), 및 ITZO(Indium Tin Zinc Oxide, InSnZnO) 중 적어도 하나를 포함할 수 있고, 중간층은 은(Ag), 알루미늄(Al), 구리(Cu) 등을 포함할 수 있으며, 하부층은 ITO(Indium Tin Oxide, InSnO), IZO(Indium Zinc Oxide, InZnO), IGZO(Indium Gallium Zinc Oxide, InGaZnO), AZO(Al-Zinc Oxide, AlZnO), GZO(Gallium-Zinc Oxide, GaZnO), 및 ITZO(Indium Tin Zinc Oxide, InSnZnO) 중 적어도 하나를 포함할 수 있다. 중간층의 두께는 300Å 이하 일 수 있으며, 외부광을 투과시킬 수 있는 최적의 두께는 200Å 일 수 있다.
반면, 섬형 전극 연결부(1722), 유지 전극 연결부(1723), 및 제5 트랜지스터 연결부(1724)는 불투명 도전체를 포함한다. 예를 들면, 알루미늄(Al), 구리(Cu), 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta) 등의 금속을 포함하는 단일층 및/또는 복수층일 수 있다. 구체적으로, 상부층은 티타늄(Ti), 중간층은 알루미늄(Al), 하부층은 티타늄(Ti)으로 이루어진 삼중층일 수 있다.
즉, 일 실시예에 따른 표시 장치에서, 제2 표시 영역(DA2)에 위치하는 구동 전압선(172)의 배선부(1721)는 상부층이 ITO를 포함하고, 중간층이 은(Ag)을 포함하며, 하부층이 ITO를 포함하는 삼중층일 수 있다. 구동 전압선(172)의 배선부(1721)는 상부층 및 하부층이 투명 금속(ITO)을 포함하고, 중간층이 두께가 200Å인 은(Ag)을 포함함으로써, 전체적으로 투명 도전체가 될 수 있다. 이에 따라, 구동 전압선(172)의 배선부(1721)는 기판(110) 하부로부터 유입되는 외부광의 투과율을 높일 수 있다.
제2 표시 영역(DA2)에 위치하는 섬형 전극 연결부(1722), 유지 전극 연결부(1723), 및 제5 트랜지스터 연결부(1724)는 제1 표시 영역(DA1)에 위치하는 구동 전압선과 동일하게, 상부층은 티타늄(Ti), 중간층은 알루미늄(Al), 하부층은 티타늄(Ti)으로 이루어진 삼중층일 수 있다. 이러한 삼중층을 포함하는 섬형 전극 연결부(1722), 유지 전극 연결부(1723), 및 제5 트랜지스터 연결부(1724)는 상부층 및 하부층은 투명할 수 있지만, 중간층의 알루미늄(Al)의 두께 등에 의해 전체적으로 불투명할 수 있다.
도 11에 도시된 데이터선(171) 및 구동 전압선(172)의 배선부를 제외한 연결부는 점선으로 영역을 구분하였으나, 각각의 오프닝의 형상, 크기에 의해 연결부의 영역은 다양하게 변형될 수 있다.
제1 연결 전극(173)은 배선부(1731), 제1 게이트 전극 연결부(1732), 및 제3 트랜지스터 연결부(1733)를 포함한다. 제1 연결 전극(173)의 배선부(1731)는 제1 게이트 전극 연결부(1732) 및 제3 트랜지스터 연결부(1733)를 제외한 부분이다. 배선부(1731)는 제1 게이트 전극 연결부(1732) 및 제3 트랜지스터 연결부(1733)와 직접 접촉할 수 있고, 전기적으로 연결될 수 있다.
제1 게이트 전극 연결부(1732)는 오프닝(51)을 통해 제1 게이트 전극(155)과 전기적으로 연결되어 있고, 제3 트랜지스터 연결부(1733)는 오프닝(52)을 통해 제3 트랜지스터(T3)의 제2 전극(D3)과 전기적으로 연결되어 있다. 이에 따라, 제1 연결 전극(173)은 구동 트랜지스터(T1)의 게이트 전극(155)과 제3 트랜지스터(T3)의 제2 전극(D3)을 연결할 수 있다.
제1 게이트 전극 연결부(1732) 및 제3 트랜지스터 연결부(1733)는 불투명 도전체를 포함한다. 예를 들면, 알루미늄(Al), 구리(Cu), 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta) 등의 금속을 포함할 수 있다. 구체적으로, 상부층은 티타늄(Ti), 중간층은 알루미늄(Al), 하부층은 티타늄(Ti)으로 이루어진 삼중층일 수 있다.
반면, 제1 연결 전극(173)의 배선부(1731)는 투명 도전체를 포함하는 삼중층으로 구성될 수 있다. 상부층은 ITO(Indium Tin Oxide, InSnO), IZO(Indium Zinc Oxide, InZnO), IGZO(Indium Gallium Zinc Oxide, InGaZnO), AZO(Al-Zinc Oxide, AlZnO), GZO(Gallium-Zinc Oxide, GaZnO), 및 ITZO(Indium Tin Zinc Oxide, InSnZnO) 중 적어도 하나를 포함할 수 있고, 중간층은 은(Ag), 알루미늄(Al), 구리(Cu) 등을 포함할 수 있으며, 하부층은 ITO(Indium Tin Oxide, InSnO), IZO(Indium Zinc Oxide, InZnO), IGZO(Indium Gallium Zinc Oxide, InGaZnO), AZO(Al-Zinc Oxide, AlZnO), GZO(Gallium-Zinc Oxide, GaZnO), 및 ITZO(Indium Tin Zinc Oxide, InSnZnO) 중 적어도 하나를 포함할 수 있다. 중간층의 두께는 300Å 이하 일 수 있으며, 외부광을 투과시킬 수 있는 최적의 두께는 200Å 일 수 있다. 이에 따라, 제1 연결 전극(173)의 배선부(1731)는 기판(110) 하부로부터 유입되는 외부광의 투과율을 높일 수 있다.
제2 연결 전극(174)은 배선부(1741), 제4 트랜지스터 연결부(1742), 및 제1 초기화 연결부(1743)를 포함한다. 제2 연결 전극(174)의 배선부(1741)는 제4 트랜지스터 연결부(1742) 및 제1 초기화 연결부(1743)를 제외한 부분이다. 배선부(1741)는 제4 트랜지스터 연결부(1742) 및 제1 초기화 연결부(1743)와 직접 접촉할 수 있고, 전기적으로 연결될 수 있다.
제4 트랜지스터 연결부(1742)는 오프닝(54)을 통해 제4 트랜지스터(T4)의 제1 전극(S4)에 연결되어 있고, 제1 초기화 연결부(1743)는 오프닝(55)을 통해 제1 초기화 전압선(127)에 연결되어 있다. 이에 따라, 제2 연결 전극(174)은 제4 트랜지스터(T4)와 제1 초기화 전압선(127)을 연결할 수 있다.
제4 트랜지스터 연결부(1742) 및 제1 초기화 연결부(1743)는 불투명 도전체를 포함한다. 예를 들면, 알루미늄(Al), 구리(Cu), 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta) 등의 금속을 포함할 수 있다. 구체적으로, 상부층은 티타늄(Ti), 중간층은 알루미늄(Al), 하부층은 티타늄(Ti)으로 이루어진 삼중층일 수 있다.
반면, 제2 연결 전극(174)의 배선부(1741)는 투명 도전체를 포함하는 삼중층으로 구성될 수 있다. 상부층은 ITO(Indium Tin Oxide, InSnO), IZO(Indium Zinc Oxide, InZnO), IGZO(Indium Gallium Zinc Oxide, InGaZnO), AZO(Al-Zinc Oxide, AlZnO), GZO(Gallium-Zinc Oxide, GaZnO), 및 ITZO(Indium Tin Zinc Oxide, InSnZnO) 중 적어도 하나를 포함할 수 있고, 중간층은 은(Ag), 알루미늄(Al), 구리(Cu) 등을 포함할 수 있으며, 하부층은 ITO(Indium Tin Oxide, InSnO), IZO(Indium Zinc Oxide, InZnO), IGZO(Indium Gallium Zinc Oxide, InGaZnO), AZO(Al-Zinc Oxide, AlZnO), GZO(Gallium-Zinc Oxide, GaZnO), 및 ITZO(Indium Tin Zinc Oxide, InSnZnO) 중 적어도 하나를 포함할 수 있다. 중간층의 두께는 300Å 이하 일 수 있으며, 외부광을 투과시킬 수 있는 최적의 두께는 200Å 일 수 있다. 이에 따라, 제2 연결 전극(174)의 배선부(1741)는 기판(110) 하부로부터 유입되는 외부광의 투과율을 높일 수 있다.
제3 연결 전극(176)은 배선부(1761), 제2 초기화 연결부(1762), 및 제7 트랜지스터 연결부(1763)를 포함한다. 제3 연결 전극(176)의 배선부(1761)는 제2 초기화 연결부(1762) 및 제7 트랜지스터 연결부(1763)를 제외한 부분이다. 배선부(1761)는 제2 초기화 연결부(1762) 및 제7 트랜지스터 연결부(1763)와 직접 접촉할 수 있고, 전기적으로 연결될 수 있다.
제2 초기화 연결부(1762)는 오프닝(59)을 통해 제2 초기화 전압선(128)에 연결되어 있고, 제7 트랜지스터 연결부(1763)는 오프닝(60)을 통해 제7 트랜지스터(T7)의 제2 전극(D7)에 연결되어 있다. 이에 따라, 제3 연결 전극(176)은 제7 트랜지스터(T7)와 제2 초기화 전압선(128)을 연결할 수 있다.
제2 초기화 연결부(1762) 및 제7 트랜지스터 연결부(1763)는 불투명 도전체를 포함한다. 예를 들면, 알루미늄(Al), 구리(Cu), 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta) 등의 금속을 포함할 수 있다. 구체적으로, 상부층은 티타늄(Ti), 중간층은 알루미늄(Al), 하부층은 티타늄(Ti)으로 이루어진 삼중층일 수 있다.
반면, 제3 연결 전극(176)의 배선부(1761)는 투명 도전체를 포함하는 삼중층으로 구성될 수 있다. 상부층은 ITO(Indium Tin Oxide, InSnO), IZO(Indium Zinc Oxide, InZnO), IGZO(Indium Gallium Zinc Oxide, InGaZnO), AZO(Al-Zinc Oxide, AlZnO), GZO(Gallium-Zinc Oxide, GaZnO), 및 ITZO(Indium Tin Zinc Oxide, InSnZnO) 중 적어도 하나를 포함할 수 있고, 중간층은 은(Ag), 알루미늄(Al), 구리(Cu) 등을 포함할 수 있으며, 하부층은 ITO(Indium Tin Oxide, InSnO), IZO(Indium Zinc Oxide, InZnO), IGZO (Indium Gallium Zinc Oxid, InGaZnO), AZO(Al-Zinc Oxide, AlZnO), GZO(Gallium-Zinc Oxide, GaZnO), 및 ITZO(Indium Tin Zinc Oxide, InSnZnO) 중 적어도 하나를 포함할 수 있다. 중간층의 두께는 300Å 이하 일 수 있으며, 외부광을 투과시킬 수 있는 최적의 두께는 200Å 일 수 있다. 이에 따라, 제3 연결 전극(176)의 배선부(1761)는 기판(110) 하부로부터 유입되는 외부광의 투과율을 높일 수 있다.
애노드 연결 전극(175)은 제6 트랜지스터 연결부(1752)를 포함한다. 제6 트랜지스터 연결부(1752)는 오프닝(58)을 통해 제6 트랜지스터(T6)의 제2 전극(D6)에 연결될 수 있다. 또한, 애노드 연결 전극(175)은 오프닝(81)을 통해 화소 전극(191)과 연결될 수 있다. 애노드 연결 전극(175)에서 화소 전극(191)과 연결되는 오프닝(81)은 제6 트랜지스터 연결부(1752)와 중첩할 수 있고, 중첩하지 않게 위치할 수도 있다.
애노드 연결 전극(175)은 각 부화소(PX1, PX2, PX3)에서 다른 형상으로 구현될 수 있다. 도 6에 도시된 바와 같이, 제1 부화소(PX1)에서 섬 형상으로 구현될 수 있고, 제2 부화소(PX2)에서 오프닝(81)의 아래측으로 길게 연장되어 오프닝(58)이 위치하도록 긴 막대 형상으로 구현될 수 있으며, 제3 부화소(PX3)에서 오프닝(81)과 오프닝(58)이 인접하여 위치하고, 오프닝(58) 위측으로 길게 연장된 긴 막대 형상으로 구현될 수 있다.
오프닝(58)을 둘러싸는 제6 트랜지스터 연결부(1752)는 불투명 도전체를 포함한다. 예를 들면, 알루미늄(Al), 구리(Cu), 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta) 등의 금속을 포함할 수 있다. 구체적으로, 상부층은 티타늄(Ti), 중간층은 알루미늄(Al), 하부층은 티타늄(Ti)으로 이루어진 삼중층일 수 있다.
반면, 애노드 연결 전극(175)에서 제6 트랜지스터 연결부(1752)를 제외한 막대 형상 부분은 투명 도전체를 포함하는 삼중층으로 구성될 수 있다. 상부층은 ITO(Indium Tin Oxide, InSnO), IZO(Indium Zinc Oxide, InZnO), IGZO(Indium Gallium Zinc Oxide, InGaZnO), AZO(Al-Zinc Oxide, AlZnO), GZO(Gallium-Zinc Oxide, GaZnO), 및 ITZO(Indium Tin Zinc Oxide, InSnZnO) 중 적어도 하나를 포함할 수 있고, 중간층은 은(Ag), 알루미늄(Al), 구리(Cu) 등을 포함할 수 있으며, 하부층은 ITO(Indium Tin Oxide, InSnO), IZO(Indium Zinc Oxide, InZnO), IGZO (Indium Gallium Zinc Oxide, InGaZnO), AZO(Al-Zinc Oxide, AlZnO), GZO(Gallium-Zinc Oxide, GaZnO), 및 ITZO(Indium Tin Zinc Oxide, InSnZnO) 중 적어도 하나를 포함할 수 있다. 중간층의 두께는 300Å 이하 일 수 있으며, 외부광을 투과시킬 수 있는 최적의 두께는 200Å 일 수 있다. 이에 따라, 애노드 연결 전극(175)은 기판(110) 하부로부터 유입되는 외부광의 투과율을 높일 수 있다.
즉, 일 실시예에 따른 표시 장치에서, 제2 표시 영역(DA2)에 위치하는 각각의 연결 전극(173, 174, 175, 176)의 배선부는 상부층이 ITO를 포함하고, 중간층이 은(Ag)을 포함하며, 하부층이 ITO를 포함하는 삼중층일 수 있다. 각각의 연결 전극(173, 174, 175, 176)의 배선부는 상부층 및 하부층이 투명 금속(ITO)을 포함하고, 중간층이 두께가 300Å 이하인 은(Ag)을 포함함으로써, 전체적으로 투명 도전체가 될 수 있다.
제2 표시 영역(DA2)에 위치하는 각각의 연결부는 상부층은 티타늄(Ti), 중간층은 알루미늄(Al), 하부층은 티타늄(Ti)으로 이루어진 삼중층일 수 있다.
데이터 도전체 위에는 평탄화층(180)이 위치한다.
평탄화층(180) 위에는 화소 전극(191)이 위치한다. 도 12에는 화소 전극(191)이 도시되어 있다.
화소 전극(191)은 대략 마름모 형상일 수 있다. 또한, 각 부화소(PX1, PX2, PX3)에서 제6 트랜지스터(T6)와 연결되는 오프닝(81)의 위치에 따라 다른 형상으로 구현될 수 있다. 예를 들어, 제1 부화소(PX1)에서는 오프닝(81)이 마름모의 아래 꼭지점 일측에 위치하여, 아래 꼭지점에서 일부 확장된 다각형일 수 있다. 제2 부화소(PX2)에서는 오프닝(81)이 마름모의 아래 꼭지점 아래에 이격하여 위치하여, 아래 꼭지점에서 제2 방향(y)으로 연장된 긴 직사각형을 포함하는 다각형일 수 있다. 제3 부화소(PX3)에서는 오프닝(81)이 마름모의 아래 꼭지점 아래에 인접하여 위치하여, 아래 꼭지점에서 제2 방향(y)으로 일부 연장된 사각형을 포함하는 다각형일 수 있다.
화소 전극(191)은 평탄화층(180)의 오프닝(81)을 통해 애노드 연결 전극(175)과 전기적으로 연결될 수 있다. 이에 따라, 화소 전극(191)은 애노드 연결 전극(175)을 통해 제6 트랜지스터(T6)와 연결될 수 있고, 구동 트랜지스터(T1)의 출력 전류를 전달받을 수 있다.
화소 전극(191)은 전체적으로 투명 도전체를 포함하는 삼중층으로 구성될 수 있다. 상부층은 ITO(Indium Tin Oxide, InSnO), IZO(Indium Zinc Oxide, InZnO), IGZO(Indium Gallium Zinc Oxide, InGaZnO), AZO(Al-Zinc Oxide, AlZnO), GZO(Gallium-Zinc Oxide, GaZnO), 및 ITZO(Indium Tin Zinc Oxide, InSnZnO) 중 적어도 하나를 포함할 수 있고, 중간층은 은(Ag), 알루미늄(Al), 구리(Cu) 등을 포함할 수 있으며, 하부층은 ITO(Indium Tin Oxide, InZnO), IZO(Indium Zinc Oxide, InZnO), IGZO(Indium Gallium Zinc Oxide, InGaZnO), AZO(Al-Zinc Oxide, AlZnO), GZO(Gallium-Zinc Oxide, GaZnO), 및 ITZO(Indium Tin Zinc Oxide, InSnZnO) 중 적어도 하나를 포함할 수 있다. 중간층의 두께는 300Å 이하 일 수 있으며, 외부광을 투과시킬 수 있는 최적의 두께는 200Å 일 수 있다. 이에 따라, 화소 전극(191)은 기판(110) 하부로부터 유입되는 외부광의 투과율을 높일 수 있다.
즉, 일 실시예에 따른 표시 장치에서, 제2 표시 영역(DA2)에 위치하는 화소 전극(191)은 상부층이 ITO를 포함하고, 중간층이 은(Ag)을 포함하며, 하부층이 ITO를 포함하는 삼중층일 수 있다. 제1 표시 영역(DA1)에 위치하는 화소 전극(191)도 상부층이 ITO를 포함하고, 중간층이 은(Ag)을 포함하며, 하부층이 ITO를 포함하는 삼중층일 수 있다. 그러나, 제2 표시 영역(DA2)에 위치하는 화소 전극(191)의 은(Ag)의 두께는 제1 표시 영역(DA1)에 위치하는 화소 전극(191)의 은(Ag) 보다 얇을 수 있다. 여기서, 제2 표시 영역(DA2)에 위치하는 화소 전극(191)의 적절한 두께는 200Å 일 수 있다.
실시예에 따라 화소 전극(191)은 불투명한 부분을 포함할 수 있다. 불투명한 화소 전극(191)은 상부층이 ITO를 포함하고, 중간층이 은(Ag)을 포함하며, 하부층이 ITO를 포함하는 삼중층일 수 있다. 제2 표시 영역(DA2)의 화소 전극(191)의 중간층의 두께는 도 5에 도시된 제1 표시 영역(DA1)에 위치하는 화소 전극(191)의 중간층의 두께와 동일할 수 있다. 제2 표시 영역(DA2)에서 화소 전극(191)의 두께가 제1 표시 영역(DA1)에서의 화소 전극(191)의 두께와 동일하더라도, 화소 전극(191)은 평탄화층(180)의 오프닝(81)을 통해 투명한 애노드 연결 전극(175) 및 투명한 제6 트랜지스터(T6)의 제2 전극(D6)과 연결될 수 있으므로, 기판(110) 하부로부터 유입되는 외부광의 투과율을 높일 수 있다.
화소 전극(191) 위에는 격벽(미도시)이 위치할 수 있다. 격벽에는 오프닝이 형성되어, 오프닝을 통해 화소 전극(191)과 중첩할 수 있다. 격벽의 오프닝에는 발광층이 위치할 수 있다. 도 12에 도시된 화소 전극(191) 내에 위치하는 마름모 형상은 발광층(360)일 수 있다. 발광층(360) 위에는 공통 전극(미도시)이 위치할 수 있다. 화소 전극(191), 발광층(360) 및 공통 전극은 발광 다이오드(LED)를 구성할 수 있다.
도 13을 참고하면, 하나의 화소(PX)에는 복수의 신호선(127, 151, 152, 153, 154, 171, 172, 741)이 연결되어 있다. 복수의 신호선은 초기화 전압선(127), 스캔선(151), 전단 스캔선(152), 발광 제어선(153), 바이패스 제어선(154), 데이터선(171), 구동 전압선(172) 및 공통 전압선(741)을 포함한다.
스캔선(151)은 게이트 구동부(도시되지 않음)에 연결되어 스캔 신호(Sn)를 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)에 전달한다. 전단 스캔선(152)은 게이트 구동부에 연결되어 전단에 위치하는 화소(PX)에 인가되는 전단 스캔 신호(Sn-1)를 제4 트랜지스터(T4)에 전달한다. 발광 제어선(153)은 발광 제어부(도시되지 않음)에 연결되어 있으며, 발광 다이오드(LED)가 발광하는 시간을 제어하는 발광 제어 신호(EM)를 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)에 전달한다. 바이패스 제어선(154)은 바이패스 신호(GB)를 제7 트랜지스터(T7)에 전달한다.
데이터선(171)은 데이터 구동부(도시되지 않음)에서 생성되는 데이터 전압(Dm)를 전달하는 배선으로 데이터 전압(Dm)에 따라 발광 다이오드(LED)가 발광하는 휘도가 변한다. 구동 전압선(172)은 구동 전압(ELVDD)을 인가하며, 초기화 전압선(127)은 구동 트랜지스터(T1)를 초기화하는 초기화 전압(Vint)을 전달하며, 공통 전압선(741)은 공통 전압(ELVSS)을 인가한다. 구동 전압선(172), 초기화 전압선(127) 및 공통 전압선(741)에는 각각 일정한 전압이 인가될 수 있다.
구동 트랜지스터(T1)는 인가되는 데이터 전압(Dm)에 따라서 출력되는 전류의 크기를 조절하는 트랜지스이다. 구동 트랜지스터(T1)의 제1 전극(S1)은 제5 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있다. 또한, 구동 트랜지스터(T1)의 제1 전극(S1)은 제2 트랜지스터(T2)의 제2 전극(D2)과도 연결되어 데이터 전압(Dm)도 인가 받는다. 제2 전극(D1)은 제6 트랜지스터(T6)를 경유하여 발광 다이오드(LED)의 애노드(Anode)와 연결되어 있다. 한편, 게이트 전극(G1)은 유지 축전기(Cst)의 일 전극(제2 유지 전극(E2))과 연결되어 있다. 이에 유지 축전기(Cst)에 저장된 전압에 따라서 게이트 전극(G1)의 전압이 변하고 그에 따라 구동 트랜지스터(T1)가 출력하는 구동 전류(Id)가 변경된다.
제2 트랜지스터(T2)는 데이터 전압(Dm)을 화소(PX)내로 받아들이는 트랜지스터이다. 게이트 전극(G2)은 스캔선(151)과 연결되어 있고, 제1 전극(S2)은 데이터선(171)과 연결되어 있다. 제2 트랜지스터(T2)의 제2 전극(D2)은 구동 트랜지스터(T1)의 제1 전극(S1)과 연결되어 있다. 스캔선(151)을 통해 전달되는 스캔 신호(Sn)에 따라 제2 트랜지스터(T2)가 켜지면, 데이터선(171)을 통해 전달되는 데이터 전압(Dm)이 구동 트랜지스터(T1)의 제1 전극(S1)으로 전달된다.
제3 트랜지스터(T3)는 데이터 전압(Dm)이 구동 트랜지스터(T1)를 거쳐 변화된 보상 전압(Dm + Vth의 전압)이 유지 축전기(Cst)의 제2 유지 전극(E2)에 전달되도록 하는 트랜지스터이다. 게이트 전극(G3)이 스캔선(151)과 연결되어 있고, 제1 전극(S3)이 구동 트랜지스터(T1)의 제2 전극(D1)과 연결되어 있다. 제3 트랜지스터(T3)의 제2 전극(D3)은 유지 축전기(Cst)의 제2 유지 전극(E2) 및 구동 트랜지스터(T1)의 게이트 전극(G1)과 연결되어 있다. 제3 트랜지스터(T3)는 스캔선(151)을 통해 전달받은 스캔 신호(Sn)에 따라 켜져서 구동 트랜지스터(T1)의 게이트 전극(G1)과 제2 전극(D1)을 연결시키고, 구동 트랜지스터(T1)의 제2 전극(D1)과 유지 축전기(Cst)의 제2 유지 전극(E2)도 연결시킨다.
제4 트랜지스터(T4)는 구동 트랜지스터(T1)의 게이트 전극(G1) 및 유지 축전기(Cst)의 제2 유지 전극(E2)을 초기화시킨다. 게이트 전극(G4)은 전단 스캔선(152)과 연결되어 있고, 제1 전극(S4)은 초기화 전압선(127)과 연결되어 있다. 제4 트랜지스터(T4)의 제2 전극(D4)은 유지 축전기(Cst)의 제2 유지 전극(E2) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 연결되어 있다.
제5 트랜지스터(T5)는 구동 전압(ELVDD)을 구동 트랜지스터(T1)에 전달시킨다. 게이트 전극(G5)은 발광 제어선(153)과 연결되어 있고, 제1 전극(S5)은 구동 전압선(172)과 연결되어 있다. 제5 트랜지스터(T5)의 제2 전극(D5)은 구동 트랜지스터(T1)의 제1 전극(S1)과 연결되어 있다.
제6 트랜지스터(T6)는 구동 트랜지스터(T1)에서 출력되는 구동 전류(Id)를 발광 다이오드(LED)로 전달한다. 게이트 전극(G6)은 발광 제어선(153)과 연결되어 있고, 제1 전극(S6)은 구동 트랜지스터(T1)의 제2 전극(D1)과 연결되어 있다. 제6 트랜지스터(T6)의 제2 전극(D6)은 발광 다이오드(LED)의 애노드(Anode)와 연결되어 있다.
제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 발광 제어선(153)을 통해 전달받은 발광 제어 신호(EM)에 따라 동시에 켜지며, 제5 트랜지스터(T5)를 통하여 구동 전압(ELVDD)이 구동 트랜지스터(T1)의 제1 전극(S1)에 인가되면, 구동 트랜지스터(T1)의 게이트 전극(G1)의 전압에 따라 구동 트랜지스터(T1)가 구동 전류(Id)를 출력한다. 출력된 구동 전류(Id)는 제6 트랜지스터(T6)를 통하여 발광 다이오드(LED)에 전달된다. 발광 다이오드(LED)에 전류(Iled)가 흐르게 되면서 발광 다이오드(LED)가 빛을 방출한다.
제7 트랜지스터(T7)는 발광 다이오드(LED)의 애노드를 초기화시킨다. 게이트 전극(G7)은 바이패스 제어선(154)과 연결되어 있고, 제1 전극(S7)은 발광 다이오드(LED)의 애노드(Anode)와 연결되어 있고, 제2 전극(D7)은 초기화 전압선(127)과 연결되어 있다. 바이패스 신호(GB)에 따라 제7 트랜지스터(T7)가 턴 온 되면 초기화 전압(Vint)이 발광 다이오드(LED)의 애노드로 인가되어 초기화된다.
유지 축전기(Cst)의 제1 유지 전극(E1)은 구동 전압선(172)과 연결되어 있으며, 제2 유지 전극(E2)은 구동 트랜지스터(T1)의 게이트 전극(G1), 제3 트랜지스터(T3)의 제2 전극(D3) 및 제4 트랜지스터(T4)의 제2 전극(D4)과 연결되어 있다. 그 결과 제2 유지 전극(E2)은 구동 트랜지스터(T1)의 게이트 전극(G1)의 전압을 결정하며, 제3 트랜지스터(T3)의 제2 전극(D3)을 통하여 데이터 전압(Dm)을 인가 받거나, 제4 트랜지스터(T4)의 제2 전극(D4)을 통하여 초기화 전압(Vint)을 인가 받는다.
한편, 발광 다이오드(LED)의 애노드(Anode)는 제6 트랜지스터(T6)의 제2 전극(D6) 및 제7 트랜지스터(T7)의 제1 전극(S7)과 연결되어 있으며, 캐소드(Cathode)는 공통 전압(ELVSS)을 전달하는 공통 전압선(741)과 연결되어 있다.
도 13의 실시예에서 화소 회로는 7개의 트랜지스터(T1-T7)와 1개의 축전기(Cst)를 포함하지만 이에 제한되지 않으며, 트랜지스터의 수와 축전기의 수, 그리고 이들의 연결은 다양하게 변경 가능하다.
이하에서는 도 14를 참고하여, 일 실시예에 따른 표시 장치에서 투과율 개선 효과를 설명한다.
도 14는 일 실시예에 따른 표시 장치의 투명한 도전체의 두께에 따른 투과율 개선 효과를 설명하기 위한 그래프이다
도 14에는 상부층은 ITO, 중간층은 은(Ag), 하부층은 ITO로 구성된 투명 도전체를 열처리하여, 파장에 따른 투과율이 도시되어 있다. 본 실시예에서, 이러한 투명 도전체는 전술한 제1 게이트 도전체, 제2 게이트 도전체, 데이터 도전체의 배선부 및 화소 전극일 수 있다.
하기의 표 1은 파장에 투과율이 도시되어 있다.
도전체(Å) 투과율(380-780 nm)
평균 450 nm(%) 550 nm(%) 650 nm(%)
IT070/Ag30/ITO70(열처리) 88.8 91.5 90.4 88.1
ITO70/Ag50/ITO70(열처리) 86.5 92.6 89.9 83.9
IT070/Ag70/ITO70(열처리) 77.97 89.8 82.0 72.0
IT070/Ag90/ITO70(열처리) 71.2 86.4 75.4 63.3
상기의 표 1과 함께 도 14를 참고하면, 투명 도전체에서는 은(Ag)의 두께가 얇아질수록 평균 투과율 및 각 파장에서의 투과율이 높아졌음을 확인할 수 있다.이에 따라, 일 실시예에서는 제1 게이트 도전체, 제2 게이트 도전체, 데이터 도전체의 배선부, 및 화소 전극이 투명 도전체를 포함함으로써, 투과율을 개선할 수 있다.
또한, 투명 도전체를 포함하는 일 실시예에 따른 표시 장치에서는, 두께가 300Å 이하에 해당하는 은(Ag)을 포함하여, 낮은 저항을 확보하여 신호 지연을 방지할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 기판 130: 반도체층
141: 제1 절연층 142: 제2 절연층
160: 제3 절연층 180: 평탄화층
151: 스캔선 152: 전단 스캔선
153: 발광 제어선 154: 바이패스선
155: 제1 게이트 전극 126: 유지 전극
127, 128: 초기화 전압선 171: 데이터선
172: 구동 전압선 173: 제1 연결 전극
174: 제2 연결 전극 175: 애노드 연결 전극
176: 제3 연결 전극 191: 화소 전극

Claims (20)

  1. 제1 표시 영역 및 제2 표시 영역을 포함하는 기판;
    상기 제2 표시 영역에 중첩하는 광학 소자;
    상기 기판 위에 위치하는 반도체층;
    상기 반도체층을 덮도록 위치하는 제1 절연층;
    상기 제1 절연층 위에 위치하는 게이트 도전체;
    상기 게이트 도전체를 덮도록 위치하는 제2 절연층;
    상기 제2 절연층 위에 위치하는 데이터 도전체;
    상기 데이터 도전체를 덮도록 위치하는 제3 절연층; 및
    상기 데이터 도전체 위에 위치하는 화소 전극을 포함하고,
    상기 제1 표시 영역에 위치하는 상기 데이터 도전체는 불투명 도전체를 포함하고,
    상기 제2 표시 영역에 위치하는 상기 데이터 도전체는 동일한 절연층위에 위치하고, 상기 반도체층과 연결되는 소스 연결부, 드레인 연결부, 및 배선부를 포함하고,
    상기 배선부는 투명 도전체이고, 상기 소스 연결부 및 상기 드레인 연결부는 불투명 도전체를 포함하며,
    상기 배선부는 상기 소스 연결부 또는 상기 드레인 연결부를 통하여 상기 반도체층과 연결되어 있는 표시 장치.
  2. 삭제
  3. 제1항에서,
    상기 투명 도전체는 상부층, 중간층 및 하부층을 포함하는 삼중층으로 구성되고,
    상기 상부층 및 상기 하부층은 ITO, IZO, IGZO, AZO, GZO, 및 ITZO 중 적어도 하나를 포함하고,
    상기 중간층은 은(Ag), 구리(Cu), 알루미늄(Al) 중 적어도 하나를 포함하는 표시 장치.
  4. 제3항에서,
    상기 중간층의 두께는 300Å 이하인 표시 장치.
  5. 제1항에서,
    상기 소스 연결부 및 상기 드레인 연결부는 상부층 및 하부층은 티타늄(Ti)을 포함하고, 중간층은 알루미늄(Al)을 포함하는 삼중층으로 구성된 표시 장치.
  6. 제3항에서,
    상기 화소 전극은 상기 상부층, 상기 중간층, 및 상기 하부층을 포함하는 상기 삼중층으로 구성된 표시 장치.
  7. 제3항에서,
    상기 게이트 도전체는 상기 상부층, 상기 중간층, 및 상기 하부층을 포함하는 상기 삼중층으로 구성된 표시 장치.
  8. 제1항에서,
    상기 제1 표시 영역에 위치하는 상기 데이터 도전체는 상부층 및 하부층은 티타늄(Ti)을 포함하고, 중간층은 알루미늄(Al)을 포함하는 삼중층으로 구성된 표시 장치.
  9. 제1항에서,
    상기 제2 표시 영역은 투과 영역을 포함하는 표시 장치.
  10. 제1 표시 영역 및 제2 표시 영역을 포함하는 기판;
    상기 제2 표시 영역에 중첩하는 광학 소자;
    상기 기판 위에 위치하고, 제1 방향으로 연장된 스캔선;
    상기 제1 방향과 수직인 제2 방향으로 연장된 데이터선 및 구동 전압선;
    상기 구동 전압선과 전기적으로 연결되어 있는 제1 전극 및 제1 게이트 전극을 포함하는 구동 트랜지스터;
    상기 데이터선과 연결되어 있는 제1 전극을 포함하는 제2 트랜지스터; 및
    상기 구동 트랜지스터와 전기적으로 연결되어 있는 화소 전극을 포함하고,
    상기 제1 표시 영역에 위치하는 상기 데이터선 및 상기 구동 전압선은 불투명 도전체를 포함하고,
    상기 제2 표시 영역에 위치하는 상기 데이터선은 동일한 절연층 위에 위치하며, 상기 제2 방향으로 연장된 배선부, 및 상기 제2 트랜지스터의 상기 제1 전극과 연결되어 있는 제2 트랜지스터 연결부를 포함하고,
    상기 데이터선의 상기 배선부는 투명 도전체이고, 상기 제2 트랜지스터 연결부는 상기 불투명 도전체를 포함하며,
    상기 데이터선의 상기 배선부는 상기 제2 트랜지스터 연결부를 통하여 상기 제2 트랜지스터와 연결되어 있는 표시 장치.
  11. 제10항에서,
    상기 투명 도전체는 상부층, 중간층 및 하부층을 포함하는 삼중층으로 구성되고,
    상기 상부층 및 상기 하부층은 ITO, IZO, IGZO, AZO, GZO, 및 ITZO 중 적어도 하나를 포함하고,
    상기 중간층은 은(Ag), 구리(Cu), 알루미늄(Al) 중 적어도 하나를 포함하며,
    상기 중간층의 두께는 300Å 이하인 표시 장치.
  12. 제11항에서,
    상기 제2 트랜지스터 연결부는 상부층 및 하부층은 티타늄(Ti)을 포함하고, 중간층은 알루미늄(Al)을 포함하는 삼중층으로 구성된 표시 장치.
  13. 제10항에서,
    상기 구동 전압선과 연결되어 있는 제1 전극을 포함하는 제5 트랜지스터를 더 포함하며,
    상기 제2 표시 영역에 위치하는 상기 구동 전압선은 상기 제1 방향으로 연장된 가로 배선부, 상기 제2 방향으로 연장된 세로 배선부, 섬형 전극 연결부, 유지 전극 연결부, 및 제5 트랜지스터 연결부를 포함하며,
    상기 구동 전압선의 가로 배선부 및 세로 배선부는 상기 투명 도전체이고,
    상기 섬형 전극 연결부, 상기 유지 전극 연결부, 및 상기 제5 트랜지스터 연결부는 상기 불투명 도전체를 포함하는 표시 장치.
  14. 제1 표시 영역 및 제2 표시 영역을 포함하는 기판;
    상기 제2 표시 영역에 중첩하는 광학 소자;
    상기 기판 위에 위치하고, 제1 방향으로 연장된 스캔선;
    상기 제1 방향과 수직인 제2 방향으로 연장된 데이터선 및 구동 전압선;
    상기 구동 전압선과 전기적으로 연결되어 있는 제1 전극 및 제1 게이트 전극을 포함하는 구동 트랜지스터;
    상기 데이터선과 연결되어 있는 제1 전극을 포함하는 제2 트랜지스터;
    상기 구동 전압선과 연결되어 있는 제1 전극을 포함하는 제5 트랜지스터; 및
    상기 구동 트랜지스터와 전기적으로 연결되어 있는 화소 전극을 포함하고,
    상기 제1 표시 영역에 위치하는 상기 데이터선 및 상기 구동 전압선은 불투명 도전체를 포함하고,
    상기 제2 표시 영역에 위치하는 상기 데이터선 및 상기 구동 전압선 중 적어도 하나의 일부는 투명 도전체이고,
    상기 구동 전압선은 상기 제1 방향으로 연장된 가로 배선부, 상기 제2 방향으로 연장된 세로 배선부, 섬형 전극 연결부, 유지 전극 연결부, 및 제5 트랜지스터 연결부를 포함하는 표시 장치.
  15. 제14항에서,
    상기 구동 전압선의 가로 배선부 및 세로 배선부는 상기 투명 도전체이고,
    상기 섬형 전극 연결부, 상기 유지 전극 연결부, 및 상기 제5 트랜지스터 연결부는 상기 불투명 도전체를 포함하는 표시 장치.
  16. 제15항에서,
    상기 가로 배선부는 상기 유지 전극 연결부와 직접 접촉하여 전기적으로 연결되는 표시 장치.
  17. 제16항에서,
    상기 유지 전극은 상기 제1 게이트 전극과 절연층을 사이에 두고 유지 축전기를 구성하는 표시 장치.
  18. 제15항에서,
    상기 세로 배선부는 제1 세로 배선부 및 제2 세로 배선부를 포함하고,
    상기 제1 세로 배선부는 상기 섬형 전극 연결부와 직접 접촉하여 전기적으로 연결되고,
    상기 제2 세로 배선부는 상기 제5 트랜지스터 연결부와 직접 접촉하여 전기적으로 연결되는 표시 장치.
  19. 제18항에서,
    상기 섬형 전극 연결부는 절연층의 오프닝을 통해 섬형 전극과 전기적으로 연결되어 있는 표시 장치.
  20. 제18항에서,
    상기 제5 트랜지스터 연결부는 절연층의 오프닝을 통해 상기 제5 트랜지스터의 제1 전극과 전기적으로 연결되어 있는 표시 장치.
KR1020200066614A 2020-06-02 2020-06-02 표시 장치 Active KR102782859B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200066614A KR102782859B1 (ko) 2020-06-02 2020-06-02 표시 장치
US17/144,210 US11495624B2 (en) 2020-06-02 2021-01-08 Display device
CN202110339422.1A CN113764466A (zh) 2020-06-02 2021-03-30 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200066614A KR102782859B1 (ko) 2020-06-02 2020-06-02 표시 장치

Publications (2)

Publication Number Publication Date
KR20210149958A KR20210149958A (ko) 2021-12-10
KR102782859B1 true KR102782859B1 (ko) 2025-03-17

Family

ID=78705424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200066614A Active KR102782859B1 (ko) 2020-06-02 2020-06-02 표시 장치

Country Status (3)

Country Link
US (1) US11495624B2 (ko)
KR (1) KR102782859B1 (ko)
CN (1) CN113764466A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220072109A (ko) 2020-11-24 2022-06-02 삼성디스플레이 주식회사 표시 장치
WO2022241713A1 (zh) * 2021-05-20 2022-11-24 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板及显示装置
KR20230076904A (ko) * 2021-11-22 2023-06-01 삼성디스플레이 주식회사 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190097161A1 (en) * 2014-07-11 2019-03-28 Lg Display Co., Ltd. Organic light-emitting diode display device and method of fabricating the same
US20200020737A1 (en) * 2017-04-27 2020-01-16 Guangdong Oppo Mobile Telecommunications Corp., Ltd. Display Screen, Display Module, and Terminal
US20200058728A1 (en) * 2018-08-17 2020-02-20 Samsung Display Co., Ltd. Display panel

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102570000B1 (ko) 2016-03-03 2023-08-23 삼성전자주식회사 디스플레이를 제어하는 전자 장치 및 이의 동작 방법
KR20170113066A (ko) 2016-03-24 2017-10-12 삼성전자주식회사 디스플레이를 가진 전자 장치 및 그의 이미지 표시 방법
US10587738B2 (en) 2017-01-26 2020-03-10 Guangdong Oppo Mobile Telecommunications Corp., Ltd. Display module and electronic device
CN206451466U (zh) 2017-02-14 2017-08-29 广东欧珀移动通信有限公司 显示屏及电子装置
CN108010947B (zh) * 2017-11-29 2021-01-08 上海天马有机发光显示技术有限公司 一种有机发光显示面板和有机发光显示装置
KR102391961B1 (ko) 2018-01-29 2022-04-28 삼성전자주식회사 플렉서블 디스플레이를 포함하는 전자 장치
KR102664717B1 (ko) 2018-04-13 2024-05-10 삼성전자 주식회사 표시 영역에 의해 둘러싸인 홀 영역을 우회하는 복수의 배선들을 포함하는 디스플레이 및 이를 포함하는 전자 장치
WO2020185446A1 (en) * 2019-03-08 2020-09-17 Array Photonics, Inc. Electronic devices having displays with infrared components behind the displays
CN110969949A (zh) * 2019-11-29 2020-04-07 武汉华星光电技术有限公司 复合型显示屏、复合型显示屏模块和其显示控制方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190097161A1 (en) * 2014-07-11 2019-03-28 Lg Display Co., Ltd. Organic light-emitting diode display device and method of fabricating the same
US20200020737A1 (en) * 2017-04-27 2020-01-16 Guangdong Oppo Mobile Telecommunications Corp., Ltd. Display Screen, Display Module, and Terminal
US20200058728A1 (en) * 2018-08-17 2020-02-20 Samsung Display Co., Ltd. Display panel

Also Published As

Publication number Publication date
US20210375943A1 (en) 2021-12-02
KR20210149958A (ko) 2021-12-10
US11495624B2 (en) 2022-11-08
CN113764466A (zh) 2021-12-07

Similar Documents

Publication Publication Date Title
US12256614B2 (en) Display apparatus
KR102668610B1 (ko) 표시 장치
KR102792464B1 (ko) 표시 장치
TWI745991B (zh) 顯示設備
CN109216417B (zh) 显示装置
KR20210022818A (ko) 표시 장치
KR20190132603A (ko) 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
KR20190131254A (ko) 전계발광 표시장치
EP3624190B1 (en) Display device
KR102782859B1 (ko) 표시 장치
US11721276B2 (en) Display device
CN113129771B (zh) 显示装置
CN113272969B (zh) 有机发光显示装置
KR102851627B1 (ko) 표시 장치
KR20220038649A (ko) 표시장치
KR20220072109A (ko) 표시 장치
US12161030B2 (en) Light emitting display device with transistor in transparent display area
KR20220149841A (ko) 표시 장치
KR20220089776A (ko) 투명 표시 장치 및 이를 포함하는 타일드 표시 장치
EP4181650A1 (en) Light emitting display device
KR102740273B1 (ko) 유기발광표시장치
KR20220111817A (ko) 표시 장치 및 그 제조 방법
KR20220077323A (ko) 표시 장치
US20230232676A1 (en) Display apparatus
KR20240122654A (ko) 발광 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20200602

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20230522

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20200602

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240806

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20241011

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20241213

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20250312

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20250312

End annual number: 3

Start annual number: 1

PG1601 Publication of registration