KR102783687B1 - Semiconductor light emitting devices and display devices - Google Patents
Semiconductor light emitting devices and display devices Download PDFInfo
- Publication number
- KR102783687B1 KR102783687B1 KR1020247011721A KR20247011721A KR102783687B1 KR 102783687 B1 KR102783687 B1 KR 102783687B1 KR 1020247011721 A KR1020247011721 A KR 1020247011721A KR 20247011721 A KR20247011721 A KR 20247011721A KR 102783687 B1 KR102783687 B1 KR 102783687B1
- Authority
- KR
- South Korea
- Prior art keywords
- light
- electrode
- emitting element
- semiconductor light
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
- H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
- H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/83—Electrodes
- H10H20/831—Electrodes characterised by their shape
- H10H20/8314—Electrodes characterised by their shape extending at least partially onto an outer side surface of the bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/83—Electrodes
- H10H20/832—Electrodes characterised by their material
- H10H20/835—Reflective materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/8506—Containers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
- H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
- H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
- H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
반도체 발광 소자는 발광부와, 발광부의 하부 및 측부 상에 제1 전극과, 발광부의 상부 상에 제2 전극과, 발광부의 측부 상에 복수의 트렌치와, 발광부의 측부 상에 패시베이션층을 포함하고, 패시베이션층의 끝단은 복수의 트렌치 중 하나의 트렌치에 위치될 수 있다. A semiconductor light emitting device includes a light emitting portion, a first electrode on a lower portion and a side portion of the light emitting portion, a second electrode on an upper portion of the light emitting portion, a plurality of trenches on the side portion of the light emitting portion, and a passivation layer on the side portion of the light emitting portion, wherein an end of the passivation layer can be positioned in one of the plurality of trenches.
Description
실시예는 반도체 발광 소자 및 디스플레이 장치에 관한 것이다.The invention relates to semiconductor light-emitting devices and display devices.
디스플레이 장치는 발광 다이오드(Light Emitting Diode)와 같은 자발광 소자를 화소의 광원으로 이용하여 고화질의 영상을 표시한다. 발광 다이오드는 열악한 환경 조건에서도 우수한 내구성을 나타내며, 장수명 및 고휘도가 가능하여 차세대 디스플레이 장치의 광원으로 각광받고 있다.Display devices use self-luminous elements such as light-emitting diodes (LEDs) as light sources for pixels to display high-quality images. Light-emitting diodes exhibit excellent durability even under harsh environmental conditions and are capable of long life and high brightness, and are thus attracting attention as light sources for next-generation display devices.
최근, 신뢰성이 높은 무기 결정 구조의 재료를 이용하여 초소형의 발광 다이오드를 제조하고, 이를 디스플레이 장치의 패널(이하, "디스플레이 패널"이라 함)에 배치하여 차세대 광원으로 이용하기 위한 연구가 진행되고 있다. Recently, research is being conducted to manufacture ultra-small light-emitting diodes using highly reliable inorganic crystal structure materials and to place them on the panel of a display device (hereinafter referred to as “display panel”) to use them as next-generation light sources.
이러한 디스플레이 장치는 평판 디스플레이를 넘어, 플렉서블 디스플레이, 폴더블(folderable) 디스플레이, 스트레처블(strechable) 디스플레이, 롤러블(rollable) 디스플레이 등과 같이 다양한 형태로 확대되고 있다. These display devices are expanding beyond flat panel displays into various forms such as flexible displays, foldable displays, stretchable displays, and rollable displays.
고해상도를 구현하기 위해서 점차 화소의 사이즈가 작아지고 있고, 이와 같이 작아진 사이즈의 수많은 화소에 발광 소자가 정렬되어야 하므로, 마이크로 또는 나노 스케일 정도로 작은 초소형의 발광 다이오드의 제조에 대한 연구가 활발하게 이루어지고 있다. In order to implement high resolution, pixel sizes are gradually becoming smaller, and light-emitting elements must be aligned in numerous pixels of such smaller sizes. Therefore, research is actively being conducted on the manufacture of ultra-small light-emitting diodes that are micro- or nano-scale in size.
통상 디스플레이 장치는 수 천만 개 이상의 화소를 포함한다. 따라서, 사이즈가 작은 수 천만 개 이상의 화소 각각에 적어도 하나 이상의 발광 소자들을 정렬하는 것이 매우 어렵기 때문에, 최근 디스플레이 패널에 발광 소자들을 정렬하는 방안에 대한 다양한 연구가 활발하게 진행되고 있다. Typically, display devices include tens of millions or more pixels. Therefore, it is very difficult to align at least one light-emitting element to each of the tens of millions or more small pixels, so various studies on methods for aligning light-emitting elements in display panels are actively being conducted recently.
발광 소자의 사이즈가 작아짐에 따라, 이들 발광 소자를 기판 상에 신속하고 정확하게 전사하는 것이 매우 중요한 해결 과제로 대두되고 있다. 최근 개발되고 있는 전사 기술에는 픽앤-플레이스 공법(pick and place process), 레이저 리프트 오프 방식(Laser Lift-off method) 또는 자가 조립 방식(self-assembly method) 등이 있다. 특히, 자성체(또는 자석)를 이용하여 발광 소자를 기판 상에 전사하는 자가 조립 방식이 최근 각광받고 있다. As the size of light-emitting elements decreases, the ability to quickly and accurately transfer these light-emitting elements onto a substrate has become a very important issue to be resolved. Transfer technologies that have been recently developed include the pick and place process, the laser lift-off method, and the self-assembly method. In particular, the self-assembly method, which transfers light-emitting elements onto a substrate using a magnetic material (or magnet), has recently been in the spotlight.
자가 조립 방식에서는 유체가 수용된 소조 내에 수많은 발광 소자가 투하되고 자성체의 이동에 따라 유체 속에 투하된 발광 소자를 기판의 화소로 이동시켜, 발광 소자가 각 화소에 정렬되고 있다. 따라서, 자가 조립 방식은 수많은 발광 소자를 신속하고 정확하게 기판 상에 전사할 수 있어 차세대 전사 방식으로 각광받고 있다.In the self-assembly method, a large number of light-emitting elements are dropped into a fluid-containing tank, and the light-emitting elements dropped into the fluid are moved to pixels on a substrate as a result of the movement of a magnetic body, so that the light-emitting elements are aligned to each pixel. Therefore, the self-assembly method is gaining attention as a next-generation transfer method because it can quickly and accurately transfer a large number of light-emitting elements onto a substrate.
한편, 자가 조립 방식에 의해 기판 상에 조립된 발광 소자는 열 압착 방식에 의해 전기적으로 연결된다. 즉, 발광 소자의 하부에 구비된 본딩층이 열 압착에 의해 녹아 기판의 전기적 배선과 전기적으로 연결된다. Meanwhile, the light-emitting element assembled on the substrate by the self-assembly method is electrically connected by the thermal compression method. That is, the bonding layer provided on the lower part of the light-emitting element is melted by the thermal compression and electrically connected to the electrical wiring of the substrate.
하지만, 종래의 발광 소자의 본딩층에 의한 열 압착시 다음과 같은 문제가 있다.However, the following problems arise when thermally compressing a bonding layer of a conventional light-emitting element.
도 1은 본딩 물질이 발광 소자 주변으로 빠져나가는 모습을 도시한다.Figure 1 illustrates how the bonding material escapes around the light-emitting element.
도 1에 도시한 바와 같이, 발광 소자(4)가 조립 홀(3)에 조립된 후 발광 소자(4)가 열 압착되는 경우, 발광 소자(4) 하측의 본딩 물질(5)이 발광 소자(4)와 기판(1) 사이에 머무르기보다는 발광 소자(4) 주변으로 빠져나간다. 이와 같이 본딩 물질(5)이 발광 소자(4) 주변으로 빠져나가 본딩 물질(5) 중 일부는 발광 소자(4)의 높이만큼 뾰족한 첨탑을 이룬다. 후공정에 의해 전극 배선(미도시)이 발광 소자(4)의 상측에 배치되는 경우, 전극 배선이 본딩 물질(5)과 전기적으로 접촉되어 발광 소자(5)의 상부와 하부가 전기적으로 쇼트되는 문제가 발생된다.As illustrated in Fig. 1, when the light-emitting element (4) is thermally compressed after being assembled into the assembly hole (3), the bonding material (5) on the lower side of the light-emitting element (4) escapes around the light-emitting element (4) rather than remaining between the light-emitting element (4) and the substrate (1). In this way, the bonding material (5) escapes around the light-emitting element (4), and some of the bonding material (5) forms a sharp spire as high as the height of the light-emitting element (4). When the electrode wiring (not illustrated) is arranged on the upper side of the light-emitting element (4) through a post-process, the electrode wiring electrically contacts the bonding material (5), causing a problem in which the upper and lower parts of the light-emitting element (5) are electrically short-circuited.
도 2는 종래의 발광 소자를 도시한 단면도이다.Figure 2 is a cross-sectional view illustrating a conventional light-emitting element.
도 2에 도시한 바와 같이, 종래의 발광 소자의 하측에 본딩 물질(5)이 구비된다. 종래에는 본딩 물질(5)이 열 압착시 측 방향으로 빠져나가지 않도록 하는 구조가 구비되지 않고 있다. As shown in Fig. 2, a bonding material (5) is provided on the lower side of a conventional light-emitting element. In the past, a structure was not provided to prevent the bonding material (5) from escaping laterally during thermal compression.
따라서, 도 2에 도시된 종래의 발광 소자를 도 1에 도시한 바와 같이, 열 압착 방식을 이용하여 기판(1) 상에 열 압착하는 경우, 열 압착 공정시 발생된 열에 의해 녹은 본딩 물질(5)이 발광 소자(4)의 하측에 머무르지 않고 발광 소자(4)의 주변으로 빠져나간다.Accordingly, when the conventional light-emitting element illustrated in FIG. 2 is thermally bonded onto a substrate (1) using a thermal compression method as illustrated in FIG. 1, the bonding material (5) melted by the heat generated during the thermal compression process does not remain at the lower side of the light-emitting element (4) but escapes to the periphery of the light-emitting element (4).
도 3은 발광 소자가 이탈되는 모습을 도시한다.Figure 3 illustrates the appearance of a light-emitting element being detached.
앞서 본딩 물질(5)이 발광 소자(4) 주변으로 빠져나간 경우, 발광 소자(4)와 기판(1) 사이에 본딩 물질(5)이 거의 존재하지 않아, 도 3에 도시한 바와 같이, 발광 소자(4)가 기판(1)에 부착되지 않고 이탈된다. 즉, 본딩 물질(5)에 의해 발광 소자(5)가 기판(1)에 부착된다. 발광 소자(5)가 기판(1)에 강하게 부착되기 위해서는 열 압착에도 불구하고 발광 소자(5) 하측에 소정의 본딩 물질(5)이 존재해야 한다. 하지만, 열 압착시 발광 소자(5)의 하측에 구비된 본딩 물질(5)의 대부분이 발광 소자(5) 주변으로 빠져나가고 발광 소자(5)의 하측에 소량의 본딩 물질(5)만이 남게 된다. 따라서, 발광 소자(5)가 강하게 기판(1)에 부착되지 않게 되어, 발광 소자(5)가 기판(1)으로부터 쉽게 이탈되는 문제가 있다. 발광 소자(5)의 이탈은 조립율을 저하시키고 조립 불량이나 점등 불량을 야기한다. In the case where the bonding material (5) previously escaped around the light-emitting element (4), since there is almost no bonding material (5) between the light-emitting element (4) and the substrate (1), the light-emitting element (4) is not attached to the substrate (1) but is detached, as illustrated in FIG. 3. That is, the light-emitting element (5) is attached to the substrate (1) by the bonding material (5). In order for the light-emitting element (5) to be strongly attached to the substrate (1), a certain amount of bonding material (5) must exist on the lower side of the light-emitting element (5) despite thermal compression. However, during thermal compression, most of the bonding material (5) provided on the lower side of the light-emitting element (5) escapes around the light-emitting element (5), and only a small amount of bonding material (5) remains on the lower side of the light-emitting element (5). Therefore, the light-emitting element (5) is not strongly attached to the substrate (1), so there is a problem in that the light-emitting element (5) is easily detached from the substrate (1). Detachment of the light emitting element (5) reduces the assembly rate and causes assembly failure or lighting failure.
도 4는 발광 소자와 기판의 전기적 배선의 전기적 연결 불량을 도시한다.Figure 4 illustrates a faulty electrical connection between the electrical wiring of the light-emitting element and the substrate.
도 4에 도시한 바와 같이, 열 압착에 의해 본딩 물질(5)이 발광 소자(4)의 주변으로 빠져나가는 경우, 발광 소자(4)의 하측에 남아 있는 본딩 물질(5)이 거의 없어(X 영역 참조) 본딩 물질(5)을 매개로 한 발광 소자(4)와 기판(1)이 전기적 연결 불량이 발생된다. 즉, 발광 소자(4)와 기판(1) 사이에 본딩 물질(5)이 연속적으로 존재하지 않고 국부적으로 존재하게 되므로, 발광 소자(4)와 기판(1) 사이에 전기적 연결 또한 국부적으로 연결된다. 이는 발광 소자(4)와 기판(1) 사이의 전기적 저항의 증가로 이어져 기판(1)의 전기적 신호가 발광 소자(4)로 용이하게 공급되지 않아 휘도가 저하되는 문제가 있다. As illustrated in Fig. 4, when the bonding material (5) is removed around the light-emitting element (4) by thermal compression, there is almost no bonding material (5) remaining on the lower side of the light-emitting element (4) (see region X), and thus, a poor electrical connection occurs between the light-emitting element (4) and the substrate (1) via the bonding material (5). That is, since the bonding material (5) does not exist continuously between the light-emitting element (4) and the substrate (1) but exists locally, the electrical connection between the light-emitting element (4) and the substrate (1) is also locally connected. This leads to an increase in the electrical resistance between the light-emitting element (4) and the substrate (1), and thus, there is a problem that the luminance is reduced because the electrical signal of the substrate (1) is not easily supplied to the light-emitting element (4).
실시예는 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다.The present invention aims to solve the above-mentioned and other problems.
실시예의 다른 목적은 패시베이션층의 형성 위치를 자유롭게 조절할 수 있는 반도체 발광 소자를 제공하는 것이다.Another object of the present invention is to provide a semiconductor light-emitting device in which the formation position of a passivation layer can be freely controlled.
실시예의 또 다른 목적은 발광부의 측부 상에 제1 전극을 용이하게 형성할 수 있는 반도체 발광 소자를 제공하는 것이다.Another object of the present invention is to provide a semiconductor light-emitting device in which a first electrode can be easily formed on a side of a light-emitting portion.
실시예의 또 다른 목적은 광 추출 효율을 향상시킨 반도체 발광 소자를 구비하여 고 휘도를 달성할 수 있는 디스플레이 장치를 제공하는 것이다. Another object of the invention is to provide a display device capable of achieving high brightness by having a semiconductor light-emitting element with improved light extraction efficiency.
실시예의 또 다른 목적은 본딩 불량을 방지할 수 있는 디스플레이 장치를 제공하는 것이다.Another object of the invention is to provide a display device capable of preventing bonding failure.
또한 실시예의 또 다른 목적은 본딩력을 강화할 수 있는 디스플레이 장치를 제공하는 것이다.Another object of the present invention is to provide a display device capable of enhancing bonding strength.
또한 실시예의 또 다른 목적은 조립 불량 및 점등 불량을 방지할 수 있는 디스플레이 장치를 제공하는 것이다.Another object of the present invention is to provide a display device capable of preventing assembly defects and lighting defects.
실시예의 기술적 과제는 본 항목에 기재된 것에 한정되지 않으며, 발명의 설명을 통해 파악될 수 있는 것을 포함한다.The technical problems of the embodiment are not limited to those described in this article, but include those that can be understood through the description of the invention.
상기 또는 다른 목적을 달성하기 위해 실시예의 일 측면에 따르면, 반도체 발광 소자는, 발광부; 상기 발광부의 하부 및 측부 상에 제1 전극; 상기 발광부의 상부 상에 제2 전극; 상기 발광부의 상기 측부 상에 복수의 트렌치; 및 상기 발광부의 상기 측부 상에 패시베이션층을 포함하고, 상기 패시베이션층의 끝단은 상기 복수의 트렌치 중 하나의 트렌치에 위치될 수 있다. According to one aspect of the embodiment to achieve the above or other purposes, a semiconductor light emitting device includes: a light emitting portion; a first electrode on a lower portion and a side of the light emitting portion; a second electrode on an upper portion of the light emitting portion; a plurality of trenches on the side of the light emitting portion; and a passivation layer on the side of the light emitting portion, wherein an end of the passivation layer can be positioned in one of the plurality of trenches.
상기 복수의 트렌치는 상기 발광부의 상기 측부의 둘레를 따라 배치될 수 있다. The plurality of trenches may be arranged along the perimeter of the side of the light emitting portion.
상기 제1 전극의 끝단은 상기 하나의 트렌치에 위치될 수 있다. The end of the first electrode can be positioned in the one trench.
상기 제1 전극의 끝단은 상기 하나의 트렌치에서 상기 패시베이션층의 상기 끝단과 접할 수 있다. An end of the first electrode can be in contact with an end of the passivation layer in the one trench.
상기 제1 전극의 끝단은 상기 패시베이션층 상에 위치될 수 있다. The tip of the first electrode may be positioned on the passivation layer.
상기 복수의 트렌치 각각은 비대칭적인 그루브를 가질 수 있다. Each of the above plurality of trenches may have an asymmetrical groove.
실시예의 다른 측면에 따르면, 디스플레이 장치는, 기판; 상기 기판 상에 제1 및 제2 조립 배선; 상기 제1 및 제2 조립 배선 상에 배치되고, 조립 홀을 갖는 격벽; 상기 조립 홀에 반도체 발광 소자; 및 상기 조립 홀에 배치되고, 상기 반도체 발광 소자를 상기 제1 및 제2 조립 배선 중 적어도 하나의 조립 배선에 연결시키는 연결 전극을 포함하고, 상기 반도체 발광 소자는, 발광부; 상기 발광부의 하부 및 측부 상에 제1 전극; 상기 발광부의 상부 상에 제2 전극; 상기 발광부의 상기 측부 상에 복수의 트렌치; 및 상기 발광부의 상기 측부 상에 패시베이션층을 포함하고, 상기 패시베이션층의 끝단은 상기 복수의 트렌치 중 하나의 트렌치에 위치된다.According to another aspect of the embodiment, a display device includes: a substrate; first and second assembly wirings on the substrate; a partition wall disposed on the first and second assembly wirings and having an assembly hole; a semiconductor light-emitting element in the assembly hole; and a connecting electrode disposed in the assembly hole and connecting the semiconductor light-emitting element to at least one of the first and second assembly wirings, wherein the semiconductor light-emitting element includes: a light-emitting portion; a first electrode on a lower portion and a side portion of the light-emitting portion; a second electrode on an upper portion of the light-emitting portion; a plurality of trenches on the side portion of the light-emitting portion; and a passivation layer on the side portion of the light-emitting portion, wherein an end of the passivation layer is positioned in one of the plurality of trenches.
상기 연결 전극은 상기 조립 홀 내에서 상기 반도체 발광 소자의 둘레를 따라 배치될 수 있다. The above connecting electrode can be arranged along the periphery of the semiconductor light-emitting element within the above assembly hole.
디스플레이 장치는, 상기 격벽 상에 절연층; 및 상기 절연층을 통해 상기 반도체 발광 소자에 연결되는 전극 배선을 포함한다. The display device includes an insulating layer on the partition wall; and electrode wiring connected to the semiconductor light-emitting element through the insulating layer.
실시예는 도 11에 도시한 바와 같이, 패시베이션층(157)의 형성 위치를 결정하는 트렌치(1110, 1120 1130)가 반도체 발광 소자(150)의 측부 상에 배치되어, 반도체 발광 소자(150)의 측부에 일정한 높이의 제1 전극(154)이 배치됨으로써, 디스플레이 장치(300)에서 기판(310) 상의 서브 화소 간 화질 불균일을 방지하여 화질을 향상시킬 수 있다. As illustrated in FIG. 11, the embodiment is such that a trench (1110, 1120 1130) that determines the formation position of a passivation layer (157) is arranged on the side of a semiconductor light-emitting element (150), and a first electrode (154) having a constant height is arranged on the side of the semiconductor light-emitting element (150), thereby preventing unevenness in image quality between sub-pixels on a substrate (310) in a display device (300), thereby improving image quality.
실시예는 연결 전극(350)을 이용하여 반도체 발광 소자(150)를 제1 조립 배선(321) 및 제2 조립 배선(322) 중 적어도 하나의 조립 배선에 연결할 수 있다. 즉, 반도체 발광 소자(150)의 발광부(151, 152, 153)의 측부 둘레를 따라 제1 전극(154)가 배치되고, 제1 전극(154)에 연결 전극(350)이 접할 수 있다. 따라서, 반도체 발광 소자(150)의 발광부(151, 152, 153)의 측부 둘레를 따라 연결 전극(350)가 제1 전극(154)에 연결됨으로써, 연결 전극(350)과 반도체 발광 소자(150) 사이의 접촉 면적이 극대화되어 최대의 휘도가 얻어질 수 있다.The embodiment can connect the semiconductor light emitting element (150) to at least one of the first assembly wiring (321) and the second assembly wiring (322) by using the connecting electrode (350). That is, the first electrode (154) is arranged along the side periphery of the light emitting portion (151, 152, 153) of the semiconductor light emitting element (150), and the connecting electrode (350) can be in contact with the first electrode (154). Accordingly, by connecting the connecting electrode (350) to the first electrode (154) along the side periphery of the light emitting portion (151, 152, 153) of the semiconductor light emitting element (150), the contact area between the connecting electrode (350) and the semiconductor light emitting element (150) is maximized, so that maximum brightness can be obtained.
또한, 기판(310) 상에 정의된 복수의 서브 화소 각각의 조립 홀(345)에 균일한 사이즈로 연결 전극(350)이 배치되므로, 연결 전극(350)과 반도체 발광 소자(150) 사이의 접촉 면적이 동일하여, 복수의 서브 화소 간에 균일한 휘도를 얻어 화질이 향상될 수 있다. In addition, since the connection electrodes (350) are arranged in the assembly holes (345) of each of the plurality of sub-pixels defined on the substrate (310) with a uniform size, the contact area between the connection electrodes (350) and the semiconductor light-emitting element (150) is the same, so that uniform brightness is obtained between the plurality of sub-pixels, and the image quality can be improved.
또한, 각 화소의 반도체 발광 소자(150)가 안정적으로 연결 전극(350)와 전기적으로 연결되므로, 점등 불량을 방지할 수 있다. In addition, since the semiconductor light emitting element (150) of each pixel is stably electrically connected to the connection electrode (350), lighting failure can be prevented.
또한, 연결 전극(350)이 조립 홀(345) 내에서 반도체 발광 소자(150)의 외 측면과 조립 홀(345)의 내 측면 사이에 배치되어, 연결 전극(350)에 의해 반도체 발광 소자(150)가 기판(310) 및/또느 격벽(340)과 단단하게 부착되어 반도체 발광 소자(150)의 이탈이 방지될 수 있다. In addition, a connecting electrode (350) is placed between the outer side of the semiconductor light-emitting element (150) and the inner side of the assembly hole (345) within the assembly hole (345), so that the semiconductor light-emitting element (150) is firmly attached to the substrate (310) and/or the partition wall (340) by the connecting electrode (350), thereby preventing detachment of the semiconductor light-emitting element (150).
아울러, 연결 전극(350)이 조립 홀(345) 내에만 형성되므로, 연결 전극(350)과 후공정에 의해 형성된 전극 배선(372) 사이의 전기적인 쇼트가 방지될 수 있다.In addition, since the connecting electrode (350) is formed only within the assembly hole (345), an electrical short between the connecting electrode (350) and the electrode wiring (372) formed by the post-process can be prevented.
한편, 실시예는 도 13에 도시한 바와 같이, 복수의 트렌치에 의해 활성층(152)에서 생성된 광이 반사되거나 산란되어 보다 많은 광이 추출되므로, 광 추출 효율이 향상되어 휘도가 향상될 수 있다.Meanwhile, as illustrated in FIG. 13, since light generated in the active layer (152) is reflected or scattered by a plurality of trenches so that more light is extracted, the light extraction efficiency is improved, so that the brightness can be improved.
또한, 도 12에 도시한 바와 같이, 반도체 발광 소자(150)의 측부 상에 복수의 트렌치(1110, 1120, 1130)가 배치되고, 이 트렌치(1110, 1120, 1130)에 제1 전극(154) 및 패시베이션층(157)이 배치됨으로써, 제1 전극(154) 및 패시베이션층(157) 각각과 반도체 발광 소자(150)의 측부 사이의 접촉 면적이 커져 제1 전극(154) 및 패시베이션층(157)의 이탈이 방지될 수 있다. In addition, as illustrated in FIG. 12, a plurality of trenches (1110, 1120, 1130) are arranged on the side of the semiconductor light-emitting element (150), and a first electrode (154) and a passivation layer (157) are arranged in the trenches (1110, 1120, 1130), so that the contact area between each of the first electrode (154) and the passivation layer (157) and the side of the semiconductor light-emitting element (150) increases, thereby preventing the first electrode (154) and the passivation layer (157) from being detached.
아울러, 도 11에 도시한 바와 같이, 연결 전극(350)이 반도체 발광 소자(150)의 외 측면, 제1 및 제2 조립 배선(321, 322) 중 적어도 하나의 조립 배선 및 조립 홀(345)의 내 측면에 접함으로써, 반도체 발강 소자(150)의 고정성을 강화하여 신뢰성을 강화할 수 있다. In addition, as illustrated in FIG. 11, the connection electrode (350) is in contact with the outer surface of the semiconductor light-emitting element (150), at least one of the first and second assembly wires (321, 322), and the inner surface of the assembly hole (345), thereby enhancing the fixation of the semiconductor light-emitting element (150), thereby enhancing reliability.
실시예의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 실시예의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 바람직한 실시예와 같은 특정 실시예는 단지 예시로 주어진 것으로 이해되어야 한다. Further scope of applicability of the embodiments will become apparent from the detailed description below. However, since various changes and modifications within the spirit and scope of the embodiments will become apparent to those skilled in the art, it should be understood that the detailed description and specific embodiments, such as the preferred embodiments, are given by way of example only.
도 1은 본딩 물질이 발광 소자 주변으로 빠져나가는 모습을 도시한다.
도 2는 종래의 발광 소자를 도시한 단면도이다.
도 3은 발광 소자가 이탈되는 모습을 도시한다.
도 4는 발광 소자와 기판의 전기적 배선의 전기적 연결 불량을 도시한다.
도 5은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실을 도시한다.
도 6는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이다.
도 7는 도 6의 화소의 일 예를 보여주는 회로도이다.
도 8은 도 5의 디스플레이 장치에서 제1 패널영역의 확대도이다.
도 9은 도 8의 A2 영역의 확대도이다.
도 10는 실시예에 따른 발광 소자가 자가 조립 방식에 의해 기판에 조립되는 예를 나타내는 도면이다.
도 11은 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도 12는 제1 실시예에 따른 반도체 발광 소자를 도시한 단면도이다.
도 13은 제1 실시예에 따른 반도체 발광 소자에서 광의 진행 경로를 도시한다.
도 14는 종래에 본딩 방식을 통해 전기적으로 연결된 발광 소자가 구비된 디스플레이 장치의 점등 분포를 보여준다.
도 15는 실시예에서 증착 방식을 통해 전기적으로 연결된 반도체 발광 소자가 구비된 디스플레이 장치의 점등 분포를 보여준다.
도 16 내지 도 29는 제1 실시예에 따른 반도체 발광 소자의 제조 공정을 도시한다.
도 30은 제2 실시예에 따른 반도체 발광 소자를 도시한 단면도이다.
도면들에 도시된 구성 요소들의 크기, 형상, 수치 등은 실제와 상이할 수 있다. 또한, 동일한 구성 요소들에 대해서 도면들 간에 서로 상이한 크기, 형상, 수치 등으로 도시되더라도, 이는 도면 상의 하나의 예시일 뿐이며, 동일한 구성 요소들에 대해서는 도면들 간에 서로 동일한 크기, 형상, 수치 등을 가질 수 있다. Figure 1 illustrates how the bonding material escapes around the light-emitting element.
Figure 2 is a cross-sectional view illustrating a conventional light-emitting element.
Figure 3 illustrates the appearance of a light-emitting element being detached.
Figure 4 illustrates a faulty electrical connection between the electrical wiring of the light-emitting element and the substrate.
FIG. 5 illustrates a living room of a house in which a display device according to an embodiment is placed.
FIG. 6 is a block diagram schematically showing a display device according to an embodiment.
Fig. 7 is a circuit diagram showing an example of a pixel of Fig. 6.
Figure 8 is an enlarged view of the first panel area in the display device of Figure 5.
Figure 9 is an enlarged view of area A2 of Figure 8.
FIG. 10 is a drawing showing an example in which a light-emitting element according to an embodiment is assembled on a substrate by a self-assembly method.
Fig. 11 is a cross-sectional view illustrating a display device according to an embodiment.
Fig. 12 is a cross-sectional view illustrating a semiconductor light-emitting device according to the first embodiment.
Figure 13 illustrates the path of light propagation in a semiconductor light-emitting device according to the first embodiment.
Figure 14 shows the lighting distribution of a display device equipped with light-emitting elements electrically connected through a conventional bonding method.
Figure 15 shows the lighting distribution of a display device having semiconductor light-emitting elements electrically connected through a deposition method in an embodiment.
Figures 16 to 29 illustrate a manufacturing process of a semiconductor light-emitting device according to the first embodiment.
Fig. 30 is a cross-sectional view illustrating a semiconductor light-emitting device according to the second embodiment.
The size, shape, and dimensions of components depicted in the drawings may differ from the actual ones. In addition, even if the same components are depicted with different sizes, shapes, and dimensions between drawings, this is only an example in the drawings, and the same components may have the same sizes, shapes, and dimensions between drawings.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 '모듈' 및 '부'는 명세서 작성의 용이함이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것이며, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것은 아니다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 '상(on)'에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 다른 중간 요소가 존재할 수도 있는 것을 포함한다.Hereinafter, embodiments disclosed in the present specification will be described in detail with reference to the attached drawings. Regardless of the drawing symbols, identical or similar components will be given the same reference numerals and redundant descriptions thereof will be omitted. The suffixes 'module' and 'part' used for components in the following description are assigned or used interchangeably in consideration of the ease of writing the specification, and do not in themselves have distinct meanings or roles. In addition, the attached drawings are intended to facilitate easy understanding of the embodiments disclosed in the present specification, and the technical ideas disclosed in the present specification are not limited by the attached drawings. In addition, when an element such as a layer, region, or substrate is mentioned as existing 'on' another element, this includes that it may be directly on the other element or that other intermediate elements may exist therebetween.
본 명세서에서 설명되는 디스플레이 장치에는 TV, 샤이니지, 휴대폰, 스마트 폰(smart phone), 자동차용 HUD(head-Up Display), 노트북 컴퓨터(laptop computer)용 백라이트 유닛, VR이나 AR용 디스플레이 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에도 적용될 수 있다.The display devices described in this specification may include TVs, signage, mobile phones, smart phones, HUDs (head-up displays) for automobiles, backlight units for laptop computers, displays for VR or AR, etc. However, the configuration according to the embodiments described in this specification may also be applied to devices capable of displaying, even if they are new product types developed in the future.
이하 실시예에 따른 발광 소자 및 이를 포함하는 디스플레이 장치에 대해 설명한다.A light-emitting element and a display device including the same according to the following embodiments are described.
도 5은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실을 도시한다. FIG. 5 illustrates a living room of a house in which a display device according to an embodiment is placed.
도 5을 참조하면, 실시예의 디스플레이 장치(100)는 세탁기(101), 로봇 청소기(102), 공기 청정기(103) 등의 각종 전자 제품의 상태를 표시할 수 있고, 각 전자 제품들과 IOT 기반으로 통신할 수 있으며 사용자의 설정 데이터에 기초하여 각 전자 제품들을 제어할 수도 있다.Referring to FIG. 5, the display device (100) of the embodiment can display the status of various electronic products such as a washing machine (101), a robot vacuum cleaner (102), and an air purifier (103), communicate with each electronic product based on IoT, and control each electronic product based on user setting data.
실시예에 따른 디스플레이 장치(100)는 얇고 유연한 기판 위에 제작되는 플렉서블 디스플레이(flexible display)를 포함할 수 있다. 플렉서블 디스플레이는 기존의 평판 디스플레이의 특성을 유지하면서, 종이와 같이 휘어지거나 말릴 수 있다.A display device (100) according to an embodiment may include a flexible display manufactured on a thin and flexible substrate. The flexible display can be bent or rolled like paper while maintaining the characteristics of a conventional flat panel display.
플렉서블 디스플레이에서 시각정보는 매트릭스 형태로 배치되는 단위 화소(unit pixel)의 발광이 독자적으로 제어됨에 의하여 구현될 수 있다. 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다. 플렉서블 디스플레이의 단위 화소는 발광 소자에 의하여 구현될 수 있다. 실시예에서 발광 소자는 Micro-LED나 Nano-LED일 수 있으나 이에 한정되는 것은 아니다.In a flexible display, visual information can be implemented by independently controlling the emission of unit pixels arranged in a matrix form. A unit pixel means a minimum unit for implementing one color. The unit pixel of a flexible display can be implemented by a light-emitting element. In an embodiment, the light-emitting element may be a Micro-LED or a Nano-LED, but is not limited thereto.
도 6는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이고, 도 7는 도 6의 화소의 일 예를 보여주는 회로도이다.FIG. 6 is a block diagram schematically showing a display device according to an embodiment, and FIG. 7 is a circuit diagram showing an example of a pixel of FIG. 6.
도 6 및 도 7를 참조하면, 실시예에 따른 디스플레이 장치는 디스플레이 패널(10), 구동 회로(20), 스캔 구동부(30) 및 전원 공급 회로(50)를 포함할 수 있다. Referring to FIGS. 6 and 7, a display device according to an embodiment may include a display panel (10), a driving circuit (20), a scan driving unit (30), and a power supply circuit (50).
실시예의 디스플레이 장치(100)는 액티브 매트릭스(AM, Active Matrix)방식 또는 패시브 매트릭스(PM, Passive Matrix) 방식으로 발광 소자를 구동할 수 있다.The display device (100) of the embodiment can drive light-emitting elements in an active matrix (AM) manner or a passive matrix (PM) manner.
구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.The driving circuit (20) may include a data driving unit (21) and a timing control unit (22).
디스플레이 패널(10)은 직사각형으로 이루어질 수 있지만, 이에 대해서는 한정하지 않는다. 즉, 디스플레이 패널(10)은 원형 또는 타원형으로 형성될 수 있다. 디스플레이 패널(10)의 적어도 일 측은 소정의 곡률로 구부러지도록 형성될 수 있다.The display panel (10) may be formed in a rectangular shape, but is not limited thereto. That is, the display panel (10) may be formed in a circular or oval shape. At least one side of the display panel (10) may be formed to be bent at a predetermined curvature.
디스플레이 패널(10)은 표시 영역(DA)과 표시 영역(DA)의 주변에 배치된 비표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 화소(PX)들이 형성되어 영상을 디스플레이하는 영역이다. 디스플레이 패널(10)은 데이터 라인들(D1~Dm, m은 2 이상의 정수), 데이터 라인들(D1~Dm)과 교차되는 스캔 라인들(S1~Sn, n은 2 이상의 정수), 고전위 전압이 공급되는 고전위 전압 라인(VDDL), 저전위 전압이 공급되는 저전위 전압 라인(VSSL) 및 데이터 라인들(D1~Dm)과 스캔 라인들(S1~Sn)에 접속된 화소(PX)들을 포함할 수 있다.The display panel (10) can be divided into a display area (DA) and a non-display area (NDA) arranged around the display area (DA). The display area (DA) is an area where pixels (PX) are formed to display an image. The display panel (10) can include data lines (D1 to Dm, m is an integer greater than or equal to 2), scan lines (S1 to Sn, n is an integer greater than or equal to 2) intersecting the data lines (D1 to Dm), a high-potential voltage line (VDDL) to which a high-potential voltage is supplied, a low-potential voltage line (VSSL) to which a low-potential voltage is supplied, and pixels (PX) connected to the data lines (D1 to Dm) and the scan lines (S1 to Sn).
화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 주 파장의 제1 컬러 광을 발광하고, 제2 서브 화소(PX2)는 제2 주 파장의 제2 컬러 광을 발광하며, 제3 서브 화소(PX3)는 제3 주 파장의 제3 컬러 광을 발광할 수 있다. 제1 컬러 광은 적색 광, 제2 컬러 광은 녹색 광, 제3 컬러 광은 청색 광일 수 있으나, 이에 한정되지 않는다. 또한, 도 6에서는 화소(PX)들 각각이 3 개의 서브 화소들을 포함하는 것을 예시하였으나, 이에 한정되지 않는다. 즉, 화소(PX)들 각각은 4 개 이상의 서브 화소들을 포함할 수 있다. Each of the pixels (PX) may include a first sub-pixel (PX1), a second sub-pixel (PX2), and a third sub-pixel (PX3). The first sub-pixel (PX1) may emit a first color light of a first main wavelength, the second sub-pixel (PX2) may emit a second color light of a second main wavelength, and the third sub-pixel (PX3) may emit a third color light of a third main wavelength. The first color light may be red light, the second color light may be green light, and the third color light may be blue light, but is not limited thereto. In addition, although FIG. 6 illustrates that each of the pixels (PX) includes three sub-pixels, the present invention is not limited thereto. That is, each of the pixels (PX) may include four or more sub-pixels.
제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 데이터 라인들(D1~Dm) 중 적어도 하나, 스캔 라인들(S1~Sn) 중 적어도 하나 및 고전위 전압 라인(VDDL)에 접속될 수 있다. 제1 서브 화소(PX1)는 도 7과 같이 발광 소자(LD)들과 발광 소자(LD)들에 전류를 공급하기 위한 복수의 트랜지스터들과 적어도 하나의 커패시터(Cst)를 포함할 수 있다. Each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) may be connected to at least one of the data lines (D1 to Dm), at least one of the scan lines (S1 to Sn), and a high-potential voltage line (VDDL). The first sub-pixel (PX1) may include light-emitting elements (LD), a plurality of transistors for supplying current to the light-emitting elements (LD), and at least one capacitor (Cst), as shown in FIG. 7.
도면에 도시되지 않았지만, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 단지 하나의 발광 소자(LD)와 적어도 하나의 커패시터(Cst)를 포함할 수도 있다. Although not shown in the drawing, each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) may include only one light-emitting element (LD) and at least one capacitor (Cst).
발광 소자(LD)들 각각은 제1 전극, 복수의 도전형 반도체층 및 제2 전극을 포함하는 반도체 발광 다이오드일 수 있다. 여기서, 제1 전극은 애노드 전극, 제2 전극은 캐소드 전극일 수 있지만, 이에 대해서는 한정하지 않는다.Each of the light emitting elements (LDs) may be a semiconductor light emitting diode including a first electrode, a plurality of conductive semiconductor layers, and a second electrode. Here, the first electrode may be an anode electrode, and the second electrode may be a cathode electrode, but is not limited thereto.
발광 소자(LD)는 수평형 발광 소자, 플립칩형 발광 소자 및 수직형 발광 소자 중 하나일 수 있다. The light emitting device (LD) can be one of a horizontal light emitting device, a flip chip light emitting device, and a vertical light emitting device.
복수의 트랜지스터들은 도 7와 같이 발광 소자(LD)들에 전류를 공급하는 구동 트랜지스터(DT), 구동 트랜지스터(DT)의 게이트 전극에 데이터 전압을 공급하는 스캔 트랜지스터(ST)를 포함할 수 있다. 구동 트랜지스터(DT)는 스캔 트랜지스터(ST)의 소스 전극에 접속되는 게이트 전극, 고전위 전압이 인가되는 고전위 전압 라인(VDDL)에 접속되는 소스 전극 및 발광 소자(LD)들의 제1 전극들에 접속되는 드레인 전극을 포함할 수 있다. 스캔 트랜지스터(ST)는 스캔 라인(Sk, k는 1≤k≤n을 만족하는 정수)에 접속되는 게이트 전극, 구동 트랜지스터(DT)의 게이트 전극에 접속되는 소스 전극 및 데이터 라인(Dj, j는 1≤j≤m을 만족하는 정수)에 접속되는 드레인 전극을 포함할 수 있다.The plurality of transistors may include a driving transistor (DT) for supplying current to the light-emitting elements (LD), and a scan transistor (ST) for supplying a data voltage to a gate electrode of the driving transistor (DT), as shown in FIG. 7. The driving transistor (DT) may include a gate electrode connected to a source electrode of the scan transistor (ST), a source electrode connected to a high-potential voltage line (VDDL) to which a high-potential voltage is applied, and a drain electrode connected to first electrodes of the light-emitting elements (LD). The scan transistor (ST) may include a gate electrode connected to a scan line (Sk, where k is an integer satisfying 1 ≤ k ≤ n), a source electrode connected to the gate electrode of the driving transistor (DT), and a drain electrode connected to a data line (Dj, where j is an integer satisfying 1 ≤ j ≤ m).
커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이에 형성된다. 스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전압과 소스 전압의 차이값을 충전한다.A capacitor (Cst) is formed between the gate electrode and the source electrode of the driving transistor (DT). The storage capacitor (Cst) charges the difference between the gate voltage and the source voltage of the driving transistor (DT).
구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 또한, 도 7에서는 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)가 P 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 본 발명은 이에 한정되지 않는다. 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 N 타입 MOSFET으로 형성될 수도 있다. 이 경우, 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)들 각각의 소스 전극과 드레인 전극의 위치는 변경될 수 있다.The driving transistor (DT) and the scan transistor (ST) may be formed as thin film transistors. In addition, although FIG. 7 has described the driving transistor (DT) and the scan transistor (ST) as being formed as P-type MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), the present invention is not limited thereto. The driving transistor (DT) and the scan transistor (ST) may also be formed as N-type MOSFETs. In this case, the positions of the source electrodes and the drain electrodes of each of the driving transistor (DT) and the scan transistor (ST) may be changed.
또한, 도 7에서는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각이 하나의 구동 트랜지스터(DT), 하나의 스캔 트랜지스터(ST) 및 하나의 커패시터(Cst)를 갖는 2T1C (2 Transistor - 1 capacitor)를 포함하는 것을 예시하였으나, 본 발명은 이에 한정되지 않는다. 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 복수의 스캔 트랜지스터(ST)들과 복수의 커패시터(Cst)들을 포함할 수 있다.In addition, although FIG. 7 illustrates that each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) includes a 2T1C (2 Transistor - 1 capacitor) having one driving transistor (DT), one scan transistor (ST), and one capacitor (Cst), the present invention is not limited thereto. Each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) may include a plurality of scan transistors (ST) and a plurality of capacitors (Cst).
제2 서브 화소(PX2)와 제3 서브 화소(PX3)는 제1 서브 화소(PX1)와 실질적으로 동일한 회로도로 표현될 수 있으므로, 이들에 대한 자세한 설명은 생략한다.Since the second sub-pixel (PX2) and the third sub-pixel (PX3) can be expressed in substantially the same circuit diagram as the first sub-pixel (PX1), a detailed description thereof is omitted.
구동 회로(20)는 디스플레이 패널(10)을 구동하기 위한 신호들과 전압들을 출력한다. 이를 위해, 구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.The driving circuit (20) outputs signals and voltages for driving the display panel (10). For this purpose, the driving circuit (20) may include a data driving unit (21) and a timing control unit (22).
데이터 구동부(21)는 타이밍 제어부(22)로부터 디지털 비디오 데이터(DATA)와 소스 제어 신호(DCS)를 입력 받는다. 데이터 구동부(21)는 소스 제어 신호(DCS)에 따라 디지털 비디오 데이터(DATA)를 아날로그 데이터 전압들로 변환하여 디스플레이 패널(10)의 데이터 라인들(D1~Dm)에 공급한다.The data driving unit (21) receives digital video data (DATA) and a source control signal (DCS) from the timing control unit (22). The data driving unit (21) converts digital video data (DATA) into analog data voltages according to the source control signal (DCS) and supplies them to the data lines (D1 to Dm) of the display panel (10).
타이밍 제어부(22)는 호스트 시스템으로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들을 입력받는다. 타이밍 신호들은 수직동기신호(vertical sync signal), 수평동기신호(horizontal sync signal), 데이터 인에이블 신호(data enable signal) 및 도트 클럭(dot clock)을 포함할 수 있다. 호스트 시스템은 스마트폰 또는 태블릿 PC의 어플리케이션 프로세서, 모니터, TV의 시스템 온 칩 등일 수 있다.The timing control unit (22) receives digital video data (DATA) and timing signals from the host system. The timing signals may include a vertical sync signal, a horizontal sync signal, a data enable signal, and a dot clock. The host system may be an application processor of a smartphone or tablet PC, a monitor, a system on chip of a TV, etc.
타이밍 제어부(22)는 데이터 구동부(21)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 제어신호들을 생성한다. 제어신호들은 데이터 구동부(21)의 동작 타이밍을 제어하기 위한 소스 제어 신호(DCS)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 스캔 제어 신호(SCS)를 포함할 수 있다.The timing control unit (22) generates control signals for controlling the operation timing of the data driving unit (21) and the scan driving unit (30). The control signals may include a source control signal (DCS) for controlling the operation timing of the data driving unit (21) and a scan control signal (SCS) for controlling the operation timing of the scan driving unit (30).
구동 회로(20)는 디스플레이 패널(10)의 일 측에 마련된 비표시 영역(NDA)에서 배치될 수 있다. 구동 회로(20)는 집적회로(integrated circuit, IC)로 형성되어 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 디스플레이 패널(10) 상에 장착될 수 있으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 구동 회로(20)는 디스플레이 패널(10)이 아닌 회로 보드(미도시) 상에 장착될 수 있다.The driving circuit (20) may be placed in a non-display area (NDA) provided on one side of the display panel (10). The driving circuit (20) may be formed as an integrated circuit (IC) and mounted on the display panel (10) using a COG (chip on glass) method, a COP (chip on plastic) method, or an ultrasonic bonding method, but the present invention is not limited thereto. For example, the driving circuit (20) may be mounted on a circuit board (not shown) rather than on the display panel (10).
데이터 구동부(21)는 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 디스플레이 패널(10) 상에 장착되고, 타이밍 제어부(22)는 회로 보드 상에 장착될 수 있다.The data driving unit (21) may be mounted on the display panel (10) using a COG (chip on glass) method, a COP (chip on plastic) method, or an ultrasonic bonding method, and the timing control unit (22) may be mounted on a circuit board.
스캔 구동부(30)는 타이밍 제어부(22)로부터 스캔 제어 신호(SCS)를 입력 받는다. 스캔 구동부(30)는 스캔 제어 신호(SCS)에 따라 스캔 신호들을 생성하여 디스플레이 패널(10)의 스캔 라인들(S1~Sn)에 공급한다. 스캔 구동부(30)는 다수의 트랜지스터들을 포함하여 디스플레이 패널(10)의 비표시 영역(NDA)에 형성될 수 있다. 또는, 스캔 구동부(30)는 집적 회로로 형성될 수 있으며, 이 경우 디스플레이 패널(10)의 다른 일 측에 부착되는 게이트 연성 필름 상에 장착될 수 있다.The scan driving unit (30) receives a scan control signal (SCS) from the timing control unit (22). The scan driving unit (30) generates scan signals according to the scan control signal (SCS) and supplies them to the scan lines (S1 to Sn) of the display panel (10). The scan driving unit (30) may include a plurality of transistors and may be formed in a non-display area (NDA) of the display panel (10). Alternatively, the scan driving unit (30) may be formed as an integrated circuit, in which case it may be mounted on a gate flexible film attached to the other side of the display panel (10).
회로 보드는 이방성 도전 필름(anisotropic conductive film)을 이용하여 디스플레이 패널(10)의 일 측 가장자리에 마련된 패드들 상에 부착될 수 있다. 이로 인해, 회로 보드의 리드 라인들은 패드들에 전기적으로 연결될 수 있다. 회로 보드는 연성 인쇄 회로 보드(flexible printed circuit board), 인쇄 회로 보드(printed circuit board) 또는 칩온 필름(chip on film)과 같은 연성 필름(flexible film)일 수 있다. 회로 보드는 디스플레이 패널(10)의 하부로 벤딩(bending)될 수 있다. 이로 인해, 회로 보드의 일 측은 디스플레이 패널(10)의 일 측 가장자리에 부착되며, 타 측은 디스플레이 패널(10)의 하부에 배치되어 호스트 시스템이 장착되는 시스템 보드에 연결될 수 있다.The circuit board may be attached to pads provided at one edge of the display panel (10) using an anisotropic conductive film. As a result, lead lines of the circuit board may be electrically connected to the pads. The circuit board may be a flexible film such as a flexible printed circuit board, a printed circuit board, or a chip on film. The circuit board may be bent to the bottom of the display panel (10). As a result, one side of the circuit board may be attached to one edge of the display panel (10), and the other side may be connected to a system board disposed at the bottom of the display panel (10) and equipped with a host system.
전원 공급 회로(50)는 시스템 보드로부터 인가되는 메인 전원으로부터 디스플레이 패널(10)의 구동에 필요한 전압들을 생성하여 디스플레이 패널(10)에 공급할 수 있다. 예를 들어, 전원 공급 회로(50)는 메인 전원으로부터 디스플레이 패널(10)의 발광 소자(LD)들을 구동하기 위한 고전위 전압(VDD)과 저전위 전압(VSS)을 생성하여 디스플레이 패널(10)의 고전위 전압 라인(VDDL)과 저전위 전압 라인(VSSL)에 공급할 수 있다. 또한, 전원 공급 회로(50)는 메인 전원으로부터 구동 회로(20)와 스캔 구동부(30)를 구동하기 위한 구동 전압들을 생성하여 공급할 수 있다.The power supply circuit (50) can generate voltages required for driving the display panel (10) from the main power applied from the system board and supply them to the display panel (10). For example, the power supply circuit (50) can generate a high-potential voltage (VDD) and a low-potential voltage (VSS) for driving light-emitting elements (LD) of the display panel (10) from the main power and supply them to a high-potential voltage line (VDDL) and a low-potential voltage line (VSSL) of the display panel (10). In addition, the power supply circuit (50) can generate and supply driving voltages for driving the driving circuit (20) and the scan driving unit (30) from the main power.
도 8은 도3의 디스플레이 장치에서 제1 패널영역의 확대도이다.Figure 8 is an enlarged view of the first panel area in the display device of Figure 3.
도 8을 참조하면, 실시예의 디스플레이 장치(100)는 제1 패널영역(A1)과 같은 복수의 패널영역들이 타일링에 의해 기구적, 전기적 연결되어 제조될 수 있다.Referring to FIG. 8, the display device (100) of the embodiment can be manufactured by mechanically and electrically connecting a plurality of panel areas, such as the first panel area (A1), through tiling.
제1 패널영역(A1)은 단위 화소(도 6의 PX) 별로 배치된 복수의 발광 소자(150)를 포함할 수 있다. The first panel area (A1) may include a plurality of light-emitting elements (150) arranged for each unit pixel (PX of FIG. 6).
예컨대, 단위 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 예컨대, 복수의 적색 발광 소자(150R)가 제1 서브 화소(PX1)에 배치되고, 복수의 녹색 발광 소자(150G)가 제2 서브 화소(PX2)에 배치되며, 복수의 청색 발광 소자(150B)가 제3 서브 화소(PX3)에 배치될 수 있다. 단위 화소(PX)는 발광 소자가 배치되지 않는 제4 서브 화소를 더 포함할 수도 있지만, 이에 대해서는 한정하지 않는다. For example, a unit pixel (PX) may include a first sub-pixel (PX1), a second sub-pixel (PX2), and a third sub-pixel (PX3). For example, a plurality of red light-emitting elements (150R) may be arranged in the first sub-pixel (PX1), a plurality of green light-emitting elements (150G) may be arranged in the second sub-pixel (PX2), and a plurality of blue light-emitting elements (150B) may be arranged in the third sub-pixel (PX3). The unit pixel (PX) may further include a fourth sub-pixel in which no light-emitting elements are arranged, but is not limited thereto.
도 9은 도 8의 A2 영역의 확대도이다.Figure 9 is an enlarged view of area A2 of Figure 8.
도 9을 참조하면, 실시예의 디스플레이 장치(100)는 기판(200), 조립 배선(201, 202), 절연층(206) 및 복수의 발광 소자(150)를 포함할 수 있다. 이보다 더 많은 구성 요소들이 포함될 수 있다.Referring to FIG. 9, the display device (100) of the embodiment may include a substrate (200), assembly wiring (201, 202), an insulating layer (206), and a plurality of light-emitting elements (150). More components may be included.
조립 배선은 서로 이격된 제1 조립 배선(201) 및 제2 조립 배선(202)을 포함할 수 있다. 제1 조립 배선(201) 및 제2 조립 배선(202)은 발광 소자(150)를 조립하기 위해 유전영동힘을 생성하기 위해 구비될 수 있다. 예컨대, 발광 소자(150)는 수평형 발광 소자, 플립칩형 발광 소자 및 수직형 발광 소자 중 하나일 수 있다.The assembly wiring may include a first assembly wiring (201) and a second assembly wiring (202) that are spaced apart from each other. The first assembly wiring (201) and the second assembly wiring (202) may be provided to generate a dielectric force for assembling the light emitting element (150). For example, the light emitting element (150) may be one of a horizontal light emitting element, a flip chip light emitting element, and a vertical light emitting element.
발광 소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색 발광 소자(150), 녹색 발광 소자(150G) 및 청색 발광 소자(150B0를 포함할 수 있으나 이에 한정되는 것은 아니며, 적색 형광체와 녹색 형광체 등을 구비하여 각각 적색과 녹색을 구현할 수도 있다.The light-emitting element (150) may include a red light-emitting element (150), a green light-emitting element (150G), and a blue light-emitting element (150B0) to form a unit pixel (sub-pixel), but is not limited thereto, and may also implement red and green, respectively, by providing a red fluorescent substance and a green fluorescent substance.
기판(200)은 그 기판(200) 상에 배치되는 구성 요소들을 지지하는 지지 부재이거나 구성 요소들을 보호하는 보호 부재일 수 있다.The substrate (200) may be a support member that supports components placed on the substrate (200) or a protective member that protects the components.
기판(200)은 리지드(rigid) 기판이거나 플렉서블(flexible) 기판일 수 있다. 기판(200)은 사파이어, 유리, 실리콘이나 폴리이미드(Polyimide)로 형성될 수 있다. 또한 기판(200)은 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등의 유연성 있는 재질을 포함할 수 있다. 또한, 기판(200)은 투명한 재질일 수 있으나 이에 한정되는 것은 아니다.The substrate (200) may be a rigid substrate or a flexible substrate. The substrate (200) may be formed of sapphire, glass, silicon, or polyimide. In addition, the substrate (200) may include a flexible material such as PEN (Polyethylene Naphthalate) or PET (Polyethylene Terephthalate). In addition, the substrate (200) may be a transparent material, but is not limited thereto.
기판(200)은 도 4 및 도 5에 도시된 서브 화소(PX1, PX2, PX3) 내의 회로, 예컨대 트랜지스터(ST, DT), 커패시터(Cst), 신호 배선 등이 구비된 백플레인(backplane)일 수 있지만, 이에 대해서는 한정하지 않는다.The substrate (200) may be a backplane equipped with circuits, such as transistors (ST, DT), capacitors (Cst), signal wiring, etc., within the sub-pixels (PX1, PX2, PX3) illustrated in FIGS. 4 and 5, but is not limited thereto.
절연층(206)은 폴리이미드, PAC, PEN, PET, 폴리머 등과 같이 절연성과 유연성 있는 유기물 재질이나 실리콘 옥사이드(SiO2)나 실리콘 나이트라이드 계열(SiNx) 등을 같은 무기물 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.The insulating layer (206) may include an insulating and flexible organic material such as polyimide, PAC, PEN, PET, polymer, etc., or an inorganic material such as silicon oxide (SiO2) or silicon nitride series (SiNx), and may be formed integrally with the substrate (200) to form a single substrate.
절연층(206)은 접착성과 전도성을 가지는 전도성 접착층일 수 있고, 전도성 접착층은 연성을 가져서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다. 예를 들어, 절연층(206)은 이방성 전도성 필름(ACF, anisotropy conductive film)이거나 이방성 전도매질, 전도성 입자를 함유한 솔루션(solution) 등의 전도성 접착층일 수 있다. 전도성 접착층은 두께에 대해 수직방향으로는 전기적으로 전도성이나, 두께에 대해 수평방향으로는 전기적으로 절연성을 가지는 레이어일 수 있다.The insulating layer (206) may be a conductive adhesive layer having adhesiveness and conductivity, and the conductive adhesive layer may have flexibility to enable a flexible function of the display device. For example, the insulating layer (206) may be a conductive adhesive layer such as an anisotropic conductive film (ACF) or an anisotropic conductive medium, a solution containing conductive particles, etc. The conductive adhesive layer may be a layer that is electrically conductive in a direction vertical to the thickness, but electrically insulating in a direction horizontal to the thickness.
절연층(206)은 발광 소자(150)가 삽입되기 위한 조립 홀(203)을 포함할 수 있다. 따라서, 자가 조립시, 발광 소자(150)가 절연층(206)의 조립 홀(203)에 용이하게 삽입될 수 있다. 조립 홀(203)은 삽입 홀, 고정 홀, 정렬 홀 등으로 불릴 수 있다. The insulating layer (206) may include an assembly hole (203) into which a light-emitting element (150) is inserted. Therefore, during self-assembly, the light-emitting element (150) may be easily inserted into the assembly hole (203) of the insulating layer (206). The assembly hole (203) may be called an insertion hole, a fixing hole, an alignment hole, or the like.
조립 홀(203)은 발광 소자(150)의 형상에 따라 상이할 수 있다. 예컨대, 적색 발광 소자, 녹색 발광 소자 및 청색 발광 소자 각각은 상이한 형상을 가지며, 이들 발광 소자 각각의 형상에 대응하는 형상을 갖는 조립 홀(203)을 가질 수 있다. 예컨대, 조립 홀(203)은 적색 발광 소자가 조립되기 위한 제1 조립 홀, 녹색 발광 소자가 조립되기 위한 제2 조립 홀 및 청색 발광 소자가 조립되기 위한 제3 조립 홀을 포함할 수 있다. 예컨대, 적색 발광 소자는 원형을 가지고, 녹색 발광 소자는 제1 단축과 제2 장축을 갖는 제1 타원형을 가지며, 청색 발광 소자는 제2 단축과 제2 장축을 갖는 제2 타원형을 가질 수 있지만, 이에 대해서는 한정하지 않는다. 청색 발광 소자의 타원형의 제2 장축은 녹색 발광 소자의 타원형의 제2 장축보다 크고, 청색 발광 소자의 타원형의 제2 단축은 녹색 발광 소자의 타원형의 제1 단축보다 작을 수 있다.The assembly hole (203) may be different depending on the shape of the light-emitting element (150). For example, the red light-emitting element, the green light-emitting element, and the blue light-emitting element each have different shapes and may have an assembly hole (203) having a shape corresponding to the shape of each of these light-emitting elements. For example, the assembly hole (203) may include a first assembly hole for assembling the red light-emitting element, a second assembly hole for assembling the green light-emitting element, and a third assembly hole for assembling the blue light-emitting element. For example, the red light-emitting element may have a circular shape, the green light-emitting element may have a first oval shape having a first short axis and a second long axis, and the blue light-emitting element may have a second oval shape having a second short axis and a second long axis, but this is not limited thereto. The second long axis of the oval shape of the blue light-emitting element may be larger than the second long axis of the oval shape of the green light-emitting element, and the second short axis of the oval shape of the blue light-emitting element may be smaller than the first short axis of the oval shape of the green light-emitting element.
도 10는 실시예에 따른 발광 소자가 자가 조립 방식에 의해 기판에 조립되는 예를 나타내는 도면이다.FIG. 10 is a drawing showing an example in which a light-emitting element according to an embodiment is assembled on a substrate by a self-assembly method.
도 9 및 도 10를 참조하여 발광 소자의 자가 조립 방식을 설명한다.The self-assembly method of a light-emitting element is described with reference to FIGS. 9 and 10.
기판(200)은 디스플레이 장치의 패널 기판일 수 있다. 이후 설명에서는 기판(200)은 디스플레이 장치의 패널 기판인 경우로 설명하나 실시예가 이에 한정되는 것은 아니다.The substrate (200) may be a panel substrate of a display device. In the following description, the substrate (200) is described as a panel substrate of a display device, but the embodiment is not limited thereto.
기판(200)은 유리나 폴리이미드(Polyimide)로 형성될 수 있다. 또한 기판(200)은 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등의 유연성 있는 재질을 포함할 수 있다. 또한, 기판(200)은 투명한 재질일 수 있으나 이에 한정되는 것은 아니다.The substrate (200) may be formed of glass or polyimide. In addition, the substrate (200) may include a flexible material such as PEN (Polyethylene Naphthalate) or PET (Polyethylene Terephthalate). In addition, the substrate (200) may be a transparent material, but is not limited thereto.
도 10를 참조하면, 발광 소자(150)는 유체(1200)가 채워진 챔버(1300)에 투입될 수 있다. 유체(1200)는 초순수 등의 물일 수 있으나 이에 한정되는 것은 아니다. 챔버는 수조, 컨테이너, 용기 등으로 불릴 수 있다. Referring to FIG. 10, a light emitting element (150) may be placed in a chamber (1300) filled with a fluid (1200). The fluid (1200) may be water such as ultrapure water, but is not limited thereto. The chamber may be called a tank, a container, a vessel, or the like.
이 후, 기판(200)이 챔버(1300) 상에 배치될 수 있다. 실시예에 따라, 기판(200)은 챔버(1300) 내로 투입될 수도 있다.After this, the substrate (200) can be placed on the chamber (1300). Depending on the embodiment, the substrate (200) can also be introduced into the chamber (1300).
도 9에 도시한 바와 같이, 기판(200)에는 조립될 발광 소자(150) 각각에 대응하는 한 쌍의 조립 배선(201, 202)이 배치될 수 있다. As illustrated in FIG. 9, a pair of assembly wirings (201, 202) corresponding to each light-emitting element (150) to be assembled may be arranged on the substrate (200).
조립 배선(201, 202)은 투명 전극(ITO)으로 형성되거나, 전기 전도성이 우수한 금속물질을 포함할 수 있다. 예를 들어, 조립 배선(201, 202)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 몰리브덴(Mo) 중 적어도 어느 하나 또는 이들의 합금으로 형성될 수 있다.The assembly wiring (201, 202) may be formed of a transparent electrode (ITO) or may include a metal material having excellent electrical conductivity. For example, the assembly wiring (201, 202) may be formed of at least one of titanium (Ti), chromium (Cr), nickel (Ni), aluminum (Al), platinum (Pt), gold (Au), tungsten (W), and molybdenum (Mo), or an alloy thereof.
조립 배선(201, 202)은 외부에서 공급된 전압에 의해 전기장이 형성되고, 이 전기장에 의해 유전영동힘이 조립 배선(201, 202) 사이에 형성될 수 있다. 이 유전영동힘에 의해 기판(200) 상의 조립 홀(203)에 발광 소자(150)를 고정시킬 수 있다.An electric field is formed between the assembly wiring (201, 202) by an externally supplied voltage, and a dielectric force can be formed between the assembly wiring (201, 202) by this electric field. The light-emitting element (150) can be fixed to the assembly hole (203) on the substrate (200) by this dielectric force.
조립 배선(201, 202) 간의 간격은 발광 소자(150)의 폭 및 조립 홀(203)의 폭보다 작게 형성되어, 전기장을 이용한 발광 소자(150)의 조립 위치를 보다 정밀하게 고정할 수 있다.The gap between the assembly wires (201, 202) is formed smaller than the width of the light-emitting element (150) and the width of the assembly hole (203), so that the assembly position of the light-emitting element (150) can be fixed more precisely using an electric field.
조립 배선(201, 202) 상에는 절연층(206)이 형성되어, 조립 배선(201, 202)을 유체(1200)로부터 보호하고, 조립 배선(201, 202)에 흐르는 전류의 누출을 방지할 수 있다. 절연층(206)은 실리카, 알루미나 등의 무기물 절연체 또는 유기물 절연체가 단일층 또는 다층으로 형성될 수 있다.An insulating layer (206) is formed on the assembly wiring (201, 202) to protect the assembly wiring (201, 202) from the fluid (1200) and prevent leakage of current flowing in the assembly wiring (201, 202). The insulating layer (206) may be formed as a single layer or multiple layers of an inorganic insulator such as silica or alumina or an organic insulator.
또한 절연층(206)은 폴리이미드, PEN, PET 등과 같이 절연성과 유연성 있는 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.Additionally, the insulating layer (206) may include an insulating and flexible material such as polyimide, PEN, PET, etc., and may be formed integrally with the substrate (200) to form a single substrate.
절연층(206)은 접착성이 있는 절연층일 수 있거나, 전도성을 가지는 전도성 접착층일 수 있다. 절연층(206)은 연성이 있어서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다. The insulating layer (206) may be an adhesive insulating layer or a conductive adhesive layer having conductivity. The insulating layer (206) may be flexible to enable a flexible function of the display device.
절연층(206)은 격벽을 가지고, 이 격벽에 의해 조립 홀(203)이 형성될 수 있다. 예컨대, 기판(200)의 형성 시, 절연층(206)의 일부가 제거됨으로써, 발광 소자(150)들 각각이 절연층(206)의 조립 홀(203)에 조립될 수 있다. The insulating layer (206) has a partition wall, and an assembly hole (203) can be formed by this partition wall. For example, when forming the substrate (200), a part of the insulating layer (206) is removed, so that each of the light-emitting elements (150) can be assembled into the assembly hole (203) of the insulating layer (206).
기판(200)에는 발광 소자(150)들이 결합되는 조립 홀(203)이 형성되고, 조립 홀(203)이 형성된 면은 유체(1200)와 접촉할 수 있다. 조립 홀(203)은 발광 소자(150)의 정확한 조립 위치를 가이드할 수 있다.An assembly hole (203) is formed in the substrate (200) into which light-emitting elements (150) are combined, and the surface on which the assembly hole (203) is formed can come into contact with a fluid (1200). The assembly hole (203) can guide the exact assembly position of the light-emitting elements (150).
한편, 조립 홀(203)은 대응하는 위치에 조립될 발광 소자(150)의 형상에 대응하는 형상 및 크기를 가질 수 있다. 이에 따라, 조립 홀(203)에 다른 발광 소자가 조립되거나 복수의 발광 소자들이 조립되는 것을 방지할 수 있다.Meanwhile, the assembly hole (203) may have a shape and size corresponding to the shape of the light-emitting element (150) to be assembled at the corresponding position. Accordingly, it is possible to prevent another light-emitting element from being assembled in the assembly hole (203) or a plurality of light-emitting elements from being assembled.
다시 도 10를 참조하면, 기판(200)이 배치된 후, 자성체를 포함하는 조립 장치(1100)가 기판(200)을 따라 이동할 수 있다. 자성체로 예컨대, 자석이나 전자석이 사용될 수 있다. 조립 장치(1100)는 자기장이 미치는 영역을 유체(1200) 내로 최대화하기 위해, 기판(200)과 접촉한 상태로 이동할 수 있다. 실시예에 따라서는, 조립 장치(1100)가 복수의 자성체를 포함하거나, 기판(200)과 대응하는 크기의 자성체를 포함할 수도 있다. 이 경우, 조립 장치(1100)의 이동 거리는 소정 범위 이내로 제한될 수도 있다.Referring again to FIG. 10, after the substrate (200) is placed, an assembly device (1100) including a magnetic body can move along the substrate (200). For example, a magnet or an electromagnet can be used as the magnetic body. The assembly device (1100) can move in contact with the substrate (200) to maximize the area affected by the magnetic field into the fluid (1200). Depending on the embodiment, the assembly device (1100) may include a plurality of magnetic bodies or may include magnetic bodies having a size corresponding to that of the substrate (200). In this case, the movement distance of the assembly device (1100) may be limited to a predetermined range.
조립 장치(1100)에 의해 발생하는 자기장에 의해, 챔버(1300) 내의 발광 소자(150)는 조립 장치(1100)를 향해 이동할 수 있다.By the magnetic field generated by the assembly device (1100), the light emitting element (150) within the chamber (1300) can move toward the assembly device (1100).
발광 소자(150)는 조립 장치(1100)를 향해 이동 중, 조립 홀(203)로 진입하여 기판(200)과 접촉될 수 있다. The light emitting element (150) may move toward the assembly device (1100) and enter the assembly hole (203) to come into contact with the substrate (200).
이때, 기판(200)에 형성된 조립 배선(201, 202)에 의해 가해지는 전기장에 의해, 기판(200)에 접촉된 발광 소자(150)가 조립 장치(1100)의 이동에 의해 이탈되는 것이 방지될 수 있다.At this time, the light emitting element (150) in contact with the substrate (200) can be prevented from being detached by the movement of the assembly device (1100) due to the electric field applied by the assembly wiring (201, 202) formed on the substrate (200).
즉, 상술한 전자기장을 이용한 자가 조립 방식에 의해, 발광 소자(150)들 각각이 기판(200)에 조립되는 데 소요되는 시간을 급격히 단축시킬 수 있으므로, 대면적 고화소 디스플레이를 보다 신속하고 경제적으로 구현할 수 있다.That is, since the time required for each light-emitting element (150) to be assembled on the substrate (200) can be drastically shortened by the self-assembly method using the electromagnetic field described above, a large-area, high-pixel display can be implemented more quickly and economically.
기판(200)의 조립 홀(203) 상에 조립된 발광 소자(150)와 기판(200) 사이에는 소정의 솔더층(미도시)이 더 형성되어 발광 소자(150)의 결합력을 향상시킬 수 있다.A predetermined solder layer (not shown) may be further formed between the light-emitting element (150) assembled on the assembly hole (203) of the substrate (200) and the substrate (200) to improve the bonding strength of the light-emitting element (150).
이후 발광 소자(150)에 전극 배선(미도시)이 연결되어 전원을 인가할 수 있다.Afterwards, electrode wiring (not shown) can be connected to the light-emitting element (150) to supply power.
다음으로 도시되지 않았지만, 후공정에 의해 적어도 하나 이상의 절연층이 형성될 수 있다. 적어도 하나 이상의 절연층은 투명 레진이거나 또는 반사물질, 산란물질이 포함된 레진일 수 있다.Next, although not shown, at least one insulating layer may be formed by a post-process. The at least one insulating layer may be a transparent resin or a resin containing a reflective material or a scattering material.
한편, 실시예는 반도체 발광 소자의 측부 상에 패시베이션층의 형성 위치를 결정할 수 있는 트렌치를 배치하여, 이 트렌치에 패시베이션층의 끝단이 위치되도록 하여, 반도체 발광 소자의 측부에 일정한 높이의 제1 전극이 배치될 수 있다. 따라서, 복수의 서브 화소 각각의 조립 홀에 배치된 반도체 발광 소자의 제1 전극에 연결 전극이 균일한 면적으로 접하도록 하여 복수의 서브 화소 각각 사이에 균일한 휘도를 확보하여 화질을 향상시킬 수 있다. 이외에도 실시예는 다양한 기술적 장점을 가질 수 있으며, 이러한 다양한 기술적 장점은 하기에 상세히 설명한다.Meanwhile, the embodiment arranges a trench capable of determining a formation position of a passivation layer on a side of a semiconductor light-emitting element, so that an end of the passivation layer is positioned in the trench, so that a first electrode having a constant height can be arranged on the side of the semiconductor light-emitting element. Accordingly, the connection electrode is arranged in a uniform area on the first electrode of the semiconductor light-emitting element arranged in the assembly hole of each of the plurality of sub-pixels, so that uniform brightness can be secured between each of the plurality of sub-pixels, thereby improving the image quality. In addition, the embodiment may have various technical advantages, and these various technical advantages will be described in detail below.
이하에서 누락된 설명은 도 5 내지 도 10 및 해당 도면과 관련하여 상술된 설명으로부터 용이하게 이해될 수 있다. Any explanation omitted below can be readily understood from FIGS. 5 to 10 and the description given above in connection with the corresponding drawings.
도 11은 실시예에 따른 디스플레이 장치를 도시한 단면도이다.Fig. 11 is a cross-sectional view illustrating a display device according to an embodiment.
도 11을 참조하면, 실시예에 따른 디스플레이 장치(300)는 기판(310), 제1 조립 배선(321), 제2 조립 배선(322), 격벽(340), 반도체 발광 소자(150) 및 연결 전극(350)를 포함할 수 있다. 제1 실시예에 따른 디스플레이 장치(300)는 이보다 더 많은 구성 요소를 포함할 수 있다. Referring to FIG. 11, a display device (300) according to an embodiment may include a substrate (310), a first assembly wiring (321), a second assembly wiring (322), a partition wall (340), a semiconductor light-emitting element (150), and a connecting electrode (350). The display device (300) according to the first embodiment may include more components than this.
기판(310) 및 격벽(340) 각각은 도 9에 도시한 기판(200) 및 절연층(206)과 동일하므로, 상세한 설명은 생략한다. Since the substrate (310) and the partition wall (340) are each identical to the substrate (200) and the insulating layer (206) illustrated in FIG. 9, a detailed description is omitted.
격벽(340)은 기판(310) 상에 배치될 수 있다. 예컨대, 격벽(340)은 제1 조립 배선(321) 및 제2 조립 배선(322) 상에 배치될 수 있다. 격벽(340)은 절연층으로 불릴 수 있다. 격벽(340)은 복수의 조립 홀(345)를 가질 수 있다. 조립 홀(345)은 화소의 서브화소에 구비될 수 있지만, 이에 대해서는 한정하지 않는다. 조립 홀(345)은 반도체 발광 소자(150)의 조립을 가이드 및 고정하는 것으로서, 자가조립시 자성체에 의해 이동되는 반도체 발광 소자(150)가 조립 홀(345) 근처에서 조립 홀(345) 내로 이동되어 조립 홀(345)에 고정될 수 있다. The partition wall (340) may be arranged on the substrate (310). For example, the partition wall (340) may be arranged on the first assembly wiring (321) and the second assembly wiring (322). The partition wall (340) may be referred to as an insulating layer. The partition wall (340) may have a plurality of assembly holes (345). The assembly holes (345) may be provided in sub-pixels of a pixel, but are not limited thereto. The assembly holes (345) guide and fix the assembly of the semiconductor light-emitting element (150), and the semiconductor light-emitting element (150) moved by a magnetic body during self-assembly may be moved from near the assembly hole (345) into the assembly hole (345) and fixed to the assembly hole (345).
도면에는 조립 홀(345)이 경사진 내 측면을 갖는 것으로 도시되고 있지만, 기판(310)의 상면에 대해 수직인 내 측면을 가질 수도 있다. 경사진 내 측면을 갖는 조립 홀(345)에 의해 반도체 발과 소자가 조립 홀(345) 내로 용이하게 삽입될 수 있다. Although the drawing shows the assembly hole (345) as having an inclined inner side, it may also have an inner side that is perpendicular to the upper surface of the substrate (310). The semiconductor foot and component can be easily inserted into the assembly hole (345) by the assembly hole (345) having an inclined inner side.
제1 조립 배선(321) 및 제2 조립 배선(322)은 기판(310) 상에 배치될 수 있다. 제1 조립 배선(321) 및 제2 조립 배선(322)은 발광 소자(150)를 조립하기 위해 유전영동힘을 생성하기 위해 구비될 수 있다.The first assembly wiring (321) and the second assembly wiring (322) may be arranged on the substrate (310). The first assembly wiring (321) and the second assembly wiring (322) may be provided to generate a dielectric force for assembling the light emitting element (150).
제1 및 제2 조립 배선(321, 322) 각각은 도 9에 도시한 전극 배선(201, 202)과 동일하므로, 상세한 설명은 생략한다. Since the first and second assembly wirings (321, 322) are each identical to the electrode wirings (201, 202) illustrated in Fig. 9, a detailed description is omitted.
한편, 제1 절연층(330)은 기판(310) 상에 배치될 수 있다. 제1 및 제2 조립 배선(321, 322)가 제1 절연층(330)과 기판(310) 사이에 배치될 수 있다. 제1 조립 배선(321)과 제2 조립 배선(322)은 동일한 층, 예컨대 기판(310) 상에 배치될 수 있다. 즉, 제1 조립 배선(321) 및 제2 조립 배선(322)은 기판(310)의 상면에 접할 수 있다. 제1 조립 배선(321)과 제2 조립 배선(322)은 전기적인 쇼트를 방지하기 위해 서로 이격될 수 있다. 제1 조립 배선(321)과 제2 조립 배선(322)에 교류 전압이 인가되어, 제1 조립 배선(321)과 제2 조립 배선(322) 사이에 유전영동힘이 형성될 수 있다. 이 유전영동힘에 의해 조립 홀(345) 내 위치된 반도체 발광 소자(150)가 고정될 수 있다. 제1 조립 배선(321)과 제2 조립 배선(322)이 동일한 층 상에 수평으로 나란하게 배치되므로, 제1 조립 배선(321)과 제2 조립 배선(322) 사이에 형성된 유전영동힘이 균일하므로, 반도체 발광 소자(150)는 조립 홀(345)의 중심에 정위치될 수 있다. Meanwhile, the first insulating layer (330) may be disposed on the substrate (310). The first and second assembly wirings (321, 322) may be disposed between the first insulating layer (330) and the substrate (310). The first assembly wiring (321) and the second assembly wiring (322) may be disposed on the same layer, for example, the substrate (310). That is, the first assembly wiring (321) and the second assembly wiring (322) may be in contact with the upper surface of the substrate (310). The first assembly wiring (321) and the second assembly wiring (322) may be spaced apart from each other to prevent an electrical short. An AC voltage may be applied to the first assembly wiring (321) and the second assembly wiring (322), so that a dielectric force may be formed between the first assembly wiring (321) and the second assembly wiring (322). The semiconductor light emitting element (150) positioned in the assembly hole (345) can be fixed by this dielectric force. Since the first assembly wiring (321) and the second assembly wiring (322) are horizontally arranged in parallel on the same layer, the dielectric force formed between the first assembly wiring (321) and the second assembly wiring (322) is uniform, so the semiconductor light emitting element (150) can be positioned at the center of the assembly hole (345).
제1 절연층(330)은 제1 조립 배선(321) 및 제2 조립 배선(322)을 유체(도 9의 1200)로부터 보호하고, 제1 조립 배선(321)과 제2 조립 배선(322)에 흐르는 누설 전류를 방지할 수 있다.The first insulation layer (330) can protect the first assembly wiring (321) and the second assembly wiring (322) from the fluid (1200 of FIG. 9) and prevent leakage current flowing through the first assembly wiring (321) and the second assembly wiring (322).
제1 절연층(330)은 유전영동힘을 증가시킬 수 있다. 예컨대, 제1 절연층(330)은 유전층일 수 있다. 제1 절연층(330)은 유전율이 높은 물질로 형성될 수 있다. 유전영동힘은 제1 절연층(330)의 유전율에 비례할 수 있다. 따라서, 유전율이 높은 물질로 이루어진 제1 절연층(330)에 의해 제1 조립 배선(321) 및 제2 조립 배선(322) 사이에 형성된 유전영동힘이 증가되어, 이와 같이 증가된 유전영동힘에 의해 조립 홀(345) 내에 위치된 반도체 발광 소자(150)가 보다 단단하게 고정될 수 있다. The first insulating layer (330) can increase the dielectric force. For example, the first insulating layer (330) can be a dielectric layer. The first insulating layer (330) can be formed of a material having a high dielectric constant. The dielectric force can be proportional to the dielectric constant of the first insulating layer (330). Therefore, the dielectric force formed between the first assembly wiring (321) and the second assembly wiring (322) is increased by the first insulating layer (330) made of a material having a high dielectric constant, and the semiconductor light emitting element (150) positioned within the assembly hole (345) can be more firmly fixed by the increased dielectric force.
예컨대, 제1 절연층(330)은 실리카, 알루미나 등의 무기 물질 또는 유기 물질이 단일층 또는 다층으로 형성될 수 있다.For example, the first insulating layer (330) may be formed of a single layer or multiple layers of inorganic materials such as silica or alumina or organic materials.
예컨대, 제1 절연층(330)은 폴리이미드, PEN, PET 등과 같이 절연성과 유연성 있는 재질을 포함할 수 있다. 예컨대, 제1 절연층(330)은 기판(310)과 일체로 이루어져 하나의 기판을 형성할 수도 있다. 즉, 기판(310)에 제1 조립 배선(321)과 제2 조립 배선(322)이 매립될 수 있다. For example, the first insulating layer (330) may include an insulating and flexible material such as polyimide, PEN, PET, etc. For example, the first insulating layer (330) may be formed integrally with the substrate (310) to form a single substrate. That is, the first assembly wiring (321) and the second assembly wiring (322) may be embedded in the substrate (310).
제1 절연층(330)은 접착성이 있는 절연층일 수 있거나, 전도성을 가지는 전도성 접착층일 수 있다. 제1 절연층(330)이 전도성 접착층일 경우, 제1 조립 배선(321)과 제2 조립 배선(322)은 절연층으로 둘러싸 제1 조립 배선(321) 및 제2 조립 배선(322) 각각과 전도성 접착층 사이의 전기적인 쇼트를 방지할 수 있다. 예컨대, 제1 절연층(330)은 연성이 있어서 디스플레이 장치(300)의 플렉서블 기능을 가능하게 할 수 있다. The first insulating layer (330) may be an adhesive insulating layer or a conductive adhesive layer having conductivity. When the first insulating layer (330) is a conductive adhesive layer, the first assembly wiring (321) and the second assembly wiring (322) may be surrounded by the insulating layer to prevent an electrical short between each of the first assembly wiring (321) and the second assembly wiring (322) and the conductive adhesive layer. For example, the first insulating layer (330) may be flexible to enable a flexible function of the display device (300).
반도체 발광 소자(150)가 기판(310) 상에 구비된 복수의 조립 홀(345) 각각에 배치될 수 있다. A semiconductor light emitting element (150) can be placed in each of a plurality of assembly holes (345) provided on a substrate (310).
반도체 발광 소자(150)는 반도체 물질, 예컨대 Ⅳ족 화합물 또는 III-V족 화합물로 형성될 수 있다. 반도체 발광 소자(150)는 전기적 신호에 따라 광을 생성하는 부재이다. The semiconductor light-emitting element (150) can be formed of a semiconductor material, such as a group IV compound or a group III-V compound. The semiconductor light-emitting element (150) is a member that generates light according to an electrical signal.
일 예로서, 각 조립 홀(345)에 배치된 반도체 발광 소자(150)는 단일 컬러 광을 생성할 수 있다. 예컨대, 반도체 발광 소자(150)는 자외선 광, 보라색 광, 청색 광 등을 생성할 수 있다. 이러한 경우, 각 조립 홀(345)에 배치된 반도체 발광 소자(150)는 광원으로서, 이 광원을 이용하여 다양한 컬러 광을 생성하여 영상을 표시할 수 있다. 다양한 컬러 광을 생성하기 위해 컬러 컨버전층과 컬러 필터가 구비될 수 있다. As an example, the semiconductor light-emitting element (150) arranged in each assembly hole (345) can generate a single color light. For example, the semiconductor light-emitting element (150) can generate ultraviolet light, purple light, blue light, etc. In this case, the semiconductor light-emitting element (150) arranged in each assembly hole (345) serves as a light source, and can generate various color light using this light source to display an image. A color conversion layer and a color filter can be provided to generate various color light.
다른 예로서, 각 조립 홀(345)에 배치된 반도체 발광 소자(150)는 청색 반도체 발광 소자, 녹색 반도체 발광 소자 및 적색 반도체 발광 소자 중 하나일 수 있다. 예컨대, 3개의 조립 홀(345)이 나란하게 배치된 경우, 제1 조립 홀(345)에 배치된 반도체 발광 소자(150)는 청색 반도체 발광 소자이고 제2 조립 홀(345)에 배치된 반도체 발광 소자(150)는 녹색 반도체 발광 소자이며, 제3 조립 홀(345)에 배치된 반도체 발광 소자(150)는 적색 반도체 발광 소자일 수 있다. As another example, the semiconductor light-emitting element (150) arranged in each assembly hole (345) may be one of a blue semiconductor light-emitting element, a green semiconductor light-emitting element, and a red semiconductor light-emitting element. For example, when three assembly holes (345) are arranged in a parallel manner, the semiconductor light-emitting element (150) arranged in the first assembly hole (345) may be a blue semiconductor light-emitting element, the semiconductor light-emitting element (150) arranged in the second assembly hole (345) may be a green semiconductor light-emitting element, and the semiconductor light-emitting element (150) arranged in the third assembly hole (345) may be a red semiconductor light-emitting element.
연결 전극(350)는 조립 홀(345)에 배치될 수 있다. 연결 전극(350)은 연결부, 연결 부재, 연결 금속 등으로 불릴 수 있다. The connecting electrode (350) may be placed in the assembly hole (345). The connecting electrode (350) may be called a connecting portion, a connecting member, a connecting metal, etc.
연결 전극(350)은 반도체 발광 소자(150)를 상기 제1 및 제2 조립 배선(321, 322) 중 적어도 하나의 조립 배선에 연결시킬 수 있다. 연결 전극(350)은 전기 전도도가 우수한 금속으로 이루어질 수 있다. 연결 전극(350)은 적어도 하나 이상의 층으로 이루어질 수 있다. 예컨대, 연결 전극(350)은 몰리브덴/알루미늄/몰리브덴(Mo/Al/Mo)의 3층으로 이루어질 수 있지만, 이에 대해서는 한정하지 않는다. The connecting electrode (350) can connect the semiconductor light emitting element (150) to at least one of the first and second assembly wirings (321, 322). The connecting electrode (350) can be made of a metal having excellent electrical conductivity. The connecting electrode (350) can be made of at least one layer. For example, the connecting electrode (350) can be made of three layers of molybdenum/aluminum/molybdenum (Mo/Al/Mo), but is not limited thereto.
예컨대, 연결 전극(350)은 조립 홀(345) 내에서 반도체 발광 소자(150)의 측부의 둘레를 따라 배치될 수 있다. 예컨대, 연결 전극(350)은 조립 홀(345) 내에서 반도체 발광 소자(150)의 측부의 둘레를 따라 반도체 발공 소자의 측부에 전기적으로 연결될 수 있다. For example, the connecting electrode (350) may be arranged along the perimeter of the side of the semiconductor light-emitting element (150) within the assembly hole (345). For example, the connecting electrode (350) may be electrically connected to the side of the semiconductor light-emitting element along the perimeter of the side of the semiconductor light-emitting element (150) within the assembly hole (345).
도 1 내지 도 4에 도시한 바와 같이, 본딩 방식을 이용한 열 압착시 발광 소자(4)의 하부에 구비된 본딩 물질(5)가 압력에 의해 기판(1)에 부착된다. As shown in FIGS. 1 to 4, when thermally pressing using a bonding method, a bonding material (5) provided on the lower part of a light-emitting element (4) is attached to a substrate (1) by pressure.
하지만, 발광 소자(4) 하측의 본딩 물질(5)이 발광 소자(4)와 기판(1) 사이에 머무르기보다는 발광 소자(4) 주변으로 빠져나가, 주변으로 빠져나간 본딩 물질(5)에 의해 후공정에 의해 형성된 전극 배선과의 전기적인 쇼트가 발생된다(도 1). 또한, 발광 소자(4)가 기판(1)에 단단하게 부착되지 않아 발광 소자(4)가 이탈된다(도 3). 또한, 발광 소자(4) 하측의 본딩 물질(5)이 머무르기보다는 발광 소자(4) 주변으로 빠져나가, 발광 소자(4)와 기판(1) 사이에 잔류하는 본딩 물질(5)의 양이 적어 발광 소자(4)와 기판(1)의 전극 배선 간의 전기적 접촉 면적이 작아 접촉 저항의 증가로 인한 휘도 저하가 야기된다(도 4). However, the bonding material (5) on the lower side of the light-emitting element (4) escapes to the periphery of the light-emitting element (4) rather than staying between the light-emitting element (4) and the substrate (1), and an electrical short occurs with the electrode wiring formed by the post-process due to the bonding material (5) that escapes to the periphery (Fig. 1). In addition, the light-emitting element (4) is not firmly attached to the substrate (1), and thus the light-emitting element (4) is detached (Fig. 3). In addition, the bonding material (5) on the lower side of the light-emitting element (4) escapes to the periphery of the light-emitting element (4) rather than staying, and thus the amount of bonding material (5) remaining between the light-emitting element (4) and the substrate (1) is small, and thus the electrical contact area between the light-emitting element (4) and the electrode wiring of the substrate (1) is small, and thus a decrease in brightness is caused due to an increase in contact resistance (Fig. 4).
제1 실시예는 이러한 문제를 해결하기 위한 것으로서, 다음과 같은 기술적 장점을 가질 수 있다. The first embodiment is intended to solve these problems and may have the following technical advantages.
제1 실시예에 따르면, 연결 전극(350)이 조립 홀(345) 내에서 반도체 발광 소자(150)의 외 측면과 조립 홀(345)의 내 측면 사이에 배치되어, 연결 전극(350)에 의해 반도체 발광 소자(150)가 기판(310) 및/또느 격벽(340)과 단단하게 부착되어 반도체 발광 소자(150)의 이탈이 방지될 수 있다. According to the first embodiment, a connecting electrode (350) is placed between the outer side of the semiconductor light-emitting element (150) and the inner side of the assembly hole (345) within the assembly hole (345), so that the semiconductor light-emitting element (150) is firmly attached to the substrate (310) and/or the partition wall (340) by the connecting electrode (350), thereby preventing detachment of the semiconductor light-emitting element (150).
제1 실시예에 따르면, 연결 전극(350)이 조립 홀(345) 내에만 형성되므로, 연결 전극(350)과 후공정에 의해 형성된 전극 배선(372) 사이의 전기적인 쇼트가 방지될 수 있다.According to the first embodiment, since the connecting electrode (350) is formed only within the assembly hole (345), an electrical short between the connecting electrode (350) and the electrode wiring (372) formed by the post-process can be prevented.
제1 실시예에 따르면, 연결 전극(350)이 반도체 발광 소자(150)의 측부의 둘레를 따라 반도체 발광 소자(150)의 측부에 전기적으로 연결되므로, 연결 전극(350)과 반도체 발광 소자(150) 사이의 접촉 면적이 극대화되어 최대의 휘도가 얻어질 수 있다. According to the first embodiment, since the connecting electrode (350) is electrically connected to the side of the semiconductor light-emitting element (150) along the periphery of the side of the semiconductor light-emitting element (150), the contact area between the connecting electrode (350) and the semiconductor light-emitting element (150) is maximized, so that maximum brightness can be obtained.
제1 실시예에 따르면, 기판(310) 상에 정의된 복수의 서브 화소 각각의 조립 홀(345)에 균일한 사이즈로 연결 전극(350)이 배치되므로, 연결 전극(350)과 반도체 발광 소자(150) 사이의 접촉 면적이 동일하여, 복수의 서브 화소 간에 균일한 휘도를 확보하여 화질을 향상시킬 수 있다. According to the first embodiment, since the connection electrodes (350) are arranged in the assembly holes (345) of each of the plurality of sub-pixels defined on the substrate (310) with a uniform size, the contact area between the connection electrodes (350) and the semiconductor light-emitting element (150) is the same, so that uniform brightness is secured between the plurality of sub-pixels, thereby improving the image quality.
제1 실시예에 따르면, 각 화소의 반도체 발광 소자(150)가 안정적으로 연결 전극(350)와 전기적으로 연결되므로, 점등 불량을 방지할 수 있다. According to the first embodiment, since the semiconductor light-emitting element (150) of each pixel is stably electrically connected to the connection electrode (350), lighting failure can be prevented.
도 14에 도시한 바와 같이, 종래(도 1, 도 3 및 도 4)의 본딩 방식에 의한 열 압착에 의해 발광 소자(4)가 기판(1)에 부착되는 경우, 복수의 서브 화소 각각의 발광 소자(4)가 점등되거나 점등되지 않아 점등율이 저하됨을 알 수 있다.As shown in Fig. 14, when a light-emitting element (4) is attached to a substrate (1) by thermal compression using a bonding method of the prior art (Fig. 1, Fig. 3 and Fig. 4), it can be seen that the light-emitting element (4) of each of a plurality of sub-pixels is turned on or not turned on, resulting in a reduced lighting rate.
도 15에 도시한 바와 같이, 제1 실시예에 따른 증착 방식에 의해 반도체 반도체 발광 소자(150)가 기판(310)에 부착되는 경우, 복수의 서브 화소의 반도체 발광 소자(150)가 점등되어 점등율이 현저히 향상됨을 알 수 있다. As illustrated in FIG. 15, when a semiconductor light-emitting element (150) is attached to a substrate (310) by a deposition method according to the first embodiment, it can be seen that the semiconductor light-emitting elements (150) of a plurality of sub-pixels are turned on, thereby significantly improving the lighting rate.
한편, 반도체 발광 소자(150)가 조립 홀(345)에 배치될 수 있다. 실시예에 따른 반도체 발광 소자(150)는 그 측부에 복수의 트렌치(1110, 1120, 1130)가 배치될 수 있다. 복수의 트렌치 중 하나의 트렌치, 예컨대 제1 트렌치(1110)는 패시베이션층(157)의 형성 위치를 결정할 수 있다. 즉, 패시베이션층(157)의 끝단이 제1 트렌치(1110)에 위치될 수 있다. Meanwhile, a semiconductor light emitting device (150) may be placed in an assembly hole (345). A semiconductor light emitting device (150) according to an embodiment may have a plurality of trenches (1110, 1120, 1130) placed on its side. One of the plurality of trenches, for example, the first trench (1110), may determine a formation position of a passivation layer (157). That is, an end of the passivation layer (157) may be located in the first trench (1110).
[제1 실시예][Example 1]
도 12는 제1 실시예에 따른 반도체 발광 소자를 도시한 단면도이다.Fig. 12 is a cross-sectional view illustrating a semiconductor light-emitting device according to the first embodiment.
도 12를 참조하면, 제1 실시예에 따른 반도체 발광 소자(150)는 발광부(151, 152, 153), 제1 전극(154), 제2 전극(155), 트렌치(1110, 1120, 1130) 및 패시베이션층(157)을 포함할 수 있다. 제1 실시예에 따른 반도체 발광 소자(150)는 이보다 더 많은 구성 요소를 포함할 수 있다. 패시베이션층(157)은 절연층, 보호층 등으로 불릴 수 있다.Referring to FIG. 12, a semiconductor light-emitting device (150) according to the first embodiment may include a light-emitting portion (151, 152, 153), a first electrode (154), a second electrode (155), trenches (1110, 1120, 1130), and a passivation layer (157). The semiconductor light-emitting device (150) according to the first embodiment may include more components than this. The passivation layer (157) may be called an insulating layer, a protective layer, or the like.
발광부는 제1 도전형 반도체층(151), 활성층(152) 및 제2 도전형 반도체층(153)을 포함할 수 있다. 즉, 활성층(152)이 제1 도전형 반도체층(151) 상에 배치되고, 제2 도전형 반도체층(153)이 활성층(152) 상에 배치될 수 있다.The light emitting portion may include a first conductive semiconductor layer (151), an active layer (152), and a second conductive semiconductor layer (153). That is, the active layer (152) may be disposed on the first conductive semiconductor layer (151), and the second conductive semiconductor layer (153) may be disposed on the active layer (152).
제1 도전형 반도체층(151), 활성층(152) 및 제2 도전형 반도체층(153)은 MOCVD와 같은 증착 장비를 이용하여 웨이퍼(도 16의 401) 상에서 순차적으로 성장될 수 있다. 이후, 식각 공정을 이용하여 제2 도전형 반도체층(153), 활성층(152) 및 제1 도전형 반도체층(151)의 순서로 수직 방향을 따라 식각될 수 있다. 이후, 제1 도전형 반도체층(151)의 측면 일부를 제외한 나머지 영역, 즉 제1 도전형 반도체층(151)의 측면의 다른 일부, 활성층(152)의 측면 및 제2 도전형 반도체층(153)의 측면 둘레를 따라 패시베이션층(157)이 형성됨으로써, 반도체 발광 소자(150)가 제조될 수 있다. The first conductive semiconductor layer (151), the active layer (152), and the second conductive semiconductor layer (153) can be sequentially grown on a wafer (401 in FIG. 16) using deposition equipment such as MOCVD. Thereafter, the second conductive semiconductor layer (153), the active layer (152), and the first conductive semiconductor layer (151) can be etched in the vertical direction in this order using an etching process. Thereafter, a passivation layer (157) is formed along the remaining area except for a part of the side surface of the first conductive semiconductor layer (151), that is, along another part of the side surface of the first conductive semiconductor layer (151), the side surface of the active layer (152), and the side surface perimeter of the second conductive semiconductor layer (153), thereby manufacturing a semiconductor light-emitting device (150).
제1 도전형 반도체층(151)은 제1 도전형 도펀트를 포함하고, 제2 도전형 반도체층(153)은 제2 도전형 도펀트를 포함할 수 있다. 예컨대, 제1 도전형 도펀트는 실리콘(Si)과 같은 n형 도펀트이고, 제2 도전형 도펀트는 보론(B)과 같은 p형 도펀트일 수 있다. The first conductive semiconductor layer (151) may include a first conductive dopant, and the second conductive semiconductor layer (153) may include a second conductive dopant. For example, the first conductive dopant may be an n-type dopant such as silicon (Si), and the second conductive dopant may be a p-type dopant such as boron (B).
예컨대, 제1 도전형 반도체층(151)은 전자를 생성하는 장소이고, 제2 도전형 반도체층(153)은 홀을 형성하는 장소일 수 있다. 활성층(152)은 광을 생성하는 장소로서 발광층으로 불릴 수 있다.For example, the first conductive semiconductor layer (151) may be a place where electrons are generated, and the second conductive semiconductor layer (153) may be a place where holes are formed. The active layer (152) may be called a light-emitting layer as it is a place where light is generated.
제1 전극(154)은 발광부(151, 152, 153)의 하부 상에 배치될 수 있다. 제1 전극(154)은 발광부(151, 152, 153)의 측부 상에 배치될 수 있다. 제2 전극(155)은 발광부(151, 152, 153)의 상부 상에 배치될 수 있다. 제1 전극(154) 및 제2 전극(155)은 발광부(151, 152, 153)에 전류를 공급하여 발광부(151, 152, 153)에서 이 전류에 상응하는 휘도를 갖는 광이 발광될 수 있다. The first electrode (154) may be placed on the lower portion of the light-emitting portion (151, 152, 153). The first electrode (154) may be placed on the side of the light-emitting portion (151, 152, 153). The second electrode (155) may be placed on the upper portion of the light-emitting portion (151, 152, 153). The first electrode (154) and the second electrode (155) supply current to the light-emitting portion (151, 152, 153), so that light having a brightness corresponding to the current may be emitted from the light-emitting portion (151, 152, 153).
제1 전극(154) 및 제2 전극(155)은 전기 전도도가 우수한 금속으로 이루어질 수 있다. 제1 전극(154) 및 제2 전극(155)은 적어도 하나 이상의 층으로 이루어질 수 있다. 제1 전극(154) 및 제2 전극(155)은 상이한 금속으로 이루어질 수 있지만, 이에 대해서는 한정하지 않는다. The first electrode (154) and the second electrode (155) may be made of a metal having excellent electrical conductivity. The first electrode (154) and the second electrode (155) may be made of at least one layer. The first electrode (154) and the second electrode (155) may be made of different metals, but are not limited thereto.
예컨대, 제1 전극(154) 및 제2 전극(155) 중 적어도 하나의 전극은 자성층을 포함할 수 있다. 예컨대, 도 10에 도시한 바와 같이, 조립 장치(1100)의 자성체에 의해 자화되는 경우, 자성층을 포함하는 반도체 발광 소자(150)가 조립 장치(1100)의 자성체에 인력이 작용하여 자성체를 향해 이동될 수 있다. 따라서, 조립 장치(1100)의 자성체의 이동 방향을 따라 반도체 발광 소자(150)가 이동될 수 있다. 이와 같이 이동 중인 반도체 발광 소자(150)가 기판(310) 상의 조립 홀(345)에 형성된 유전영동힘에 의해 당겨져 조립 홀(345)에 조립될 수 있다. For example, at least one of the first electrode (154) and the second electrode (155) may include a magnetic layer. For example, as illustrated in FIG. 10, when magnetized by a magnetic body of an assembly device (1100), a semiconductor light-emitting element (150) including a magnetic layer may be moved toward the magnetic body of the assembly device (1100) by an attractive force applied to the magnetic body. Accordingly, the semiconductor light-emitting element (150) may be moved along the moving direction of the magnetic body of the assembly device (1100). In this way, the semiconductor light-emitting element (150) that is moving may be pulled by a dielectrophoretic force formed in the assembly hole (345) on the substrate (310) and assembled into the assembly hole (345).
한편, 제1 전극(154)은 반사층을 포함할 수 있다. 이러한 경우, 활성층(152)에서 생성된 광이 반사됨으로써, 광 추출 효율이 향상되어 휘도가 향상될 수 있다. Meanwhile, the first electrode (154) may include a reflective layer. In this case, light generated in the active layer (152) is reflected, thereby improving light extraction efficiency and enhancing brightness.
패시베이션층(157)는 발광부(151, 152, 153)의 측부 상에 배치될 수 있다. 패시베이션층(157)은 발광부(151, 152, 153)의 상부 상에 배치될 수 있다. 예컨대, 패시베이션층(157)은 발광부(151, 152, 153)의 제2 전극(155) 상에 배치될 수 있다. The passivation layer (157) may be disposed on the side of the light-emitting portion (151, 152, 153). The passivation layer (157) may be disposed on the upper portion of the light-emitting portion (151, 152, 153). For example, the passivation layer (157) may be disposed on the second electrode (155) of the light-emitting portion (151, 152, 153).
예컨대, 패시베이션층(157)은 발광부(151, 152, 153)를 보호할 수 있다. For example, the passivation layer (157) can protect the light emitting portion (151, 152, 153).
예컨대, 패시베이션층(157)은 발광부(151, 152, 153)의 누설 전류를 차단할 수 있다. 발광부(151, 152, 153)의 측면, 즉 제1 도전형 반도체층(151)의 측면, 활성층(152)의 측면 및 제2 도전형 반도체층(153)의 측면을 통해 누설 전류가 흐를 수 있다. 제1 도전형 반도체층(151)의 측면, 활성층(152)의 측면 및 제2 도전형 반도체층(153)의 측면에 패시베이션층(157)이 형성됨으로써, 누설 전류가 방지될 수 있다. For example, the passivation layer (157) can block leakage current of the light-emitting portion (151, 152, 153). Leakage current can flow through the side surfaces of the light-emitting portion (151, 152, 153), that is, the side surface of the first conductive semiconductor layer (151), the side surface of the active layer (152), and the side surface of the second conductive semiconductor layer (153). By forming the passivation layer (157) on the side surface of the first conductive semiconductor layer (151), the side surface of the active layer (152), and the side surface of the second conductive semiconductor layer (153), leakage current can be prevented.
예컨대, 패시베이션층(157)은 반도체 발광 소자(150)의 조립을 도와줄 수 있다. 즉, 반도체 발광 소자(150)의 외 측면에 배치된 제1 전극(154)과 패시베이션층(157)의 배치 면적을 조절함으로써, 제1 조립 배선(321)과 제2 조립 배선(322) 사이에 형성된 유전영동힘에 의해 반도체 발광 소자(150)가 조립 홀(345) 내로 당겨질 수 있다. 예컨대, 반도체 발광 소자(150)의 제1 전극(154)이 제1 조립 배선(321)과 제2 조립 배선(322)에 근접하도록 배치되고, 패시베이션층(157)이 제1 조립 배선(321)과 제2 조립 배선(322)에서 멀리 배치됨으로써, 유전영동힘에 의해 반도체 발광 소자(150)가 조립 홀(345) 내로 당겨질 수 있다. 따라서, 유전영동힘에 의해 반도체 발광 소자(150)가 조립 홀(345) 내로 당겨진 후 지속적으로 조립 홀(345) 내에 고정될 수 있다. 이후에는 유전영동힘이 발생되지 않더라도 표면 장력이나 반데르발스 힘 등과 같은 자연력에 의해 반도체 발광 소자(150)가 조립 홀(345) 내에 고정될 수 있다. For example, the passivation layer (157) can assist in the assembly of the semiconductor light-emitting device (150). That is, by controlling the arrangement area of the first electrode (154) and the passivation layer (157) arranged on the outer surface of the semiconductor light-emitting device (150), the semiconductor light-emitting device (150) can be pulled into the assembly hole (345) by the dielectrophoretic force formed between the first assembly wiring (321) and the second assembly wiring (322). For example, when the first electrode (154) of the semiconductor light-emitting device (150) is arranged close to the first assembly wiring (321) and the second assembly wiring (322), and the passivation layer (157) is arranged far from the first assembly wiring (321) and the second assembly wiring (322), the semiconductor light-emitting device (150) can be pulled into the assembly hole (345) by the dielectrophoretic force. Accordingly, the semiconductor light emitting element (150) can be continuously fixed in the assembly hole (345) after being pulled into the assembly hole (345) by the dielectrophoretic force. Thereafter, even if the dielectrophoretic force is not generated, the semiconductor light emitting element (150) can be fixed in the assembly hole (345) by natural forces such as surface tension or van der Waals force.
예컨대, 발광부(151, 152, 153)의 제2 전극(155)의 일부에는 패시베이션층(157)이 형성되지 않은 개구(158)가 형성될 수 있다. 나중에 설명하겠지만, 개구(158)를 통해 전극 배선(372)이 반도체 발광 소자(150)의 제2 전극(155)에 전기적으로 연결될 수 있다. For example, an opening (158) in which a passivation layer (157) is not formed may be formed in a part of the second electrode (155) of the light-emitting portion (151, 152, 153). As will be described later, the electrode wiring (372) may be electrically connected to the second electrode (155) of the semiconductor light-emitting element (150) through the opening (158).
한편, 패시베이션층(157)은 발광부(151, 152, 153)의 측부 일부에 형성될 수 있다. 즉, 패시베이션층(157)은 발광부(151, 152, 153)의 측부의 일 영역에 배치되고, 제1 전극(154)은 발광부(151, 152, 153)의 측부의 다른 영역에 배치될 수 있다. Meanwhile, the passivation layer (157) may be formed on a part of the side of the light-emitting portion (151, 152, 153). That is, the passivation layer (157) may be disposed on one area of the side of the light-emitting portion (151, 152, 153), and the first electrode (154) may be disposed on another area of the side of the light-emitting portion (151, 152, 153).
제1 전극(154)을 발광부(151, 152, 153)의 측부에 형성하는 것은 연결 전극(350)에 전기적으로 용이하게 연결하기 위함이다. 제1 전극(154)을 발광부(151, 152, 153)의 측부에 보다 넓은 면적으로 형성할수록, 연결 전극(350)과 제1 전극(154) 사이의 접촉 면적이 클 수 있다. 이러한 경우, 발광부(151, 152, 153)에 보다 원활하게 전류가 흘러 보다 많은 광량이 출력되고, 이는 곧 휘도가 향상됨을 의미한다. The first electrode (154) is formed on the side of the light-emitting portion (151, 152, 153) to facilitate electrical connection to the connecting electrode (350). The larger the area of the first electrode (154) formed on the side of the light-emitting portion (151, 152, 153), the larger the contact area between the connecting electrode (350) and the first electrode (154). In this case, current flows more smoothly to the light-emitting portion (151, 152, 153) and a greater amount of light is output, which means that the brightness is improved.
패시베이션층(157)이 형성된 후 제1 전극(154)이 형성되므로, 패시베이션층(157)이 발광부(151, 152, 153)의 측부의 일 영역에 국한하여 형성하여야, 제1 전극(154)이 발광부(151, 152, 153)의 측부의 다른 영역에 국한하여 형성하기가 용이하다. 하지만, 제조 공정 상 패시베이션층(157)을 발광부(151, 152, 153)의 일 영역에 국한하여 형성하기는 매우 어렵다. 따라서, 제1 전극(154)을 발광부(151, 152, 153)의 측부의 다른 영역에 국한하여 형성하기는 매우 어렵다. Since the first electrode (154) is formed after the passivation layer (157) is formed, the passivation layer (157) must be formed limited to one area of the side of the light-emitting portion (151, 152, 153), so that it is easy to form the first electrode (154) limited to another area of the side of the light-emitting portion (151, 152, 153). However, it is very difficult to form the passivation layer (157) limited to one area of the light-emitting portion (151, 152, 153) in terms of the manufacturing process. Accordingly, it is very difficult to form the first electrode (154) limited to another area of the side of the light-emitting portion (151, 152, 153).
실시예는 복수의 트렌치를 발광부(151, 152, 153)에 형성하여, 복수의 트렌치를 이용하여 패시베이션층(157)을 발광부(151, 152, 153)의 일 영역에 국한하여 용이하게 형성할 수 있고, 이에 따라 제1 전극(154) 또한 발광부(151, 152, 153)의 다른 영역에 국한하여 용이하게 형성할 수 있다.In the embodiment, a plurality of trenches are formed in the light-emitting portion (151, 152, 153), and the passivation layer (157) can be easily formed limited to one area of the light-emitting portion (151, 152, 153) by using the plurality of trenches, and accordingly, the first electrode (154) can also be easily formed limited to another area of the light-emitting portion (151, 152, 153).
따라서, 복수의 트렌치는 패시베이션층(157)이 발광부(151, 152, 153)의 측부의 일 영역에 국한하여 형성되도록 하는 스토퍼(stopper)로서의 역할을 할 수 있다. Accordingly, the plurality of trenches can serve as stoppers to ensure that the passivation layer (157) is formed only in one area of the side of the light-emitting portion (151, 152, 153).
예컨대, 발광부(151, 152, 153)에 형성된 복수의 트렌치 중 하나의 트렌치, 예컨대 제1 트렌치(1110)를 기준으로 제1 트렌치(1110)에 패시베이션층(157)의 끝단(157a)에 위치될 수 있다. 즉, 패시베이션층(157)이 발광부(151, 152, 153)의 상부 및 측부 상에 형성되되, 발광부(151, 152, 153)의 측부에 구비된 제1 트렌치(1110)에 위치될 수 있다. 따라서, 패시베이션층(157)은 제1 트렌치(1110) 아래에 위치된 발광부(151, 152, 153)의 측부 상에는 형성되지 않을 수 있다. 제1 트렌치(1110) 아레에 위치된 발광부(151, 152, 153)의 측부 상에 제1 전극(154)이 형성될 수 있다. For example, the passivation layer (157) may be positioned at the end (157a) of the first trench (1110) among the plurality of trenches formed in the light-emitting portions (151, 152, 153), for example, the first trench (1110). That is, the passivation layer (157) may be formed on the upper and side portions of the light-emitting portions (151, 152, 153), but may be positioned in the first trench (1110) provided on the side portion of the light-emitting portions (151, 152, 153). Accordingly, the passivation layer (157) may not be formed on the side portion of the light-emitting portions (151, 152, 153) located below the first trench (1110). A first electrode (154) can be formed on the side of the light emitting portion (151, 152, 153) located under the first trench (1110).
따라서, 제1 트렌치(1110)는 패시베이션층(157)과 제1 전극(154) 사이의 경계 영역일 수 있다. 즉, 제1 트렌치(1110)에서 패시패이션층의 끝단(157a)과 제1 전극(154)의 끝단(154a)이 접할 수 있다. Accordingly, the first trench (1110) may be a boundary region between the passivation layer (157) and the first electrode (154). That is, the end (157a) of the passivation layer and the end (154a) of the first electrode (154) may come into contact in the first trench (1110).
예컨대, 복수의 트렌치는 발광부(151, 152, 153)의 측부의 둘레를 따라 배치될 수 있지만, 이에 대해서는 한정하지 않는다. 따라서, 발광부(151, 152, 153)의 측부의 둘레를 따라 배치된 제1 트렌치(1110)에서 패시베이션층(157)의 끝단(157a)과 제1 전극(154)의 끝단(154a)이 접할 수 있다. 즉, 제1 트렌치(1110)를 기준으로 패시베이션층(157)은 제1 트렌치(1110)의 위에 위치된 발광부(151, 152, 153)의 측부의 둘레를 따라 배치되고, 제1 전극(154)은 제1 트렌치(1110)의 아래에 위치된 발광부(151, 152, 153)의 측부의 둘레를 따라 배치될 수 있다. For example, a plurality of trenches may be arranged along the perimeter of the side of the light-emitting portion (151, 152, 153), but this is not limited thereto. Accordingly, an end (157a) of the passivation layer (157) and an end (154a) of the first electrode (154) may be in contact in the first trench (1110) arranged along the perimeter of the side of the light-emitting portion (151, 152, 153). That is, with respect to the first trench (1110), the passivation layer (157) may be arranged along the perimeter of the side of the light-emitting portion (151, 152, 153) positioned above the first trench (1110), and the first electrode (154) may be arranged along the perimeter of the side of the light-emitting portion (151, 152, 153) positioned below the first trench (1110).
복수의 트렌치 각각은 비대칭적인 그루브(1200)를 가질 수 있다. 예컨대, 복수의 트렌치 각각은 제1 폭(w1)을 갖는 바닥부(151a)와 바닥부(151a)와 접하고 제1 폭보다 큰 제2 폭(w2)을 갖는 측부(151b)를 가질 수 있다. 이러한 비대칭적인 그루브(1200)에 의해 패시베이션의 끝단(157a)이 용이하게 복수의 트렌치, 즉 제1 트렌치(1110)에 위치될 수 있다. Each of the plurality of trenches may have an asymmetrical groove (1200). For example, each of the plurality of trenches may have a bottom portion (151a) having a first width (w1) and a side portion (151b) that is in contact with the bottom portion (151a) and has a second width (w2) greater than the first width. By means of this asymmetrical groove (1200), the end portion (157a) of the passivation may be easily positioned in the plurality of trenches, i.e., the first trench (1110).
나중에 설명하겠지만(도 23 내지 도 27 참조), 제1 트렌치(1110)의 비대칭적인 그루브(1200)에 의해 패시베이션층(157)이 발광부(151, 152, 153)의 측면 상에 형성되더라도, 제1 트렌치(1110)를 기준으로 제1 트렌치(1110) 위에 위치된 패시베이션층(157)과 제1 트렌치(1110) 아래에 위치된 패시베이션층(157), 즉 감광막 상에 형성된 패시베이션층(도 23의 157)이 서로 이격될 수 있다. 이러한 경우, 제1 트렌치(1110) 아레에 위치된 패시베이션층(157)이 제거됨으로써, 제1 트렌치(1110) 위에 위치된 패시베이션층(157)만 발광부(151, 152, 153)의 측부 상에 배치될 수 있다. As will be explained later (see FIGS. 23 to 27), even if the passivation layer (157) is formed on the side surface of the light-emitting portion (151, 152, 153) by the asymmetrical groove (1200) of the first trench (1110), the passivation layer (157) positioned above the first trench (1110) and the passivation layer (157) positioned below the first trench (1110), i.e., the passivation layer (157 of FIG. 23) formed on the photosensitive film, may be spaced apart from each other. In this case, the passivation layer (157) positioned under the first trench (1110) is removed, so that only the passivation layer (157) positioned over the first trench (1110) can be placed on the side of the light-emitting portion (151, 152, 153).
한편, 바닥부(151a) 및 측부(151b) 사이의 각도(θ)는 예각을 가질 수 있지만, 이에 대해서는 한정하자 않는다. 바닥부(151a) 및 측부(151b) 사이의 각도(θ)가 예각을 갖는다는 것은 복수의 트렌치 각각의 깊이가 더욱 더 깊어진다는 것을 의미한다. 이와 같이 복수의 트렌치 각각의 깊이가 더욱 더 깊어질수록, 도 23 및 도 24에 도시한 바와 같이, 제1 트렌치(1110)를 기준으로 제1 트렌치(1110) 위에 위치된 패시베이션층(157)과 제1 트렌치(1110) 아래에 위치된 패시베이션층(157)이 더욱 더 용이하게 분리되어, 제1 트렌치(1110) 아래에 위치된 패시베이션층(157)의 제거가 용이할 수 있다. Meanwhile, the angle (θ) between the bottom portion (151a) and the side portion (151b) may be an acute angle, but is not limited thereto. The acute angle (θ) between the bottom portion (151a) and the side portion (151b) means that the depth of each of the plurality of trenches becomes deeper. As the depth of each of the plurality of trenches becomes deeper, as illustrated in FIGS. 23 and 24, the passivation layer (157) positioned above the first trench (1110) and the passivation layer (157) positioned below the first trench (1110) are more easily separated with respect to the first trench (1110), so that the removal of the passivation layer (157) positioned below the first trench (1110) can be facilitated.
한편, 복수의 트렌치는 패시베이션층(157)이 가급적 제1 도전형 반도체층(151)의 측부 상에 형성되지 않도록 하여 제1 도전형 반도체층(151)의 측부 상에 제1 전극(154)이 용이하게 형성되도록 한다. 따라서, 복수의 트렌치가 제1 도전형 반도체층(151)의 측부 상에 배치될 수 있다.Meanwhile, the plurality of trenches are formed so that the passivation layer (157) is preferably not formed on the side of the first conductive semiconductor layer (151), thereby allowing the first electrode (154) to be easily formed on the side of the first conductive semiconductor layer (151). Accordingly, the plurality of trenches can be arranged on the side of the first conductive semiconductor layer (151).
예컨대, 복수의 트렌치는 제1 도전형 반도체층(151)의 측부의 제1 영역 상에 배치된 제1 트렌치(1110)를 포함할 수 있다. 예컨대, 복수의 트렌치는 제1 도전형 반도체층(151)의 측부의 제2 영역 상에 배치된 적어도 하나 이상의 제2 트렌치(1120)를 포함할 수 있다. 제2 영역은 제1 영역보다 위에 위치될 수 있다. 예컨대, 복수의 트렌치는 제1 도전형 반도체층(151)의 측부의 제3 영역 상에 배치된 적어도 하나 이상의 제3 트렌치(1130)를 포함할 수 있다. 제3 영역은 제1 영역보다 아래에 위치될 수 있다. For example, the plurality of trenches may include a first trench (1110) disposed on a first region of a side surface of the first conductive semiconductor layer (151). For example, the plurality of trenches may include at least one second trench (1120) disposed on a second region of a side surface of the first conductive semiconductor layer (151). The second region may be positioned above the first region. For example, the plurality of trenches may include at least one third trench (1130) disposed on a third region of the side surface of the first conductive semiconductor layer (151). The third region may be positioned below the first region.
예컨대, 패시베이션층(157)의 끝단(157a)은 제1 트렌치(1110)에 위치될 수 있다 예컨대, 제1 전극(154)의 끝단(154a)은 제1 트렌치(1110)에서 패시베이션층(157)의 끝단(157a)에 접할 수 있다. For example, an end (157a) of the passivation layer (157) may be positioned in the first trench (1110). For example, an end (154a) of the first electrode (154) may be in contact with an end (157a) of the passivation layer (157) in the first trench (1110).
예컨대, 패시베이션층(157)은 적어도 하나 이상의 제2 트렌치(1120)에 배치될 수 있다. 패시베이션층(157)이 제2 트렌치(1120)의 비대칭적인 그루브(1200)에 배치됨으로써, 패시베이션층(157)과 제1 도전형 반도체층(151)의 측부 사이의 접촉 면적이 커져 패시베이션층(157)의 이탈이 방지될 수 있다. For example, the passivation layer (157) may be disposed in at least one second trench (1120). By disposing the passivation layer (157) in the asymmetric groove (1200) of the second trench (1120), the contact area between the passivation layer (157) and the side of the first conductive semiconductor layer (151) increases, thereby preventing the passivation layer (157) from being detached.
예컨대, 제1 전극(154)은 적어도 하나 이상의 제3 트렌치(1130)에 배치될 수 있다. 제1 전극(154)이 제3 트렌치(1130)의 비대칭적인 그루브(1200)에 배치됨으로써, 제2 전극(155)과 제1 도전형 반도체층(151)의 측부 사이의 접촉 면적이 커져 제1 전극(154)의 본딩력이 강화되고 제1 전극(154)의 이탈이 방지될 수 있다.For example, the first electrode (154) may be placed in at least one third trench (1130). By placing the first electrode (154) in the asymmetrical groove (1200) of the third trench (1130), the contact area between the second electrode (155) and the side of the first conductive semiconductor layer (151) increases, thereby strengthening the bonding force of the first electrode (154) and preventing detachment of the first electrode (154).
한편, 도 13에 도시한 바와 같이, 복수의 트렌치에 의해 활성층(152)에서 생성된 광이 반사되거나 산란되어 보다 많은 광이 추출되므로, 광 추출 효율이 향상되어 휘도가 향상될 수 있다. Meanwhile, as illustrated in Fig. 13, since light generated in the active layer (152) is reflected or scattered by multiple trenches so that more light is extracted, the light extraction efficiency is improved, so that the brightness can be improved.
한편, 다시 도 11 및 도 12를 참조하면, 연결 전극(350)은 반도체 발광 소자(150)의 제1 전극(154)에 접할 수 있다. 즉, 연결 전극(350)은 반도체 발광 소자(150)의 측부 상에 배치될 제1 전극(154)에 접할 수 있다. 예컨대, 연결 전극(350)은 반도체 발광 소자(150)의 제1 도전형 반도체 발광 소자(150)의 측부 상에 배치될 수 있다. 아울러, 연결 전극(350)은 제1 조립 배선(321) 및 제2 조립 배선(322) 중 적어도 하나의 조립 배선에 연결될 수 있다. 따라서, 연겨 전극은 반도체 발광 소자(150)의 제1 전극(154)을 제1 조립 배선(321) 및 제2 조립 배선(322) 중 적어도 하나의 조립 배선에 연결시킬 수 있다. Meanwhile, referring again to FIGS. 11 and 12, the connecting electrode (350) may be in contact with the first electrode (154) of the semiconductor light-emitting device (150). That is, the connecting electrode (350) may be in contact with the first electrode (154) to be disposed on the side of the semiconductor light-emitting device (150). For example, the connecting electrode (350) may be disposed on the side of the first conductive type semiconductor light-emitting device (150) of the semiconductor light-emitting device (150). In addition, the connecting electrode (350) may be connected to at least one of the first assembly wiring (321) and the second assembly wiring (322). Accordingly, the connecting electrode may connect the first electrode (154) of the semiconductor light-emitting device (150) to at least one of the first assembly wiring (321) and the second assembly wiring (322).
연결 전극(350)은 조립 홀(345) 내에서 반도체 발광 소자(150)의 패시베이션층(157) 및 조립 홀(345)의 내 측면에 접함으로써, 연결 전극(350)의 부착력을 강화되어 연결 전극(350)의 이탈이 방지될 수 있다. The connecting electrode (350) is in contact with the passivation layer (157) of the semiconductor light emitting element (150) and the inner side of the assembly hole (345) within the assembly hole (345), thereby strengthening the adhesive strength of the connecting electrode (350) and preventing detachment of the connecting electrode (350).
패시베이션층(157)의 두께가 비교적 얇으므로 패시베이션층(157)을 통해 연결 전극(350)과 활성층(152) 사이에 전기적인 쇼트가 발생되지 않도록, 연결 전극(350)의 상측은 적어도 활성층(152)보다 낮게 위치되어 제1 도전형 반도체층(151)의 측부 상에 배치될 수 있다. Since the thickness of the passivation layer (157) is relatively thin, the upper side of the connection electrode (350) may be positioned at least lower than the active layer (152) and placed on the side of the first conductive semiconductor layer (151) so that an electrical short does not occur between the connection electrode (350) and the active layer (152) through the passivation layer (157).
예컨대, 조립 홀(345)의 내 측면에 배치된 연결 전극(350)의 상측과 반도체 발광 소자(150)의 측부 상에 배치된 연결 전극(350)의 상측은 동일 위치(또는 높이)일 수 있지만, 이에 대해서는 한정하지 않는다. For example, the upper side of the connecting electrode (350) arranged on the inner side of the assembly hole (345) and the upper side of the connecting electrode (350) arranged on the side of the semiconductor light emitting element (150) may be at the same position (or height), but this is not limited thereto.
한편, 전극 배선(372)은 반도체 발광 소자(150)의 제2 전극(155)에 연결될 수 있다. 제1 조립 배선(321) 및 제2 조립 배선(322) 중 적어도 하나의 조립 배선은 제1 전극(154) 배선으로 명명되고, 전극 배선(372)는 제2 전극(155) 배선으로 명명될 수 있다. 이러한 경우, 제1 조립 배선(321) 및 제2 조립 배선(322) 중 적어도 하나의 조립 배선과 조립 배선(372)에 의해 전류가 반도체 발광 소자(150)에 흐르고, 반도체 발광 소자(150)에서 해당 전류에 상응하는 휘도를 갖는 광이 발광될 수 있다. Meanwhile, the electrode wiring (372) may be connected to the second electrode (155) of the semiconductor light-emitting element (150). At least one of the first assembly wiring (321) and the second assembly wiring (322) may be named as the first electrode (154) wiring, and the electrode wiring (372) may be named as the second electrode (155) wiring. In this case, current may flow to the semiconductor light-emitting element (150) by at least one of the first assembly wiring (321) and the second assembly wiring (322) and the assembly wiring (372), and light having a brightness corresponding to the current may be emitted from the semiconductor light-emitting element (150).
제1 실시예에 따른 디스플레이 장치(300)는 제2 절연층(360)을 포함할 수 있다. The display device (300) according to the first embodiment may include a second insulating layer (360).
제2 절연층(360)은 유기 물질이나 무기 물질로 형성될 수 있다. 예컨대, 제2 절연층(360)은 반도체 발광 소자(150) 및 격벽(340) 상에 배치될 수 있다. 제2 절연층(360)은 조립 홀(345)에 배치될 수 있다. 예컨대, 제2 절연층(360)은 조립 홀(345) 내에 연결 전극(350)에 의해 형성된 홈에 배치될 수 있다. The second insulating layer (360) may be formed of an organic material or an inorganic material. For example, the second insulating layer (360) may be disposed on the semiconductor light emitting element (150) and the partition wall (340). The second insulating layer (360) may be disposed in the assembly hole (345). For example, the second insulating layer (360) may be disposed in a groove formed by the connecting electrode (350) within the assembly hole (345).
예컨대, 제2 절연층(360)의 일부가 제거되어 반도체 발광 소자(150)의 제2 전극(155)이 노출되는 컨택홀이 형성될 수 있다. 이 컨택홀을 통해 전극 배선(372)가 반도체 발광 소자(150)의 제2 전극(155)에 전기적으로 연결될 수 있다. For example, a part of the second insulating layer (360) may be removed to form a contact hole through which the second electrode (155) of the semiconductor light-emitting element (150) is exposed. Through this contact hole, the electrode wiring (372) may be electrically connected to the second electrode (155) of the semiconductor light-emitting element (150).
한편, 미설명 부호 333은 접착층으로서, 반도체 발광 소자(150)가 조립 홀(345) 내의 제1 절연층(330)에 부착되도록 할 수 있다. Meanwhile, the
이하에서 도 16 내지 도 29를 참조하여 제1 실시예에 따른 반도체 발광 소자(150)의 제조 공정을 설명한다. Hereinafter, a manufacturing process of a semiconductor light-emitting device (150) according to the first embodiment will be described with reference to FIGS. 16 to 29.
도 16 내지 도 29는 제1 실시예에 따른 반도체 발광 소자의 제조 공정을 도시한다.Figures 16 to 29 illustrate a manufacturing process of a semiconductor light-emitting device according to the first embodiment.
도 16에 도시한 바와 같이, MOCVD와 같은 증착 장비를 이용하여 웨이퍼(401) 상에 제1 도전형 반도체층(151), 활성층(152) 및 제2 도전형 반도체층(153)이 성장될 수 있다. As illustrated in Fig. 16, a first conductive semiconductor layer (151), an active layer (152), and a second conductive semiconductor layer (153) can be grown on a wafer (401) using deposition equipment such as MOCVD.
도 17에 도시한 바와 같이, 증착 공정을 이용하여 제2 도전형 반도체층(153) 상에 제2 전극(155)이 형성될 수 있다. 도면에는 제2 전극(155)이 제2 도전형 반도체층(153)의 상면의 일부 영역에 국한하여 형성되고 있지만, 이에 대해서는 한정하지 않는다. As illustrated in FIG. 17, a second electrode (155) can be formed on a second conductive semiconductor layer (153) using a deposition process. In the drawing, the second electrode (155) is formed only in a portion of the upper surface of the second conductive semiconductor layer (153), but this is not limited thereto.
도 18에 도시한 바와 같이, 상부 전극 상에 마스크층(410)이 형성될 수 있다. 마스크층(410)은 예컨대, 이산화규소(SiO2)로 이루어질 수 있지만, 이에 대해서는 한정하지 않는다. As illustrated in Fig. 18, a mask layer (410) may be formed on the upper electrode. The mask layer (410) may be made of, for example, silicon dioxide (SiO2), but is not limited thereto.
도 19에 도시한 바와 같이, 마스크층(410)을 마스크로 하여 1차 식각 공정이 수행되어, 수직 방향을 따라 제2 도전형 반도체층(153) 및 활성층(152)이 제거되고, 이어서 제1 도전형 반도체의 상면으로부터 제1 깊이(d1)로 제거된 후 1차 식각 공정이 정지될 수 있다. 이러한 경우, 제1 깊이(d1)로 제거된 제1 도전형 반도체층(151)의 상면과 측부가 만나는 영역에 제2 트렌치(1120)가 형성될 수 있다.As illustrated in FIG. 19, a first etching process is performed using the mask layer (410) as a mask, so that the second conductive semiconductor layer (153) and the active layer (152) are removed along the vertical direction, and then the first etching process can be stopped after the first conductive semiconductor is removed from the upper surface to a first depth (d1). In this case, a second trench (1120) can be formed in an area where the upper surface and the side of the first conductive semiconductor layer (151) removed to the first depth (d1) meet.
도 20에 도시한 바와 같이, 마스크층(410)을 마스크로 하여 2차 식각 공정이 수행되어, 제1 도전형 반도체층(151)의 상면으로부터 제2 깊이(d2)로 제거된 후 2차 식각 공정이 정지될 수 있다. 이러한 경우, 제2 깊이(d2)로 제거된 제1 도전형 반도체층(151)의 상면과 측부가 만나는 영역에 제1 트렌치(1110)가 형성될 수 있다. As illustrated in Fig. 20, a secondary etching process may be performed using the mask layer (410) as a mask, and after the first conductive semiconductor layer (151) is removed from the upper surface to a second depth (d2), the secondary etching process may be stopped. In this case, a first trench (1110) may be formed in an area where the upper surface and the side of the first conductive semiconductor layer (151) removed to the second depth (d2) meet.
도 21에 도시한 바와 같이, 마스크층(410)을 마스크로 하여 3차 식각 공정이 수행되어, 제1 도전형 반도체층(151)의 상면으로부터 제3 깊이(d3)로 제거된 후 3차 식각 공정이 정지될 수 있다. 이러한 경우, 제3 깊이(d3)로 제거된 제1 도전형 반도체층(151)의 상면과 측부가 만나는 영역에 제3 트렌치(1130)가 형성될 수 있다. As illustrated in Fig. 21, a third etching process may be performed using the mask layer (410) as a mask, and after the first conductive semiconductor layer (151) is removed from the upper surface to a third depth (d3), the third etching process may be stopped. In this case, a third trench (1130) may be formed in an area where the upper surface and the side of the first conductive semiconductor layer (151) removed to the third depth (d3) meet.
이후, 마스크층(410)을 마스크로 하여 4차 식각 공정이 수행되어, 웨이퍼의 상면이 노출되도록 제1 도전형 반도체층(151)이 제거될 수 있다. Thereafter, a fourth etching process is performed using the mask layer (410) as a mask, so that the first conductive semiconductor layer (151) can be removed so that the upper surface of the wafer is exposed.
도 22에 도시한 바와 같이, 상기 노출된 웨이퍼 상에 감광막(430)이 형성될 수 있다. 감광막(430)의 상면은 제1 트렌치(1110)에 위치될 수 있다. 감광막은 후술할 패시베이션층(157)이 제1 트렌치(1110) 아레에 위치된 제1 도전형 반도체층(151)의 측부 상에 형성되지 않도록 할 수 있다. As illustrated in FIG. 22, a photosensitive film (430) may be formed on the exposed wafer. The upper surface of the photosensitive film (430) may be positioned in the first trench (1110). The photosensitive film may prevent a passivation layer (157) to be described later from being formed on the side of the first conductive semiconductor layer (151) positioned under the first trench (1110).
도 23에 도시한 바와 같이, 기판(310)의 전 영역 상에 패시베이션층(157)이 형성될 수 있다. 예컨대, 패시베이션층(157)은 감광막 상에 형성될 수 있다. 예컨대, 패시베이션층(157)은 마스크층(410) 상에 형성될 수 있다. 예컨대, 패시베이션층(157)은 마스크층(410)의 측부, 제2 도전형 반도체층(153)의 측부 및 활성층(152)의 측부 상에 형성될 수 있다. 예컨대, 패시베이션층(157)은 제1 트렌치(1110)의 위에 위치된 제1 도전형 반도체층(151)의 측부 상에 형성될 수 있다. As illustrated in FIG. 23, a passivation layer (157) may be formed over the entire area of the substrate (310). For example, the passivation layer (157) may be formed on a photosensitive film. For example, the passivation layer (157) may be formed on the mask layer (410). For example, the passivation layer (157) may be formed on a side of the mask layer (410), a side of the second conductive semiconductor layer (153), and a side of the active layer (152). For example, the passivation layer (157) may be formed on a side of the first conductive semiconductor layer (151) positioned over the first trench (1110).
한편, 제1 트렌치(1110)가 비대칭적인 그루브(1200)를 가지므로, 제1 트렌치(1110)에는 패시베이션층(157)이 형성되지 않을 수 있다. 즉, 제1 트렌치(1110)를 기준으로 제1 트렌치(1110) 위에 위치된 제1 도전형 반도체층(151)의 측부 상에 형성된 패시베이션층(157)과 감광막 상에 형성된 패시베이션층(157)이 서로 이격될 수 있다. 이는 패시베이션층(157)의 성장 차이에 기인할 수 있다. 예컨대 제1 도전형 반도체층(151)의 측부와 감광막의 상면 각각에서의 패시베이션층(157)의 성장이 다르다. 이러한 성장 차이로 인해, 제1 트렌치(1110)를 기준으로 제1 트렌치(1110) 위에 위치된 제1 도전형 반도체층(151)의 측부 상에 형성된 패시베이션층(157)과 감광막 상에 형성된 패시베이션층(157)이 서로 이격될 수 있다.Meanwhile, since the first trench (1110) has an asymmetrical groove (1200), the passivation layer (157) may not be formed in the first trench (1110). That is, the passivation layer (157) formed on the side of the first conductive semiconductor layer (151) positioned above the first trench (1110) with respect to the first trench (1110) and the passivation layer (157) formed on the photosensitive film may be spaced apart from each other. This may be due to a growth difference of the passivation layer (157). For example, the growth of the passivation layer (157) on the side of the first conductive semiconductor layer (151) and the upper surface of the photosensitive film is different, respectively. Due to this growth difference, the passivation layer (157) formed on the side of the first conductive semiconductor layer (151) positioned over the first trench (1110) and the passivation layer (157) formed on the photosensitive film may be spaced apart from each other.
도 24에 도시한 바와 같이, 습식 식각 공정을 이용하여 패시베이션층(157)의 표면이 제거됨으로써, 제1 트렌치(1110) 위에 위치된 제1 도전형 반도체층(151)의 측부 상에 형성된 패시베이션층(157)과 감광막 상에 형성된 패시베이션층(157)이 더 멀리 이격되어 더 큰 틈이 형성될 수 있다. As illustrated in FIG. 24, by removing the surface of the passivation layer (157) using a wet etching process, the passivation layer (157) formed on the side of the first conductive semiconductor layer (151) positioned over the first trench (1110) and the passivation layer (157) formed on the photosensitive film can be spaced further apart, thereby forming a larger gap.
만일 제1 트렌치(1110) 위에 위치된 제1 도전형 반도체층(151)의 측부 상에 형성된 패시베이션층(157)과 감광막 상에 형성된 패시베이션층(157) 사이의 이격 거리가 충분한 경우, 습식 식각 공정이 생략될 수 있다. If the distance between the passivation layer (157) formed on the side of the first conductive semiconductor layer (151) positioned over the first trench (1110) and the passivation layer (157) formed on the photosensitive film is sufficient, the wet etching process can be omitted.
도 25에 도시한 바와 같이, 추가 습식 공정을 수행하여, 제2 전극(155) 상의 패시베이션층(157)이 제거되어 제2 전극(155) 상에 개구(158)이 형성될 수 있다. As illustrated in FIG. 25, an additional wet process may be performed to remove the passivation layer (157) on the second electrode (155) so that an opening (158) may be formed on the second electrode (155).
도 26에 도시한 바와 같이, 웨이퍼를 뒤집어 전사 기판(500) 상에 전사할 수 있다. 즉, 제2 전극(155)이 전사 기판(500)을 향하도록 웨이퍼를 뒤집은 다음, 웨이퍼를 가압하여 반도체 발광 소자(150)의 일부 영역이 접착층(510)에 매립될 수 있다. 다시 말해, 접착층(510)를 매개하여 하여 반도체 발광 소자(150)가 전사 기판(500)에 부착될 수 있다.As illustrated in FIG. 26, the wafer can be flipped over and transferred onto a transfer substrate (500). That is, the wafer is flipped over so that the second electrode (155) faces the transfer substrate (500), and then the wafer is pressed so that a portion of the semiconductor light-emitting element (150) can be embedded in the adhesive layer (510). In other words, the semiconductor light-emitting element (150) can be attached to the transfer substrate (500) via the adhesive layer (510).
다음, 레이저를 이용한 LLO(Lase Lift-Off) 공정을 수행하여, 웨이퍼를 분리할 수 있다. Next, the wafer can be separated by performing the LLO (Lase Lift-Off) process using a laser.
따라서, 도 27에 도시한 바와 같이, PLO(PR Lift-Off) 공정을 수행하여 감광막이 분리됨으로써, 감광막 상에 패시베이션층(157)이 제거될 수 있다. PLO 공정은 감광막을 식각할 수 있는 식각액을 이용하여 수행될 수 있다. 이러한 경우, 제1 트렌치(1110)를 기준으로 제1 도전형 반도체층(151)의 하면(반도체 발광 소자(150)를 뒤집기 전을 기준으로) 및 측부 일부가 외부에 노출될 수 있다. Therefore, as illustrated in Fig. 27, the passivation layer (157) on the photosensitive film can be removed by performing the PLO (PR Lift-Off) process to separate the photosensitive film. The PLO process can be performed using an etchant capable of etching the photosensitive film. In this case, the lower surface (before the semiconductor light-emitting element (150) is turned over) and a portion of the side surface of the first conductive semiconductor layer (151) based on the first trench (1110) can be exposed to the outside.
도 28에 도시한 바와 같이, 제1 전극(154)이 형성된 후, 패턴 공정이 수행되어 제1 도전형 반도체층(151)의 하면 및 측부 일부 상에 제1 전극(154)이 형성될 수 있다. As illustrated in Fig. 28, after the first electrode (154) is formed, a patterning process may be performed so that the first electrode (154) may be formed on the lower surface and a portion of the side of the first conductive semiconductor layer (151).
도 29에 도시한 바와 같이, 접착층이 제거되어 전사 기판(500)이 분리됨으로써, 반도체 발광 소자(150)가 제조될 수 있다. 예컨대, 식각액이 수용된 용기에 도 28에 도시된 전사 기판(500)이 침지됨으로써, 식각액에 의해 접착층이 제거될 수 있다. 접착층이 제거됨으로써, 전사 기판(500)이 반도체 발광 소자(150)로부터 분리될 수 있다. 이후, 용기에 포함된 반도체 발광 소자(150)가 회수 공정을 이용하여 회수될 수 있다. As illustrated in FIG. 29, the semiconductor light-emitting element (150) can be manufactured by removing the adhesive layer and separating the transfer substrate (500). For example, the adhesive layer can be removed by the etching solution by immersing the transfer substrate (500) illustrated in FIG. 28 in a container containing an etching solution. By removing the adhesive layer, the transfer substrate (500) can be separated from the semiconductor light-emitting element (150). Thereafter, the semiconductor light-emitting element (150) contained in the container can be recovered using a recovery process.
도시되지 않았지만, 세정 공정이 수행되어 상기 회수된 반도체 발광 소자(150)에 부착된 식각액에 의한 잔류물이 제거될 수 있다. Although not shown, a cleaning process may be performed to remove residues due to the etchant attached to the recovered semiconductor light emitting element (150).
[제2 실시예][Example 2]
도 30은 제2 실시예에 따른 반도체 발광 소자를 도시한 단면도이다.Fig. 30 is a cross-sectional view illustrating a semiconductor light-emitting device according to the second embodiment.
제2 실시예는 제1 전극(154)의 배치 위치를 제외하고 제1 실시예와 동일하다. 제2 실시예에서 제1 실시예와 동일한 형상, 구조 및/또는 기능을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명은 생략한다.The second embodiment is identical to the first embodiment except for the arrangement position of the first electrode (154). In the second embodiment, components having the same shape, structure, and/or function as those in the first embodiment are given the same drawing reference numerals and detailed descriptions are omitted.
도 30을 참조하면, 제2 실시예에 따른 반도체 발광 소자(150A)는 발광부(151, 152, 153), 제1 전극(154), 제2 전극(155), 트렌치(1110, 1120, 1130) 및 패시베이션층(157)을 포함할 수 있다. 제2 실시예에 따른 반도체 발광 소자(150A)는 이보다 더 많은 구성 요소를 포함할 수 있다. Referring to FIG. 30, a semiconductor light-emitting device (150A) according to the second embodiment may include a light-emitting portion (151, 152, 153), a first electrode (154), a second electrode (155), trenches (1110, 1120, 1130), and a passivation layer (157). The semiconductor light-emitting device (150A) according to the second embodiment may include more components than this.
발광부는 제1 도전형 반도체층(151), 활성층(152) 및 제2 도전형 반도체층(153)을 포함할 수 있다. The light-emitting portion may include a first conductive semiconductor layer (151), an active layer (152), and a second conductive semiconductor layer (153).
복수의 트렌치는 발광부의 측부 상에 배치될 수 있다. 예컨대, 복수의 트렌치는 제1 도전형 반도체층(151)의 측부 상에 배치될 수 있다. A plurality of trenches may be arranged on the side of the light-emitting portion. For example, a plurality of trenches may be arranged on the side of the first conductive semiconductor layer (151).
복수의 트렌치는 제1 트렌치(1110), 제1 트렌치(1110) 위에 위치된 적어도 하나 이상의 제2 트렌치(1120) 및 제1 트렌치(1110) 아래에 위치된 하나 이상의 제3 트렌치(1130)를 포함할 수 있다. The plurality of trenches may include a first trench (1110), at least one second trench (1120) positioned above the first trench (1110), and at least one third trench (1130) positioned below the first trench (1110).
예컨대, 패시베이션층(157)은 제2 전극(155)의 상부 및 발광부의 측부 상에 배치될 있다. 예컨대, 예컨대, 패시베이션층(157)은 제2 트렌치(1120)에 배치될 수 있다. 예컨대, 패시베이션층(157)의 끝단(157a)은 제1 트렌치(1110)에 위치될 수 있다. For example, the passivation layer (157) may be disposed on the upper portion of the second electrode (155) and on the side of the light-emitting portion. For example, the passivation layer (157) may be disposed in the second trench (1120). For example, the end (157a) of the passivation layer (157) may be located in the first trench (1110).
예컨대, 제1 전극(154)은 제1 도전형 반도체층(151)의 하부 및 측부 상에 배치될 수 있다. For example, the first electrode (154) may be placed on the lower and side portions of the first conductive semiconductor layer (151).
예컨대, 제1 전극(154)은 제3 트렌치(1130)에 배치될 수 있다. 예컨대, 제1 전극(154)은 제1 트렌치(1110)에 배치될 수 있다. 예컨대, 제1 전극(154)은 패시베이션층(157) 상에 배치될 수 있다. 다시 말해, 제1 전극(154)은 제1 도전형 반도체층(151)의 하부에서 제1 도전형 반도체층(151)의 측부 상에 배치된 제3 트렌치(1130) 및 제1 트렌치(1110)를 경유하여 패시베이션층(157)으로 연장될 수 있다. For example, the first electrode (154) may be disposed in the third trench (1130). For example, the first electrode (154) may be disposed in the first trench (1110). For example, the first electrode (154) may be disposed on the passivation layer (157). In other words, the first electrode (154) may extend from the lower portion of the first conductive semiconductor layer (151) to the passivation layer (157) via the third trench (1130) and the first trench (1110) disposed on the side of the first conductive semiconductor layer (151).
따라서, 제1 전극(154)이 발광부의 측부 상에 보다 넓은 면적으로 배치됨으로써, 연결 전극(350)과 반도체 발광 소자(150A) 사이의 접촉 면적이 극대화되어 최대의 휘도가 얻어질 수 있다. Accordingly, by disposing the first electrode (154) over a wider area on the side of the light-emitting portion, the contact area between the connecting electrode (350) and the semiconductor light-emitting element (150A) is maximized, so that maximum brightness can be obtained.
아울러, 제1 전극(154)이 제1 도전형 반도체층(151)뿐만 아니라 패시베이션층(157) 상에도 배치됨으로써, 제1 전극(154)의 본딩력이 강화되고 제1 전극(154)의 이탈이 방지될 수 있다.In addition, since the first electrode (154) is disposed not only on the first conductive semiconductor layer (151) but also on the passivation layer (157), the bonding strength of the first electrode (154) can be strengthened and detachment of the first electrode (154) can be prevented.
상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 실시예의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 실시예의 등가적 범위 내에서의 모든 변경은 실시예의 범위에 포함된다.The above detailed description should not be construed as restrictive in all respects but should be considered as illustrative. The scope of the embodiments should be determined by a reasonable interpretation of the appended claims, and all changes within the equivalency range of the embodiments are intended to be included within the scope of the embodiments.
실시예는 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다.The embodiment can be adopted in the field of displays that display images or information.
실시예는 반도체 발광 소자를 이용하여 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다. 반도체 발광 소자는 마이크로급 반도체 발광 소자나 나노급 반도체 발광 소자일 수 있다. The embodiment can be adopted in the field of displays that display images or information using semiconductor light-emitting elements. The semiconductor light-emitting elements can be micro-level semiconductor light-emitting elements or nano-level semiconductor light-emitting elements.
Claims (20)
상기 발광부의 하부 및 측부 상에 제1 전극;
상기 발광부의 상부 상에 제2 전극;
상기 발광부의 상기 측부 상에 복수의 트렌치; 및
상기 발광부의 상기 측부 상에 패시베이션층을 포함하고,
상기 패시베이션층의 끝단은 상기 복수의 트렌치 중 하나의 트렌치에 위치되며,
상기 제1 전극의 끝단은 상기 하나의 트렌치에서 상기 패시베이션층의 상기 끝단과 접하는, 반도체 발광 소자.luminescent part;
A first electrode on the lower and side portions of the above light-emitting portion;
A second electrode on the upper part of the above light emitting portion;
a plurality of trenches on the side of the above light-emitting portion; and
A passivation layer is included on the side of the above light-emitting portion,
The end of the passivation layer is positioned in one of the plurality of trenches,
A semiconductor light emitting device, wherein an end of the first electrode is in contact with an end of the passivation layer in the one trench.
상기 복수의 트렌치는 상기 발광부의 상기 측부의 둘레를 따라 배치되는
반도체 발광 소자. In the first paragraph,
The above plurality of trenches are arranged along the perimeter of the side of the above light-emitting portion.
Semiconductor light emitting device.
상기 제1 전극의 끝단은 상기 패시베이션층 상에 위치되는
반도체 발광 소자.In the first paragraph,
The tip of the first electrode is positioned on the passivation layer.
Semiconductor light emitting device.
상기 복수의 트렌치 각각은 비대칭적인 그루브를 갖는
반도체 발광 소자.In the first paragraph,
Each of the above plurality of trenches has an asymmetrical groove.
Semiconductor light emitting device.
상기 복수의 트렌치 각각은 제1 폭을 갖는 바닥부와 상기 바닥부와 접하고 상기 제1 폭보다 큰 제2 폭을 갖는 측부를 갖는
반도체 발광 소자.In Article 6,
Each of the above plurality of trenches has a bottom portion having a first width and a side portion contacting the bottom portion and having a second width greater than the first width.
Semiconductor light emitting device.
상기 바닥부 및 상기 측부 사이의 각도는 예각을 갖는
반도체 발광 소자.In Article 7,
The angle between the above bottom and the above side is an acute angle.
Semiconductor light emitting device.
상기 발광부는,
제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 활성층; 및
상기 활성층 상에 제2 도전형 반도체층을 포함하고,
상기 복수의 트렌치는 상기 제1 도전형 반도체층의 측부 상에 배치되는
반도체 발광 소자.In the first paragraph,
The above light emitting part,
First challenge type semiconductor layer;
An active layer on the first challenge type semiconductor layer; and
A second conductive semiconductor layer is included on the above active layer,
The above plurality of trenches are arranged on the side of the first challenge type semiconductor layer.
Semiconductor light emitting device.
상기 복수의 트렌치는,
상기 제1 도전형 반도체층의 상기 측부의 제1 영역 상에 제1 트렌치; 및
상기 제1 도전형 반도체층의 상기 측부의 제2 영역 상에 적어도 하나 이상의 제2 트렌치를 포함하는
반도체 발광 소자. In Article 9,
The above multiple trenches are,
A first trench on the first region of the side of the first challenge type semiconductor layer; and
At least one second trench is included on the second region of the side of the first challenge type semiconductor layer.
Semiconductor light emitting device.
상기 패시베이션층의 상기 끝단은 상기 제1 트렌치에 위치되는
반도체 발광 소자.In Article 10,
The end of the above passivation layer is located in the first trench.
Semiconductor light emitting device.
상기 제1 전극의 상기 끝단은 상기 제1 트렌치에서 상기 패시베이션의 상기 끝단에 접하는
반도체 발광 소자.In Article 11,
The end of the first electrode is in contact with the end of the passivation in the first trench.
Semiconductor light emitting device.
상기 패시베이션층은 상기 적어도 하나 이상의 제2 트렌치에 배치되는
반도체 발광 소자.In Article 10,
The above passivation layer is disposed in at least one second trench.
Semiconductor light emitting device.
상기 복수의 트렌치는,
상기 제1 도전형 반도체층의 상기 측부의 제3 영역 상에 적어도 하나 이상의 제3 트렌치를 포함하고,
상기 제1 전극은 상기 적어도 하나 이상의 제3 트렌치에 배치되는
반도체 발광 소자.In Article 10,
The above multiple trenches are,
At least one third trench is included on the third region of the side of the first challenge type semiconductor layer,
The above first electrode is placed in at least one third trench.
Semiconductor light emitting device.
상기 제1 전극은 반사층을 포함하는
반도체 발광 소자. In the first paragraph,
The above first electrode includes a reflective layer.
Semiconductor light emitting device.
상기 기판 상에 제1 및 제2 조립 배선;
상기 제1 및 제2 조립 배선 상에 배치되고, 조립 홀을 갖는 격벽;
상기 조립 홀에 반도체 발광 소자; 및
상기 조립 홀에 배치되고, 상기 반도체 발광 소자를 상기 제1 및 제2 조립 배선 중 적어도 하나의 조립 배선에 연결시키는 연결 전극을 포함하고,
상기 반도체 발광 소자는,
발광부;
상기 발광부의 하부 및 측부 상에 제1 전극;
상기 발광부의 상부 상에 제2 전극;
상기 발광부의 상기 측부 상에 복수의 트렌치; 및
상기 발광부의 상기 측부 상에 패시베이션층을 포함하고,
상기 패시베이션층의 끝단은 상기 복수의 트렌치 중 하나의 트렌치에 위치되며,
상기 연결 전극은 상기 조립 홀 내에서 상기 반도체 발광 소자의 둘레를 따라 배치되는, 디스플레이 장치.substrate;
First and second assembly wirings on the above substrate;
A bulkhead disposed on the first and second assembly wiring and having an assembly hole;
A semiconductor light emitting element in the above assembly hole; and
A connecting electrode is disposed in the assembly hole and connects the semiconductor light emitting element to at least one of the first and second assembly wirings,
The above semiconductor light emitting device,
luminescent part;
A first electrode on the lower and side portions of the above light-emitting portion;
A second electrode on the upper part of the above light emitting portion;
a plurality of trenches on the side of the above light-emitting portion; and
A passivation layer is included on the side of the above light-emitting portion,
The end of the passivation layer is positioned in one of the plurality of trenches,
A display device, wherein the above connecting electrode is arranged along the periphery of the semiconductor light-emitting element within the above assembly hole.
상기 연결 전극은 상기 반도체 발광 소자의 상기 제1 전극에 접하는
디스플레이 장치.In Article 16,
The above connecting electrode is in contact with the first electrode of the semiconductor light emitting element.
Display device.
상기 연결 전극은 상기 조립 홀 내에서 상기 반도체 발광 소자의 상기 패시베이션층 및 상기 조립 홀의 내측면에 접하는
디스플레이 장치.In Article 17,
The above connecting electrode is in contact with the passivation layer of the semiconductor light emitting element and the inner surface of the assembly hole within the assembly hole.
Display device.
상기 격벽 상에 절연층; 및
상기 절연층을 통해 상기 반도체 발광 소자에 연결되는 전극 배선을 포함하는
디스플레이 장치.In Article 16,
an insulating layer on the above bulkhead; and
Including electrode wiring connected to the semiconductor light emitting element through the insulating layer.
Display device.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/KR2021/012487 WO2023042926A1 (en) | 2021-09-14 | 2021-09-14 | Semiconductor light emitting element and display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20240055091A KR20240055091A (en) | 2024-04-26 |
| KR102783687B1 true KR102783687B1 (en) | 2025-03-21 |
Family
ID=85602996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020247011721A Active KR102783687B1 (en) | 2021-09-14 | 2021-09-14 | Semiconductor light emitting devices and display devices |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20240332453A1 (en) |
| EP (1) | EP4391093A4 (en) |
| KR (1) | KR102783687B1 (en) |
| CN (1) | CN117941082B (en) |
| WO (1) | WO2023042926A1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20240094825A (en) * | 2022-12-16 | 2024-06-25 | 엘지디스플레이 주식회사 | Display device |
| WO2025070846A1 (en) * | 2023-09-27 | 2025-04-03 | 엘지전자 주식회사 | Semiconductor light-emitting device for display pixel, and display apparatus comprising same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001094210A (en) | 1999-09-21 | 2001-04-06 | Nec Corp | Semiconductor laser device and method of manufacturing the same |
| KR100732191B1 (en) | 2006-04-21 | 2007-06-27 | 한국과학기술원 | High efficiency light emitting diode with multi-layer reflector structure and manufacturing method thereof |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2953468B2 (en) * | 1989-06-21 | 1999-09-27 | 三菱化学株式会社 | Compound semiconductor device and surface treatment method thereof |
| KR101327106B1 (en) * | 2007-08-09 | 2013-11-07 | 엘지이노텍 주식회사 | Semiconductor light emitting device |
| KR101427875B1 (en) * | 2007-12-03 | 2014-08-08 | 엘지전자 주식회사 | Light emitting device having vertical topology and method for manufacturing the same |
| JP5282503B2 (en) * | 2008-09-19 | 2013-09-04 | 日亜化学工業株式会社 | Semiconductor light emitting device |
| KR101000311B1 (en) * | 2010-07-27 | 2010-12-13 | (주)더리즈 | Semiconductor light emitting device and manufacturing method thereof |
| US8536594B2 (en) * | 2011-01-28 | 2013-09-17 | Micron Technology, Inc. | Solid state lighting devices with reduced dimensions and methods of manufacturing |
| CN102244170B (en) * | 2011-06-15 | 2012-12-26 | 江苏晶瑞半导体有限公司 | Photonic quasicrystal graph sapphire substrate and manufacturing method thereof and light emitting diode and preparation method thereof |
| KR20130025457A (en) * | 2011-08-30 | 2013-03-12 | 엘지이노텍 주식회사 | Light emitting device |
| KR20130053512A (en) * | 2011-11-14 | 2013-05-24 | 엘지이노텍 주식회사 | Light emitting device |
| KR101910566B1 (en) * | 2012-03-05 | 2018-10-22 | 서울바이오시스 주식회사 | Light emitting diode having improved light extraction efficiency and method of fabricating the same |
| US9178123B2 (en) * | 2012-12-10 | 2015-11-03 | LuxVue Technology Corporation | Light emitting device reflective bank structure |
| KR20140090860A (en) * | 2013-01-10 | 2014-07-18 | 엘지이노텍 주식회사 | Light emitting device |
| JP2015028984A (en) * | 2013-07-30 | 2015-02-12 | 日亜化学工業株式会社 | Semiconductor light emitting element |
| KR20150061844A (en) * | 2013-11-28 | 2015-06-05 | 엘지이노텍 주식회사 | Light emitting device and lighting apparatus |
| US20150179873A1 (en) * | 2013-12-20 | 2015-06-25 | Palo Alto Research Center Incorporated | Small-sized light-emitting diode chiplets and method of fabrication thereof |
| DE102015102378B4 (en) * | 2015-02-19 | 2022-09-15 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Process for producing a semiconductor body |
| KR101771461B1 (en) * | 2015-04-24 | 2017-08-25 | 엘지전자 주식회사 | Display device using semiconductor light emitting device and method for manufacturing the same |
| CN105047777A (en) * | 2015-08-26 | 2015-11-11 | 映瑞光电科技(上海)有限公司 | Light-emitting diode (LED) vertical chip structure with coarsened side wall and fabrication method of LED vertical chip structure |
| KR102060471B1 (en) * | 2017-02-01 | 2019-12-30 | 엘지전자 주식회사 | Display device using semiconductor light emitting device |
| TWI635626B (en) * | 2017-10-19 | 2018-09-11 | 友達光電股份有限公司 | Illuminating device |
| KR102145192B1 (en) * | 2018-04-19 | 2020-08-19 | 엘지전자 주식회사 | Display device using semiconductor light emitting device and method for manufacturing the same |
| JP6587765B1 (en) * | 2019-03-28 | 2019-10-09 | ウシオオプトセミコンダクター株式会社 | Infrared LED element |
| KR102754831B1 (en) * | 2019-08-20 | 2025-01-14 | 엘지전자 주식회사 | Display device using micro led and manufacturing method thereof |
| KR102760284B1 (en) * | 2019-08-26 | 2025-02-03 | 엘지전자 주식회사 | Display device using micro led and manufacturing method thereof |
| WO2021070977A1 (en) * | 2019-10-07 | 2021-04-15 | 엘지전자 주식회사 | Display device using micro led and method of manufacturing same |
| KR102802247B1 (en) * | 2020-01-22 | 2025-05-07 | 엘지전자 주식회사 | Display device using semiconductor light emitting diodes |
| CN112510126B (en) * | 2020-11-17 | 2022-07-29 | 杭州士兰明芯科技有限公司 | Deep ultraviolet light emitting diode and manufacturing method thereof |
| CN112420795A (en) * | 2020-11-18 | 2021-02-26 | 武汉华星光电半导体显示技术有限公司 | OLED display panel and preparation method thereof |
-
2021
- 2021-09-14 KR KR1020247011721A patent/KR102783687B1/en active Active
- 2021-09-14 CN CN202180102337.1A patent/CN117941082B/en active Active
- 2021-09-14 WO PCT/KR2021/012487 patent/WO2023042926A1/en not_active Ceased
- 2021-09-14 EP EP21957594.1A patent/EP4391093A4/en active Pending
- 2021-09-14 US US18/692,202 patent/US20240332453A1/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001094210A (en) | 1999-09-21 | 2001-04-06 | Nec Corp | Semiconductor laser device and method of manufacturing the same |
| KR100732191B1 (en) | 2006-04-21 | 2007-06-27 | 한국과학기술원 | High efficiency light emitting diode with multi-layer reflector structure and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| EP4391093A1 (en) | 2024-06-26 |
| CN117941082B (en) | 2024-12-13 |
| EP4391093A4 (en) | 2025-02-12 |
| KR20240055091A (en) | 2024-04-26 |
| CN117941082A (en) | 2024-04-26 |
| US20240332453A1 (en) | 2024-10-03 |
| WO2023042926A1 (en) | 2023-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102783687B1 (en) | Semiconductor light emitting devices and display devices | |
| US20250040307A1 (en) | Semiconductor light-emitting element and display device | |
| KR102698081B1 (en) | Display device | |
| KR102782478B1 (en) | Display device | |
| KR102783689B1 (en) | Display device | |
| KR102745496B1 (en) | Display device | |
| US20240355788A1 (en) | Display device | |
| US20250015242A1 (en) | Display device | |
| US20240379911A1 (en) | Display device | |
| US20250169235A1 (en) | Semiconductor light-emitting element and display device | |
| KR102858347B1 (en) | Light-emitting elements and display devices | |
| CN120113375A (en) | Display device | |
| KR102870237B1 (en) | Display device | |
| US20250221107A1 (en) | Semiconductor light-emitting element and display device | |
| US20240213426A1 (en) | Semiconductor light emitting device and a display device | |
| US20250015057A1 (en) | Semiconductor light emitting device and a display device | |
| US20250072188A1 (en) | Display device | |
| KR20240122940A (en) | Display device | |
| KR20230085101A (en) | Semiconductor light emitting device for pixel, manufacturing method thereof, and display device including the same | |
| KR20250113466A (en) | Semiconductor light emitting devices and display devices | |
| KR20250047319A (en) | Assembly substrate structure of semiconductor light-emitting element for display pixel and display device including same | |
| KR20250117404A (en) | Semiconductor light-emitting devices and display devices | |
| KR20250086642A (en) | Display device | |
| KR20250073188A (en) | Display device including semiconductor light emitting element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0105 | International application |
Patent event date: 20240408 Patent event code: PA01051R01D Comment text: International Patent Application |
|
| PA0201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| PA0302 | Request for accelerated examination |
Patent event date: 20240418 Patent event code: PA03022R01D Comment text: Request for Accelerated Examination |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20240620 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20241216 |
|
| PG1601 | Publication of registration |