KR102806495B1 - Method of manufacturing a iii-nitride semiconductor light emitting device - Google Patents
Method of manufacturing a iii-nitride semiconductor light emitting device Download PDFInfo
- Publication number
- KR102806495B1 KR102806495B1 KR1020230079794A KR20230079794A KR102806495B1 KR 102806495 B1 KR102806495 B1 KR 102806495B1 KR 1020230079794 A KR1020230079794 A KR 1020230079794A KR 20230079794 A KR20230079794 A KR 20230079794A KR 102806495 B1 KR102806495 B1 KR 102806495B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor light
- emitting
- light
- region
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
- H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
- H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
- H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
- H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
- H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/032—Manufacture or treatment of electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/034—Manufacture or treatment of coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/822—Materials of the light-emitting regions
- H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
- H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/83—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
Landscapes
- Led Devices (AREA)
Abstract
본 개시는 3족 질화물 반도체 발광소자를 제조하는 방법에 있어서, 제1 개구를 통해 제1 반도체 발광부를, 제1 개구보다 큰 제2 개구를 통해 제2 반도체 발광부를 선택성장하는 단계;로서, 제1 반도체 발광부가 청색을 발광하고, 제2 반도체 발광부가 청색보다 긴 파장의 빛을 발광하는, 선택성장하는 단계; 그리고, 제1 반도체 발광부 및 제2 반도체 발광부에 전원을 공급하도록 적어도 하나의 전극을 형성하는 단계;를 포함하는, 3족 질화물 반도체 발광소자를 제조하는 방법에 관한 것이다.The present disclosure relates to a method for manufacturing a III-nitride semiconductor light-emitting device, comprising: a step of selectively growing a first semiconductor light-emitting portion through a first opening and a second semiconductor light-emitting portion through a second opening larger than the first opening; a step of selectively growing the first semiconductor light-emitting portion so as to emit blue light and the second semiconductor light-emitting portion so as to emit light having a wavelength longer than blue; and a step of forming at least one electrode so as to supply power to the first semiconductor light-emitting portion and the second semiconductor light-emitting portion.
Description
본 개시(Disclosure)는 전체적으로 3족 질화물 반도체 발광소자를 제조하는 방법에 관한 것으로, 특히 백색광을 발광하는 3족 질화물 반도체 발광소자를 제조하는 방법에 관한 것이다. 여기서, 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다.The present disclosure relates generally to a method for manufacturing a III-nitride semiconductor light-emitting device, and more particularly, to a method for manufacturing a III-nitride semiconductor light-emitting device that emits white light. Here, the III-nitride semiconductor is formed of a compound represented by Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1).
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).This section provides background information related to the present disclosure which is not necessarily prior art.
현재 상용의 적색 발광 반도체 발광소자(예: LED, LD)는 AlGaInP계 화합물 반도체를 이용하여 제조되지만, 최근에 3족 질화물 반도체인 InGaN을 활성 영역으로 하는 3족 질화물 반도체 발광구조를 이용하여 황색(yellow), 앰버(amber), 오렌지(oranger), 적색(red) 및 적외선(infrared)을 발광하는 것이 검토되고 있다.Currently, commercial red-emitting semiconductor light-emitting devices (e.g., LEDs, LDs) are manufactured using AlGaInP compound semiconductors, but recently, yellow, amber, orange, red, and infrared-emitting light are being studied using a group III-nitride semiconductor light-emitting structure with InGaN, a group III-nitride semiconductor, as an active region.
도 1은 종래의 적색 발광 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 성장 기판(10; 예: 패턴화된 C면 사파이어 기판(PSS)), 버퍼 영역(20; 예: 씨앗층(저온 성장된 GaN) 위에 형성되는 un-doped GaN(2㎛)), n측 컨택 영역(30; 예: Si-doped GaN(2~8㎛)과 Si-doped Al0.03Ga0.97N(1㎛)), 초격자(superlattice) 영역(31; 예: 15주기의 GaN(6nm)/In0.08Ga0.92N(2nm)), 15nm 두께의 Si-doped GaN(32), In의 함량이 적은 양자우물구조(41: 예: In0.2Ga0.8N(2nm)로 된 양자우물과 GaN(2nm)/Al0.13Ga0.87N(18nm)/GaN(3nm)으로 된 장벽층), 적색 발광 활성 영역(42; 예: InGaN(2.5nm)으로 된 양자우물-AlN(1.2nm)/GaN(2nm)/Al0.13Ga0.87N(18nm)/GaN(3nm)으로 된 장벽층-InGaN(2.5nm)으로 된 양자우물-AlN(1.2nm)/GaN(23nm)으로 된 장벽층), 15nm 두께의 GaN 층(43), p측 영역(50; 예: Mg-doped GaN(100nm)과 p+-GaN:Mg(10nm)), 전류 확산 전극(60; 예: ITO), 제1 전극(70; 예: Cr/Ni/Au) 그리고 제2 전극(80; 예: Cr/Ni/Au)을 포함한다(논문: 633-nm InGaN-based red LEDs grown on thick underlying GaN layers with reduced in-plane residual stress; Applied Physics Letters, April 2020).FIG. 1 is a drawing showing an example of a conventional red-emitting III-nitride semiconductor light-emitting device, wherein the semiconductor light-emitting device includes a growth substrate (10; for example, a patterned C-plane sapphire substrate (PSS)), a buffer region (20; for example, un-doped GaN (2 μm) formed on a seed layer (low-temperature grown GaN)), an n-side contact region (30; for example, Si-doped GaN (2 to 8 μm) and Si-doped Al 0.03 Ga 0.97 N (1 μm)), a superlattice region (31; for example, 15 periods of GaN (6 nm)/In 0.08 Ga 0.92 N (2 nm)), a 15 nm-thick Si-doped GaN (32), and a quantum well structure with a low In content (41: for example, a quantum well made of In 0.2 Ga 0.8 N (2 nm) and GaN (2 nm)/Al 0.13 Ga 0.87 A red emitting active region (42; e.g., a quantum well made of InGaN (2.5 nm) - a barrier layer made of AlN (1.2 nm)/GaN (2 nm)/Al 0.13 Ga 0.87 N (18 nm)/GaN (3 nm) - a quantum well made of InGaN (2.5 nm) - a barrier layer made of AlN (1.2 nm)/GaN (23 nm)), a 15-nm thick GaN layer (43), a p-side region (50; e.g., Mg-doped GaN (100 nm) and p+-GaN:Mg (10 nm)), a current spreading electrode (60; e.g., ITO), a first electrode (70; e.g., Cr/Ni/Au), and a second electrode (80; e.g., Cr/Ni/Au) (Paper: 633-nm InGaN-based red LEDs grown on thick underlying GaN layers with reduced in-plane residual stress; Applied Physics Letters, April 2020).
또한 미국 등록특허공보 US10,396,240호에도 InGaN 활성 영역을 이용하는 적색 발광 반도체 발광소자가 제시되어 있다.Also, U.S. Patent Publication No. US10,396,240 discloses a red light-emitting semiconductor light-emitting device utilizing an InGaN active region.
도 50은 한국 공개특허공보 제2011-0037616호에 제시된 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자(100)는 제1 반도체 발광부(110)와 제2 반도체 발광부(120)를 포함한다. 제1 반도체 발광부(110)는 제1 반도체 영역(110a; 예: n측 컨택 영역), 제1 활성 영역(110b; 예: 적색광 발광 활성 영역) 및 제2 반도체 영역(110c; p측 컨택 영역), 제1 반도체 영역(110a)에 전기적으로 연결되어 있는 제1 전극(113a) 및 제2 반도체 영역(110c)에 전기적으로 연결되어 있는 제2 전극(113b)을 포함한다. 제2 반도체 발광부(120)는 제1 반도체 영역(120a; 예: n측 컨택 영역), 제2 활성 영역(120b; 예: 녹색광 발광 활성 영역) 및 제2 반도체 영역(120c; p측 컨택 영역), 제1 반도체 영역(120a)에 전기적으로 연결되어 있는 제1 전극(123a) 및 제2 반도체 영역(120c)에 전기적으로 연결되어 있는 제2 전극(123b)을 포함한다. 제1 활성 영역(110b)과 제2 활성 영역(120b)이 각각 보색 관계인 빛을 발광하게 함으로써 전체적으로 백색광이 발광되도록 할 수 있음은 물론이다.FIG. 50 is a drawing showing an example of a III-nitride semiconductor light-emitting device presented in Korean Patent Publication No. 2011-0037616, wherein the III-nitride semiconductor light-emitting device (100) includes a first semiconductor light-emitting portion (110) and a second semiconductor light-emitting portion (120). The first semiconductor light-emitting portion (110) includes a first semiconductor region (110a; e.g., n-side contact region), a first active region (110b; e.g., red light-emitting active region), a second semiconductor region (110c; p-side contact region), a first electrode (113a) electrically connected to the first semiconductor region (110a), and a second electrode (113b) electrically connected to the second semiconductor region (110c). The second semiconductor light-emitting portion (120) includes a first semiconductor region (120a; for example, an n-side contact region), a second active region (120b; for example, a green light-emitting active region), a second semiconductor region (120c; a p-side contact region), a first electrode (123a) electrically connected to the first semiconductor region (120a), and a second electrode (123b) electrically connected to the second semiconductor region (120c). It goes without saying that the first active region (110b) and the second active region (120b) can emit light of complementary colors, thereby emitting white light overall.
도 51은 한국 공개특허공보 제2011-0037616호에 제시된 3족 질화물 반도체 발광소자의 또 다른 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자(200)는 제1 반도체 발광부(110), 제2 반도체 발광부(120) 및 제3 반도체 발광부(230)를 포함한다. 제1 반도체 발광부(110)는 제1 반도체 영역(110a; 예: n측 컨택 영역), 제1 활성 영역(110b; 예: 적색광 발광 활성 영역) 및 제2 반도체 영역(110c; p측 컨택 영역), 제1 반도체 영역(110a)에 전기적으로 연결되어 있는 제1 전극(113a) 및 제2 반도체 영역(110c)에 전기적으로 연결되어 있는 제2 전극(113b)을 포함한다. 제2 반도체 발광부(120)는 제1 반도체 영역(120a; 예: n측 컨택 영역), 제2 활성 영역(120b; 예: 녹색광 발광 활성 영역) 및 제2 반도체 영역(120c; p측 컨택 영역), 제1 반도체 영역(120a)에 전기적으로 연결되어 있는 제1 전극(123a) 및 제2 반도체 영역(120c)에 전기적으로 연결되어 있는 제2 전극(123b)을 포함한다. 제3 반도체 발광부(230)는 제1 반도체 영역(230a; 예: n측 컨택 영역), 제3 활성 영역(230b; 예: 청색광 발광 활성 영역) 및 제2 반도체 영역(230c; p측 컨택 영역), 제1 반도체 영역(230a)에 전기적으로 연결되어 있는 제1 전극(233a) 및 제2 반도체 영역(230c)에 전기적으로 연결되어 있는 제2 전극(233b)을 포함한다. 제1 반도체 발광부(110)와 제2 반도체 발광부(120) 사이에는 이들 간의 전기적 절연을 위한 제1 절연층(130: 예: SiN2, SiO2, AlN 등)이 구비되어 있으며, 제2 반도체 발광부(120)와 제3 반도체 발광부(230) 사이에는 이들 간의 전기적 절연을 위한 제2 절연층(240; 예: SiN2, SiO2, AlN 등)이 구비되어 있다. 제1 절연층(130)과 제2 절연층(240)을 고저항성 Mg-doped GaN으로 형성한 기술이 일본 공개특허공보 제1996-274369호에 제시되어 있으며, 이러한 기술을 통해 반도체 발광부(110,120,230)의 성장이 하나의 장치(MOCVD 장비)를 통해 이루어지는 토대가 마련된다. 활성 영역(110b,120b,230b) 모두를 InGaN을 이용하는 제조하는 기술이 미국 등록특허공보 제5,684,309호를 포함하여 다수의 문헌에서 언급되고 있지만, 현재까지 실제로 상용화된 바가 없다.FIG. 51 is a drawing showing another example of a III-nitride semiconductor light-emitting device presented in Korean Patent Publication No. 2011-0037616, wherein the III-nitride semiconductor light-emitting device (200) includes a first semiconductor light-emitting portion (110), a second semiconductor light-emitting portion (120), and a third semiconductor light-emitting portion (230). The first semiconductor light-emitting portion (110) includes a first semiconductor region (110a; e.g., n-side contact region), a first active region (110b; e.g., red light-emitting active region), a second semiconductor region (110c; p-side contact region), a first electrode (113a) electrically connected to the first semiconductor region (110a), and a second electrode (113b) electrically connected to the second semiconductor region (110c). The second semiconductor light-emitting portion (120) includes a first semiconductor region (120a; for example, an n-side contact region), a second active region (120b; for example, a green light-emitting active region) and a second semiconductor region (120c; a p-side contact region), a first electrode (123a) electrically connected to the first semiconductor region (120a), and a second electrode (123b) electrically connected to the second semiconductor region (120c). The third semiconductor light-emitting portion (230) includes a first semiconductor region (230a; for example, an n-side contact region), a third active region (230b; for example, a blue light-emitting active region) and a second semiconductor region (230c; a p-side contact region), a first electrode (233a) electrically connected to the first semiconductor region (230a), and a second electrode (233b) electrically connected to the second semiconductor region (230c). Between the first semiconductor light-emitting portion (110) and the second semiconductor light-emitting portion (120), a first insulating layer (130; e.g., SiN 2 , SiO 2 , AlN, etc.) is provided for electrical insulation therebetween, and between the second semiconductor light-emitting portion (120) and the third semiconductor light-emitting portion (230), a second insulating layer (240; e.g., SiN 2 , SiO 2 , AlN, etc.) is provided for electrical insulation therebetween. A technology for forming the first insulating layer (130) and the second insulating layer (240) using high-resistivity Mg-doped GaN is disclosed in Japanese Patent Application Laid-Open No. 1996-274369, and through this technology, a foundation is established for growth of semiconductor light-emitting portions (110, 120, 230) through a single device (MOCVD equipment). Although the technology for manufacturing all active regions (110b, 120b, 230b) using InGaN has been mentioned in many documents, including U.S. Patent Publication No. 5,684,309, it has not been commercialized to date.
이에 대하여 '발명을 실시하기 위한 구체적인 내용'의 후단에 기술한다.This is described later in the ‘Specific details for carrying out the invention’.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features.
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 발광 피크 파장이 600nm 이상인 적색광을 발광하는, 3족 질화물 반도체 발광구조를 제조하는 방법에 있어서, 제1 서브층과 제2 서브층의 반복 적층으로 된 제1 초격자 영역을 성장하는 단계; 그리고, 제1 초격자 영역 위에, Al을 포함하는 3족 질화물 반도체로 되어 있으며 제1 밴드갭 에너지를 가지는 제3 서브층, In을 포함하는 3족 질화물 반도체로 되어 있으며 제1 밴드갭 에너지보다 작은 제2 밴드갭 에너지를 가지는 제4 서브층과, Al을 포함하는 3족 질화물 반도체로 되어 있으며 제2 밴드갭 에너지보다 큰 제3 밴드갭 에너지를 가지는 제5 서브층을 포함하는 활성 영역을 성장하는 단계;를 포함하며, 활성 영역을 성장하는 단계에서, 제4 서브층의 In 함량을 제3 서브층 및 제5 서브층이 GaN일 때 제4 서브층에서 600nm 이하의 발광 피크 파장의 빛을 발광하도록 설정하고, 제3 서브층의 Al 함량 및 제5 서브층의 Al 함량을 제4 서브층에서 600nm 이상의 발광 피크 파장을 가지는 적색광을 발광하도록 설정하는, 3족 질화물 반도체 발광구조를 제조하는 방법이 제공된다.According to one aspect of the present disclosure, a method for manufacturing a III-nitride semiconductor light-emitting structure that emits red light having a peak emission wavelength of 600 nm or more is provided, the method comprising the steps of: growing a first superlattice region by repeatedly stacking a first sub-layer and a second sub-layer; And, a method for manufacturing a group III nitride semiconductor light-emitting structure is provided, including: a step of growing an active region, on a first superlattice region, a third sub-layer made of a group III nitride semiconductor including Al and having a first band gap energy, a fourth sub-layer made of a group III nitride semiconductor including In and having a second band gap energy smaller than the first band gap energy, and a fifth sub-layer made of a group III nitride semiconductor including Al and having a third band gap energy larger than the second band gap energy; wherein, in the step of growing the active region, the In content of the fourth sub-layer is set so that the fourth sub-layer emits light having an emission peak wavelength of 600 nm or less when the third sub-layer and the fifth sub-layer are GaN, and the Al content of the third sub-layer and the Al content of the fifth sub-layer are set so that the fourth sub-layer emits red light having an emission peak wavelength of 600 nm or more.
본 개시에 따른 또 다른 태양에 의하면(According to another aspect of the present disclosure), 3족 질화물 반도체 발광소자에 있어서, 적색광을 발광하는 활성 영역; 그리고, 활성 영역의 아래에 구비되며, 활성 영역의 성장을 위한 세미 폴라면;을 포함하는 3족 질화물 반도체 발광소자가 제공된다.According to another aspect of the present disclosure, a III-nitride semiconductor light-emitting device is provided, comprising: an active region that emits red light; and a semi-polar plane provided below the active region and for growth of the active region.
본 개시에 따른 또 다른 태양에 의하면(According to another aspect of the present disclosure), 3족 질화물 반도체 발광소자를 측정하는 방법에 있어서, 제1 도전성을 가지는 제1 반도체 영역, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체 영역, 제1 반도체 영역과 제2 반도체 영역 사이에 개재되어 제1 광을 발광하는 활성 영역을 구비하는 제1 3족 질화물 반도체 발광부와, 제1 광과 다른 제2 광을 발광하는 제2 3족 질화물 반도체 발광부를 형성하는 단계; 제1 3족 질화물 반도체 발광부와 제2 3족 질화물 반도체 발광부의 측면에서 제1 반도체 영역으로부터 제2 3족 질화물 반도체 발광부로 이어져 있는 도전 패드를 형성하는 단계; 그리고, 도전 패드 측과 제2 반도체 영역 측 각각에 접촉하는 제1 측정 전극과 제2 측정 전극을 통해 제1 3족 질화물 반도체 발광부의 발광을 측정하는 단계;를 포함하는 3족 질화물 반도체 발광소자를 측정하는 방법이 제공된다.According to another aspect of the present disclosure, a method for measuring a group III nitride semiconductor light-emitting device is provided, the method including: forming a first group III nitride semiconductor light-emitting portion having a first semiconductor region having a first conductivity, a second semiconductor region having a second conductivity different from the first conductivity, and an active region interposed between the first semiconductor region and the second semiconductor region and emitting a first light; and a second group III nitride semiconductor light-emitting portion emitting a second light different from the first light; forming a conductive pad extending from the first semiconductor region to the second group III nitride semiconductor light-emitting portion at sides of the first group III nitride semiconductor light-emitting portion and the second group III nitride semiconductor light-emitting portion; and measuring light emission of the first group III nitride semiconductor light-emitting portion through a first measuring electrode and a second measuring electrode which are in contact with each of the conductive pad side and the second semiconductor region side.
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 3족 질화물 반도체 발광소자를 제조하는 방법에 있어서, 제1 개구를 통해 제1 반도체 발광부를, 제1 개구보다 큰 제2 개구를 통해 제2 반도체 발광부를 선택성장하는 단계;로서, 제1 반도체 발광부가 청색을 발광하고, 제2 반도체 발광부가 청색보다 긴 파장의 빛을 발광하는, 선택성장하는 단계; 그리고, 제1 반도체 발광부 및 제2 반도체 발광부에 전원을 공급하도록 적어도 하나의 전극을 형성하는 단계;를 포함하는, 3족 질화물 반도체 발광소자를 제조하는 방법이 제공된다.According to one aspect of the present disclosure, a method for manufacturing a III-nitride semiconductor light-emitting device is provided, the method including: selectively growing a first semiconductor light-emitting portion through a first opening and a second semiconductor light-emitting portion through a second opening larger than the first opening; wherein the first semiconductor light-emitting portion emits blue light and the second semiconductor light-emitting portion emits light having a wavelength longer than blue; and forming at least one electrode to supply power to the first semiconductor light-emitting portion and the second semiconductor light-emitting portion.
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 3족 질화물 반도체 발광소자를 제조하는 방법에 있어서, 제1 개구를 통해 제1 반도체 발광부를, 제1 개구보다 큰 제2 개구를 통해 제2 반도체 발광부를 선택성장하는 단계;로서, 제1 개구 및 제2 개구는 하나의 성장 방지막에 형성되어 있는, 선택성장하는 단계; 그리고, 성장 방지막을 패시베이션 막으로 하여 제1 반도체 발광부 및 제2 반도체 발광부에 전원을 공급하도록 적어도 하나의 전극을 형성하는 단계;를 포함하는, 3족 질화물 반도체 발광소자를 제조하는 방법이 제공된다.According to one aspect of the present disclosure, a method for manufacturing a III-nitride semiconductor light-emitting device is provided, the method including: a step of selectively growing a first semiconductor light-emitting portion through a first opening and a second semiconductor light-emitting portion through a second opening larger than the first opening; wherein the first opening and the second opening are formed in one growth-blocking film; and a step of forming at least one electrode using the growth-blocking film as a passivation film to supply power to the first semiconductor light-emitting portion and the second semiconductor light-emitting portion.
이에 대하여 '발명을 실시하기 위한 구체적인 내용'의 후단에 기술한다.This is described later in the ‘Specific details for carrying out the invention’.
도 1은 종래의 적색 발광 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,
도 2는 본 개시에 따른 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,
도 3은 본 개시에 따른 반도체 발광구조의 일 예를 나타내는 도면,
도 4는 본 개시에 따른 반도체 발광구조의 또 다른 예를 나타내는 도면,
도 5는 본 개시에 따른 반도체 발광구조의 또 다른 예를 나타내는 도면,
도 6은 본 개시에 따른 실험 결과의 일 예를 나타내는 도면,
도 7은 본 개시에 따른 실험 결과의 또 다른 예를 나타내는 도면,
도 8은 본 개시에 따른 실험 결과의 또 다른 예를 나타내는 도면,
도 9는 본 개시에 따른 실험 결과의 또 다른 예를 나타내는 도면,
도 10은 본 개시에 따른 실험 결과의 또 다른 예를 나타내는 도면,
도 11은 본 개시와 관련된 반도체 발광소자를 밴드갭 에너지의 관점에서 설명하는 도면,
도 12 및 도 14는 본 개시에 따른 실험 결과의 또 다른 예를 나타내는 도면,
도 15는 양자우물 구조의 활성 영역과 초격자 구조의 활성 영역을 비교하는 도면,
도 16은 표 7에 제시된 반도체 발광구조에 따른 실험 결과의 일 예를 나타내는 도면,
도 17은 초격자 구조가 적용된 반도체 발광구조의 다양한 예를 설명하는 도면,
도 18은 본 개시에 따른 반도체 발광구조의 또 다른 예를 나타내는 도면,
도 19 내지 도 21은 초격자 영역과 측방 성장 강화층을 설명하는 도면,
도 22는 본 개시에 따른 반도체 발광구조의 또 다른 예를 나타내는 도면.
도 23 내지 도 26은 도 18 내지 도 22에 제시된 예에 관한 실험 결과를 나타내는 도면,
도 27은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 28은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 29는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 30은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 31은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 32는 도 31에 제시된 개구 패턴의 일 예를 나타내는 도면,
도 33은 본 개시에 따른 성장 방지막의 개구 배치의 또 다른 예를 나타내는 도면,
도 34 내지 도 36은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 일 예를 나타내는 도면,
도 37 내지 도 40은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 또 다른 예를 나타내는 도면,
도 41은 도 27 내지 도 33에 제시된 방법에 따른 실험 결과의 일 예를 나타내는 도면,
도 42는 도 27 내지 도 33에 제시된 방법에 따른 실험 결과의 또 다른 예를 나타내는 도면,
도 43은 도 41 및 도 42에 제시된 실험 결과를 정리한 그래프,
도 44는 본 개시에 따른 광 여기(PL) 실험 결과의 일 예를 나타내는 도면,
도 45는 본 개시에 따른 전계 발광(EL) 실험 결과의 일 예를 나타내는 도면,
도 46은 본 개시에 따른 레이저가 추가된 전계 발광(EL) 실험 결과의 일 예를 나타내는 도면,
도 47 내지 도 49는 본 개시에 따른 발광 원리를 설명하는 도면,
도 50은 한국 공개특허공보 제2011-0037616호에 제시된 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,
도 51은 한국 공개특허공보 제2011-0037616호에 제시된 3족 질화물 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 52는 본 개시에 따른 3족 질화물 반도체 발광구조 내지 발광소자의 또 다른 일 예를 나타내는 도면,
도 53은 본 개시에 따른 3족 질화물 반도체 발광구조 내지 발광소자의 또 다른 일 예를 나타내는 도면,
도 54는 본 개시에 따른 3족 질화물 반도체 발광구조 내지 발광소자의 또 다른 일 예를 나타내는 도면,
도 55는 본 개시에 따른 3족 질화물 반도체 발광구조 내지 발광소자의 또 다른 일 예를 나타내는 도면,
도 56은 본 개시에 따른 3족 질화물 반도체 발광구조 내지 발광소자의 또 다른 일 예를 나타내는 도면,
도 57은 본 개시에 따른 3족 질화물 반도체 발광구조 내지 발광소자의 또 다른 일 예를 나타내는 도면,
도 58은 본 개시에 따른 3족 질화물 반도체 발광구조 내지 발광소자의 또 다른 일 예를 나타내는 도면,
도 59는 본 개시에 따른 3족 질화물 반도체 발광구조 내지 발광소자의 또 다른 일 예를 나타내는 도면,
도 60은 본 개시에 따른 3족 질화물 반도체 발광구조 내지 발광소자의 또 다른 일 예를 나타내는 도면,
도 61 및 도 62는 도 52 내지 도 60에서 설명된 3족 질화물 반도체 발광구조 내지 발광소자의 실제 구현을 보여주는 실험 결과를 나타내는 도면,
도 63은 도 52 내지 도 60에서 설명된 3족 질화물 반도체 발광구조 내지 발광소자의 실제 구현을 보여주는 실험 결과를 나타내는 도면,
도 64는 도 52 내지 도 57에 제시된 웨이퍼 상태의 3족 질화물 반도체 발광구조 내지 발광소자를 측정하는 방법의 일 예를 나타내는 도면,
도 65는 도 64의 측정의 실제 과정을 나타내는 도면,
도 66 내지 도 68은 본 개시에 따른 측정 결과의 또 다른 일 예를 나타내는 도면,
도 69는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 70은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 71은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면.Figure 1 is a drawing showing an example of a conventional red-emitting III-nitride semiconductor light-emitting device.
FIG. 2 is a drawing showing an example of a 3-group nitride semiconductor light-emitting device according to the present disclosure;
FIG. 3 is a drawing showing an example of a semiconductor light-emitting structure according to the present disclosure;
FIG. 4 is a drawing showing another example of a semiconductor light-emitting structure according to the present disclosure;
FIG. 5 is a drawing showing another example of a semiconductor light-emitting structure according to the present disclosure;
Figure 6 is a drawing showing an example of an experimental result according to the present disclosure;
Figure 7 is a drawing showing another example of experimental results according to the present disclosure;
Figure 8 is a drawing showing another example of experimental results according to the present disclosure;
FIG. 9 is a drawing showing another example of experimental results according to the present disclosure;
FIG. 10 is a drawing showing another example of experimental results according to the present disclosure;
FIG. 11 is a drawing explaining a semiconductor light-emitting device related to the present disclosure from the perspective of band gap energy.
Figures 12 and 14 are drawings showing further examples of experimental results according to the present disclosure;
Figure 15 is a drawing comparing the active region of a quantum well structure and the active region of a superlattice structure.
Figure 16 is a drawing showing an example of experimental results according to the semiconductor light-emitting structure presented in Table 7.
Figure 17 is a drawing illustrating various examples of semiconductor light-emitting structures to which a superlattice structure is applied.
FIG. 18 is a drawing showing another example of a semiconductor light-emitting structure according to the present disclosure;
Figures 19 to 21 are drawings illustrating the superlattice region and the lateral growth enhancement layer.
FIG. 22 is a drawing showing another example of a semiconductor light-emitting structure according to the present disclosure.
Figures 23 to 26 are drawings showing experimental results for the examples presented in Figures 18 to 22.
FIG. 27 is a drawing showing another example of a semiconductor light-emitting device according to the present disclosure;
FIG. 28 is a drawing showing another example of a semiconductor light-emitting device according to the present disclosure;
FIG. 29 is a drawing showing another example of a semiconductor light-emitting device according to the present disclosure;
FIG. 30 is a drawing showing another example of a semiconductor light-emitting device according to the present disclosure;
FIG. 31 is a drawing showing another example of a semiconductor light-emitting device according to the present disclosure;
Fig. 32 is a drawing showing an example of the aperture pattern presented in Fig. 31;
FIG. 33 is a drawing showing another example of the aperture arrangement of the growth prevention film according to the present disclosure;
FIGS. 34 to 36 are drawings showing an example of a method for manufacturing a semiconductor light-emitting device according to the present disclosure.
FIGS. 37 to 40 are drawings showing another example of a method for manufacturing a semiconductor light-emitting device according to the present disclosure.
Fig. 41 is a drawing showing an example of an experimental result according to the method presented in Figs. 27 to 33.
Fig. 42 is a drawing showing another example of experimental results according to the methods presented in Figs. 27 to 33;
Figure 43 is a graph summarizing the experimental results presented in Figures 41 and 42.
Figure 44 is a drawing showing an example of the results of a photoexcitation (PL) experiment according to the present disclosure.
Figure 45 is a drawing showing an example of the results of an electroluminescence (EL) experiment according to the present disclosure.
FIG. 46 is a drawing showing an example of the results of an electroluminescence (EL) experiment with an added laser according to the present disclosure.
Figures 47 to 49 are drawings explaining the light-emitting principle according to the present disclosure.
FIG. 50 is a drawing showing an example of a 3-group nitride semiconductor light-emitting device presented in Korean Patent Publication No. 2011-0037616.
FIG. 51 is a drawing showing another example of a 3-group nitride semiconductor light-emitting device presented in Korean Patent Publication No. 2011-0037616.
FIG. 52 is a drawing showing another example of a 3-group nitride semiconductor light-emitting structure or light-emitting device according to the present disclosure;
FIG. 53 is a drawing showing another example of a 3-group nitride semiconductor light-emitting structure or light-emitting device according to the present disclosure.
FIG. 54 is a drawing showing another example of a 3-group nitride semiconductor light-emitting structure or light-emitting device according to the present disclosure.
FIG. 55 is a drawing showing another example of a 3-group nitride semiconductor light-emitting structure or light-emitting device according to the present disclosure;
FIG. 56 is a drawing showing another example of a 3-group nitride semiconductor light-emitting structure or light-emitting device according to the present disclosure.
FIG. 57 is a drawing showing another example of a 3-group nitride semiconductor light-emitting structure or light-emitting device according to the present disclosure;
FIG. 58 is a drawing showing another example of a 3-group nitride semiconductor light-emitting structure or light-emitting device according to the present disclosure.
FIG. 59 is a drawing showing another example of a 3-group nitride semiconductor light-emitting structure or light-emitting device according to the present disclosure;
FIG. 60 is a drawing showing another example of a 3-group nitride semiconductor light-emitting structure or light-emitting device according to the present disclosure.
Figures 61 and 62 are drawings showing experimental results showing actual implementation of the 3-group nitride semiconductor light-emitting structure or light-emitting element described in Figures 52 to 60.
Figure 63 is a drawing showing the experimental results showing the actual implementation of the 3-group nitride semiconductor light-emitting structure or light-emitting element described in Figures 52 to 60.
Figure 64 is a drawing showing an example of a method for measuring a 3-group nitride semiconductor light-emitting structure or light-emitting element in a wafer state presented in Figures 52 to 57.
Fig. 65 is a drawing showing the actual measurement process of Fig. 64.
Figures 66 to 68 are drawings showing another example of measurement results according to the present disclosure;
FIG. 69 is a drawing showing another example of a semiconductor light-emitting device according to the present disclosure;
FIG. 70 is a drawing showing another example of a semiconductor light-emitting device according to the present disclosure;
FIG. 71 is a drawing showing another example of a semiconductor light-emitting device according to the present disclosure.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).The present disclosure will now be described in detail with reference to the accompanying drawing(s).
도 2는 본 개시에 따른 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 성장 기판(10), 버퍼 영역(20), n측 컨택 영역(30), 초격자 영역(31), 반도체 발광구조 또는 활성 영역(42), 전자 차단층(51; EBL), p측 컨택 영역(52), 전류 확산 전극(60), 제1 전극(70) 그리고 제2 전극(80)을 포함한다.FIG. 2 is a drawing showing an example of a III-nitride semiconductor light-emitting device according to the present disclosure, wherein the semiconductor light-emitting device includes a growth substrate (10), a buffer region (20), an n-side contact region (30), a superlattice region (31), a semiconductor light-emitting structure or active region (42), an electron blocking layer (51; EBL), a p-side contact region (52), a current spreading electrode (60), a first electrode (70), and a second electrode (80).
성장 기판(10)은 사파이어 기판, Si(111) 기판 등이 사용될 수 있으며, 특히 패턴화된 C면 사파이어 기판(C-face PSS)이 적용될 수 있고, 동종 기판 및 이종 기판 등 특별히 제한되지 않는다.The growth substrate (10) may be a sapphire substrate, a Si (111) substrate, etc., and in particular, a patterned C-face sapphire substrate (C-face PSS) may be applied, and is not particularly limited to a homogeneous substrate or a heterogeneous substrate.
버퍼 영역(20)은 씨앗층 위에 형성된 un-doped GaN으로 이루어질 수 있으며, 성장 조건(MOVCD법 기준)으로 950℃~1100℃의 온도, 1~4㎛의 두께, 100~400mbar의 압력, H2 분위기가 이용될 수 있다. The buffer region (20) can be formed of un-doped GaN formed on a seed layer, and growth conditions (based on the MOVCD method) can include a temperature of 950°C to 1100°C, a thickness of 1 to 4 μm, a pressure of 100 to 400 mbar, and an H2 atmosphere.
n측 컨택 영역(30)은 Si-doped GaN으로 이루어질 수 있으며, 성장 조건으로 1000℃~1100℃의 온도, 1~4㎛의 두께, 100~400mbar의 압력, H2 분위기가 이용될 수 있다.The n-side contact region (30) can be made of Si-doped GaN, and growth conditions can include a temperature of 1000°C to 1100°C, a thickness of 1 to 4 μm, a pressure of 100 to 400 mbar, and an H2 atmosphere.
초격자 영역(31)은 전류확산을 향상하기 위해 일반적인 성장 조건을 이용하여 InaGa1-aN/InbGa1-bN (0<a<1, 0≤b<1, a>b)가 반복 15주기) 적층된 초격자 구조이며, Al이 추가되는 것은 배제하지 않고, n형 도펀트(예: Si)로 도핑될 수 있으며, 반복의 과정에서 조성이 약간씩 변경될 수 있음은 물론이다.The superlattice region (31) is a superlattice structure in which In a Ga 1-a N/In b Ga 1-b N (0<a<1, 0≤b<1, a>b) is repeatedly laminated for 15 periods using general growth conditions to improve current diffusion. The addition of Al is not excluded, and it may be doped with an n-type dopant (e.g., Si), and it is of course possible for the composition to change slightly during the repetition process.
전자 차단층(51)은 Mg-doped AlGaN으로 이루어질 수 있으며, 성장 조건으로 900℃의 온도, 10~40nm의 두께, 50~100mbar의 압력, H2 분위기가 이용될 수 있다.The electron blocking layer (51) can be made of Mg-doped AlGaN, and growth conditions can include a temperature of 900°C, a thickness of 10 to 40 nm, a pressure of 50 to 100 mbar, and an H 2 atmosphere.
p측 컨택 영역(52) 또한 일반적인 성장조건을 이용하여 Mg-doped GaN으로 형성될 수 있다.The p-side contact region (52) can also be formed of Mg-doped GaN using general growth conditions.
전류 확산 전극(60)으로 ITO와 같은 TCO(Tranparent Conductive Oxide)가 이용될 수 있으며, 이에 제한되는 것은 아니다.A TCO (Tranparent Conductive Oxide) such as ITO can be used as the current spreading electrode (60), but is not limited thereto.
제1 전극(70) 및 제2 전극(80)으로 Cr/Ni/Au가 사용될 수 있다.Cr/Ni/Au can be used as the first electrode (70) and the second electrode (80).
도 2에 제시된 예에 사용된 구조는 종래에 3족 질화물 반도체를 이용하여 청색 및 녹색을 발광하는 반도체 발광소자를 만드는데 이용되는 아주 보편적인 구조이며, 청색 및 녹색을 발광하는데 이용되는 3족 질화물 반도체 발광소자에 사용되는 구조라면 특별한 제한없이 사용될 수 있다. 제시된 형태가 래터럴 칩 형태이지만, 플립 칩 형태 및 수직형 칩 형태가 사용될 수 있음은 물론이다. 제시된 예에서 발광소자가 칩 형태를 가지지만, 웨이퍼 상태일 수 있음은 물론이다.The structure used in the example presented in Fig. 2 is a very common structure used in the past to make a semiconductor light-emitting device that emits blue and green using a III-nitride semiconductor, and any structure used in a III-nitride semiconductor light-emitting device that emits blue and green can be used without any special limitations. Although the presented form is a lateral chip form, it goes without saying that a flip-chip form and a vertical chip form can be used. Although the light-emitting device in the presented example has a chip form, it goes without saying that it can be in a wafer state.
도 3은 본 개시에 따른 반도체 발광구조의 일 예를 나타내는 도면으로서, 도 3(a)에는 기존의 녹색 발광 3족 질화물 반도체 발광구조가 제시되어 있으며, 도 3(b)에는 본 개시에 따른 3족 질화물 반도체 발광구조가 제시되어 있다. 설명을 위해, 2개의 양자우물이 제시되어 있다.FIG. 3 is a drawing showing an example of a semiconductor light-emitting structure according to the present disclosure, wherein FIG. 3(a) shows a conventional green light-emitting III-nitride semiconductor light-emitting structure, and FIG. 3(b) shows a III-nitride semiconductor light-emitting structure according to the present disclosure. For explanation, two quantum wells are shown.
도 3(a)에 제시된 반도체 발광구조는 IncGa1-cN으로 된 양자우물(QW)과 AldGaeIn1-d-eN(0≤d≤1, 0≤e≤1; 예: GaN)으로 된 장벽층(배리어)을 사용한다. In의 함량 c는 반도체 발광구조가 발광하는 피크파장에 따라 달라질 수 있으며, 청색을 발광하는 경우에, c가 0.1의 값을 가질 수 있고, 녹색을 발광하는 경우에, c가 0.2의 값을 가질 수 있다. 장벽층으로 InGaN, AlGaN, AlGaInN 등을 사용할 수 있지만, 일반적으로 GaN이 이용된다.The semiconductor light-emitting structure presented in Fig. 3(a) uses a quantum well (QW) made of In c Ga 1-c N and a barrier layer (barrier) made of Al d Ga e In 1-de N (0≤d≤1, 0≤e≤1; e.g., GaN). The In content c can vary depending on the peak wavelength at which the semiconductor light-emitting structure emits light, and when emitting blue light, c can have a value of 0.1, and when emitting green light, c can have a value of 0.2. InGaN, AlGaN, AlGaInN, etc. can be used as the barrier layer, but GaN is generally used.
본 개시에 따른 반도체 발광구조는 이미 상용화되고 안정적으로 구현되어 있는 도 3(a)에 제시된 반도체 발광구조에, 도 3(b)에 도시된 것과 같은 장벽층 구조를 도입함으로써, 장파장의 빛을 발광할 수 있다는 것을 보여준다. 따라서 본 개시에 따른 반도체 발광구조를 활용함으로써, 도 1에 제시된 다량의 In을 함유하는 InGaN 활성 영역을 이용할 때의 문제점을 극복할 수 있게 되며, 또한 제조된 반도체 발광소자의 구동 과정에서 발생하던 문제점을 극복할 수 있게 된다.The semiconductor light-emitting structure according to the present disclosure shows that it is possible to emit long-wavelength light by introducing a barrier layer structure, such as that illustrated in FIG. 3(b), to the semiconductor light-emitting structure illustrated in FIG. 3(a), which has already been commercialized and stably implemented. Therefore, by utilizing the semiconductor light-emitting structure according to the present disclosure, it is possible to overcome the problems when utilizing the InGaN active region containing a large amount of In illustrated in FIG. 1, and also to overcome the problems occurring during the driving process of the manufactured semiconductor light-emitting device.
표 1에 도시된 바와 같이, ① 양자우물의 양측에 본 개시에 따른 제1 층(1) 및 제2 층(2)을 모두 구비하지 않은 경우에 530nm 파장의 빛을 밝게 발광하였으며, ② 양자우물에 본 개시에 따른 제2 층(2)만을 구비하는 경우에 560nm 파장의 빛을 약하게 발광하였고, ③ 양자우물에 본 개시에 따른 제1 층(1)만을 구비하는 경우에 580nm 파장의 빛을 보통으로 발광하였으며, ④ 양자우물의 양측에 본 개시에 따른 제1 층(1) 및 제2 층(2)을 모두 구비하는 경우에 625nm 파장의 빛을 보통으로 발광하였음을 확인할 수 있었다.As shown in Table 1, ① in the case where neither the first layer (1) nor the second layer (2) according to the present disclosure was provided on both sides of the quantum well, light with a wavelength of 530 nm was brightly emitted, ② in the case where only the second layer (2) according to the present disclosure was provided on the quantum well, light with a wavelength of 560 nm was weakly emitted, ③ in the case where only the first layer (1) according to the present disclosure was provided on the quantum well, light with a wavelength of 580 nm was normally emitted, and ④ in the case where both the first layer (1) and the second layer (2) according to the present disclosure were provided on both sides of the quantum well, light with a wavelength of 625 nm was normally emitted.
도 4는 본 개시에 따른 반도체 발광구조의 또 다른 예를 나타내는 도면으로서, 도 4(a)는 양자우물의 형성 과정에서 In의 분포가 균일하게 공급된 예를 나타내고, 도 4(b)는 양자우물의 형성 과정에서 In의 분포가 그레이딩(감소하다가 증가되는 형태)되도록 공급된 예를 나타낸다. 각각의 양자우물에 동일한 총량의 In이 공급되었을 때, 도 4(b)에 제시된 예가 더 밝은 빛을 보였다.FIG. 4 is a diagram showing another example of a semiconductor light-emitting structure according to the present disclosure, wherein FIG. 4(a) shows an example in which In is supplied uniformly in the process of forming a quantum well, and FIG. 4(b) shows an example in which In is supplied in a graded (decreasing and then increasing) distribution in the process of forming a quantum well. When the same total amount of In was supplied to each quantum well, the example presented in FIG. 4(b) showed brighter light.
도 5는 본 개시에 따른 반도체 발광구조의 또 다른 예를 나타내는 도면으로서, 라스트 배리어(반도체 발광구조에서 p측에 가장 가깝게 위치하는 배리어)의 물질 구성을 GaN에서 GaN보다 밴드갭 에너지가 낮은 물질(예: InGaN)로 변경함으로써, 반도체 발광구조의 발광 파장을 더 길게 할 수 있다는 것을 확인하였다. 예를 들어, In/(In+Ga)의 비를 적절히 조절(예: 0.05, 0.10; 여기서 비는 성장중 기체상태에서 MO 소스(TEGa(TriEthyl Ga), TMIn(TriMethyl In), TMAl(TriMethyl Al)) 간의 분자수 비율)하였더니 625nm 파장을 발광하던 반도체 발광구조가 635nm 파장을 발광하는 반도체 발광구조로 변경됨을 확인할 수 있었다.FIG. 5 is a drawing showing another example of a semiconductor light-emitting structure according to the present disclosure. It was confirmed that the light-emitting wavelength of the semiconductor light-emitting structure can be lengthened by changing the material composition of the last barrier (the barrier located closest to the p-side in the semiconductor light-emitting structure) from GaN to a material having a lower band gap energy than GaN (e.g., InGaN). For example, when the ratio of In/(In+Ga) was appropriately adjusted (e.g., 0.05, 0.10; here, the ratio is the molecular number ratio between the MO sources (TEGa (TriEthyl Ga), TMIn (TriMethyl In), TMAl (TriMethyl Al)) in the gas phase during growth), it was confirmed that the semiconductor light-emitting structure emitting with a wavelength of 625 nm was changed to a semiconductor light-emitting structure emitting with a wavelength of 635 nm.
도 6은 본 개시에 따른 실험 결과의 일 예를 나타내는 도면으로서, 상단 좌측에 제1 층(1) 및 제2 층(2) 모두가 없는 경우(녹색), 상단 중간에 제2 층(2)만 있는 경우(노란색), 상단 우측에 제1 층(1)만 있는 경우(오렌지), 하단 좌측에 제1 층(1) 및 제2 층(2) 모두가 있는 경우(적색), 하단 중간에 도 5에 제시된 예의 경우(더 적색), 하단 우측에 제1 층(1) 및 제2 층(2)에 Al/(Al+Ga)의 비율이 0.95인 AlfGa1-fN를 사용한 경우(파란색)를 나타내었다.FIG. 6 is a drawing showing an example of an experimental result according to the present disclosure, in which the upper left has neither the first layer (1) nor the second layer (2) (green), the upper middle has only the second layer (2) (yellow), the upper right has only the first layer (1) (orange), the lower left has both the first layer (1) and the second layer (2) (red), the lower middle has the example presented in FIG. 5 (more red), and the lower right has Al f Ga 1-f N having an Al/(Al+Ga) ratio of 0.95 used for the first layer (1) and the second layer (2) (blue).
실험에는 GaN 장벽층(4nm)과 In/(In+Ga)의 비율이 0.56인 IncGa1-cN 우물층(2.5nm)이 사용되었으며, 구체적으로 2개의 양자우물을 사용하여, GaN 장벽층(4nm)-IncGa1-cN 우물층(2.5nm)-GaN 장벽층(4nm)-IncGa1-cN 우물층(2.5nm)-GaN 장벽층(8nm)이 기존 구조로 사용되었다. 실험의 제약으로 1~4개의 양자우물을 사용해보았으며, 광 특성에 큰 변화는 없었다. 제1 층(1)과 제2 층(2)으로는 Al/(Al+Ga)의 비율이 0.85인 AlfGa1-fN(2nm)를 사용하였다.A GaN barrier layer (4 nm) and an In c Ga 1-c N well layer (2.5 nm) with an In/(In+Ga) ratio of 0.56 were used in the experiment. Specifically, two quantum wells were used, and a conventional structure of GaN barrier layer (4 nm)-In c Ga 1-c N well layer (2.5 nm)-GaN barrier layer (4 nm)-In c Ga 1-c N well layer (2.5 nm)-GaN barrier layer (8 nm) was used. Due to experimental constraints, 1 to 4 quantum wells were used, and there was no significant change in the optical characteristics. Al f Ga 1-f N (2 nm) with an Al/(Al+Ga) ratio of 0.85 was used as the first layer (1) and the second layer (2).
우물층(양자우물)은 670℃의 온도에서 TMGa, TMIn을 사용하여 2.5nm의 두께로 성장시켰으며, 장벽층은 770℃의 온도에서 GaN을 4nm의 두께로 성장시켰다. n측에 첫번 째로 위치하는 제1 층(1)은 제1 장벽층(n측에 위치하는 첫번 째 장벽층)의 성장 직후, 제1 장벽층과 동일 조건에서 TMAl과 TMGa를 이용하여 Al/(Al+Ga)의 비율이 0.85인 AlfGa1-fN를 2nm 정도의 두께로 성장시켰다(이들이 통합적으로 장벽층을 형성한다.). 제1 양자우물(n측에 위치하는 첫번 째 우물층)의 성장 직후 n측에 위치하는 제2 층(2)은 50s 동안 온도를 올리며 TMGa와 TMAl을 사용하여 0.3nm의 두께로 성장시켰으며, 이후 장벽층과 동일한 성장 조건에서 나머지 1.7nm를 성장시키고, GaN 장벽층을 성장시켰다. p측에 위치하는 제1 층(1) 및 제2 층(2)도 마찬가지의 방식으로 성장시켰으며, 제1 층(1) 및 제2 층(2) 모두를 구비하는 경우에 반도체 발광구조(42)는 초격자 영역(31)의 마지막 GaN(1.5nm)-GaN 장벽층(4nm)-AlfGa1-fN(2nm) 제1 층(1)-IncGa1-cN 우물층(2.5nm)-AlfGa1-fN(2nm) 제2 층(2)-GaN 장벽층(4nm)-AfGa1-fN(2nm) 제1 층(1)-IncGa1-cN 우물층(2.5nm)-AlfGa1-fN(2nm) 제2 층(2)-GaN 장벽층(8nm)-전자 차단층(51)의 구조를 가진다. 도 5에 제시된 반도체 발광구조의 경우에 마지막 장벽층(전자 차단층(51)에 인접한 장벽층)이 IngGa1-gN 장벽층(4nm)-GaN 장벽층(4nm)의 구조를 가질 수 있다.The quantum well layer was grown to a thickness of 2.5 nm using TMGa and TMIn at a temperature of 670°C, and the barrier layer was grown to a thickness of 4 nm using GaN at a temperature of 770°C. The first layer (1) located first on the n-side was grown to a thickness of approximately 2 nm using TMAl and TMGa under the same conditions as the first barrier layer immediately after the growth of the first barrier layer (the first barrier layer located on the n-side) and Al f Ga 1-f N having an Al/(Al+Ga) ratio of 0.85 (these collectively form a barrier layer). Immediately after the growth of the first quantum well (the first well layer located on the n-side), the second layer (2) located on the n-side was grown to a thickness of 0.3 nm using TMGa and TMAl while increasing the temperature for 50 s, and thereafter, the remaining 1.7 nm was grown under the same growth conditions as the barrier layer, and a GaN barrier layer was grown. The first layer (1) and the second layer (2) located on the p side were also grown in the same manner, and when both the first layer (1) and the second layer (2) are provided, the semiconductor light-emitting structure (42) has the structure of the last GaN (1.5 nm)-GaN barrier layer (4 nm)-Al f Ga 1-f N (2 nm) first layer (1)-In c Ga 1-c N well layer (2.5 nm)-Al f Ga 1-f N (2 nm) second layer (2)-GaN barrier layer (4 nm)-A f Ga 1-f N (2 nm) first layer (1)-In c Ga 1-c N well layer (2.5 nm)-Al f Ga 1-f N (2 nm) second layer (2)-GaN barrier layer (8 nm)-electron blocking layer (51) of the superlattice region (31). In the case of the semiconductor light-emitting structure presented in Fig. 5, the last barrier layer (the barrier layer adjacent to the electron blocking layer (51)) may have a structure of In g Ga 1-g N barrier layer (4 nm)-GaN barrier layer (4 nm).
도 6에 도시된 바와 같이, 주어진 반도체 발광구조에서 제1 층(1) 및/또는 제2 층(2)을 도입하여 발광 파장을 긴 쪽으로 이동시킬 수 있다는 것을 알 수 있다. 그러나 이러한 현상은 도 6의 하단 우측에 제시된 바와 같이, 제1 층(1) 및 제2 층(2)의 Al 농도가 임계점을 지나면 파장이 원래 반도체 발광구조가 발광하던 파장보다 더 짧은 쪽으로 이동한다는 것을 알 수 있었다.As illustrated in FIG. 6, it can be seen that the emission wavelength can be shifted to a longer side by introducing the first layer (1) and/or the second layer (2) in a given semiconductor light-emitting structure. However, as presented in the lower right of FIG. 6, it can be seen that this phenomenon is that when the Al concentration of the first layer (1) and the second layer (2) passes the critical point, the wavelength shifts to a shorter side than the wavelength at which the original semiconductor light-emitting structure emitted light.
표 2에 기존에 사용되던 초격자 영역(31)의 성장 조건의 일 예를 정리하였다. 전술한 바와 같이, 본 개시에서 조성은 성장중 기체상태에서 MO 소스(TEGa(TriEthyl Ga), TMIn(TriMethyl In), TMAl(TriMethyl Al)) 간의 분자수 비율로 표시된다.Table 2 summarizes an example of growth conditions of the superlattice region (31) previously used. As described above, in the present disclosure, the composition is expressed as a molecular ratio between MO sources (TEGa (TriEthyl Ga), TMIn (TriMethyl In), TMAl (TriMethyl Al)) in a gaseous state during growth.
여기서, 초격자 영역(31)은 도핑될 수 있으며, 전체적으로 도핑되거나, 부분적으로 도핑될 수 있다. 예를 들어, 장벽층인 InbGa1-bN (초격자 영역(31))만을 5x1018/cm3 정도로 Si 도핑하거나, 짝수 번째 장벽층만을 도핑하거나, 홀수 번째 장벽층만을 도핑할 수 있다.Here, the superlattice region (31) can be doped, and can be doped entirely or partially. For example, only the barrier layer In b Ga 1-b N (superlattice region (31)) can be doped with Si to about 5x10 18 /cm 3 , or only the even-numbered barrier layers can be doped, or only the odd-numbered barrier layers can be doped.
표 3에 기존에 사용되던 반도체 발광구조 또는 활성 영역(42)의 성장 조건의 일 예를 정리하였다.Table 3 summarizes an example of growth conditions for a semiconductor light-emitting structure or active region (42) that was previously used.
표 4에 본 개시에 따른 반도체 발광구조 또는 활성 영역(42)에 사용된 성장 조건의 일 예를 정리하였다.Table 4 summarizes an example of growth conditions used in a semiconductor light-emitting structure or active region (42) according to the present disclosure.
표 5에 도 5에 따른 반도체 발광구조 또는 활성 영역(42)에 사용된 성장 조건의 일 예를 정리하였다.Table 5 summarizes an example of growth conditions used in the semiconductor light-emitting structure or active region (42) according to FIG. 5.
도 7은 본 개시에 따른 실험 결과의 또 다른 예를 나타내는 도면으로서, Al의 조성에 따른 발광 파장의 변화를 나타내었다. 좌측에 Al/(Al+Ga)의 비가 0.25일 때 발광(노란색)을, 중간에 Al/(Al+Ga)의 비가 0.75일 때 발광(적색)을, 우측에 Al/(Al+Ga)의 비가 0.95일 때 발광(파란색)을 나타냈었다. 도 6의 실험에 사용된 반도체 발광구조의 기준으로 20% 이상의 Al 조성일 때 유의미한 파장의 변화를 유도하였으며, Al 90% 이상의 어떤 값에서 파장이 다시 짧아지는 변화를 보인다는 것을 알 수 있다.Fig. 7 is a drawing showing another example of the experimental results according to the present disclosure, showing the change in luminescence wavelength according to the composition of Al. On the left, luminescence (yellow) was observed when the ratio of Al/(Al+Ga) was 0.25, in the middle, luminescence (red) was observed when the ratio of Al/(Al+Ga) was 0.75, and on the right, luminescence (blue) was observed when the ratio of Al/(Al+Ga) was 0.95. Based on the semiconductor luminescence structure used in the experiment of Fig. 6, a significant change in wavelength was induced when the Al composition was 20% or higher, and it can be seen that the wavelength shows a change where it becomes shorter again at some value of Al 90% or higher.
도 8은 본 개시에 따른 실험 결과의 또 다른 예를 나타내는 도면으로서, 제1 층(1) 및 제2 층(2)의 두께 변화에 따른 광량 변화를 나타내었다. 도 6에 제시된 구조를 사용할 때, 대략 2nm 인근에서 최대치를 보이고, 5nm가 되면 값이 급격히 떨어짐을 알 수 있으며, 0.5-4nm의 값을 사용할 수 있을 것이다.Fig. 8 is a drawing showing another example of experimental results according to the present disclosure, showing changes in light quantity according to changes in the thickness of the first layer (1) and the second layer (2). When using the structure presented in Fig. 6, it can be seen that the maximum value is shown around 2 nm, and the value drops sharply when it becomes 5 nm, and a value of 0.5-4 nm can be used.
도 9는 본 개시에 따른 실험 결과의 또 다른 예를 나타내는 도면으로서, 좌측에 도 4(a)에 제시된 반도체 발광구조를 사용할 때의 결과값, 우측에 도 4(b)에 제시된 반도체 발광구조를 사용할 때의 결과값을 나타내었다. 우측의 예가 더 밝고 더 붉은 빛을 띤다는 것을 알 수 있다.Fig. 9 is a drawing showing another example of experimental results according to the present disclosure, showing the result when using the semiconductor light-emitting structure shown in Fig. 4(a) on the left, and the result when using the semiconductor light-emitting structure shown in Fig. 4(b) on the right. It can be seen that the example on the right is brighter and has a redder color.
도 10은 본 개시에 따른 실험 결과의 또 다른 예를 나타내는 도면으로서, 전류에 따른 파장 변화 정도를 확인해보았다. 기존 대량 In을 사용하는 InGaN 적색 LED와 달리(전류량이 늘어나면 급격히 파장이 짧아짐), 전류량이 늘어나도 파장 Shift가 적다는 것을 알 수 있다.Fig. 10 is a diagram showing another example of the experimental results according to the present disclosure, in which the degree of wavelength change according to the current is confirmed. Unlike the existing InGaN red LED using a large amount of In (the wavelength shortens rapidly as the current increases), it can be seen that the wavelength shift is small even when the current increases.
도 11은 본 개시와 관련된 반도체 발광소자를 밴드갭 에너지의 관점에서 설명하는 도면으로서, (a)에 종래의 반도체 발광소자를 나타내었고, (b)에 도 2에 제시된 반도체 발광소자를 나타내었으며, (c)에 (b)에 제시된 구조에서 초격자 영역(31)에 반도체 발광구조(42)의 장벽층 형태를 적용한 반도체 발광소자를 나타내었다.FIG. 11 is a drawing explaining a semiconductor light-emitting device related to the present disclosure from the perspective of band gap energy, where (a) shows a conventional semiconductor light-emitting device, (b) shows a semiconductor light-emitting device presented in FIG. 2, and (c) shows a semiconductor light-emitting device in which a barrier layer form of a semiconductor light-emitting structure (42) is applied to a superlattice region (31) in the structure presented in (b).
표 6에 도 11(c)에 제시된 반도체 발광소자에 사용된 성장 조건의 일 예를 정리하였다.Table 6 summarizes an example of the growth conditions used for the semiconductor light-emitting device shown in Fig. 11(c).
도 12 및 도 14는 본 개시에 따른 실험 결과의 또 다른 예를 나타내는 도면으로서, 도 12는 도 11(c)에 제시된 반도체 발광소자에 대한 실험 결과를 나타내는 도면으로서, 도 11(b)에 제시된 반도체 발광소자에서 초격자 영역(31)을 제외하고 모든 성장 조건을 동일하게 두었을 때의 결과이며, 도 7의 우측에 제시된 소자와 마찬가지로 다시 파장이 짧은 파장으로 이동하는 결과를 나타냈다. 이는 도 11(c)에 제시된 초격자 영역(31) 즉, 초격자 영역(31)에 도입된 제3 층(3) 및 제4 층(4) 구조가 반도체 발광구조(42)의 우물층에 주입되는 In의 양을 증가시키는 역할을 하는 것으로 판단된다. 여기서, 제1 층(1)과 제2 층(2)에 사용되는 Al/(Al+Ga)의 비를 0.85에서 0.45으로 낮추었더니 도 13에 제시된 바와 같이, 붉은 색(635nm의 발광 파장)의 빛이 도 11(b)에 제시된 반도체 발광소자에 비해 2배 이상이 발광되는 것을 확인하였다. 도 14에는 제3 층(3) 및 제4 층(4)의 유무에 따른 초격자 영역(31)의 PL 측정결과가 나타나 있으며, 제3 층(3) 및 제4 층(4)을 구비할 때 PL 피크가 445nm에서 535nm로 장파장 측에서 큰 폭 이동한 것을 보여준다.FIG. 12 and FIG. 14 are drawings showing further examples of experimental results according to the present disclosure, wherein FIG. 12 is a drawing showing the experimental results for the semiconductor light-emitting device shown in FIG. 11(c), which is the result when all growth conditions except for the superlattice region (31) in the semiconductor light-emitting device shown in FIG. 11(b) are kept the same, and, similar to the device shown on the right side of FIG. 7, the result was shown in which the wavelength shifted to a shorter wavelength again. It is judged that this is because the superlattice region (31) shown in FIG. 11(c), that is, the third layer (3) and fourth layer (4) structures introduced into the superlattice region (31), play a role in increasing the amount of In injected into the well layer of the semiconductor light-emitting structure (42). Here, when the ratio of Al/(Al+Ga) used in the first layer (1) and the second layer (2) was lowered from 0.85 to 0.45, it was confirmed that red light (emission wavelength of 635 nm) was emitted more than twice as much as the semiconductor light-emitting element shown in Fig. 11(b), as shown in Fig. 13. Fig. 14 shows the PL measurement results of the superlattice region (31) according to the presence or absence of the third layer (3) and the fourth layer (4), and shows that the PL peak shifted significantly from 445 nm to 535 nm on the long-wavelength side when the third layer (3) and the fourth layer (4) were provided.
표 7에 도 11(c)에 제시된 반도체 발광소자에서, 양자우물 구조의 활성 영역(42)을, 초격자 영역(31)과 마찬가지로 초격자 구조의 반도체 발광영역 또는 활성 영역(42)으로 변경한 성장 조건의 일 예를 나타내었다. 도 15는 양자우물 구조의 활성 영역과 초격자 구조의 활성 영역을 비교하는 도면으로서, 좌측에 도시된 양자우물 구조의 활성 영역에서는 각각의 양자 우물이 두꺼운 장벽층(배리어)으로 인해 고립된 밴드를 형성하여 독립적으로 전자와 정공의 재결합(electron-hole recombination)을 통해 발광하지만, 우측에 도시된 초격자 구조의 활성 영역에서는, 즉 장벽층(배리어)이 충분히 얇아지면 각각의 우물들이 고립되지 않고 미니 밴드(miniband)를 형성하여 미니밴드 트랜지션(miniband transition)을 통해 발광한다. 초격자 구조의 활성 영역은 3족 질화물계 반도체 발광소자에서는 일반적으로 사용하지 않는 기술이지만, 본 개시에 따른 반도체 발광구조에 적용될 때 매우 효과적이라는 것으로 알게 되었다(도 16 참조). 활성 영역(42)을 초격자 영역(31)과 동일하게 구성하였으며, 다만, 8주기를 적용하였고, 도핑을 행하지 않았으며, 우물층의 성장 온도를 700℃로 하였고, 나머지 층들의 성장 온도를 780℃로 하였으며, 제1 층(1)과 제2 층(2)의 두께를 0.8nm로 하였고, AldGaeIn1-d-eN 장벽층(d = 0, e = 1 (GaN))의 두께를 1.5nm로 하였으며, 우물층의 In/(In+Ga)의 비를 0.55으로 하였고, 제1 층(1) 및 제2 층(2)의 Al/(Al+Ga)의 비를 0.50로 하였으며, 우물층의 두께를 1.5nm로 하였다.Table 7 shows an example of growth conditions in which the active region (42) of the quantum well structure in the semiconductor light-emitting device presented in Fig. 11(c) is changed to a semiconductor light-emitting region or active region (42) of the superlattice structure, similar to the superlattice region (31). Fig. 15 is a drawing comparing the active region of the quantum well structure and the active region of the superlattice structure. In the active region of the quantum well structure shown on the left, each quantum well forms an isolated band due to a thick barrier layer (barrier) and independently emits light through electron-hole recombination, but in the active region of the superlattice structure shown on the right, that is, when the barrier layer (barrier) becomes sufficiently thin, each well is not isolated but forms a miniband and emits light through a miniband transition. The active region of the superlattice structure is a technology that is not generally used in III-nitride semiconductor light-emitting devices, but it has been found to be very effective when applied to the semiconductor light-emitting structure according to the present disclosure (see FIG. 16). The active region (42) was configured in the same manner as the superlattice region (31), except that 8 periods were applied, no doping was performed, the growth temperature of the well layer was 700°C, the growth temperatures of the remaining layers were 780°C, the thicknesses of the first layer (1) and the second layer (2) were 0.8 nm, the thickness of the Al d Ga e In 1-de N barrier layer (d = 0, e = 1 (GaN)) was 1.5 nm, the ratio of In/(In+Ga) of the well layer was 0.55, the ratio of Al/(Al+Ga) of the first layer (1) and the second layer (2) was 0.50, and the thickness of the well layer was 1.5 nm.
도 16은 표 7에 제시된 반도체 발광구조에 따른 실험 결과의 일 예를 나타내는 도면으로서, 표 6에 제시된 예에 비해 7배의 출력 증가가 있는 것으로 확인되었다. Figure 16 is a drawing showing an example of an experimental result according to the semiconductor light-emitting structure presented in Table 7, and it was confirmed that there was a 7-fold increase in output compared to the example presented in Table 6.
도 17은 초격자 구조가 적용된 반도체 발광구조의 다양한 예를 설명하는 도면, (a)에는 표 7에 제시된 반도체 발광소자가 밴드갭 에너지의 관점에서 제시되어 있고, (b)에는 초격자 영역(31)과 반도체 발광구조(42)의 p측에 위치하는 층들, 즉 제2 층(2)과 제4 층(4)이 제거된 형태의 반도체 발광소자가 제시되어 있다. 도 17(b)에 제시된 반도체 발광소자의 경우에도 도 17(a)에 제시된 반도체 발광소자와 유사한 실험결과를 나타내었다. 성장 조건은 모두 동일하지만, 제1 층(1)의 Al/(Al+Ga)의 비가 0.50에서 0.65로 변경되었다.FIG. 17 is a diagram explaining various examples of semiconductor light-emitting structures to which a superlattice structure is applied. In (a), the semiconductor light-emitting device presented in Table 7 is presented in terms of band gap energy, and in (b) a semiconductor light-emitting device is presented in which the layers located on the p-side of the superlattice region (31) and the semiconductor light-emitting structure (42), that is, the second layer (2) and the fourth layer (4), are removed. The semiconductor light-emitting device presented in FIG. 17(b) also showed experimental results similar to those of the semiconductor light-emitting device presented in FIG. 17(a). The growth conditions were all the same, but the ratio of Al/(Al+Ga) of the first layer (1) was changed from 0.50 to 0.65.
한편, 도 17(b)에 제시된 반도체 발광소자에서, 반도체 발광구조(42)의 AldGaeIn1-d-eN 장벽층(d = 0, e = 1 (GaN))의 두께를 1.5nm에서 1nm로 변경하였더니, 발광파장이 630nm에서 640nm로 장파장측으로 이동하였다.Meanwhile, in the semiconductor light-emitting device shown in Fig. 17(b), when the thickness of the Al d Ga e In 1-de N barrier layer (d = 0, e = 1 (GaN)) of the semiconductor light-emitting structure (42) was changed from 1.5 nm to 1 nm, the emission wavelength shifted from 630 nm to 640 nm toward the long wavelength side.
또한, 도 17(b)에 제시된 반도체 발광소자에서, 반도체 발광구조(42)의 반복주기를 8 주기에서 16주기로 변경하였더니, 발광파장이 625nm로 짧아졌으며, 광량은 유사하였다.In addition, in the semiconductor light-emitting device shown in Fig. 17(b), when the repetition period of the semiconductor light-emitting structure (42) was changed from 8 cycles to 16 cycles, the emission wavelength was shortened to 625 nm, and the light quantity was similar.
또한, 도 17(b)에 제시된 반도체 발광소자에서, 반도체 발광구조(42)의 AldGaeIn1-d-eN 장벽층(d = 0, e = 1 (GaN))의 두께를 1.5nm에서 0.75nm로 변경하고, 제1 층(1)의 두께를 0.8nm에서 0.4nm로 변경하고, 우물층의 두께를 1.5nm에서 0.75nm로 줄였더니, 파장이 630nm에서 600nm로 감소하였고, 광량은 50% 이상 감소하였다.In addition, in the semiconductor light-emitting device shown in Fig. 17(b), when the thickness of the Al d Ga e In 1-de N barrier layer (d = 0, e = 1 (GaN)) of the semiconductor light-emitting structure (42) was changed from 1.5 nm to 0.75 nm, the thickness of the first layer (1) was changed from 0.8 nm to 0.4 nm, and the thickness of the well layer was reduced from 1.5 nm to 0.75 nm, the wavelength decreased from 630 nm to 600 nm, and the light quantity decreased by more than 50%.
또한, 도 17(b)에 제시된 반도체 발광소자에서, 반도체 발광구조(42)의 AldGaeIn1-d-eN 장벽층(d = 0, e = 1 (GaN))의 두께를 1.5nm에서 1.0nm로 변경하고, 제1 층(1)의 두께를 0.8nm로 그대로 두고, 우물층의 두께를 1.5nm에서 2.0nm로 늘렸더니 파장이 630nm에서 680nm로 대폭 증가하였고, 광량은 50% 정도 감소하였다. 이러한 조건에서 성장 온도를 높은 쪽으로 변경하여 발광파장이 630nm가 되게 할 수 있었으며, 광량이 도 17(b)에 제시된 반도체 발광소자보다 20% 증가하였다.Also, in the semiconductor light-emitting device shown in Fig. 17(b), when the thickness of the Al d Ga e In 1-de N barrier layer (d = 0, e = 1 (GaN)) of the semiconductor light-emitting structure (42) was changed from 1.5 nm to 1.0 nm, the thickness of the first layer (1) was kept at 0.8 nm, and the thickness of the well layer was increased from 1.5 nm to 2.0 nm, the wavelength significantly increased from 630 nm to 680 nm, and the light quantity decreased by about 50%. Under these conditions, the growth temperature was changed to a higher side so that the emission wavelength could be 630 nm, and the light quantity increased by 20% compared to the semiconductor light-emitting device shown in Fig. 17(b).
초격자 영역(31) 및 반도체 발광구조(42)를 구성하는 각각의 층에 도펀트를 추가하거나, Al, In, Ga을 추가하거나, 반복 과정에서 조성 및 성장 조건을 약간씩 변경하거나 하는 등의 변화를 줄 수 있음은 물론이다.Of course, it is possible to make changes, such as adding a dopant to each layer constituting the superlattice region (31) and the semiconductor light-emitting structure (42), adding Al, In, or Ga, or slightly changing the composition and growth conditions during the repeat process.
도 18은 본 개시에 따른 반도체 발광구조의 또 다른 예를 나타내는 도면으로서, 도 2에 제시된 반도체 발광구조와 달리 복수의 초격자 영역(33,34,35)을 가진다는 점에서 차이를 가지며, 제시된 예에서는 초격자 구조의 활성 영역(42)을 사용한다. 초격자 영역(33)과 초격자 영역(34) 사이에는 측방 성장 강화층(36; Lateral Enhancement Layer)이 구비되어 있으며, 초격자 영역(34)과 초격자 영역(35) 사이에는 측방 성장 강화층(37)이 구비되어 있다.FIG. 18 is a drawing showing another example of a semiconductor light-emitting structure according to the present disclosure, which is different from the semiconductor light-emitting structure shown in FIG. 2 in that it has a plurality of superlattice regions (33, 34, 35), and in the shown example, an active region (42) of a superlattice structure is used. A lateral growth enhancement layer (36) is provided between the superlattice region (33) and the superlattice region (34), and a lateral growth enhancement layer (37) is provided between the superlattice region (34) and the superlattice region (35).
초격자 영역(33,34,35)은 AlGaN-InGaN-GaN의 순차적 반복적층, GaN-InGaN-AlGaN의 순차적 반복적층, GaN-AlGaN-InGaN-AlGaN의 순차적 반복적층 또는 AlGaN-InGaN의 순차적 반복적층 등으로 이루어질 수 있으며, 초격자 영역(33,34,35) 내에 AlGaN-InGaN의 인터페이스가 존재하는 것으로 충분하고, AlGaN-InGaN의 인터페이스를 형성해서 확산(diffusion)에 의하든, 의도적으로든 AlInGaN이 존재하도록 한다. 기존 3족 질화물 반도체 발광소자에 있어서, 초격자 영역은 주로 n측 컨택 영역(30; 예: GaN)과 InGaN을 포함하는 활성 영역 간의 에너지 밴드갭 차이를 줄이기 위해 사용되나, 본 개시에 있어서 초격자 영역(33,34,35)은 이러한 기능과 함께, 활성 영역(42)에 In이 많이 들어가게 하기 위해 사용된다. 즉, GaN과 InGaN은 격자상수의 차가 커서 활성 영역에 In이 잘 안들어가는데, 초격자 영역(33,34,35)을 통해 In의 함량을 늘려감으로써 활영 영역(42)에 좀 더 In을 효율적으로 많이 넣을 수 있게 된다. 참고로, 초격자 영역(33)에 In이 투입됨으로써, 초격자 영역(34)은 초격자 영역(33)과 동일한 성장 조건을 사용하더라도 In이 더 많이 투입될 수 있게 되며, 초격자 영역(35)의 경우에도 마찬가지다.The superlattice region (33, 34, 35) can be formed of a sequential repeating stack of AlGaN-InGaN-GaN, a sequential repeating stack of GaN-InGaN-AlGaN, a sequential repeating stack of GaN-AlGaN-InGaN-AlGaN, or a sequential repeating stack of AlGaN-InGaN, and it is sufficient for an AlGaN-InGaN interface to exist within the superlattice region (33, 34, 35), and the AlInGaN is formed by diffusion or intentionally. In conventional III-nitride semiconductor light-emitting devices, the superlattice region is mainly used to reduce the energy band gap difference between the n-side contact region (30; e.g., GaN) and the active region including InGaN. However, in the present disclosure, the superlattice region (33, 34, 35) is used in addition to this function to allow a lot of In to enter the active region (42). That is, since GaN and InGaN have a large difference in lattice constants, In does not enter the active region well. However, by increasing the In content through the superlattice region (33, 34, 35), In can be more efficiently entered into the active region (42). For reference, by introducing In into the superlattice region (33), the superlattice region (34) can introduce more In even when the same growth conditions as the superlattice region (33) are used, and the same applies to the superlattice region (35).
이렇게 형성된 초격자 영역(33,34,35)은 AlGaN-InGaN 인터페이스로 인해, 평평하게 표면이 형성되는 것이 아니라, 도 19 내지 도 21에 도시된 바와 같이 표면(S)이 거칠게 형성된다. 초격자 영역(33)의 거친 표면(S)의 계속적 축적은 소자의 결정결함을 증가시킬 수 있으므로, 측방 성장 강화층(36)을 도입하여 평탄화 작업을 거치게 하며, 재차 초격자 영역(34)을 도입하여 활성 영역(42)의 In의 주입을 용이하게 하는 한편, 또 다시 측방 성장 강화층(37)을 도입하여 결정 결함을 해소한다. 초격자 영역(33,34,35)은 하나 이상이면 되고, 그 상한에 제한이 있는 것은 아니다. 그러나 도 21에 도시된 바와 같이, 활성 영역(42)과 그에 최근접한 초격자 영역(35) 사이에는 측방 성장 강화층을 도입하지 않는 것이 더 바람직하다. 거친 표면(S)은 세미 폴라면(semi-polar facet)으로 이루어지는데, 예를 들어 성장 기판(10)이 C면 사파이어 기판인 경우에 그 위에 성장되는 평평한 3족 질화물 반도체는 c축을 따라 성장되는 폴라면을 가지지만, 거친 표면(S)을 구성하는 입체적인 면은 세미 폴라면을 구성하게 되는 것이다. 폴라면의 경우에 In의 주입이 용이한 반면 피에조 상수가 큰 단점(피에조 상수가 큰 경우, 전류밀도가 증가함에 따라 단파장 쪽으로 파장이 대폭 이동할 수 있음)을 가지고, non-폴라면의 경우에 피에조 상수가 0이지만 In의 주입이 어려운 단점을 가진다. 본 개시에서는 거친 표면(S) 즉, 세미 폴라면에 활성 영역(42)을 성장시킴으로써, In의 주입을 용이하는 하게 한편 적절한 피에조 상수를 가질 수 있게 한다. 도 21에 도시된 바와 같이, 활성 영역(42)의 마지막 장벽층 즉, 라스트 베리어(44)는 성장 조건을 조절하여 평탄하게 성장시켜도 좋고, 거친 표면(S)을 따르는 형태를 가지도록 성장시키는 것도 가능하다.The superlattice regions (33, 34, 35) formed in this way are not formed with a flat surface due to the AlGaN-InGaN interface, but are formed with a rough surface (S) as illustrated in FIGS. 19 to 21. Since the continuous accumulation of the rough surface (S) of the superlattice region (33) can increase the crystal defects of the device, a lateral growth enhancement layer (36) is introduced to perform a planarization operation, and a superlattice region (34) is introduced again to facilitate the injection of In into the active region (42), while a lateral growth enhancement layer (37) is introduced again to eliminate the crystal defects. The number of superlattice regions (33, 34, 35) may be one or more, and there is no restriction on the upper limit. However, as illustrated in FIG. 21, it is more preferable not to introduce a lateral growth enhancement layer between the active region (42) and the superlattice region (35) closest thereto. The rough surface (S) is formed by a semi-polar facet. For example, when the growth substrate (10) is a C-plane sapphire substrate, a flat III-nitride semiconductor grown thereon has a polar facet that grows along the c-axis, but the three-dimensional facet forming the rough surface (S) forms a semi-polar facet. In the case of a polar facet, although it is easy to inject In, it has a disadvantage of a large piezoelectric constant (when the piezoelectric constant is large, the wavelength can shift significantly toward a short wavelength as the current density increases), and in the case of a non-polar facet, although the piezoelectric constant is 0, it has a disadvantage of being difficult to inject In. In the present disclosure, by growing an active region (42) on the rough surface (S), i.e., the semi-polar facet, it is possible to easily inject In and have an appropriate piezoelectric constant. As shown in Fig. 21, the last barrier layer of the active region (42), i.e., the last barrier (44), can be grown flatly by controlling the growth conditions, or it can be grown to have a shape that follows the rough surface (S).
표 8에 도 18에 제시된 반도체 발광구조의 성장 조건의 일 예를 나타내었다. Table 8 shows an example of the growth conditions of the semiconductor light-emitting structure presented in Fig. 18.
GaN(라스트 베리어(44))
InxGa1-xN(라스트 베리어(44))Al y Ga 1-y N (Last Barrier (44))
GaN (Last Barrier (44))
In x Ga 1-x N(Last Barrier (44))
760
760760
760
760
x=0.05y=0.05
x=0.05
6
66
6
6
측방 성장 강화층(36,37)의 두께는 거친 표면(S)을 덮을 수 있는 정도로 성장되는 것으로 족하고), 그 상한에 제한은 없으나, 너무 두꺼워지면(예: 500nm) 두꺼운 GaN 층이 활성 영역(42) 이전에 위치하게 되어 초격자 영역(33,34)의 기능이 대폭 감소될 염려가 있다.The thickness of the lateral growth enhancement layer (36, 37) is sufficient to be grown to a level that can cover the rough surface (S), and there is no upper limit thereto. However, if it becomes too thick (e.g., 500 nm), there is a concern that the function of the superlattice region (33, 34) will be significantly reduced as the thick GaN layer is positioned before the active region (42).
여기서, 사용된 In, Al, Ga의 조성은 앞선 예들과 달리, 성장이 완료된 이후에 고체 상태에서의 예측 값을 사용하였다. 참고로, 같은 InxGa1-xN(x=0.1)이더라도 성장이 진행될수록 실제 인듐 함량은 높아질 수 있으며, InGaN의 두께를 크게 할수록 성장이 진행될수록 In은 더 많이 들어갈 수 있다는 점을 감안해야 한다.Here, the composition of In, Al, and Ga used was the predicted value in the solid state after the growth was completed, unlike the previous examples. For reference, even with the same In x Ga 1-x N (x = 0.1), the actual indium content may increase as the growth progresses, and it should be noted that the thicker the InGaN, the more In can be incorporated as the growth progresses.
라스트 베리어(44)는 AlyGa1-yN(44; y=0.05), GaN(44), InxGa1-xN(44; x=0.05) 각각을 해보았고, AlyGa1-yN(44; y=0.05)일 때 가장 좋은 광출력을 보였다. 또한 일반적인 LED 소자에서 라스트 베리어(44)에 Al이 추가되면 단파장 천이를 보이고, In이 추가되면 장파장 천이를 보이는데, 본 예에 제시된 소자에서는 Al이 추가되면 장파장 천이를 보이고, In이 추가되면 단파장 천이를 보였다. Al의 함량과 In의 함량을 조절함으로써, 원하는 적색광 파장을 얻을 수 있음을 알 수 있으며, 기존의 이해와는 반대 거동을 이용하였고, 이는 strain 효과로 추정된다. 표 8에 제시된 활성 영역(42)에서 3주기의 마지막 In0.05Ga0.95N(0.4nm)-Al0.1Ga0.9N(0.8nm)-In0.05Ga0.95N(0.4nm)을 생략하고, Al0.05Ga0.95N(라스트 베리어(44)); 6nm), GaN(라스트 베리어(44); 6nm) 또는 InxGa1-xN(라스트 베리어(44); 6nm)을 형성하는 것도 가능하며, 라스트 베리어(44)를 In0.05Ga0.95N(0.4nm)-Al0.1Ga0.9N(0.8nm)-In0.05Ga0.95N(0.4nm)-Al0.05Ga0.95N(6nm)로 구성할 때보다, Al0.05Ga0.95N(6nm)만으로 구성할 때 효과가 좋았고, In0.05Ga0.95N(0.4nm)-Al0.1Ga0.9N(0.8nm)-In0.05Ga0.95N(0.4nm)-In0.05Ga0.95N(6nm)로 구성할 때 In0.05Ga0.95N(6nm)만으로 구성할 때보다 효과가 좋았으며, Al0.05Ga0.95N(6nm)을 이용하는 측이 In0.05Ga0.95N(6nm) 및 GaN(6nm)을 이용할 때보다 효과가 좋았다(도 23 참조).The last barrier (44) was tested with Al y Ga 1-y N (44; y = 0.05), GaN (44), and In x Ga 1-x N (44; x = 0.05), respectively, and the best light output was shown when Al y Ga 1-y N (44; y = 0.05). Also, in a general LED device, when Al is added to the last barrier (44), a short wavelength transition is shown, and when In is added, a long wavelength transition is shown. In the device presented in this example, a long wavelength transition is shown when Al is added, and a short wavelength transition is shown when In is added. It can be seen that a desired red light wavelength can be obtained by controlling the content of Al and the content of In, and a behavior opposite to the conventional understanding was utilized, which is presumed to be due to the strain effect. In the active region (42) presented in Table 8, the last In 0.05 Ga 0.95 N (0.4 nm)-Al 0.1 Ga 0.9 N (0.8 nm)-In 0.05 Ga 0.95 N (0.4 nm) of the third period is omitted, and Al 0.05 Ga 0.95 N (last barrier (44)); It is also possible to form In 0.05 Ga 0.95 N (0.4 nm), GaN (last barrier (44); 6 nm), or In x Ga 1-x N (last barrier (44); 6 nm), and the effect was better when the last barrier (44) was composed of only Al 0.05 Ga 0.95 N (6 nm) than when it was composed of In 0.05 Ga 0.95 N (0.4 nm ) -Al 0.1 Ga 0.9 N (0.8 nm)-In 0.05 Ga 0.95 N (0.4 nm)-Al 0.05 Ga 0.95 N (6 nm), and when it was composed of In 0.05 Ga 0.95 N (0.4 nm)-Al 0.1 Ga 0.9 N (0.8 nm)-In 0.05 Ga 0.95 N (0.4 nm)-In 0.05 Ga 0.95 N (6 nm), In 0.05 Ga The effect was better than when composed of only 0.95 N (6 nm), and the side using Al 0.05 Ga 0.95 N (6 nm) was better than when using In 0.05 Ga 0.95 N (6 nm) and GaN (6 nm) (see Fig. 23).
활성 영역(42) 내에서 우물층에 해당하는 영역(제시된 예는 활성 영역(42)이 초격자 구조로 되어 미니 밴드를 형성하는 형태이지만, 편이상 양자우물 구조에서 사용하는 우물층(well layer), 장벽층(barrier layer)이라는 표현을 그대로 사용한다.)인 InxGa1-xN(활성 영역(42); x=0.35)의 두께(2.2nm)가 장벽층에 해당하는 영역 InxGa1-xN(활성 영역(42); x=0.05)-AlyGa1-yN(활성 영역(42); y=0.1)-InxGa1-xN(활성 영역(42); x=0.05)의 두께(1.6nm=0.4nm+0.8nm+0.4nm)보다 두껍다는 특징을 가진다. 활성 영역(42)에서 장벽층의 두께가 얇을수록, 우물층의 두께가 두꺼울수록 장파장으로 변한다는 점도 확인하였다(도 24 참조).The thickness (2.2 nm) of the In x Ga 1-x N (active region (42); x=0.35), which is the region corresponding to the well layer within the active region (42) (although the presented example is a form in which the active region (42) has a superlattice structure to form a mini -band, the expressions well layer and barrier layer used in the quantum well structure are used for convenience.) is thicker than the thickness (1.6 nm=0.4 nm+0.8 nm+0.4 nm) of the region In x Ga 1-x N (active region (42); x=0.05)-Al y Ga 1-y N (active region (42); y=0.1)-In x Ga 1-x N (active region (42); x=0.05) corresponding to the barrier layer. It was also confirmed that as the thickness of the barrier layer in the active region (42) becomes thinner and as the thickness of the well layer becomes thicker, the wavelength shifts to a longer wavelength (see FIG. 24).
또한, 제시된 바와 같이, 단일의 GaN 베리어를 사용하지 않고, InGaN-AlGaN-InGaN 형태의 장벽층을 사용함으로써, 효율의 증대를 보였다(도 25 참조).In addition, as presented, an increase in efficiency was shown by using a barrier layer of the form of InGaN-AlGaN-InGaN instead of using a single GaN barrier (see Fig. 25).
또한 라스트 베리어(44)의 성장 이후에, 전자 차단층(51)을 AlGaN 대신에 AlInGaN으로 성장하였더니, 장파장으로 이동하면서 효율이 10% 증대하는 효과를 보였다(도 26 참조).In addition, after the growth of the last barrier (44), the electron blocking layer (51) was grown with AlInGaN instead of AlGaN, and the efficiency was shown to increase by 10% as it moved to a long wavelength (see Fig. 26).
도 22는 본 개시에 따른 반도체 발광구조의 또 다른 예를 나타내는 도면으로서, 도 18에 제시된 반도체 발광소자와 달리 초격자 영역(33,34)이 스트레인 제어 영역(38,39; Strain Control Region)으로 대체되어 있다. 일반적으로 초격자 구조(Superlattice Structure)라 함은 서로 다른 밴드갭을 가진 두개 이상의 층이 교대로 성장되어진 것으로, 각각의 두께가 수 nm이며, 터널링이 일어나 미니밴드를 형성하는 구조를 말한다. FIG. 22 is a drawing showing another example of a semiconductor light-emitting structure according to the present disclosure, in which, unlike the semiconductor light-emitting device shown in FIG. 18, the superlattice regions (33, 34) are replaced with strain control regions (38, 39). In general, a superlattice structure refers to a structure in which two or more layers having different band gaps are alternately grown, each having a thickness of several nm, and in which tunneling occurs to form mini-bands.
표 9에 도 22에 제시된 반도체 발광구조의 성장 조건의 일 예를 나타내었다.Table 9 shows an example of the growth conditions of the semiconductor light-emitting structure presented in Fig. 22.
GaN(라스트 베리어(44))
InxGa1-xN(라스트 베리어(44))Al y Ga 1-y N (Last Barrier (44))
GaN (Last Barrier (44))
In x Ga 1-x N(Last Barrier (44))
760
760760
760
760
x=0.05y=0.05
x=0.05
6
66
6
6
적색광을 발광하기 위해, 활성 영역(42)에 상대적으로 높은 In 함량이 요구되는데, 초격자 영역만으로는 n측 반도체 영역(30)과 활성 영역(42) 간의 급격한 격자상수 차로 인한 결정 결함을 극복하기가 쉽지 않은 경우에, 하나 이상의 스트레인 제어 영역(38,39)을 도입함으로써, 이러한 문제점을 해소할 수 있게 된다.In order to emit red light, a relatively high In content is required in the active region (42). However, in cases where it is not easy to overcome crystal defects caused by a sharp lattice constant difference between the n-side semiconductor region (30) and the active region (42) with only the superlattice region, this problem can be solved by introducing one or more strain control regions (38, 39).
스트레인 제어 영역(38,39)은 수소 분위기에서 성장하였으며, 초격자 영역(35) 및 그 이후의 영역은 질소 분위기에서 성장하였다. 수소 분위기에 성장시킴으로써 스트레인 제어 영역(38,39)의 성장 속도를 향상시킬 수 있게 된다.The strain control region (38, 39) was grown in a hydrogen atmosphere, and the superlattice region (35) and subsequent regions were grown in a nitrogen atmosphere. By growing in a hydrogen atmosphere, the growth rate of the strain control region (38, 39) can be improved.
스트레인의 제어 영역(38,39)에서, InxGa1-xN의 두께는 수십 nm(예: 30nm)가 되도록 하였으며, 조성 x는 0<x<0.3로 둘 수 있고, GaN층은 두께를 10nm~200nm로 둘 수 있으며, AlyGa1-yN층은 y는 0.01<y<0.9, 두께는 1~20nm로 둘 수 있다. InxGa1-xN과 GaN의 성장온도차(delta T)는 최소 20도 이상 차이가 나는 것이 바람직하다. GaN의 성장 온도는 InxGa1-xN의 성장 온도보다 높게 하였다.In the strain control region (38,39), the thickness of In x Ga 1-x N is set to several tens nm (e.g., 30 nm), the composition x can be set to 0<x<0.3, the GaN layer can have a thickness of 10 nm to 200 nm, and the y of the Al y Ga 1-y N layer can be set to 0.01<y<0.9 and the thickness can be 1 to 20 nm. It is desirable that the growth temperature difference (delta T) between In x Ga 1-x N and GaN be at least 20 degrees. The growth temperature of GaN is set to be higher than that of In x Ga 1-x N.
표 8에 제시된 예와 비교할 때, 측방 성장 강화층(36)의 두께를 100nm에서 45nm로 감소시켰으며, 표 8에 제시된 예에 비해 거친 표면(S)의 정도가 덜한 경우 50nm 이하의 두께로 측방 성장 강화층(36)을 형성할 수 있다.Compared to the example presented in Table 8, the thickness of the lateral growth enhanced layer (36) was reduced from 100 nm to 45 nm, and when the degree of rough surface (S) is less than that of the example presented in Table 8, the lateral growth enhanced layer (36) can be formed with a thickness of 50 nm or less.
도 27은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 도 1, 도 2, 도 18 및 도 22에 제시된 예와 달리, 성장 기판(10)에 성장 방지막(21; 예: SiO2)이 구비되어 있으며, 반도체 발광부(A; 20,30,42,50)는 성장 방지막(21)에 형성된 개구(21)를 통해 노출된 성장 기판(10)으로부터 성장된다. 이러한 선택적 성장(Selective Expitaxy)에서는 개구(22)의 크기 즉, 패턴의 크기를 조절함으로써 반도체 발광부(A)의 성장 속도를 조절할 수 있다. 개구(22)의 크기를 작게 하면, 성장 속도가 빨라지고, 성장되는 반도체 발광부(A)의 두께는 두꺼워진다. 따라서 활성 영역(42)도 그 두께가 두꺼워져서 Quantum Confinement Effect를 가질 뿐만 아니라, 주입되는 In의 양도 늘어나서 더 장파장의 빛을 발광하게 된다. 활성 영역(42) 아래에 InGaN 층을 구비하는 경우에 이 층의 In 함량을 늘릴 수 있음은 물론이다. 반도체 발광부(A)의 예시로서 버퍼 영역(20), n측 컨택 영역(30), 활성 영역(42), p측 영역(50)을 제시하였지만, 앞서 설명한 다양한 구조가 적용될 수 있을 뿐만 아니라, 종래에 제시된 반도체 발광부 구조에도 적용될 수 있다.FIG. 27 is a drawing showing another example of a semiconductor light-emitting device according to the present disclosure. Unlike the examples presented in FIGS. 1, 2, 18, and 22, a growth-prevention film (21; for example, SiO 2 ) is provided on a growth substrate (10), and a semiconductor light-emitting portion (A; 20, 30, 42, 50) is grown from a growth substrate (10) exposed through an opening (21) formed in the growth-prevention film (21). In this selective growth (Selective Expitaxy), the growth speed of the semiconductor light-emitting portion (A) can be controlled by controlling the size of the opening (22), that is, the size of the pattern. If the size of the opening (22) is made smaller, the growth speed becomes faster, and the thickness of the semiconductor light-emitting portion (A) being grown becomes thicker. Accordingly, the active region (42) also becomes thicker, which not only has the Quantum Confinement Effect, but also increases the amount of In injected, thereby emitting longer-wavelength light. It goes without saying that when an InGaN layer is provided under the active region (42), the In content of this layer can be increased. As examples of the semiconductor light-emitting portion (A), a buffer region (20), an n-side contact region (30), an active region (42), and a p-side region (50) are presented, but various structures described above can be applied, and can also be applied to semiconductor light-emitting portion structures presented in the past.
도 28은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 도 27에 제시된 예와 달리, 버퍼 영역(20)이 성장 방지막(21) 아래에 구비되어 있다. 이러한 구조의 다양한 예가 이 출원인의 출원인 국제공개공보 제WO/2019/199144호에 제시되어 있다.FIG. 28 is a drawing showing another example of a semiconductor light-emitting device according to the present disclosure, in which, unlike the example shown in FIG. 27, a buffer region (20) is provided under a growth-prevention film (21). Various examples of such a structure are presented in the applicant's International Publication No. WO/2019/199144.
도 29는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 도 28에 제시된 예와 달리, 성장 방지막(21)이 생략되고, 버퍼 영역(20)의 일부를 식각하여 식각된 영역(E)에서는 성장이 일어나지 않도록 함으로써 식각된 영역(E)이 성장 방지막(21)을 대체하여 반도체 발광부(A)가 선택 성장되도록 한 예가 제시되어 있다. 이때 식각되고 남은 버퍼 영역(20)의 상면 크기 또는 식각된 영역(E)의 크기를 조절함으로써, 활성 영역(42)의 발광파장을 조절하는 것이 가능하다. 도 28에 제시된 성장 방지막(21)과 식각된 영역(E)을 통칭하여 성장 방지영역(21,E)이라 칭하며, 본 개시에서 성장 방지막(21)이 적용될 수 있다면, 식각된 영역(E)으로 대체될 수 있다. 버퍼 영역(20) 위에 n측 접촉 영역(30)을 성장하고, 이들을 식각하여 식각된 영역(E)을 만들 수 있음은 물론이다.FIG. 29 is a drawing showing another example of a semiconductor light-emitting device according to the present disclosure, and unlike the example presented in FIG. 28, an example is presented in which a growth-prevention film (21) is omitted, a part of a buffer region (20) is etched so that no growth occurs in the etched region (E), so that the etched region (E) replaces the growth-prevention film (21) and allows selective growth of a semiconductor light-emitting portion (A). At this time, it is possible to control the emission wavelength of the active region (42) by controlling the size of the upper surface of the etched remaining buffer region (20) or the size of the etched region (E). The growth-prevention film (21) and the etched region (E) presented in FIG. 28 are collectively referred to as growth-prevention regions (21, E), and if the growth-prevention film (21) can be applied in the present disclosure, it can be replaced with the etched region (E). It goes without saying that an n-side contact region (30) can be grown on top of a buffer region (20) and etched to create an etched region (E).
도 30은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 도 28에 제시된 예와 달리, 버퍼 영역(20)과 n측 컨택 영역(30)이 성장 방지막(21) 아래에 구비되어 있다. FIG. 30 is a drawing showing another example of a semiconductor light-emitting device according to the present disclosure, in which, unlike the example shown in FIG. 28, a buffer region (20) and an n-side contact region (30) are provided under a growth prevention film (21).
도 31은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 도 28에 제시된 예와 달리, 성장 방지막(21)에 각각 크기를 달리하는 개구(22,23,24)를 구비한다. 각각의 개구(22,23,24)에서 성장되는 반도체 발광부(A,B,C)는 하나의 성장 조건에서 성장되지만 그 두께와 활성 영역(42)의 In 함량을 달리하며, 따라서 다른 파장의 빛을 발광하게 된다. 예를 들어, 크기가 가장 작은 개구(22)에서 성장된 반도체 발광부(A)가 가장 장파장의 빛(예: 적색)을 발광하고, 크기가 가장 큰 개구(24)에서 성장된 반도체 발광부(C)가 가장 단파장의 빛(예: 청색)을 발광하며, 크기가 중간인 개구(23)에서 성장된 반도체 발광부(B)가 중간 파장의 빛(예: 녹색)을 발광하게 설계할 수 있다. 도 28에 제시된 형태가 이용될 수 있음은 물론이다.FIG. 31 is a drawing showing another example of a semiconductor light-emitting device according to the present disclosure, and unlike the example presented in FIG. 28, the growth-prevention film (21) is provided with openings (22, 23, 24) each having a different size. The semiconductor light-emitting portions (A, B, C) grown in each of the openings (22, 23, 24) are grown under one growth condition but have different thicknesses and In contents of the active region (42), and thus emit light of different wavelengths. For example, the semiconductor light-emitting portion (A) grown in the smallest opening (22) can be designed to emit light of the longest wavelength (e.g., red), the semiconductor light-emitting portion (C) grown in the largest opening (24) can emit light of the shortest wavelength (e.g., blue), and the semiconductor light-emitting portion (B) grown in the middle-sized opening (23) can be designed to emit light of the middle wavelength (e.g., green). It goes without saying that the form presented in FIG. 28 can be used.
도 32는 도 31에 제시된 개구 패턴의 일 예를 나타내는 도면으로서, 크기가 가장 작은 개구(22)를 동일 면적에 많이 배치(예: 6개)하고, 크기가 가장 큰 개구(24)를 동일 면적에 가장 적게 배치(예: 1개)하며, 크기가 중간인 개구(23)를 동일 면적에 중간 수로 배치(예: 4개)하여, 그 위에 형성되는 반도체 발광부(A,B,C)의 광량을 조절할 수 있게 된다.FIG. 32 is a drawing showing an example of the aperture pattern presented in FIG. 31, in which the smallest apertures (22) are arranged in the same area in large numbers (e.g., 6), the largest apertures (24) are arranged in the same area in the smallest numbers (e.g., 1), and the middle-sized apertures (23) are arranged in the same area in an intermediate number (e.g., 4), so that the light amount of the semiconductor light-emitting portions (A, B, C) formed thereon can be controlled.
도 33은 본 개시에 따른 성장 방지막의 개구 배치의 또 다른 예를 나타내는 도면으로서, 왼쪽에는 성장 방지막(21)의 개구(22)가 좁은 간격으로 배치되어 있고, 오른쪽에는 성장 방지막(21)의 개구(22)가 넓은 간격으로 배치되어 있다. 개구(22)의 크기는 동일하다. 주어진 성장 조건에서, 개구(22)간 간격을 넓게 하면 각각의 개구(22)에 소스 공급이 더 충분해져 두껍게 그리고 In 함량이 충분하게 이루어질 수 있게 된다. 하나의 성장 방지막(21)에 개구(22)간 간격을 다양하게 적용하여 도 31에서 설명된 효과를 낼 수 있음은 물론이다. 개구(22)를 식각되고 남은 영역으로 대체하면(도 28 참조) 마찬가지 원리가 적용된다. 본 개시에서 성장 방지영역(22,E)의 크기와 간격 조절을 통칭하여 성장 방지영역(22,E)의 패턴 조절이라 한다.FIG. 33 is a drawing showing another example of the arrangement of the openings of the growth-barrier film according to the present disclosure, in which the openings (22) of the growth-barrier film (21) are arranged at narrow intervals on the left, and the openings (22) of the growth-barrier film (21) are arranged at wide intervals on the right. The sizes of the openings (22) are the same. Under given growth conditions, if the interval between the openings (22) is widened, the source supply to each opening (22) is more sufficient, so that the thickness and the In content can be sufficiently achieved. It goes without saying that the effect described in FIG. 31 can be achieved by applying various intervals between the openings (22) to one growth-barrier film (21). The same principle applies when the openings (22) are replaced with the etched remaining area (see FIG. 28). In the present disclosure, the adjustment of the size and interval of the growth-barrier region (22, E) is collectively referred to as the pattern adjustment of the growth-barrier region (22, E).
도 34 내지 도 36은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 일 예를 나타내는 도면으로서, 도 34에 도시된 바와 같이, n측 컨택 영역(30) 위에 성장 방지막(21)의 형성없이 반도체 발광부(C)의 활성 영역(42)과 p측 영역(50)을 성장한다. 다음으로, 도 35에 도시된 바와 같이, 반도체 발광부(C)의 활성 영역(42)과 p측 영역(50)의 일부를 식각을 통해 제거하고 n측 컨택 영역(30)을 노출한다. 마지막으로, 도 36에 도시된 바와 같이, 성장 방지막(21)을 형성한 다음, 개구(22)와 개구(23)를 형성한 다음, 하나의 성장 공정을 통해 반도체 발광부(A; 42,50)와 반도체 발광부(B; 42,50)를 형성한다. 이 성장 조건을 개구(22)에서 성장되는 반도체 발광부(A)의 활성 영역(42)이 적색을 발광하도록 맞추고, 개구(23)의 크기를 조절하여 반도체 발광부(B)가 녹색을 발광하도록 조절할 수 있다. 적색과 청색 간에는 파장의 차이가 크므로, 청색을 발광하는 반도체 발광부(C)는 선택 성장을 이용하는 것이 아니라, 미리 성장시킨 후 식각을 통해 형성할 수 있다. 또한 발광 색에 관계없이 반도체 발광부(C)의 크기를 조절할 수 있는 이점도 가진다. 반도체 발광부(A)의 활성 영역(42)과 p측 영역(50)을 먼저 성장하거나 반도체 발광부(B)의 활성 영역(42)과 p측 영역(50)을 먼저 성정할 수 있음은 물론이다.FIGS. 34 to 36 are drawings showing an example of a method for manufacturing a semiconductor light-emitting device according to the present disclosure. As shown in FIG. 34, an active region (42) and a p-side region (50) of a semiconductor light-emitting portion (C) are grown without forming a growth-prevention film (21) on an n-side contact region (30). Next, as shown in FIG. 35, a portion of the active region (42) and the p-side region (50) of the semiconductor light-emitting portion (C) is removed through etching, thereby exposing the n-side contact region (30). Finally, as shown in FIG. 36, a growth-prevention film (21) is formed, an opening (22) and an opening (23) are formed, and then a semiconductor light-emitting portion (A; 42, 50) and a semiconductor light-emitting portion (B; 42, 50) are formed through one growth process. This growth condition can be adjusted so that the active region (42) of the semiconductor light-emitting portion (A) grown in the opening (22) emits red light, and the size of the opening (23) can be adjusted so that the semiconductor light-emitting portion (B) emits green light. Since there is a large difference in wavelength between red and blue, the semiconductor light-emitting portion (C) emitting blue light can be formed by pre-growing and then etching, rather than using selective growth. In addition, it has the advantage of being able to control the size of the semiconductor light-emitting portion (C) regardless of the emission color. Of course, the active region (42) and the p-side region (50) of the semiconductor light-emitting portion (A) can be grown first, or the active region (42) and the p-side region (50) of the semiconductor light-emitting portion (B) can be grown first.
도 37 내지 도 40은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 도 37에 도시된 바와 같이, 도 35에 도시된 상태에서 성장 방지막(21)을 형성하고, n측 컨택 영역(30)에 반도체 발광부(A; 42,50)를 성장한다. 다음으로, 도 38에 도시된 바와 같이, 식각 마스크(25)를 형성하고, 도 39에 도시된 바와 같이, 소정의 크기로 반도체 발광부(A; 42,50)를 남기는 한편, 일부를 나노 와이어 구조(N)로 남겨둔다. 마지막으로, 도 40에 도시된 바와 같이, 나노 와이어 구조(N)에 클래딩 영역(26; 예: SiO2)을 형성하여 나노 와이어로 된 반도체 발광부(B; 42,50)를 형성한다. 예를 들어, 반도체 발광부(C)를 청색을 발광하도록 설계하고, 반도체 발광부(A)를 적색을 발광하도록 설계한 다음, 반도체 발광부(B)를 나노 와이어 구조로 형성함으로써, 서로 간섭하지 않는 독립된 2개의 성장 조건을 통해 3색 발광 monolithic LED를 구현할 수 있게 된다. 반도체 발광부(A,B,C)의 크기를 원하는 대로 조절할 수 있음은 물론이다. 도 27에 제시된 형태 및 도 28에 제시된 형태로 반도체 발광부(A,B,C)를 구현할 수 있지만, 제시된 예에서 n측 컨택 영역(30)을 공통 전극으로 사용하는 이점을 가진다(Size-Dependent Strain Relaxation and Optical Characteristics of InGaN/GaN Nanorod LEDs; IEEE JOURNAL OF SELECTED TOPICS IN QUANTUM ELECTRONICS, VOL. 15, NO. 4, JULY/AUGUST 2009).FIGS. 37 to 40 are diagrams showing still another example of a method for manufacturing a semiconductor light-emitting device according to the present disclosure. As shown in FIG. 37, a growth-prevention film (21) is formed in the state shown in FIG. 35, and a semiconductor light-emitting portion (A; 42, 50) is grown in an n-side contact region (30). Next, as shown in FIG. 38, an etching mask (25) is formed, and as shown in FIG. 39, a semiconductor light-emitting portion (A; 42, 50) is left with a predetermined size, while a part thereof is left as a nanowire structure (N). Finally, as shown in FIG. 40, a cladding region (26; e.g., SiO 2 ) is formed in the nanowire structure (N) to form a semiconductor light-emitting portion (B; 42, 50) made of a nanowire. For example, by designing the semiconductor light-emitting portion (C) to emit blue light, designing the semiconductor light-emitting portion (A) to emit red light, and then forming the semiconductor light-emitting portion (B) with a nanowire structure, a three-color light-emitting monolithic LED can be implemented through two independent growth conditions that do not interfere with each other. Of course, the sizes of the semiconductor light-emitting portions (A, B, C) can be controlled as desired. The semiconductor light-emitting portions (A, B, C) can be implemented in the shapes presented in FIG. 27 and FIG. 28, but the presented example has the advantage of using the n-side contact region (30) as a common electrode (Size-Dependent Strain Relaxation and Optical Characteristics of InGaN/GaN Nanorod LEDs; IEEE JOURNAL OF SELECTED TOPICS IN QUANTUM ELECTRONICS, VOL. 15, NO. 4, JULY/AUGUST 2009).
도 41은 도 27 내지 도 33에 제시된 방법에 따른 실험 결과의 일 예를 나타내는 도면으로서, 좌측에 제시된 반도체 발광부(A)는 적색(예: 610nm)을 발광하며, 우측에 제시된 반도체 발광부(B)는 녹색(예: 550nm)을 발광하고, 중간에 제시된 반도체 발광부(D)는 주황색 내지 황색(예: 580nm)을 발광한다. 실험에는 한변의 길이가 각각 14㎛, 23㎛, 40㎛인 정육각형 개구가 사용되었고(도 32 참조), 개구간 간격은 10㎛가 적용되었다. 개구의 크기가 작아짐에 따라 발광피크 파장이 길어짐을 알 수 있다. 전술한 바와 같이, 개구가 작을수록 성장 속도가 빨라져서 초격자 영역(SL) 및 활성 영역(42)의 두께가 두꺼워지고, In의 주입량 또한 늘어나게 되어 상대적으로 더 긴 파장의 빛을 발광하는 것으로 판단된다. 표 9에 제시된 활성 영역(42)의 성장 조건과 비교할 때, 크기 14㎛, 간격 10㎛의 개구를 이용하여 선택 성장하는 경우에, In/(In+GaN)의 공급량을 60%로 하고, 우물층과 장벽층의 두께가 50% 정도 성장되도록 하는 조건을 이용하여 도 41에 제시된 적색 발광 3족 질화물 반도체 발광소자를 만들 수 있게 되며, 본 개시는 하나의 웨이퍼에 다양한 색을 선택 성장을 통해 구현하는 것뿐만 아니라, 선택 성장을 이용함으로써 선택 성장을 이용하지 않는 경우에 비해 적은 양의 In을 공급하여 적색 발광 3족 질화물 반도체 발광소자를 구현하는 것으로 확장될 수 있다.FIG. 41 is a drawing showing an example of the experimental results according to the methods presented in FIGS. 27 to 33, wherein the semiconductor light-emitting part (A) presented on the left emits red (e.g., 610 nm), the semiconductor light-emitting part (B) presented on the right emits green (e.g., 550 nm), and the semiconductor light-emitting part (D) presented in the middle emits orange to yellow (e.g., 580 nm). In the experiment, hexagonal apertures having side lengths of 14 μm, 23 μm, and 40 μm, respectively, were used (see FIG. 32), and a spacing between the apertures was applied of 10 μm. It can be seen that the emission peak wavelength becomes longer as the aperture size decreases. As described above, it is judged that the smaller the aperture, the faster the growth speed, so that the thickness of the superlattice region (SL) and the active region (42) becomes thicker, and the amount of In injected also increases, so that light with a relatively longer wavelength is emitted. When compared with the growth conditions of the active region (42) presented in Table 9, in the case of selective growth using an opening having a size of 14 μm and a spacing of 10 μm, a red-emitting III-nitride semiconductor light-emitting device presented in FIG. 41 can be manufactured using conditions such that the supply amount of In/(In+GaN) is 60% and the thickness of the well layer and the barrier layer are grown to about 50%, and the present disclosure can be expanded to not only implementing various colors through selective growth on a single wafer, but also implementing a red-emitting III-nitride semiconductor light-emitting device by supplying a smaller amount of In than in the case where selective growth is not used by utilizing selective growth.
도 42는 도 27 내지 도 33에 제시된 방법에 따른 실험 결과의 또 다른 예를 나타내는 도면으로서, 좌측에 제시된 반도체 발광부(A)는 적색(예: 610nm)을 발광하며, 중간에 제시된 반도체 발광부(E)는 반도체 발광부(A)의 폭(즉, 개구의 크기; 14㎛)보다 작은 폭(예: 6㎛)을 가지지만 청색(예: 450nm)을 발광하고, 우측에 제시된 반도체 발광부(F)는 도 41의 반도체 발광부(D)와 동일한 폭(23㎛)을 가지지만 주황색 내지 황색이 아니라 백색을 발광한다. 반도체 발광부(E)가 더 긴 파장이 아니라 더 짧은 파장의 빛을 발광하는 것은 앞선 실험의 결과에 대한 해석과 일치하지 않는데, 이는 C면 사파이어로 된 성장 기판(10; 도 27 내지 도 31 참조)에 성장되는 반도체 발광부(A), 반도체 발광부(B), 반도체 발광부(D)에서 각각의 활성 영역(42)이 상면(T) 즉, (0001)면에서 성장되는 반면에, 반도체 발광부(E)는 개구가 작아서 상면(T)이 아니라 측면(L) 즉, (11-22)면에서 활성 영역(42L)이 형성되기 때문으로 판단된다. (11-22)면의 경우에 (0001)면에 비해 성장 속도가 1/2~1/7 정도로 느리며, In 주입도 상대적으로 잘 안되므로 청색을 발광하는 것으로 추정된다. 반도체 발광부(F)의 경우에, 반도체 발광부(D)와 폭(예: 23㎛)을 동일하게 두었지만, 개구간 간격(도 33 참조)을 10㎛이 아니라 30㎛로 두었으며, 간격이 증가함에 따라 MOCVD 장비 내에 균일하게 성장 가스가 공급된다는 것을 가정할 때, 간격이 넓은 반도체 발광부(F) 주변의 성장 가스가 많아서 성장 속도가 빨라지게 되고, 따라서 반도체 발광부(D)에 비해 키가 큰 형태로 성장되면서 상면(T)과 측면(L) 각각에 활성 영역(42T)과 활성 영역(42L)이 형성되고, 상면(T)의 활성 영역(42T)에서는 주황색 내지 황색이 발광되고, 측면(L)의 활성 영역(42L)에서는 청색이 발광되며, 주황색 내지 황색과 청색은 보색 관계이므로 백색을 띄게 된다.FIG. 42 is a drawing showing another example of the experimental results according to the methods presented in FIGS. 27 to 33, wherein the semiconductor light-emitting portion (A) presented on the left emits red light (e.g., 610 nm), the semiconductor light-emitting portion (E) presented in the middle has a width (e.g., 6 μm) smaller than the width of the semiconductor light-emitting portion (A) (i.e., the size of the opening; 14 μm) but emits blue light (e.g., 450 nm), and the semiconductor light-emitting portion (F) presented on the right has the same width (23 μm) as the semiconductor light-emitting portion (D) of FIG. 41 but emits white light rather than orange or yellow. The fact that the semiconductor light-emitting portion (E) emits light with a shorter wavelength rather than a longer wavelength does not match the interpretation of the results of the previous experiment. This is because, whereas each active region (42) of the semiconductor light-emitting portion (A), the semiconductor light-emitting portion (B), and the semiconductor light-emitting portion (D) grown on the growth substrate (10; see FIGS. 27 to 31) made of C-plane sapphire is grown on the top surface (T), i.e., the (0001) plane, the semiconductor light-emitting portion (E) has a small opening, so the active region (42L) is formed on the side surface (L), i.e., the (11-22) plane, not the top surface (T). In the case of the (11-22) plane, the growth speed is slower by about 1/2 to 1/7 compared to the (0001) plane, and In injection is also relatively poor, so it is presumed that blue light is emitted. In the case of the semiconductor light-emitting portion (F), the width (e.g., 23 μm) is set to be the same as that of the semiconductor light-emitting portion (D), but the gap between the apertures (see FIG. 33) is set to 30 μm instead of 10 μm, and assuming that the growth gas is supplied uniformly within the MOCVD equipment as the gap increases, the growth gas around the semiconductor light-emitting portion (F) with a wide gap increases, thereby accelerating the growth rate, and thus growing in a taller form than the semiconductor light-emitting portion (D), an active region (42T) and an active region (42L) are formed on the top surface (T) and the side surface (L), respectively, and orange to yellow light is emitted from the active region (42T) of the top surface (T), and blue light is emitted from the active region (42L) of the side surface (L). Since orange to yellow and blue are complementary colors, the color becomes white.
도 43은 도 41 및 도 42에 제시된 실험 결과를 정리한 그래프로서, 전체적으로 개구(22,23,24; 도 32 참조)의 크기가 작아짐에 따라 발광피크 파장이 장파장으로 이동하지만, 주어진 성장 조건 하에서 개구가 반도체 발광부(A,E,F; 도 42 참조)의 측면(L; 예: (11-22)면)에 활성 영역(42L)이 형성되는 크기 이하를 가지게 되면 측면(L)에 활성 영역(42L)이 형성되고, 활성 영역(42L)은 상면(T)에 형성되는 활성 영역(42T)에서 발광되는 빛보다 상대적으로 짧은 파장의 빛을 발광한다는 것을 보여준다. 또한, 상면(T) 및 측면(L) 각각에 활성 영역(42T)과 활성 영역(42L)을 성장시키고, 이들 각각이 보색 관계에 있는 빛을 발광하도록 성장 조건과 성장 방지영역(22,E)의 패턴을 조절하면 하나의 반도체 발광부(F)가 백색을 발광할 수 있다는 것을 보여준다.FIG. 43 is a graph summarizing the experimental results presented in FIGS. 41 and 42, and shows that as the size of the apertures (22, 23, 24; see FIG. 32) decreases overall, the emission peak wavelength shifts to a longer wavelength, but when the apertures have a size smaller than or equal to that an active region (42L) is formed on the side surface (L; for example, (11-22) plane) of a semiconductor light-emitting portion (A, E, F; see FIG. 42) under given growth conditions, an active region (42L) is formed on the side surface (L), and the active region (42L) emits light with a relatively shorter wavelength than light emitted from an active region (42T) formed on the upper surface (T). In addition, it is shown that by growing an active region (42T) and an active region (42L) on each of the upper surface (T) and the side surface (L), and controlling the growth conditions and the pattern of the growth-prevention region (22, E) so that each of them emits light with complementary colors, a single semiconductor light-emitting portion (F) can emit white light.
도 44는 본 개시에 따른 광 여기(PL) 실험 결과의 일 예를 나타내는 도면으로서, 왼쪽부터 325nm 파장의 여기 광으로 u-GaN 흡수 결과, 325nm 파장의 여기 광으로 p-GaN 흡수 결과, 405nm 파장의 여기 광으로 활성층 흡수 결과를 나타낸다. 모든 경우에서 매우 약하고 같은 deep level emission만 측정되고, u-GaN, p-GaN, 활성층에 선택적으로 빛을 흡수시킨 경우에도 매우 약한 동일한 발광 스펙트럼을 보였다. 바이어스 인가에 따른 피크 이동이 전혀 없었고(바이어스는 활성층에만 인가되므로, active 발광이 아님을 말함), 405nm 여기의 경우 역방향 바이어스 인가에 따른 약간의 세기 감소만 보였다(Active를 포함한 시료 전반에 동일한 deep level이 존재하고 있음).FIG. 44 is a diagram showing an example of the results of a photoexcitation (PL) experiment according to the present disclosure, showing, from the left, the u-GaN absorption result with excitation light of a wavelength of 325 nm, the p-GaN absorption result with excitation light of a wavelength of 325 nm, and the active layer absorption result with excitation light of a wavelength of 405 nm. In all cases, only very weak and identical deep level emission was measured, and even when light was selectively absorbed by the u-GaN, p-GaN, and the active layer, very weak and identical emission spectra were shown. There was no peak shift at all due to the bias applied (since the bias is applied only to the active layer, it means that it is not active emission), and in the case of 405 nm excitation, only a slight decrease in intensity was shown due to the reverse bias applied (the same deep level exists throughout the sample including the active).
도 45는 본 개시에 따른 전계 발광(EL) 실험 결과의 일 예를 나타내는 도면으로서, 전류 주입에 따른 EL은 PL과는 전혀 다른 보다 장파장에서 시작되고, EL에서는 PL세기 보다 수십 배 이상 큰 세기의 발광이 보다 장파장에서 관측되었으며, 저온 PL, high excitation PL에서도 EL에 해당하는 광발광은 관측되지 않았다. EL의 동작전압이 발광파장으로 얻어지는 최소 동작전압(hv/e) 보다도 작다. 이상의 결과는 PL 발광과 EL 발광이 공간적으로 서로 다른 분리된 영역에서 일어나고 있음을 나타낸다.Fig. 45 is a drawing showing an example of the results of an electroluminescence (EL) experiment according to the present disclosure, in which EL due to current injection starts at a longer wavelength that is completely different from PL, and in EL, luminescence with an intensity tens of times greater than the PL intensity is observed at a longer wavelength, and photoluminescence corresponding to EL is not observed even in low-temperature PL and high excitation PL. The operating voltage of EL is smaller than the minimum operating voltage (hv/e) obtained with the emission wavelength. The above results indicate that PL luminescence and EL luminescence occur in spatially different and separated regions.
도 46은 본 개시에 따른 레이저가 추가된 전계 발광(EL) 실험 결과의 일 예를 나타내는 도면으로서, EL이 켜진 상태에서 레이저를 추가로 조사시키면 EL의 세기가 극적으로 (3배이상) 커졌다. 레이저만 조사한 경우는 앞서 기술한대로 매우 약한 다른 PL이 관측되고, 순방향 전압을 인가하여 EL 관측시 여기 광을 더하면 EL세기가 비선형적으로 증가하고, 그 정도는 여기 광의 파장에 의존하였다. 이때 조사된 레이저는 405nm 파장의 레이저로 레이저의 에너지는 우물층의 에너지보다 크고 장벽층 혹은 p-GaN, n-GaN층의 에너지 보다 작다. 즉 레이저는 우물층에서만 선택적으로 흡수된다.FIG. 46 is a drawing showing an example of the results of an electroluminescence (EL) experiment with an added laser according to the present disclosure, whereby the intensity of the EL dramatically increases (more than three times) when the laser is additionally irradiated while the EL is turned on. In the case of irradiation with only the laser, a very weak different PL is observed as described above, and when excitation light is added during EL observation by applying a forward voltage, the EL intensity increases nonlinearly, and the degree depends on the wavelength of the excitation light. At this time, the irradiated laser has a wavelength of 405 nm, and the energy of the laser is greater than the energy of the well layer and less than the energy of the barrier layer or the p-GaN, n-GaN layer. In other words, the laser is selectively absorbed only in the well layer.
도 44 내지 도 46의 실험 결과를 정리하면, ① EL은 관측되나 PL은 관측되지 않는다. ② PL시 여기 레이저에 의한 흡수는 양자우물층에서 일어난다. Photocurrent 측정결과는 이를 실험적으로 확증한다. ③ PL에서 레이저 흡수는 양자우물층에서 일어나나 양자우물층의 발광은 관측되지 않는다. ④ 양자우물층에서는 비복사성 재결합 중심 밀도가 커서 광 발광 효율이 매우 낮다. ⑤ EL은 PL과 공간적으로 분리된 다른 영역에서 발생한다.The experimental results of Figs. 44 to 46 are summarized as follows: ① EL is observed, but PL is not observed. ② Absorption by the excitation laser in PL occurs in the quantum well layer. Photocurrent measurement results experimentally confirm this. ③ Laser absorption in PL occurs in the quantum well layer, but luminescence in the quantum well layer is not observed. ④ The density of nonradiative recombination centers in the quantum well layer is large, so the photoluminescence efficiency is very low. ⑤ EL occurs in a different region spatially separated from PL.
도 47에 이러한 정리와 부합하는 발광 메커니즘 즉, Tunneling Injection을 통한 발광을 도식적으로 나타내었다(논문: Tunnel Injection and Power Efficiency of InGaN/GaN Light-Emitting Diodes; ISSN 1063-7826, Semiconductors, 2013, Vol. 47, No. 1, pp. 127-134. ⓒPleiades Publishing, Ltd., 2013.). 전자는 tunneling에 의해 주입되어 AlGaN 장벽층에 있는 낮은 에너지 상태로 주입된다. EL에서 전자-정공 재결합은 비복사성 재결합 중심밀도가 높은 양자우물층을 회피하여 일어나며 장벽층은 비복사성 재결합 중심 밀도가 낮아서 높은 효율의 낮은 에너지 (장파장) 광 발광이 가능하고, 낮은 동작전압의 EL의 관측이 가능해졌다고 판단된다(도 48 참조). A light-emitting mechanism that conforms to this theory, that is, light emission via tunneling injection, is schematically illustrated in Fig. 47 (Paper: Tunnel Injection and Power Efficiency of InGaN/GaN Light-Emitting Diodes; ISSN 1063-7826, Semiconductors, 2013, Vol. 47, No. 1, pp. 127-134. ⓒPleiades Publishing, Ltd., 2013.). Electrons are injected by tunneling into low energy states in the AlGaN barrier layer. In EL, electron-hole recombination occurs by avoiding the quantum well layer with a high density of non-radiative recombination centers, and the barrier layer has a low density of non-radiative recombination centers, which enables high-efficiency, low-energy (long-wavelength) light emission and observation of EL with a low operating voltage (see Fig. 48).
기존 GaN-based LED와 달리 무엇이 본 개시에 따른 반도체 발광소자에서 Tunneling Injection을 통한 발광을 가능케 했는가를 살필 필요가 있는데, 도 21에 도시된 바와 같이, 활성 영역(42)과 그에 최근접한 초격자 영역(35) 사이에 측방 성장 강화층(36 또는 37)을 도입하지 않은 경우에는 이러한 발광이 이루어졌으며, 측방 성장 강화층(36 또는 37)을 도입한 경우에는 그러하지 않았다. 따라서 측방 성장 강화층(36 또는 37)을 구비하지 않은 경우에 활성 영역(42)이 세미 폴라면 상에서 성장되어 In의 주입이 증가될 수 있다는 해석을 별론으로 하고, 거친 표면(S)이 만들어낸 defects을 측방 성장 강화층(36 또는 37)을 통해 회복시키지 않고 활성 영역(42)을 성장시킴으로써 tunneling injection이 가능하게 되었다고 해석할 수 있을 것이다.Unlike the existing GaN-based LED, it is necessary to examine what makes light emission through tunneling injection possible in the semiconductor light-emitting device according to the present disclosure. As illustrated in FIG. 21, when the lateral growth enhancement layer (36 or 37) was not introduced between the active region (42) and the superlattice region (35) adjacent thereto, such light emission was achieved, but when the lateral growth enhancement layer (36 or 37) was introduced, this was not the case. Therefore, aside from the interpretation that the active region (42) can be grown on the semi-polar plane to increase the injection of In in the case where the lateral growth enhancement layer (36 or 37) is not provided, it can be interpreted that tunneling injection became possible by growing the active region (42) without restoring the defects created by the rough surface (S) through the lateral growth enhancement layer (36 or 37).
도 49에 도시된 바와 같이, Barrier 두께가 얇아짐에 따라 마지막 QW과 두번째 QW 사이의 coupling이 일어나면서 QW의 에너지 상태가 둘로 갈라지고, 바닥 상태의 에너지가 보다 낮아지는 것(파장이 길어지는 것)으로 볼 수 있으며(논문: Effect of electric fields on excitons in a coupled double-quantum-well structure; PHYSICAL REVIEW B VOLUME 36, NUMBER 8 15 SEPTEMBER 1987-I), 이러한 해석은 도 24에 제시된 실험 결과인, '활성 영역(42)에서 장벽층의 두께가 얇을수록, 우물층의 두께가 두꺼울수록 장파장으로 변한다는 점도 확인하였다'는 결과에도 부합한다. 따라서, 본 개시에 따른 실험 결과 및 해석에 의하면, 라스트 Barrier의 두께를 얇게 하고, 라스트 우물층의 두께를 두껍게 함으로써, 발광 파장을 장파장으로 제어할 수 있게 된다.As illustrated in Fig. 49, as the barrier thickness becomes thinner, coupling occurs between the last QW and the second QW, which causes the energy state of the QW to split in two and the energy of the ground state to become lower (the wavelength becomes longer) (Paper: Effect of electric fields on excitons in a coupled double-quantum-well structure; PHYSICAL REVIEW B VOLUME 36, NUMBER 8 15 SEPTEMBER 1987-I). This interpretation is also consistent with the experimental result presented in Fig. 24, which states that 'it was also confirmed that as the barrier layer in the active region (42) becomes thinner and as the well layer becomes thicker, the wavelength changes to a longer wavelength.' Therefore, according to the experimental results and interpretation according to the present disclosure, by making the last barrier thinner and the last well layer thicker, the emission wavelength can be controlled to a longer wavelength.
도 52는 본 개시에 따른 3족 질화물 반도체 발광구조 내지 발광소자의 또 다른 일 예를 나타내는 도면으로서, 발광소자는 제1 반도체 발광부(G), 제2 반도체 발광부(H) 및 제3 반도체 발광부(I)를 포함한다. 반도체 발광부(G,H,I) 각각은 다른 파장의 빛을 발광할 수 있으며, 예를 들어, 청색광-녹색광-적색광을 발광하거나 적색광-녹색광-청색광을 발광하도록 구성될 수 있다. 제1 반도체 발광부(G)는 제1 도전성을 가지는 제1 반도체 영역(30a), 빛을 생성하는 활성 영역(40a) 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체 영역(50a)을 포함하며, 제2 반도체 발광부(H)는 제1 도전성을 가지는 제1 반도체 영역(30b), 빛을 생성하는 활성 영역(40b) 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체 영역(50b)을 포함하고, 제3 반도체 발광부(I)는 제1 도전성을 가지는 제1 반도체 영역(30c), 빛을 생성하는 활성 영역(40c) 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체 영역(50c)을 포함한다. 제1 반도체 영역(30a,30b,30c)이 전술한 n측 컨택 영역(30)을 포함하도록 구성되고, 제2 반도체 영역(50a,50b,50c)이 전술한 p측 컨택 영역(52)을 포함하도록 구성될 수 있으며, 활성 영역(40a,40b,40c)은 발생시키는 파장에 대응하는 형태로 예를 들어, InGaN/(In)GaN 다중양자우물 구조로 구성될 수 있으며, 적색광을 발광하는 경우에 전술한 본 개시에 따른 활성 영역(42)이 적용될 수 있다. 제1 반도체 영역(30a,30b,30c)이 전술한 p측 컨택 영역(52)을 포함하도록 구성되고, 제2 반도체 영역(50a,50b,50c)이 전술한 n측 컨택 영역(30)을 포함하도록 구성될 수 있음은 물론이다. 바람직하게는 제1 반도체 발광부(G)와 제2 반도체 발광부(H) 사이에는 제1 절연층(65a)이 구비되고, 제2 반도체 발광부(H)와 제3 반도체 발광부(I) 사이에는 제2 절연층(65b)이 구비된다. 절연층(65a,65b)이 SiO2, SiNx와 같은 물질로 구성되는 경우에 제1 반도체 발광부(G)의 성장 이후에 성장을 중단하고 성장 장치(예: MOVCD 장비) 외부에서 제1 절연층(65a)을 형성하고, 다시 제2 반도체 발광부(H)를 성장해야 하는 문제점(제2 절연층(65b)도 마찬가지)이 있으므로, 절연층(65a,65b)을 반도체 발광부(G,H,I)와 동일한 방법으로 형성가능한 물질(예: AlN, Fe-doped GaN, C-doped GaN, Cr-doped GaN(transition metal Mn, Co, and Fe))로 구성하는 것이 가능하다, 이온 주입법(Ion mplantation)으로 형성하는 것도 가능하다. 성장 기판(10)과 제1 발광부(G) 사이, 제1 절연층(65a)과 제2 발광부(H) 사이 및 제2 절연층(65b)과 제3 발광부(I) 사이에 버퍼 영역(20; 도 2 참조)이 구비될 수 있음은 물론이다. 반도체 발광부(G,H,I)와 동일한 방법으로 형성가능한 물질(예: AlN, Fe-doped GaN, C-doped GaN, Cr-doped GaN(transition metal Mn, Co, and Fe))의 형성방법에 대해서는 논문(Electrical and Optical Properties of Carbon-Doped GaN Grown by MBE on MOCVD GaN Templates Using a CCl4 Dopant Source;Presented at 2002 MRS Spring meeting, April 2-5, 2002, San Francisco, CA, USA), 논문(Structural and optical properties of Cr-doped semi-insulating GaN epilayers; APPLIED PHYSICS LETTERS 93, 113507 2008), 논문(Mechanism leading to semi-insulating property of carbon-doped GaN: Analysis of donor acceptor ratio and method for its determination; J Appl Phys 130, 185702 (2021)), 논문(Semi-insulating C-doped GaN and high-mobility AlGaN/GaN heterostructures grown by ammonia molecular beam epitaxy; Appl. Phys. Lett. 75, 953 (1999)), 논문(Semi-insulating GaN by Fe-Doping in Hydride Vapor Phase Epitaxy Using a Solid Iron Source; Semi-insulating GaN by Fe-Doping in HVPE) 등에 잘 나와있다.FIG. 52 is a drawing showing another example of a III-nitride semiconductor light-emitting structure or light-emitting element according to the present disclosure, wherein the light-emitting element includes a first semiconductor light-emitting portion (G), a second semiconductor light-emitting portion (H), and a third semiconductor light-emitting portion (I). Each of the semiconductor light-emitting portions (G, H, I) can emit light of different wavelengths, and can be configured to emit, for example, blue light-green light-red light or red light-green light-blue light. The first semiconductor light-emitting portion (G) includes a first semiconductor region (30a) having a first conductivity, an active region (40a) generating light, and a second semiconductor region (50a) having a second conductivity different from the first conductivity, the second semiconductor light-emitting portion (H) includes a first semiconductor region (30b) having a first conductivity, an active region (40b) generating light, and a second semiconductor region (50b) having a second conductivity different from the first conductivity, and the third semiconductor light-emitting portion (I) includes a first semiconductor region (30c) having a first conductivity, an active region (40c) generating light, and a second semiconductor region (50c) having a second conductivity different from the first conductivity. The first semiconductor region (30a, 30b, 30c) may be configured to include the aforementioned n-side contact region (30), the second semiconductor region (50a, 50b, 50c) may be configured to include the aforementioned p-side contact region (52), and the active region (40a, 40b, 40c) may be configured in a form corresponding to the wavelength to be generated, for example, with an InGaN/(In)GaN multi-quantum well structure, and the active region (42) according to the present disclosure described above may be applied in the case of emitting red light. It goes without saying that the first semiconductor region (30a, 30b, 30c) may be configured to include the aforementioned p-side contact region (52), and the second semiconductor region (50a, 50b, 50c) may be configured to include the aforementioned n-side contact region (30). Preferably, a first insulating layer (65a) is provided between the first semiconductor light-emitting portion (G) and the second semiconductor light-emitting portion (H), and a second insulating layer (65b) is provided between the second semiconductor light-emitting portion (H) and the third semiconductor light-emitting portion (I). In the case where the insulating layers (65a, 65b) are composed of a material such as SiO 2 or SiN x , there is a problem in that after the growth of the first semiconductor light-emitting portion (G), the growth must be stopped and the first insulating layer (65a) must be formed outside the growth device (e.g., MOVCD device) and the second semiconductor light-emitting portion (H) must be grown again (same goes for the second insulating layer (65b)). Therefore, it is possible to form the insulating layers (65a, 65b) with a material that can be formed in the same way as the semiconductor light-emitting portions (G, H, I) (e.g., AlN, Fe-doped GaN, C-doped GaN, Cr-doped GaN (transition metal Mn, Co, and Fe)). It is also possible to form them by ion implantation. It goes without saying that a buffer region (20; see FIG. 2) may be provided between the growth substrate (10) and the first light-emitting portion (G), between the first insulating layer (65a) and the second light-emitting portion (H), and between the second insulating layer (65b) and the third light-emitting portion (I). The method for forming materials (e.g., AlN, Fe-doped GaN, C-doped GaN, Cr-doped GaN (transition metal Mn, Co, and Fe)) that can be formed in the same way as the semiconductor light-emitting part (G, H, I) is described in the paper (Electrical and Optical Properties of Carbon-Doped GaN Grown by MBE on MOCVD GaN Templates Using a CCl4 Dopant Source; Presented at 2002 MRS Spring meeting, April 2-5, 2002, San Francisco, CA, USA), the paper (Structural and optical properties of Cr-doped semi-insulating GaN epilayers; APPLIED PHYSICS LETTERS 93, 113507 2008), and the paper (Mechanism leading to semi-insulating property of carbon-doped GaN: Analysis of donor acceptor ratio and method for its determination; J Appl Phys 130, 185702 (2021)). It is well published in papers (Semi-insulating C-doped GaN and high-mobility AlGaN/GaN heterostructures grown by ammonia molecular beam epitaxy; Appl. Phys. Lett. 75, 953 (1999)) and papers (Semi-insulating GaN by Fe-Doping in Hydride Vapor Phase Epitaxy Using a Solid Iron Source; Semi-insulating GaN by Fe-Doping in HVPE).
도 53은 본 개시에 따른 3족 질화물 반도체 발광구조 내지 발광소자의 또 다른 일 예를 나타내는 도면으로서, 도 52에 제시된 구조에 더하여, 제2 반도체 영역(50a,50b,50c) 각각의 위에 제1 내부 전류 확산층(66a,67a; Internal Current Spreading Layer), 제2 내부 전류 확산층(66b,67b) 및 제3 내부 전류 확산층(66c,67c)이 구비되어 있다. 내부 전류 확산층(66a,67a,66b,67b,66c,67c)은 전류 확산 능력이 떨어지는 p형 도전성을 가지는 제2 반도체 영역(50a,50b,50c)의 전류 확산을 향상시키기 위해 도입된다. 제3 내부 전류 확산층(66c,67c) 위에는 제3 외부 전류 확산층(60c; 예: ITO와 같은 TCO(Transparent Conductive Oxide), Al, Au, Ag와 같은 반사성 금속 또는 반사성 금속을 포함하는 합금)이 더 구비되어 있다. 제3 외부 전류 확산층(60c)은 전술한 전류 확산 전극(60)에 대응하며, 제3 외부 전류 확산층(60c)과 제3 내부 전류 확산층(66c,67c) 중의 적어도 하나가 생략될 수 있음은 물론이고, 제1 반도체 발광부(G) 위에 제1 외부 전류 확산층(도시 생략)이 제2 반도체 발광부(H) 위에 제2 외부 전류 확산층(도시 생략)이 구비될 수 있음은 물론이다. 내부 전류 확산층(66a,67a,66b,67b,66c,67c)을 ITO와 같이 투광성 전도막(TCO)으로 형성하는 경우에 절연층(65a,65b)을 형성할 때와 마찬가지로 번잡함이 발생할 수 있으므로, 이들을 반도체 발광부(G,H,I)와 동일한 방법으로 형성가능한 물질로 구성하는 것이 바람직하며, 이러한 구성을 통해, 본 개시는 다양한 파장을 발광하는 3족 반도체 발광구조 내지 발광소자를 하나의 에피 성장과정으로 제조할 수 있게 된다. 에를 들어, 내부 전류 확산층(67a,67b,67c)는 제1 반도체 영역(30a,30b,30c)과 마찬가지로 n-GaN으로 이루어질 수 있으며, 내부 전류 확산층(66a,66b,66c)은 터널 정션 영역(Tunnel Junction Region; 예: n++GaN/P++GaN, 각각이 50nm 이하의 두께와 1020 이상의 도핑농도)으로 이루어질 수 있다. 이러한 의미에서, 내부 전류 확산층(67a,67b,67c)을 제2 반도체 영역(50a,50b,50c)의 전류 확산을 도모하는 전류 확산 강화 영역으로, 내부 전류 확산층(66a,66b,66c)을 내부 전류 확산층(67a,67b,67c)으로부터 제2 반도체 영역(50a,50b,50c)으로의 전류 공급을 가능케 하는 전류 공급 영역으로 칭할 수 있다.FIG. 53 is a drawing showing another example of a III-nitride semiconductor light-emitting structure or light-emitting element according to the present disclosure, wherein, in addition to the structure presented in FIG. 52, a first internal current spreading layer (66a, 67a), a second internal current spreading layer (66b, 67b), and a third internal current spreading layer (66c, 67c) are provided on each of the second semiconductor regions (50a, 50b, 50c). The internal current spreading layers (66a, 67a, 66b, 67b, 66c, 67c) are introduced to improve the current spreading of the second semiconductor regions (50a, 50b, 50c) having p-type conductivity with low current spreading capability. A third external current diffusion layer (60c; for example, a TCO (Transparent Conductive Oxide) such as ITO, a reflective metal such as Al, Au, Ag, or an alloy including a reflective metal) is further provided on the third internal current diffusion layer (66c, 67c). The third external current diffusion layer (60c) corresponds to the above-described current diffusion electrode (60), and at least one of the third external current diffusion layer (60c) and the third internal current diffusion layer (66c, 67c) may be omitted, and a first external current diffusion layer (not shown) may be provided on the first semiconductor light-emitting portion (G) and a second external current diffusion layer (not shown) may be provided on the second semiconductor light-emitting portion (H). When forming the internal current diffusion layers (66a, 67a, 66b, 67b, 66c, 67c) with a transparent conductive film (TCO) such as ITO, complications may arise, as in the case of forming the insulating layer (65a, 65b). Therefore, it is preferable to form them with a material that can be formed in the same way as the semiconductor light-emitting portion (G, H, I), and through this configuration, the present disclosure enables the manufacture of a III-group semiconductor light-emitting structure or light-emitting element that emits various wavelengths through a single epitaxial growth process. For example, the internal current diffusion layers (67a, 67b, 67c) can be made of n-GaN like the first semiconductor region (30a, 30b, 30c), and the internal current diffusion layers (66a, 66b, 66c) can be made of a tunnel junction region (e.g., n++GaN/P++GaN, each having a thickness of 50 nm or less and a doping concentration of 10 20 or more). In this sense, the internal current diffusion layers (67a, 67b, 67c) can be referred to as current diffusion enhancement regions that promote current diffusion in the second semiconductor region (50a, 50b, 50c), and the internal current diffusion layers (66a, 66b, 66c) can be referred to as current supply regions that enable current supply from the internal current diffusion layers (67a, 67b, 67c) to the second semiconductor region (50a, 50b, 50c).
도 54는 본 개시에 따른 3족 질화물 반도체 발광구조 내지 발광소자의 또 다른 일 예를 나타내는 도면으로서, 제1 반도체 발광부(G)와 제2 반도체 발광부(H)에서, 활성 영역(40a,40b)을 기준으로 제1 반도체 영역(30a,30b)과 제2 반도체 영역(50a,50b)의 위치가 바뀌어 있다. 제2 반도체 영역(50a,50b)이 p형 도전성을 갖는 경우에 전류 확산을 향상시키기 위해, 제2 반도체 영역(50a) 아래에 성장 기판(10)으로부터 제1 내부 전류 확산층(67a)과 제1 내부 전류 확산층(66a)이 순차로 위치하고, 제2 반도체 영역(50b) 아래에 제2 내부 전류 확산층(67b)과 제2 내부 전류 확산층(66b)이 순차로 위치한다. 제3 반도체 발광부(I)의 제1 반도체 영역(30c)과 제2 반도체 영역(50c)의 위치를 바꿀 수 있지만, 제3 반도체 발광부(I)가 성장된 이후에는 에피 공정이 완료되고, 전극을 형성하는 공정이 후속하게 되므로, 제3 반도체 발광부(I)의 최상층을 p형 도전성을 가지는 제2 반도체 영역(50c)으로 구성하고, 에피 공정 완료 후에 제3 외부 전류 확산층(60c)을 형성하는 것으로 충분하다 하겠다.FIG. 54 is a drawing showing another example of a III-nitride semiconductor light-emitting structure or light-emitting element according to the present disclosure, wherein, in a first semiconductor light-emitting portion (G) and a second semiconductor light-emitting portion (H), the positions of the first semiconductor region (30a, 30b) and the second semiconductor region (50a, 50b) are swapped with respect to the active region (40a, 40b). In the case where the second semiconductor region (50a, 50b) has p-type conductivity, in order to improve current diffusion, a first internal current diffusion layer (67a) and a first internal current diffusion layer (66a) are sequentially positioned from the growth substrate (10) under the second semiconductor region (50a), and a second internal current diffusion layer (67b) and a second internal current diffusion layer (66b) are sequentially positioned under the second semiconductor region (50b). The positions of the first semiconductor region (30c) and the second semiconductor region (50c) of the third semiconductor light-emitting portion (I) can be swapped, but after the third semiconductor light-emitting portion (I) is grown, the epi process is completed and the electrode forming process follows, so it is sufficient to configure the uppermost layer of the third semiconductor light-emitting portion (I) as the second semiconductor region (50c) having p-type conductivity and form the third external current diffusion layer (60c) after the epi process is completed.
도 55는 본 개시에 따른 3족 질화물 반도체 발광구조 내지 발광소자의 또 다른 일 예를 나타내는 도면으로서, 도 52에 제시된 예와 달리, 제2 절연층(65b)이 생략되고, 제2 반도체 발광부(G)에서 제1 반도체 영역(30b)과 제2 반도체 영역(50b)의 위치가 바뀌어 있으며, 제2 반도체 발광부(H)의 제1 반도체 영역(30b)과 제3 반도체 발광부(I)의 제1 반도체 영역(30c)이 공통으로 사용되고 있다. 후술하겠지만, 이러한 구성을 통해 제1 반도체 영역(30b)과 제1 반도체 영역(30c)이 하나의 전극을 통해 제어될 수 있다.FIG. 55 is a drawing showing another example of a III-nitride semiconductor light-emitting structure or light-emitting element according to the present disclosure. Unlike the example presented in FIG. 52, the second insulating layer (65b) is omitted, the positions of the first semiconductor region (30b) and the second semiconductor region (50b) in the second semiconductor light-emitting portion (G) are switched, and the first semiconductor region (30b) of the second semiconductor light-emitting portion (H) and the first semiconductor region (30c) of the third semiconductor light-emitting portion (I) are used in common. As will be described later, through this configuration, the first semiconductor region (30b) and the first semiconductor region (30c) can be controlled through a single electrode.
도 56은 본 개시에 따른 3족 질화물 반도체 발광구조 내지 발광소자의 또 다른 일 예를 나타내는 도면으로서, 도 52에 제시된 예와 달리, 제1 반도체 발광부(G)의 제2 반도체 영역(50a)과 제2 반도체 발광부(H)의 제2 반도체 영역(50b)이 공통으로 사용되고 있다. 도 55에서와 마찬가지로, 제2 반도체 발광부(H)의 제1 반도체 영역(30b)과 제2 반도체 영역(50b)의 위치가 바뀌어 있다.FIG. 56 is a drawing showing another example of a III-nitride semiconductor light-emitting structure or light-emitting element according to the present disclosure, wherein, unlike the example presented in FIG. 52, the second semiconductor region (50a) of the first semiconductor light-emitting portion (G) and the second semiconductor region (50b) of the second semiconductor light-emitting portion (H) are used in common. As in FIG. 55, the positions of the first semiconductor region (30b) and the second semiconductor region (50b) of the second semiconductor light-emitting portion (H) are switched.
도 57은 본 개시에 따른 3족 질화물 반도체 발광구조 내지 발광소자의 또 다른 일 예를 나타내는 도면으로서, 도 52에 제시된 예와 달리, 절연층(65a,65b)이 생략되고, 도 55에 제시된 예와 도 56에 제시된 예가 결합되어, 제1 반도체 발광부(G)와 제2 반도체 발광부(H)의 제2 반도체 영역(50a)과 제2 반도체 영역(50b)이 공통으로 사용되고, 제2 반도체 발광부(H)와 제3 반도체 발광부(I)의 제1 반도체 영역(30b)과 제1 반도체 영역(30a)이 공통으로 사용되고 있다. 제2 반도체 발광부(H)의 제1 반도체 영역(30b)과 제2 반도체 영역(50b)의 위치가 바뀌어 있다.FIG. 57 is a drawing showing another example of a III-nitride semiconductor light-emitting structure or light-emitting element according to the present disclosure. Unlike the example shown in FIG. 52, the insulating layer (65a, 65b) is omitted, and the example shown in FIG. 55 and the example shown in FIG. 56 are combined so that the second semiconductor region (50a) and the second semiconductor region (50b) of the first semiconductor light-emitting portion (G) and the second semiconductor light-emitting portion (H) are used in common, and the first semiconductor region (30b) and the first semiconductor region (30a) of the second semiconductor light-emitting portion (H) and the third semiconductor light-emitting portion (I) are used in common. The positions of the first semiconductor region (30b) and the second semiconductor region (50b) of the second semiconductor light-emitting portion (H) are switched.
도 58은 본 개시에 따른 3족 질화물 반도체 발광구조 내지 발광소자의 또 다른 일 예를 나타내는 도면으로서, 도 53에 제시된 예에, 제1-1 전극(70a), 제1-2 전극(70b), 제1-3 전극(70c) 및 제2-1 전극(80a)이 형성되어 있다. 전극(70a,70b,70c,80a)과 제3 반도체 발광부(I) 사이에는 절연 기능과 소자 보호 기능을 가지는 패시베이션 막(95; 예: SiO2)이 형성되어 있다. 제2-1 전극(80a)은 제1 반도체 영역(30a,30b,30c)에 대한 공통 전극의 형태로 구성되어 있다. 패드를 각각 형성할 수 있음은 물론이다. 이러한 전기적 연결을 위해 제1 반도체 영역(30a,30b,30c) 각각으로 이어진 비아홀(V1a,V1b,V1c) 및 제2 반도체 영역(50a,50b,50c) 각각으로 이어진 비아홀(V2a,V2b,V2c)이 형성되어 있다. 제3 반도체 발광부(I)의 경우에, 비아홀(V1c)이 제1 반도체 영역(30c)까지 형성되어 있고, 제2-3 전극(80a; 공통 전극)이 제1 반도체 영역(30c)으로 이어져서 전기적으로 연결되어 있으며, 비아홀(V2c)이 제1 내부 전류 확산층(67c)까지 형성되어 있고, 제1-3 전극(70c)이 여기에 전기적으로 연결되어 있다. 제3 내부 전류 확산층(66c,67c)이 생략되는 경우에 제1-3 전극(70c)은 제3 외부 전류 확산층(60c)에 연결된다(제3 내부 전류 확산층(66c,67c)이 구비되는 경우에 제3 외부 전류 확산층(60c)은 생략될 수 있음). 제3 외부 전류 확산층(60c)도 없는 경우에, 제2 반도체 영역(50c)에 직접 전기적 연결 또는 접촉하게 된다. 반도체 발광부(G,H)의 경우에도 마찬가지다. 도 50 및 도 51에 도시된 전기적 연결이 사용될 수 있지만, 소자가 극도도 작아지는 경우(50㎛ 이하)에 전극 면적을 확보하기가 쉽지 않다. 다만, 도 50에서와 같이 성장 기판(10; 도 58 참조)이 제거되거나 도전성 성장 기판(10)이 사용되는 경우에는 전극(70,80) 중 하나가 성장 기판(10)의 후면에 형성될 수 있음은 물론이다. 제2-1 전극(80a)을 공통 전극으로 사용하지 않고, 제1 전극(70a,70b,70c)을 하나의 패드로 된 공통 전극으로 구성하는 것도 가능하다.FIG. 58 is a drawing showing another example of a III-nitride semiconductor light-emitting structure or light-emitting element according to the present disclosure, wherein, in the example presented in FIG. 53, a first-1 electrode (70a), a first-2 electrode (70b), a first-3 electrode (70c), and a second-1 electrode (80a) are formed. A passivation film (95; e.g., SiO 2 ) having an insulating function and an element protection function is formed between the electrodes (70a, 70b, 70c, 80a) and the third semiconductor light-emitting portion (I). The second-1 electrode (80a) is configured in the form of a common electrode for the first semiconductor regions (30a, 30b, 30c). It goes without saying that pads can be formed respectively. For such electrical connection, via holes (V1a, V1b, V1c) connected to each of the first semiconductor regions (30a, 30b, 30c) and via holes (V2a, V2b, V2c) connected to each of the second semiconductor regions (50a, 50b, 50c) are formed. In the case of the third semiconductor light-emitting portion (I), the via hole (V1c) is formed up to the first semiconductor region (30c), the 2-3 electrode (80a; common electrode) is connected to the first semiconductor region (30c) and is electrically connected, and the via hole (V2c) is formed up to the first internal current diffusion layer (67c), and the 1-3 electrode (70c) is electrically connected thereto. In the case where the third internal current diffusion layer (66c, 67c) is omitted, the first-third electrode (70c) is connected to the third external current diffusion layer (60c) (the third external current diffusion layer (60c) may be omitted when the third internal current diffusion layer (66c, 67c) is provided). In the case where the third external current diffusion layer (60c) is also absent, it is directly electrically connected or in contact with the second semiconductor region (50c). The same applies to the semiconductor light-emitting portion (G, H). Although the electrical connections illustrated in FIGS. 50 and 51 can be used, it is not easy to secure the electrode area when the device becomes extremely small (50 μm or less). However, when the growth substrate (10; see FIG. 58) is removed as in FIG. 50 or a conductive growth substrate (10) is used, it goes without saying that one of the electrodes (70, 80) may be formed on the back surface of the growth substrate (10). It is also possible to configure the first electrodes (70a, 70b, 70c) as a common electrode with one pad, without using the 2-1 electrode (80a) as a common electrode.
도 59는 본 개시에 따른 3족 질화물 반도체 발광구조 내지 발광소자의 또 다른 일 예를 나타내는 도면으로서, 도 55에 제시된 예에, 제1-1 전극(70a), 제1-2 전극(70b), 제1-3 전극(70c) 및 제2-1 전극(80a)이 형성되어 있다. 제2-1 전극(80a)은 제2-2 전극(80b) 및 제2-3 전극(80c)에 대한 공통 전극이다. 반도체 발광부(H,I)에 대해 제1 반도체 영역(30b,30c)이 공통으로 사용되므로 제2-2 전극(80b) 및 제2-3 전극(80c)은 하나의 비아홀(V1b(V1c))을 통해 형성되며, 도 58에 제시된 예와 비교할 때 전체적으로 비아홀의 갯수를 하나 줄이는 이점을 가진다.FIG. 59 is a drawing showing another example of a III-nitride semiconductor light-emitting structure or light-emitting element according to the present disclosure, wherein, in the example presented in FIG. 55, a first-first electrode (70a), a first-second electrode (70b), a first-third electrode (70c), and a second-first electrode (80a) are formed. The second-first electrode (80a) is a common electrode for the second-second electrode (80b) and the second-third electrode (80c). Since the first semiconductor regions (30b, 30c) are commonly used for the semiconductor light-emitting portions (H, I), the second-second electrode (80b) and the second-third electrode (80c) are formed through one via hole (V1b (V1c)), which has the advantage of reducing the overall number of via holes by one compared to the example presented in FIG. 58.
도 60은 본 개시에 따른 3족 질화물 반도체 발광구조 내지 발광소자의 또 다른 일 예를 나타내는 도면으로서, 도 57에 제시된 예에, 제1-1 전극(70a)과 제1-2 전극(70b)을 공통으로 사용하고, 제2-2 전극(80b)과 제2-3 전극(80c)을 공통 전극으로 사용하여 비아홀의 수를 2개 줄일 수 있는 예를 제시한다. 다만, 3개의 반도체 발광부(G,H,I)를 모두 독립적으로 제어할 수는 없다.FIG. 60 is a drawing showing another example of a 3-nitride semiconductor light-emitting structure or light-emitting element according to the present disclosure, and, in the example presented in FIG. 57, an example is presented in which the number of via holes can be reduced by two by using the 1-1 electrode (70a) and the 1-2 electrode (70b) in common and using the 2-2 electrode (80b) and the 2-3 electrode (80c) as common electrodes. However, it is not possible to independently control all three semiconductor light-emitting parts (G, H, I).
도 61 및 도 62는 도 52 내지 도 60에서 설명된 3족 질화물 반도체 발광구조 내지 발광소자의 실제 구현을 보여주는 실험 결과를 나타내는 도면으로서, 실험 결과는 제3 반도체 발광부(I)에 전술한 적색광 발광 반도체 발광구조(42; 예: 표 9)를 적용한 웨이퍼 레벨 EL 측정 결과를 나타내며, 적색광 파장이 정상적으로 관측되었다.FIGS. 61 and 62 are drawings showing experimental results showing actual implementation of the III-nitride semiconductor light-emitting structure or light-emitting element described in FIGS. 52 to 60, and the experimental results show the results of wafer-level EL measurement in which the above-described red light-emitting semiconductor light-emitting structure (42; e.g., Table 9) is applied to the third semiconductor light-emitting portion (I), and the red light wavelength was normally observed.
도 63은 도 52 내지 도 60에서 설명된 3족 질화물 반도체 발광구조 내지 발광소자의 실제 구현을 보여주는 실험 결과를 나타내는 도면으로서, 웨이퍼 레벨 인듐(Indium) 볼 contact EL 측정 결과를 보여주며, 청색광, 녹색광, 적색광이 모두 잘 나오고 있음을 알 수 있다.Figure 63 is a drawing showing the experimental results showing the actual implementation of the III-nitride semiconductor light-emitting structure or light-emitting element described in Figures 52 to 60, showing the results of wafer-level indium ball contact EL measurement, and it can be seen that blue light, green light, and red light are all emitted well.
도 64는 도 52 내지 도 57에 제시된 웨이퍼 상태의 3족 질화물 반도체 발광구조 내지 발광소자를 측정하는 방법의 일 예를 나타내는 도면으로서, 도 52에 제시된 3족 질화물 반도체 발광구조 내지 발광소자를 예로 하여 설명한다. 제3 반도체 발광부(I)가 적색을 발광하는 발광구조 내지 발광소자에서 EL(Electroluminescence)을 측정하는 과정의 일 예를 제시하고 있다. 통상적으로 도 51에 도시된 것과 같이, 반도체 발광부(110,120,230)의 제1 반도체 영역(110a,120a,230a)과 제2 반도체 영역(110c,120c,230c)을 노출하고, 해당 활성 영역(110b,120b,230b)의 EL을 측정하면 되지만, 이러한 노출 과정없이도 최상부인 제3 반도체 발광부(I)의 EL을 측정할 수 있음을 알게 되었다. 도시된 바와 같이, 먼저, 제3 반도체 발광부(I)의 제1 반도체 영역(30c)에 도전 패드(IB; 예: 인듐 볼)를 부착한다. 제1 반도체 영역(30c)은 10㎛이하의 두께를 갖는 영역이므로, 도전 패드(IB)는 적어도 제2 반도체 발광부(H)에 걸쳐서 형성된다. 제1 반도체 발광부(G)에 걸쳐서 부착될 수 있음은 물론이다. 제2 반도체 영역(50c)에 도전 패드가 형성될 수 있음도 물론이다. 이러한 상태에서 프로브 내지 측정 전극(IC,IA)을 통해 EL을 측정하면, 제1 반도체 발광부(G)의 활성 영역(40a)과 제2 반도체 발광부(H)의 활성 영역(40b)의 EL 간섭없이 제3 반도체 발광부(I)의 활성 영역(40c)의 EL을 측정할 수 있음을 확인하였다. 실제 측정의 과정을 도 65에 나타내었으며, 이는 전류는 저항이 가장 낮은 경로를 통해 흐르게 되는데, 제3 반도체 발광부(I)의 아래에는 제2 절연층(65b)이 위치하므로 전류가 제2 반도체 영역(50c)과 제1 반도체 영역(30c) 사이에서만 흐르게 되어 도전 패드(IB)가 제2 반도체 발광부(H), 나아가 제1 반도체 발광부(G)에 걸쳐서 형성되더라도 이들의 영향없이 제3 반도체 발광부(I)의 EL을 측정할 수 있게 되는 것이다. 도 55에 제시된 예의 경우에, 제2 반도체 발광부(H)와 제3 반도체 발광부(I) 사이에 절연층(65b)이 구비되어 있지 않고, 도 57에 제시된 예의 경우에, 제2 반도체 발광부(H)와 제3 반도체 발광부(I) 사이에 절연층(65b)이 구비되어 있지 않고, 제1 반도체 발광부(G)와 제2 반도체 발광부(H) 사이에 절연층(65a)이 구비되어 있지 않지만, 마찬가지의 원리(전류가 저항이 가장 낮은 경로를 통해 흐름)로 제3 반도체 발광부(I)의 EL을 측정할 수 있다. 나아가, 저전류를 주입하여 제3 반도체 발광부(I)의 EL을 측정하고, 전류를 증가시켜 제3 반도체 발광부(I)에서 전류가 포화되면 나머지 전류는 제2 반도체 발광부(H)로 흐르게 되어 제2 반도체 발광부(H)의 EL 특성을 파악할 수 있게 되며, 도 57에 제시된 예의 경우에, 전류를 더 증가시면 제1 반도체 발광부(G)의 EL 특성도 파악할 수 있게 되는 것이다.FIG. 64 is a drawing showing an example of a method for measuring a group III nitride semiconductor light-emitting structure or light-emitting element in a wafer state shown in FIGS. 52 to 57, and explains using the group III nitride semiconductor light-emitting structure or light-emitting element shown in FIG. 52 as an example. An example of a process for measuring EL (Electroluminescence) in a light-emitting structure or light-emitting element in which a third semiconductor light-emitting portion (I) emits red light is presented. Typically, as shown in FIG. 51, the first semiconductor region (110a, 120a, 230a) and the second semiconductor region (110c, 120c, 230c) of the semiconductor light-emitting portion (110, 120, 230) are exposed, and the EL of the corresponding active region (110b, 120b, 230b) is measured, but it has been found that the EL of the third semiconductor light-emitting portion (I), which is the uppermost portion, can be measured even without such an exposure process. As described above, first, a conductive pad (IB; for example, an indium ball) is attached to the first semiconductor region (30c) of the third semiconductor light-emitting portion (I). Since the first semiconductor region (30c) has a thickness of 10 ㎛ or less, the conductive pad (IB) is formed at least across the second semiconductor light-emitting portion (H). Of course, it can be attached across the first semiconductor light-emitting portion (G). Of course, the conductive pad can also be formed in the second semiconductor region (50c). In this state, when EL is measured through the probe or measuring electrode (IC, IA), it was confirmed that EL of the active region (40c) of the third semiconductor light-emitting portion (I) can be measured without EL interference between the active region (40a) of the first semiconductor light-emitting portion (G) and the active region (40b) of the second semiconductor light-emitting portion (H). The actual measurement process is shown in Fig. 65, which shows that the current flows through the path with the lowest resistance, and since the second insulating layer (65b) is located below the third semiconductor light-emitting portion (I), the current flows only between the second semiconductor region (50c) and the first semiconductor region (30c), so that even if the conductive pad (IB) is formed across the second semiconductor light-emitting portion (H) and further across the first semiconductor light-emitting portion (G), the EL of the third semiconductor light-emitting portion (I) can be measured without being influenced by them. In the case of the example presented in FIG. 55, an insulating layer (65b) is not provided between the second semiconductor light-emitting portion (H) and the third semiconductor light-emitting portion (I), and in the case of the example presented in FIG. 57, an insulating layer (65b) is not provided between the second semiconductor light-emitting portion (H) and the third semiconductor light-emitting portion (I), and an insulating layer (65a) is not provided between the first semiconductor light-emitting portion (G) and the second semiconductor light-emitting portion (H), but the EL of the third semiconductor light-emitting portion (I) can be measured by the same principle (current flows through the path with the lowest resistance). Furthermore, by injecting a low current to measure the EL of the third semiconductor light-emitting portion (I), and increasing the current so that the current in the third semiconductor light-emitting portion (I) becomes saturated, the remaining current flows to the second semiconductor light-emitting portion (H), so that the EL characteristics of the second semiconductor light-emitting portion (H) can be determined, and in the case of the example presented in Fig. 57, if the current is further increased, the EL characteristics of the first semiconductor light-emitting portion (G) can also be determined.
도 66 내지 도 68은 본 개시에 따른 측정 결과의 또 다른 일 예를 나타내는 도면으로서, 도 66에는 ESD 분석 결과가, 도 67 및 도 68에는 포인트 방식의 조성 분석 결과가 제시되어 있다. 도 22에 제시된 활영 영역(42)의 3주기 양자 우물층 중 마지막 양자 우물층에 7개 포인트를 찍고 측정한 결과, 인듐(In)의 함량(x)의 함량이 각각 12.90%, 11.26%, 10.94%, 11.49%, 12.25%, 10.89%, 13.42%로 측정되었으며, 평균 값이 11.88%이므로 반올림하여 12%로 근사하였으며, 함량(x)이 10~20% 범위에서 존재하는 것으로 판단되고, 이러한 결과로부터 본 개시에 따른 적색 발광 3족 질화물 반도체 발광소자의 양자 우물층의 경우에 측정 값을 기준으로 녹색 또는 청색을 발광하는 양자 우물층의 인듐 함량을 갖지만, 실제 발광은 적색광인 것으로 확인되었다. 이러한 결과에 부합하는 원리적 설명은 현재로서는 도 44 내지 도 46의 실험 결과와 관련한 이론적 설명이 타당하다고 판단된다. 따라서 이 측정 결과에 의하면, 본 개시에 따른 3족 질화물 반도체 발광소자는 InxGa1-xN으로 된 양자 우물층의 인듐(In)의 함량(x)이 이론적으로 청색을 발광할 때의 값(대략 0.1) 이상의 값과 녹색을 발광할 때의 값(대략 0.2) 이하의 값을 갖지만(측정되지만) 적색을 발광하는 3족 질화물 반도체 발광소자로 정의될 수 있다. 제시된 예서, 함량(x=0.12)을 기준으로 500nm 이하의 빛을 발광해야 하지만, 실제 발광은 600nm 이상인 것을 알 수 있다. 확장하면 600nm 미만의 발광 파장(더 나아가 500nm 미만의 발광 파장)에 대응하는 함량(x)을 가지는 양자 우물층을 가지는 활성 영역으로부터 600nm 이상의 파장의 빛을 발광하는 3족 질화물 반도체 발광소자를 제조할 수 있게 된다.FIGS. 66 to 68 are drawings showing further examples of measurement results according to the present disclosure, wherein FIG. 66 shows ESD analysis results, and FIGS. 67 and 68 show point-wise composition analysis results. As a result of measuring 7 points on the last quantum well layer among the 3-period quantum well layers of the active area (42) presented in Fig. 22, the contents (x) of indium (In) were measured as 12.90%, 11.26%, 10.94%, 11.49%, 12.25%, 10.89%, and 13.42%, respectively. Since the average value was 11.88%, it was rounded up to 12%, and it was determined that the content (x) exists in the range of 10 to 20%. From these results, it was confirmed that in the case of the quantum well layer of the red-emitting III-nitride semiconductor light-emitting device according to the present disclosure, the indium content of the quantum well layer emits green or blue light based on the measured value, but the actual light emission is red light. The principle corresponding to these results is currently judged to be valid as a theoretical explanation related to the experimental results of Figs. 44 to 46. Therefore, according to this measurement result , the III-nitride semiconductor light-emitting device according to the present disclosure can be defined as a III- nitride semiconductor light-emitting device that has (as measured) a value equal to or higher than the value when emitting blue (approximately 0.1) and lower than the value when emitting green (approximately 0.2) in the content (x) of indium (In) in a quantum well layer made of In x Ga 1-x N theoretically, but emits red light. In the presented example, it can be seen that light of 500 nm or less should be emitted based on the content (x = 0.12), but the actual light emission is 600 nm or more. In extension, it becomes possible to manufacture a III-nitride semiconductor light-emitting device that emits light of a wavelength of 600 nm or more from an active region having a quantum well layer having a content (x) corresponding to an emission wavelength of less than 600 nm (furthermore, an emission wavelength of less than 500 nm).
다시 도 41 내지 도 43으로 돌아가서, 도 41에는 한변의 길이가 각각 14㎛, 23㎛, 40㎛인 정육각형 개구(개구간 간격은 10㎛)를 사용하여, 각각 적색(예: 610nm), 주황색 내지 황색(예: 580nm), 녹색(예: 550nm)을 발광하는 예가 제시되어 있고, 도 42에는 한변의 길이가 각각 14㎛, 6㎛, 23㎛인 정육각형 개구를 사용하여, 각각 적색(예: 610nm), 청색(예: 450nm), 백색(개구간 간격 30㎛)을 발광하는 예가 제시되어 있다. 이러한 결과는 이들의 적절한 조합을 통해 백색광(자체가 백색이거나, 청색, 녹색, 적색을 조합하거나, 보색(예: 주황색,청색) 관계를 이용)을 발광할 수 있다는 것을 보여주며, 도 32에 도시된 바와 같이, 이들을 인접하게 성장시킴으로써 이들이 하나의 단위, 패키지, 셀 또는 픽셀로서 이들이 독립적으로 발색하거나, 백색광을 제공하거나, 이 백색광에 액정을 결합하여 디스플레이에 활용할 수 있다는 것을 보여준다. 예를 들어, 도 41에 제시된 한변의 길이가 23㎛인 개구를 통해 주황색 내지 황색(예: 580nm)을 발광하는 발광부(D)를 형성하고, 도 42에 제시된 한변의 길이가 6㎛인 개구를 통해 청색(예: 450nm)을 발광하는 발광부(E)를 함께 성장시켜 이들의 보색 관계를 통해 백색을 발광하도록 구성할 수 있다. 또한 한변의 길이가 14㎛인 개구를 통해 적색(예: 610nm)을 발광하는 발광부(A)를 형성하고, 한변의 길이가 40㎛인 개구를 통해 녹색(예: 550nm)을 발광하는 발광부(B)를 형성하고, 한변의 길이가 6㎛인 개구를 통해 청색(예: 450nm)을 발광하는 발광부(E)를 형성하여 백색을 발광하도록 구성할 수 있다. 이러한 구성의 공통적 특징은 도 41에 제시된 현상(개구의 크기(한변의 길이 또는 폭)가 작을수록 장파장의 빛을 발광한다.)과 달리 개구의 크기(한변의 길이 또는 폭)가 더 작은 발광부(E)를 통해 상대적으로 단파장의 빛을 발광하는 것이며, 선택 성장을 이용하여 황색 발광부(D; 23㎛)-청색 발광부(E; 6㎛) 또는 녹색 발광부(B; 40㎛)-적색 발광부(A; 14㎛)-청색 발광부(E; 6㎛)를 형성하고 이들을 통해 백색을 제공하되 각각의 개구(도 29의 경우에 식각된 영역)의 크기가 제시된 순으로 작은 것을 특징으로 한다.Returning to FIGS. 41 to 43, FIG. 41 shows an example of using regular hexagonal apertures (with an aperture spacing of 10 μm) having side lengths of 14 μm, 23 μm, and 40 μm, respectively, to emit red (e.g., 610 nm), orange to yellow (e.g., 580 nm), and green (e.g., 550 nm) light, respectively, and FIG. 42 shows an example of using regular hexagonal apertures (with an aperture spacing of 14 μm, 6 μm, and 23 μm), to emit red (e.g., 610 nm), blue (e.g., 450 nm), and white (with an aperture spacing of 30 μm), respectively. These results show that an appropriate combination of these can emit white light (either white itself, or by combining blue, green, and red, or by utilizing the complementary color (e.g., orange, blue) relationship), and as illustrated in FIG. 32, by growing them adjacently, they can independently emit color, provide white light, or combine liquid crystals with this white light to utilize them in a display. For example, a light-emitting portion (D) that emits orange to yellow (e.g., 580 nm) can be formed through an opening having a side length of 23 μm as illustrated in FIG. 41, and a light-emitting portion (E) that emits blue (e.g., 450 nm) can be grown together through an opening having a side length of 6 μm as illustrated in FIG. 42 to configure them to emit white light through their complementary color relationship. In addition, a light emitting portion (A) that emits red (e.g., 610 nm) is formed through an opening with a side length of 14 μm, a light emitting portion (B) that emits green (e.g., 550 nm) is formed through an opening with a side length of 40 μm, and a light emitting portion (E) that emits blue (e.g., 450 nm) is formed through an opening with a side length of 6 μm, thereby emitting white light. A common feature of these configurations is that, unlike the phenomenon presented in Fig. 41 (where a smaller aperture (length or width of one side) emits longer wavelength light), they emit relatively shorter wavelength light through a light-emitting portion (E) with a smaller aperture (length or width of one side), and selective growth is used to form a yellow light-emitting portion (D; 23 μm) - blue light-emitting portion (E; 6 μm) or a green light-emitting portion (B; 40 μm) - red light-emitting portion (A; 14 μm) - blue light-emitting portion (E; 6 μm) to provide white light, but they are characterized in that the size of each aperture (the etched area in the case of Fig. 29) is smaller in the presented order.
도 69는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 도 31에 제시된 구조물에서 제1-1 전극(70a), 제1-2 전극(70b), 제1-3 전극(70c)과 제2 전극(80)을 구비하되, 제1-1 전극(70a), 제1-2 전극(70b), 제1-3 전극(70c)은 선택 성장용 성장 방지막(21)을 그대로 둔채로 형성하고, 제2 전극(80)은 선택 성장용 성장 방지막(21)을 제거하고 형성한 플립 칩 구조가 제시되어 있다. 제1-1 전극(70a), 제1-2 전극(70b), 제1-3 전극(70c)은 각각 반도체 발광부(A,B,C)의 발광 파장에 맞는 반사성 금속(예: Al, Au, Ag)을 포함한다. 도 41 및 도 42를 통해 기술한 원리가 적용될 수 있음은 물론이며, 이 경우 p측 전극은 3개가 아니라 2개가 적용될 수 있다. 성장 방지막(21)을 제거하고, 별도로 절연막(예: SiO2, 폴리이미드)을 형성할 수 있음은 물론이며, 성장 방지막(21)도 절연막 내지 패시베이션 막의 일종으로 볼 수 있다.FIG. 69 is a drawing showing another example of a semiconductor light-emitting device according to the present disclosure, and shows a flip-chip structure in which a first electrode (70a), a first electrode (70b), a first electrode (70c), and a second electrode (80) are provided in the structure shown in FIG. 31, but the first electrode (70a), the first electrode (70b), and the first electrode (70c) are formed while leaving the growth-prevention film (21) for selective growth as it is, and the second electrode (80) is formed by removing the growth-prevention film (21) for selective growth. The first electrode (70a), the first electrode (70b), and the first electrode (70c) each include a reflective metal (e.g., Al, Au, Ag) that matches the emission wavelength of the semiconductor light-emitting portions (A, B, C), respectively. It goes without saying that the principle described through Figs. 41 and 42 can be applied, and in this case, two p-side electrodes can be applied instead of three. It goes without saying that the growth-prevention film (21) can be removed and a separate insulating film (e.g., SiO 2 , polyimide) can be formed, and the growth-prevention film (21) can also be viewed as a type of insulating film or passivation film.
도 70은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 도 41 및 도 42에 제시된 원리가 적용되어 주황색 내지 황색을 발광하는 반도체 발광부(D)와 청색을 발광하는 반도체 발광부(E)가 형성되어 있으며, 이들에 하나의 전극(70)을 형성하여 전원 인가시 보색 관계를 이용하여 백색을 발광하는 소자를 구현하였다. 또한, 도 69에 제시된 제1-1 전극(70a), 제1-2 전극(70b), 제1-3 전극(70c) 각각에 전원의 공급하여 백색을 발광하는 것도 가능하고, 모두를 하나의 전극으로 구성하고 전원을 공급하여 백색을 발광하는 것도 가능하다. 제1 전극(70)을 2개 나누어 형성할 수 있음은 물론이지만, 플립 칩의 경우에 제1 전극(70)이 반사막으로 기능하므로, 성장 방지막(21)의 전체 또는 거의 전체에 걸쳐 형성되는 것이 바람직하다. 성장 기판(10)에 PSS 기술을 도입하여 빛들이 소자 내에서 잘 섞여 나가도록 할 수도 있다.FIG. 70 is a drawing showing another example of a semiconductor light-emitting device according to the present disclosure, in which a semiconductor light-emitting part (D) emitting orange or yellow and a semiconductor light-emitting part (E) emitting blue are formed by applying the principle presented in FIGS. 41 and 42, and a single electrode (70) is formed on these to implement a device that emits white light by utilizing a complementary color relationship when power is supplied. In addition, it is also possible to supply power to each of the first-first electrode (70a), the first-second electrode (70b), and the first-third electrode (70c) presented in FIG. 69 to emit white light, or it is also possible to configure all of them as one electrode and supply power to emit white light. Of course, the first electrode (70) can be formed by dividing it into two, but in the case of a flip chip, since the first electrode (70) functions as a reflective film, it is preferable to form it over the entire or almost the entire growth-prevention film (21). PSS technology can also be introduced to the growth substrate (10) to allow the light to mix well within the device.
도 71은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 반사성 금속 대신에 전류 확산 전극(60)을 구비하고, 그 위에 제1 전극(70)을 형성한 구조를 제시하고 있으며, 플립 칩이 아닌 래터럴 칩을 구현하고 있다. 성장 기판(10)을 제거하여 수직형 칩을 구현할 수 있음은 물론이다. 성장 방지막 내지 절연막(21)이 전류 확산 전극(60)이 그 위에 위치하며, 추가적으로 패시베이션 막이 구비될 수 있음은 물론이다. 도 71에서 반도체 발광부(E) 위에 제1 전극(70)이 도시되어 있어 제1 전극(70)이 반도체 발광부(E)의 빛을 차단하는 것으로 보이지만, 실제 소자에서는 도 32의 제시된 바와 같이 복수의 반도체 발광부(E)와 복수의 반도체 발광부(D)가 구비되는 경우에는 크게 문제되지 않으며, 이러한 점을 감안하여 제1 전극(70)의 위치를 최적화할 수 있다.FIG. 71 is a drawing showing another example of a semiconductor light-emitting device according to the present disclosure, showing a structure in which a current diffusion electrode (60) is provided instead of a reflective metal, and a first electrode (70) is formed thereon, and a lateral chip rather than a flip chip is implemented. Of course, a vertical chip can be implemented by removing the growth substrate (10). A growth prevention film or an insulating film (21) is positioned over the current diffusion electrode (60), and of course, a passivation film can be additionally provided. In FIG. 71, the first electrode (70) is illustrated on a semiconductor light-emitting portion (E), so that the first electrode (70) appears to block the light of the semiconductor light-emitting portion (E), but in an actual device, if a plurality of semiconductor light-emitting portions (E) and a plurality of semiconductor light-emitting portions (D) are provided as shown in FIG. 32, this does not pose a significant problem, and the position of the first electrode (70) can be optimized in consideration of this point.
이하에서, 본 개시의 다양한 실시 형태를 설명한다.Below, various embodiments of the present disclosure are described.
(1) 발광 피크 파장이 600nm 이상인 적색광을 발광하는, 3족 질화물 반도체 발광구조를 제조하는 방법에 있어서, 제1 서브층과 제2 서브층의 반복 적층으로 된 제1 초격자 영역을 성장하는 단계; 그리고, 제1 초격자 영역 위에, Al을 포함하는 3족 질화물 반도체로 되어 있으며 제1 밴드갭 에너지를 가지는 제3 서브층, In을 포함하는 3족 질화물 반도체로 되어 있으며 제1 밴드갭 에너지보다 작은 제2 밴드갭 에너지를 가지는 제4 서브층과, Al을 포함하는 3족 질화물 반도체로 되어 있으며 제2 밴드갭 에너지보다 큰 제3 밴드갭 에너지를 가지는 제5 서브층을 포함하는 활성 영역을 성장하는 단계;를 포함하며, 활성 영역을 성장하는 단계에서, 제4 서브층의 In 함량을 제3 서브층 및 제5 서브층이 GaN일 때 제4 서브층에서 600nm 이하의 발광 피크 파장의 빛을 발광하도록 설정하고, 제3 서브층의 Al 함량 및 제5 서브층의 Al 함량을 제4 서브층에서 600nm 이상의 발광 피크 파장을 가지는 적색광을 발광하도록 설정하는, 3족 질화물 반도체 발광구조를 제조하는 방법.(1) A method for manufacturing a III-nitride semiconductor light-emitting structure that emits red light having a peak emission wavelength of 600 nm or more, comprising: a step of growing a first superlattice region formed by repeatedly stacking a first sub-layer and a second sub-layer; And, a step of growing an active region, which includes a third sub-layer made of a III-nitride semiconductor including Al and having a first band gap energy, a fourth sub-layer made of a III-nitride semiconductor including In and having a second band gap energy smaller than the first band gap energy, and a fifth sub-layer made of a III-nitride semiconductor including Al and having a third band gap energy larger than the second band gap energy; comprising; In the step of growing the active region, the In content of the fourth sub-layer is set so that the fourth sub-layer emits light having an emission peak wavelength of 600 nm or less when the third sub-layer and the fifth sub-layer are GaN, and the Al content of the third sub-layer and the Al content of the fifth sub-layer are set so that the fourth sub-layer emits red light having an emission peak wavelength of 600 nm or more.
(2) 활성 영역은 양자우물 구조를 포함하며, 제4 서브층이 양자 우물층이며, 제3 서브층 및 제5 서브층이 양자 장벽층인, 3족 질화물 반도체 발광구조를 제조하는 방법. (도 3 참조)(2) A method for manufacturing a group III nitride semiconductor light-emitting structure, wherein the active region includes a quantum well structure, the fourth sub-layer is a quantum well layer, and the third and fifth sub-layers are quantum barrier layers. (See Fig. 3)
(3) 제4 서브층을 성장하는 과정에서 In의 공급을 감소시키다가 증가시키는, 3족 질화물 반도체 발광구조를 제조하는 방법. (도 4 참조)(3) A method for manufacturing a 3-group nitride semiconductor light-emitting structure by decreasing and then increasing the supply of In during the process of growing the 4th sublayer. (See Fig. 4)
(4) 활성 영역을 성정하는 단계에서, 제3 서브층, 제4 서브층 및 제5 서브층을 순차로 복수회 성장시키며, 최상 측에 구비되는 제5 서브층은 활성 영역 전체의 발광 피크 파장을 장파장으로 이동시키도록 InGaN을 포함하는, 3족 질화물 반도체 발광구조를 제조하는 방법. (도 5 참조)(4) A method for manufacturing a III-nitride semiconductor light-emitting structure, in which the third sub-layer, the fourth sub-layer, and the fifth sub-layer are sequentially grown multiple times in the step of forming an active region, and the fifth sub-layer provided on the uppermost side shifts the emission peak wavelength of the entire active region to a long wavelength, including InGaN. (See FIG. 5)
(5) 최상 측에 구비되는 제5 서브층은 InGaN-GaN으로 되어 있는, 3족 질화물 반도체 발광구조를 제조하는 방법.(5) A method for manufacturing a III-nitride semiconductor light-emitting structure, wherein the fifth sub-layer provided on the uppermost side is made of InGaN-GaN.
(6) 제3 서브층 및 제5 서브층은 각각 AlGaN-GaN-AlGaN으로 되어 있는, 3족 질화물 반도체 발광구조를 제조하는 방법.(6) A method for manufacturing a group III nitride semiconductor light-emitting structure, wherein the third sub-layer and the fifth sub-layer are each made of AlGaN-GaN-AlGaN.
(7) 제1 서브층은 제4 밴드갭 에너지를 가지고, 제2 서브층은 제4 밴드갭 에너지보다 큰 제5 밴드갭 에너지를 가지며, 제2 서브층이 AlGaN-(In)GaN, AlGaN-(In)GaN-AlGaN 또는 (In)GaN-AlGaN으로 되어 있는, 3족 질화물 반도체 발광구조를 제조하는 방법. (도 11(c) 참조)(7) A method for manufacturing a group III nitride semiconductor light-emitting structure, wherein the first sub-layer has a fourth band gap energy, the second sub-layer has a fifth band gap energy greater than the fourth band gap energy, and the second sub-layer is made of AlGaN-(In)GaN, AlGaN-(In)GaN-AlGaN, or (In)GaN-AlGaN. (See Fig. 11(c))
(8) 제2 서브층의 AlGaN의 Al 함량은 제3 서브층의 Al 함량 및 제5 서브층의 Al 함량보다 많은, 3족 질화물 반도체 발광구조를 제조하는 방법.(8) A method for manufacturing a group III nitride semiconductor light-emitting structure, wherein the Al content of AlGaN in the second sublayer is greater than the Al content in the third sublayer and the Al content in the fifth sublayer.
(9) 활성 영역이 초격자 구조를 포함하는, 3족 질화물 반도체 발광구조를 제조하는 방법. (표 7 참조)(9) A method for manufacturing a III-nitride semiconductor light-emitting structure, the active region of which includes a superlattice structure. (See Table 7)
(10) 제3 서브층 및 제5 서브층이 GaN-AlGaN으로 된, 3족 질화물 반도체 발광구조를 제조하는 방법. (도 17(b) 참조)(10) A method for manufacturing a III-nitride semiconductor light-emitting structure in which the third sub-layer and the fifth sub-layer are made of GaN-AlGaN. (See Fig. 17(b))
(11) 3족 질화물 반도체 발광소자에 있어서, 적색광을 발광하는 활성 영역; 그리고, 활성 영역의 아래에 구비되며, 활성 영역의 성장을 위한 세미 폴라면;을 포함하는 3족 질화물 반도체 발광소자.(11) A group III nitride semiconductor light-emitting device, comprising: an active region that emits red light; and a semi-polar plane provided below the active region for growth of the active region.
(12) 활성 영역은 세미 폴라면들로 이루어진 거친 표면에서 성장되는, 3족 질화물 반도체 발광소자.(12) A group III nitride semiconductor light-emitting device in which the active region is grown on a rough surface composed of semi-polar planes.
(13) 거친 표면을 구비하는 초격자 영역;을 포함하는 3족 질화물 반도체 발광소자.(13) A III-nitride semiconductor light-emitting device including a superlattice region having a rough surface.
(14) 초격자 영역은 AlGa|N-InGaN 인터페이스를 구비하는 3족 질화물 반도체 발광소자.(14) A III-nitride semiconductor light-emitting device having a superlattice region and an AlGa|N-InGaN interface.
(15) 초격자 영역 아래에 추가의 초격자 영역;을 포함하는 3족 질화물 반도체 발광소자.(15) A III-nitride semiconductor light-emitting device comprising an additional superlattice region below a superlattice region.
(16) 초격자 영역과 추가의 초격자 영역 사이에 측면 성장 강화층;을 포함하는 3족 질화물 반도체 발광소자.(16) A III-nitride semiconductor light-emitting device comprising a lateral growth enhancement layer between a superlattice region and an additional superlattice region.
(17) 초격자 영역 아래에 스트레인 제어 영역;을 포함하는 3족 질화물 반도체 발광소자.(17) A III-nitride semiconductor light-emitting device comprising a strain-controlled region beneath a superlattice region.
(18) 3족 질화물 반도체 발광소자를 측정하는 방법에 있어서, 제1 도전성을 가지는 제1 반도체 영역, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체 영역, 제1 반도체 영역과 제2 반도체 영역 사이에 개재되어 제1 광을 발광하는 활성 영역을 구비하는 제1 3족 질화물 반도체 발광부와, 제1 광과 다른 제2 광을 발광하는 제2 3족 질화물 반도체 발광부를 형성하는 단계; 제1 3족 질화물 반도체 발광부와 제2 3족 질화물 반도체 발광부의 측면에서 제1 반도체 영역으로부터 제2 3족 질화물 반도체 발광부로 이어져 있는 도전 패드를 형성하는 단계; 그리고, 도전 패드 측과 제2 반도체 영역 측 각각에 접촉하는 제1 측정 전극과 제2 측정 전극을 통해 제1 3족 질화물 반도체 발광부의 발광을 측정하는 단계;를 포함하는 3족 질화물 반도체 발광소자를 측정하는 방법.(18) A method for measuring a group III nitride semiconductor light-emitting device, comprising: a step of forming a first group III nitride semiconductor light-emitting portion having a first semiconductor region having a first conductivity, a second semiconductor region having a second conductivity different from the first conductivity, and an active region interposed between the first semiconductor region and the second semiconductor region and emitting a first light; and a second group III nitride semiconductor light-emitting portion emitting a second light different from the first light; a step of forming a conductive pad connecting the first semiconductor region to the second group III nitride semiconductor light-emitting portion at a side of the first group III nitride semiconductor light-emitting portion and the second group III nitride semiconductor light-emitting portion; and a step of measuring light emission of the first group III nitride semiconductor light-emitting portion through a first measuring electrode and a second measuring electrode which are in contact with each of the conductive pad side and the second semiconductor region side.
(19) 제1 3족 질화물 반도체 발광부와 제2 3족 질화물 반도체 발광부 사이에 제1 절연층이 구비되어 있는 3족 질화물 반도체 발광소자를 측정하는 방법.(19) A method for measuring a group III nitride semiconductor light-emitting device having a first insulating layer provided between a group III nitride semiconductor light-emitting portion and a group III nitride semiconductor light-emitting portion.
(20) 측정하는 단계는 제1 측정 전극과 제2 측정 전극을 통해 제1 전류를 공급하여 제1 3족 질화물 반도체 발광부의 발광을 측정하는 과정과 제1 전류보다 큰 제2 전류를 공급하여 제1 3족 질화물 반도체 발광부의 발광 및 제2 3족 질화물 반도체 발광부의 발광을 함께 측정하는 과정을 포함하는 3족 질화물 반도체 발광소자를 측정하는 방법.(20) A method for measuring a group III nitride semiconductor light-emitting device, the measuring step including a process of measuring light emission of a first group III nitride semiconductor light-emitting portion by supplying a first current through a first measuring electrode and a second measuring electrode, and a process of measuring light emission of the first group III nitride semiconductor light-emitting portion and light emission of the second group III nitride semiconductor light-emitting portion together by supplying a second current greater than the first current.
(21) 제1 광이 적색 광인 3족 질화물 반도체 발광소자를 측정하는 방법.(21) A method for measuring a group III nitride semiconductor light-emitting device whose first light is red light.
(22) 3족 질화물 반도체 발광소자를 제조하는 방법에 있어서, 제1 개구를 통해 제1 반도체 발광부를, 제1 개구보다 큰 제2 개구를 통해 제2 반도체 발광부를 선택성장하는 단계;로서, 제1 반도체 발광부가 청색을 발광하고, 제2 반도체 발광부가 청색보다 긴 파장의 빛을 발광하는, 선택성장하는 단계; 그리고, 제1 반도체 발광부 및 제2 반도체 발광부에 전원을 공급하도록 적어도 하나의 전극을 형성하는 단계;를 포함하는, 3족 질화물 반도체 발광소자를 제조하는 방법.(22) A method for manufacturing a group III nitride semiconductor light-emitting device, comprising: a step of selectively growing a first semiconductor light-emitting portion through a first opening and a second semiconductor light-emitting portion through a second opening larger than the first opening; a step of selectively growing the first semiconductor light-emitting portion to emit blue light and the second semiconductor light-emitting portion to emit light having a wavelength longer than blue; and a step of forming at least one electrode to supply power to the first semiconductor light-emitting portion and the second semiconductor light-emitting portion.
(23) 제2 반도체 발광부가 청색과 보색관계인 빛을 발광하는, 3족 질화물 반도체 발광소자를 제조하는 방법.(23) A method for manufacturing a group III nitride semiconductor light-emitting device, wherein a second semiconductor light-emitting portion emits light of a complementary color to blue.
(24) 선택성장하는 단계에서 제3 반도체 발광부가 제1 개구보다 큰 제3 개구를 통해 선택성장되는, 3족 질화물 반도체 발광소자를 제조하는 방법.(24) A method for manufacturing a group III nitride semiconductor light-emitting device, wherein a third semiconductor light-emitting portion is selectively grown through a third opening larger than the first opening in the selective growth stage.
(25) 선택성장하는 단계에서, 선택성장은 하나의 성장 방지막을 통해 이루어지는, 3족 질화물 반도체 발광소자를 제조하는 방법.(25) A method for manufacturing a group III nitride semiconductor light-emitting device, wherein in the selective growth step, the selective growth is performed through a growth-blocking film.
(26) 형성하는 단계에서, 적어도 하나의 전극은 복수 개이며, 하나의 성장 방지막이 복수의 전극 간의 절연막으로 이용되는, 3족 질화물 반도체 발광소자를 제조하는 방법.(26) A method for manufacturing a group III nitride semiconductor light-emitting device, wherein in the forming step, at least one electrode is plural and one growth-prevention film is used as an insulating film between the plural electrodes.
(27) 3족 질화물 반도체 발광소자를 제조하는 방법에 있어서, 제1 개구를 통해 제1 반도체 발광부를, 제1 개구보다 큰 제2 개구를 통해 제2 반도체 발광부를 선택성장하는 단계;로서, 제1 개구 및 제2 개구는 하나의 성장 방지막에 형성되어 있는, 선택성장하는 단계; 그리고, 성장 방지막을 패시베이션 막으로 하여 제1 반도체 발광부 및 제2 반도체 발광부에 전원을 공급하도록 적어도 하나의 전극을 형성하는 단계;를 포함하는, 3족 질화물 반도체 발광소자를 제조하는 방법.(27) A method for manufacturing a group III nitride semiconductor light-emitting device, comprising: a step of selectively growing a first semiconductor light-emitting portion through a first opening and a second semiconductor light-emitting portion through a second opening larger than the first opening; wherein the first opening and the second opening are formed in one growth-preventing film; and a step of forming at least one electrode to supply power to the first semiconductor light-emitting portion and the second semiconductor light-emitting portion using the growth-preventing film as a passivation film.
(28) 백색을 발광하도록 제1 반도체 발광부와 제2 반도체 발광부가 각각 보색 관계인 빛을 발광하는, 3족 질화물 반도체 발광소자를 제조하는 방법.(28) A method for manufacturing a group III nitride semiconductor light-emitting device, wherein a first semiconductor light-emitting unit and a second semiconductor light-emitting unit each emit light of complementary colors so as to emit white light.
(29) 형성하는 단계 이전에, 제3 반도체 발광부가 성장되며, 백색을 발광하도록 제1 반도체 발광부가 청색광, 녹색광, 적색광 중의 하나를, 제2 반도체 발광부가 남은 둘 중 하나를, 제3 반도체 발광부가 나머지 하나를 발광하는, 3족 질화물 반도체 발광소자를 제조하는 방법.(29) A method for manufacturing a group III nitride semiconductor light-emitting device, wherein, prior to the forming step, a third semiconductor light-emitting portion is grown, and the first semiconductor light-emitting portion emits one of blue light, green light, and red light, the second semiconductor light-emitting portion emits one of the remaining two, and the third semiconductor light-emitting portion emits the remaining one, so as to emit white light.
본 개시에 따른 3족 질화물 반도체 발광소자 및 이를 제조하는 방법에 의하면, 적색광을 발광하는 3족 질화물 반도체 발광소자를 실질적으로 구현할 수 있게 된다.According to the III-nitride semiconductor light-emitting device and the method for manufacturing the same according to the present disclosure, it is possible to practically implement a III-nitride semiconductor light-emitting device that emits red light.
본 개시에 따른 3족 질화물 반도체 발광소자 및 이를 제조하는 방법에 의하면, 다양한 파장을 가지는 복수의 광을 발광하는 3족 질화물 반도체 발광소자 및 이를 제조하는 방법을 제공한다.According to the present disclosure, a group III nitride semiconductor light-emitting device and a method for manufacturing the same are provided, which emits a plurality of lights having different wavelengths, and a method for manufacturing the same.
본 개시에 따른 3족 질화물 반도체 발광소자를 측정하는 방법에 의하면, 복수의 발광부를 가지는 발광소자의 최상층 발광부의 발광 측정을 용이하게 할 수 있게 된다.According to the method for measuring a III-nitride semiconductor light-emitting device according to the present disclosure, it is possible to easily measure light emission of the uppermost light-emitting portion of a light-emitting device having a plurality of light-emitting portions.
본 개시에 따른 3족 질화물 반도체 발광소자 및 이를 제조하는 방법에 의하면, 단일의 성장 기판 위에서 성장된 복수의 반도체 발광부를 이용해 백색광을 구현할 수 있게 된다.According to the III-nitride semiconductor light-emitting device and the method for manufacturing the same according to the present disclosure, white light can be realized by using a plurality of semiconductor light-emitting parts grown on a single growth substrate.
성장 기판(10), 버퍼 영역(20), n측 컨택 영역(30), 초격자 영역(31), 활성 영역(42), 전자 차단층(51), p측 컨택 영역(52), 전류 확산 전극(60), 제1 전극(70), 제2 전극(80)Growth substrate (10), buffer region (20), n-side contact region (30), superlattice region (31), active region (42), electron blocking layer (51), p-side contact region (52), current spreading electrode (60), first electrode (70), second electrode (80)
Claims (8)
제1 개구를 통해 제1 반도체 발광부를, 제1 개구보다 큰 제2 개구를 통해 제2 반도체 발광부를 선택성장하는 단계;로서, 제1 반도체 발광부가 청색을 발광하고, 제2 반도체 발광부가 반도체 발광소자가 백색을 발광하도록 청색과 보색관계인 청색보다 긴 파장의 빛을 발광하는, 선택성장하는 단계; 그리고,
제1 반도체 발광부 및 제2 반도체 발광부에 전원을 공급하도록 적어도 하나의 전극을 형성하는 단계;로서, 제1 반도체 발광부 및 제2 반도체 발광부 각각은 n측 컨택 영역, 활성 영역, p측 영역을 구비하며, 적어도 하나 전극은 제1 반도체 발광부 및 제2 반도체 발광부의 n측 영역에 전기적으로 연결되는 제1 전극과 제1 반도체 발광부 및 제2 반도체 발광부의 p측 영역에 전기적으로 연결되는 공통의 제2 전극을 구비하는, 적어도 하나의 전극을 형성하는 단계;를 포함하는, 3족 질화물 반도체 발광소자를 제조하는 방법.A method for manufacturing a group III nitride semiconductor light-emitting device,
A step of selectively growing a first semiconductor light-emitting portion through a first opening and a second semiconductor light-emitting portion through a second opening larger than the first opening; a step of selectively growing the first semiconductor light-emitting portion to emit blue light and the second semiconductor light-emitting portion to emit light of a wavelength longer than blue that is complementary to blue so that the semiconductor light-emitting element emits white light; and,
A method for manufacturing a III-nitride semiconductor light-emitting device, comprising: a step of forming at least one electrode to supply power to a first semiconductor light-emitting unit and a second semiconductor light-emitting unit; wherein each of the first semiconductor light-emitting unit and the second semiconductor light-emitting unit has an n-side contact region, an active region, and a p-side region, and at least one electrode has a first electrode electrically connected to the n-side region of the first semiconductor light-emitting unit and the second semiconductor light-emitting unit and a common second electrode electrically connected to the p-side region of the first semiconductor light-emitting unit and the second semiconductor light-emitting unit;
선택성장하는 단계에서, 선택성장은 하나의 성장 방지막을 통해 이루어지고,
반사막인 공통의 제2 전극이 하나의 성장 방지막 위에서 제1 반도체 발광부와 제2 반도체 발광부를 덮고 있는, 3족 질화물 반도체 발광소자를 제조하는 방법.In claim 1,
In the selective growth stage, selective growth is achieved through a growth barrier.
A method for manufacturing a group III nitride semiconductor light-emitting device, wherein a common second electrode, which is a reflective film, covers a first semiconductor light-emitting portion and a second semiconductor light-emitting portion on a single growth-preventing film.
선택성장하는 단계에서, 선택성장은 하나의 성장 방지막을 통해 이루어지고,
성장 방지막 위에 제1 반도체 발광부와 제2 반도체 발광부를 덮고 있는 전류 확산 전극이 형성되어 있고, 공통의 제2 전극이 전류 확산 전극 위에 형성되어 있는, 3족 질화물 반도체 발광소자를 제조하는 방법.
In claim 1,
In the selective growth stage, selective growth is achieved through a growth barrier.
A method for manufacturing a group III nitride semiconductor light-emitting device, wherein a current diffusion electrode covering a first semiconductor light-emitting portion and a second semiconductor light-emitting portion is formed on a growth-prevention film, and a common second electrode is formed on the current diffusion electrode.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020230079794A KR102806495B1 (en) | 2023-06-21 | 2023-06-21 | Method of manufacturing a iii-nitride semiconductor light emitting device |
| PCT/KR2023/016773 WO2024091031A1 (en) | 2022-10-27 | 2023-10-26 | Group iii nitride semiconductor light-emitting device |
| CN202380018005.4A CN118575287A (en) | 2022-10-27 | 2023-10-26 | Group III nitride semiconductor light-emitting element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020230079794A KR102806495B1 (en) | 2023-06-21 | 2023-06-21 | Method of manufacturing a iii-nitride semiconductor light emitting device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20240178068A KR20240178068A (en) | 2024-12-30 |
| KR102806495B1 true KR102806495B1 (en) | 2025-05-16 |
Family
ID=92465779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020230079794A Active KR102806495B1 (en) | 2022-10-27 | 2023-06-21 | Method of manufacturing a iii-nitride semiconductor light emitting device |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR102806495B1 (en) |
| CN (1) | CN118575287A (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101710159B1 (en) * | 2010-09-14 | 2017-03-08 | 삼성전자주식회사 | Group III nitride nanorod light emitting device and Manufacturing method for the same |
| US11005004B2 (en) * | 2017-10-20 | 2021-05-11 | Korea Advanced Institute Of Science And Technology | Micro light emitting diode (LED) structure, method for manufacturing the same and display including the same |
-
2023
- 2023-06-21 KR KR1020230079794A patent/KR102806495B1/en active Active
- 2023-10-26 CN CN202380018005.4A patent/CN118575287A/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR20240178068A (en) | 2024-12-30 |
| CN118575287A (en) | 2024-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100432762B1 (en) | Semiconductor laser and method of manufacturing the same | |
| JP3374737B2 (en) | Nitride semiconductor device | |
| JP4234101B2 (en) | Gallium nitride compound semiconductor device | |
| CN100359707C (en) | GaN-based light-emitting devices | |
| US20040056258A1 (en) | Multi-wavelength luminous element | |
| EP1791189B1 (en) | Semiconductor device and method of semiconductor device fabrication | |
| KR101611412B1 (en) | Light emitting device | |
| JPH11340580A (en) | Semiconductor laser, semiconductor light emitting device, and method of manufacturing the same | |
| US20030209717A1 (en) | Semiconductor light-emitting element and method of fabrication thereof | |
| KR100380536B1 (en) | III-Nitride compound semiconductor light emitting device having a tunnel junction structure | |
| KR20130141945A (en) | Light emitting device having electron blocking layer | |
| KR100330228B1 (en) | GaN-based Semiconductor Light Emitting Devices of Quantum Well Electronic Structures Resonating with Two-dimensional Electron Gas | |
| US8222655B2 (en) | Semiconductor light-emitting device and process for producing the same | |
| KR102806495B1 (en) | Method of manufacturing a iii-nitride semiconductor light emitting device | |
| KR102771135B1 (en) | Method of measuring a iii-nitride semiconductor light emitting device | |
| JP2004071885A (en) | Semiconductor light emitting element | |
| US20220367754A1 (en) | Monolithic color-tunable light emitting diodes and methods thereof | |
| KR20240178067A (en) | Iii-nitride semiconductor light emitting device and method of manufacturing the same | |
| KR20220164268A (en) | Method of manufacturing a iii-nitride semiconductor light emitting structure | |
| Shih et al. | Design of GaN-based multicolor tunnel-junction light-emitting diodes | |
| KR102814632B1 (en) | Iii-nitride semiconductor light emitting device and method of emitting red light using the same | |
| KR20240114239A (en) | Iii-nitride semiconductor light emitting device and method of manufacturing the same | |
| Oh et al. | Realization of broad-spectrum using chirped multi-quantum well structures in AlGaInP-based light-emitting diodes | |
| KR20240059185A (en) | Method of manufacturing a iii-nitride semiconductor light emitting structure | |
| JP2006324690A (en) | Semiconductor laser, semiconductor light emitting device, and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20230621 |
|
| PA0201 | Request for examination |
Patent event code: PA02011R01I Patent event date: 20230621 Comment text: Patent Application |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20250205 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20250501 |
|
| PG1601 | Publication of registration |