KR102828608B1 - Vertical Hall sensor and its manufacturing method - Google Patents
Vertical Hall sensor and its manufacturing method Download PDFInfo
- Publication number
- KR102828608B1 KR102828608B1 KR1020240085701A KR20240085701A KR102828608B1 KR 102828608 B1 KR102828608 B1 KR 102828608B1 KR 1020240085701 A KR1020240085701 A KR 1020240085701A KR 20240085701 A KR20240085701 A KR 20240085701A KR 102828608 B1 KR102828608 B1 KR 102828608B1
- Authority
- KR
- South Korea
- Prior art keywords
- hall
- metal line
- drain
- source
- gate stack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/101—Semiconductor Hall-effect devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
- G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
- G01R15/20—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices
- G01R15/202—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices using Hall-effect devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/10—Measuring sum, difference or ratio
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
- G01R33/07—Hall effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/80—Constructional details
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Hall/Mr Elements (AREA)
Abstract
본 발명의 일 실시예에 따른 수직구조의 홀 센서는 수직형 게이트 스택과, 상기 수직형 게이트 스택의 양 영역에서 수직 방향(orthogonal direction)으로 배치되고 전압 채널을 형 성하여 상기 수직형 게이트 스택에 전류 채널을 생성하는 소스 및 드레인과, 상기 수직형 게이트 스택의 양 영역 사이에 나란하게 배치되는 전압차를 생성하는 제1 및 제2 홀 단자들을 포함하는 것을 특징으로 한다.A vertical-structured Hall sensor according to one embodiment of the present invention is characterized by including a vertical gate stack, a source and a drain which are arranged in an orthogonal direction in both regions of the vertical gate stack and form a voltage channel to generate a current channel in the vertical gate stack, and first and second Hall terminals which are arranged in parallel between the two regions of the vertical gate stack and generate a voltage difference.
Description
본 발명은 수직구조의 홀 센서 및 그 제조 방법에 관한 것으로, 보다 상세하게는 수직형 소자 제작 시 소스 및 드레인 사이에 홀 전압을 측정할 수 있는 메탈 라인을 추가로 증착함으로써, 수직형 소자에서의 홀 측정이 가능하도록 한 수직구조의 홀 센서 및 그 제조 방법에 관한 것이다. The present invention relates to a vertical-structured Hall sensor and a method for manufacturing the same, and more particularly, to a vertical-structured Hall sensor and a method for manufacturing the same, which enable Hall measurement in a vertical device by additionally depositing a metal line capable of measuring Hall voltage between a source and a drain when manufacturing a vertical device.
수직구조 3단자 메모리 소자들의 홀 측정을 위한 홀 바 구조 및 증착 방법은 저항변화 메모리, 시냅스 트랜지스터, 딥러닝 가속기 및 3D 낸드 메모리, 뉴로모픽 컴퓨팅과 깊은 연관이 있다. The Hall bar structure and deposition method for Hall measurement of vertical three-terminal memory devices are deeply related to resistive change memory, synaptic transistors, deep learning accelerators, 3D NAND memory, and neuromorphic computing.
홀 측정(Hall measurement)은 전기와 자기의 상호작용을 이용해 물질의 전기적 특성을 측정하는 방법 중 하나로, 반도체뿐만 아니라 태양 전지를 포함한 여러 분야에서 어떤 소자나 박막의 전기적 특성을 측정하는 기본적인 측정이다.Hall measurement is one of the methods for measuring the electrical properties of a material using the interaction between electricity and magnetism. It is a basic measurement for measuring the electrical properties of a device or thin film in various fields including not only semiconductors but also solar cells.
홀 측정을 위해서는 기본적으로 총 4개의 바를 가진 평면형 홀 바 구조가 필요하다. 기존의 평면형 홀 바 구조의 특성 상 각 터미널(terminal)에 메탈 전극을 증착하기 위해서는 최소 수 백 마이크로 크기의 가로 및 세로 길이를 확보해야했다. 그러나 소자가 소형화되면서 평면형 소자에서 수직형 소자로 소자의 구조 트렌드가 변화하였고, 이에 따라 수 나노 크기의 소자의 특성을 분석하거나 제어할 필요성이 대두되었다. In order to perform Hall measurement, a planar Hall bar structure with a total of four bars is basically required. Due to the characteristics of the existing planar Hall bar structure, in order to deposit metal electrodes on each terminal, a width and height of at least several hundred micrometers had to be secured. However, as devices became smaller, the structural trend of devices changed from planar devices to vertical devices, and accordingly, the need to analyze or control the characteristics of devices of several nanometers in size arose.
그러나 아직까지 수직형 소자를 구성하는 박막의 물성을 분석할 수 있는 홀 측정 방법에 대해 논의된 적이 없으며, 기존의 수 백 마이크로 크기의 평면형 소자의 분석만으로는 수 나노 크기의 소자의 물성을 예측 및 조절하기가 매우 어렵다는 문제가 있다. However, there has been no discussion on a Hall measurement method that can analyze the properties of thin films that constitute vertical devices, and there is a problem that it is very difficult to predict and control the properties of devices that are several nanometers in size by only analyzing existing planar devices that are several hundred micrometers in size.
본 발명의 일 실시예는 소스 및 드레인 전극 사이에 메탈 라인을 추가 배치하여 홀 바 구조에서 소스 및 드레인 전극을 제외하고 필요한 2개의 단자(terminal)를 가지는 형태의 홀 바 구조로써, 이러한 구조의 수직형 홀 바 구조에서는 소스 및 드레인 전극으로의 전압을 가해 채널로 전류가 흐르도록 함과 동시에 소스 및 드레인 전극과 수직한 방향으로 자기장을 가해주고, 소스 및 드레인 전극 사이 위치한 금속 층에 포함된 2개의 금속 전극 사이 전압을 측정함으로써 홀 신호를 측정할 수 있는 수직구조의 홀 센서 및 그 제조 방법을 제공하고자 한다.One embodiment of the present invention provides a Hall bar structure having two terminals required except for the source and drain electrodes in a Hall bar structure by additionally arranging a metal line between the source and drain electrodes, wherein in a vertical Hall bar structure of this structure, a voltage is applied to the source and drain electrodes to cause current to flow through a channel, and a magnetic field is applied in a direction perpendicular to the source and drain electrodes, and a Hall sensor having a vertical structure and a method for manufacturing the same are capable of measuring a Hall signal by measuring the voltage between two metal electrodes included in a metal layer located between the source and drain electrodes.
본 발명의 일 실시예에 따른 수직형 게이트 스택과, 상기 수직형 게이트 스택의 양 영역에서 수직 방향(orthogonal direction)으로 배치되고 전압 채널을 형성하여 상기 수직형 게이트 스택에 전류 채널을 생성하는 소스 및 드레인과, 상기 수직형 게이트 스택의 양 영역 사이에 나란하게 배치되며 전압차를 생성하는 제1 및 제2 홀 단자들을 포함한다. According to one embodiment of the present invention, a vertical gate stack comprises: a source and a drain arranged in an orthogonal direction in both regions of the vertical gate stack to form a voltage channel and generate a current channel in the vertical gate stack; and first and second hole terminals arranged in parallel between both regions of the vertical gate stack to generate a voltage difference.
상기 소스, 드레인, 제1 홀 단자 및 제2 홀 단자는 메탈 라인으로 형성되며, 상기 메탈 라인들은 W, Pt, Ti, Au, Ti, Mo 및 이들의 조합 중 선택된 어느 하나의 금속 물질로 구성된 것을 특징으로 한다.The above source, drain, first hole terminal and second hole terminal are formed of metal lines, and the metal lines are characterized in that they are composed of any one metal material selected from W, Pt, Ti, Au, Ti, Mo and combinations thereof.
상기 소스 및 드레인은 서로 교차되는 방향을 따라 연장된 라인 형태로 형성되며, 상기 제1 홀 단자 및 제2 홀 단자는 상기 드레인과 평행한 방향을 따라 연장된 라인 형태로 형성되는 것을 특징으로 한다.The above source and drain are formed in a line shape extending along a direction intersecting each other, and the first hole terminal and the second hole terminal are formed in a line shape extending along a direction parallel to the drain.
상기 수직형 게이트 스택은 드레인과 소스가 교차되는 부분을 관통하여 형성되며, 상기 수직형 게이트 스택은 채널으로 둘러싸여 있는 것을 특징으로 한다.The above vertical gate stack is formed through a portion where the drain and the source intersect, and the vertical gate stack is characterized by being surrounded by a channel.
상기 채널 및 수직형 게이트 스택 하부의 일정 영역은 상기 드레인과 접촉되고, 상기 채널 및 수직형 게이트 스택 상부의 일정 영역은 상기 소스와 접촉되는 것을 특징으로 한다. A predetermined region below the channel and the vertical gate stack is in contact with the drain, and a predetermined region above the channel and the vertical gate stack is in contact with the source.
상기 제1 홀 단자 및 제2 홀 단자는 소스 및 드레인 사이에 위치하며, 채널의 중간 영역 일부와 접촉된 것을 특징으로 한다.The above first hole terminal and second hole terminal are positioned between the source and the drain, and are characterized in that they are in contact with a part of the middle region of the channel.
제1 홀 단자, 제2 홀 단자, 소스 메탈 라인, 드레인 메탈 라인은 서로 절연막을 통해 각각 전기적으로 분리된 것을 특징으로 한다.The first hole terminal, the second hole terminal, the source metal line, and the drain metal line are characterized in that they are electrically separated from each other through an insulating film.
상기 소스 및 드레인 양단에 전압을 인가하여 전류가 흐르도록 하고, 상기 소스 및 드레인과 평행한 방향으로 자기장을 가하면서 제1 홀 단자 및 제2 홀단자에서의 전압 차이를 측정하여 홀 신호 측정(RH)을 진행하는 것을 특징으로 한다. It is characterized in that a Hall signal measurement (R H ) is performed by applying a voltage to both the source and drain terminals to cause current to flow, and measuring the voltage difference between the first Hall terminal and the second Hall terminal while applying a magnetic field in a direction parallel to the source and drain.
상기 소스 및 드레인 양단에는 0.1 내지 5V의 전압을 인가할 수 있으며, 상기 자기장은 AC 자기장으로, 자기장의 세기를 주기적으로 변화시키면서 홀 측정을 진행하는 것을 특징으로 한다.A voltage of 0.1 to 5 V can be applied to both the source and drain, and the magnetic field is an AC magnetic field, and the Hall measurement is performed while periodically changing the strength of the magnetic field.
상기 홀 신호 측정을 통해 캐리어 타입, 캐리어 밀도(농도), 캐리어 이동도 등을 계산할 수 있는 것을 특징으로 한다.It is characterized in that the carrier type, carrier density (concentration), carrier mobility, etc. can be calculated through the above Hall signal measurement.
한편, 본 발명의 일 실시예에 따른 수직구조의 홀 센서 제조 방법은 반도체 기판 상부에 드레인 메탈 라인을 형성하는 단계와, 상기 드레인 메탈 라인을 포함하는 상기 반도체 기판 전체 상부에 제1 절연막을 형성하는 단계와, 상기 제1 절연막 상부에 수직형 게이트 스택 예정 영역을 사이에 두고 나란하게 배치되는 홀 단자 메탈 라인을 형성하는 단계와, 상기 메탈 라인을 포함하는 전체 상부에 제2 절연막을 증착하고, 상기 2 절연막 상부에 상기 드레인 메탈 라인과 교차하는 방향으로 연장된 소스 메탈 라인을 형성하는 단계와, 상기 소스 메탈 라인과 드레인 메탈 라인이 교차되는 부분에 게이트 스택용 홀을 형성하는 단계와, 상기 홀 내부에 채널과 수직형 게이트 스택을 형성하는 단계를 포함하는 것을 특징으로 한다.Meanwhile, a method for manufacturing a vertical-structured Hall sensor according to an embodiment of the present invention is characterized by including the steps of forming a drain metal line on an upper portion of a semiconductor substrate, forming a first insulating film over an entire upper portion of the semiconductor substrate including the drain metal line, forming a Hall terminal metal line arranged in parallel with a vertical gate stack planned region interposed therebetween over the first insulating film, depositing a second insulating film over the entire upper portion including the metal line and forming a source metal line extending in a direction intersecting the drain metal line over the second insulating film, forming a hole for a gate stack at a portion where the source metal line and the drain metal line intersect, and forming a channel and a vertical gate stack inside the hole.
상기 소스 메탈 라인, 드레인 메탈 라인 및 홀 단자 메탈 라인은 W, Pt, Ti, Au, Ti, Mo 및 이들의 조합 중 선택된 어느 하나의 금속 물질로 구성된 것을 특징으로 한다.The above source metal line, drain metal line, and hole terminal metal line are characterized in that they are composed of any one metal material selected from W, Pt, Ti, Au, Ti, Mo, and combinations thereof.
개시된 기술은 다음의 효과를 가질 수 있다. 다만, 특정 실시예가 다음의 효과를 전부 포함하여야 한다거나 다음의 효과만을 포함하여야 한다는 의미는 아니므로, 개시된 기술의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.The disclosed technology may have the following effects. However, this does not mean that a specific embodiment must include all or only the following effects, and thus the scope of the disclosed technology should not be construed as being limited thereby.
본 발명의 실시예에 따른 수직구조의 홀 센서 및 그 제조 방법은 소스 및 드레인 전극 사이에 메탈 라인을 추가 배치하여 홀 바 구조에서 소스 및 드레인 전극을 제외하고 필요한 2개의 단자(terminal)을 가지는 형태의 홀 바 구조로써, 이러한 구조의 수직형 홀 바 구조에서는 소스 및 드레인 전극으로의 전압을 가해 채널로 전류가 흐르도록 함과 동시에 소스 및 드레인 전극과 수직한 방향으로 자기장을 가해주고, 소스 및 드레인 전극 사이 위치한 메탈 라인에 정의된 2개의 홀 단자 사이 전압을 측정함으로써 홀 신호를 측정할 수 있는 효과가 있다.A vertical-structured Hall sensor and a manufacturing method thereof according to an embodiment of the present invention are a Hall bar structure having two terminals required excluding the source and drain electrodes in a Hall bar structure by additionally arranging a metal line between source and drain electrodes, and in a vertical Hall bar structure of this structure, a voltage is applied to the source and drain electrodes to cause current to flow into a channel, and at the same time, a magnetic field is applied in a direction perpendicular to the source and drain electrodes, and a voltage is measured between two Hall terminals defined in the metal line located between the source and drain electrodes, thereby having the effect of measuring a Hall signal.
도 1은 본 발명의 일 실시예에 따른 홀 바(Hall bar) 구조를 도시한 도면이다.
도 2는 본 발명의 일시시예에 따른 수직구조의 홀 센서를 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 수직구조의 홀 센서 제조 방법을 설명하기 위한 도면이다. FIG. 1 is a drawing illustrating a Hall bar structure according to one embodiment of the present invention.
FIG. 2 is a drawing illustrating a vertical structure Hall sensor according to a temporary embodiment of the present invention.
FIG. 3 is a drawing for explaining a method for manufacturing a vertical structure Hall sensor according to one embodiment of the present invention.
본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다. 또한, 본 발명에서 제시된 목적 또는 효과는 특정 실시예가 이를 전부 포함하여야 한다거나 그러한 효과만을 포함하여야 한다는 의미는 아니므로, 본 발명의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.The description of the present invention is only an embodiment for structural and functional explanation, so the scope of the rights of the present invention should not be construed as being limited by the embodiments described in the text. That is, since the embodiments can be variously modified and can have various forms, the scope of the rights of the present invention should be understood to include equivalents that can realize the technical idea. In addition, the purpose or effect presented in the present invention does not mean that a specific embodiment must include all of them or only such effects, so the scope of the rights of the present invention should not be understood as being limited thereby.
한편, 본 출원에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.Meanwhile, the meanings of the terms described in this application should be understood as follows.
"제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.Terms such as "first", "second", etc. are intended to distinguish one component from another, and the scope of the rights should not be limited by these terms. For example, the first component may be referred to as the second component, and similarly, the second component may also be referred to as the first component.
어떤 구성요소가 다른 구성요소에 "연결되어"있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결될 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어"있다고 언급된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.When it is said that a component is "connected" to another component, it should be understood that it may be directly connected to that other component, but there may also be other components in between. On the other hand, when it is said that a component is "directly connected" to another component, it should be understood that there are no other components in between. Meanwhile, other expressions that describe the relationship between components, such as "between" and "directly between" or "adjacent to" and "directly adjacent to", should be interpreted similarly.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다"또는 "가지다" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.A singular expression should be understood to include the plural expression unless the context clearly indicates otherwise, and terms such as "comprises" or "have" should be understood to specify the presence of a feature, number, step, operation, component, part, or combination thereof, but not to exclude the possibility of the presence or addition of one or more other features, numbers, steps, operations, components, parts, or combinations thereof.
각 단계들에 있어 식별부호(예를 들어, a, b, c 등)는 설명의 편의를 위하여 사용되는 것으로 식별부호는 각 단계들의 순서를 설명하는 것이 아니며, 각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않는 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.In each step, the identifiers (e.g., a, b, c, etc.) are used for convenience of explanation and do not describe the order of each step, and each step may occur in a different order than stated unless the context clearly indicates a specific order. That is, each step may occur in the same order as stated, may be performed substantially simultaneously, or may be performed in the opposite order.
본 발명은 컴퓨터가 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현될 수 있고, 컴퓨터가 읽을 수 있는 기록 매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록 장치를 포함한다. 컴퓨터가 읽을 수 있는 기록 매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장 장치 등이 있다. 또한, 컴퓨터가 읽을 수 있는 기록 매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산 방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.The present invention can be implemented as a computer-readable code on a computer-readable recording medium, and the computer-readable recording medium includes all kinds of recording devices that store data that can be read by a computer system. Examples of the computer-readable recording medium include ROM, RAM, CD-ROM, magnetic tape, floppy disk, optical data storage device, etc. In addition, the computer-readable recording medium can be distributed over network-connected computer systems, so that the computer-readable code can be stored and executed in a distributed manner.
여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.All terms used herein, unless otherwise defined, have the same meaning as commonly understood by a person of ordinary skill in the art to which the present invention belongs. Terms defined in commonly used dictionaries should be interpreted as having a meaning consistent with the contextual meaning of the relevant art, and shall not be interpreted as having an ideal or overly formal meaning unless explicitly defined in this application.
이하 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 이하 도면상의 동일한 구성 요소에 대하여는 동일한 참조 부호를 사용하고, 동일한 구성 요소에 대해서 중복된 설명은 생략한다.Hereinafter, with reference to the attached drawings, a preferred embodiment of the present invention will be described in more detail. The same reference numerals are used for the same components in the drawings, and duplicate descriptions of the same components are omitted.
일반적인 수직구조의 3단자 메모리 소자의 홀 측정을 위한 홀 바 구조는, 반도체 기판 및 기판 상부에 구비되며, 내부에 일정 크기 및 모양의 홀(hole)을 포함하는 수직으로 된 기둥 형태의 채널 및 게이트 스택을 포함한다. 드레인 전극은 채널 영역 하부의 일정 영역과 접촉하고, 소스 전극은 채널 영역 상부의 일정 영역과 접촉하도록 하며 소스 및 드레인 전극은 일정한 거리를 두고 서로 분리되어 있는 것이 특징이다. 기본적인 수직 구조의 소자들은 소스 및 드레인 전극 사이를 절연막(interlayer dielectric)으로 분리함으로써 소스 및 드레인 사이의 쇼트를 방지한다. A Hall bar structure for Hall measurement of a typical vertically structured three-terminal memory device includes a semiconductor substrate and a vertical pillar-shaped channel and gate stack provided on the upper portion of the substrate, which includes a hole of a certain size and shape therein. The drain electrode is in contact with a certain region below the channel region, the source electrode is in contact with a certain region above the channel region, and the source and drain electrodes are separated from each other by a certain distance. Basic vertically structured devices prevent short circuits between the source and drain by separating the source and drain electrodes with an interlayer dielectric.
도 1은 본 발명의 일 실시예에 따른 홀 바(Hall bar) 구조를 도시한 것이다. FIG. 1 illustrates a Hall bar structure according to one embodiment of the present invention.
도 1을 참조하면, 소스(Source) 및 드레인(Drain) 양단에 전압을 가하여 전류가 흐르도록 하고, 소스 및 드레인과 평행한 방향으로 자기장을 가하면서 제1 홀 단자 및 제2 홀 단자에서의 전압 차이를 측정하여 홀 신호 측정(RH)을 진행한다. 이때, 소스 및 드레인 양단에는 0.1 내지 5V의 전압을 인가할 수 있다. 또한, 가해지는 자기장은 AC 자기장으로, 자기장의 세기를 주기적으로 변화시키면서 홀 측정을 진행하게 된다. Referring to Fig. 1, a voltage is applied to both ends of the source and the drain to cause current to flow, and a magnetic field is applied in a direction parallel to the source and the drain, and the voltage difference between the first Hall terminal and the second Hall terminal is measured to perform Hall signal measurement (R H ). At this time, a voltage of 0.1 to 5 V can be applied to both ends of the source and the drain. In addition, the applied magnetic field is an AC magnetic field, and the Hall measurement is performed while periodically changing the strength of the magnetic field.
소스 및 드레인 사이의 전류가 흐르면서 이동하는 전자나 정공 등 캐리어는 홀 효과에 의해 전류 및 자기장의 방향과 수직 방향으로 힘을 받으면서 제1 홀 단자 또는 제2 홀 단자 중 한 방향으로 캐리어 밀도가 치우치게 된다. 이로써 홀 신호 측정을 통해 캐리어 타입, 캐리어 밀도(농도), 캐리어 이동도 등의 정보를 얻을 수 있게 되는 것이다. As current flows between the source and drain, carriers such as electrons and holes move and are subject to a force in a direction perpendicular to the direction of the current and magnetic field due to the Hall effect, causing the carrier density to be biased toward either the first Hall terminal or the second Hall terminal. This makes it possible to obtain information such as carrier type, carrier density (concentration), and carrier mobility through Hall signal measurement.
도 2는 본 발명의 일시시예에 따른 수직구조의 홀 센서를 도시한 것이다.FIG. 2 illustrates a vertical structure Hall sensor according to a temporary embodiment of the present invention.
도 2를 참조하면, 수직구조의 홀 센서는 수직형 게이트 스택(200), 수직형 게이트 스택(200)의 상단부 및 하단부에 배치되는 소스 메탈 라인(220) 및 드레인 메탈 라인(230)과 수직형 게이트 스택(200) 양측에 배치되는 제1 홀 단자(240) 및 제2 홀 단자(250)로 구성될 수 있다.Referring to FIG. 2, a vertical structure Hall sensor may be composed of a vertical gate stack (200), a source metal line (220) and a drain metal line (230) arranged at the upper and lower portions of the vertical gate stack (200), and a first Hall terminal (240) and a second Hall terminal (250) arranged at both sides of the vertical gate stack (200).
먼저, 드레인 메탈 라인(230)은 제1 방향을 따라 연장된 라인 형태로 형성될 수 있다. 또한, 소스 메탈 라인(220)은 드레인 메탈 라인(230)과 수직 방향을 따라 일정 간격 이격되며, 드레인 메탈 라인(230)과 교차하는 제2 방향을 따라 연장된 라인 형태로 형성될 수 있다. 드레인 메탈 라인(230)과 소스 메탈 라인(220)은 절연막을 사이에 두고 상하부에 배치된다. First, the drain metal line (230) may be formed in a line shape extending along a first direction. In addition, the source metal line (220) may be formed in a line shape extending along a second direction intersecting the drain metal line (230) and spaced apart from the drain metal line (230) at a certain interval along a direction perpendicular to the drain metal line (230). The drain metal line (230) and the source metal line (220) are arranged at the upper and lower portions with an insulating film interposed therebetween.
수직형 게이트 스택(200)은 드레인 메탈 라인(230)과 소스 메탈 라인(220)이 교차되는 부분을 관통하여 형성되며, 수직형 게이트 스택(200)의 외부에는 일정 두께의 채널(210)이 구비된다. 이때, 채널(210) 및 수직형 게이트 스택(200) 하부의 일정 영역은 드레인 메탈 라인(230)과 접촉되고, 채널(210) 및 수직형 게이트 스택(200) 상부의 일정 영역은 소스 메탈 라인(220)과 접촉되어 있다. 이러한 소스 메탈 라인(220) 및 드레인 메탈 라인(230)은 수직형 게이트 스택(200)에 전류 채널을 생성할 수 있다.A vertical gate stack (200) is formed by penetrating a portion where a drain metal line (230) and a source metal line (220) intersect, and a channel (210) of a predetermined thickness is provided on the outside of the vertical gate stack (200). At this time, a predetermined area below the channel (210) and the vertical gate stack (200) is in contact with the drain metal line (230), and a predetermined area above the channel (210) and the vertical gate stack (200) is in contact with the source metal line (220). The source metal line (220) and the drain metal line (230) can create a current channel in the vertical gate stack (200).
그리고, 수직형 게이트 스택(200)의 양 영역에는 수직형 게이트 스택(200)을 사이에 두고 나란하게 배치되는 메탈 라인이 배치된다. 소스 메탈 라인와 드레인 메탈 라인 사이에 위치한 2개의 메탈 라인은 홀 전압, 신호를 측정하기 위한 단자(terminal)로 각각 제1 홀 단자(240)및 제2 홀 단자(250)로 정의할 수 있으며, 채널(210)의 중간 영역의 일부와 접촉되어 있다. 제1 홀 단자(240), 제2 홀 단자(250), 소스 메탈 라인(220), 드레인 메탈 라인(230)은 서로 절연막을 통해 각각 전기적으로 분리되어 있으며, 모든 메탈 라인들은 W, Pt, Ti, Au, Ti, Mo 및 이들의 조합 중 선택된 어느 하나의 금속 물질로 구성될 수 있다. And, metal lines are arranged in parallel with the vertical gate stack (200) in between on both areas of the vertical gate stack (200). The two metal lines positioned between the source metal line and the drain metal line are terminals for measuring a Hall voltage and a signal, and can be defined as a first Hall terminal (240) and a second Hall terminal (250), respectively, and are in contact with a part of the middle area of the channel (210). The first Hall terminal (240), the second Hall terminal (250), the source metal line (220), and the drain metal line (230) are electrically separated from each other through an insulating film, and all the metal lines can be composed of any one metal material selected from among W, Pt, Ti, Au, Ti, Mo, and a combination thereof.
도 2에서 A화살표 방향을 따라 소스 메탈 라인(220) 및 드레인 메탈 라인(230)으로의 전압(Voltage)에 의한 전류(current)가 흐르게 되고, B화살표 방향을 따라 자기장(Magnetic)을 가하게 되면 홀 법칙에 의해 채널 영역 속의 캐리어가 이동하는 과정에서 AC 자기장의 영향을 받아 제1 홀 단자(240)와 제2 홀 단자(250) 중 특정 방향으로 홀 효과를 받아 캐리어가 치우치게 되면서 전압 차이가 발생하게 된다. 이렇게 발생한 홀 신호를 제1 홀 단자(240)와 제2 홀 단자(250) (Hall terminal 1, 2)에서 측정함으로써 채널 박막 속 캐리어 밀도 및 이동도를 수식을 통해 계산할 수 있고, 수직구조 3단자 메모리 소자의 특정 박막의 물성에 대한 분석이 가능하게 된다. 본 발명에서는 홀(Hole)의 크기 및 깊이를 조절함으로써 길이 및 너비 비율 조절이 가능하다. In FIG. 2, a current flows due to a voltage to the source metal line (220) and the drain metal line (230) along the direction of the arrow A, and when a magnetic field is applied along the direction of the arrow B, the carriers in the channel region move according to Hall's law, and the carriers are biased toward a specific direction among the first Hall terminal (240) and the second Hall terminal (250) due to the influence of the AC magnetic field, thereby generating a voltage difference. By measuring the Hall signals generated in this way at the first Hall terminal (240) and the second Hall terminal (250) (Hall terminal 1, 2), the carrier density and mobility in the channel thin film can be calculated using a formula, and the properties of a specific thin film of a vertical structure three-terminal memory device can be analyzed. In the present invention, the length and width ratio can be controlled by controlling the size and depth of the hole.
도 3a 내지 도 3i는 본 발명의 일 실시예에 따른 수직구조의 홀 센서 제조 방법을 설명하기 위한 도면으로, (i)은 단면도, (ii)는 평면도를 도시한 것이다. FIGS. 3a to 3i are drawings for explaining a method for manufacturing a vertical structure Hall sensor according to one embodiment of the present invention, wherein (i) is a cross-sectional view and (ii) is a plan view.
먼저, 도 3a 및 도 3b를 참조하면, 반도체 기판(300) 상부에 드레인 메탈 라인(310)을 형성한다. 드레인 메탈 라인(310)은 알루미늄, 구리, 니켈, 철, 크롬, 티타늄, 아연, 납, 금, 은, 텅스텐 물질 중 어느 하나의 물질로 선택되는 적어도 하나의 금속 재료를 포함할 수 있다. First, referring to FIGS. 3A and 3B, a drain metal line (310) is formed on an upper portion of a semiconductor substrate (300). The drain metal line (310) may include at least one metal material selected from among aluminum, copper, nickel, iron, chromium, titanium, zinc, lead, gold, silver, and tungsten.
도 3c를 참조하면, 드레인 메탈 라인(310)을 포함하는 반도체 기판(300) 전체 상부에 절연막(320)을 형성한다. 여기서 절연막(320)은 채널 이외의 물질층을 의미하므로 반드시 절연막만으로 한정하지 않는다. Referring to FIG. 3c, an insulating film (320) is formed over the entire upper portion of a semiconductor substrate (300) including a drain metal line (310). Here, the insulating film (320) means a material layer other than a channel, and is therefore not necessarily limited to the insulating film alone.
도 3d를 참조하면, 절연막(320) 상부에 홀 단자에 해당하는 메탈 라인(330)을 증착한다. 메탈 라인(330)은 드레인 메탈 라인(310)과 평행한 방향으로 연장된 라인 형태로 형성할 수 있으며, 두 개의 메탈 라인(330)이 수직형 게이트 스택 예정 영역을 사이에 두고 나란하게 배치되도록 한다. Referring to FIG. 3d, a metal line (330) corresponding to a hole terminal is deposited on the upper portion of the insulating film (320). The metal line (330) can be formed in a line shape extending in a direction parallel to the drain metal line (310), and two metal lines (330) are arranged in parallel with a vertical gate stack expected area in between.
도 3e 및 도 3f를 참조하면, 메탈 라인(330)을 포함하는 전체 상부에 절연막(340)을 증착하고, 절연막(340) 상부에 소스 메탈 라인(350)을 형성한다. 소스 메탈 라인(350)은 드레인 메탈 라인(310)과 교차되는 방향으로 연장된 라인 형태로 형성할 수 있다.Referring to FIGS. 3E and 3F, an insulating film (340) is deposited over the entire upper portion including the metal line (330), and a source metal line (350) is formed over the insulating film (340). The source metal line (350) can be formed in a line shape extending in a direction intersecting the drain metal line (310).
도 3g를 참조하면, 소스 메탈 라인(350)과 드레인 메탈 라인(340)이 교차되는 부분에 수직형 게이트 스택을 정의하는 홀(360)을 형성한다. 이때, 홀(360)의 형성은 소스 메탈 라인(350), 절연막(340), 홀 단자 메탈 라인(330), 절연막(320) 및 드레인 메탈 라인(310)을 순차적으로 식각하여 형성할 수 있으며, 홀(360) 저부에 반도체 기판(300)이 노출될때까지 식각을 진행할 수 있다. Referring to FIG. 3g, a hole (360) defining a vertical gate stack is formed at a portion where a source metal line (350) and a drain metal line (340) intersect. At this time, the hole (360) can be formed by sequentially etching the source metal line (350), the insulating film (340), the hole terminal metal line (330), the insulating film (320), and the drain metal line (310), and the etching can be performed until the semiconductor substrate (300) is exposed at the bottom of the hole (360).
도 3h를 참조하면, 홀(360) 내부에 일정 두께의 채널물질(370)을 증착하고, 채널 물질(370)이 증착된 홀(360) 내부에 게이트 물질(380)을 매립한 후 평탄화 공정을 진행하여 채널과 수직형 게이트 스택을 형성한다. 이때, 홀(360)의 하부면 및 내측면에 일정 두께의 채널 물질을 형성하기 위해 스퍼터링, Thermal ALD, PEALD의 원자층 증착 방식을 이용하여 증착하는 것이 바람직하다. Referring to FIG. 3h, a channel material (370) of a certain thickness is deposited inside a hole (360), a gate material (380) is buried inside the hole (360) where the channel material (370) is deposited, and then a planarization process is performed to form a channel and a vertical gate stack. At this time, it is preferable to deposit using an atomic layer deposition method such as sputtering, thermal ALD, or PEALD to form a channel material of a certain thickness on the lower surface and inner surface of the hole (360).
채널 물질(370)은 금속 산화물을 포함하며, 예컨대, WO3, TiO2, ZrO2, ZnO, PCMO 등으로 형성될 수 있다. 게이트 물질(380)은 전해질층, 이온 저장층 및 게이트 전극을 포함할 수 있다. 예컨대, 게이트 전극은 금속막 및 배리어 금속막으로 구성될 수 있고, 배리어 금속막은 산화하프늄(HfO2), 티타늄질화물, 탄탈늄질화물, 텅스텐질화물, 하프늄질화물, 및 지르코늄질화물등으로 이루어질 수 있으며, 금속막은 텅스텐, 구리, 하프늄, 지르코늄, 티타늄, 탄탈륨, 알루미늄, 루테늄, 팔라듐, 백금, 코발트, 니켈 및 도전성 금속 질화물들 중에서 선택된 어느 하나 또는 이들의 조합으로 이루어질 수 있다.The channel material (370) includes a metal oxide and may be formed of, for example, WO3, TiO2, ZrO2, ZnO, PCMO, etc. The gate material (380) may include an electrolyte layer, an ion storage layer, and a gate electrode. For example, the gate electrode may be composed of a metal film and a barrier metal film, and the barrier metal film may be formed of, for example, hafnium oxide ( HfO2 ), titanium nitride, tantalum nitride, tungsten nitride, hafnium nitride, and zirconium nitride, and the metal film may be formed of, or a combination of, one selected from among tungsten, copper, hafnium, zirconium, titanium, tantalum, aluminum, ruthenium, palladium, platinum, cobalt, nickel, and conductive metal nitrides.
도 3i를 참조하면, 전체 상부에 절연막(390)을 증착하여 수직구조의 3단자 메모리 소자의 홀 바 구조를 형성할 수 있다. Referring to FIG. 3i, an insulating film (390) can be deposited over the entire upper portion to form a Hall bar structure of a three-terminal memory element having a vertical structure.
상술한 바와 같이 본 발명의 일 실시예에 따른 수직 구조의 홀 센서는 소스 메탈 라인 및 드레인 메탈 라인 사이에 메탈 라인을 추가 증착하여 홀바 구조에서 소스 메탈 라인 및 드레인 메탈 라인을 제외하고 필요한 2개의 홀 단자를 가지는 형태의 홀 바 구조이다. 이러한 수직 구조의 홀 센서는 소스 메탈 라인 및 드레인 메탈 라인 사이의 홀 단자로 정의된 추가 메탈 라인 형성을 통해 수직구조 3단자 메모리 소자의 홀 측정이 가능한 효과를 제공하며, 홀의 크기, 깊이의 조절을 통해 기존의 평면형 홀 바 구조와 같이 다양한 크기의 홀 바 구조의 홀 측정이 가능하다. 또한, 수직구조 3단자 메모리 소자 제작 시 사용되는 면적과 홀 바 구조 제조 과정에서 필요한 면적이 동일하기 때문에 면적 효율성이 우수한 장점이 있다. As described above, the vertical-structured Hall sensor according to one embodiment of the present invention is a Hall bar structure having two necessary Hall terminals excluding the source metal line and the drain metal line in the Hall bar structure by additionally depositing a metal line between the source metal line and the drain metal line. The vertical-structured Hall sensor provides the effect of enabling Hall measurement of a vertical-structured three-terminal memory element by forming an additional metal line defined as a Hall terminal between the source metal line and the drain metal line, and enables Hall measurement of various sizes of Hall bar structures like a conventional planar Hall bar structure by adjusting the size and depth of the hole. In addition, since the area used in manufacturing the vertical-structured three-terminal memory element and the area required in the manufacturing process of the Hall bar structure are the same, there is an advantage of excellent area efficiency.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the present invention has been described above with reference to preferred embodiments thereof, it will be understood by those skilled in the art that various modifications and changes may be made to the present invention without departing from the spirit and scope of the present invention as set forth in the claims below.
본 발명을 지원한 국가연구개발사업National research and development project supporting the present invention
[과제고유번호] 1415187642 [Task ID] 1415187642
[세부과제번호] 00235402 [Subject Number] 00235402
[부처명] 산업통상자원부 [Ministry Name] Ministry of Trade, Industry and Energy
[연구관리전문기관] 한국산업기술기획평가원 [Research Management Specialist Agency] Korea Institute of Industrial Technology Planning and Evaluation
[연구사업명] 민관공동투자반도체고급인력양성 [Research Project Name] Public-Private Joint Investment Semiconductor Advanced Human Resources Training
[연구과제명] 초박막 channel FET 기반 4D 적층용 2T-0C DRAM 소자 개발 [Research Project Name] Development of 2T-0C DRAM Device for 4D Stacking Based on Ultra-Thin Channel FET
[기여율] 50% [Contribution rate] 50%
[주관기관] 포항공과대학교 산학협력단 [Organization] Pohang University of Science and Technology Industry-Academic Cooperation Group
[연구기간] 2023-04-01 ~ 2023-12-31 [Research Period] 2023-04-01 ~ 2023-12-31
[과제고유번호] 1415187361 [Task ID] 1415187361
[세부과제번호] 00236568 [Subject Number] 00236568
[부처명] 산업통상자원부 [Ministry Name] Ministry of Trade, Industry and Energy
[연구관리전문기관] 한국산업기술기획평가원 [Research Management Specialist Agency] Korea Institute of Industrial Technology Planning and Evaluation
[연구사업명] 민관공동투자반도체고급인력양성 [Research Project Name] Public-Private Joint Investment Semiconductor Advanced Human Resources Training
[연구과제명] 고집적 스토리지 클래스 메모리 및 딥러닝 가속기 구현을 위한 CMOS 공정호환 고성능 ECRAM 소자 개발 [Research Project Name] Development of CMOS Process-compatible High-Performance ECRAM Devices for High-density Storage Class Memory and Deep Learning Accelerator Implementation
[기여율] 50% [Contribution rate] 50%
[주관기관] 포항공과대학교 산학협력단 [Organization] Pohang University of Science and Technology Industry-Academic Cooperation Group
[연구기간] 2023-04-01 ~ 2023-12-31 [Research Period] 2023-04-01 ~ 2023-12-31
200 : 수직형 게이트 스택 210 : 채널
220, 350 : 소스 메탈 라인 230, 310 : 드레인 메탈 라인
240 : 제1 홀 단자 250 : 제2 홀 단자
300 : 반도체 기판 320, 340, 390 : 절연막
330 : 메탈 라인 360 : 홀
370 : 채널 물질 380 : 게이트 물질200 : Vertical gate stack 210 : Channel
220, 350: Source metal line 230, 310: Drain metal line
240: 1st hole terminal 250: 2nd hole terminal
300: Semiconductor substrate 320, 340, 390: Insulating film
330 : Metal Line 360 : Hole
370: Channel material 380: Gate material
Claims (12)
상기 수직형 게이트 스택의 양 영역에서 수직 방향(orthogonal direction)으로 배치되고 전압 채널을 형성하여 상기 수직형 게이트 스택에 전류 채널을 생성하는 소스 및 드레인;
상기 수직형 게이트 스택의 양 영역 사이에 나란하게 배치되며 전압차를 생성하는 제1 및 제2 홀 단자들을 포함하며, 상기 소스 및 드레인 양단에 전압을 인가하여 전류가 흐르도록 하고, 상기 소스 및 드레인과 평행한 방향으로 자기장을 가하면서 제1 홀 단자 및 제2 홀단자에서의 전압 차이를 측정하여 홀 신호 측정(RH)을 진행하는 것을 특징으로 하는 수직 구조의 홀 센서.
vertical gate stack;
A source and a drain arranged in an orthogonal direction in both regions of the vertical gate stack to form a voltage channel and generate a current channel in the vertical gate stack;
A vertical-structured Hall sensor characterized in that it includes first and second Hall terminals arranged in a parallel manner between two regions of the vertical gate stack and generating a voltage difference, and that a voltage is applied to both ends of the source and the drain to cause current to flow, and that a voltage difference between the first Hall terminal and the second Hall terminal is measured while applying a magnetic field in a direction parallel to the source and the drain, thereby performing Hall signal measurement (R H ).
상기 소스, 드레인, 제1 홀 단자 및 제2 홀 단자는 메탈 라인으로 형성되며, 상기 메탈 라인들은 W, Pt, Ti, Au, Ti, Mo 및 이들의 조합 중 선택된 어느 하나의 금속 물질로 구성된 것을 특징으로 하는 수직 구조의 홀 센서.
In the first paragraph,
A vertical structure Hall sensor, characterized in that the source, drain, first Hall terminal and second Hall terminal are formed of metal lines, and the metal lines are made of one metal material selected from W, Pt, Ti, Au, Ti, Mo and combinations thereof.
상기 소스 및 드레인은 서로 교차되는 방향을 따라 연장된 라인 형태로 형성되며, 상기 제1 홀 단자 및 제2 홀 단자는 상기 드레인과 평행한 방향을 따라 연장된 라인 형태로 형성되는 것을 특징으로 하는 수직 구조의 홀 센서.
In the first paragraph,
A vertical structure Hall sensor, characterized in that the source and drain are formed in a line shape extending along a direction intersecting each other, and the first Hall terminal and the second Hall terminal are formed in a line shape extending along a direction parallel to the drain.
상기 수직형 게이트 스택은 드레인과 소스가 교차되는 부분을 관통하여 형성되며, 상기 수직형 게이트 스택은 채널으로 둘러싸여 있는 것을 특징으로 하는 수직 구조의 홀 센서.
In the first paragraph,
A vertical structure Hall sensor characterized in that the vertical gate stack is formed by penetrating a portion where a drain and a source intersect, and the vertical gate stack is surrounded by a channel.
상기 채널 및 수직형 게이트 스택 하부의 일정 영역은 상기 드레인과 접촉되고, 상기 채널 및 수직형 게이트 스택 상부의 일정 영역은 상기 소스와 접촉되는 것을 특징으로 하는 수직 구조의 홀 센서.
In the fourth paragraph,
A vertical structure Hall sensor, characterized in that a certain area below the channel and the vertical gate stack is in contact with the drain, and a certain area above the channel and the vertical gate stack is in contact with the source.
상기 제1 홀 단자 및 제2 홀 단자는 소스 및 드레인 사이에 위치하며, 채널의 중간 영역 일부와 접촉된 것을 특징으로 하는 수직 구조의 홀 센서.
In the fourth paragraph,
A vertically structured Hall sensor, characterized in that the first Hall terminal and the second Hall terminal are positioned between the source and the drain and are in contact with a portion of the middle region of the channel.
제1 홀 단자, 제2 홀 단자, 소스 메탈 라인, 드레인 메탈 라인은 서로 절연막을 통해 각각 전기적으로 분리된 것을 특징으로 하는 수직 구조의 홀 센서.
In the first paragraph,
A vertically structured Hall sensor, characterized in that the first Hall terminal, the second Hall terminal, the source metal line, and the drain metal line are each electrically separated from each other by an insulating film.
상기 소스 및 드레인 양단에는 0.1 내지 5V의 전압을 인가할 수 있으며, 상기 자기장은 AC 자기장으로, 자기장의 세기를 주기적으로 변화시키면서 홀 측정을 진행하는 것을 특징으로 하는 수직 구조의 홀 센서.
In the first paragraph,
A vertical structure Hall sensor characterized in that a voltage of 0.1 to 5 V can be applied to both the source and drain, the magnetic field is an AC magnetic field, and Hall measurement is performed while periodically changing the strength of the magnetic field.
상기 홀 신호 측정을 통해 캐리어 타입, 캐리어 밀도(농도), 캐리어 이동도 등을 계산할 수 있는 것을 특징으로 하는 수직 구조의 홀 센서.
In the first paragraph,
A vertical structure Hall sensor characterized in that carrier type, carrier density (concentration), carrier mobility, etc. can be calculated through the above Hall signal measurement.
상기 드레인 메탈 라인을 포함하는 상기 반도체 기판 전체 상부에 제1 절연막을 형성하는 단계;
상기 제1 절연막 상부에 수직형 게이트 스택 예정 영역을 사이에 두고 나란하게 배치되는 홀 단자 메탈 라인을 형성하는 단계;
상기 홀 단자 메탈 라인을 포함하는 전체 상부에 제2 절연막을 증착하고, 상기 제2 절연막 상부에 상기 드레인 메탈 라인과 교차하는 방향으로 연장된 소스 메탈 라인을 형성하는 단계;
상기 소스 메탈 라인과 드레인 메탈 라인이 교차되는 부분에 게이트 스택용 홀을 형성하는 단계;
상기 홀 내부에 채널과 수직형 게이트 스택을 형성하는 단계;
를 포함하며, 상기 소스 메탈 라인 및 드레인 메탈 라인 양단에 전압을 인가하여 전류가 흐르도록 하고, 상기 소스 메탈 라인 및 드레인 메탈 라인과 평행한 방향으로 자기장을 가하면서 상기 홀 단자 메탈 라인에서 전압 차이를 측정하여 홀 신호 측정(RH)을 진행하는 것을 특징으로 하는 수직 구조의 홀 센서 제조 방법.
A step of forming a drain metal line on an upper portion of a semiconductor substrate;
A step of forming a first insulating film over the entire upper portion of the semiconductor substrate including the drain metal line;
A step of forming a hole terminal metal line arranged in parallel with a vertical gate stack planned area interposed therebetween on the first insulating film;
A step of depositing a second insulating film over the entire upper portion including the hole terminal metal line, and forming a source metal line extending in a direction intersecting the drain metal line over the second insulating film;
A step of forming a hole for a gate stack at a portion where the source metal line and the drain metal line intersect;
A step of forming a channel and a vertical gate stack inside the above hole;
A method for manufacturing a vertical structure Hall sensor, characterized in that a voltage is applied to both ends of the source metal line and the drain metal line to cause current to flow, a magnetic field is applied in a direction parallel to the source metal line and the drain metal line, and a voltage difference is measured at the Hall terminal metal line to perform Hall signal measurement (R H ).
상기 소스 메탈 라인, 드레인 메탈 라인 및 홀 단자 메탈 라인은 W, Pt, Ti, Au, Ti, Mo 및 이들의 조합 중 선택된 어느 하나의 금속 물질로 구성된 것을 특징으로 하는 수직 구조의 홀 센서 제조 방법.
In Article 11,
A method for manufacturing a vertical structure Hall sensor, characterized in that the source metal line, the drain metal line, and the Hall terminal metal line are composed of any one metal material selected from W, Pt, Ti, Au, Ti, Mo, and combinations thereof.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020240085701A KR102828608B1 (en) | 2024-06-28 | 2024-06-28 | Vertical Hall sensor and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020240085701A KR102828608B1 (en) | 2024-06-28 | 2024-06-28 | Vertical Hall sensor and its manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR102828608B1 true KR102828608B1 (en) | 2025-07-03 |
Family
ID=96391166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020240085701A Active KR102828608B1 (en) | 2024-06-28 | 2024-06-28 | Vertical Hall sensor and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102828608B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220052396A (en) * | 2020-10-20 | 2022-04-28 | 한국전자통신연구원 | Thin film transistor |
| KR20230021469A (en) | 2021-08-05 | 2023-02-14 | 포항공과대학교 산학협력단 | 3D vertical memory device and manufacturing method thereof |
-
2024
- 2024-06-28 KR KR1020240085701A patent/KR102828608B1/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220052396A (en) * | 2020-10-20 | 2022-04-28 | 한국전자통신연구원 | Thin film transistor |
| KR20230021469A (en) | 2021-08-05 | 2023-02-14 | 포항공과대학교 산학협력단 | 3D vertical memory device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Mulaosmanovic et al. | Accumulative polarization reversal in nanoscale ferroelectric transistors | |
| US9224946B2 (en) | Three-terminal synapse device and method of operating the same | |
| US8227783B2 (en) | Non-volatile resistive sense memory with praseodymium calcium manganese oxide | |
| CN104685626B (en) | Resistive memory device | |
| CN104054190B (en) | Memristors based on mixed metal oxides | |
| KR101917540B1 (en) | Vertical tunneling random access memory | |
| US9082533B2 (en) | Memristive element based on hetero-junction oxide | |
| Abedini-Nassab et al. | Characterizing the switching thresholds of magnetophoretic transistors | |
| US9947685B2 (en) | 3D non-volatile memory array utilizing metal ion source | |
| Gao et al. | Giant electroresistance in hafnia-based ferroelectric tunnel junctions via enhanced polarization | |
| Chen et al. | Polarized tunneling transistor for ultrafast memory | |
| Kim et al. | Demonstration of In‐Memory Biosignal Analysis: Novel High‐Density and Low‐Power 3D Flash Memory Array for Arrhythmia Detection | |
| Basnet et al. | Asymmetric resistive switching of bilayer HfO x/AlO y and AlO y/HfO x memristors: The oxide layer characteristics and performance optimization for digital set and analog reset switching | |
| Halter et al. | A multi-timescale synaptic weight based on ferroelectric hafnium zirconium oxide | |
| KR100435924B1 (en) | Single-electron memory cell arrangement | |
| KR102828608B1 (en) | Vertical Hall sensor and its manufacturing method | |
| Falcone et al. | Back-end, CMOS-compatible ferroelectric FinFET for synaptic weights | |
| US20140125322A1 (en) | Nanogap device and method of processing signal from the nanogap device | |
| CN106328655B (en) | Resistive random access memory structure | |
| Park et al. | Enhancing uniformity, read voltage margin, and retention in three-dimensional and self-rectifying vertical Pt/Ta2O5/Al2O3/TiN memristors | |
| US12284923B2 (en) | Three terminal neuromorphic synaptic device and method for manufacturing the same | |
| KR20200044378A (en) | Selector inserted memory device | |
| US20230172080A1 (en) | Three-terminal synaptic device | |
| US20250275489A1 (en) | Stacked synaptic array and method of manufacturing the same | |
| KR102629599B1 (en) | Variable low resistance area based memory device and controlling thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20240628 |
|
| PA0201 | Request for examination |
Patent event code: PA02011R01I Patent event date: 20240628 Comment text: Patent Application |
|
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20250227 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20250612 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20250627 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20250630 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration |