[go: up one dir, main page]

KR102821545B1 - The threshold switching neuron device with high semiconductor process compatibility and manufacturing method of the same - Google Patents

The threshold switching neuron device with high semiconductor process compatibility and manufacturing method of the same Download PDF

Info

Publication number
KR102821545B1
KR102821545B1 KR1020230150552A KR20230150552A KR102821545B1 KR 102821545 B1 KR102821545 B1 KR 102821545B1 KR 1020230150552 A KR1020230150552 A KR 1020230150552A KR 20230150552 A KR20230150552 A KR 20230150552A KR 102821545 B1 KR102821545 B1 KR 102821545B1
Authority
KR
South Korea
Prior art keywords
threshold switching
switching layer
silicon oxide
threshold
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020230150552A
Other languages
Korean (ko)
Other versions
KR20250064864A (en
Inventor
우지용
홍은령
김현욱
Original Assignee
경북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경북대학교 산학협력단 filed Critical 경북대학교 산학협력단
Priority to KR1020230150552A priority Critical patent/KR102821545B1/en
Publication of KR20250064864A publication Critical patent/KR20250064864A/en
Application granted granted Critical
Publication of KR102821545B1 publication Critical patent/KR102821545B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Linguistics (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Neurology (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명의 일 실시예에 따른 스위칭 소자는 하부 전극; 상기 하부 전극 상에 마련되는 제1 문턱 스위칭층; 및 상기 제1 문턱 스위칭층 상에 마련되는 상부 전극;을 포함하고, 상기 제1 문턱 스위칭층은 실리콘산화물을 포함하며, 상기 하부 전극 및 상기 상부 전극 중의 적어도 어느 하나는 Nb 및 W 중의 적어도 어느 하나를 포함한다.A switching element according to one embodiment of the present invention includes a lower electrode; a first threshold switching layer provided on the lower electrode; and an upper electrode provided on the first threshold switching layer; wherein the first threshold switching layer includes silicon oxide, and at least one of the lower electrode and the upper electrode includes at least one of Nb and W.

Description

반도체 공정 호환성 높은 문턱 스위칭 뉴런 소자 및 이의 제조 방법{THE THRESHOLD SWITCHING NEURON DEVICE WITH HIGH SEMICONDUCTOR PROCESS COMPATIBILITY AND MANUFACTURING METHOD OF THE SAME}{THE THRESHOLD SWITCHING NEURON DEVICE WITH HIGH SEMICONDUCTOR PROCESS COMPATIBILITY AND MANUFACTURING METHOD OF THE SAME}

본 발명은 문턱 스위칭 뉴런 소자에 관한 것으로, 보다 구체적으로는 도핑된 실리콘산화물 문턱 스위칭층과 Nb 또는 W전극을 포함한 문턱 스위칭 뉴런 소자 및 이의 제조 방법에 관한 것이다.The present invention relates to a threshold switching neuron device, and more specifically, to a threshold switching neuron device including a doped silicon oxide threshold switching layer and a Nb or W electrode, and a method for manufacturing the same.

저항성 스위칭 메모리(RRAM; Resistive Switching Memory)는 가장 작은 셀 크기와 저전력을 가능하게 하며, 기존의 전하-기반 메모리를 대체하거나 컴퓨팅 시스템의 성능 격차를 메우는 중요한 요소이다. 메모리 집적도를 극대화하고 뇌를 모사하는 뉴로모픽 컴퓨팅과 같은 다양한 기능을 수행하기 위해 RRAM은 입력 라인과 출력 라인이 서로 수직인 크로스바 어레이 아키텍처로 구현되었다. 메모리 셀은 크로스바 어레이에 연결되어 있으므로 선택기가 각 메모리에 통합되어야 한다. 따라서 하나의 선택기와 하나의 RRAM을 포함하는 1S - 1R 구조는 인접한 셀에서 원치 않는 스니크 경로 전류(sneak-path currents)를 방지하여 저장된 데이터를 정확하게 읽을 수 있다.Resistive switching memory (RRAM) enables the smallest cell size and low power, and is an important element to replace conventional charge-based memories or to fill the performance gap in computing systems. To maximize memory density and perform various functions such as neuromorphic computing that mimics the brain, RRAM is implemented in a crossbar array architecture where the input and output lines are perpendicular to each other. Since the memory cells are connected in the crossbar array, a selector must be integrated into each memory. Therefore, a 1S-1R structure with one selector and one RRAM can accurately read the stored data by preventing unwanted sneak-path currents from adjacent cells.

비선형 전류-전압(I-V) 응답을 나타내는 2단자 전자 장치가 선택기로 사용되었다. 현재까지 가역적 금속-절연체 전이(MIT), 터널(또는 쇼트키) 장벽 변조, 트랩 관련 전도 및 자가 용해된 불안정한 필라멘트 역학과 같은 여러 물리적 메커니즘이 탐구되었다. 최근 연구에서는 특정 문턱 전압(Vth)에서 오프 상태가 갑자기 온 상태로 바뀌는 문턱형 선택기가 충분한 읽기/쓰기 마진을 허용한다는 사실을 입증했다. 추가 선택기에 대한 요구 사항은 분명하지만 1S-1R 구성으로 인해 수직으로 두꺼워진 단위 셀은 프로세스의 복잡성과 관련된 집적 문제로 이어진다.A two-terminal electronic device exhibiting a nonlinear current-voltage (I-V) response has been used as a selector. To date, several physical mechanisms have been explored, including reversible metal-insulator transition (MIT), tunnel (or Schottky) barrier modulation, trap-related conduction, and self-dissolved unstable filament dynamics. Recent studies have demonstrated that a threshold-type selector, which abruptly switches from the off-state to the on-state at a certain threshold voltage (Vth), allows sufficient read/write margins. The requirement for an additional selector is clear, but the vertically thickened unit cell due to the 1S-1R configuration leads to integration challenges associated with process complexity.

기존 문턱 스위칭 소자의 경우 문턱 스위칭층으로 실리콘산화물을 사용하는 경우 비선형적 특성을 확보하기 어려운 문제점이 있었다. 또한, 기존 문턱 스위칭 소자의 경우 문턱 스위칭 층에 NbOx 또는 ZnTe과 같이 CMOS 반도체 공정에 적용하기 어려운 물질을 사용하는 문제점이 있었다. In the case of existing threshold switching devices, there was a problem in securing nonlinear characteristics when silicon oxide was used as the threshold switching layer. In addition, in the case of existing threshold switching devices, there was a problem in using materials that are difficult to apply to CMOS semiconductor processes, such as NbO x or ZnTe, in the threshold switching layer.

본 발명이 해결하고자 하는 기술적 과제는 문턱 스위칭층으로 실리콘산화물을 사용하여도 비선형적 전기적 특성을 확보할 수 있는 문턱 스위칭 소자 및 그 제조 방법을 제공하기 위한 것이다.The technical problem to be solved by the present invention is to provide a threshold switching element and a manufacturing method thereof capable of securing nonlinear electrical characteristics even when silicon oxide is used as a threshold switching layer.

또한, 본 발명이 해결하고자 하는 기술적 과제는 문턱 스위칭층으로 실리콘산화물 뿐만 아니라 다른 금속을 도핑함에도 문턱 스위칭 특성을 확보할 수 있는 문턱 스위칭 소자 및 그 제조 방법을 제공하기 위한 것이다.In addition, the technical problem to be solved by the present invention is to provide a threshold switching element and a manufacturing method thereof capable of securing threshold switching characteristics even when doped with other metals as well as silicon oxide as a threshold switching layer.

한편, 본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.Meanwhile, the technical problems to be achieved in the present invention are not limited to the technical problems mentioned above, and other technical problems not mentioned can be clearly understood by a person having ordinary knowledge in the technical field to which the present invention belongs from the description below.

본 발명의 스위칭 소자는, 하부 전극; 상기 하부 전극 상에 마련되는 제1 문턱 스위칭층; 및 상기 제1 문턱 스위칭층 상에 마련되는 상부 전극;을 포함하고, 상기 제1 문턱 스위칭층은 실리콘산화물을 포함하며, 상기 하부 전극 및 상기 상부 전극 중의 적어도 어느 하나는 Nb 및 W 중의 적어도 어느 하나를 포함한다.The switching element of the present invention comprises: a lower electrode; a first threshold switching layer provided on the lower electrode; and an upper electrode provided on the first threshold switching layer; wherein the first threshold switching layer comprises silicon oxide, and at least one of the lower electrode and the upper electrode comprises at least one of Nb and W.

상기 제1 문턱 스위칭층은 W 및 Ti 중의 적어도 어느 하나가 도핑된 실리콘산화물을 포함할 수 있다.The above first threshold switching layer may include silicon oxide doped with at least one of W and Ti.

상기 제1 문턱 스위칭층은 실리콘산화물을 증착하는 RF 스퍼터링 공정과, W 및 Ti 중의 적어도 어느 하나를 포함하는 금속 물질을 도핑하는 DC 스퍼터링 공정을 동시적으로 수행하는 코-스퍼터링(co-sputtering) 공정에 의해 생성될 수 있다.The above first threshold switching layer can be created by a co-sputtering process that simultaneously performs an RF sputtering process for depositing silicon oxide and a DC sputtering process for doping a metal material including at least one of W and Ti.

상기 제1 문턱 스위칭층은 실리콘산화물을 증착하는 RF 스퍼터링 공정과, W을 도핑하는 DC 스퍼터링 공정을 동시적으로 수행하는 코-스퍼터링 공정에 의해 생성되되, 상기 코-스퍼터링 공정에서 아르곤과 산소의 유량비율이 95:5 내지 85:15 범위 내인 조건에서 생성될 수 있다.The above first threshold switching layer can be generated by a co-sputtering process in which an RF sputtering process for depositing silicon oxide and a DC sputtering process for doping W are simultaneously performed, and the co-sputtering process can be generated under the condition that the flow rate ratio of argon and oxygen is within the range of 95:5 to 85:15.

상기 제1 문턱 스위칭층은 상기 RF 스퍼터링 공정에서 W의 증착 파워가 3 W 내지 8 W 범위 내인 조건에서 생성될 수 있다.The above first threshold switching layer can be generated under the condition that the deposition power of W is in the range of 3 W to 8 W in the RF sputtering process.

상기 하부 전극 및 상기 상부 전극은 Nb을 포함할 수 있다.The lower electrode and the upper electrode may include Nb.

상기 상부 전극은 Nb을 포함하고, 상기 하부 전극은 W을 포함할 수 있다.The upper electrode may include Nb, and the lower electrode may include W.

상기 하부 전극 및 상기 상부 전극은 W을 포함할 수 있다.The lower electrode and the upper electrode may include W.

상기 상부 전극과 상기 하부 전극 간의 전압에 따른 문턱 스위칭 특성을 비선형화하도록, 상기 상부 전극과 상기 제1 문턱 스위칭층 사이에 마련되는 제2 문턱 스위칭층을 더 포함하며, 상기 제2 문턱 스위칭층은 상기 제1 문턱 스위칭층 보다 문턱 스위칭층 상부 부근에 산소의 함량이 더 높을 수 있다.The device further includes a second threshold switching layer provided between the upper electrode and the first threshold switching layer to nonlinearize threshold switching characteristics according to voltage between the upper electrode and the lower electrode, and the second threshold switching layer may have a higher oxygen content near the upper portion of the threshold switching layer than the first threshold switching layer.

본 발명의 스위칭 소자 제조 방법은, 하부 전극 상에 실리콘산화물을 포함하는 제1 문턱 스위칭층을 형성하는 단계; 및 상기 제1 문턱 스위칭층 상에 상부 전극을 형성하는 단계;를 포함하고, 상기 하부 전극 및 상기 상부 전극 중의 적어도 어느 하나는 Nb 및 W 중의 적어도 어느 하나를 포함한다.A method for manufacturing a switching element of the present invention comprises the steps of forming a first threshold switching layer including silicon oxide on a lower electrode; and the step of forming an upper electrode on the first threshold switching layer; wherein at least one of the lower electrode and the upper electrode includes at least one of Nb and W.

상기 제1 문턱 스위칭층은 W 및 Ti 중의 적어도 어느 하나가 도핑된 실리콘산화물을 포함할 수 있다.The above first threshold switching layer may include silicon oxide doped with at least one of W and Ti.

상기 제1 문턱 스위칭층을 형성하는 단계는 실리콘산화물을 증착하는 RF 스퍼터링 공정과, W 및 Ti 중의 적어도 어느 하나를 포함하는 금속 물질을 도핑하는 DC 스퍼터링 공정을 동시적으로 수행하는 코-스퍼터링(co-sputtering) 공정에 의해 상기 문턱 스위칭을 형성하는 단계를 포함할 수 있다.The step of forming the first threshold switching layer may include a step of forming the threshold switching by a co-sputtering process that simultaneously performs an RF sputtering process for depositing silicon oxide and a DC sputtering process for doping a metal material including at least one of W and Ti.

상기 제1 문턱 스위칭층을 형성하는 단계는 실리콘산화물을 증착하는 RF 스퍼터링 공정과, W을 도핑하는 DC 스퍼터링 공정을 동시적으로 수행하는 코-스퍼터링 공정에 의해 상기 제1 문턱 스위칭층을 형성하는 단계를 포함하되, 상기 코-스퍼터링 공정에서 아르곤과 산소의 유량비율이 95:5 내지 85:15 범위 내인 조건에서 상기 제1 문턱 스위칭층을 형성할 수 있다.The step of forming the first threshold switching layer includes the step of forming the first threshold switching layer by a co-sputtering process of simultaneously performing an RF sputtering process of depositing silicon oxide and a DC sputtering process of doping W, wherein the first threshold switching layer can be formed under the condition that the flow rate ratio of argon and oxygen in the co-sputtering process is within a range of 95:5 to 85:15.

상기 제1 문턱 스위칭층을 형성하는 단계는 상기 RF 스퍼터링 공정에서 W의 증착 파워가 3 W 내지 10 W 범위 내인 조건에서 상기 제1 문턱 스위칭층을 형성하는 단계를 포함할 수 있다.The step of forming the first threshold switching layer may include a step of forming the first threshold switching layer under a condition in which the deposition power of W is in a range of 3 W to 10 W in the RF sputtering process.

상기 제1 문턱 스위칭층을 형성하는 단계는 상기 코-스퍼터링 공정을 500초 내지 800초 범위로 수행하여 상기 문턱 스위칭을 형성하는 단계를 포함할 수 있다.The step of forming the first threshold switching layer may include a step of forming the threshold switching by performing the co-sputtering process for a range of 500 to 800 seconds.

상기 하부 전극 및 상기 상부 전극은 Nb을 포함할 수 있다.The lower electrode and the upper electrode may include Nb.

상기 상부 전극은 Nb을 포함하고, 상기 하부 전극은 W을 포함할 수 있다.The upper electrode may include Nb, and the lower electrode may include W.

상기 하부 전극 및 상기 상부 전극은 W을 포함할 수 있다.The lower electrode and the upper electrode may include W.

상기 상부 전극과 상기 하부 전극 간의 전압에 따른 문턱 스위칭 특성을 비선형화하도록, 상기 상부 전극과 상기 제1 문턱 스위칭층 사이에 제2 문턱 스위칭층을 형성하는 단계를 더 포함하며, 상기 제2 문턱 스위칭층은 상기 제1 문턱 스위칭층 보다 문턱 스위칭층 상부 부근에 산소의 함량이 더 높을 수 있다.The method further includes forming a second threshold switching layer between the upper electrode and the first threshold switching layer to nonlinearize threshold switching characteristics according to voltage between the upper electrode and the lower electrode, wherein the second threshold switching layer may have a higher oxygen content near the upper portion of the threshold switching layer than the first threshold switching layer.

본 발명의 실시예에 의하면, 문턱 스위칭층으로 실리콘산화물을 사용하여도 비선형적인 문턱 스위칭 특성 확보가 가능한 문턱 스위칭 소자 및 그 제조 방법이 제공된다.According to an embodiment of the present invention, a threshold switching element and a method for manufacturing the same are provided, which can secure nonlinear threshold switching characteristics even when silicon oxide is used as a threshold switching layer.

또한, 본 발명의 실시예에 의하면, 실리콘산화물에 W 또는 Ti등의 금속을 도핑한 문턱 스위칭층을 사용하여 비선형적 특성을 가진 문턱 스위칭 소자 및 그 제조 방법이 제공된다.In addition, according to an embodiment of the present invention, a threshold switching element having nonlinear characteristics and a manufacturing method thereof are provided by using a threshold switching layer in which silicon oxide is doped with a metal such as W or Ti.

또한, 본 발명의 실시예에 의하면, 하부 전극 및 상부 전극으로 Nb을 사용하여 보다 비선형적인 특성을 가진 문턱 스위칭 소자 및 이의 제조 방법이 제공된다.In addition, according to an embodiment of the present invention, a threshold switching element having more nonlinear characteristics and a method for manufacturing the same are provided by using Nb as the lower electrode and the upper electrode.

또한, 본 발명의 실시예에 의하면, 문턱 스위칭층으로 금속이 도핑된 실리콘산화물을 사용함으로써 반도체 공정 호환성을 높일 수 있다.In addition, according to an embodiment of the present invention, semiconductor process compatibility can be improved by using silicon oxide doped with metal as a threshold switching layer.

도 1은 본 발명의 일 실시예에 따른 문턱 스위칭 뉴런 소자의 형태를 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 스위칭 소자의 제조 공정 중 코-스퍼터링(co-sputtering) 공정을 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 W 또는 Ti이 도핑된 실리콘산화물의 제1 문턱 스위칭층과 W 전극으로 이루어진 스위칭 소자의 문턱 스위칭 특성을 나타낸 그래프이다.
도 4는 본 발명의 일 실시예에 따라 제작된 문턱 스위칭 소자의 제1 문턱 스위칭층의 실리콘산화물에 텅스텐(W)을 도핑시 산소 조성비와 도펀트인 텅스텐(W) 농도 조절에 따른 문턱 스위칭 특성을 나타낸 그래프이다.
도 5는 본 발명의 일 실시예에 따라 제작된 문턱 스위칭 소자의 제1 문턱 스위칭층의 실리콘산화물에 티타늄(Ti)을 도핑시 상부 표면에 산소를 추가하였을때의 문턱 스위칭 특성을 나타낸 그래프이다.
도 6은 본 발명의 일 실시예에 따라 제작된 문턱 스위칭 소자의 제1 문턱 스위칭층으로 순수 실리콘산화물과 텅스텐(W)이 도핑된 실리콘산화물에서의 문턱 스위칭 특성을 나타낸 그래프이다.
도 7은 본 발명의 일 실시예에 따라 제작된 문턱 스위칭 소자의 오실레이션 특성을 나타낸 도면이다.
도 8은 본 발명의 일 실시예에 따라 제작된 문턱 스위칭 소자의 비선형적 문턱 스위칭 특성을 나타낸 도면이다.
도 9는 본 발명의 일 실시예에 따라 제작된 문턱 스위칭 소자의 고온에서의 문턱 스위칭 특성을 나타낸 도면이다.
도 10은 본 발명의 일 실시예에 따라 제작된 문턱 스위칭 소자의 산소 조성비에 따른 문턱 스위칭 특성을 나타낸 도면이다.
도 11은 본 발명의 일 실시예에 따라 제작된 문턱 스위칭 소자의 산소 유량과 도핑 농도에 따른 문턱 스위칭 특성을 나타낸 도면이다.
도 12는 본 발명의 일 실시예에 따라 제작된 문턱 스위칭 소자의 상/하부 전극의 두께 변경에 따른 문턱 스위칭 특성을 나타낸 도면이다.
도 13은 본 발명의 일 실시예에 따라 제작된 문턱 스위칭 소자의 제1 문턱 스위칭층의 두께 변경에 따른 문턱 스위칭 특성을 나타낸 도면이다.
도 14는 본 발명의 일 실시예에 따라 제작된 문턱 스위칭 소자의 상/하부 전극의 물질에 따른 문턱 스위칭 특성을 나타낸 도면이다.FIG. 1 is a drawing showing the form of a threshold switching neuron element according to one embodiment of the present invention.
FIG. 2 is a drawing showing a co-sputtering process during a manufacturing process of a switching element according to one embodiment of the present invention.
FIG. 3 is a graph showing threshold switching characteristics of a switching element comprising a first threshold switching layer of silicon oxide doped with W or Ti and a W electrode according to one embodiment of the present invention.
FIG. 4 is a graph showing threshold switching characteristics according to adjustment of the oxygen composition ratio and the concentration of tungsten (W), which is a dopant, when doping tungsten (W) into silicon oxide of a first threshold switching layer of a threshold switching element manufactured according to one embodiment of the present invention.
FIG. 5 is a graph showing threshold switching characteristics when oxygen is added to the upper surface of the silicon oxide of the first threshold switching layer of a threshold switching element manufactured according to one embodiment of the present invention when titanium (Ti) is doped.
FIG. 6 is a graph showing threshold switching characteristics in pure silicon oxide and tungsten (W)-doped silicon oxide as the first threshold switching layer of a threshold switching element manufactured according to one embodiment of the present invention.
FIG. 7 is a drawing showing the oscillation characteristics of a threshold switching element manufactured according to one embodiment of the present invention.
FIG. 8 is a diagram showing nonlinear threshold switching characteristics of a threshold switching element manufactured according to one embodiment of the present invention.
FIG. 9 is a drawing showing threshold switching characteristics at high temperatures of a threshold switching element manufactured according to one embodiment of the present invention.
FIG. 10 is a diagram showing threshold switching characteristics according to the oxygen composition ratio of a threshold switching element manufactured according to one embodiment of the present invention.
FIG. 11 is a diagram showing threshold switching characteristics according to oxygen flow rate and doping concentration of a threshold switching element manufactured according to one embodiment of the present invention.
FIG. 12 is a diagram showing threshold switching characteristics according to changes in the thickness of upper and lower electrodes of a threshold switching element manufactured according to one embodiment of the present invention.
FIG. 13 is a drawing showing threshold switching characteristics according to changes in the thickness of a first threshold switching layer of a threshold switching element manufactured according to one embodiment of the present invention.
FIG. 14 is a diagram showing threshold switching characteristics according to materials of upper and lower electrodes of a threshold switching element manufactured according to one embodiment of the present invention.

이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시 예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예들에 한정되지 않는다.Hereinafter, various embodiments of the present invention will be described in detail with reference to the attached drawings so that those skilled in the art can easily implement the present invention. The present invention may be implemented in various different forms and is not limited to the embodiments described herein.

본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 가급적 동일한 참조 부호를 붙이도록 한다. 따라서 앞서 설명한 참조 부호는 다른 도면에서도 사용할 수 있다.In order to clearly explain the present invention, parts that are not related to the explanation are omitted, and the same reference numerals are used for identical or similar components throughout the specification, as much as possible. Accordingly, the reference numerals described above can also be used in other drawings.

또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 과장되게 나타낼 수 있다.In addition, the size and thickness of each component shown in the drawing are arbitrarily shown for convenience of explanation, so the present invention is not necessarily limited to what is shown. In order to clearly express various layers and areas in the drawing, the thickness may be exaggerated.

또한, 설명에서 "동일하다"라고 표현한 것은, "실질적으로 동일하다"는 의미일 수 있다. 즉, 통상의 지식을 가진 자가 동일하다고 납득할 수 있을 정도의 동일함 일 수 있다. 그 외의 표현들도 "실질적으로"가 생략된 표현들일 수 있다.Also, the expression "same" in the description may mean "substantially the same." In other words, it may be the sameness to the extent that a person with ordinary knowledge would be convinced that it is the same. Other expressions may also be expressions that omit "substantially."

본 명세서에서 구성요소 A가 다른 구성요소 B '상에' 형성되는 것은 구성요소 A가 구성요소 B와 직접 접하도록 형성되는 것 뿐만 아니라, 구성요소 A와 구성요소 B 사이에 또 다른 구성요소 C가 매개된 상태로 형성되는 것을 포괄하는 것으로 이해되어야 한다. 본 명세서에서 '제1', '제2' 등은 단지 구성요소들을 구별하기 위한 목적으로 사용된 것으로 이해되어야 한다.In this specification, it should be understood that when a component A is formed 'on' another component B, it includes not only that the component A is formed so as to be in direct contact with the component B, but also that another component C is formed between the components A and B. It should be understood that the terms 'first', 'second', etc. in this specification are used merely for the purpose of distinguishing the components.

본 발명의 실시예에 따른 스위칭 소자는 실리콘 산화물의 문턱 스위칭층과 나이오븀(Nb) 또는 텅스텐(W)의 전극을 포함한다. 본 발명의 일 실시예에서, 실리콘산화물은 코-스퍼터링(co-sputtering) 공정에 의해 텅스텐(W) 또는 티타늄(Ti)이 도핑될 수 있다.A switching element according to an embodiment of the present invention includes a threshold switching layer of silicon oxide and an electrode of niobium (Nb) or tungsten (W). In one embodiment of the present invention, the silicon oxide may be doped with tungsten (W) or titanium (Ti) by a co-sputtering process.

도 1은 본 발명의 일 실시예에 따른 문턱 스위칭 뉴런 소자의 형태를 나타낸 도면이다. 도 1을 참조하여 설명하면, 본 발명의 일 실시예에 따른 스위칭 소자는, 하부 전극(103), 제1 문턱 스위칭층(102) 및 상부 전극(101)으로 구성될 수 있다.FIG. 1 is a drawing showing the form of a threshold switching neuron element according to one embodiment of the present invention. Referring to FIG. 1, a switching element according to one embodiment of the present invention may be composed of a lower electrode (103), a first threshold switching layer (102), and an upper electrode (101).

하부 전극(103)은 기판(웨이퍼) 상에 마련될 수 있다. 웨이퍼는 SiO2, Si, TiN 및 W 등의 물질로 형성될 수 있으나, 이러한 예시로 한정되는 것은 아니다. 실시예에서, 하부 전극(103)은 나이오븀(Nb) 및/또는 텅스텐(W) 등으로 형성될 수 있다. 하부 전극(103)은 상부 전극(101)과 같은 물질로 구성될 수도 있고, 다른 물질로 구성될 수도 있다.The lower electrode (103) may be provided on a substrate (wafer). The wafer may be formed of a material such as SiO 2 , Si, TiN, and W, but is not limited to these examples. In an embodiment, the lower electrode (103) may be formed of niobium (Nb) and/or tungsten (W). The lower electrode (103) may be composed of the same material as the upper electrode (101), or may be composed of a different material.

제1 문턱 스위칭층(102)은 하부 전극(103) 상에 마련되고 상부 전극(101) 하부에 마련된다. 제1 문턱 스위칭층(102)은 문턱 전압에서 전류가 비선형적으로 가파르게 증가하여 문턱 스위칭 뉴런 소자로서 기능할 수 있도록 구성될 수 있다. 제1 문턱 스위칭층(102)은 실리콘산화물로 구성될 수 있다. 또한, 제1 문턱 스위칭층(102)은 순수한 실리콘산화물 뿐만 아니라 W 및 Ti 등의 물질이 도핑된 실리콘산화물로 형성될 수 있다. The first threshold switching layer (102) is provided on the lower electrode (103) and is provided under the upper electrode (101). The first threshold switching layer (102) may be configured so that the current nonlinearly and steeply increases at the threshold voltage so that it can function as a threshold switching neuron element. The first threshold switching layer (102) may be composed of silicon oxide. In addition, the first threshold switching layer (102) may be formed of silicon oxide doped with a material such as W and Ti as well as pure silicon oxide.

제1 문턱 스위칭층(102)의 상부 표면에는 제2 문턱 스위칭층(201)이 형성될 수 있다. 상부 표면에 형성된 제2 문턱 스위칭층(201)은 하부 전극(103)과 상부 전극(101) 간의 전압에 따른 문턱 스위칭 특성을 비선형화 하도록 할 수 있다.A second threshold switching layer (201) may be formed on the upper surface of the first threshold switching layer (102). The second threshold switching layer (201) formed on the upper surface may nonlinearize the threshold switching characteristic according to the voltage between the lower electrode (103) and the upper electrode (101).

상부 전극(101)은 제1 문턱 스위칭층(102) 상에 마련될 수 있다. 상부 전극(101)은 나이오븀(Nb) 또는 텅스텐(W) 등으로 형성될 수 있다. 상부 전극(101)은 하부 전극(103)과 같은 물질로 구성될 수도 있고, 다른 물질로 구성될 수도 있다. The upper electrode (101) may be provided on the first threshold switching layer (102). The upper electrode (101) may be formed of niobium (Nb) or tungsten (W), etc. The upper electrode (101) may be composed of the same material as the lower electrode (103), or may be composed of a different material.

하부 전극(103)의 제조 방법은 SiO2, Si, TiN 및 W 등의 물질로 형성된 웨이퍼 상에 Nb 또는 W을 200초 내지 800초(바람직하게는 600초) 동안 증착시키는 단계를 포함할 수 있다. 하부 전극(103)의 두께는 20nm 내지 50nm의 두께로 형성될 수 있다. 실시예에서, 하부 전극(103)은 DC 스퍼터링(sputtering) 방식에 의해 형성될 수 있다. A method for manufacturing a lower electrode (103) may include a step of depositing Nb or W on a wafer formed of a material such as SiO 2 , Si, TiN, and W for 200 to 800 seconds (preferably 600 seconds). The lower electrode (103) may be formed to a thickness of 20 nm to 50 nm. In an embodiment, the lower electrode (103) may be formed by a DC sputtering method.

DC 스퍼터링(sputtering) 공정은 DC(직류전원)을 인가하여 챔버 내의 불활성 가스를 플라즈마 상태로 만드는 것으로, 캐소드(Cathod)에 타겟 물질을 놓고 애노드(Anode)에 기판(substrate)을 위치시켜 수행될 수 있다. DC 스퍼터링 공정은 챔버 (Chamber)를 기저진공(base vacuum) 상태로 만들어 주는 단계, Ar 등의 공정가스를 챔버에 주입하는 단계, DC power를 공급하여 Ar 플라즈마를 형성하는 단계, 플라즈마에서 발생된 Ar 이온이 타겟(Cathode)에 충돌하는 단계 및 타겟에서 스퍼터링 되어 나온 원자가 기판에 부착되는 단계를 포함할 수 있다. 챔버를 기저진공 상태로 만들어주는 단계는 기저압력으로 5 Torr 내지 10 Torr의 압력으로 유지한 조건에서 수행될 수 있다. 또한, Ar 등의 공정가스를 챔버에 주입하는 단계는 공정압력이 0 mTorr 초과 100 mTorr 내의 범위일 수 있다.The DC sputtering process applies DC (direct current) to create a plasma state of an inert gas within a chamber, and can be performed by placing a target material at the cathode and a substrate at the anode. The DC sputtering process may include a step of creating a base vacuum state in the chamber, a step of injecting a process gas such as Ar into the chamber, a step of forming Ar plasma by supplying DC power, a step of colliding Ar ions generated from the plasma with a target (cathode), and a step of attaching atoms sputtered from the target to the substrate. The step of creating a base vacuum state in the chamber may be performed under conditions in which a base pressure is maintained at a pressure of 5 Torr to 10 Torr. In addition, the step of injecting a process gas such as Ar into the chamber may have a process pressure in a range of more than 0 mTorr and within 100 mTorr.

제1 문턱 스위칭층(102)의 제조 방법은 하부 전극 상에 실리콘산화물을 포함하는 제1 문턱 스위칭층을 형성하는 단계를 포함할 수 있다. 제1 문턱 스위칭층(102)을 형성하는 단계는 실리콘산화물을 증착하는 RF 스퍼터링 공정과, W 및 Ti 중의 적어도 어느 하나를 포함하는 금속 물질을 도핑하는 DC 스퍼터링 공정을 동시적으로 수행하는 코-스퍼터링(co-sputtering) 공정에 의해 상기 문턱 스위칭을 형성하는 단계를 포함할 수 있다. 또한, 제1 문턱 스위칭층을 형성하는 단계는 실리콘산화물을 증착하는 RF 스퍼터링 공정과, W을 도핑하는 DC 스퍼터링 공정을 동시적으로 수행하는 코-스퍼터링 공정에 의해 상기 제1 문턱 스위칭층을 형성하는 단계를 포함하되, 상기 코-스퍼터링 공정에서 아르곤과 산소의 유량비율이 95:5 내지 85:15 범위 내인 조건에서 상기 제1 문턱 스위칭층을 형성할 수 있다. RF 스퍼터링 공정에서 W의 증착 파워는 3 W 내지 10 W 범위 내인 조건일 수 있고, 코-스퍼터링 공정은 500초 내지 800초 범위로 수행될 수 있다. A method for manufacturing a first threshold switching layer (102) may include a step of forming a first threshold switching layer including silicon oxide on a lower electrode. The step of forming the first threshold switching layer (102) may include a step of forming the threshold switching by a co-sputtering process that simultaneously performs an RF sputtering process for depositing silicon oxide and a DC sputtering process for doping a metal material including at least one of W and Ti. In addition, the step of forming the first threshold switching layer may include a step of forming the first threshold switching layer by a co-sputtering process that simultaneously performs an RF sputtering process for depositing silicon oxide and a DC sputtering process for doping W, wherein the first threshold switching layer may be formed under a condition where a flow rate ratio of argon and oxygen is within a range of 95:5 to 85:15 in the co-sputtering process. In the RF sputtering process, the deposition power of W can be in the range of 3 W to 10 W, and the co-sputtering process can be performed in the range of 500 to 800 seconds.

RF 스퍼터링 공정은 RF(Radio Requency) 전압을 사용하는 방식이다. RF 스퍼터링 공정은 챔버(Chamber)를 기저진공(base vacuum) 상태로 만들어 주는 단계, Ar 등의 공정가스를 챔버에 주입하는 단계, DC power를 공급하여 Ar 플라즈마를 형성하는 단계, 플라즈마에서 발생된 Ar 이온이 타겟(Cathode)에 충돌하는 단계 및 타겟에서 스퍼터링 되어 나온 원자가 기판에 부착되는 단계를 포함할 수 있다. 챔버를 기저진공 상태로 만들어주는 단계는 기저압력으로 5 Torr 내지 10 Torr의 압력으로 유지할 수 있다. 또한, Ar 등의 공정가스를 챔버에 주입하는 단계는 공정압력이 0 mTorr 초과 100 mTorr 내의 범위일 수 있다.The RF sputtering process is a method that uses RF (Radio Requency) voltage. The RF sputtering process may include a step of bringing a chamber into a base vacuum state, a step of injecting a process gas such as Ar into the chamber, a step of forming Ar plasma by supplying DC power, a step of colliding Ar ions generated from the plasma with a target (cathode), and a step of attaching atoms sputtered from the target to a substrate. The step of bringing the chamber into a base vacuum state may be maintained at a base pressure of 5 Torr to 10 Torr. In addition, the step of injecting a process gas such as Ar into the chamber may have a process pressure in a range of 0 mTorr to 100 mTorr.

코-스퍼터링 공정은 DC 스퍼터링 공정과 RF 스퍼터링 공정이 동시에 수행될 수 있다. 코-스퍼터링 공정은 챔버(Chamber)를 기저진공(base vacuum) 상태로 만들어 주는 단계, Ar 등의 공정가스를 챔버에 주입하는 단계, DC power를 공급하여 Ar 플라즈마를 형성하는 단계, 플라즈마에서 발생된 Ar 이온이 타겟(Cathode)에 충돌하는 단계 및 타겟에서 스퍼터링 되어 나온 원자가 기판에 부착되는 단계를 포함할 수 있다. 챔버를 기저진공 상태로 만들어주는 단계는 기저압력으로 5 Torr 내지 10 Torr의 압력으로 유지할 수 있다. 또한, Ar 등의 공정가스를 챔버에 주입하는 단계는 공정압력이 0 mTorr 초과 100 mTorr 내의 범위인 조건으로 수행될 수 있다.The co-sputtering process can be performed simultaneously with the DC sputtering process and the RF sputtering process. The co-sputtering process can include a step of bringing the chamber into a base vacuum state, a step of injecting a process gas such as Ar into the chamber, a step of forming Ar plasma by supplying DC power, a step of colliding Ar ions generated from the plasma with a target (cathode), and a step of attaching atoms sputtered from the target to a substrate. The step of bringing the chamber into a base vacuum state can be maintained at a base pressure of 5 Torr to 10 Torr. In addition, the step of injecting a process gas such as Ar into the chamber can be performed under a condition that the process pressure is in a range of more than 0 mTorr and within 100 mTorr.

코-스퍼터링 공정에 의해 제1 문턱 스위칭층(102)을 형성하는 단계는, W 또는 Ti을 DC 스퍼터링에 의하는 단계 및 실리콘산화물을 RF 스퍼터링하는 단계를 포함할 수 있고 DC 스퍼터링과 RF 스퍼터링이 동시에 수행될 수 있다. 코-스퍼터링 공정은 200초 내지 800초 동안 수행될 수 있으며 그 중에서도 600초 동안 수행될 수 있다. 코-스퍼터링 공정에 의해 제1 문턱 스위칭층(102)에 증착된 W과 실리콘산화물의 두께는 10nm 내지 50nm일 수 있고 그 중에서도 20nm일 수 있다. 또한, 코-스퍼터링 공정은 RF 스퍼터링의 증착파워가 1 W 내지 10 W 범위의 조건일 수 있고 DC 스퍼터링의 증착파워는 50 W 내지 150 W 범위의 조건일 수 있다. The step of forming the first threshold switching layer (102) by the co-sputtering process may include a step of DC sputtering W or Ti and a step of RF sputtering silicon oxide, and the DC sputtering and RF sputtering may be performed simultaneously. The co-sputtering process may be performed for 200 to 800 seconds, and more particularly, may be performed for 600 seconds. The thickness of W and silicon oxide deposited on the first threshold switching layer (102) by the co-sputtering process may be 10 to 50 nm, and more particularly, may be 20 nm. In addition, the co-sputtering process may be a condition in which the deposition power of RF sputtering is in the range of 1 W to 10 W, and the deposition power of DC sputtering is in the range of 50 W to 150 W.

제1 문턱 스위칭층(102)은 순수 실리콘산화물 및 도핑된 실리콘산화물로 형성될 수 있다. 도핑된 실리콘산화물은 실리콘산화물에 W 또는 Ti이 도핑될 수 있고 이외에 다른 금속이 도핑될 수 있다. 실리콘산화물에 W 또는 Ti이 도핑시 코-스퍼터링 공정에 의해 실시될 수 있다. 코-스퍼터링 공정을 이용하여 도핑된 실리콘산화물을 증착시 챔버 내의 아르곤과 산소의 유량비율은 95:5 내지 85:15 범위 내의 조건으로 실시될 수 있으며, 최적의 유량비율은 90:1의 비율일 수 있다. 또한, 제1 문턱 스위칭층(102)의 증착 시간은 500초 내지 800초의 범위 내에서 수행될 수 있다. 제1 문턱 스위칭층(102)의 비선형성을 얻을 수 있는 최적의 증착 시간은 600초일 수 있다. The first threshold switching layer (102) can be formed of pure silicon oxide and doped silicon oxide. The doped silicon oxide can be doped with W or Ti and can be doped with other metals. When the silicon oxide is doped with W or Ti, it can be performed by a co-sputtering process. When depositing the doped silicon oxide using the co-sputtering process, the flow rate ratio of argon and oxygen in the chamber can be performed under a condition within the range of 95:5 to 85:15, and the optimal flow rate ratio can be 90:1. In addition, the deposition time of the first threshold switching layer (102) can be performed within the range of 500 seconds to 800 seconds. The optimal deposition time for obtaining the nonlinearity of the first threshold switching layer (102) can be 600 seconds.

상부 전극(101)의 제조 방법은 제1 문턱 스위칭층(102) 상에 Nb 또는 W을 600초 동안 증착시키는 단계를 포함할 수 있다. 증착 시간은 600초로 한정하지 않고 200초 내지 800초 동안 실시될 수 있다. 또한, 상부 전극(101)의 두께는 20nm 내지 50nm의 두께로 형성될 수 있고, 증착시 DC 스퍼터링(sputtering) 방식에 의할 수 있다.The method for manufacturing the upper electrode (101) may include a step of depositing Nb or W on the first threshold switching layer (102) for 600 seconds. The deposition time is not limited to 600 seconds and may be performed for 200 to 800 seconds. In addition, the thickness of the upper electrode (101) may be formed to a thickness of 20 nm to 50 nm, and the deposition may be performed using a DC sputtering method.

하부 전극(103) 및 상부 전극(101)의 증착시간은 500초 이상일 수 있다. 그 중에서도 하부 전극(103) 및 상부 전극(101)을 600초 동안 증착하는 경우 문턱 스위칭 소자로써 비선형적 특성을 확보할 수 있다. 증착시간이 600초 보다 적은 300초의 경우 고 전압과정에서 소자가 터져버리는 하드 브레이크다운(hard breakdown)이 발생할 수 있다. The deposition time of the lower electrode (103) and the upper electrode (101) may be 500 seconds or longer. In particular, when the lower electrode (103) and the upper electrode (101) are deposited for 600 seconds, nonlinear characteristics can be secured as a threshold switching element. When the deposition time is 300 seconds, which is less than 600 seconds, a hard breakdown in which the element explodes during a high voltage process may occur.

도 2는 본 발명의 일 실시예에 따른 스위칭 소자의 제조 공정 중 코-스퍼터링(co-sputtering) 공정을 나타낸 도면이다. 도 2를 참조하여 설명하면, DC 스퍼터링 공정과 RF 스퍼터링 공정이 동시에 기판에 수행되는 것을 나타낸다. 기판 홀더(substrate holder) 상에 샘플이 배치되고 샘플을 기준으로 우측 및 좌측 중 어느 한 방향에 DC 스퍼터링이 수행될 수 있고 반대편 방향에서 RF 스퍼터링이 수행될 수 있다. 코-스퍼터링 공정은 실리콘산화물을 증착하는 RF 스퍼터링 공정으로 실리콘산화물을 증착하고, DC 스퍼터링 공정으로 W 및 Ti 중의 적어도 어느 하나를 포함하는 금속 물질을 도핑하며 이는 동시적으로 수행될 수 있다.FIG. 2 is a drawing showing a co-sputtering process during a manufacturing process of a switching element according to one embodiment of the present invention. Referring to FIG. 2, it shows that a DC sputtering process and an RF sputtering process are simultaneously performed on a substrate. A sample is placed on a substrate holder, and DC sputtering can be performed in either the right or left direction with respect to the sample, and RF sputtering can be performed in the opposite direction. The co-sputtering process is an RF sputtering process that deposits silicon oxide to deposit silicon oxide, and a DC sputtering process that dopes a metal material including at least one of W and Ti, and these can be performed simultaneously.

도 3은 본 발명의 일 실시예에 따른 W 또는 Ti이 도핑된 실리콘산화물의 제1 문턱 스위칭층과 W 전극으로 이루어진 스위칭 소자의 문턱 스위칭 특성을 나타낸 그래프이다. 도 3의 (a)는 순수 실리콘산화물을 제1 문턱 스위칭층(102)으로 하였을때의 문턱 스위칭 특성을 나타낸 것이다. 도 3의 (b)는 실리콘산화물에 W을 도핑하였을때의 문턱 스위칭 특성을 나타낸 것이다. 도 3의 (c)는 실리콘산화물에 Ti을 도핑하였을때의 문턱 스위칭 특성을 나타낸 것이다. FIG. 3 is a graph showing threshold switching characteristics of a switching element composed of a first threshold switching layer of silicon oxide doped with W or Ti and a W electrode according to one embodiment of the present invention. FIG. 3 (a) shows threshold switching characteristics when pure silicon oxide is used as the first threshold switching layer (102). FIG. 3 (b) shows threshold switching characteristics when silicon oxide is doped with W. FIG. 3 (c) shows threshold switching characteristics when silicon oxide is doped with Ti.

도 3의 (a)를 참조하여 설명하면, 순수 실리콘산화물을 제1 문턱 스위칭층(102)으로 사용하고 하부 전극(103) 및 상부 전극(101)으로 W을 사용하였을 경우 전압이 높아짐에 따라 하드 브레이크다운(hard breakdown)이 발생하는 것을 확인할 수 있다. 도 3의 (b)와 (c)를 참조하여 설명하면, (b)는 제1 문턱 스위칭층(102)으로 W이 도핑된 실리콘산화물을 사용하고, (c)는 제1 문턱 스위칭층(102)으로 Ti이 도핑된 실리콘산화물을 사용하였으며, (b)와 (c) 모두 하부 전극(103) 및 상부 전극(101)으로 W을 사용하였을 때의 문턱 스위칭 특성을 나타낸 것이다. 도 3의 (b) 와 (c)의 그래프를 보면 전압이 -1 V 와 1 V 에서 각각 비선형적 특성이 나타냄을 확인할 수 있다.Referring to (a) of Fig. 3, it can be confirmed that a hard breakdown occurs as the voltage increases when pure silicon oxide is used as the first threshold switching layer (102) and W is used as the lower electrode (103) and the upper electrode (101). Referring to (b) and (c) of Fig. 3, (b) shows the threshold switching characteristics when silicon oxide doped with W is used as the first threshold switching layer (102), and (c) shows the threshold switching characteristics when silicon oxide doped with Ti is used as the first threshold switching layer (102). It can be confirmed that nonlinear characteristics are exhibited at voltages of -1 V and 1 V, respectively, in the graphs of Fig. 3.

도 4는 본 발명의 일 실시예에 따라 제작된 문턱 스위칭 소자의 제1 문턱 스위칭층의 실리콘산화물에 텅스텐(W)을 도핑시 산소 조성비와 도펀트인 텅스텐(W) 농도 조절에 따른 문턱 스위칭 특성을 나타낸 그래프이다. 도 4의 (a)는 실리콘산화물에 W을 도핑 시 산소 유량이 3.3%일 때의 문턱 스위칭 특성을 나타낸 그래프이다. 도 4의 (b)는 실리콘산화물에 W을 도핑 시 산소 유량이 10%일 때의 문턱 스위칭 특성을 나타낸 그래프이다. 도 4의 (c)는 실리콘산화물에 W을 도핑 시 산소 유량이 16.6%일 때의 문턱 스위칭 특성을 나타낸 그래프이다. 도 4의 (d)는 실리콘산화물에 W을 도핑 시 증착 파워가 1W일 때의 문턱 스위칭 특성을 나타낸 그래프이다. 도 4의 (e)는 실리콘산화물에 W을 도핑 시 증착 파워가 5W일 때의 문턱 스위칭 특성을 나타낸 그래프이다. 도 4의 (f)는 실리콘산화물에 W을 도핑 시 증착 파워가 10W일 때의 문턱 스위칭 특성을 나타낸 그래프이다. 도 4의 (a),(b) 및 (c)를 참조하여 설명하면, 실리콘산화물에 W을 도핑 시 산소 유량이 10%일 때 스위칭 소자의 문턱 스위칭 특성이 가장 우수한 것을 확인할 수 있다. 도 4의 (d), (e) 및 (f)를 참조하여 설명하면, 실리콘산화물에 W을 증착 시 증착 파워를 5W로 하였을 때 스위칭 소자의 문턱 스위칭 특성이 가장 우수한 것을 확인할 수 있다.FIG. 4 is a graph showing threshold switching characteristics according to adjustment of oxygen composition ratio and tungsten (W) concentration as a dopant when doping tungsten (W) into silicon oxide of a first threshold switching layer of a threshold switching element manufactured according to an embodiment of the present invention. FIG. 4 (a) is a graph showing threshold switching characteristics when the oxygen flow rate is 3.3% when doping W into silicon oxide. FIG. 4 (b) is a graph showing threshold switching characteristics when the oxygen flow rate is 10% when doping W into silicon oxide. FIG. 4 (c) is a graph showing threshold switching characteristics when the oxygen flow rate is 16.6% when doping W into silicon oxide. FIG. 4 (d) is a graph showing threshold switching characteristics when the deposition power is 1 W when doping W into silicon oxide. FIG. 4 (e) is a graph showing threshold switching characteristics when the deposition power is 5 W when doping W into silicon oxide. Fig. 4 (f) is a graph showing the threshold switching characteristics when the deposition power is 10 W when doping silicon oxide with W. Referring to Figs. 4 (a), (b), and (c), it can be confirmed that the threshold switching characteristics of the switching element are the best when the oxygen flow rate is 10% when doping silicon oxide with W. Referring to Figs. 4 (d), (e), and (f), it can be confirmed that the threshold switching characteristics of the switching element are the best when the deposition power is 5 W when depositing W on silicon oxide.

도 5는 본 발명의 일 실시예에 따라 제작된 문턱 스위칭 소자의 제1 문턱 스위칭층의 실리콘산화물에 티타늄(Ti)을 도핑시 상부 표면에 산소를 추가하였을때의 문턱 스위칭 특성을 나타낸 그래프이다. 도 5의 (a)는 제1 문턱 스위칭층(102)으로 Ti이 도핑된 실리콘산화물을 사용하고, 하부 전극(103) 및 상부 전극(101)으로 각각 W을 사용하였을 때의 스위칭 소자의 문턱 스위칭 특성을 나타낸 것이다. 도 5의 (b)는 Ti 도핑된 실리콘산화물의 상부 표면에 산소를 추가하였을 때의 스위칭 소자의 문턱 스위칭 특성을 나타낸 것이다. 도 5의 (a)를 참조하여 설명하면, 본 발명의 일 실시예에 따른 Ti이 도핑된 실리콘산화물을 사용한 스위칭 소자의 -1 V와 1 V 에서 비선형적 특성을 확인할 수 있다. 도 5의 (b)를 참조하여 설명하면, Ti 도핑된 실리콘산화물 상부 표면과 상부 전극(101) 사이에 제2 문턱 스위칭층(201)을 추가하였을 때, 양 전압의 문턱 스위칭 특성을 더욱 비선형적으로 개선할 수 있음을 그래프를 통해 확인할 수 있다. 제2 문턱 스위칭층(201)은 제1 문턱 스위칭층과 비교하였을 때, 문턱 스위칭층의 상부 부근에 산소의 함량이 조금 더 높은 층일 수 있다. 또한, 제2 문턱 스위칭층은 제1 문턱 스위칭층 보다 화학양론적으로 산소와 많이 결합된 금속-산화물 층일 수 있다.FIG. 5 is a graph showing threshold switching characteristics when oxygen is added to the upper surface of the silicon oxide of the first threshold switching layer of the threshold switching element manufactured according to an embodiment of the present invention when titanium (Ti) is doped. FIG. 5 (a) shows threshold switching characteristics of the switching element when Ti-doped silicon oxide is used as the first threshold switching layer (102) and W is used as the lower electrode (103) and the upper electrode (101), respectively. FIG. 5 (b) shows threshold switching characteristics of the switching element when oxygen is added to the upper surface of the Ti-doped silicon oxide. Referring to FIG. 5 (a), nonlinear characteristics of the switching element using Ti-doped silicon oxide according to an embodiment of the present invention can be confirmed at -1 V and 1 V. Referring to (b) of FIG. 5, it can be confirmed through the graph that when a second threshold switching layer (201) is added between the upper surface of the Ti-doped silicon oxide and the upper electrode (101), the threshold switching characteristics of the positive voltage can be further nonlinearly improved. The second threshold switching layer (201) may be a layer having a slightly higher oxygen content near the upper portion of the threshold switching layer compared to the first threshold switching layer. In addition, the second threshold switching layer may be a metal-oxide layer that is more stoichiometrically combined with oxygen than the first threshold switching layer.

도 6은 본 발명의 일 실시예에 따라 제작된 문턱 스위칭 소자의 제1 문턱 스위칭층으로 순수 실리콘산화물과 텅스텐(W)이 도핑된 실리콘산화물에서의 문턱 스위칭 특성을 나타낸 그래프이다. 도 6의 (a)는 하부 전극(103) 및 상부 전극(101)으로 W을 사용하고 실리콘산화물을 제1 문턱 스위칭층(102)으로 사용한 스위칭 소자의 문턱 스위칭 특성을 나타낸 것이다. 도 6의 (b) 와 (c)는 하부 전극(103) 및 상부 전극(101)으로 Nb을 사용하고, 제1 문턱 스위칭층(102)으로 각각 순수 실리콘산화물과 W이 도핑된 실리콘산화물을 사용하였을때의 문턱 스위칭 특성을 나타낸 그래프이다. 도 6의 (a)를 참조하여 설명하면, 순수 실리콘산화물과 W을 각각 제1 문턱 스위칭층(102)과 하부 및 상부 전극으로 사용하였을 경우 하드 브레이크다운이 발생하는 것을 확인할 수 있다. 도 6의 (b)를 참조하여 설명하면, 전극을 Nb을 사용하였을 때, W을 사용하였을 때와 비교하였을 때 문턱 스위칭 특성이 더욱 비선형적으로 나타나는 것을 확인할 수 있다. 도 6의 (c)를 참조하여 설명하면, 전극으로 Nb을 사용하고 제1 문턱 스위칭층(102)으로 W이 도핑된 실리콘산화물을 사용하였을때, 순수 실리콘산화물을 제1 문턱 스위칭층(102)으로 사용한 것에 비해 W을 도핑 시 문턱 스위칭이 일어나지만 도핑 전에 비해 불안정한 것을 확인할 수 있다.FIG. 6 is a graph showing threshold switching characteristics in a first threshold switching layer of a threshold switching element manufactured according to an embodiment of the present invention, in which pure silicon oxide and tungsten (W)-doped silicon oxide are used. FIG. 6 (a) shows threshold switching characteristics of a switching element using W as the lower electrode (103) and the upper electrode (101) and silicon oxide as the first threshold switching layer (102). FIG. 6 (b) and (c) are graphs showing threshold switching characteristics when Nb is used as the lower electrode (103) and the upper electrode (101), and pure silicon oxide and W-doped silicon oxide are used as the first threshold switching layer (102), respectively. Referring to FIG. 6 (a), it can be confirmed that hard breakdown occurs when pure silicon oxide and W are used as the first threshold switching layer (102) and the lower and upper electrodes, respectively. Referring to (b) of Fig. 6, it can be confirmed that when Nb is used as the electrode, the threshold switching characteristics become more nonlinear compared to when W is used. Referring to (c) of Fig. 6, when Nb is used as the electrode and silicon oxide doped with W is used as the first threshold switching layer (102), it can be confirmed that threshold switching occurs when doped with W, but is less unstable than before doping, compared to when pure silicon oxide is used as the first threshold switching layer (102).

도 7은 본 발명의 일 실시예에 따라 제작된 문턱 스위칭 소자의 오실레이션 특성을 나타낸 도면이다. 도 7의 (a)는 전극으로 Nb을 사용하고, 제1 문턱 스위칭층(102)으로 실리콘산화물을 사용한 스위칭 소자의 문턱 스위칭 특성을 나타낸 그래프이다. 도 7의 (b)는 본 발명의 일 실시예에 따른 스위칭 소자에 AC pulse를 인가하였을 때를 나타낸 그래프이다. 도 7의 (c)는 스위칭 소자에 여러개의 AC pulse를 인가하였을 때를 나타낸 그래프이다. 도 7의 (b)와 (c)를 참조하여 설명하면, 스위칭 소자에 한 개 및 여러 개의 AC pulse를 인가하였을 때 뉴런 소자로써 오실레이션 특성이 일어남을 확인할 수 있다. 이는 본 발명의 일 실시예에 따른 스위칭 소자의 소자 신뢰성을 확인할 수 있다.FIG. 7 is a diagram showing the oscillation characteristics of a threshold switching element manufactured according to one embodiment of the present invention. FIG. 7 (a) is a graph showing the threshold switching characteristics of a switching element using Nb as an electrode and silicon oxide as a first threshold switching layer (102). FIG. 7 (b) is a graph showing when an AC pulse is applied to a switching element according to one embodiment of the present invention. FIG. 7 (c) is a graph showing when multiple AC pulses are applied to the switching element. Referring to FIGS. 7 (b) and (c), it can be confirmed that oscillation characteristics occur as a neuron element when one and multiple AC pulses are applied to the switching element. This can confirm the element reliability of the switching element according to one embodiment of the present invention.

도 8은 본 발명의 일 실시예에 따라 제작된 문턱 스위칭 소자의 비선형적 문턱 스위칭 특성을 나타낸 도면이다. 도 8의 (a)는 전극을 Nb을 사용하고, 제1 문턱 스위칭층(102)으로 순수 실리콘산화물을 사용한 스위칭 소자의 문턱 스위칭 특성을 나타낸 그래프이다. 도 8의 (b)는 스위칭 소자의 다양한 컴플라이언스(compliance) current 상태에서의 문턱 스위칭 특성을 나타낸 것이다. 도 8의 (c) 및 (d)는 50,000번의 single pulse와 constant pulse에 대한 스위칭 소자의 문턱 스위칭 특성을 나타낸 것이다. 도 8의 (a)를 참조하여 설명하면, 전압이 1 V 와 -1 V 에서 비선형적인 문턱 스위칭 특성이 일어남을 확인할 수 있다. 도 8의 (b)를 참조하여 설명하면, 본 발명의 일 실시예에 따른 스위칭 소자의 다양한 컴플라이언스 커런트(current) 상태에서도 문턱 스위칭 특성 확보가 가능한 것을 확인할 수 있다. 도 8의 (c)를 참조하여 설명하면, 50,000번의 single pulse에도 일정하게 문턱 스위칭 특성을 나타내어 높은 소자 신뢰성을 확인할 수 있다. 도 8의 (d)를 참조하여 설명하면, constant pulse에서 일정하게 문턱 스위칭 특성을 나타내어 뉴런 오실레이션 특성을 확인할 수 있다.FIG. 8 is a diagram showing nonlinear threshold switching characteristics of a threshold switching element manufactured according to an embodiment of the present invention. FIG. 8 (a) is a graph showing threshold switching characteristics of a switching element using Nb as an electrode and pure silicon oxide as a first threshold switching layer (102). FIG. 8 (b) shows threshold switching characteristics in various compliance current states of the switching element. FIGS. 8 (c) and 8 (d) show threshold switching characteristics of the switching element for 50,000 single pulses and constant pulses. Referring to FIG. 8 (a), it can be confirmed that nonlinear threshold switching characteristics occur at voltages of 1 V and -1 V. Referring to FIG. 8 (b), it can be confirmed that threshold switching characteristics can be secured even in various compliance current states of the switching element according to an embodiment of the present invention. Referring to Fig. 8 (c), it can be confirmed that the threshold switching characteristics are constant even for 50,000 single pulses, confirming high device reliability. Referring to Fig. 8 (d), it can be confirmed that the neuron oscillation characteristics are constant by showing the threshold switching characteristics in a constant pulse.

도 9는 본 발명의 일 실시예에 따라 제작된 문턱 스위칭 소자의 고온에서의 문턱 스위칭 특성을 나타낸 도면이다. 도 9의 (a) 와 (b)는 문턱 스위칭 소자의 전도 메커니즘을 나타낸 그래프이다. 도 9의 (c)는 고온에서의 문턱 스위칭 소자의 문턱 스위칭 특성을 나타낸 그래프이다. 도 9의 (a)와 (b)를 참조하여 설명하면, Poole-Frenkel & Schottky mechanism이 선형적으로 증가하는 것을 확인할 수 있고, 이는 고온에서도 문턱 스위칭 특성이 유지되는 것을 확인할 수 있다. 도 9의 (c)를 참조하여 설명하면, 스위칭 소자가 478K의 고온에서도 298K의 상온에서와 비슷한 비선형적 문턱 스위칭 특성을 보이는 것을 확인할 수 있다. 이는 고온에서도 문턱 스위칭이 가능함을 나타낸다.FIG. 9 is a diagram showing threshold switching characteristics at high temperatures of a threshold switching element manufactured according to an embodiment of the present invention. FIG. 9 (a) and (b) are graphs showing a conduction mechanism of the threshold switching element. FIG. 9 (c) is a graph showing threshold switching characteristics of the threshold switching element at high temperatures. Referring to FIG. 9 (a) and (b), it can be confirmed that the Poole-Frenkel & Schottky mechanism increases linearly, which confirms that the threshold switching characteristics are maintained even at high temperatures. Referring to FIG. 9 (c), it can be confirmed that the switching element shows nonlinear threshold switching characteristics similar to those at room temperature of 298 K even at a high temperature of 478 K. This indicates that threshold switching is possible even at high temperatures.

도 10은 본 발명의 일 실시예에 따라 제작된 문턱 스위칭 소자의 산소 조성비에 따른 문턱 스위칭 특성을 나타낸 도면이다. 도 10의 (a)는 전극으로 Nb을 사용하고 제1 문턱 스위칭층(102)으로 실리콘산화물을 사용한 문턱 스위칭 소자의 산소 조성비에 따른 문턱 스위칭 특성을 나타낸 그래프이다. 도 10의 (b) 및 (c)는 문턱 스위칭 소자의 물성 분석(XPS) 그래프를 나타낸 것이다. 도 10의 (a)를 참조하여 설명하면, 실리콘산화물의 아르곤과 산소의 조성비(Ar:O)가 30:0 (산소 유량 0%) 및 25:5 (산소 유량 16.6%)인 경우 약간의 비선형적 특성을 나타내는 반면, 조성비가 27:3 (산소 유량 10%)인 경우에 비선형적 특성이 명확하게 나타나는 것을 확인할 수 있다. 도 10의 (b) 및 (c)를 참조하여 설명하면, IMT 문턱 스위칭(NbO2)과 메모리 스위칭(Nb2O-5)에 관여하는 피크(peak)가 보이긴 하지만 세기(intensity)가 낮아서 Nb이 스위칭 메커니즘을 결정 짓지 않는 것을 확인할 수 있고, 실리콘산화물층의 가운데 물성 분석 결과 산소 공공(oxygen vacancy)이 스위칭에 관여하는 것을 확인할 수 있다.FIG. 10 is a diagram showing threshold switching characteristics according to the oxygen composition ratio of a threshold switching element manufactured according to an embodiment of the present invention. FIG. 10 (a) is a graph showing threshold switching characteristics according to the oxygen composition ratio of a threshold switching element using Nb as an electrode and silicon oxide as a first threshold switching layer (102). FIGS. 10 (b) and 10 (c) show property analysis (XPS) graphs of the threshold switching element. Referring to FIG. 10 (a), it can be confirmed that when the composition ratio of argon and oxygen (Ar:O) of silicon oxide is 30:0 (oxygen flow rate 0%) and 25:5 (oxygen flow rate 16.6%), slightly nonlinear characteristics are exhibited, whereas when the composition ratio is 27:3 (oxygen flow rate 10%), nonlinear characteristics are clearly exhibited. Referring to (b) and (c) of Fig. 10, peaks involved in IMT threshold switching (NbO 2 ) and memory switching (Nb 2 O- 5 ) are visible, but the intensity is low, confirming that Nb does not determine the switching mechanism, and the result of the physical property analysis in the center of the silicon oxide layer confirms that oxygen vacancies are involved in switching.

도 11은 본 발명의 일 실시예에 따라 제작된 문턱 스위칭 소자의 산소 유량과 도핑 농도에 따른 문턱 스위칭 특성을 나타낸 도면이다. 도 11의 (a)는 전극으로 W을 사용하고 제1 문턱 스위칭층(102)으로 W이 도핑된 실리콘산화물을 사용한 문턱 스위칭 소자의 도핑 시 산소 유량이 10%이고 증착 파워가 15W인 조건에서의 문턱 스위칭 특성을 나타낸 그래프이다. 도 11의 (b)는 (a)와 같은 문턱 스위칭 소자의 도핑 시 산소 유량이 3.33%이고 증착 파워가 10W인 조건에서의 문턱 스위칭 특성을 나타낸 그래프이다. 도 11의 (c), (d) 및 (e)는 각각 산소 유량이 10%, 16.66% 및 10% 이고, 증착 전압이 10W, 10W 및 5W인 조건에서의 문턱 스위칭 특성을 나타낸 그래프이다. 도 11의 (a), (c) 및 (e)를 참조하여 설명하면, 산소 유량이 10%로 고정되고 증착 전압을 15W에서 5W까지 점차 낮췄을 때, 5W와 10W에서 각각 비선형적 특성을 보였고, 15W에선 conducting이 일어나는 것을 확인할 수 있다. 그 중에서도 증착 전압이 5W에서 가장 뚜렷한 비선형적 특성이 나타나는 것을 확인할 수 있다. 도 11의 (b), (c) 및 (d)를 참조하여 설명하면, 증착 전압이 10W로 고정된 상태에서 산소 유량이 3.33%에서 16.66%까지 점차 증가시켰을 때, 산소 유량이 3.33%일 때는 무작위적인 특성을 보였고 10%인 경우 비선형적 특성을 보였으며 16.66%에서는 완만한 형태의 그래프를 보였다. 이를 통해 산소 유량이 10%인 경우에 가장 비선형적 특성이 잘 나타나는 것을 확인할 수 있었다.FIG. 11 is a diagram showing threshold switching characteristics according to the oxygen flow rate and doping concentration of a threshold switching element manufactured according to an embodiment of the present invention. FIG. 11 (a) is a graph showing threshold switching characteristics under the conditions of an oxygen flow rate of 10% and a deposition power of 15 W when doping a threshold switching element using W as an electrode and silicon oxide doped with W as a first threshold switching layer (102). FIG. 11 (b) is a graph showing threshold switching characteristics under the conditions of an oxygen flow rate of 3.33% and a deposition power of 10 W when doping the same threshold switching element as (a). FIG. 11 (c), (d), and (e) are graphs showing threshold switching characteristics under the conditions of oxygen flow rates of 10%, 16.66%, and 10%, and deposition voltages of 10 W, 10 W, and 5 W, respectively. Referring to (a), (c), and (e) of Fig. 11, when the oxygen flow rate is fixed to 10% and the deposition voltage is gradually lowered from 15 W to 5 W, it can be confirmed that nonlinear characteristics are exhibited at 5 W and 10 W respectively, and conducting occurs at 15 W. Among them, it can be confirmed that the nonlinear characteristics are most distinct when the deposition voltage is 5 W. Referring to (b), (c), and (d) of Fig. 11, when the oxygen flow rate is gradually increased from 3.33% to 16.66% while the deposition voltage is fixed to 10 W, random characteristics are exhibited when the oxygen flow rate is 3.33%, nonlinear characteristics are exhibited when it is 10%, and a smooth graph is exhibited at 16.66%. Through this, it can be confirmed that the nonlinear characteristics are most prominent when the oxygen flow rate is 10%.

도 12는 본 발명의 일 실시예에 따라 제작된 문턱 스위칭 소자의 상/하부 전극의 두께 변경에 따른 문턱 스위칭 특성을 나타낸 도면이다. 도 12의 (a) 와 (b)는 전극으로 W을 사용하고 제1 문턱 스위칭층(102)으로 W이 도핑된 실리콘산화물을 사용하였을때 상부 및 하부 전극의 증착 조건으로 RF 파워는 100W, DC 파워는 5W, 산소 유량은 10%이고, 증착 시간만 각각 600초와 300초로 달리 하였을때의 문턱 스위칭 특성을 나타낸 것이다. 도 12의 (a)를 참조하여 설명하면, 증착 시간을 600초로 하였을때 W전극의 두께는 30nm 이하가 되고 이때 약간의 비선형적 특성이 나타나는 것을 확인할 수 있었다. 도 13의 (b)를 참조하여 설명하면, 증착 시간을 300초로 하였을때 W전극의 두께는 15nm 이하가 되고 이때 하드 브레이크다운 현상이 나타나는 것을 확인할 수 있었다. 따라서, 상부 및 하부 전극의 최적 증착 시간은 600초인 것으로 확인되었다.FIG. 12 is a diagram showing threshold switching characteristics according to changes in the thickness of the upper and lower electrodes of a threshold switching element manufactured according to an embodiment of the present invention. FIG. 12 (a) and (b) show threshold switching characteristics when W is used as an electrode, W-doped silicon oxide is used as a first threshold switching layer (102), the deposition conditions of the upper and lower electrodes are as follows: RF power is 100 W, DC power is 5 W, oxygen flow rate is 10%, and only the deposition time is 600 seconds and 300 seconds, respectively. Referring to FIG. 12 (a), when the deposition time is 600 seconds, the thickness of the W electrode becomes 30 nm or less, and it can be confirmed that a slight nonlinear characteristic appears at this time. Referring to FIG. 13 (b), when the deposition time is 300 seconds, the thickness of the W electrode becomes 15 nm or less, and it can be confirmed that a hard breakdown phenomenon appears at this time. Therefore, the optimal deposition time for the upper and lower electrodes was confirmed to be 600 seconds.

도 13은 본 발명의 일 실시예에 따라 제작된 문턱 스위칭 소자의 제1 문턱 스위칭층의 두께 변경에 따른 문턱 스위칭 특성을 나타낸 도면이다. 도 13의 (a), (b) 및 (c)는 W이 도핑된 실리콘산화물의 증착 조건으로 RF 파워는 100W, DC 파워는 10W, 산소 유량은 10%이고, 증착 시간만 각각 900초, 1200초 및 3600초로 달리 하였을때의 문턱 스위칭 특성을 나타낸 것이다. 도 13의 (a), (b) 및 (c)를 참조하여 설명하면, 문턱 스위칭 소자의 비선형적 특성을 얻을 수 있는 최적의 실리콘산화물 증착 시간은 600초이고 이보다 길어진 900초에서는 한 번 비선형성 후 conducting이 일어나고 1200초 이상부터는 전류 레벨이 낮으며 완만한 스위칭을 관찰할 수 있었다.FIG. 13 is a diagram showing threshold switching characteristics according to changes in the thickness of the first threshold switching layer of the threshold switching element manufactured according to one embodiment of the present invention. FIG. 13 (a), (b), and (c) show threshold switching characteristics when the deposition conditions of W-doped silicon oxide are as follows: RF power is 100 W, DC power is 10 W, oxygen flow rate is 10%, and only the deposition time is 900 seconds, 1200 seconds, and 3600 seconds, respectively. Referring to FIG. 13 (a), (b), and (c), the optimal silicon oxide deposition time for obtaining nonlinear characteristics of the threshold switching element is 600 seconds, and at 900 seconds, which is longer than this, conducting occurs after nonlinearity once, and from 1200 seconds or more, the current level is low and gentle switching can be observed.

도 14는 본 발명의 일 실시예에 따라 제작된 문턱 스위칭 소자의 상/하부 전극의 물질에 따른 문턱 스위칭 특성을 나타낸 도면이다. 도 14의 (a) 및 (b)는 상부 전극(101)으로 Nb을 하부 전극(103)으로 W을 사용한 경우, 상부 및 하부 전극 모두 Nb을 사용한 경우 및 상부 전극(101)을 W을 사용하고 하부 전극(103)으로 Nb을 사용한 문턱 스위칭 소자의 비선형적 특성을 나타낸 그래프이다. 도 14의 (a) 및 (b)를 참조하여 설명하면, 상부 및 하부 전극을 모두 Nb으로 사용하였을 경우 비선형적 특성이 나타나 문턱 스위칭 소자로써 기능할 수 있음을 확인할 수 있다. FIG. 14 is a diagram showing threshold switching characteristics according to materials of upper and lower electrodes of a threshold switching element manufactured according to one embodiment of the present invention. FIG. 14 (a) and (b) are graphs showing nonlinear characteristics of a threshold switching element when Nb is used as the upper electrode (101) and W is used as the lower electrode (103), when Nb is used for both the upper and lower electrodes, and when W is used for the upper electrode (101) and Nb is used for the lower electrode (103). Referring to FIG. 14 (a) and (b), it can be confirmed that when Nb is used for both the upper and lower electrodes, nonlinear characteristics appear and the element can function as a threshold switching element.

상술한 바와 같은 본 발명의 실시예에 의하면, 도핑된 실리콘산화물 제1 문턱 스위칭층과 Nb 전극을 포함한 반도체 공정 호환성 높은 문턱 스위칭 뉴런 소자 및 이의 제공 방법을 제공할 수 있다.According to the embodiment of the present invention as described above, a semiconductor process-compatible threshold switching neuron element including a doped silicon oxide first threshold switching layer and a Nb electrode and a method for providing the same can be provided.

이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내어 설명하는 것이며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위내에서 변경 또는 수정이 가능하다. 저술한 실시예는 본 발명의 기술적 사상을 구현하기 위한 최선의 상태를 설명하는 것이며, 본 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.The above detailed description is illustrative of the present invention. In addition, the above contents illustrate and explain the preferred embodiment of the present invention, and the present invention can be used in various other combinations, changes, and environments. That is, changes or modifications are possible within the scope of the inventive concept disclosed in this specification, the scope equivalent to the written disclosure, and/or the scope of technology or knowledge in the art. The written embodiment describes the best state for implementing the technical idea of the present invention, and various changes required for specific application fields and uses of the present invention are also possible. Therefore, the above detailed description of the invention is not intended to limit the present invention to the disclosed embodiments. In addition, the appended claims should be interpreted to include other embodiments.

100: 스위칭 소자
101: 상부 전극
102: 제1 문턱 스위칭층
103: 하부 전극
201: 제2 문턱 스위칭층100: Switching element
101: Upper electrode
102: 1st threshold switching layer
103: Lower electrode
201: Second threshold switching layer

Claims (19)

하부 전극;
상기 하부 전극 상에 마련되는 제1 문턱 스위칭층; 및
상기 제1 문턱 스위칭층 상에 마련되는 상부 전극;을 포함하고,
상기 제1 문턱 스위칭층은 W 및 Ti 중의 적어도 어느 하나가 도핑된 실리콘산화물을 포함하되,
상기 실리콘산화물을 증착하는 RF 스퍼터링 공정과, W 및 Ti 중의 적어도 어느 하나를 포함하는 금속 물질을 도핑하는 DC 스퍼터링 공정을 동시적으로 수행하는 코-스퍼터링(co-sputtering) 공정에 의해 생성되고,
상기 코-스퍼터링 공정에서 아르곤과 산소의 유량비율이 90:10이고, W 또는 Ti의 증착 파워가 0 W 초과 내지 15 W 미만의 범위 내인 조건에서 생성되며,
상기 하부 전극 및 상기 상부 전극 중의 적어도 어느 하나는 Nb 및 W 중의 적어도 어느 하나를 포함하는, 스위칭 소자.lower electrode;
A first threshold switching layer provided on the lower electrode; and
Including an upper electrode provided on the first threshold switching layer;
The first threshold switching layer comprises silicon oxide doped with at least one of W and Ti,
It is produced by a co-sputtering process in which an RF sputtering process for depositing the silicon oxide and a DC sputtering process for doping a metal material including at least one of W and Ti are simultaneously performed.
In the above co-sputtering process, it is generated under the condition that the flow rate ratio of argon and oxygen is 90:10 and the deposition power of W or Ti is within the range of more than 0 W and less than 15 W.
A switching element, wherein at least one of the lower electrode and the upper electrode comprises at least one of Nb and W. 삭제delete 삭제delete 삭제delete 삭제delete 제1 항에 있어서,
상기 하부 전극 및 상기 상부 전극은 Nb을 포함하는, 스위칭 소자.In the first paragraph,
A switching element, wherein the lower electrode and the upper electrode comprise Nb. 제1 항에 있어서,
상기 상부 전극은 Nb을 포함하고, 상기 하부 전극은 W을 포함하는, 스위칭 소자.In the first paragraph,
A switching element, wherein the upper electrode comprises Nb and the lower electrode comprises W. 제1 항에 있어서,
상기 하부 전극 및 상기 상부 전극은 W을 포함하는, 스위칭 소자.In the first paragraph,
A switching element, wherein the lower electrode and the upper electrode include W. 제1 항에 있어서,
상기 상부 전극과 상기 하부 전극 간의 전압에 따른 문턱 스위칭 특성을 비선형화하도록, 상기 상부 전극과 상기 제1 문턱 스위칭층 사이에 마련되는 제2 문턱 스위칭층을 더 포함하며,
상기 제2 문턱 스위칭층은 상기 제1 문턱 스위칭층 보다 문턱 스위칭층 상부 부근에 산소의 함량이 더 높은, 스위칭 소자.In the first paragraph,
It further includes a second threshold switching layer provided between the upper electrode and the first threshold switching layer to nonlinearize the threshold switching characteristic according to the voltage between the upper electrode and the lower electrode.
A switching element wherein the second threshold switching layer has a higher oxygen content near the upper portion of the threshold switching layer than the first threshold switching layer. 하부 전극 상에 W 및 Ti 중의 적어도 어느 하나가 도핑된 실리콘산화물을 포함하는 제1 문턱 스위칭층을 형성하는 단계; 및
상기 제1 문턱 스위칭층 상에 상부 전극을 형성하는 단계;를 포함하고,
상기 제1 문턱 스위칭층을 형성하는 단계는 실리콘산화물을 증착하는 RF 스퍼터링 공정과, W 및 Ti 중의 적어도 어느 하나를 포함하는 금속 물질을 도핑하는 DC 스퍼터링 공정을 동시적으로 수행하는 코-스퍼터링(co-sputtering) 공정을 포함하되,
상기 코-스퍼터링 공정은 아르곤과 산소의 유량비율이 90:10이고, W 또는 Ti의 증착 파워가 0 W 초과 내지 15 W 미만의 범위 내인 조건에서 진행되는 공정이고,
상기 하부 전극 및 상기 상부 전극 중의 적어도 어느 하나는 Nb 및 W 중의 적어도 어느 하나를 포함하는, 스위칭 소자 제조 방법.A step of forming a first threshold switching layer including silicon oxide doped with at least one of W and Ti on a lower electrode; and
A step of forming an upper electrode on the first threshold switching layer;
The step of forming the first threshold switching layer includes a co-sputtering process of simultaneously performing an RF sputtering process for depositing silicon oxide and a DC sputtering process for doping a metal material including at least one of W and Ti.
The above co-sputtering process is a process that is performed under the condition that the flow rate ratio of argon and oxygen is 90:10 and the deposition power of W or Ti is within the range of more than 0 W and less than 15 W.
A method for manufacturing a switching element, wherein at least one of the lower electrode and the upper electrode comprises at least one of Nb and W. 삭제delete 삭제delete 삭제delete 삭제delete 제10 항에 있어서,
상기 제1 문턱 스위칭층을 형성하는 단계는 상기 코-스퍼터링 공정을 500초 내지 800초 범위로 수행하여 상기 문턱 스위칭을 형성하는 단계를 포함하는, 스위칭 소자 제조 방법.In Article 10,
A method for manufacturing a switching element, wherein the step of forming the first threshold switching layer includes the step of forming the threshold switching by performing the co-sputtering process for a period of 500 to 800 seconds. 제10 항에 있어서,
상기 하부 전극 및 상기 상부 전극은 Nb을 포함하는, 스위칭 소자 제조 방법.In Article 10,
A method for manufacturing a switching element, wherein the lower electrode and the upper electrode include Nb. 제10 항에 있어서,
상기 상부 전극은 Nb을 포함하고, 상기 하부 전극은 W을 포함하는, 스위칭 소자 제조 방법.In Article 10,
A method for manufacturing a switching element, wherein the upper electrode comprises Nb and the lower electrode comprises W. 제10 항에 있어서,
상기 하부 전극 및 상기 상부 전극은 W을 포함하는, 스위칭 소자 제조 방법.In Article 10,
A method for manufacturing a switching element, wherein the lower electrode and the upper electrode include W. 제10 항에 있어서,
상기 상부 전극과 상기 하부 전극 간의 전압에 따른 문턱 스위칭 특성을 비선형화하도록, 상기 상부 전극과 상기 제1 문턱 스위칭층 사이에 제2 문턱 스위칭층을 형성하는 단계를 더 포함하며,
상기 제2 문턱 스위칭층은 상기 제1 문턱 스위칭층 보다 문턱 스위칭층 상부 부근에 산소의 함량이 더 높은, 스위칭 소자 제조 방법.
In Article 10,
The method further comprises the step of forming a second threshold switching layer between the upper electrode and the first threshold switching layer to nonlinearize the threshold switching characteristic according to the voltage between the upper electrode and the lower electrode.
A method for manufacturing a switching element, wherein the second threshold switching layer has a higher oxygen content near the upper portion of the threshold switching layer than the first threshold switching layer.
KR1020230150552A 2023-11-03 2023-11-03 The threshold switching neuron device with high semiconductor process compatibility and manufacturing method of the same Active KR102821545B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230150552A KR102821545B1 (en) 2023-11-03 2023-11-03 The threshold switching neuron device with high semiconductor process compatibility and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020230150552A KR102821545B1 (en) 2023-11-03 2023-11-03 The threshold switching neuron device with high semiconductor process compatibility and manufacturing method of the same

Publications (2)

Publication Number Publication Date
KR20250064864A KR20250064864A (en) 2025-05-12
KR102821545B1 true KR102821545B1 (en) 2025-06-16

Family

ID=95710750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230150552A Active KR102821545B1 (en) 2023-11-03 2023-11-03 The threshold switching neuron device with high semiconductor process compatibility and manufacturing method of the same

Country Status (1)

Country Link
KR (1) KR102821545B1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI473209B (en) * 2009-12-09 2015-02-11 Univ Nat Taiwan Science Tech Method of fabricating resistance memory
KR101423930B1 (en) * 2012-04-17 2014-07-28 광주과학기술원 Resistance change memory device having threshold switching and memory switching characters, fabrication method for the same, and resistance change memory device array having the same
KR102635604B1 (en) * 2021-08-23 2024-02-13 한양대학교 산학협력단 Artificial synapse device based on resistive random access memory device and fabricating method thereof
KR20230138329A (en) * 2022-03-23 2023-10-05 에스케이하이닉스 주식회사 Method of operating selector device, method of operating nonvolatile memory apparatus using the same, electronic circuit device including selector device, and nonvolatile memory apparatus

Also Published As

Publication number Publication date
KR20250064864A (en) 2025-05-12

Similar Documents

Publication Publication Date Title
US20240276895A1 (en) Rram crossbar array circuits with specialized interface layers for low current operation
EP3381066B1 (en) A memristor device and a method of fabrication thereof
US11659779B2 (en) Memory cell and method of forming the same
EP2842163B1 (en) Nonlinear memristors
US20150016178A1 (en) All around electrode for novel 3D RRAM applications
KR100693409B1 (en) Nonvolatile Memory Device and Manufacturing Method Using Changed Resistance of Oxide Film
CN107068860B (en) Resistive memory and its preparation method
US9243321B2 (en) Ternary metal nitride formation by annealing constituent layers
US20110253966A1 (en) Ionic-modulated dopant profile control in nanoscale switching devices
Zhao et al. Ultrahigh uniformity and stability in NbO x-based selector for 3-D memory by using Ru electrode
Saura et al. Threshold switching and conductance quantization in Al/HfO2/Si (p) structures
KR102821545B1 (en) The threshold switching neuron device with high semiconductor process compatibility and manufacturing method of the same
US7897954B2 (en) Dielectric-sandwiched pillar memory device
US11925129B2 (en) Multi-layer selector device and method of fabricating the same
CN106033780A (en) Diode with controllable rectification characteristics and method of manufacture and operation thereof
KR102432688B1 (en) multi-layered selector device and method of manufacturing the same
KR102497052B1 (en) Resistive switching memory device having halide perovskite and method of manufacturing the same
US20160043312A1 (en) Memristors with dopant-compensated switching
KR102072091B1 (en) Resistance Random Access Memory with Selector Device
US11245074B2 (en) Resistance random access memory and method for fabricating the same
KR20220015823A (en) Resistance Change Device and Method of Fabricating the Same
KR102432689B1 (en) multi-layered selector device and method of manufacturing the same
TW201442310A (en) Memory device and manufacturing method thereof
KR102223115B1 (en) Switching element and logic computing device including the same
Gonon et al. Mechanisms of resistance switching in nanometric metal oxides and their dependence on electrodes

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20231103

PA0201 Request for examination

Patent event code: PA02011R01I

Patent event date: 20231103

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20241204

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20250609

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20250612

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20250612

End annual number: 3

Start annual number: 1

PG1601 Publication of registration