KR102856884B1

KR102856884B1 - Failure detection device applied to the dual control device for the electrical signal system of a nuclear power plant having and controlling method for the same

Info

Publication number: KR102856884B1
Application number: KR1020240184147A
Authority: KR
Inventors: 윤지환; 정래현; 강명신
Original assignee: (주) 코아네트
Priority date: 2024-12-11
Filing date: 2024-12-11
Publication date: 2025-09-09
Anticipated expiration: 2044-12-11

Abstract

본 발명은 원자력발전소의 전기신호계통의 이중화제어시스템에 적용되는 이상감지장치 및 그 제어방법에 관한 것으로, 원자력발전소의 전기신호계통의 PLC에서 다양성보호설비(DPS: Diverse Protection System)를 위해 구현된 FPGA 기반의 이중화 제어장치의 각각에 이중화된 이상감시장치로 구성하고 각 이상감시장치를 통해 별개로 검출된 신호들을 서로 비교하여 복수의 FPGA의 고장 여부를 판별함으로써, 복수의 FPGA와 그 주변회로에 고장이 발생될 경우 이를 이상감시장치의 분석을 통해 정밀하게 확인할 수 있으므로 그에 따라 FPGA 기반의 이중화제어장치의 동작안정성을 극대화시킬 수 있음은 물론, 이상감지장치의 각각에 무선통신모듈을 구비하고 복수의 FPGA와 그 주변회로에 고장이 발생할 경우 이를 유무선통신모듈을 통해 설정된 관리자의 휴대폰으로 알람 해주어 복수의 FPGA와 그 주변회로에서의 고장을 신속히 처리하게 함으로써, 복수의 FPGA와 그 주변회로의 부품노화로 인해 발생되는 유지보수의 곤란성을 신속히 해결하므로 그에 따라 FPGA 기반의 이중화제어장치의 유지보수성도 상당히 향상시킨다. The present invention relates to an abnormality detection device applied to a dual control system of an electric signal system of a nuclear power plant and a control method thereof, wherein each of the FPGA-based dual control devices implemented for a Diverse Protection System (DPS) in a PLC of an electric signal system of a nuclear power plant is configured with a dual abnormality detection device, and signals separately detected through each abnormality detection device are compared with each other to determine whether a plurality of FPGAs are faulty, so that when a fault occurs in a plurality of FPGAs and their peripheral circuits, it can be precisely confirmed through analysis of the abnormality detection device, thereby maximizing the operational stability of the FPGA-based dual control device. In addition, each of the abnormality detection devices is provided with a wireless communication module, and when a fault occurs in a plurality of FPGAs and their peripheral circuits, it sends an alarm to a set manager's mobile phone through a wired/wireless communication module, thereby quickly handling a fault in a plurality of FPGAs and their peripheral circuits, thereby quickly resolving the difficulty in maintenance caused by aging of components of a plurality of FPGAs and their peripheral circuits, and accordingly It also significantly improves the maintainability of FPGA-based dual control devices.

Description

Failure detection device applied to the dual control device for the electrical signal system of a nuclear power plant and controlling method for the same

본 발명은 원자력발전소의 전기신호계통의 이중화제어시스템에 적용되는 이상감지장치 및 그 제어방법에 관한 것으로, 특히 원자력발전소의 전기신호계통의 PLC에서 다양성보호설비(DPS:Diverse Protection System)를 위해 구현된 FPGA 기반의 이중화 제어장치의 각각에 이중화된 이상감시장치로 구성하고 각 이상감시장치를 통해 별개로 검출된 신호들을 서로 비교하여 복수의 FPGA의 고장 여부를 판별함으로써, 복수의 FPGA와 그 주변회로에 고장이 발생될 경우 이를 이상감시장치의 분석을 통해 정밀하게 확인할 수 있는 원자력발전소의 전기신호계통의 이중화제어시스템에 적용되는 이상감지장치 및 그 제어방법에 관한 것이다.The present invention relates to an abnormality detection device applied to a dual control system of an electric signal system of a nuclear power plant and a control method thereof, and more particularly, to an abnormality detection device applied to a dual control system of an electric signal system of a nuclear power plant and a control method thereof, which configures a dual abnormality detection device for each of an FPGA-based dual control device implemented for a Diverse Protection System (DPS) in a PLC of an electric signal system of a nuclear power plant and compares signals separately detected through each abnormality detection device to determine whether a plurality of FPGAs have failed, thereby enabling precise detection through analysis of the abnormality detection device when a failure occurs in a plurality of FPGAs and their peripheral circuits.

일반적으로 원자로시설에는 원자로가 정지되어야 할 조건임에도 정지되지 아니하는 과도상태가 발생할 가능성에 대비하여 원자로 정지, 비상보조급수 작동 및 터빈정지 기능들을 구비한 별도의 보호계통(이하, 다양성보호계통(Diverse Protection System; DPS)이라 한다)을 설치하여야 한다. 그리고 표준형 원전 다양성보호계통은 발전소보호계통의 백업설비로서 비 안전 계통이며, 주로 원자로 정지와 보조급수작동 기능을 수행한다. 이러한 다양성보호계통의 원자로 정지 기능은 가압기 압력, 원자로건물 압력, 수동 원자로 정지 및 터빈 정지 시 원자로 정지 입력에 의해 동작되고, 보조급수작동 기능은 1번 증기발생기 수위 및 2번 증기발생기 수위 입력에 의해 동작된다. 종래의 표준형 원전 다양성보호계통에서는 응용 프로그램 내부에서 오류가 발생할 경우, 보수시험반으로 고장 경보만을 발생시키기 때문에 다양성보호계통 정비담당자는 어떤 원인에 의해 고장이 발생되었는지 확인하기 위하여 추가적인 시간을 소비하여 분석하였다. 특히, 원자력 발전소가 운전 중에 고장 경보가 발생할 경우, 정비담당자의 경험에 의해 원인을 찾을 수도 있지만, 예방정비 기간이 될 때까지도 원인을 찾을 수 없는 경우가 발생한다. 또한, 상기와 같은 다양성보호계통 각 변수의 입력 오류 등과 같은 일부 고장의 경우, 보수시험반으로 고장 경보는 발생시키지만, 원자로 정지와 보조급수작동 출력은 차단하지 않기 때문에 고장이 복구될 때까지 다양성보호계통의 원자로 정지 또는 보조급수작동 신호의 출력을 신뢰할 수 없게 된다. 이는 발전소의 불시 정지를 발생시킬 수 있으며, 이를 방지하기 위하여 운전원이 다양성보호계통의 출력을 수동적으로 우회시킨 후 고장을 복구한다면, 고장이 복구될 때까지 다양성보호계통의 기능이 일부 상실되는 문제가 발생한다. 따라서, 근년에 원자력발전소의 전기신호계통에도 시스템 불시 정지 방지 기술이 도입되어 널리 사용되고 있다.In general, a nuclear reactor facility must install a separate protection system (hereinafter referred to as the Diverse Protection System (DPS)) equipped with reactor shutdown, emergency auxiliary feedwater operation, and turbine shutdown functions to prepare for the possibility of a transient condition where the reactor does not shut down even though the conditions for shutdown are met. The standard nuclear power plant Diverse Protection System (DPS) is a non-safety system that serves as a backup facility for the plant protection system, and mainly performs the functions of reactor shutdown and auxiliary feedwater operation. The reactor shutdown function of this DPS is activated by the pressurizer pressure, reactor building pressure, manual reactor shutdown, and turbine shutdown inputs, and the auxiliary feedwater operation function is activated by the No. 1 steam generator water level and No. 2 steam generator water level inputs. In the case of a conventional standard nuclear power plant Diverse Protection System, if an error occurs within the application program, only a failure alarm is generated by the maintenance test team. Therefore, the DPS maintenance personnel spend additional time analyzing to determine the cause of the failure. In particular, when a fault alarm occurs during operation of a nuclear power plant, the cause can be identified based on the experience of the maintenance personnel, but there are cases where the cause cannot be identified even until the preventive maintenance period begins. Furthermore, in the case of some faults, such as input errors in each variable of the diversity protection system as mentioned above, the maintenance test team issues a fault alarm, but the reactor shutdown and auxiliary feedwater operation outputs are not blocked. Therefore, the output of the diversity protection system's reactor shutdown or auxiliary feedwater operation signals cannot be trusted until the fault is repaired. This can cause an unplanned shutdown of the power plant. If the operator manually bypasses the output of the diversity protection system to prevent this and then repairs the fault, some of the diversity protection system's functions will be lost until the fault is repaired. Therefore, in recent years, technology to prevent unplanned shutdowns has been introduced and widely used in the electrical signaling systems of nuclear power plants.

그러면, 상기와 같은 종래 원자력발전소의 전기신호계통의 다양성 보호계통장치의 일례를 도 1을 참고로 살펴보면, FPGA(field-programmable gate array) 전자부품 소자를 이용한 다양성보호설비(DPS)의 핵심 제어모듈인 PLC(FPGA(Programmable logic controller))의 경우 ANALOG OUT과 DISCRETE DIGITAL OUTPUT 출력을 생성하기 위해 다수의 논리소자가 연계되어 사용되는 구조로서, 다수의 논리소자는 하나의 FPGA에서 기능이 구현된다. 즉, 원자력발전소의 전기신호계통에서 신호제어를 위한 다양한 아날로그 혹은 디지털의 트립 신호들을 연산 처리하는 FPGA(70)를 포함하는 PLC 장치부(71)와;Then, referring to Fig. 1, an example of a diversity protection system device of a conventional nuclear power plant's electrical signal system is shown. In the case of a PLC (programmable logic controller), which is a core control module of a diversity protection facility (DPS) using an FPGA (field-programmable gate array) electronic component, a structure is used in which a plurality of logic elements are linked to generate ANALOG OUT and DISCRETE DIGITAL OUTPUT outputs, and the functions of a plurality of logic elements are implemented in a single FPGA. That is, a PLC device unit (71) including an FPGA (70) that processes various analog or digital trip signals for signal control in the electrical signal system of a nuclear power plant;

상기 PLC 장치부(71)와 통신선(72)으로 연결되고 예컨대, 연산 처리된 신호제어를 위한 다양한 아날로그 혹은 디지털의 트립 신호들을 전송받아 이들 신호들에 의해 예컨대 다양성 보호계통의 원자로 정지와 보조급수작동 기능을 수행하는 보수시험반(73)을 포함하여 구성된다.It is configured to include a maintenance test panel (73) that is connected to the PLC device section (71) and a communication line (72) and receives, for example, various analog or digital trip signals for signal control that have been processed, and performs, for example, the reactor stop and auxiliary water supply operation functions of the diversity protection system by these signals.

한편, 상기와 같은 종래 원자력발전소의 전기신호계통의 다양성 보호계통장치의 동작은 먼저, PLC 장치부(71)가 FPGA(70)를 통해 원자력발전소의 전기신호계통에서 신호제어를 위한 다양한 아날로그 혹은 디지털의 트립 신호들을 연산 처리하여 저장시킨다. 그리고 상기 PLC 장치부(71)는 FPGA(70)를 통해 그 연산 처리되어 저장된 신호제어를 위한 다양한 아날로그 혹은 디지털의 트립 신호들을 통신선(72)을 통해 보수시험반(73)으로 전송한다. 그러면, 상기 보수시험반(73)은 상기 PLC 장치부(71)로부터 전송된 신호제어를 위한 다양한 아날로그 혹은 디지털의 트립 신호들에 따라 예컨대 다양성 보호계통의 원자로 정지와 보조급수작동 기능을 수행한다.Meanwhile, the operation of the diversity protection system device of the electrical signal system of the conventional nuclear power plant as described above is as follows: First, the PLC device unit (71) processes and stores various analog or digital trip signals for signal control in the electrical signal system of the nuclear power plant through the FPGA (70). Then, the PLC device unit (71) transmits the various analog or digital trip signals for signal control, which have been processed and stored through the FPGA (70), to the maintenance test panel (73) through the communication line (72). Then, the maintenance test panel (73) performs, for example, the reactor shutdown and auxiliary feedwater operation functions of the diversity protection system according to the various analog or digital trip signals for signal control transmitted from the PLC device unit (71).

그러나 상기와 같은 종래 원자력발전소의 전기신호계통의 다양성 보호계통장치는 PLC 장치부내에 구비된 FPGA가 단일부품으로 구성되어 있기 때문에 FPGA의 부품고장이나 노후화로 인한 품질저하 및 일부 부품의 단종으로 유지보수가 용이하지 않을 뿐만 아니라 수명주기 동안 특정온도조건에 따라 고장이 발생될 수 있어서 보수시험반이 FPGA의 고장에 의해 원자력발전소의 운용을 불시에 정지시킬 수도 있고, 더 나아가 PLC 장치부에 사이버 공격이나 테러 등 무단 침입이 발생할 경우, 단일부품으로 구성된 FPGA로 인하여 다양성 보호계통의 트립 설정치가 무단으로 변경될 수 있어 그에 따라 원자력 발전소의 운용을 불시에 정지시키는 문제점이 발생되었다.However, since the diversity protection system device of the electric signal system of the conventional nuclear power plant as described above is composed of a single component, the FPGA installed in the PLC device unit is not only difficult to maintain due to quality deterioration caused by component failure or aging of the FPGA and the discontinuation of some components, but also failures may occur depending on specific temperature conditions during the life cycle, so the maintenance test team may suddenly stop the operation of the nuclear power plant due to a failure of the FPGA. Furthermore, in the event of an unauthorized intrusion such as a cyber attack or terrorism, the trip setting value of the diversity protection system may be changed without authorization due to the FPGA composed of a single component, which causes a problem of suddenly stopping the operation of the nuclear power plant.

[선행기술문헌][Prior Art Literature]

[특허문헌][Patent Document]

국내 공개특허공보 제10-2024-0110429호Domestic Patent Publication No. 10-2024-0110429

이에 본 발명은 상기와 같은 종래기술의 제반 문제점을 해결하기 위해 발명된 것으로, 원자력발전소의 전기신호계통의 PLC에서 다양성보호설비(DPS: Diverse Protection System)를 위해 구현된 FPGA 기반의 이중화 제어장치의 각각에 이중화된 이상감시장치로 구성하고 각 이상감시장치를 통해 별개로 검출된 신호들을 서로 비교하여 복수의 FPGA의 고장 여부를 판별함으로써, 복수의 FPGA와 그 주변회로에 고장이 발생될 경우 이를 이상감시장치의 분석을 통해 정밀하게 확인할 수 있으므로 그에 따라 FPGA 기반의 이중화제어장치의 동작안정성을 극대화할 수 있는 원자력발전소의 전기신호계통의 이중화제어시스템에 적용되는 이상감지장치 및 그 제어방법을 제공함에 그 목적이 있다.Accordingly, the present invention has been invented to solve various problems of the prior art as described above, and provides an abnormality detection device applicable to a redundant control system of an electric signal system of a nuclear power plant and a control method thereof, which configures a redundant abnormality monitoring device for each of an FPGA-based redundant control device implemented for a Diverse Protection System (DPS) in a PLC of an electric signal system of a nuclear power plant, and compares signals detected separately through each abnormality monitoring device to determine whether a plurality of FPGAs are faulty, so that when a fault occurs in a plurality of FPGAs and their peripheral circuits, it can be precisely confirmed through analysis by the abnormality monitoring device, and thus the operational stability of the FPGA-based redundant control device can be maximized.

또한, 상기와 같은 본 발명의 또 다른 목적은 이상감지장치의 각각에 무선통신모듈을 구비하고 복수의 FPGA와 그 주변회로에 고장이 발생할 경우 이를 유무선통신모듈을 통해 설정된 관리자의 휴대폰으로 알람 해주어 복수의 FPGA와 그 주변회로에서의 고장을 신속히 처리하게 함으로써, 복수의 FPGA와 그 주변회로의 부품노화로 인해 발생되는 유지보수의 곤란성을 신속히 해결하므로 그에 따라 FPGA 기반의 이중화제어장치의 유지보수성도 상당히 향상시키는 원자력발전소의 전기신호계통의 이중화제어시스템에 적용되는 이상감지장치 및 그 제어방법을 제공하는 것이다.In addition, another object of the present invention as described above is to provide an abnormality detection device and a control method thereof applicable to a redundant control system of an electric signal system of a nuclear power plant, which is provided with a wireless communication module for each of an abnormality detection device, and when a failure occurs in a plurality of FPGAs and their peripheral circuits, an alarm is sent to a set manager's mobile phone through a wired/wireless communication module, thereby quickly handling a failure in a plurality of FPGAs and their peripheral circuits, thereby quickly resolving the difficulty of maintenance caused by aging of parts of a plurality of FPGAs and their peripheral circuits, and thus significantly improving the maintainability of an FPGA-based redundant control device.

상기와 같은 목적을 달성하기 위한 본 발명은, The present invention to achieve the above purpose,

원자력발전소의 전기신호계통에서 신호제어를 위한 다양한 아날로그 혹은 디지털의 트립 신호들을 연산 처리하는 FPGA를 포함하는 PLC 이중화장치부와; A PLC duplexing device including an FPGA that processes various analog or digital trip signals for signal control in the electrical signal system of a nuclear power plant;

상기 PLC 이중화장치부와 통신선으로 연결되고 PLC 이중화장치부에 의해 연산 처리된 신호제어를 위한 다양한 아날로그 혹은 디지털의 트립 신호들을 전송받아 이들 신호들에 의해 예컨대 다양성 보호계통의 원자로 정지와 보조급수작동 기능을 수행하는 보수시험반장치부를 포함하는,A maintenance test panel unit that is connected to the PLC duplex unit via a communication line and receives various analog or digital trip signals for signal control processed by the PLC duplex unit and performs, for example, the reactor stop and auxiliary water supply operation functions of the diversity protection system by these signals.

원자력발전소의 전기신호계통의 이중화제어시스템에 적용되는 이상감지장치를 포함하는 것을 특징으로 한다.It is characterized by including an abnormality detection device applied to a dual control system of an electric signal system of a nuclear power plant.

또한, 상기와 같은 본 발명의 또 다른 특징은, In addition, another feature of the present invention as described above is,

상기 PLC 이중화장치부는 원자력발전소의 전기신호계통의 아날로그 검출신호에 대해 설정된 논리연산을 수행한 다음 그 논리연산이 수행된 아날로그 출력신호를 출력시키는 제1 FPGA와; The above PLC duplexing device unit includes a first FPGA that performs a set logic operation on an analog detection signal of an electric signal system of a nuclear power plant and then outputs an analog output signal on which the logic operation has been performed;

상기 원자력발전소의 전기신호계통의 디지털 검출신호에 대해 설정된 논리연산을 수행한 다음 그 논리연산이 수행된 디지털 출력신호를 출력시키는 제2 FPGA와; A second FPGA that performs a set logic operation on a digital detection signal of the electrical signal system of the nuclear power plant and then outputs a digital output signal on which the logic operation has been performed;

상기 제1 FPGA로 입력되는 아날로그 검출신호와 출력되는 아날로그 출력신호를 신호 처리하는 제1 처리부와;A first processing unit that processes an analog detection signal input to the first FPGA and an analog output signal output;

상기 제2 FPGA로 입력되는 디지털 검출신호와 출력되는 디지털 출력신호를 신호 처리하는 제2 처리부와;A second processing unit that processes a digital detection signal input to the second FPGA and a digital output signal output from the second FPGA;

상기 제1 처리부에 의해 신호 처리된 제1 FPGA(1A-B)의 입출력데이터들 혹은 상기 제2 처리부에 의해 신호 처리된 제2 FPGA의 입출력데이터들을 서로 중첩되지 않도록 단방향통신 처리하여 각각 출력시키는 제1 및 제2 신호격리부와;First and second signal isolation units that process the input/output data of the first FPGA (1A-B) signal processed by the first processing unit or the input/output data of the second FPGA signal processed by the second processing unit in a unidirectional communication manner so that they do not overlap with each other and output them respectively;

상기 제1 신호격리부로부터 입력된 제1 FPGA의 입출력데이터들을 동기화한 후 서로 비교한다음 그 비교신호를 출력시키는 제1 감시부와;A first monitoring unit that synchronizes input/output data of a first FPGA input from the first signal isolation unit, compares them with each other, and then outputs the comparison signal;

상기 제2 신호격리부로부터 입력된 제2 FPGA의 입출력데이터들을 동기화한 후 서로 비교한 다음 그 비교신호를 출력시키는 제2 감시부와;A second monitoring unit that synchronizes the input/output data of the second FPGA input from the second signal isolation unit, compares them with each other, and then outputs the comparison signal;

상기 제1 감시부와 제2 감시부로부터 입력된 비교신호들을 각각 설정된 프로그램에 따라 분석한 후 상기 제1 FPGA와 제2 FPGA 혹은 그 주변 회로부의 오류 여부를 각기 판별하여 오류판별 표시신호를 출력시키는 제어모듈부를 더 포함하는,Further comprising a control module unit that analyzes the comparison signals input from the first monitoring unit and the second monitoring unit according to a set program, determines whether there is an error in the first FPGA and the second FPGA or their peripheral circuits, and outputs an error determination display signal.

상기 제1 처리부와 제2 처리부의 각각에는 상기 제1 FPGA와 제2 FPGA로 각기 입력되는 아날로그 검출신호와 디지털 검출신호를 취득하여 출력하는 신호취득부와; Each of the first processing unit and the second processing unit includes a signal acquisition unit that acquires and outputs an analog detection signal and a digital detection signal input to the first FPGA and the second FPGA, respectively;

상기 신호취득부에 의해 각기 취득된 제1 FPGA와 제2 FPGA의 아날로그 검출신호와 디지털 검출신호와, 제1 FPGA와 제2 FPGA에 의해 연산 처리 중에 취득된 중간처리 데이터 및 제1 FPGA와 제2 FPGA에 의해 최종 연산 처리된 출력데이터를 각각 취득하여 신호처리한 후 신호격리부로 각각 출력시키는 신호송신부를 더 포함하는 것을 특징으로 하는,It is characterized in that it further includes a signal transmission unit that acquires the analog detection signal and the digital detection signal of the first FPGA and the second FPGA acquired respectively by the signal acquisition unit, the intermediate processing data acquired during the operation processing by the first FPGA and the second FPGA, and the output data finally processed by the first FPGA and the second FPGA, performs signal processing on them, and then outputs them to the signal isolation unit respectively.

상기 제1 감시부와 제2 감시부의 각각에는 신호격리부로부터 입력된 제1 FPGA와 제2 FPGA의 입출력 데이터 및 수신상태신호를 신호 처리하여 출력시키는 신호수신부와;Each of the first monitoring unit and the second monitoring unit includes a signal receiving unit that processes and outputs input/output data and reception status signals of the first FPGA and the second FPGA input from the signal isolation unit;

상기 신호수신부에 의해 출력된 제1 FPGA와 제2 FPGA의 입출력 데이터 및 수신상태신호를 동기화하여 출력시키는 동기화부와;A synchronization unit that synchronizes and outputs input/output data and reception status signals of the first FPGA and the second FPGA output by the signal receiving unit;

상기 동기화부에 의해 동기화되어 출력된 제1 FPGA와 제2 FPGA의 입출력 데이터 및 수신상태신호를 데이터 공유한 다음 출력시키는 데이터공유부와;A data sharing unit that shares and then outputs input/output data and reception status signals of the first FPGA and the second FPGA that are synchronized and output by the synchronization unit;

상기 데이터공유부에 의해 출력된 제1 FPGA와 제2 FPGA의 입출력 데이터 및 수신상태신호를 서로 단순 비교한 다음 그 비교신호를 출력시키는 결과비교부를 더 포함하는 것을 특징으로 하는,It is characterized in that it further includes a result comparison unit that simply compares the input/output data and reception status signal of the first FPGA and the second FPGA outputted by the data sharing unit and then outputs the comparison signal.

상기 결과비교부의 각각에는 데이터공유부에 의해 출력된 제1 FPGA와 제2 FPGA의 입출력 데이터 및 수신상태신호를 1차로 서로 단순 비교하여 그 결과신호를 출력하는 제1 비교부와;Each of the above result comparison units includes a first comparison unit that simply compares the input/output data and reception status signals of the first FPGA and the second FPGA output by the data sharing unit and outputs the result signal;

상기 데이터공유부에 의해 출력된 제1 FPGA와 제2 FPGA의 입출력 데이터 및 수신상태신호를 설정된 지연시간 후에 입력받아 서로 단순 비교하여 그 결과신호를 출력하는 제2 비교부와;A second comparison unit that receives the input/output data and reception status signals of the first FPGA and the second FPGA output by the data sharing unit after a set delay time, simply compares them with each other, and outputs the result signal;

상기 제1 비교부의 결과신호와 제2 비교부의 결과신호를 비교분석한 다음 제1 FPGA와 제2 FPGA 혹은 그 주변 회로부 중 어느 부위에서 오류가 발생했는지를 판별하여 제1 오류알람신호를 제어모듈부로 출력시키는 제1 오류알람부와;A first error alarm unit that compares and analyzes the result signal of the first comparison unit and the result signal of the second comparison unit, determines in which part of the first FPGA, the second FPGA, or the peripheral circuit thereof an error has occurred, and outputs a first error alarm signal to the control module unit;

상기 제1 비교부의 결과신호와 제2 비교부의 결과신호를 설정된 지연시간 후에 입력받아 비교분석한 다음 제1 FPGA와 제2 FPGA 혹은 그 주변 회로부 중 어느 부위에서 오류가 발생했는지를 판별하여 제2 오류알람신호를 제어모듈부로 출력시키는 제2 오류알람부를 더 포함하는 것을 특징으로 하는,It is characterized in that it further includes a second error alarm unit that receives the result signal of the first comparison unit and the result signal of the second comparison unit after a set delay time, compares and analyzes them, and then determines which part of the first FPGA and the second FPGA or the peripheral circuits thereof has an error and outputs a second error alarm signal to the control module unit.

상기 제어모듈부에는 PLC 이중화장치부의 긴급고장 알림 문자메시지를 유무선네트워크를 경유하여 전송할 수 있는 유무선통신모듈이 구비되는 것을 특징으로 하는, The above control module unit is characterized in that it is equipped with a wired/wireless communication module capable of transmitting an emergency failure notification text message of the PLC duplex device unit via a wired/wireless network.

상기 제어모듈부는 제1 오류알람부와 제2 오류알람부로부터 입력된 오류판별신호들을 판단한 결과 제1 FPGA와 제2 FPGA 혹은 그 주변 회로부 중 특정부위에 고장이 발생되었을 경우 이를 문자메시지로 생성하여 유무선네트워크를 통해 기 설정된 관리자의 휴대폰으로 전송시켜 고장이 발생한 제1 FPGA와 제2 FPGA 혹은 그 주변 회로부의 고장을 신속 처리하게 하는 긴급고장 알림 기능을 더 포함하는 것을 특징으로 하는, The above control module unit is characterized in that it further includes an emergency failure notification function that, when a failure occurs in a specific part of the first FPGA and the second FPGA or their peripheral circuits as a result of judging the error determination signals input from the first error alarm unit and the second error alarm unit, generates a text message and transmits it to a preset manager's mobile phone via a wired or wireless network to promptly handle the failure of the first FPGA and the second FPGA or their peripheral circuits.

제어모듈부가 PLC 이중화장치부의 제1 FPGA를 통해 신호취득부로부터 입력된 아날로그 검출신호에 대해 설정된 논리연산을 수행한 다음 그 논리연산이 수행된 아날로그 출력신호를 보수시험반장치부로 출력시키고, 상기 제2 FPGA 역시 신호취득부로부터 입력된 디지털 검출신호에 대해 설정된 논리연산을 수행한 다음 그 논리연산이 수행된 디지털 출력신호를 보수시험반장치부로 출력시키는 제1단계와; A first step in which the control module performs a set logic operation on an analog detection signal input from a signal acquisition unit through a first FPGA of a PLC duplexing device unit and then outputs the analog output signal on which the logic operation has been performed to the maintenance test unit, and the second FPGA also performs a set logic operation on a digital detection signal input from the signal acquisition unit and then outputs the digital output signal on which the logic operation has been performed to the maintenance test unit;

상기 제1단계 후에, 상기 제어모듈부가 상기 보수시험반장치부를 통해 상기 PLC 이중화장치부로부터 신호제어를 위한 다양한 아날로그 혹은 디지털의 트립 신호들을 전송받아 이들 신호들에 의해 다양성 보호계통의 장비에 대한 제어기능을 수행하는 제2단계와;After the first step, the second step is where the control module unit receives various analog or digital trip signals for signal control from the PLC duplex unit through the maintenance test panel unit and performs a control function for equipment of the diversity protection system by these signals;

상기 제2단계 후에, 제어모듈부가 상기 제1 신호격리부와 제2 신호격리부를 통해 신호 처리된 제1 FPGA의 입출력데이터들과 제2 FPGA의 입출력데이터들을 서로 중첩되지 않도록 단방향통신 처리하여 제1 감시부와 제2 감시부로 각기 출력시키고 결과신호들을 서로 비교하게 하는 제3 단계를 포함하는,After the second step, the control module unit processes the input/output data of the first FPGA and the input/output data of the second FPGA through the first signal isolation unit and the second signal isolation unit so that they do not overlap each other through unidirectional communication, outputs them to the first monitoring unit and the second monitoring unit, and compares the result signals with each other.

원자력발전소의 전기신호계통의 이중화제어시스템에 적용되는 이상감지장치의 제어방법을 포함하는 것을 특징으로 한다.It is characterized by including a control method of an abnormality detection device applied to a dual control system of an electric signal system of a nuclear power plant.

상기 제3단계는 상기 제1 감시부의 신호수신부가 제어모듈부의 기능제어 하에, 제1 신호격리부로부터 입력된 제1 FPGA의 입출력 데이터 및 수신상태신호를 신호처리하고 동기화부를 통해 상기 신호 처리된 제1 FPGA의 입출력 데이터 및 수신상태신호를 동기화한 후 데이터공유부에 의해 데이터 공유한 다음 결과비교부로 출력시키는 제1 감시단계를 더 포함하는 것을 특징으로 하는,The third step is characterized in that it further includes a first monitoring step in which the signal receiving unit of the first monitoring unit, under the functional control of the control module unit, processes the input/output data and reception status signal of the first FPGA input from the first signal isolation unit, synchronizes the signal-processed input/output data and reception status signal of the first FPGA through the synchronization unit, shares the data through the data sharing unit, and then outputs the data to the result comparison unit.

상기 제3단계는 상기 제2 감시부의 신호수신부가 제어모듈부의 기능제어 하에, 제2 신호격리부로부터 입력된 제2 FPGA의 입출력 데이터 및 수신상태신호를 신호처리하고 동기화부를 통해 상기 신호 처리된 제2 FPGA의 입출력 데이터 및 수신상태신호를 동기화한 후 데이터공유부에 의해 데이터 공유한 다음 결과비교부로 출력시키는 제2 감시단계를 더 포함하는 것을 특징으로 하는,The third step is characterized in that it further includes a second monitoring step in which the signal receiving unit of the second monitoring unit, under the functional control of the control module unit, processes the input/output data and reception status signal of the second FPGA input from the second signal isolation unit, synchronizes the signal-processed input/output data and reception status signal of the second FPGA through the synchronization unit, shares the data through the data sharing unit, and then outputs the data to the result comparison unit.

상기 제1 감시단계와 제2 감시단계에는 제1 감시부의 결과비교부와 제1 감시부의 결과비교부의 각각이 데이터공유부에 의해 각각 출력된 제1 FPGA와 제2 FPGA의 입출력 데이터 및 수신상태신호를 서로 단순 비교한 다음 그 비교신호를 통해 제1 FPGA와 제2 FPGA 혹은 그 주변 회로부 중 어느 부위에서 오류가 발생했는지를 판별하는 제1 오류알람신호 혹은 제2 오류알람신호를 각기 생성하여 제어모듈부로 출력시키는 오류알람신호 생성단계를 더 포함하는 것을 특징으로 하는,The first monitoring step and the second monitoring step further include an error alarm signal generation step in which the result comparison unit of the first monitoring unit and the result comparison unit of the first monitoring unit simply compare the input/output data and reception status signal of the first FPGA and the second FPGA, which are output by the data sharing unit, with each other, and then determine in which part of the first FPGA and the second FPGA or the peripheral circuit thereof an error has occurred through the comparison signal, and output the first error alarm signal or the second error alarm signal to the control module unit.

상기 제3단계는 제어모듈부가 제1 감시부의 제1 오류알람부와, 제2 감시부의 제2 오류알람부로부터 입력된 오류판별신호들을 정밀 분석한 결과 제1 FPGA와 제2 FPGA 혹은 그 주변 회로부 중 특정부위에 고장이 발생되었을 경우 이를 문자메시지로 생성하여 유무선네트워크를 통해 기 설정된 관리자의 휴대폰으로 전송시켜 고장이 발생한 제1 FPGA와 제2 FPGA 혹은 그 주변 회로부의 고장을 신속 처리하게 하는 긴급고장 알림 단계를 더 포함하는 것을 특징으로 하는,The third step is characterized in that the control module unit precisely analyzes the error determination signals input from the first error alarm unit of the first monitoring unit and the second error alarm unit of the second monitoring unit, and if a failure occurs in a specific part of the first FPGA and the second FPGA or their peripheral circuits, the control module unit generates a text message and transmits it to a preset manager's mobile phone via a wired or wireless network to promptly handle the failure of the first FPGA and the second FPGA or their peripheral circuits.

원자력발전소의 전기신호계통의 이중화제어시스템에 적용되는 이상감지장치의 제어방법을 제공하는데 있다. The purpose of this invention is to provide a control method for an abnormality detection device applied to a dual control system of an electric signal system of a nuclear power plant.

기타 실시 예의 구체적인 사항은 "발명을 실시하기 위한 구체적인 내용" 및 첨부 "도면"에 포함되어 있다.Specific details of other embodiments are included in the “Specific Details for Carrying Out the Invention” and the attached “Drawings.”

본 발명의 이점 및/또는 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 각종 실시 예를 참조하면 명확해질 것이다.The advantages and/or features of the present invention and the methods for achieving them will become clear with reference to the various embodiments described in detail below together with the accompanying drawings.

그러나 본 발명은 이하에서 개시되는 각 실시 예의 구성만으로 한정되는 것이 아니라 서로 다른 다양한 형태로도 구현될 수도 있으며, 단지 본 명세서에서 개시한 각각의 실시 예는 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구범위의 각 청구항의 범주에 의해 정의될 뿐임을 알아야 한다.However, the present invention is not limited to the configuration of each embodiment disclosed below, but may be implemented in various different forms, and each embodiment disclosed in this specification is provided only to ensure that the disclosure of the present invention is complete and to fully inform a person having ordinary skill in the art to which the present invention pertains of the scope of the present invention, and it should be understood that the present invention is defined only by the scope of each claim of the claims.

본 발명에 의하면, 원자력발전소의 전기신호계통의 PLC에서 다양성보호설비(DPS: Diverse Protection System)를 위해 구현된 FPGA 기반의 이중화 제어장치의 각각에 이중화된 이상감시장치로 구성하고 각 이상감시장치를 통해 별개로 검출된 신호들을 서로 비교하여 복수의 FPGA의 고장 여부를 판별함으로써, 복수의 FPGA와 그 주변회로에 고장이 발생될 경우 이를 이상감시장치의 분석을 통해 정밀하게 확인할 수 있으므로 그에 따라 FPGA 기반의 이중화제어장치의 동작안정성을 극대화시킬 수 있는 효과가 있다.According to the present invention, a dualized abnormality monitoring device is configured for each of the FPGA-based dual control devices implemented for the Diverse Protection System (DPS) in the PLC of the electric signal system of a nuclear power plant, and signals detected separately through each abnormality monitoring device are compared with each other to determine whether a plurality of FPGAs are faulty, so that when a fault occurs in the plurality of FPGAs and their peripheral circuits, it can be precisely confirmed through analysis by the abnormality monitoring device, thereby having the effect of maximizing the operational stability of the FPGA-based dual control device.

또한, 상기와 같은 본 발명은 이상감지장치의 각각에 무선통신모듈을 구비하고 복수의 FPGA와 그 주변회로에 고장이 발생할 경우 이를 유무선통신모듈을 통해 설정된 관리자의 휴대폰으로 알람 해주어 복수의 FPGA와 그 주변회로에서의 고장을 신속히 처리하게 함으로써, 복수의 FPGA와 그 주변회로의 부품노화로 인해 발생되는 유지보수의 곤란성을 신속히 해결하므로 그에 따라 FPGA 기반의 이중화제어장치의 유지보수성도 상당히 향상시키는 효과도 있다.In addition, the present invention as described above provides a wireless communication module to each of the anomaly detection devices, and when a failure occurs in a plurality of FPGAs and their peripheral circuits, an alarm is sent to a set manager's mobile phone through the wired/wireless communication module, thereby quickly handling the failure in the plurality of FPGAs and their peripheral circuits, thereby quickly resolving the difficulty of maintenance caused by aging of the components of the plurality of FPGAs and their peripheral circuits, and accordingly, there is also an effect of significantly improving the maintainability of the FPGA-based dual control device.

도 1은 종래 원자력발전소의 전기신호계통의 다양성 보호계통장치의 일례를 설명하는 도면.
도 2는 본 발명 일 실시 예에 따른 원자력발전소의 전기신호계통의 이중화제어시스템에 적용되는 이상감지장치를 설명하는 설명도.
도 3은 도 2의 이상감지장치의 결과비교부를 좀 더 구체적으로 설명하는 설명도.
도 4는 도 2의 이상감지장치의 동기화부에 적용되는 동기화그래프.
도 5는 본 발명 일 실시 예에 따른 원자력발전소의 전기신호계통의 이중화제어시스템에 적용되는 이상감지장치의 제어방법을 나타내는 플로우차트이다.Figure 1 is a drawing illustrating an example of a diversity protection system device of an electric signal system of a conventional nuclear power plant.
Figure 2 is a diagram illustrating an abnormality detection device applied to a dual control system of an electric signal system of a nuclear power plant according to one embodiment of the present invention.
Figure 3 is an explanatory diagram that explains in more detail the result comparison unit of the abnormality detection device of Figure 2.
Fig. 4 is a synchronization graph applied to the synchronization unit of the anomaly detection device of Fig. 2.
FIG. 5 is a flowchart showing a control method of an abnormality detection device applied to a dual control system of an electric signal system of a nuclear power plant according to one embodiment of the present invention.

본 발명을 상세하게 설명하기 전에, 본 명세서에서 사용된 용어나 단어는 통상적이거나 사전적인 의미로 무조건 한정하여 해석되어서는 아니 되며, 본 발명의 발명자가 자신의 발명을 가장 최선의 방법으로 설명하기 위해서 각종 용어의 개념을 적절하게 정의하여 사용할 수 있고, 더 나아가 이들 용어나 단어는 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 함을 알아야 한다.Before describing the present invention in detail, it should be understood that the terms or words used in this specification should not be interpreted as being unconditionally limited to their usual or dictionary meanings, and that the inventor of the present invention may appropriately define and use the concepts of various terms in order to explain his or her invention in the best possible manner, and further, that these terms or words should be interpreted as meanings and concepts that are consistent with the technical idea of the present invention.

즉, 본 명세서에서 사용된 용어는 본 발명의 바람직한 실시 예를 설명하기 위해서 사용되는 것일 뿐이고, 본 발명의 내용을 구체적으로 한정하려는 의도로 사용된 것이 아니며, 이들 용어는 본 발명의 여러 가지 가능성을 고려하여 정의된 용어임을 알아야 한다.That is, it should be noted that the terms used in this specification are only used to describe preferred embodiments of the present invention, and are not intended to specifically limit the contents of the present invention, and that these terms are defined in consideration of various possibilities of the present invention.

또한, 본 명세서에서, 단수의 표현은 문맥상 명확하게 다른 의미로 지시하지 않는 이상, 복수의 표현을 포함할 수 있으며, 유사하게 복수로 표현되어 있다고 하더라도 단수의 의미를 포함할 수 있음을 알아야 한다.Additionally, it should be noted that in this specification, singular expressions may include plural expressions unless the context clearly indicates a different meaning, and similarly, even if expressed in plural, may include a singular meaning.

본 명세서의 전체에 걸쳐서 어떤 구성 요소가 다른 구성 요소를 "포함"한다고 기재하는 경우에는, 특별히 반대되는 의미의 기재가 없는 한 임의의 다른 구성 요소를 제외하는 것이 아니라 임의의 다른 구성 요소를 더 포함할 수도 있다는 것을 의미할 수 있다.Throughout this specification, whenever a component is described as "including" another component, it may mean that the component may further include any other component, rather than excluding any other component, unless specifically stated otherwise.

더 나아가서, 어떤 구성 요소가 다른 구성 요소의 "내부에 존재하거나, 연결되어 설치된다."라고 기재한 경우에는, 이 구성 요소가 다른 구성 요소와 직접적으로 연결되어 있거나 접촉하여 설치되어 있을 수 있고, 일정한 거리를 두고 이격되어 설치되어 있을 수도 있으며, 일정한 거리를 두고 이격되어 설치되어 있는 경우에 대해서는 해당 구성 요소를 다른 구성 요소에 고정 내지 연결하기 위한 제3의 구성 요소 또는 수단이 존재할 수 있으며, 이 제 3의 구성 요소 또는 수단에 대해 설명은 생략될 수도 있음을 알아야 한다.Furthermore, when a component is described as being “located within or connected to” another component, it should be noted that the component may be installed in direct connection with or in contact with the other component, may be installed spaced apart from the other component by a certain distance, and if installed spaced apart from the other component by a certain distance, there may be a third component or means for fixing or connecting the component to the other component, and the description of this third component or means may be omitted.

반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결"되어 있다거나, 또는 "직접 접속"되어 있다고 기재되는 경우에는, 제3의 구성 요소 또는 수단이 존재하지 않은 것으로 이해하여야 한다.On the other hand, if a component is described as being "directly connected" or "directly connected" to another component, it should be understood that no third component or means exists.

마찬가지로, 각 구성 요소 간의 관계를 설명하는 다른 표현들, 즉 " ~ 사이에"와 "바로 ~ 사이에", 또는 " ~ 에 이웃하는"과 " ~ 에 직접 이웃하는" 등도 마찬가지의 취지를 가지고 있는 것으로 해석되어야 한다.Likewise, other expressions that describe the relationship between components, such as "between" and "directly between", or "adjacent to" and "directly adjacent to", should be interpreted as having the same meaning.

또한, 본 명세서에서 "일면", "타면", "일측", "타측", "제1", "제2" 등의 용어는, 사용된다면, 하나의 구성 요소에 대해서 이 하나의 구성 요소가 다른 구성 요소로부터 명확하게 구별될 수 있도록 하기 위해서 사용되며, 이와 같은 용어에 의해서 해당 구성 요소의 의미가 제한적으로 사용되는 것은 아님을 알아야 한다.Additionally, it should be noted that the terms “one side,” “the other side,” “one side,” “the other side,” “first,” “second,” etc. in this specification, if used, are used to clearly distinguish one component from another component, and that the meaning of the component is not limited by such terms.

또한, 본 명세서에서 "상", "하", "좌", "우" 등의 위치와 관련된 용어는, 사용된다면, 해당 구성 요소에 대해서 해당 도면에서의 상대적인 위치를 나타내고 있는 것으로 이해하여야 하며, 이들의 위치에 대해서 절대적인 위치를 특정하지 않는 이상은, 이들 위치 관련 용어가 절대적인 위치를 언급하고 있는 것으로 이해하여서는 아니된다.In addition, terms related to position, such as “upper,” “lower,” “left,” and “right,” etc., in this specification, if used, should be understood to indicate relative positions of the corresponding components in the corresponding drawings, and unless absolute positions are specified for these positions, these position-related terms should not be understood to refer to absolute positions.

또한, 본 명세서에서는 각 도면의 각 구성 요소에 대해서 그 도면 부호를 명기함에 있어서, 동일한 구성 요소에 대해서는 이 구성 요소가 비록 다른 도면에 표시되더라도 동일한 도면 부호를 가지고 있도록, 즉 명세서 전체에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지시하고 있다.In addition, in this specification, when specifying the drawing numbers for each component of each drawing, the same component has the same drawing number even if the component is shown in a different drawing, that is, the same reference number indicates the same component throughout the specification.

본 명세서에 첨부된 도면에서 본 발명을 구성하는 각 구성 요소의 크기, 위치, 결합 관계 등은 본 발명의 사상을 충분히 명확하게 전달할 수 있도록 하기 위해서 또는 설명의 편의를 위해서 일부 과장 또는 축소되거나 생략되어 기술되어 있을 수 있고, 따라서 그 비례나 축척은 엄밀하지 않을 수 있다.In the drawings attached to this specification, the size, position, connection relationship, etc. of each component constituting the present invention may be described with some exaggeration, reduction, or omission in order to sufficiently clearly convey the idea of the present invention or for convenience of explanation, and therefore the proportions or scales may not be strict.

또한, 이하에서, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 구성, 예를 들어, 종래 기술을 포함하는 공지 기술에 대해 상세한 설명은 생략될 수도 있다.In addition, in the following description of the present invention, a detailed description of a configuration that is judged to unnecessarily obscure the gist of the present invention, for example, a known technology including a prior art, may be omitted.

이하, 본 발명의 실시 예에 대해 관련 도면들을 참조하여 상세히 설명하기로 한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the relevant drawings.

도 2는 본 발명 일 실시 예에 따른 원자력발전소의 전기신호계통의 이중화제어시스템에 적용되는 이상감지장치를 설명하는 설명도이다.FIG. 2 is a diagram illustrating an abnormality detection device applied to a dual control system of an electric signal system of a nuclear power plant according to one embodiment of the present invention.

도 2를 참조하면, 본 발명 일 실시 예에 따른 원자력발전소의 전기신호계통의 이중화제어시스템에 적용되는 이상감지장치는 원자력발전소의 전기신호계통에서 신호제어를 위한 다양한 아날로그 혹은 디지털의 트립 신호들을 연산 처리하는 FPGA(1A-B)를 포함하는 PLC 이중화장치부(2)와;Referring to FIG. 2, an abnormality detection device applied to a dual control system of an electric signal system of a nuclear power plant according to one embodiment of the present invention includes a PLC dual device unit (2) including an FPGA (1A-B) that processes various analog or digital trip signals for signal control in the electric signal system of a nuclear power plant;

상기 PLC 이중화장치부(2)와 통신선(3)으로 연결되고 PLC 이중화장치부(2)에 의해 연산 처리된 신호제어를 위한 다양한 아날로그 혹은 디지털의 트립 신호들을 전송받아 이들 신호들에 의해 예컨대 다양성 보호계통의 원자로 정지와 보조급수작동 기능을 수행하는 보수시험반장치부(4)를 포함하여 구성된다.It is configured to include a maintenance test panel unit (4) that is connected to the PLC duplex unit (2) and a communication line (3) and receives various analog or digital trip signals for signal control processed by the PLC duplex unit (2) and performs, for example, the reactor stop and auxiliary water supply operation functions of the diversity protection system by these signals.

그리고 상기 PLC 이중화장치부(2)는 원자력발전소의 전기신호계통의 아날로그 검출신호에 대해 설정된 논리연산을 수행한 다음 그 논리연산이 수행된 아날로그 출력신호를 출력시키는 제1 FPGA(1A)와; 상기 원자력발전소의 전기신호계통의 디지털 검출신호에 대해 설정된 논리연산을 수행한 다음 그 논리연산이 수행된 디지털 출력신호를 출력시키는 제2 FPGA(1B)와; And the PLC duplexing device unit (2) includes a first FPGA (1A) that performs a set logic operation on an analog detection signal of an electric signal system of a nuclear power plant and then outputs an analog output signal on which the logic operation has been performed; a second FPGA (1B) that performs a set logic operation on a digital detection signal of an electric signal system of the nuclear power plant and then outputs a digital output signal on which the logic operation has been performed;

상기 제1 FPGA(1A)로 입력되는 아날로그 검출신호와 출력되는 아날로그 출력신호를 신호 처리하는 제1 처리부(5)와;A first processing unit (5) that processes an analog detection signal input to the first FPGA (1A) and an analog output signal output;

상기 제2 FPGA(1B)로 입력되는 디지털 검출신호와 출력되는 디지털 출력신호를 신호 처리하는 제2 처리부(6)와;A second processing unit (6) that processes a digital detection signal input to the second FPGA (1B) and a digital output signal output;

상기 제1 처리부(5)에 의해 신호 처리된 제1 FPGA(1A-B)의 입출력데이터들을 서로 중첩되지 않도록 단방향통신 처리하여 출력시키는 제1 신호격리부(7)와;A first signal isolation unit (7) that processes the input/output data of the first FPGA (1A-B) signal-processed by the first processing unit (5) in a unidirectional communication manner so that they do not overlap with each other and outputs them;

상기 제2 처리부(6)에 의해 신호 처리된 제2 FPGA(1A-B)의 입출력데이터들을 서로 중첩되지 않도록 단방향통신 처리하여 출력시키는 제2 신호격리부(8)와;A second signal isolation unit (8) that processes the input/output data of the second FPGA (1A-B) signal-processed by the second processing unit (6) in a unidirectional communication manner so that they do not overlap with each other and outputs them;

상기 제1 신호격리부(7)로부터 입력된 제1 FPGA(1A-B)의 입출력데이터들을 동기화한후 서로 비교한다음 그 비교신호를 출력시키는 제1 감시부(9)와;A first monitoring unit (9) that synchronizes the input/output data of the first FPGA (1A-B) input from the first signal isolation unit (7), compares them with each other, and then outputs the comparison signal;

상기 제2 신호격리부(8)로부터 입력된 제2 FPGA(1A-B)의 입출력데이터들을 동기화한후 서로 비교한 다음 그 비교신호를 출력시키는 제2 감시부(10)와;A second monitoring unit (10) that synchronizes the input/output data of the second FPGA (1A-B) input from the second signal isolation unit (8), compares them with each other, and then outputs the comparison signal;

상기 제1 감시부(9)와 제2 감시부(10)로부터 입력된 비교신호들을 각각 설정된 프로그램에 따라 분석한 후 상기 제1 FPGA(1A-B)와 제2 FPGA(1A-B) 혹은 그 주변 회로부의 오류 여부를 각기 판별하여 오류판별 표시신호를 출력시키고 이중화제어시스템에 적용되는 이상감지장치(11)의 기능을 전반적으로 제어하는 제어모듈부(12)를 포함하여 구성된다.It is configured to include a control module unit (12) that analyzes the comparison signals input from the first monitoring unit (9) and the second monitoring unit (10) according to a set program, determines whether there is an error in the first FPGA (1A-B) and the second FPGA (1A-B) or the peripheral circuits thereof, outputs an error determination display signal, and controls the overall function of the abnormality detection device (11) applied to the dual control system.

여기서 상기 제1 FPGA(1A) 및 제2 FPGA(1B)는 PLC 이중화장치부(2)에 의해 이중화로 구성되어, 아날로그 검출신호(ALOG OUT)와, 디지털 검출신호(DISCRETE DIGITAL OUTPUT)를 생성하기 위해 다수의 논리소자가 연계되어 사용되는 구조로서, 다수의 논리소자들은 하나의 FPGA에서 기능이 구현된다. Here, the first FPGA (1A) and the second FPGA (1B) are configured as duplicates by the PLC duplexing device (2), and a structure in which a plurality of logic elements are linked and used to generate an analog detection signal (ALOG OUT) and a digital detection signal (DISCRETE DIGITAL OUTPUT), and the functions of the plurality of logic elements are implemented in one FPGA.

또한, 상기 제1 처리부(5)와 제2 처리부(6)의 각각에는 상기 제1 FPGA(1A-B)와 제2 FPGA(1A-B)로 각기 입력되는 아날로그 검출신호와 디지털 검출신호를 취득하여 출력하는 신호취득부(13A-B)와; 상기 신호취득부(13A-B)에 의해 각기 취득된 제1 FPGA(1A)와 제2 FPGA(1B)의 아날로그 검출신호와 디지털 검출신호와, 제1 FPGA(1A)와 제2 FPGA(1B)에 의해 연산 처리 중에 취득된 중간처리 데이터 및 제1 FPGA(1A)와 제2 FPGA(1B)에 의해 최종 연산 처리된 출력데이터를 각각 취득하여 신호처리한 후 신호격리부(7,8)로 각각 출력시키는 신호송신부(14A-B)를 더 포함한다.In addition, each of the first processing unit (5) and the second processing unit (6) further includes a signal acquisition unit (13A-B) that acquires and outputs an analog detection signal and a digital detection signal input to the first FPGA (1A-B) and the second FPGA (1A-B), respectively; and a signal transmission unit (14A-B) that acquires the analog detection signal and the digital detection signal of the first FPGA (1A) and the second FPGA (1B) acquired by the signal acquisition unit (13A-B), intermediate processing data acquired during computational processing by the first FPGA (1A) and the second FPGA (1B), and output data finally computed by the first FPGA (1A) and the second FPGA (1B), processes the acquired data, and then outputs the acquired data to the signal isolation unit (7, 8), respectively.

더 나아가 상기 제1 감시부(9)와 제2 감시부(10)의 각각에는 신호격리부(7,8) 로부터 입력된 제1 FPGA(1A)와 제2 FPGA(1B)의 입출력 데이터 및 수신상태신호를 신호 처리하여 출력시키는 신호수신부(15A-B)와;Furthermore, each of the first monitoring unit (9) and the second monitoring unit (10) includes a signal receiving unit (15A-B) that processes and outputs input/output data and reception status signals of the first FPGA (1A) and the second FPGA (1B) input from the signal isolation unit (7,8);

상기 신호수신부(15A-B)에 의해 출력된 제1 FPGA(1A)와 제2 FPGA(1B)의 입출력 데이터 및 수신상태신호를 동기화하여 출력시키는 동기화부(16A-B)와;A synchronization unit (16A-B) that synchronizes and outputs input/output data and reception status signals of the first FPGA (1A) and the second FPGA (1B) output by the signal receiving unit (15A-B);

상기 동기화부(16A-B)에 의해 동기화되어 출력된 제1 FPGA(1A)와 제2 FPGA(1B)의 입출력 데이터 및 수신상태신호를 데이터 공유한 다음 출력시키는 데이터공유부(17A-B)와;A data sharing unit (17A-B) that shares and then outputs input/output data and reception status signals of the first FPGA (1A) and the second FPGA (1B) synchronized and output by the synchronization unit (16A-B);

상기 데이터공유부(17A-B)에 의해 출력된 제1 FPGA(1A)와 제2 FPGA(1B)의 입출력 데이터 및 수신상태신호를 서로 단순 비교한 다음 그 비교신호를 출력시키는 결과비교부(18A-B)를 더 포함하여 구성된다.It is further configured to include a result comparison unit (18A-B) that simply compares the input/output data and reception status signals of the first FPGA (1A) and the second FPGA (1B) output by the data sharing unit (17A-B) and then outputs the comparison signal.

여기서, 상기 결과비교부(18A-B)의 각각에는 상기 데이터공유부(17A-B)에 의해 출력된 제1 FPGA(1A)와 제2 FPGA(1B)의 입출력 데이터 및 수신상태신호를 1차로 서로 단순 비교하여 그 결과신호를 출력하는 제1 비교부(19)와;Here, each of the result comparison units (18A-B) includes a first comparison unit (19) that simply compares the input/output data and reception status signal of the first FPGA (1A) and the second FPGA (1B) output by the data sharing unit (17A-B) and outputs the result signal;

상기 데이터공유부(17A-B)에 의해 출력된 제1 FPGA(1A)와 제2 FPGA(1B)의 입출력 데이터 및 수신상태신호를 설정된 지연시간 후에 입력받아 서로 단순 비교하여 그 결과신호를 출력하는 제2 비교부(20)와;A second comparison unit (20) that receives the input/output data and reception status signal of the first FPGA (1A) and the second FPGA (1B) output by the data sharing unit (17A-B) after a set delay time, simply compares them with each other, and outputs the result signal;

상기 제1 비교부(19)의 결과신호와 제2 비교부(20)의 결과신호를 비교분석한 다음 제1 FPGA(1A)와 제2 FPGA(1B) 혹은 그 주변 회로부 중 어느 부위에서 오류가 발생했는지를 판별하여 제1 오류알람신호를 제어모듈부(12)로 출력시키는 제1 오류알람부(21)와;A first error alarm unit (21) that compares and analyzes the result signal of the first comparison unit (19) and the result signal of the second comparison unit (20), and then determines in which part of the first FPGA (1A) and the second FPGA (1B) or the peripheral circuits thereof an error has occurred and outputs a first error alarm signal to the control module unit (12);

상기 제1 비교부(19)의 결과신호와 제2 비교부(20)의 결과신호를 설정된 지연시간 후에 입력받아 비교분석한 다음 제1 FPGA(1A)와 제2 FPGA(1B) 혹은 그 주변 회로부 중 어느 부위에서 오류가 발생했는지를 판별하여 제2 오류알람신호를 제어모듈부(12)로 출력시키는 제2 오류알람부(22)를 더 포함한다.It further includes a second error alarm unit (22) that receives the result signal of the first comparison unit (19) and the result signal of the second comparison unit (20) after a set delay time, compares and analyzes them, and then determines which part of the first FPGA (1A) and the second FPGA (1B) or the peripheral circuits thereof has an error and outputs a second error alarm signal to the control module unit (12).

이에 더하여 상기 제어모듈부(12)에는 PLC 이중화장치부(2)의 긴급고장 알림 문자메시지를 유무선네트워크(23)를 경유하여 기 설정된 관리자의 휴대폰(24)으로 전송시키는 유무선통신모듈(25)이 구비된다.In addition, the control module unit (12) is equipped with a wired/wireless communication module (25) that transmits an emergency failure notification text message of the PLC duplex device unit (2) to a preset manager's mobile phone (24) via a wired/wireless network (23).

더 나아가 상기 제어모듈부(12)는 제1 오류알람부(21)와 제2 오류알람부(22)로부터 입력된 오류판별신호들을 판단한 결과 제1 FPGA(1A)와 제2 FPGA(1B) 혹은 그 주변 회로부 중 특정부위에 고장이 발생되었을 경우 이를 문자메시지로 생성하여 유무선네트워크(23)를 통해 기 설정된 관리자의 휴대폰(24)으로 전송시켜 고장이 발생한 제1 FPGA(1A)와 제2 FPGA(1B) 혹은 그 주변 회로부의 고장을 신속 처리하게 하는 긴급고장 알림 기능을 포함한다.Furthermore, the control module unit (12) includes an emergency failure notification function that generates a text message and transmits it to a preset manager's mobile phone (24) via a wired/wireless network (23) when a failure occurs in a specific part of the first FPGA (1A) and the second FPGA (1B) or their peripheral circuits as a result of judging the error determination signals input from the first error alarm unit (21) and the second error alarm unit (22) so that the failure of the first FPGA (1A) and the second FPGA (1B) or their peripheral circuits can be quickly processed.

다음에는 상기와 같은 구성으로 된 본 발명 일 실시 예의 제어방법을 설명한다.Next, a control method of one embodiment of the present invention having the above configuration will be described.

도 5는 본 발명 일 실시 예에 따른 원자력발전소의 전기신호계통의 이중화제어시스템에 적용되는 이상감지장치의 제어방법을 나타내는 플로우차트이다.FIG. 5 is a flowchart showing a control method of an abnormality detection device applied to a dual control system of an electric signal system of a nuclear power plant according to one embodiment of the present invention.

도 5를 참조하면, 본 발명의 방법은 제어모듈부가 PLC 이중화장치부의 제1 FPGA를 통해 신호취득부로부터 입력된 아날로그 검출신호에 대해 설정된 논리연산을 수행한 다음 그 논리연산이 수행된 아날로그 출력신호를 보수시험반장치부로 출력시키고, 상기 제2 FPGA 역시 신호취득부로부터 입력된 디지털 검출신호에 대해 설정된 논리연산을 수행한 다음 그 논리연산이 수행된 디지털 출력신호를 보수시험반장치부로 출력시키는 제1단계(S1)와; Referring to FIG. 5, the method of the present invention comprises a first step (S1) in which the control module unit performs a set logic operation on an analog detection signal input from a signal acquisition unit through a first FPGA of a PLC duplex unit and then outputs an analog output signal on which the logic operation has been performed to a maintenance test unit, and the second FPGA also performs a set logic operation on a digital detection signal input from the signal acquisition unit and then outputs a digital output signal on which the logic operation has been performed to the maintenance test unit;

상기 제1단계(S1) 후에, 상기 제어모듈부가 상기 보수시험반장치부를 통해 상기 PLC 이중화장치부로부터 신호제어를 위한 다양한 아날로그 혹은 디지털의 트립 신호들을 전송받아 이들 신호들에 의해 다양성 보호계통의 장비에 대한 제어기능을 수행하는 제2단계(S2)와;After the first step (S1), the second step (S2) in which the control module unit receives various analog or digital trip signals for signal control from the PLC duplex unit through the maintenance test panel unit and performs a control function for equipment of the diversity protection system by these signals;

상기 제2단계(S2) 후에, 제어모듈부가 상기 제1 신호격리부와 제2 신호격리부를 통해 신호 처리된 제1 FPGA의 입출력데이터들과 제2 FPGA의 입출력데이터들을 서로 중첩되지 않도록 단방향통신 처리하여 제1 감시부와 제2 감시부로 각기 출력시키고 결과신호들을 서로 비교하게 하는 제3 단계(S3)를 포함하여 구성된다.After the second step (S2), the control module unit is configured to perform unidirectional communication processing on the input/output data of the first FPGA and the input/output data of the second FPGA so that they do not overlap with each other through the first signal isolation unit and the second signal isolation unit, output them to the first monitoring unit and the second monitoring unit, and compare the result signals with each other.

그리고 상기 제3 단계(S3)는 상기 제1 감시부의 신호수신부가 제어모듈부의 기능제어 하에, 제1 신호격리부로부터 입력된 제1 FPGA의 입출력 데이터 및 수신상태신호를 신호처리하고 동기화부를 통해 상기 신호 처리된 제1 FPGA의 입출력 데이터 및 수신상태신호를 동기화한 후 데이터공유부에 의해 데이터 공유한 다음 결과비교부로 출력시키는 제1 감시단계를 더 포함한다.And the third step (S3) further includes a first monitoring step in which the signal receiving unit of the first monitoring unit, under the functional control of the control module unit, processes the input/output data and reception status signal of the first FPGA input from the first signal isolation unit, synchronizes the signal-processed input/output data and reception status signal of the first FPGA through the synchronization unit, shares the data through the data sharing unit, and then outputs the data to the result comparison unit.

또한, 상기 제3 단계(S3)는 상기 제2 감시부의 신호수신부가 제어모듈부의 기능제어 하에, 제2 신호격리부로부터 입력된 제2 FPGA의 입출력 데이터 및 수신상태신호를 신호처리하고 동기화부를 통해 상기 신호 처리된 제2 FPGA의 입출력 데이터 및 수신상태신호를 동기화한 후 데이터공유부에 의해 데이터 공유한 다음 결과비교부로 출력시키는 제2 감시단계를 더 포함한다.In addition, the third step (S3) further includes a second monitoring step in which the signal receiving unit of the second monitoring unit, under the functional control of the control module unit, processes the input/output data and reception status signal of the second FPGA input from the second signal isolation unit, synchronizes the signal-processed input/output data and reception status signal of the second FPGA through the synchronization unit, shares the data through the data sharing unit, and then outputs the data to the result comparison unit.

더 나아가, 제1 감시단계와 제2 감시단계에는 제1 감시부의 결과비교부와 제1 감시부의 결과비교부의 각각이 데이터공유부에 의해 각각 출력된 제1 FPGA와 제2 FPGA의 입출력 데이터 및 수신상태신호를 서로 단순 비교한 다음 그 비교신호를 통해 제1 FPGA와 제2 FPGA 혹은 그 주변 회로부 중 어느 부위에서 오류가 발생했는지를 판별하는 제1 오류알람신호 혹은 제2 오류알람신호를 각기 생성하여 제어모듈부로 출력시키는 오류알람신호 생성단계를 더 포함한다.Furthermore, the first monitoring step and the second monitoring step further include an error alarm signal generation step in which the result comparison section of the first monitoring unit and the result comparison section of the first monitoring unit simply compare the input/output data and reception status signals of the first FPGA and the second FPGA, which are output by the data sharing section, with each other, and then determine in which part of the first FPGA and the second FPGA or the peripheral circuits thereof an error has occurred through the comparison signal, and output the first error alarm signal or the second error alarm signal to the control module section.

또한, 상기 제3 단계(S3)는 제어모듈부가 제1 감시부의 제1 오류알람부와, 제2 감시부의 제2 오류알람부로부터 입력된 오류판별신호들을 정밀 분석한 결과 제1 FPGA와 제2 FPGA 혹은 그 주변 회로부 중 특정부위에 고장이 발생되었을 경우 이를 문자메시지로 생성하여 유무선네트워크를 통해 기 설정된 관리자의 휴대폰으로 전송시켜 고장이 발생한 제1 FPGA와 제2 FPGA 혹은 그 주변 회로부의 고장을 신속 처리하게 하는 긴급고장 알림 단계를 더 포함한다.In addition, the third step (S3) further includes an emergency failure notification step in which, when the control module unit precisely analyzes the error determination signals input from the first error alarm unit of the first monitoring unit and the second error alarm unit of the second monitoring unit and determines that a failure has occurred in a specific part of the first FPGA and the second FPGA or their peripheral circuits, the control module unit generates a text message and transmits it to a preset manager's mobile phone via a wired or wireless network to promptly handle the failure of the first FPGA and the second FPGA or their peripheral circuits.

환언하면, 본 발명 일 실시 예에 따른 원자력발전소의 전기신호계통의 이중화제어시스템에 적용되는 이상감지장치의 제어방법은 FPGA 고장을 대비한 시스템 불시 정지 방지 기술이 적용되어 사용되게 되는데, 이때, 상기 제어모듈부(12)는 예컨대, 원자력발전소의 전기신호계통의 설정된 아날로그 검출신호를 PLC 이중화장치부(2)의 제1 FPGA(1A)로, 그리고 상기 원자력발전소의 전기신호계통의 설정된 디지털 검출신호를 PLC 이중화장치부(2)의 제2 FPGA(1B)로 각각 입력되게 제어한다. 이때, 상기 PLC 이중화장치부(2)의 제1 처리부(5)의 신호취득부(13A)는 제어모듈부(12)의 기능제어신호에 따라 예컨대, 원자력발전소의 전기신호계통의 설정된 아날로그 검출신호를 취득하여 제1 FPGA(1A)로 출력시킨다. 마찬가지로, 상기 PLC 이중화장치부(2)의 제2 처리부(6)의 신호취득부(13B)는 제어모듈부(12)의 기능제어신호에 따라 예컨대, 원자력발전소의 전기신호계통의 설정된 디지털 검출신호를 취득하여 제2 FPGA(1B)로 출력시킨다. 그러면 상기 제1 FPGA(1A)는 제어모듈부(12)의 기능제어신호에 따라 상기 신호취득부(13A)로부터 입력된 아날로그 검출신호에 대해 설정된 논리연산을 수행한 다음 그 논리연산이 수행된 아날로그 출력신호를 보수시험반장치부(4)로 출력시킨다. 마찬가지로 상기 제2 FPGA(1B)는 제어모듈부(12)의 기능제어신호에 따라 상기 신호취득부(13B)로부터 입력된 디지털 검출신호에 대해 설정된 논리연산을 수행한 다음 그 논리연산이 수행된 디지털 출력신호를 보수시험반장치부(4)로 출력시킨다. 그러면 상기 보수시험반장치부(4)는 통신선(3)을 통해 상기 PLC 이중화장치부(2)로부터 신호제어를 위한 다양한 아날로그 혹은 디지털의 트립 신호들을 전송받아 이들 신호들에 의해 예컨대 다양성 보호계통의 원자로 정지와 보조급수작동 기능을 수행한다.In other words, the control method of the abnormality detection device applied to the dual control system of the electric signal system of a nuclear power plant according to one embodiment of the present invention is used by applying a technology to prevent sudden system shutdown in preparation for FPGA failure. At this time, the control module unit (12) controls, for example, the set analog detection signal of the electric signal system of the nuclear power plant to be input to the first FPGA (1A) of the PLC duplex unit (2), and the set digital detection signal of the electric signal system of the nuclear power plant to be input to the second FPGA (1B) of the PLC duplex unit (2). At this time, the signal acquisition unit (13A) of the first processing unit (5) of the PLC duplex unit (2) acquires, for example, the set analog detection signal of the electric signal system of the nuclear power plant, and outputs it to the first FPGA (1A) according to the function control signal of the control module unit (12). Likewise, the signal acquisition unit (13B) of the second processing unit (6) of the PLC duplex unit (2) acquires, for example, a set digital detection signal of an electric signal system of a nuclear power plant, according to the function control signal of the control module unit (12), and outputs it to the second FPGA (1B). Then, the first FPGA (1A) performs a set logic operation on the analog detection signal input from the signal acquisition unit (13A) according to the function control signal of the control module unit (12), and then outputs the analog output signal on which the logic operation has been performed to the maintenance test unit (4). Similarly, the second FPGA (1B) performs a set logic operation on the digital detection signal input from the signal acquisition unit (13B) according to the function control signal of the control module unit (12), and then outputs the digital output signal on which the logic operation has been performed to the maintenance test unit (4). Then, the above-mentioned maintenance test panel unit (4) receives various analog or digital trip signals for signal control from the PLC duplication device unit (2) through the communication line (3) and performs, for example, the reactor stop and auxiliary water supply operation functions of the diversity protection system by these signals.

한편, 상기 과정 중에 상기 제1 처리부(5)의 신호송신부(14A)는 제어모듈부(12)의 기능제어신호에 따라 상기 신호취득부(13A)에 의해 각기 취득된 제1 FPGA(1A)의 아날로그 검출신호와, 제1 FPGA(1A)에 의해 연산 처리 중에 취득된 중간처리 데이터 및 제1 FPGA(1A)에 의해 최종 연산 처리된 출력데이터를 각각 취득하여 신호처리한 후 제1 신호격리부(7)로 각각 출력시킨다. 마찬가지로, 상기 제2 처리부(6)의 신호송신부(14B)는 제어모듈부(12)의 기능제어신호에 따라 상기 신호취득부(13B)에 의해 각기 취득된 제2 FPGA(1B)의 디지털신호와, 제2 FPGA(1B)에 의해 연산 처리 중에 취득된 중간처리 데이터 및 제2 FPGA(1B)에 의해 최종 연산 처리된 출력데이터를 각각 취득하여 신호처리한 후 제2 신호격리부(8)로 각각 출력시킨다. Meanwhile, during the above process, the signal transmission unit (14A) of the first processing unit (5) acquires the analog detection signal of the first FPGA (1A) acquired by the signal acquisition unit (13A) according to the function control signal of the control module unit (12), the intermediate processing data acquired during the operation processing by the first FPGA (1A), and the output data finally processed by the first FPGA (1A), respectively, and performs signal processing on them, and then outputs them to the first signal isolation unit (7). Likewise, the signal transmission unit (14B) of the second processing unit (6) acquires the digital signal of the second FPGA (1B) acquired by the signal acquisition unit (13B) according to the function control signal of the control module unit (12), the intermediate processing data acquired during the operation processing by the second FPGA (1B), and the output data finally processed by the second FPGA (1B), respectively, and performs signal processing on them, and then outputs them to the second signal isolation unit (8).

그리고 상기 제1 신호격리부(7)는 제어모듈부(12)의 기능제어신호에 따라 상기 제1 처리부(5)에 의해 신호 처리된 제1 FPGA(1A)의 입출력데이터들을 서로 중첩되지 않도록 단방향통신 처리하여 제1 감시부(9)로 출력시킨다. 마찬가지로, 상기 제2 신호격리부(8)는 제어모듈부(12)의 기능제어신호에 따라 상기 제2 처리부(6)에 의해 신호 처리된 제2 FPGA(1B)의 입출력데이터들을 서로 중첩되지 않도록 단방향통신 처리하여 제2 감시부(10)로 출력시킨다.And the first signal isolation unit (7) processes the input/output data of the first FPGA (1A) signal-processed by the first processing unit (5) in accordance with the function control signal of the control module unit (12) in a unidirectional communication manner so that they do not overlap with each other and outputs them to the first monitoring unit (9). Similarly, the second signal isolation unit (8) processes the input/output data of the second FPGA (1B) signal-processed by the second processing unit (6) in accordance with the function control signal of the control module unit (12) in a unidirectional communication manner so that they do not overlap with each other and outputs them to the second monitoring unit (10).

그러면, 상기 제1 감시부(9)의 신호수신부(15A)는 제어모듈부(12)의 기능제어 하에, 제1 신호격리부(7)로부터 입력된 제1 FPGA(1A)의 입출력 데이터 및 수신상태신호를 신호 처리하여 동기화부(16A)로 출력시킨다. 그리고 상기 동기화부(16A)는 도 4에 도시된 바와 같이 상기 신호수신부(15A)에 의해 출력된 제1 FPGA(1A)의 입출력 데이터 및 수신상태신호를 동기화하여 데이터공유부(17A)로 출력시킨다. 더 나아가 상기 데이터공유부(17A)는 상기 동기화부(16A)에 의해 동기화되어 출력된 제1 FPGA(1A)의 입출력 데이터 및 수신상태신호를 데이터 공유한 다음 결과비교부(18A)로 출력시킨다. 또한, 상기 결과비교부(18A)는 상기 데이터공유부(17A)에 의해 출력된 제1 FPGA(1A)의 입출력 데이터 및 수신상태신호를 서로 단순 비교한 다음 그 비교신호를 보수시험반장치부(4)로 출력시켜 상기 보수시험반장치부(4)의 기능을 수행하게 한다. Then, the signal receiving unit (15A) of the first monitoring unit (9) processes the input/output data and reception status signal of the first FPGA (1A) input from the first signal isolation unit (7) under the functional control of the control module unit (12) and outputs the processed data to the synchronization unit (16A). And, as shown in Fig. 4, the synchronization unit (16A) synchronizes the input/output data and reception status signal of the first FPGA (1A) output by the signal receiving unit (15A) and outputs the synchronized data to the data sharing unit (17A). Furthermore, the data sharing unit (17A) shares the input/output data and reception status signal of the first FPGA (1A) synchronized and output by the synchronization unit (16A) and then outputs them to the result comparison unit (18A). In addition, the result comparison unit (18A) simply compares the input/output data and reception status signal of the first FPGA (1A) output by the data sharing unit (17A) with each other and then outputs the comparison signal to the maintenance test unit (4) to perform the function of the maintenance test unit (4).

마찬가지로, 상기 제2 감시부(10)의 신호수신부(15B)는 제어모듈부(12)의 기능제어 하에, 제2 신호격리부(8)로부터 입력된 제2 FPGA(1B)의 입출력 데이터 및 수신상태신호를 신호 처리하여 동기화부(16B)로 출력시킨다. 그리고 상기 동기화부(16B)는 도 4에 도시된 바와 같이 상기 신호수신부(15B)에 의해 출력된 제2 FPGA(1B)의 입출력 데이터 및 수신상태신호를 동기화하여 데이터공유부(17B)로 출력시킨다. 더 나아가 상기 데이터공유부(17B)는 상기 동기화부(16B)에 의해 동기화되어 출력된 제2 FPGA(1B)의 입출력 데이터 및 수신상태신호를 데이터 공유한 다음 결과비교부(18B)로 출력시킨다. 또한, 상기 결과비교부(18B)는 상기 데이터공유부(17B)에 의해 출력된 제2 FPGA(1B)의 입출력 데이터 및 수신상태신호를 서로 단순 비교한 다음 그 비교신호를 보수시험반장치부(4)로 출력시켜 상기 보수시험반장치부(4)의 기능을 수행하게 한다. Likewise, the signal receiving unit (15B) of the second monitoring unit (10) processes the input/output data and reception status signal of the second FPGA (1B) input from the second signal isolation unit (8) under the functional control of the control module unit (12) and outputs the processed data to the synchronization unit (16B). Then, as shown in Fig. 4, the synchronization unit (16B) synchronizes the input/output data and reception status signal of the second FPGA (1B) output by the signal receiving unit (15B) and outputs the synchronized data to the data sharing unit (17B). Furthermore, the data sharing unit (17B) shares the input/output data and reception status signal of the second FPGA (1B) synchronized and output by the synchronization unit (16B) and then outputs the data to the result comparison unit (18B). In addition, the result comparison unit (18B) simply compares the input/output data and reception status signal of the second FPGA (1B) output by the data sharing unit (17B) with each other and then outputs the comparison signal to the maintenance test unit (4) to perform the function of the maintenance test unit (4).

여기서 상기 결과비교부의 기능을 좀 더 구체적으로 설명하면 다음과 같다. Here, the function of the above result comparison section is explained in more detail as follows.

상기 제1 감시부(9)의 결과비교부(18A)의 제1 비교부(19)는 상기 데이터공유부(17A)에 의해 출력된 제1 FPGA(1A)의 입출력 데이터 및 수신상태신호를 1차로 서로 단순 비교하여 그 결과신호를 제1 오류알람부(21)로 출력한다. 그러면 상기 제1 오류알람부(21)는 도 3에 도시된 바와 같이 상기 제1 비교부(19)의 결과신호와 제2 비교부(20)의 결과신호를 비교분석한 다음 혹은 첫 번째 처리부 데이터와 두 번째 처리부 데이터의 결과신호를 비교분석한 다음 제1 FPGA(1A) 혹은 그 주변 회로부 중 어느 부위에서 오류가 발생했는지를 판별하는 제1 오류알람신호를 제어모듈부(12)로 출력시킨다. 마찬가지로, 상기 제2 감시부(10)의 결과비교부(18B)의 제2 비교부(20)는 상기 데이터공유부(17B)에 의해 출력된 제2 FPGA(1B)의 입출력 데이터 및 수신상태신호를 1차로 서로 단순비교하여 그 결과신호를 제2 오류알람부(22)로 출력한다. 그러면 상기 제2 오류알람부(22)는 도 3에 도시된 바와 같이 상기 제1 비교부(19)의 결과신호와 제2 비교부(20)의 결과신호를 설정된 지연시간 후에 입력받아 비교분석한 다음 혹은 첫 번째 처리부 데이터와 두 번째 처리부 데이터의 결과신호를 설정된 지연시간 후에 입력받아 비교분석한 다음 제2 FPGA(1B) 혹은 그 주변 회로부 중 어느 부위에서 오류가 발생했는지를 판별하는 제2 오류알람신호를 제어모듈부(12)로 출력시킨다. The first comparison unit (19) of the result comparison unit (18A) of the first monitoring unit (9) simply compares the input/output data and reception status signal of the first FPGA (1A) output by the data sharing unit (17A) with each other for the first time and outputs the result signal to the first error alarm unit (21). Then, the first error alarm unit (21) compares and analyzes the result signal of the first comparison unit (19) and the result signal of the second comparison unit (20) as shown in FIG. 3, or compares and analyzes the result signals of the first processing unit data and the second processing unit data, and then outputs a first error alarm signal to the control module unit (12) to determine in which part of the first FPGA (1A) or its peripheral circuitry an error occurred. Likewise, the second comparison unit (20) of the result comparison unit (18B) of the second monitoring unit (10) simply compares the input/output data and reception status signal of the second FPGA (1B) output by the data sharing unit (17B) with each other for the first time and outputs the result signal to the second error alarm unit (22). Then, as shown in FIG. 3, the second error alarm unit (22) receives the result signal of the first comparison unit (19) and the result signal of the second comparison unit (20) after a set delay time, compares and analyzes them, or receives the result signals of the first processing unit data and the second processing unit data after a set delay time, compares and analyzes them, and then outputs a second error alarm signal to the control module unit (12) that determines in which part of the second FPGA (1B) or its peripheral circuitry an error occurred.

따라서, 상기 제어모듈부(12)는 상기 제1 감시부(9)와 제2 감시부(10)로부터 입력된 비교신호들 혹은 제1 및 제2 오류일람신호들을 각각 설정된 프로그램에 따라 정밀 분석한 후 상기 제1 FPGA(1A)와 제2 FPGA(1B) 혹은 그 주변 회로부의 오류 여부를 정밀하게 각기 판별하여 오류판별 표시신호를 표시패널부(도시 안 됨)상에 출력시킨다. Accordingly, the control module unit (12) precisely analyzes the comparison signals or the first and second error list signals input from the first monitoring unit (9) and the second monitoring unit (10) according to a set program, and then precisely determines whether there is an error in the first FPGA (1A) and the second FPGA (1B) or the peripheral circuits thereof, and outputs an error determination display signal on the display panel unit (not shown).

이 과정에서 상기 제어모듈부(12)는 유무선통신모듈(25)을 통해 PLC 이중화장치부(2)의 긴급고장 알림 문자메시지를 유무선네트워크(23)를 경유하여 기 설정된 관리자의 휴대폰(24)으로 전송시킬 수도 있다.In this process, the control module unit (12) can also transmit an emergency failure notification text message of the PLC duplication device unit (2) to the preset manager's mobile phone (24) via the wired/wireless network (23) through the wired/wireless communication module (25).

좀 더 구체적으로, 상기 제어모듈부(12)는 제1 오류알람부(21)와 제2 오류알람부(22)로부터 입력된 오류판별신호들을 정밀 분석한 결과 제1 FPGA(1A)와 제2 FPGA(1B) 혹은 그 주변 회로부 중 특정부위에 고장이 발생되었을 경우 이를 문자메시지로 생성하여 유무선네트워크(23)를 통해 기 설정된 관리자의 휴대폰(24)으로 전송시켜 고장이 발생한 제1 FPGA(1A)와 제2 FPGA(1B) 혹은 그 주변 회로부의 고장을 신속 처리하게 하는 긴급고장 알림 기능을 더 실행할 수도 있다.More specifically, the control module unit (12) may further execute an emergency failure notification function that generates a text message and transmits it to a preset manager's mobile phone (24) via a wired/wireless network (23) when a failure occurs in a specific part of the first FPGA (1A) and the second FPGA (1B) or their peripheral circuits as a result of precise analysis of the error determination signals input from the first error alarm unit (21) and the second error alarm unit (22) so as to promptly handle the failure of the first FPGA (1A) and the second FPGA (1B) or their peripheral circuits.

이와 같이 본 발명에 의하면, 원자력발전소의 전기신호계통의 PLC에서 다양성보호설비(DPS: Diverse Protection System)를 위해 구현된 FPGA 기반의 이중화 제어장치의 각각에 이중화된 이상감시장치로 구성하고 각 이상감시장치를 통해 별개로 검출된 신호들을 서로 비교하여 복수의 FPGA의 고장 여부를 판별함으로써, 복수의 FPGA와 그 주변회로에 고장이 발생될 경우 이를 이상감시장치의 분석을 통해 정밀하게 확인할 수 있으므로 그에 따라 FPGA 기반의 이중화제어장치의 동작안정성을 극대화시킬 수 있다.Thus, according to the present invention, by configuring a dualized abnormality monitoring device for each of the FPGA-based dual control devices implemented for the Diverse Protection System (DPS) in the PLC of the electric signal system of a nuclear power plant, and comparing signals detected separately through each abnormality monitoring device with each other to determine whether a plurality of FPGAs are faulty, when a fault occurs in the plurality of FPGAs and their peripheral circuits, it is possible to precisely confirm this through analysis of the abnormality monitoring device, thereby maximizing the operational stability of the FPGA-based dual control device.

또한, 상기와 같은 본 발명은 이상감지장치의 각각에 무선통신모듈을 구비하고 복수의 FPGA와 그 주변회로에 고장이 발생할 경우 이를 유무선통신모듈을 통해 설정된 관리자의 휴대폰으로 알람 해주어 복수의 FPGA와 그 주변회로에서의 고장을 신속히 처리하게 함으로써, 복수의 FPGA와 그 주변회로의 부품노화로 인해 발생되는 유지보수의 곤란성을 신속히 해결하므로 그에 따라 FPGA 기반의 이중화제어장치의 유지보수성도 상당히 향상시킬 수 있다.In addition, the present invention as described above provides a wireless communication module to each of the anomaly detection devices, and when a failure occurs in a plurality of FPGAs and their peripheral circuits, an alarm is sent to a set manager's mobile phone through the wired/wireless communication module, thereby quickly handling the failure in the plurality of FPGAs and their peripheral circuits, thereby quickly resolving the difficulty of maintenance caused by aging of the components of the plurality of FPGAs and their peripheral circuits, and accordingly, the maintainability of the FPGA-based dual control device can be significantly improved.

이상, 일부 예를 들어서 본 발명의 바람직한 여러 가지 실시 예에 대해서 설명하였지만, 본 "발명을 실시하기 위한 구체적인 내용" 항목에 기재된 여러 가지 다양한 실시 예에 관한 설명은 예시적인 것에 불과한 것이며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이상의 설명으로부터 본 발명을 다양하게 변형하여 실시하거나 본 발명과 균등한 실시를 행할 수 있다는 점을 잘 이해하고 있을 것이다.Above, although various preferred embodiments of the present invention have been described with some examples, the description of various embodiments described in the “Specific Details for Carrying Out the Invention” section is merely exemplary, and those skilled in the art to which the present invention pertains will readily understand that they can carry out various modifications of the present invention or carry out equivalent implementations of the present invention based on the above description.

또한, 본 발명은 다른 다양한 형태로 구현될 수 있기 때문에 본 발명은 상술한 설명에 의해서 한정되는 것이 아니며, 이상의 설명은 본 발명의 개시 내용이 완전해지도록 하기 위한 것으로 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것일 뿐이며, 본 발명은 청구범위의 각 청구항에 의해서 정의될 뿐임을 알아야 한다.In addition, since the present invention can be implemented in various other forms, the present invention is not limited by the above description, and the above description is provided only to make the disclosure of the present invention complete and to fully inform a person having ordinary skill in the art to which the present invention belongs of the scope of the present invention, and it should be understood that the present invention is defined only by each claim of the claims.

1A: 제1 FPGA,
1B: 제2 FPGA
2 : PLC 이중화장치부
3 : 통신선
4 : 보수시험반장치부
5 : 제1 처리부
6 : 제2 처리부
7 : 제1 신호격리부
8 : 제2 신호격리부
9 : 제1 감시부
10: 제2 감시부
11: 이상감지장치
12: 제어모듈부
13A-B: 신호취득부
14A-B: 신호송신부
15A-B: 신호수신부
16A-B: 동기화부
17A-B: 데이터공유부
18A-B: 결과비교부
19: 제1 비교부
20: 제2 비교부
21: 제1 오류알람부
22: 제2 오류알람부
23: 유무선네트워크
24: 휴대폰
25: 유무선통신모듈1A: 1st FPGA,
1B: Second FPGA
2: PLC redundancy device section
3: Communication line
4: Maintenance test bench unit
5: First Processing Unit
6: Second Processing Unit
7: 1st signal isolation unit
8: Second signal isolation unit
9: 1st Surveillance Division
10: Second Surveillance Division
11: Anomaly detection device
12: Control module section
13A-B: Signal acquisition section
14A-B: Signal transmitter
15A-B: Signal receiver
16A-B: Synchronization section
17A-B: Data Sharing Department
18A-B: Results Comparison Section
19: First Comparative Section
20: Second Comparative Section
21: 1st error alarm unit
22: Second error alarm unit
23: Wired and wireless networks
24: Cell phone
25: Wired/wireless communication module

Claims

An abnormality detection device applied to a dual control system of an electric signal system of a nuclear power plant, comprising a PLC dual device unit including an FPGA for processing various analog or digital trip signals for signal control in an electric signal system of a nuclear power plant, and a maintenance test panel unit connected to the PLC dual device unit via a communication line and receiving various analog or digital trip signals for signal control processed by the PLC dual device unit, and performing the functions of reactor shutdown and auxiliary feedwater operation of a diversity protection system based on the trip signals;
The above PLC duplexing device unit includes a first FPGA that performs a set logic operation on an analog detection signal of an electric signal system of a nuclear power plant and then outputs an analog output signal on which the logic operation has been performed;
A second FPGA that performs a set logic operation on a digital detection signal of the electrical signal system of the nuclear power plant and then outputs a digital output signal on which the logic operation has been performed;
A first processing unit that processes an analog detection signal input to the first FPGA and an analog output signal output;
A second processing unit that processes a digital detection signal input to the second FPGA and a digital output signal output from the second FPGA;
First and second signal isolation units that process the input/output data of the first FPGA signal processed by the first processing unit or the input/output data of the second FPGA signal processed by the second processing unit in a unidirectional communication manner so that they do not overlap with each other and output them respectively;
A first monitoring unit that synchronizes input/output data of a first FPGA input from the first signal isolation unit, compares them with each other, and then outputs the comparison signal;
A second monitoring unit that synchronizes the input/output data of the second FPGA input from the second signal isolation unit, compares them with each other, and then outputs the comparison signal;
Further comprising a control module unit that analyzes the comparison signals input from the first monitoring unit and the second monitoring unit according to a set program, determines whether there is an error in the first FPGA and the second FPGA or their peripheral circuits, and outputs an error determination display signal.
Anomaly detection device applied to the redundant control system of the electric signal system of a nuclear power plant.

delete

In the first paragraph,
Each of the first processing unit and the second processing unit includes a signal acquisition unit that acquires and outputs an analog detection signal and a digital detection signal input to the first FPGA and the second FPGA, respectively;
It is characterized in that it further includes a signal transmission unit that acquires the analog detection signal and the digital detection signal of the first FPGA and the second FPGA acquired respectively by the signal acquisition unit, the intermediate processing data acquired during the operation processing by the first FPGA and the second FPGA, and the output data finally processed by the first FPGA and the second FPGA, performs signal processing on them, and then outputs them to the signal isolation unit respectively.
Anomaly detection device applied to the redundant control system of the electric signal system of a nuclear power plant.

In the first paragraph,
Each of the first monitoring unit and the second monitoring unit includes a signal receiving unit that processes and outputs input/output data and reception status signals of the first FPGA and the second FPGA input from the signal isolation unit;
A synchronization unit that synchronizes and outputs input/output data and reception status signals of the first FPGA and the second FPGA output by the signal receiving unit;
A data sharing unit that shares and then outputs input/output data and reception status signals of the first FPGA and the second FPGA that are synchronized and output by the synchronization unit;
It is characterized in that it further includes a result comparison unit that simply compares the input/output data and reception status signal of the first FPGA and the second FPGA outputted by the data sharing unit and then outputs the comparison signal.
Anomaly detection device applied to the redundant control system of the electric signal system of a nuclear power plant.

In paragraph 4,
Each of the above result comparison units includes a first comparison unit that simply compares the input/output data and reception status signals of the first FPGA and the second FPGA output by the data sharing unit and outputs the result signal;
A second comparison unit that receives the input/output data and reception status signals of the first FPGA and the second FPGA output by the data sharing unit after a set delay time, simply compares them with each other, and outputs the result signal;
A first error alarm unit that compares and analyzes the result signal of the first comparison unit and the result signal of the second comparison unit, determines in which part of the first FPGA, the second FPGA, or the peripheral circuit thereof an error has occurred, and outputs a first error alarm signal to the control module unit;
It is characterized in that it further includes a second error alarm unit that receives the result signal of the first comparison unit and the result signal of the second comparison unit after a set delay time, compares and analyzes them, and then determines which part of the first FPGA and the second FPGA or the peripheral circuits thereof has an error and outputs a second error alarm signal to the control module unit.
Anomaly detection device applied to the redundant control system of the electric signal system of a nuclear power plant.

In the first paragraph,
The above control module unit is characterized in that it is equipped with a wired/wireless communication module capable of transmitting an emergency failure notification text message of the PLC duplex device unit via a wired/wireless network.
Anomaly detection device applied to the redundant control system of the electric signal system of a nuclear power plant.

In the first paragraph,
The above control module unit is characterized in that it further includes an emergency failure notification function that generates a text message indicating the occurrence of a failure and transmits it to a preset manager's mobile phone via a wired or wireless network when a failure occurs in a specific part of the first FPGA and the second FPGA or their peripheral circuits as a result of judging the error determination signals input from the first error alarm unit and the second error alarm unit, thereby quickly processing the failure of the first FPGA and the second FPGA or their peripheral circuits.
Anomaly detection device applied to the redundant control system of the electric signal system of a nuclear power plant.

A control method for an abnormality detection device applied to a dual control system of an electric signal system of a nuclear power plant, comprising a first FPGA that performs a set logic operation on an analog detection signal of an electric signal system of a nuclear power plant and then outputs an analog output signal on which the logic operation has been performed, and a second FPGA that performs a set logic operation on a digital detection signal of an electric signal system of the nuclear power plant and then outputs a digital output signal on which the logic operation has been performed;
A first step in which the control module unit performs a set logic operation on an analog detection signal input from a signal acquisition unit through a first FPGA of the PLC duplex unit and then outputs the analog output signal on which the logic operation has been performed to the maintenance test unit, and the second FPGA also performs a set logic operation on a digital detection signal input from the signal acquisition unit and then outputs the digital output signal on which the logic operation has been performed to the maintenance test unit;
After the first step, the second step is where the control module unit receives various analog or digital trip signals for signal control from the PLC duplex unit through the maintenance test panel unit and performs a control function for equipment of the diversity protection system by the trip signals;
After the second step, the control module unit further includes a third step of processing the input/output data of the first FPGA and the input/output data of the second FPGA through the first signal isolation unit and the second signal isolation unit so that they do not overlap each other through unidirectional communication and outputting them to the first monitoring unit and the second monitoring unit, respectively, and comparing the result signals with each other;
The third step is characterized in that it further includes a first monitoring step in which the signal receiving unit of the first monitoring unit, under the functional control of the control module unit, processes the input/output data and reception status signal of the first FPGA input from the first signal isolation unit, synchronizes the signal-processed input/output data and reception status signal of the first FPGA through the synchronization unit, shares the data through the data sharing unit, and then outputs the data to the result comparison unit.
A control method for an abnormality detection device applied to a dual control system of an electric signal system of a nuclear power plant.

delete

In paragraph 8,
The third step is characterized in that it further includes a second monitoring step in which the signal receiving unit of the second monitoring unit, under the functional control of the control module unit, processes the input/output data and reception status signal of the second FPGA input from the second signal isolation unit, synchronizes the signal-processed input/output data and reception status signal of the second FPGA through the synchronization unit, shares the data through the data sharing unit, and then outputs the data to the result comparison unit.
A control method for an abnormality detection device applied to a dual control system of an electric signal system of a nuclear power plant.

In any one of paragraphs 8 or 10,
The first monitoring step and the second monitoring step further include an error alarm signal generation step in which the result comparison unit of the first monitoring unit and the result comparison unit of the first monitoring unit simply compare the input/output data and reception status signal of the first FPGA and the second FPGA, which are output by the data sharing unit, with each other, and then determine in which part of the first FPGA and the second FPGA or the peripheral circuit thereof an error has occurred through the comparison signal, and output the first error alarm signal or the second error alarm signal to the control module unit.
A control method for an abnormality detection device applied to a dual control system of an electric signal system of a nuclear power plant.

In paragraph 8,
The third step is characterized in that the control module unit precisely analyzes the error determination signals input from the first error alarm unit of the first monitoring unit and the second error alarm unit of the second monitoring unit, and if a failure occurs in a specific part of the first FPGA and the second FPGA or their peripheral circuits, the control module unit generates a text message indicating the occurrence of the failure and transmits it to a preset manager's mobile phone via a wired or wireless network, thereby quickly processing the failure of the first FPGA and the second FPGA or their peripheral circuits.
A control method for an abnormality detection device applied to a dual control system of an electric signal system of a nuclear power plant.