KR19990021116A - Internal clock generator of semiconductor device - Google Patents
Internal clock generator of semiconductor device Download PDFInfo
- Publication number
- KR19990021116A KR19990021116A KR1019970044621A KR19970044621A KR19990021116A KR 19990021116 A KR19990021116 A KR 19990021116A KR 1019970044621 A KR1019970044621 A KR 1019970044621A KR 19970044621 A KR19970044621 A KR 19970044621A KR 19990021116 A KR19990021116 A KR 19990021116A
- Authority
- KR
- South Korea
- Prior art keywords
- delay
- signal
- compensation
- internal clock
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Dram (AREA)
- Pulse Circuits (AREA)
Abstract
본 발명은 반도체 소자의 내부클럭 발생장치에 관한 것으로 서로 다른 변동폭을 갖는 보상회로를 추가하여 온도 및 동작전위의 변화에 의한 내부클럭의 변동폭을 제어할 수 있게 하므로서 고속의 반도체 소자에서 우수한 특성을 갖는 내부클럭을 발생시킬 수 있게 한 것이다.The present invention relates to an internal clock generator of a semiconductor device, and has an excellent characteristic in a high speed semiconductor device by adding a compensation circuit having a different fluctuation range to control the fluctuation of the internal clock due to a change in temperature and operating potential. Internal clock can be generated.
Description
본 발명은 반도체 소자의 내부클럭 발생장치에 관한 것으로, 더 상세하게는 동작전위 및 온도의 변화에 따른 내부클럭의 변동폭을 제어하기 위한 것이다.The present invention relates to an internal clock generator of a semiconductor device, and more particularly, to control the variation of the internal clock according to the change in operating potential and temperature.
일반적으로 클럭에 동기하여 동작하는 반도체 소자들 중 외부에서 입력되는 클럭신호를 이용하여 내부의 클럭신호를 발생시키는 장치로 PLL(Phase Locked Loop), DLL(Delayed Locked Loop, 이하 DLL이라 함) 등이 광범위하게 사용되고 있다.Generally, a PLL (Phase Locked Loop) or DLL (Delayed Locked Loop) is a device that generates an internal clock signal by using an external clock signal among semiconductor devices operating in synchronization with a clock. Widely used.
특히, 고주파와 고속동작이 요구됨에 따라 액세스 타임(Access Time)을 줄이려는 의도에서 외부클럭(CLKext)보다 일정 시간만큼 빠른 클럭을 발생시키기 위하여 동기식 메모리 소자 등에서는 DLL이 일반적으로 사용된다.In particular, a DLL is generally used in a synchronous memory device to generate a clock that is faster by a predetermined time than an external clock CLKext in order to reduce an access time as high frequency and high speed operation is required.
도 1은 종래기술에 따른 DLL 장치의 블럭도 및 이에 대한 동작타이밍도를 나타낸 것으로, 외부클럭(CLKext)을 수신하여 변화시키기 위한 입력버퍼(11)와, 상기 입력버퍼(11)의 출력신호를 수신하고 위상 검출기(14)의 출력신호에 의해 제어되어 내부클럭(CLKint)을 발생시키는 지연 검출부(12)와, 상기 지연 검출부(12)의 출력신호를 일정시간 지연시키기 위한 지연 모델부(13)와, 상기 지연 모델부(13)의 출력 신호 및 상기 입력버퍼(11)의 출력신호를 두 입력으로 하여 상기 지연 검출부(12)를 제어하기 위한 두 신호를 출력하는 위상 검출기(14)로 구성된다.1 is a block diagram of a DLL device according to the related art and an operation timing thereof. An input buffer 11 for receiving and changing an external clock CLKext and an output signal of the input buffer 11 are illustrated in FIG. A delay detector 12 for receiving and controlled by an output signal of the phase detector 14 to generate an internal clock CLKint, and a delay model 13 for delaying the output signal of the delay detector 12 for a predetermined time; And a phase detector 14 for outputting two signals for controlling the delay detector 12 by using the output signal of the delay model unit 13 and the output signal of the input buffer 11 as two inputs. .
이상의 구성으로 이루어진 종래의 DLL 장치에 대한 동작관계를 살펴보면, 입력버퍼(11)는 외부클럭(CLKext)을 수신하여 도 1의 (a)에 도시된 바와 같이 1을 출력한다.Looking at the operation relationship of the conventional DLL device having the above configuration, the input buffer 11 receives the external clock (CLKext) and outputs 1 as shown in Fig. 1 (a).
지연 검출부(12)는 위상 검출기(14)의 출력신호 4와 5를 제어신호로 하여 신호 1을 t1 만큼 지연시켜 신호 2를 발생시키며(b) 상기 신호 2는 내부클럭(CLKint)으로 사용된다.The delay detector 12 generates the signal 2 by delaying the signal 1 by t1 using the output signals 4 and 5 of the phase detector 14 as a control signal (b) and the signal 2 is used as the internal clock CLKint.
지연 모델부(13)는 상기 신호 2를 일정시간 t2 만큼 지연시켜 신호 3을 발생시킨다.The delay model unit 13 generates the signal 3 by delaying the signal 2 by a predetermined time t2.
위상 검출기(14)는 신호 1과 신호 3의 위상을 상호 비교하여 상기 지연 검출부(12)의 지연시간을 제어하는 신호 4와 신호 5를 발생시킨다.The phase detector 14 compares the phases of the signal 1 and the signal 3 with each other to generate a signal 4 and a signal 5 for controlling the delay time of the delay detector 12.
예를들어, 상기 신호 1의 위상이 상기 신호 3의 위상보다 빠르면 상기 위상 검출기(14)는 상기 신호 4를 발생시켜 지연 검출부(12)의 시간지연 t1을 감소시키므로서 상기 신호 2와 신호 3을 빠르게 한다.For example, if the phase of the signal 1 is earlier than the phase of the signal 3, the phase detector 14 generates the signal 4 to reduce the time delay t1 of the delay detector 12, thereby reducing the signal 2 and the signal 3. Do it quickly.
한편, 신호 1의 위상이 신호 3의 위상보다 느리면 상기 위상 검출기(14)는 상기 신호 5를 발생시켜 지연 검출부(12)의 시간지연 t1을 증가시키므로서 상기 신호 2와 신호 3의 위상을 느리게 한다.On the other hand, if the phase of the signal 1 is slower than the phase of the signal 3, the phase detector 14 generates the signal 5 to increase the time delay t1 of the delay detector 12, thereby slowing the phases of the signals 2 and 3. .
상기 신호 1의 위상과 신호 3의 위상이 같으면 위상 검출기(14)는 신호 4와 신호 5 모두를 발생시키지 않아 지연 검출부(12)의 지연시간을 조절하지 않으며 이때를 안정한 상태(Stable State)인 락(Lock) 상태라 하며, 이때 클럭의 사이클 타임은 tCK=t1+t2(c)가 된다.When the phase of the signal 1 and the phase of the signal 3 are the same, the phase detector 14 does not generate both the signal 4 and the signal 5 and thus does not adjust the delay time of the delay detection unit 12 and locks the stable state. The clock cycle time is tCK = t1 + t2 (c).
즉, 락(Lock) 상태에서 내부클럭(CLKint)으로 신호 2는 DLL을 사용하지 않을 경우 내부적으로 사용되는 클럭신호인 신호 1보다 t2 만큼 빠르게 된다.That is, in the locked state, the signal 2 becomes an internal clock CLKint faster than the signal 1, which is an internally used clock signal, by t2 when the DLL is not used.
이는 지연 검출부(12)의 지연시간이 t1, 지연 모델부(13)의 지연시간이 t2인 경우 신호 2는 신호 3보다 t2의 시간만큼 위상이 앞서게 되어 고속의 동작을 요하는 반도체 소자에 이용된다.This means that when the delay time of the delay detector 12 is t1 and the delay time of the delay model 13 is t2, the signal 2 is phased ahead of the signal 3 by a time t2, which is used for a semiconductor device requiring high-speed operation. .
그런데, 지연 모델부(13)의 시간지연은 t2의 딜레이 타임 외에도 온도 및 동작전위의 변화에 따라 변하게 된다.However, the time delay of the delay model unit 13 is changed depending on the change in temperature and operating potential in addition to the delay time of t2.
예를들어, 상기 지연 모델부(13)의 변동폭이 tv1 이라 하면 내부클럭(CLKint)으로 사용하고자 하는 신호 2는 원래의 t2에 tv1만큼의 변동폭이 존재하게 되어 원하는 내부클럭(CLKint)을 발생시킬 수가 없게 된다.For example, if the fluctuation range of the delay model unit 13 is tv1, the signal 2 intended to be used as the internal clock CLKint will have the fluctuation range as much as tv1 in the original t2 to generate the desired internal clock CLKint. You will not be able to.
즉, 지연 모델부(13)의 딜레이 타임이 온도 및 동작전위의 변화에 따라 변하게 되면 발생되는 내부클럭(CLKint) 또한 그 만큼의 변동폭을 갖게 되어 원하는 클럭신호를 발생시킬 수 없는 문제점이 발생된다.That is, when the delay time of the delay model unit 13 changes according to changes in temperature and operating potential, the internal clock CLKint generated also has a fluctuation range that much, causing a problem in that a desired clock signal cannot be generated.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여 창안된 것으로 온도 및 동작전위에 대한 변동폭이 서로 다른 두개의 지연회로를 추가하여 지연모델부에서 발생되는 온도 및 동작전위에 따른 지연시간의 변동폭을 보상해 주므로서 원하는 내부클럭을 발생시키기 위한 반도체 소자의 내부클럭 발생장치를 제공함에 그 목적이 있다.Therefore, the present invention was devised to solve the above-mentioned problems and adds two delay circuits having different fluctuation ranges for temperature and operation potential to compensate for fluctuations in delay time according to temperature and operation potential generated in the delay model unit. The purpose of the present invention is to provide an internal clock generator of a semiconductor device for generating a desired internal clock.
도 1은 종래기술에 따른 DLL 장치의 블럭도.1 is a block diagram of a DLL device according to the prior art.
도 2는 본 발명의 일 실시예에 따른 DLL 장치의 블럭도.2 is a block diagram of a DLL device according to an embodiment of the present invention.
도 3a는 상기 도 2의 제 1보상 지연부에 대한 상세회로도.FIG. 3A is a detailed circuit diagram of the first compensation delay unit of FIG. 2. FIG.
도 3b는 상기 도 2의 제 2보상 지연부에 대한 상세회로도.FIG. 3B is a detailed circuit diagram of the second compensation delay unit of FIG. 2. FIG.
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
11 : 입력버퍼 12 : 지연 검출부11 input buffer 12 delay detection unit
13 : 지연 모델부 14 : 위상 검출기13: delay model unit 14: phase detector
15 : 제 1지연 보상부 16 : 제 2지연 보상부15: first delay compensation unit 16: second delay compensation unit
CLKext : 외부클럭 CLKint : 내부클럭CLKext: External Clock CLKint: Internal Clock
상기 목적 달성을 위한 본 발명의 내부클럭 발생장치는 외부클럭을 수신하여 변환시켜주는 입력버퍼와, 상기 입력버퍼의 출력신호와 위상 검출 출력신호를 입력으로 하여 지연시간을 제어하는 지연 검출수단과, 상기 지연 검출수단의 출력신호를 일정시간 지연시키는 지연 모델수단과, 상기 지연 모델수단의 출력신호와 상기 입력버퍼의 출력신호의 위상 및 주파수를 상호 비교하여 상기 지연 검출수단을 제어하는 신호를 출력하는 위상검출기를 포함하는 반도체 소자의 내부클럭 발생장치에 있어서, 상기 지연 검출수단의 출력단에 연결되어 온도 및 동작전위의 변화에 따른 내부클럭의 변동폭을 상쇄하거나 상기 내부클럭의 변동폭을 보다 크게 하기 위한 제 1보상 지연수단과, 상기 지연 모델수단의 출력단과 상기 위상 검출기 일측 입력단 사이에 연결되어 상기 제 1보상 지연수단이 가지는 자체의 딜레이 타임을 보상해 주는 제 2보상 지연수단을 구비함을 특징으로 한다.An internal clock generator according to the present invention for achieving the above object comprises: an input buffer for receiving and converting an external clock, delay detection means for controlling a delay time by inputting an output signal and a phase detection output signal of the input buffer; Delay model means for delaying the output signal of the delay detection means for a predetermined time, and outputs a signal for controlling the delay detection means by comparing the phase and frequency of the output signal of the delay model means and the output signal of the input buffer An internal clock generator of a semiconductor device comprising a phase detector, the internal clock generator comprising: a phase connected to an output terminal of the delay detection means for canceling a variation of an internal clock due to a change in temperature and an operation potential or increasing a variation of the internal clock; Between the compensation delay means and an output terminal of the delay model means and an input terminal of the phase detector The result is characterized in that the first compensation means is a delay having a second delay compensation means to compensate for its own delay time.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.The above and other objects and features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings.
이하, 첨부도면을 참조하여 본 발명의 일 실시예에 따른 내부클럭 발생 장치를 상세히 설명하기로 한다.Hereinafter, an internal clock generator according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 일 실시예에 따른 DLL 장치의 블럭도 및 이에 대한 동작타이밍도로서, 외부클럭(CLKext)을 수신하여 신호 1을 출력하는 입력버퍼(11)와, 상기 신호 1를 수신하고 위상 검출기(14)의 출력신호인 신호 4 또는 신호 5를 수신하여 신호 2를 출력하는 지연 검출부(12)와, 상기 신호 2를 수신하여 내부클럭(CLKint)인 신호 6을 출력하는 제 1보상 지연부(15)와, 상기 신호 2를 수신하여 신호 7를 출력하는 지연 모델부(13)와, 상기 신호 7를 수신하여 신호 3을 출력하는 제 2보상 지연부(16)와, 상기 신호 1과 신호 3을 수신하여 신호 4 또는 신호 5를 출력하는 위상 검출기(14)로 구성된다.2 is a block diagram of a DLL device and an operation timing thereof according to an embodiment of the present invention. An input buffer 11 for receiving an external clock CLKext and outputting a signal 1 and a signal 1 are received. A delay detection unit 12 that receives a signal 4 or a signal 5, which is an output signal of the phase detector 14, and outputs a signal 2; and a first compensation delay that receives the signal 2 and outputs a signal 6, which is an internal clock CLKint. Section 15, a delay model section 13 for receiving signal 2 and outputting signal 7, a second compensation delay section 16 for receiving signal 7 and outputting signal 3, It consists of a phase detector 14 which receives signal 3 and outputs signal 4 or signal 5.
여기서, 지연 검출부(12)는 위상 검출기(14)의 출력신호에 의해 딜레이 타임이 변화하며, 지연 모델부(13)에서는 원하는 시간으로 딜레이 타임이 고정되어 있다.In this case, the delay detection unit 12 changes the delay time according to the output signal of the phase detector 14, and the delay model unit 13 fixes the delay time to a desired time.
제 1보상 지연부(15)와 제 2보상 지연부(16)의 딜레이 타임 또한 존재하며, 온도 및 동작전위에 따른 변동폭 또한 지연 모델부(13)와 제 1보상 지연부(15) 및 제 2보상 지연부(16)에 존재한다.There is also a delay time between the first compensation delay unit 15 and the second compensation delay unit 16, and the variation according to the temperature and the operation potential is also delayed model unit 13, the first compensation delay unit 15 and the second compensation delay unit. Present in the compensation delay unit 16.
예를들어, 지연 검출부(12)의 딜레이 타임을 t1, 지연 모델부(13)의 딜레이 타임을 t2, 제 1보상 지연부(15)의 딜레이 타임을 t3, 제 2보상 지연부(16)의 딜레이 타임을 t4라 하면, 지연 검출부(12)는 (a)의 신호 1을 t1만큼 딜레이 시켜 (b)의 신호 2를 발생시킨다.For example, the delay time of the delay detection unit 12 is t1, the delay time of the delay model unit 13 is t2, the delay time of the first compensation delay unit 15 is t3, and the second compensation delay unit 16 is used. If the delay time is t4, the delay detection unit 12 delays the signal 1 of (a) by t1 to generate the signal 2 of (b).
이어, 상기 제 1보상 지연부(15)는 상기 신호 2를 t3만큼 지연시켜 내부 클럭(CLKint)으로 사용되는 (c)의 신호 6을 발생시킨다.Subsequently, the first compensation delay unit 15 delays the signal 2 by t3 to generate the signal 6 of (c) used as the internal clock CLKint.
한편, 지연 모델부(13)는 상기 신호 2를 t2만큼 지연시켜 (d)의 신호 7을 발생시키며, 상기 제 2보상 지연부(16)는 신호 7을 t4만큼 지연시켜 (e)의 신호 3을 발생시킨다.On the other hand, the delay model unit 13 delays the signal 2 by t2 to generate the signal 7 of (d), and the second compensation delay unit 16 delays the signal 7 by t4 to the signal 3 of (e). Generates.
상기 위상 검출기(14)는 상기 신호 1과 상기 신호 3의 위상을 비교하게 되고 이를 토대로 상기 지연 검출부(12)의 딜레이 타임을 제어하는 신호 4 또는 신호 5를 발생하게 된다.The phase detector 14 compares the phases of the signal 1 and the signal 3 and generates a signal 4 or a signal 5 for controlling the delay time of the delay detector 12 based on the phase 1.
여기서, 상기 제 1보상 지연부(15)의 딜레이 타임 t3과 상기 제 2보상 지연부(16)의 딜레이 타임 t4를 갖게 하면 내부클럭(CLKint)인 신호 6은 정확히 외부클럭(CLKext)의 버퍼된 신호인 신호 1보다 t2만큼 빠른 신호가 된다.Here, if the delay time t3 of the first compensation delay unit 15 and the delay time t4 of the second compensation delay unit 16 are provided, the signal 6 which is the internal clock CLKint is exactly buffered by the external clock CLKext. It becomes a signal faster by t2 than the signal 1 which is a signal.
그런데, 위와 같은 동작을 수행하는 과정에서 상기 지연 모델부(13)가 온도 및 동작전위에 의해 딜레이 타임이 변하게 되는 수가 존재하게 된다.However, in the process of performing the above operation, the delay model unit 13 has a number of delay time changes due to temperature and operation potential.
예를들어, 상기 지연 모델부(13)가 tv1만큼 변동하게 된다면 실질적인 지연 모델부(13)의 딜레이 타임의 범위는 t2±tv1가 된다.For example, if the delay model 13 is changed by tv1, the delay time of the delay model 13 is substantially t2 ± tv1.
본 발명은 이를 보상하므로서 정확한 내부클럭(CLKint)을 발생하기 위한 것으로, 온도 및 동작전위에 의해 제 1보상 지연부(15) 및 제 2보상 지연부(16)도 일정한 변동폭을 갖게 된다.The present invention compensates for this and generates an accurate internal clock CLKint, and the first compensation delay unit 15 and the second compensation delay unit 16 also have constant fluctuation ranges due to temperature and operation potential.
예를들어, 상기 제 1보상 지연부(15)의 변동폭을 tv3, 제 2보상 지연부(16)의 변동폭을 tv2라 하면, 락(Lock) 상태에서 외부클럭(CLKext)의 사이클 타임은 tCK=t1+t2+t4이고, 변동폭을, tv3=tv1+tv2로 만족시키면 내부클럭(CLKint)인 신호 6은 변동폭이 전혀 없는 신호가 되는 것이다.For example, when the fluctuation range of the first compensation delay unit 15 is tv3 and the fluctuation range of the second compensation delay unit 16 is tv2, the cycle time of the external clock CLKext in the locked state is tCK = When t1 + t2 + t4 and the fluctuation is satisfied as tv3 = tv1 + tv2, the signal 6, which is the internal clock CLKint, becomes a signal with no fluctuation.
여기서, 제 2보상 지연부(16)는 상기 제 1보상 지연부(15)가 가지는 딜레이 타임 t3을 보상하기 위한 것으로 t3=t4가 되도록 하면 된다.In this case, the second compensation delay unit 16 compensates the delay time t3 of the first compensation delay unit 15 and may be set to t3 = t4.
즉, 본 발명에서는 지연 모델부(13)와 제 2보상 지연부(16)의 변동폭을 제 1보상 지연부(15)의 변동폭이 상쇄하도록 하여 원하는 지연시간만큼 위상이 빠른 내부클럭(CLKint)을 발생시킬 수가 있는 것이다.That is, according to the present invention, the variation of the delay model unit 13 and the second compensation delay unit 16 is offset by the variation of the first compensation delay unit 15 so that the internal clock CLKint with a phase that is faster in phase by the desired delay time is obtained. It can be generated.
상기 변동폭의 등식 tv3=tv1+tv2에서 tv3tv2임을 알 수 있다.It can be seen that the equation tv3 = tv1 + tv2 of the fluctuation range is tv3tv2.
이상은 지연 모델부(13)의 딜레이 타임 만큼 위상이 빠른 내부클럭(CLKint)을 발생시켜 고속 동작에서 적용하기 위한 것이며, 경우에 따라서는 내부클럭(CLKint)의 변동폭을 더 크게 하여 필요로 하는 내부클럭(CLKint)을 만들어낼 수도 있다.The above is for generating the internal clock CLKint which is out of phase as much as the delay time of the delay model unit 13 and applying it at high speed operation. In some cases, the internal clock CLKint needs to be made larger to increase the variation of the internal clock CLKint. You can also generate a clock (CLKint).
이때에는 제 1보상 지연부(15)의 변동폭을 상기 제 2보상 지연부(16)의 변동폭보다 더 작게 하면 된다.At this time, the fluctuation range of the first compensation delay unit 15 may be made smaller than the fluctuation range of the second compensation delay unit 16.
즉, tv3tv2가 되도록 제 1보상 지연부(15)와 제 2보상 지연부(16)의 회로를 구성하면 된다.That is, the circuit of the 1st compensation delay part 15 and the 2nd compensation delay part 16 may be comprised so that it may become tv3tv2.
이렇게 되면 발생되는 내부클럭(CLKint)의 변동폭은 더 커지게 된다.In this case, the variation of the generated internal clock CLKint becomes larger.
도 3a 및 도 3b는 제 1보상 지연부와 제 2보상 지연부에 대한 구체적인 일 예를 나타낸 회로로, 제 1보상 지연부는 다수개의 인버터로 구성되어 있으며, 제 2보상 지연부는 저항을 추가하므로서 t3=t4의 조건에서 온도의 영향을 덜 받게 하므로서 변동폭을 더 작게 하였다.3A and 3B are circuits illustrating specific examples of the first compensation delay unit and the second compensation delay unit. The first compensation delay unit includes a plurality of inverters, and the second compensation delay unit adds a resistor to prevent the voltage from the third compensation delay unit. The fluctuation range was made smaller by making the temperature less affected by the condition of = t4.
요약하면, 본 발명은 기존의 DLL 장치와는 달리 온도 및 동작전위에 의한 딜레이 타임의 변동폭을 보상하여 주므로서 항상 정확한 지연시간을 갖는 내부클럭(CLKint)을 만들어낼 수가 있으며 또한 발생되는 내부클럭(CLKint)의 변동폭을 더 크게 하므로서 필요로 하는 다양한 내부클럭(CLKint)을 발생시킬 수가 있다.In summary, the present invention, unlike the conventional DLL device, compensates for the fluctuation of the delay time due to temperature and operation potential, thereby creating an internal clock CLKint having an accurate delay time, and also generating an internal clock ( By increasing the variation of CLKint, various internal clocks (CLKint) can be generated.
이상에서 설명한 바와 같이, 본 발명은 온도와 동작전위의 변화에 우수한 특성을 갖는 내부클럭을 발생시키므로서 소자의 고속동작을 가능하게 하는 효과가 있다.As described above, the present invention has the effect of enabling the high-speed operation of the device by generating an internal clock having excellent characteristics in changes in temperature and operating potential.
본 발명은 메모리를 비롯한 반도체 소자에 광범위하게 적용가능하다.The present invention is widely applicable to semiconductor devices including memory.
본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로 당업자라면 첨부된 특허청구범위에 개시된 본 발명의 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.Preferred embodiments of the present invention are for purposes of illustration and various modifications, changes, substitutions and additions are possible to those skilled in the art through the spirit and scope of the present invention as set forth in the appended claims.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970044621A KR100243903B1 (en) | 1997-08-30 | 1997-08-30 | Internal clock generator of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970044621A KR100243903B1 (en) | 1997-08-30 | 1997-08-30 | Internal clock generator of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990021116A true KR19990021116A (en) | 1999-03-25 |
| KR100243903B1 KR100243903B1 (en) | 2000-02-01 |
Family
ID=19520275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970044621A Expired - Fee Related KR100243903B1 (en) | 1997-08-30 | 1997-08-30 | Internal clock generator of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100243903B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100415193B1 (en) * | 2001-06-01 | 2004-01-16 | 삼성전자주식회사 | internal clock generating method in semiconductor memory device and circuit therefore |
| KR100543934B1 (en) * | 2000-05-31 | 2006-01-23 | 주식회사 하이닉스반도체 | Control and address device that speeds up address and data access time in semiconductor memory devices |
-
1997
- 1997-08-30 KR KR1019970044621A patent/KR100243903B1/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100543934B1 (en) * | 2000-05-31 | 2006-01-23 | 주식회사 하이닉스반도체 | Control and address device that speeds up address and data access time in semiconductor memory devices |
| KR100415193B1 (en) * | 2001-06-01 | 2004-01-16 | 삼성전자주식회사 | internal clock generating method in semiconductor memory device and circuit therefore |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100243903B1 (en) | 2000-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100269197B1 (en) | Multi-phase clock generator circuit | |
| US6292040B1 (en) | Internal clock signal generating circuit having function of generating internal clock signals which are multiplication of an external clock signal | |
| US5119045A (en) | Pulse width modulation circuit | |
| KR100527397B1 (en) | Delay Locked Loop having small jitter in semiconductor memory device | |
| US5506878A (en) | Programmable clock having programmable delay and duty cycle based on a user-supplied reference clock | |
| KR100696957B1 (en) | Clock duty adjustment circuit, delay locked loop circuit using same and method thereof | |
| KR100660760B1 (en) | Clock Circuits, Dynamic Random Access Memory, and Internal Clock Signal Generation Methods | |
| US6882196B2 (en) | Duty cycle corrector | |
| JP2001320273A (en) | Delay synchronizing loop circuit and delay synchronizing method | |
| KR20030002130A (en) | A register controlled delay locked loop | |
| KR100514414B1 (en) | Delay locked loop | |
| US6999547B2 (en) | Delay-lock-loop with improved accuracy and range | |
| KR20000071314A (en) | Delay-locked-loop(dll) having symmetrical rising and falling clock edge type delays | |
| KR19980078283A (en) | Clock Phase Comparators | |
| KR19990066804A (en) | Method and apparatus for cycling phases in a phase locked loop | |
| US6670835B2 (en) | Delay locked loop for controlling phase increase or decrease and phase control method thereof | |
| US6434062B2 (en) | Delay locked loop for use in semiconductor memory device | |
| US6967536B2 (en) | Phase-locked loop circuit reducing steady state phase error | |
| KR100791001B1 (en) | CAS latency circuit and semiconductor memory device having same | |
| KR100541684B1 (en) | Delay Locked Loop Device | |
| US6271696B1 (en) | Phase adjustment circuit | |
| KR100243903B1 (en) | Internal clock generator of semiconductor device | |
| KR100212139B1 (en) | Clock supply | |
| KR20040023838A (en) | Register controlled delay locked loop | |
| KR100784028B1 (en) | Delay sync loop |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-5-5-R10-R17-oth-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 7 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 8 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 9 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20091028 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 11 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20101120 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20101120 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |