KR20000002026A - Input buffer of semiconductor memory device and control method thereof - Google Patents
Input buffer of semiconductor memory device and control method thereof Download PDFInfo
- Publication number
- KR20000002026A KR20000002026A KR1019980022565A KR19980022565A KR20000002026A KR 20000002026 A KR20000002026 A KR 20000002026A KR 1019980022565 A KR1019980022565 A KR 1019980022565A KR 19980022565 A KR19980022565 A KR 19980022565A KR 20000002026 A KR20000002026 A KR 20000002026A
- Authority
- KR
- South Korea
- Prior art keywords
- input
- signal
- buffer
- semiconductor memory
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/14—Implementation of control logic, e.g. test mode decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1045—Read-write mode select circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/105—Aspects related to pads, pins or terminals
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
테스트모드에서 입력핀에 입력신호를 인가하지 않더라도 내부적으로 입력신호와 동일한 효과를 갖는 신호를 발생시킬 수 있는 입력버퍼 및 입력버퍼 제어방법과, 상기 입력버퍼를 구비함으로써 테스트시 하나의 칩에서 필요한 테스트 장비의 핀 드라이버의 수를 감소시킬 수 있는 반도체 메모리장치가 개시된다. 상기 제어방법에 따라 동작하는 상기 입력버퍼는, 반도체 메모리장치의 정상모드시에 입력핀을 통해 입력되는 입력신호를 버퍼링하여 출력하는 버퍼수단과, 상기 버퍼수단에 접속되고 상기 반도체 메모리장치의 테스트모드시에 상기 반도체 메모리장치의 모드 레지스터 출력신호에 응답하여 상기 버퍼수단의 출력상태를 제어하는 제어수단을 구비하는 것을 특징으로 한다.An input buffer and an input buffer control method capable of generating a signal having the same effect as an input signal internally even if an input signal is not applied to the input pin in the test mode, and the input buffer provides a test required on one chip for testing. Disclosed are a semiconductor memory device capable of reducing the number of pin drivers of equipment. The input buffer operating according to the control method includes buffer means for buffering and outputting an input signal input through an input pin in a normal mode of the semiconductor memory device, and a test mode connected to the buffer means. And control means for controlling the output state of the buffer means in response to a mode register output signal of the semiconductor memory device.
Description
본 발명은 반도체 메모리장치에 관한 것으로, 특히 반도체 메모리장치의 입력버퍼 및 입력버퍼 제어방법에 관한 것이다.The present invention relates to a semiconductor memory device, and more particularly, to an input buffer and an input buffer control method of a semiconductor memory device.
반도체 메모리장치를 생산하는 과정에 있어서 테스트 단계는 매우 중요한 부분이다. 즉 테스트 단계에서, 웨이퍼(Wafer)로 만들어진 반도체 메모리장치를 테스트함으로써 불량 칩을 찾아내어 스크린(Screen)하고 또한 리페어(Repair) 가능한 칩에 대한 정보를 제공한다.The test step is a very important part in the production of semiconductor memory devices. That is, in a test step, a semiconductor memory device made of a wafer is tested to find a defective chip, screen it, and provide information on a chip that can be repaired.
테스트는 생산되는 모든 웨이퍼에 대해 수행되며, 이때 소요되는 시간은 생산성과 직접적인 관계를 갖는다. 그런데 테스트시 소요되는 시간을 결정하는 중요한 요소중의 하나는 한번에 테스트할 수 있는 칩의 개수이다. 또한 한번에 테스트할 수 있는 칩의 개수는, 테스트 장비의 핀 드라이버(Pin Driver)의 개수가 일정하므로 테스트시 하나의 칩에서 필요한 핀의 개수에 의해 결정된다. 따라서 테스트시 하나의 칩에서 필요한 핀의 수가 줄어들수록 한번에 테스트할 수 있는 칩의 수가 증가되어 생산성이 증가하게 된다.Testing is performed on every wafer produced, with the time taken directly related to productivity. However, one of the important factors that determine the time required for testing is the number of chips that can be tested at one time. In addition, the number of chips that can be tested at one time is determined by the number of pins required in one chip during the test because the number of pin drivers of the test equipment is constant. Therefore, as the number of pins required in one chip decreases during testing, the number of chips that can be tested at one time increases, thereby increasing productivity.
그런데 반도체 메모리장치의 각 입력핀에는 입력버퍼가 접속되며, 테스트시 테스트 장비의 핀 드라이버로부터 입력핀에 인가되는 신호가 입력버퍼를 통해 내부의 메모리 블락으로 전달된다.However, an input buffer is connected to each input pin of the semiconductor memory device, and a signal applied to the input pin from the pin driver of the test equipment is transferred to the internal memory block through the input buffer during the test.
도 1은 종래의 입력버퍼의 회로도로서, 여기에서는 반도체 메모리장치의 클락 인에이블(CKE) 핀에 접속되어 있는 입력버퍼의 예가 도시되어 있다.1 is a circuit diagram of a conventional input buffer, in which an example of an input buffer connected to the clock enable (CKE) pin of a semiconductor memory device is shown.
도 1을 참조하면, 상기 종래의 입력버퍼는, 차동증폭기(11)과, 엔모스 풀다운 트랜지스터(N13), 및 인버터(I11)을 포함하여 구성된다. 상기 차동증폭기(11)은 일반적인 차동증폭기로서 3개의 피모스 트랜지스터들(P11,P12,P13)과 2개의 엔모스 트랜지스터들(N11,N12)로 구성되고, PBPUB는 제어신호를 VREF는 기준전압을 나타낸다.Referring to FIG. 1, the conventional input buffer includes a differential amplifier 11, an NMOS pull-down transistor N13, and an inverter I11. The differential amplifier 11 is a general differential amplifier composed of three PMOS transistors P11, P12 and P13 and two NMOS transistors N11 and N12. PBPUB is a control signal and VREF is a reference voltage. Indicates.
상기 입력버퍼는, 정상모드시 또는 테스트 모드시에 입력핀(IN)을 통해 입력되는 입력신호를 버퍼링하여 출력신호(IIN)을 상기 반도체 메모리장치의 메모리블락으로 출력한다. 예컨데, 상기 입력버퍼가 상기 반도체 메모리장치의 클락 인에이블(CKE) 핀에 접속되어 있는 클락 입력버퍼일 경우, 정상모드시에는 상기 입력핀(IN)에 인가되는 입력신호는 클락 인에이블 신호로서 상기 반도체 메모리장치의 메모리블락으로 전달된다. 또한 테스트 모드시에는 상기 입력핀(IN)에 논리"로우"가 인가될 때 상기 출력신호(IIN)이 논리"로우"가 되어 상기 반도체 메모리장치의 메모리블락이 파우워 다운(Power Down) 모드가 된다.The input buffer buffers an input signal input through the input pin IN in the normal mode or the test mode, and outputs the output signal IIN to the memory block of the semiconductor memory device. For example, when the input buffer is a clock input buffer connected to the clock enable (CKE) pin of the semiconductor memory device, the input signal applied to the input pin IN in the normal mode is the clock enable signal. It is transferred to the memory block of the semiconductor memory device. In the test mode, when a logic "low" is applied to the input pin IN, the output signal IIN becomes a logic "low" so that the memory block of the semiconductor memory device is powered down. do.
따라서 상기와 같은 종래의 입력버퍼를 갖는 반도체 메모리장치에서는 테스트시 상기 입력핀(IN)에 입력신호를 인가하기 위해 테스트 장비의 핀 드라이버가 상기 입력핀(IN)에 필수적으로 연결되어야 하므로, 한번에 테스트할 수 있는 칩의 수가 감소되어 생산성이 저하된다.Therefore, in the semiconductor memory device having the conventional input buffer as described above, in order to apply an input signal to the input pin IN during the test, the pin driver of the test equipment is essentially connected to the input pin IN, so that the test is performed at one time. The number of chips that can be reduced reduces productivity.
따라서 본 발명이 이루고자하는 기술적 과제는, 테스트시 하나의 칩에서 필요한 테스트 장비의 핀 드라이버의 수를 감소시킬 수 있는 반도체 메모리장치를 제공하는 데 있다.Accordingly, an aspect of the present invention is to provide a semiconductor memory device capable of reducing the number of pin drivers of test equipment required for one chip during a test.
본 발명이 이루고자하는 다른 기술적 과제는, 테스트시 테스트 장비의 핀 드라이버에 의해 입력핀에 입력신호를 인가하지 않더라도 내부적으로 입력신호와 동일한 신호를 발생시킬 수 있는 반도체 메모리장치의 입력버퍼를 제공하는 데 있다.Another object of the present invention is to provide an input buffer of a semiconductor memory device capable of internally generating the same signal as the input signal even when the input signal is not applied to the input pin by the pin driver of the test equipment during the test. have.
본 발명이 이루고자하는 또 다른 기술적 과제는, 테스트시 테스트 장비의 핀 드라이버에 의해 입력핀에 입력신호를 인가하지 않더라도 내부적으로 입력신호와 동일한 신호를 발생시킬 수 있는 반도체 메모리장치의 입력버퍼 제어방법을 제공하는 데 있다.Another object of the present invention is to provide an input buffer control method for a semiconductor memory device that can generate the same signal as an input signal internally even when an input signal is not applied to an input pin by a pin driver of a test equipment during a test. To provide.
도 1은 종래의 반도체 메모리장치의 입력버퍼의 회로도1 is a circuit diagram of an input buffer of a conventional semiconductor memory device.
도 2는 본 발명에 따른 반도체 메모리장치의 블락도2 is a block diagram of a semiconductor memory device according to the present invention.
도 3은 도 2에 도시된 입력버퍼의 바람직한 제1실시예의 회로도3 is a circuit diagram of a first preferred embodiment of the input buffer shown in FIG.
도 4는 도 2에 도시된 입력버퍼의 바람직한 제2실시예의 회로도4 is a circuit diagram of a second preferred embodiment of the input buffer shown in FIG.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 메모리장치는, 메모리셀 어레이와 주변회로를 포함하는 메모리 블락, 상기 메모리블락의 여러 가지 동작모드들을 제어하기 위한 데이터를 저장하는 모드 레지스터, 및 정상모드시에는 입력핀을 통해 입력되는 입력신호를 버퍼링하여 상기 메모리블락으로 출력하고 테스트모드시에는 상기 모드 레지스터의 출력신호에 응답하여 출력상태가 제어되는 입력버퍼를 구비하는 것을 특징으로 한다.In accordance with another aspect of the present invention, a semiconductor memory device includes a memory block including a memory cell array and a peripheral circuit, a mode register for storing data for controlling various operation modes of the memory block, and a normal mode. In the case of the input signal is input through the input pin buffered and output to the memory block, and in the test mode characterized in that it comprises an input buffer for controlling the output state in response to the output signal of the mode register.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 메모리장치의 입력버퍼는, 상기 반도체 메모리장치의 정상모드시에 입력핀을 통해 입력되는 입력신호를 버퍼링하여 출력하는 버퍼수단, 및 상기 버퍼수단에 접속되고 상기 반도체 메모리장치의 테스트모드시에 상기 반도체 메모리장치의 내부신호에 응답하여 상기 버퍼수단의 출력상태를 제어하는 제어수단을 구비하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided an input buffer of a semiconductor memory device, the buffer means for buffering and outputting an input signal input through an input pin in a normal mode of the semiconductor memory device, and the buffer means. And control means for controlling an output state of the buffer means in response to an internal signal of the semiconductor memory device in a test mode of the semiconductor memory device.
여기에서 상기 내부신호는, 상기 반도체 메모리장치의 여러 가지 동작모드들을 제어하기 위한 데이터를 저장하는 모드 레지스터의 출력신호인 것이 바람직하다.The internal signal may be an output signal of a mode register that stores data for controlling various operation modes of the semiconductor memory device.
상기 또 다른 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 메모리장치의 입력버퍼 제어방법은, 메모리셀 어레이와 주변회로를 포함하는 메모리 블락과, 상기 메모리블락의 여러 가지 동작모드들을 제어하기 위한 데이터를 저장하는 모드 레지스터를 구비하는 반도체 메모리장치의 입력버퍼 제어방법에 있어서,According to another aspect of the present invention, there is provided a method of controlling an input buffer of a semiconductor memory device, including: a memory block including a memory cell array and a peripheral circuit; and data for controlling various operation modes of the memory block. In the input buffer control method of a semiconductor memory device having a mode register for storing,
정상모드시에는 입력핀을 통해 입력되는 입력신호를 버퍼링하여 상기 메모리블락으로 출력하는 단계와, 테스트모드시에는 상기 입력핀에 상기 입력신호를 인가하지 않고 상기 모드 레지스터의 출력신호에 응답하여 상기 입력버퍼의 출력을 결정하여 상기 메모리블락으로 출력하는 단계로 이루어지는 것을 특징으로 한다.Buffering an input signal input through an input pin in a normal mode and outputting the buffer to the memory block; and in test mode, the input signal is responded to an output signal of the mode register without applying the input signal to the input pin. Determining an output of a buffer and outputting the buffer to the memory block.
이하 본 발명에 따른 반도체 메모리장치 및 입력버퍼의 구성 및 동작과 입력버퍼 제어방법을 첨부도면을 참조하여 상세히 설명하겠다.Hereinafter, the configuration and operation of a semiconductor memory device and an input buffer and an input buffer control method according to the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 따른 반도체 메모리장치의 블락도로서, 이는 본 발명에 따른 입력버퍼 제어방법을 수행한다.2 is a block diagram of a semiconductor memory device according to the present invention, which performs an input buffer control method according to the present invention.
도 2를 참조하면, 상기 본 발명에 따른 반도체 메모리장치는, 메모리 블락(21), 모드 레지스터(23), 및 입력버퍼(25)를 구비한다.Referring to FIG. 2, the semiconductor memory device according to the present invention includes a memory block 21, a mode register 23, and an input buffer 25.
상기 메모리 블락(21)은 복수개의 메모리셀 어레이와 주변회로를 포함한다. 상기 모드 레지스터(23)은 상기 메모리블락(21)의 여러 가지 동작모드들을 제어하기 위한 데이터를 저장한다. 상기 모드 레지스터(23)은 MRS(Mode Register Set) 싸이클, 즉 동일한 클락 싸이클에서 상기 반도체 메모리장치의
특히 상기 입력버퍼(25)는, 상기 반도체 메모리장치의 정상모드, 즉 기입 및 독출동작시에는는 입력핀(IN)을 통해 입력되는 입력신호를 버퍼링하여 상기 메모리블락(21)로 출력하고, 상기 반도체 메모리장치의 테스트모드시에는 상기 모드 레지스터(23)의 출력신호(MRS1)에 응답하여 출력신호(IIN)의 상태가 제어된다. 다시말해, 테스트모드시에는 테스트 장비의 핀 드라이버에 의해 상기 입력핀(IN)에 입력신호를 인가하지 않더라도, 상기 입력버퍼(25)가 상기 모드 레지스터(23)의 출력신호(MRS1)에 응답하여 입력신호와 동일한 효과를 갖는 신호(IIN)을 발생시킨다.In particular, the input buffer 25 buffers an input signal input through the input pin IN to the memory block 21 in a normal mode of the semiconductor memory device, that is, during a write and read operation. In the test mode of the memory device, the state of the output signal IIN is controlled in response to the output signal MRS1 of the mode register 23. In other words, in the test mode, even if the input signal is not applied to the input pin IN by the pin driver of the test equipment, the input buffer 25 responds to the output signal MRS1 of the mode register 23. A signal IIN having the same effect as the input signal is generated.
따라서 상기 본 발명에 따른 반도체 메모리장치는 테스트시 테스트 장비의 핀 드라이버에 의해 입력핀(IN)에 입력신호를 인가하지 않더라도 내부적으로 입력신호와 동일한 효과를 갖는 신호(IIN)을 발생시킬 수 있으므로, 테스트시 하나의 칩에서 필요한 테스트 장비의 핀 드라이버의 수가 감소된다.Therefore, the semiconductor memory device according to the present invention may generate a signal IIN having the same effect as the input signal internally even when the input signal is not applied to the input pin IN by the pin driver of the test equipment during the test. During testing, the number of pin drivers of test equipment required on one chip is reduced.
도 3은 도 2에 도시된 입력버퍼의 바람직한 제1실시예의 회로도이다. 이는 반도체 메모리장치의 클락 인에이블(CKE) 핀에 접속되는 클락 입력버퍼의 경우를 나타낸다.3 is a circuit diagram of a first preferred embodiment of the input buffer shown in FIG. This is the case of the clock input buffer connected to the clock enable (CKE) pin of the semiconductor memory device.
도 3를 참조하면, 상기 입력버퍼는 버퍼수단(20)과 제어수단(30)을 구비한다.Referring to FIG. 3, the input buffer includes a buffer means 20 and a control means 30.
상기 버퍼수단(20)은 상기 반도체 메모리장치의 정상모드시에 입력핀(IN)을 통해 입력되는 입력신호를 버퍼링하여 출력신호(IIN)을 도 2에 도시된 메모리블락(21)로 출력한다. 상기 제어수단(30)은 상기 버퍼수단(20)에 접속되고, 상기 반도체 메모리장치의 테스트모드시에 도 2에 도시된 모드 레지스터(23)의 출력신호(MRS1)에 응답하여 상기 버퍼수단(20)의 출력신호(IIN)의 상태를 제어한다.The buffer means 20 buffers an input signal input through the input pin IN in the normal mode of the semiconductor memory device, and outputs the output signal IIN to the memory block 21 shown in FIG. 2. The control means 30 is connected to the buffer means 20, and in response to the output signal MRS1 of the mode register 23 shown in FIG. 2 in the test mode of the semiconductor memory device, the buffer means 20 Control the state of the output signal IIN.
여기에서 상기 버퍼수단(20)은, 제어신호(PBPUB)에 응답하여, 상기 입력핀(IN)을 통해 입력되는 입력신호와 기준전압(VREF)를 입력으로하여 그 차이를 증폭하는 차동증폭기(21), 드레인이 상기 차동증폭기(21)의 출력단에 접속되고 게이트가 상기 모드 레지스터의 출력신호(MRS1)에 접속되는 제1엔모스 트랜지스터(N24), 드레인이 상기 제1엔모스 트랜지스터(N24)의 소오스에 접속되고 게이트가 상기 제어신호(PBPUB)에 접속되며 소오스가 접지(VSS)에 접속되는 제2엔모스 트랜지스터(N23), 및 상기 차동증폭기(21)의 출력단의 신호를 반전시켜 출력신호(IIN)을 출력하는 인버터(I21)로 구성된다. 상기 차동증폭기(21)은 일반적인 차동증폭기로서 3개의 피모스 트랜지스터들(P21,P22,P23)과 2개의 엔모스 트랜지스터들(N21,N22)로 구성된다.Here, the buffer means 20, in response to the control signal (PBPUB), the differential amplifier 21 for amplifying the difference between the input signal and the reference voltage (VREF) input through the input pin (IN). ), A first NMOS transistor N24 having a drain connected to an output terminal of the differential amplifier 21 and a gate connected to an output signal MRS1 of the mode register, and a drain connected to an output terminal MRS1 of the mode register. The second NMOS transistor N23 connected to the source, the gate connected to the control signal PBPUB, and the source connected to the ground VSS, and the output signal of the differential amplifier 21 are inverted. An inverter I21 for outputting IIN). The differential amplifier 21 is a general differential amplifier including three PMOS transistors P21, P22, and P23 and two NMOS transistors N21 and N22.
상기 제어수단(30)은, 소오스가 전원전압(VDD)에 접속되고 게이트가 상기 모드 레지스터의 출력신호(MRS1)에 접속되며 드레인이 상기 버퍼수단(20)의 차동증폭기(21)의 출력단에 접속되는 피모스 트랜지스터(P24)로 구성된다.The control means 30 has a source connected to a power supply voltage VDD, a gate connected to an output signal MRS1 of the mode register, and a drain connected to an output terminal of the differential amplifier 21 of the buffer means 20. PMOS transistor P24.
좀더 설명하면, 상기 반도체 메모리장치의 정상모드시에는 상기 모드 레지스터의 출력신호(MRS1)가 논리"하이"가 되어 상기 제어수단(30)의 피모스 트랜지스터(P24)가 턴오프되고 상기 버퍼수단(20)의 제1엔모스 트랜지스터(N24)가 턴온된다. 이에 따라 상기 버퍼수단(20)은, 상기 제어신호(PBPUB)에 응답하여, 상기 입력핀(IN)을 통해 입력되는 입력신호를 버퍼링하여 출력신호(IIN)을 도 2에 도시된 메모리블락(21)로 출력하게 된다.More specifically, in the normal mode of the semiconductor memory device, the output signal MRS1 of the mode register becomes logic "high" so that the PMOS transistor P24 of the control means 30 is turned off and the buffer means ( The first NMOS transistor N24 of 20 is turned on. Accordingly, in response to the control signal PBPUB, the buffer means 20 buffers an input signal input through the input pin IN and outputs the output signal IIN to the memory block 21 shown in FIG. 2. Will be printed.
또한 상기 반도체 메모리장치의 테스트모드시에는 상기 모드 레지스터의 출력신호(MRS1)가 논리"로우"가 되어 상기 제어수단(30)의 피모스 트랜지스터(P24)가 턴온되고 상기 버퍼수단(20)의 제1엔모스 트랜지스터(N24)가 턴오프된다. 이에 따라 상기 버퍼수단(20)의 차동증폭기(21)의 출력단이 상기 입력핀(IN)을 통해 입력되는 입력신호에 무관하게 논리"하이"가 되고, 출력신호(IIN)이 논리"로우"가 된다. 즉 테스트모드시에는 테스트 장비의 핀 드라이버에 의해 상기 입력핀(IN)에 논리"로우"의 입력신호를 인가하지 않더라도, 상기 모드 레지스터의 출력신호(MRS1)에 응답하여 입력신호와 동일한 효과를 갖는 논리"로우"의 신호(IIN)이 발생되어 도 2에 도시된 메모리블락(21)로 출력된다.In addition, in the test mode of the semiconductor memory device, the output signal MRS1 of the mode register becomes a logic " low " so that the PMOS transistor P24 of the control means 30 is turned on and the buffer means 20 can be turned on. The 1 NMOS transistor N24 is turned off. Accordingly, the output terminal of the differential amplifier 21 of the buffer means 20 becomes logic "high" regardless of the input signal input through the input pin IN, and the output signal IIN becomes logic "low". do. That is, in the test mode, even if a logic "low" input signal is not applied to the input pin IN by a pin driver of the test equipment, it has the same effect as the input signal in response to the output signal MRS1 of the mode register. A logic " low " signal IIN is generated and output to the memory block 21 shown in FIG.
도 4는 도 2에 도시된 입력버퍼의 바람직한 제2실시예의 회로도이다. 이는 반도체 메모리장치의 클락 인에이블(CKE) 핀에 접속되는 클락 입력버퍼의 경우를 나타낸다.4 is a circuit diagram of a second preferred embodiment of the input buffer shown in FIG. This is the case of the clock input buffer connected to the clock enable (CKE) pin of the semiconductor memory device.
도 4를 참조하면, 상기 입력버퍼는 버퍼수단(40)과 제어수단(50)을 구비한다.Referring to FIG. 4, the input buffer includes a buffer means 40 and a control means 50.
상기 버퍼수단(40)은 상기 반도체 메모리장치의 정상모드시에 입력핀(IN)을 통해 입력되는 입력신호를 버퍼링하여 출력한다. 상기 제어수단(50)은 상기 버퍼수단(40)에 접속되고, 상기 반도체 메모리장치의 테스트모드시에 도 2에 도시된 모드 레지스터(23)의 출력신호(MRS2)에 응답하여 상기 버퍼수단(40)의 출력신호의 상태를 제어한다.The buffer means 40 buffers and outputs an input signal input through an input pin IN in the normal mode of the semiconductor memory device. The control means 50 is connected to the buffer means 40, and in response to the output signal MRS2 of the mode register 23 shown in FIG. 2 in the test mode of the semiconductor memory device, the buffer means 40 Control the status of the output signal.
여기에서 상기 버퍼수단(40)은, 제어신호(PBPUB)에 응답하여, 상기 입력핀(IN)을 통해 입력되는 입력신호와 기준전압(VREF)를 입력으로하여 그 차이를 증폭하는 차동증폭기(41)과, 드레인이 상기 차동증폭기(41)의 출력단에 접속되고 게이트가 상기 제어신호(PBPUB)에 접속되며 소오스가 접지(VSS)에 접속되는 엔모스 트랜지스터(N33)으로 구성된다. 상기 차동증폭기(41)은 일반적인 차동증폭기로서 3개의 피모스 트랜지스터들(P31,P32,P33)과 2개의 엔모스 트랜지스터들(N31,N32)로 구성된다.Here, the buffer means 40, in response to the control signal (PBPUB), the differential amplifier 41 for amplifying the difference by inputting the input signal and the reference voltage (VREF) input through the input pin (IN). ) And a NMOS transistor N33 having a drain connected to the output terminal of the differential amplifier 41, a gate connected to the control signal PBPUB, and a source connected to ground VSS. The differential amplifier 41 is composed of three PMOS transistors P31, P32, and P33 and two NMOS transistors N31 and N32 as general differential amplifiers.
상기 제어수단(50)은, 상기 버퍼수단(40)의 출력신호와 상기 모드 레지스터의 출력신호(MRS2)를 입력으로 하여 논리합하고 그 결과를 반전시켜 출력신호(IIN)을 도 2에 도시된 메모리블락(21)로 출력하는 반전 논리합수단(NR51)로 구성된다.The control means 50 inputs the output signal of the buffer means 40 and the output signal MRS2 of the mode register as an input and logically inverts the result, thereby inverting the result of the output signal IIN as shown in FIG. 2. It consists of inverted-OR means (NR51) output to the block 21.
좀더 설명하면, 상기 반도체 메모리장치의 정상모드시에는 상기 모드 레지스터의 출력신호(MRS2)가 논리"로우"가 되고, 이에 따라 상기 버퍼수단(40)이 상기 제어신호(PBPUB)에 응답하여 상기 입력핀(IN)을 통해 입력되는 입력신호를 반전 버퍼링하여 출력하고 상기 제어수단(50)이 그 결과를 반전시켜 출력신호(IIN)로서 출력한다.More specifically, in the normal mode of the semiconductor memory device, the output signal MRS2 of the mode register becomes a logic " low ", so that the buffer means 40 responds to the control signal PBPUB in response to the control signal PBPUB. The input signal input through the pin IN is inverted and output by buffering, and the control means 50 inverts the result and outputs it as the output signal IIN.
또한 상기 반도체 메모리장치의 테스트모드시에는 상기 모드 레지스터의 출력신호(MRS2)가 논리"하이"가 되어, 상기 제어수단(50)의 출력신호(IIN)은 상기 입력핀(IN)을 통해 입력되는 입력신호에 무관하게 논리"로우"가 된다. 즉 테스트모드시에는 테스트 장비의 핀 드라이버에 의해 상기 입력핀(IN)에 논리"로우"의 입력신호를 인가하지 않더라도, 상기 모드 레지스터의 출력신호(MRS2)에 응답하여 입력신호와 동일한 효과를 갖는 논리"로우"의 신호(IIN)이 발생되어 도 2에 도시된 메모리블락(21)로 출력된다.In addition, in the test mode of the semiconductor memory device, the output signal MRS2 of the mode register becomes logic “high” so that the output signal IIN of the control means 50 is input through the input pin IN. Logic " low " is independent of the input signal. That is, in the test mode, even if a logic "low" input signal is not applied to the input pin IN by a pin driver of the test equipment, the input signal has the same effect as the input signal in response to the output signal MRS2 of the mode register. A logic " low " signal IIN is generated and output to the memory block 21 shown in FIG.
참고로 상술한 도 3 및 도 4에 도시된 입력버퍼가 상기 반도체 메모리장치의 클락 인에이블(CKE) 핀에 접속되는 클락 입력버퍼로 사용될 경우, 테스트모드에서 상기 입력버퍼의 출력신호(IIN)이 논리"로우"가 되면 상기 반도체 메모리장치는 파우워 다운 모드(Power Down Mode)로 진입하게 된다.For reference, when the input buffer illustrated in FIGS. 3 and 4 is used as the clock input buffer connected to the clock enable pin of the semiconductor memory device, the output signal IIN of the input buffer is changed in the test mode. When the logic is "low", the semiconductor memory device enters a power down mode.
결론적으로 본 발명에 따른 입력버퍼를 구비하는 반도체 메모리장치는, 테스트시 테스트 장비의 핀 드라이버에 의해 상기 입력버퍼에 연결된 입력핀에 입력신호를 인가하지 않더라도, 상기 입력버퍼가 MRS 싸이클에서 발생되는 모드 레지스터의 출력신호에 응답하여 내부적으로 입력신호와 동일한 효과를 갖는 신호를 발생시킨다. 따라서 상기 본 발명에 따른 입력버퍼를 구비하는 반도체 메모리장치를 테스트할 때, 상기 입력버퍼에 연결된 입력핀에 입력신호를 인가할 필요가 없으므로 하나의 칩에서 필요한 테스트 장비의 핀 드라이버의 수가 감소된다.In conclusion, in the semiconductor memory device having the input buffer according to the present invention, even when the input signal is not applied to the input pin connected to the input buffer by the pin driver of the test equipment, the input buffer is generated in the MRS cycle. In response to the output signal of the register, a signal having the same effect as the input signal is generated internally. Therefore, when testing a semiconductor memory device having an input buffer according to the present invention, it is not necessary to apply an input signal to an input pin connected to the input buffer, thereby reducing the number of pin drivers of test equipment required for one chip.
이상과 같이, 본 발명을 일실시예를 들어 한정적으로 설명하였으나 이에 한정되지 않으며 본 발명의 사상의 범위 내에서 당해 분야의 통상의 지식을 가진 자에 의해 본원 발명에 대한 각종 변형이 가능함은 자명하다.As described above, the present invention has been limited to one embodiment, but not limited thereto. It is obvious that various modifications to the present invention can be made by those skilled in the art within the scope of the spirit of the present invention. .
상술한 바와 같이 본 발명에 따른 입력버퍼를 구비하는 반도체 메모리장치는, 하나의 칩에서 필요한 테스트 장비의 핀 드라이버의 수를 감소시키며, 이에 따라 한번에 테스트할 수 있는 칩의 수를 증가시켜 생산성을 향상시키는 장점이 있다.As described above, the semiconductor memory device having the input buffer according to the present invention reduces the number of pin drivers of test equipment required for one chip, thereby increasing productivity by increasing the number of chips that can be tested at one time. It has the advantage of letting.
Claims (13)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980022565A KR100546276B1 (en) | 1998-06-16 | 1998-06-16 | Input buffer and input buffer control method of semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980022565A KR100546276B1 (en) | 1998-06-16 | 1998-06-16 | Input buffer and input buffer control method of semiconductor memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000002026A true KR20000002026A (en) | 2000-01-15 |
| KR100546276B1 KR100546276B1 (en) | 2006-04-10 |
Family
ID=19539661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980022565A Expired - Fee Related KR100546276B1 (en) | 1998-06-16 | 1998-06-16 | Input buffer and input buffer control method of semiconductor memory device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100546276B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7205799B2 (en) | 2004-09-20 | 2007-04-17 | Samsung Electronics Co., Ltd. | Input buffer having a stabilized operating point and an associated method |
| KR100809690B1 (en) * | 2006-07-14 | 2008-03-07 | 삼성전자주식회사 | Semiconductor memory device and test method of semiconductor memory device capable of low speed test operation |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2568455B2 (en) * | 1990-08-16 | 1997-01-08 | 三菱電機株式会社 | Semiconductor storage device |
| JPH08227597A (en) * | 1995-02-21 | 1996-09-03 | Mitsubishi Electric Corp | Semiconductor memory device |
| JPH08235852A (en) * | 1995-02-28 | 1996-09-13 | Mitsubishi Electric Corp | Semiconductor memory device |
-
1998
- 1998-06-16 KR KR1019980022565A patent/KR100546276B1/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7205799B2 (en) | 2004-09-20 | 2007-04-17 | Samsung Electronics Co., Ltd. | Input buffer having a stabilized operating point and an associated method |
| KR100809690B1 (en) * | 2006-07-14 | 2008-03-07 | 삼성전자주식회사 | Semiconductor memory device and test method of semiconductor memory device capable of low speed test operation |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100546276B1 (en) | 2006-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0460692B1 (en) | Semiconductor memory with failure handling circuit | |
| US6888366B2 (en) | Apparatus and method for testing a plurality of semiconductor chips | |
| KR950001293B1 (en) | Parallel test circuit of semiconductor memory chip | |
| KR950028102A (en) | Semiconductor integrated circuit with stress circuit and stress voltage supply method | |
| KR100287392B1 (en) | Semiconductor circuit device with internal power supply circuit | |
| KR19980015251A (en) | High Voltage Detection for Memory Cell Test of Semiconductor Memory Devices | |
| US7539064B2 (en) | Precharge circuit of semiconductor memory apparatus | |
| KR100592349B1 (en) | Semiconductor device, test method thereof and semiconductor integrated circuit | |
| KR100392674B1 (en) | Semiconductor memory | |
| JP4685482B2 (en) | Memory module | |
| KR20040029532A (en) | Frequency multiplier and method of multiplying frequency of external clock, output buffer of data, and semiconductor device comprising the frequency multiplier and the output buffer | |
| JP4819258B2 (en) | Semiconductor memory device | |
| KR0185643B1 (en) | Stress voltage applying device of semiconductor memory device | |
| KR100546276B1 (en) | Input buffer and input buffer control method of semiconductor memory device | |
| US20080290961A1 (en) | Semiconductor device | |
| US20070127300A1 (en) | Bun-in test method semiconductor memory device | |
| TW503398B (en) | Semiconductor device and semiconductor device testing method | |
| KR950001127B1 (en) | Semiconductor memory | |
| US6496433B2 (en) | Semiconductor device and semiconductor device testing method | |
| KR20050094739A (en) | Memory module | |
| KR100463238B1 (en) | Semiconductor memory device | |
| KR100524925B1 (en) | Semiconductor memory device implemented parallel bit test capable of test time and parallel bit test method using the same | |
| KR0164397B1 (en) | Multi-bit Test Circuit of Semiconductor Memory Device with Data Change Circuit | |
| KR100296124B1 (en) | Semiconductor device capable of full-repair characteristic test | |
| KR100209335B1 (en) | Memory Cell Stress Applied Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| D13-X000 | Search requested |
St.27 status event code: A-1-2-D10-D13-srh-X000 |
|
| D14-X000 | Search report completed |
St.27 status event code: A-1-2-D10-D14-srh-X000 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20100114 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20110120 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20110120 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |