[go: up one dir, main page]

KR20000004402A - Capacitor preparation method of semiconductor element - Google Patents

Capacitor preparation method of semiconductor element Download PDF

Info

Publication number
KR20000004402A
KR20000004402A KR1019980025834A KR19980025834A KR20000004402A KR 20000004402 A KR20000004402 A KR 20000004402A KR 1019980025834 A KR1019980025834 A KR 1019980025834A KR 19980025834 A KR19980025834 A KR 19980025834A KR 20000004402 A KR20000004402 A KR 20000004402A
Authority
KR
South Korea
Prior art keywords
gas
amorphous silicon
thin film
doped amorphous
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019980025834A
Other languages
Korean (ko)
Other versions
KR100291508B1 (en
Inventor
오훈정
김해원
김재영
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980025834A priority Critical patent/KR100291508B1/en
Publication of KR20000004402A publication Critical patent/KR20000004402A/en
Application granted granted Critical
Publication of KR100291508B1 publication Critical patent/KR100291508B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/692Electrodes
    • H10D1/711Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/712Electrodes having non-planar surfaces, e.g. formed by texturisation being rough surfaces, e.g. using hemispherical grains

Landscapes

  • Semiconductor Memories (AREA)

Abstract

본 발명은 HSG 박막을 형성하기 전에 HSG 박막이 형성되는 실리콘 표면의 오염물을 완전히 제거하여, 일정한 표면적을 가지는 HSG 박막을 형성할 수 있는 반도체 소자의 캐패시터 제조방법을 제공한다.The present invention provides a method of manufacturing a capacitor of a semiconductor device capable of forming an HSG thin film having a constant surface area by completely removing contaminants on the silicon surface on which the HSG thin film is formed before forming the HSG thin film.

본 발명에 따른 반도체 소자의 캐패시터는 반구형 그레인 폴리실리콘 박막을 구비하고, 그의 스토리지 전극은 다음과 같이 형성한다. 먼저, 반도체 기판 상에 스토리지 전극용 물질로서 도핑된 비정질 실리콘막을 형성하고, 도핑된 비정질 실리콘막을 소정의 스토리지 전극의 형태로 식각한다. 그런 다음, 식각된 도핑된 비정질 실리콘막의 표면을 O2플라즈마 처리함으로써 반도체층 표면에 존재하는 오염물을 제거하고, 도핑된 비정질 실리콘막의 표면 상에 반구형 그레인 폴리실리콘 박막을 형성함으로써, 스토리지 전극을 형성한다.The capacitor of the semiconductor device according to the present invention includes a hemispherical grain polysilicon thin film, and its storage electrode is formed as follows. First, a doped amorphous silicon film is formed on a semiconductor substrate as a material for a storage electrode, and the doped amorphous silicon film is etched in the form of a predetermined storage electrode. Then, the surface of the etched doped amorphous silicon film is treated with O 2 plasma to remove contaminants present on the surface of the semiconductor layer, and a hemispherical grain polysilicon thin film is formed on the surface of the doped amorphous silicon film to form a storage electrode. .

Description

반도체 소자의 캐패시터 제조방법Capacitor Manufacturing Method of Semiconductor Device

본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로, 특히 반구형 폴리실리콘막을 이용한 반도체 소자의 캐패시터 형성방법에 관한 것이다.The present invention relates to a method for forming a capacitor of a semiconductor device, and more particularly to a method for forming a capacitor of a semiconductor device using a hemispherical polysilicon film.

디램(DRAM ; Dynamic Random Access Memory)과 같은 반도체 메모리 소자의 집적도가 증가됨에 따라, 셀면적은 축소되는 반면, 캐패시터는 일정용량을 보유해야 하기 때문에, 좁은 면적에 큰 용량을 가지는 캐패시터가 요구된다. 이에 대하여, 종래에는 캐패시터의 용량을 극대화하기 위하여, 고유전율을 가지는 절연체를 유전막으로서 이용하거나, 반구형 그레인 폴리실리콘(hemiSpherical Grain-growth polysilicon; 이하, HSG)박막을 이용하여 스토리지 전극을 형성하여 전극의 표면적을 증대시켰다.As the degree of integration of semiconductor memory devices such as DRAM (DRAM) increases, the cell area is reduced, while the capacitor must have a certain capacity, and therefore a capacitor having a large capacity in a small area is required. In contrast, conventionally, in order to maximize the capacity of a capacitor, an insulator having a high dielectric constant is used as a dielectric film, or a storage electrode is formed by using a hemispherical grain polysilicon (HSG) thin film to form a storage electrode. Increased surface area.

일반적으로, HSG 박막은 폴리실리콘 박막의 미세결정 구조 특성을 이용하여 그의 표면을 요철화시킴으로써 형성한다. 그러나, HSG 박막을 스토리지 전극으로 이용하기 위해서는 별도의 불순물의 도핑 공정 및 디글래이즈(deglaze) 공정을 진행해야 하기 때문에, 공정이 복잡해진다. 또한, 디글래이즈 공정시 HSG 박막의 표면이 일부 식각되어 결국 스토리지 전극의 표면적을 감소시키는 문제가 발생한다. 이러한 문제를 해결하기 위하여, 도핑된 비정질 실리콘막에 실리콘 시드(seed)를 형성하여 고진공 어닐링(high vacuum annealing)을 진행하여 HSG 박막을 형성하는 선택적 HSG 박막 형성방법이 제시되었다.In general, HSG thin films are formed by utilizing the microcrystalline structural properties of polysilicon thin films to concave and convex their surfaces. However, in order to use the HSG thin film as a storage electrode, a separate doping process and a deglaze process have to be performed, which makes the process complicated. In addition, during the deglaze process, the surface of the HSG thin film is partially etched, thereby reducing the surface area of the storage electrode. In order to solve this problem, a selective HSG thin film formation method has been proposed in which a silicon seed is formed on a doped amorphous silicon film to perform high vacuum annealing to form an HSG thin film.

상기한 선택적 HSG 박막 형성방법에서는, HSG 박막이 형성되는 실리콘 표면의 결정화 정도, 불순물 농도, 및 오염 원소 및 그 정도에 따라, HSG 박막의 그레인 크기와 밀도등의 형상 특성이 민감하게 변화된다. 그러나, HSG 박막 형성전에 진행되는 식각공정으로 인하여 HSG 박막이 형성되는 실리콘 표면이 오염되기 때문에, 일정한 표면적을 가지는 HSG 박막을 형성하는데 어려움이 있다. 특히, HSG 박막의 형성전에 탄화수소 개스를 포함하는 식각개스로 건식식각 공정을 진행하였을 경우에는, HSG 박막이 형성되지 않거나, 그레인 크기가 매우 작게 형성되어, 일정한 표면적을 얻을 수 없는 문제가 있다. 또한, 탄화수소 개스로 인해 발생되는 오염물은 기판에 수직인 면과 수평인 면에서 다른 농도를 가지고 존재하기 때문에, 상기한 선택적 HSG 박막 형성방법으로 HSG 박막을 형성하게 되면, 3차원적으로 그레인 크기와 밀도가 다르게 형성되는 문제가 발생한다. 즉, 탄화수소 개스가 HSG가 형성될 때 필요한 시딩(seeding)을 방해하고, 심한 경우 시드를 중심으로 실리콘 원자의 이동을 방해하여 HSG 박막의 성장을 저지하기 때문이다. 더욱이, 탄화수소 개스는 실리콘 표면에서 실리콘과 강한 결합을 이루기 때문에, 화학용액을 이용한 세정에 의해서도 탄소 개스로 인해 발생된 오염물이 완전히 제거되지 않는 문제가 있다.In the above-described selective HSG thin film formation method, shape characteristics such as grain size and density of the HSG thin film are sensitively changed depending on the degree of crystallization, impurity concentration, contaminants, and the degree of the silicon surface on which the HSG thin film is formed. However, since the silicon surface on which the HSG thin film is formed is contaminated by the etching process performed before the formation of the HSG thin film, it is difficult to form the HSG thin film having a constant surface area. In particular, when the dry etching process is performed with an etching gas containing a hydrocarbon gas before the formation of the HSG thin film, there is a problem that the HSG thin film is not formed or the grain size is very small, so that a constant surface area cannot be obtained. In addition, since contaminants generated by hydrocarbon gas have different concentrations in the plane perpendicular to the substrate and in the plane horizontal, when the HSG thin film is formed by the selective HSG thin film formation method described above, grain size and The problem arises that the density is formed differently. That is, because the hydrocarbon gas interferes with the seeding required when HSG is formed, and in severe cases, it inhibits the movement of silicon atoms around the seed and thus inhibits the growth of the HSG thin film. Moreover, since hydrocarbon gas has a strong bond with silicon on the silicon surface, there is a problem that contaminants generated by carbon gas are not completely removed even by cleaning with a chemical solution.

따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 선택적 HSG 형성방법을 이용하여 HSG 박막을 형성하기 전에, HSG 박막이 형성되는 실리콘 표면의 오염물을 완전히 제거하여, 일정한 표면적을 가지는 HSG 박막을 형성할 수 있는 반도체 소자의 캐패시터 제조방법을 제공함에 그 목적이 있다.Accordingly, the present invention is to solve the above-mentioned problems, before forming the HSG thin film using the selective HSG forming method, completely removes contaminants on the silicon surface on which the HSG thin film is formed, HSG thin film having a constant surface area It is an object of the present invention to provide a method for manufacturing a capacitor of a semiconductor device capable of forming the same.

도 1a 내지 도 1c는 본 발명의 실시예에 따른 스택형 캐패시터 제조방법을 설명하기 위한 단면도.1A to 1C are cross-sectional views illustrating a method of manufacturing a stacked capacitor according to an embodiment of the present invention.

도 2a 내지 도 2c는 본 발명의 다른 실시예에 따른 실리더형 캐패시터 제조방법을 설명하기 위한 단면도.2A to 2C are cross-sectional views illustrating a method of manufacturing a cylinder type capacitor according to another embodiment of the present invention.

〔도면의 주요 부분에 대한 부호의 설명〕[Description of Code for Major Parts of Drawing]

10, 20 : 반도체 기판 11, 21 : 접합영역10, 20: semiconductor substrate 11, 21: junction region

12, 22 : 절연막 13, 23 : 도핑된 비정질 실리콘막12, 22 insulating film 13, 23 doped amorphous silicon film

24 : 코어 절연막24: core insulating film

25 : 도핑된 비정질 실리콘막으로 이루어진 스페이서25 spacer formed of a doped amorphous silicon film

14, 26 : HSG 박막 100, 200 : 스토리지 전극14, 26: HSG thin film 100, 200: storage electrode

상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 캐패시터는 반구형 그레인 폴리실리콘 박막을 구비하고, 그의 스토리지 전극은 다음과 같이 형성한다. 먼저, 반도체 기판 상에 스토리지 전극용 물질로서 도핑된 비정질 실리콘막을 형성하고, 도핑된 비정질 실리콘막을 소정의 스토리지 전극의 형태로 식각한다. 그런 다음, 식각된 도핑된 비정질 실리콘막의 표면을 O2플라즈마 처리함으로써 반도체층 표면에 존재하는 오염물을 제거하고, 도핑된 비정질 실리콘막의 표면 상에 반구형 그레인 폴리실리콘 박막을 형성함으로써, 스토리지 전극을 형성한다.The capacitor of the semiconductor device according to the present invention for achieving the above object is provided with a hemispherical grain polysilicon thin film, its storage electrode is formed as follows. First, a doped amorphous silicon film is formed on a semiconductor substrate as a material for a storage electrode, and the doped amorphous silicon film is etched in the form of a predetermined storage electrode. Then, the surface of the etched doped amorphous silicon film is treated with O 2 plasma to remove contaminants present on the surface of the semiconductor layer, and a hemispherical grain polysilicon thin film is formed on the surface of the doped amorphous silicon film to form a storage electrode. .

또한, 도핑된 비정질 실리콘막은 탄화수소를 포함하는 개스, 예컨대 CHF3개스를 이용하여 식각하고, O2플라즈마 처리는 기판에 RF 파워를 가하여 플라즈마를 발생시키는 직접적인 방법 또는 기판에 고파워 발생된 플라즈마를 간접적으로 가하는 방법으로 진행하고, O2개스만을 이용하여 진행하거나, O2개스와 탄소를 포함하지 않는 다른 개스와의 혼합개스를 이용하여 진행한다.In addition, the doped amorphous silicon film is etched using a gas containing a hydrocarbon, such as CHF 3 gas, and the O 2 plasma treatment is a direct method of generating a plasma by applying RF power to the substrate or indirectly generating a high power plasma on the substrate. proceeds to a method of applying, and proceeds using only O 2 gas, or the process proceeds to a mixed gas of other gases and does not include the O 2 gas and the carbon.

또한, 반구형 그레인 폴리실리콘박막은 SiH4개스 또는 Si2H6개스를 소오스 개스로 사용하여 상기 반도체층 표면에 시드를 형성한 후 어닐링을 진행하는 선택적 반구형 그레인 폴리실리콘 박막 형성방법으로 형성한다.In addition, the hemispherical grain polysilicon thin film is formed by a selective hemispherical grain polysilicon thin film formation method of annealing after forming a seed on the surface of the semiconductor layer using SiH 4 gas or Si 2 H 6 gas as the source gas.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention.

도 1a 내지 도 1c는 본 발명의 실시예에 따른 스택형 캐패시터의 제조방법을 설명하기 위한 단면도이다.1A to 1C are cross-sectional views illustrating a method of manufacturing a stacked capacitor according to an embodiment of the present invention.

도 1a를 참조하면, 접합영역(11)이 구비된 반도체 기판(10) 상에 절연막(12)을 형성한다. 이때, 절연막(12)은 BPSG(BoroPhospho Silicate Glass)막, BSG막, 및 PSG막과 같은 도핑된 산화막으로 형성하거나, 또는 열산화막, HTO와 같은 도핑되지 않은 산화막으로 형성한다. 접합영역(11)의 일부가 노출되도록 절연막(12)을 식각하여 콘택홀을 형성하고, 콘택홀에 매립되도록 절연막(12) 상에 인-시튜(in-situ) 방식으로 P 이온이 도핑된 비정질 실리콘막(13)을 형성한다. 이때, 도핑된 비정질 실리콘막(13)은 SiH4또는 Si2H6과 같은 실리콘 소오스 개스와 N2및 He과 같은 불활성 개스로 희석시킨 PH3개스, 또는 실리콘 개스로 희석시킨 PH3개스를 불순물 소오스 개스로 사용하여 약 530℃ 이하의 온도에서 형성한다. 그리고 나서, 도핑된 비정질 실리콘막(13) 상에 포토리소그라피 및 식각공정으로 도핑된 비정질 실리콘막(13)을 패터닝하여, 캐패시터 영역을 한정한다. 이때, 식각공정은 탄화수소를 포함하는 개스, 예컨대 CHF3개스를 이용하여 진행한다. 이에 따라, 도 1a에 도시된 바와 같이, 식각후의 도핑된 비정질 실리콘막(13)의 표면에 Si-C의 결합형태의 오염물이 발생된다.Referring to FIG. 1A, an insulating film 12 is formed on a semiconductor substrate 10 provided with a junction region 11. At this time, the insulating film 12 is formed of a doped oxide film, such as a BoroPhospho Silicate Glass (BPSG) film, a BSG film, and a PSG film, or an undoped oxide film such as a thermal oxide film or HTO. An insulating layer 12 is etched to expose a portion of the junction region 11 to form a contact hole, and an amorphous doped P-ion on the insulating layer 12 in an in-situ manner to fill the contact hole. The silicon film 13 is formed. At this time, the doped amorphous silicon film 13 is impurity containing a PH 3 gas diluted with a silicon source gas such as SiH 4 or Si 2 H 6 and an inert gas such as N 2 and He, or a PH 3 gas diluted with silicon gas. It is used as a source gas and forms at a temperature of about 530 ° C. or less. Then, the doped amorphous silicon film 13 is patterned on the doped amorphous silicon film 13 by photolithography and etching to define the capacitor region. At this time, the etching process is performed using a gas containing a hydrocarbon, such as CHF 3 gas. Accordingly, as shown in FIG. 1A, contaminants in the form of Si-C bonds are generated on the surface of the doped amorphous silicon film 13 after etching.

도 1b를 참조하면, 도핑된 비정질 실리콘막(13)의 식각 후, O2플라즈마 처리를 진행하여, CO2결합을 형성하여 오염물을 제거한다. 이때, O2플라즈마 처리는 반도체 기판에 RF(Radio Frequency) 파워를 가하여 플라즈마를 발생시키는 직접적인 방법 또는 고파워에서 발생된 플라즈마(plasma generated at high power)를 기판에 간접적으로 가하는 방법으로 진행한다. 또한, O2플라즈마 처리는 O2개스만을 이용하여 진행하거나, N2개스와 같은 탄소를 포함하지 않는 다른 개스와 혼합하여 진행한다. 그런 다음, 결과물 기판을 산화물 식각 용액으로 식각하여 표면에 형성될 수 있는 산화막을 제거한다.Referring to FIG. 1B, after etching the doped amorphous silicon film 13, an O 2 plasma process may be performed to form a CO 2 bond to remove contaminants. In this case, the O 2 plasma process may be performed by applying RF (Radio Frequency) power to the semiconductor substrate or indirectly applying plasma generated at high power to the substrate. In addition, the O 2 plasma treatment proceeds using only O 2 gas or by mixing with other gases that do not contain carbon such as N 2 gas. The resulting substrate is then etched with an oxide etch solution to remove the oxide film that may form on the surface.

그리고 나서, 도 1c에 도시된 바와 같이, 도핑된 비정질 실리콘막(13) 표면에 선택적 HSG 형성방법으로 HSG 박막(14)을 형성하여, 스택형 캐패시터의 스토리지 전극(100)을 형성한다. 즉, 매엽식(single wafer type) 또는 일군 웨이퍼형(batch wafer type)의 장비를 사용하여 진공 또는 고진공 상태에서 SiH4개스 또는 Si2H6개스를 소오스 개스로 사용하여 도핑된 비정질 실리콘막(13) 표면에 시드(seed)를 형성하고 어닐링을 진행하여, 시드를 중심으로 도핑된 비정질 실리콘막(13)의 실리콘 원자를 표면이동시킴으로서, 그의 표면 상에 HSG 박막(14)을 형성한다. 예컨대, 고진공 상태에서는 챔버 내부의 압력이 10-4Torr 이하의 압력과, 시드 형성시의 온도보다 같거나 높은 온도에서 어닐링을 진행한다.Then, as shown in FIG. 1C, the HSG thin film 14 is formed on the surface of the doped amorphous silicon film 13 by a selective HSG forming method to form the storage electrode 100 of the stacked capacitor. That is, an amorphous silicon film doped using SiH 4 gas or Si 2 H 6 gas as a source gas in a vacuum or high vacuum state by using a single wafer type or batch wafer type device (13). An HSG thin film 14 is formed on the surface by forming a seed on the surface) and annealing to surface-shift the silicon atoms of the amorphous silicon film 13 doped about the seed. For example, in a high vacuum state, the pressure in the chamber is 10 -4 Torr or less and annealing is performed at a temperature equal to or higher than the temperature at the time of seed formation.

또한, 상기한 방법을 실린더형 캐패시터 제조방법에서도 적용할 수 있다.The above-described method can also be applied to a cylindrical capacitor manufacturing method.

도 2a 내지 도 2c는 본 발명의 다른 실시예에 따른 실린더형 캐패시터의 제조방법을 설명하기 위한 단면도이다.2A to 2C are cross-sectional views illustrating a method of manufacturing a cylindrical capacitor according to another embodiment of the present invention.

도 2a를 참조하면, 접합영역(21)이 구비된 반도체 기판(20) 상에 절연막(22)을 형성한다. 이때, 절연막(22)은 BPSG(BoroPhospho Silicate Glass)막, BSG막, 및 PSG막과 같은 도핑된 산화막으로 형성하거나, 또는 열산화막, HTO와 같은 도핑되지 않은 산화막으로 형성한다. 접합영역(21)의 일부가 노출되도록 절연막(22)을 식각하여 콘택홀을 형성하고, 콘택홀에 매립되도록 절연막(22) 상에 인-시튜(in-situ) 방식으로 P이온이 도핑된 제 1 도핑된 비정질 실리콘막(23)을 형성한다. 이때, 제 1 도핑된 비정질 폴리실리콘막(23)은 SiH4또는 Si2H6과 같은 실리콘 소오스 개스와 N2및 He과 같은 불활성 개스로 희석시킨 PH3개스, 또는 실리콘 개스로 희석시킨 PH3개스를 불순물 소오스 개스로 사용하여 약 530℃ 이하의 온도에서 형성한다.Referring to FIG. 2A, an insulating film 22 is formed on the semiconductor substrate 20 provided with the junction region 21. In this case, the insulating film 22 is formed of a doped oxide film, such as a BoroPhospho Silicate Glass (BPSG) film, a BSG film, and a PSG film, or an undoped oxide film such as a thermal oxide film or HTO. The insulating layer 22 is etched to expose a part of the junction region 21 to form a contact hole, and the P ion is doped in-situ on the insulating layer 22 to be filled in the contact hole. A doped amorphous silicon film 23 is formed. At this time, the first doped amorphous polysilicon film 23 is PH 3 gas diluted with silicon source gas such as SiH 4 or Si 2 H 6 and inert gas such as N 2 and He, or PH 3 diluted with silicon gas. The gas is used as an impurity source gas to form at a temperature of about 530 ° C. or less.

그런 다음, 제 1 도핑된 비정질 실리콘막(23) 상부에 코어 절연막(24)을 4,000Å 이상의 두께로 증착한 후, 포토리소그라피 및 식각 공정으로 코어 절연막(24) 및 제 1 도핑된 비정질 실리콘막(23)을 패터닝하여, 캐패시터 영역을 한정한다. 그리고 나서, 기판 전면에 제 1 도핑된 비정질 실리콘막(23)과 동일한 조건으로 제 2 도핑된 비정질 실리콘막을 증착한 후, 식각하여 제 1 도핑된 비정질 실리콘막(23)과 코어 절연막(24)의 양 측벽에 제 2 도핑된 비정질 실리콘막으로 이루어진 스페이서(25)를 형성한다. 이때, 식각공정은 탄화수소를 포함하는 개스, 예컨대 CHF3개스를 이용하여 진행한다. 이에 따라, 도 2a에 도시된 바와 같이, 스페이서(25)의 표면에 Si-C의 결합형태의 오염물이 발생된다.Then, the core insulating film 24 is deposited on the first doped amorphous silicon film 23 to a thickness of 4,000 Å or more, and then the core insulating film 24 and the first doped amorphous silicon film ( 23) to define the capacitor region. Then, the second doped amorphous silicon film is deposited on the entire surface of the substrate under the same conditions as the first doped amorphous silicon film 23, and then etched to form the first doped amorphous silicon film 23 and the core insulating film 24. A spacer 25 made of a second doped amorphous silicon film is formed on both sidewalls. At this time, the etching process is performed using a gas containing a hydrocarbon, such as CHF 3 gas. Accordingly, as shown in FIG. 2A, contaminants in the form of Si-C bonds are generated on the surface of the spacer 25.

도 2b를 참조하면, 코어 절연막(24)을 선택적으로 제거하고, O2플라즈마 처리를 진행하여, CO2결합을 형성하여 오염물을 제거한다. 이때, O2플라즈마 처리는 반도체 기판에 RF(Radio Frequency) 파워를 가하여 플라즈마를 발생시키는 직접적인 방법 또는 고파워에서 발생된 플라즈마(plasma at high power generated)를 기판에 간접적으로 가하는 방법으로 진행한다. 또한, O2플라즈마 처리는 O2개스만을 이용하여 진행하거나, N2개스와 같은 탄소를 포함하지 않는 다른 개스와 혼합하여 진행할 수 있고, 코어 절연막(24)의 제거전에 실시할 수 있다. 그런 다음, 결과물 기판을 산화물 식각 용액으로 식각하여 표면에 형성될 수 있는 산화막을 제거한다.Referring to FIG. 2B, the core insulating film 24 is selectively removed, and an O 2 plasma treatment is performed to form a CO 2 bond to remove contaminants. In this case, the O 2 plasma process may be performed by applying RF (Radio Frequency) power to the semiconductor substrate to directly generate plasma or indirectly applying plasma at high power generated to the substrate. In addition, the O 2 plasma treatment may be performed using only O 2 gas, or may be performed by mixing with another gas that does not contain carbon such as N 2 gas, and may be performed before removing the core insulating film 24. The resulting substrate is then etched with an oxide etch solution to remove the oxide film that may form on the surface.

그리고 나서, 도 2c에 도시된 바와 같이, 제 1 도핑된 비정질 실리콘막(23) 및 스페이서(25) 표면에 선택적 HSG 형성방법으로 HSG 박막(26)을 형성하여, 실린더형 캐패시터의 스토리지 전극(200)을 형성한다. 즉, 매엽식(single wafer type) 또는 일군 웨이퍼형(batch wafer type)의 장비를 사용하여 진공 또는 고진공 상태에서 SiH4개스 또는 Si2H6개스를 소오스 개스로 사용하여 제 1 도핑된 비정질 실리콘막(23) 및 스페이서(25)의 표면에 시드(seed)를 형성하고 어닐링을 진행하여, 시드를 중심으로 실리콘 원자를 표면이동시킴으로서, 그들의 표면 상에 HSG 박막(26)을 형성한다. 예컨대, 고진공 상태에서는 챔버 내부의 압력이 10-4Torr 이하의 압력과, 시드 형성시의 온도보다 같거나 높은 온도에서 어닐링을 진행한다.Then, as shown in FIG. 2C, the HSG thin film 26 is formed on the surface of the first doped amorphous silicon film 23 and the spacer 25 by a selective HSG forming method, thereby storing the storage electrode 200 of the cylindrical capacitor. ). That is, the first doped amorphous silicon film using SiH 4 gas or Si 2 H 6 gas as the source gas in a vacuum or high vacuum state using a single wafer type or batch wafer type equipment. A seed is formed on the surfaces of the 23 and the spacers 25 and annealing is performed to surface-move silicon atoms around the seeds, thereby forming the HSG thin film 26 on those surfaces. For example, in a high vacuum state, the pressure in the chamber is 10 -4 Torr or less and annealing is performed at a temperature equal to or higher than the temperature at the time of seed formation.

또한, 상기 실시예에서와는 다르게, 도핑된 비정질 실리콘막 대신에 도핑되지 않은 비정질 실리콘막을 사용하거나, 또는 도핑되지 않은 비정질 실리콘막으로 덮혀진 도핑된 비정질 또는 폴리실리콘막을 사용할 수 있다. 한편, 이러한 경우에는, 선택적 HSG 박막을 형성한 후, 불순물을 포함하는 개스를 이용하여 고온에서 도핑을 진행하거나, 플라즈마로 불순물을 여기시켜 도핑을 진행하여 부족한 불순물을 함유시킨다.In addition, unlike the above embodiment, an undoped amorphous silicon film may be used in place of the doped amorphous silicon film, or a doped amorphous or polysilicon film covered with the undoped amorphous silicon film may be used. In this case, after the selective HSG thin film is formed, doping is carried out at a high temperature using a gas containing impurities, or the doping is carried out by exciting the impurities with plasma to contain insufficient impurities.

또한, 상기와 같은 O2플라즈마 처리는 탄화수소를 함유한 식각 개스로 식각을 진행하는 반도체 제조공정시에 적용함으로써 탄소계 불순물을 제거할 수 있다.In addition, the O 2 plasma treatment as described above can be removed during the semiconductor manufacturing process of etching with an etching gas containing a hydrocarbon can remove the carbon-based impurities.

상기한 본 발명에 의하면, 탄화수소를 함유한 식각 개스를 이용한 식각의 진행 후, 비정질 실리콘막 표면에 존재하는 Si-C 결합형태의 오염물을 O2플라즈마 처리로 제거함으로써, 이후 비정질 실리콘막 표면에 형성되는 HSG 박막을 소망의 표면적을 갖도록 용이하게 형성할 수 있다.According to the present invention described above, after the etching process using the etching gas containing a hydrocarbon, the contaminants of the Si-C bond form present on the surface of the amorphous silicon film is removed by O 2 plasma treatment, and then formed on the surface of the amorphous silicon film. The HSG thin film can be easily formed to have a desired surface area.

따라서, 고집적화에 대응하는 캐패시터 용량을 확보할 수 있다.Therefore, the capacitor capacity corresponding to high integration can be ensured.

또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.In addition, this invention is not limited to the said Example, It can variously deform and implement within the range which does not deviate from the technical summary of this invention.

Claims (10)

반구형 그레인 폴리실리콘 박막을 포함하는 반도체 소자의 캐패시터 제조방법에 있어서,In the method of manufacturing a capacitor of a semiconductor device comprising a hemispherical grain polysilicon thin film, 반도체 기판 상에 스토리지 전극용 물질로서 도핑된 비정질 실리콘막을 형성하는 단계;Forming an amorphous silicon film doped as a material for a storage electrode on the semiconductor substrate; 상기 도핑된 비정질 실리콘막을 소정의 스토리지 전극의 형태로 식각하는 단계;Etching the doped amorphous silicon film in the form of a predetermined storage electrode; 상기 식각된 도핑된 비정질 실리콘막의 표면을 O2플라즈마 처리함으로써 상기 도핑된 비정질 실리콘막 표면에 존재하는 오염물을 제거하는 단계; 및,Removing contaminants present on the surface of the doped amorphous silicon film by performing O 2 plasma treatment on the surface of the etched doped amorphous silicon film; And, 상기 도핑된 비정질 실리콘막 표면 상에 반구형 그레인 폴리실리콘 박막을 형성하여 스토리지 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.Forming a hemispherical grain polysilicon thin film on the doped amorphous silicon film surface to form a storage electrode. 제 1 항에 있어서, 상기 도핑된 비정질 실리콘막을 식각하는 단계는 탄화수소를 포함하는 개스를 이용하여 진행하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The method of claim 1, wherein the etching of the doped amorphous silicon film is performed by using a gas containing hydrocarbon. 제 2 항에 있어서, 상기 개스는 CHF3인 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The method of claim 2, wherein the gas is CHF 3 . 제 1 항에 있어서, 상기 O2플라즈마 처리는 상기 기판에 RF 파워를 가하여 플라즈마를 발생시키는 직접적인 방법으로 진행하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The method of claim 1, wherein the O 2 plasma treatment is performed by directly applying RF power to the substrate to generate a plasma. 제 1 항에 있어서, 상기 O2플라즈마 처리는 상기 기판에 고파워 발생된 플라즈마를 간접적으로 가하는 방법으로 진행하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The method of claim 1, wherein the O 2 plasma process is performed by indirectly applying a high power generated plasma to the substrate. 제 1 항에 있어서, 상기 O2플라즈마 처리는 O2개스만을 이용하여 진행하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The method of claim 1, wherein the O 2 plasma process is performed using only O 2 gas. 제 1 항에 있어서, 상기 O2플라즈마 처리는 O2개스와 탄소를 포함하지 않는 다른 개스와의 혼합개스를 이용하여 진행하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The method of manufacturing a capacitor of a semiconductor device according to claim 1, wherein the O 2 plasma treatment is performed using a mixed gas of O 2 gas and another gas not containing carbon. 제 1 항에 있어서, 상기 반구형 그레인 폴리실리콘박막은 SiH4개스 또는 Si2H6개스를 소오스 개스로 사용하여 상기 도핑된 비정질 폴리실리콘막 표면에 시드를 형성한 후 어닐링하는 선택적 반구형 그레인 폴리실리콘 박막 형성방법을 이용하여 진행하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The semi-spherical grain polysilicon thin film of claim 1, wherein the semi-spherical grain polysilicon thin film is formed by annealing after forming a seed on the doped amorphous polysilicon layer using SiH 4 gas or Si 2 H 6 gas as the source gas. A method for manufacturing a capacitor of a semiconductor device, characterized in that it proceeds using the formation method. 제 8 항에 있어서, 상기 반구형 그레인 폴리실리콘 박막은 매엽식 또는 일군 웨이퍼형 장비를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.9. The method of claim 8, wherein the hemispherical grain polysilicon thin film is formed using sheet-fed or group wafer type equipment. 제 8 항 또는 제 9 항에 있어서, 상기 어닐링은 10-4Torr 이하의 압력과 시드 형성시의 온도보다 같거나 높은 온도에서 진행하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.10. The method of claim 8 or 9, wherein the annealing is performed at a pressure equal to or lower than 10 -4 Torr and at a temperature equal to or higher than the temperature at the time of seed formation.
KR1019980025834A 1998-06-30 1998-06-30 Capacitor Manufacturing Method of Semiconductor Device Expired - Fee Related KR100291508B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980025834A KR100291508B1 (en) 1998-06-30 1998-06-30 Capacitor Manufacturing Method of Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980025834A KR100291508B1 (en) 1998-06-30 1998-06-30 Capacitor Manufacturing Method of Semiconductor Device

Publications (2)

Publication Number Publication Date
KR20000004402A true KR20000004402A (en) 2000-01-25
KR100291508B1 KR100291508B1 (en) 2001-07-12

Family

ID=19542222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025834A Expired - Fee Related KR100291508B1 (en) 1998-06-30 1998-06-30 Capacitor Manufacturing Method of Semiconductor Device

Country Status (1)

Country Link
KR (1) KR100291508B1 (en)

Also Published As

Publication number Publication date
KR100291508B1 (en) 2001-07-12

Similar Documents

Publication Publication Date Title
US5895250A (en) Method of forming semicrown-shaped stacked capacitors for dynamic random access memory
US6150209A (en) Leakage current reduction of a tantalum oxide layer via a nitrous oxide high density annealing procedure
KR100275754B1 (en) Pretreatment method before forming a hsg on storage node of capacitor
US7667257B2 (en) Capacitor and process for manufacturing the same
US6165841A (en) Method for fabricating capacitors with hemispherical grains
KR100235938B1 (en) A fabrication method of semicircle silicon
US5885866A (en) Self-registered cylindrical capacitor of high density DRAMs
US6046084A (en) Isotropic etching of a hemispherical grain silicon layer to improve the quality of an overlying dielectric layer
US5909621A (en) Single-side corrugated cylindrical capacitor structure of high density DRAMs
KR0171072B1 (en) Semiconductor memory cell manufacturing method and structure
US5696036A (en) DRAM no capacitor dielectric process
KR100291508B1 (en) Capacitor Manufacturing Method of Semiconductor Device
US5960295A (en) Method for fabricating a storage plate of a semiconductor capacitor
JP4876306B2 (en) Manufacturing method of semiconductor device
KR100277086B1 (en) Semiconductor device and method of manufacturing the same
US7141472B2 (en) Semiconductor processing methods of forming dynamic random access memory (DRAM) circuitry
JP3407022B2 (en) Semiconductor device, method of manufacturing the same, and semiconductor storage device
US7052956B2 (en) Method for forming capacitor of semiconductor device
KR100513808B1 (en) Method for fabricating capacitor
KR19990026801A (en) HSG silicon film formation method of semiconductor device
KR100338822B1 (en) Method of forming storage node electorde in semiconductor device
KR20010008604A (en) Method of forming bottom electrode of capacitor in high integrated semiconductor device
KR100474538B1 (en) Method for fabricating capacitor of semiconductor device
US20050170603A1 (en) Method for forming a capacitor for use in a semiconductor device
KR100485113B1 (en) Capacitor electrode having uneven surface formed by using hemispherical grained silicon

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20090223

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20100314

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20100314

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000