[go: up one dir, main page]

KR20010025069A - 전자 부품용 다중 프린트 기판 및 상기 다중 프린트기판에 범프, 납땜 프레임, 스페이서 등을 형성하기 위한방법 - Google Patents

전자 부품용 다중 프린트 기판 및 상기 다중 프린트기판에 범프, 납땜 프레임, 스페이서 등을 형성하기 위한방법 Download PDF

Info

Publication number
KR20010025069A
KR20010025069A KR1020007013041A KR20007013041A KR20010025069A KR 20010025069 A KR20010025069 A KR 20010025069A KR 1020007013041 A KR1020007013041 A KR 1020007013041A KR 20007013041 A KR20007013041 A KR 20007013041A KR 20010025069 A KR20010025069 A KR 20010025069A
Authority
KR
South Korea
Prior art keywords
multiple printed
metal
layer
metal deposition
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020007013041A
Other languages
English (en)
Other versions
KR100571760B1 (ko
Inventor
알로이스 슈텔츨
한스 크뤼거
카를 봐이트너
만프레드 보슬러
Original Assignee
에프코스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에프코스 아게 filed Critical 에프코스 아게
Publication of KR20010025069A publication Critical patent/KR20010025069A/ko
Application granted granted Critical
Publication of KR100571760B1 publication Critical patent/KR100571760B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10083—Electromechanical or electro-acoustic component, e.g. microphone
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Combinations Of Printed Boards (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 전자 부품, 특히 탄성 표면파 부품용 개별 프린트 기판(2)으로 분리될 수 있는 다중 프린트 기판(1)에 관한 것이다. 각각의 상기 전자 부품은 플립 칩 기술로 칩을 개별 프린트 기판(2)상에 접속시키고, SMD-기술로 상기 개별 프린트 기판(2)을 외부 단자와 접속시키는데 적합하다. 본 발명에 따른 다중 프린트 기판(1)은 각 개별 프린트 기판마다 금속 증착면(5)을 가지며, 상기 금속 증착면(5)은 다중 프린트 기판(1)내에서 집적화되고 단자 극(8)으로 이르는 네트워크상에 놓인다. 갈바니 방식으로 금속이 금속 증착면(5)상에 디포짓됨으로써 범프(13)가 형성된다.

Description

전자 부품용 다중 프린트 기판 및 상기 다중 프린트 기판에 범프, 납땜 프레임, 스페이서 등을 형성하기 위한 방법{MULTIPLE PRINTED PANEL FOR ELECTRONIC COMPONENTS, AND METHOD FOR CONSTRUCTING BUMPS, SOLDERING FRAMES, SPACERS AND SIMILAR ON SAID MULTIPLE PRINTED PANEL}
플립-칩 기술로 칩을 접속시키는데 필요한, 구형 땜납으로도 불리는 범프 및 칩-금속 실드를 고정시키는데 필요한 납땜 프레임을 다중 세라믹 회로 기판 및 다중 프린트 회로 기판상에 형성하는 작업이 지금까지 실크 스크린 인쇄 내지는 스크린 인쇄를 사용하여 수행되고 있다.
상기 방식의 범프 및 납땜 프레임의 프린트는 전자 부품의 타입에 따라 상이하고 가격이 비싼 스크린 및 상기 스크린의 제조를 위한 종류별 특수 공구를 필요로 한다.
스크린 인쇄시, 예컨대 다중 프린트 기판 및 그에 따른 개별 프린트 기판의 세라믹과 같은 기판 재료가 변형됨으로 인해 개별 프린트 기판상으로의 범프의 기하학적 배치가 의도한 바대로 정확하게 이루어질 수 없기 때문에 추가적인 문제가 발생한다. 납땜 프레임의 경우 및 상황에 따라서는 칩과 개별 프린트 기판 사이에 필요한 간격을 보증하기 위한 스페이서의 경우에도, 비록 다소 악효과가 초래된다 할 지라도 위와 동일한 상황이 적용된다.
본 발명은 플립 칩 기술로 개별 프린트 기판상에 칩을 접속시키고, SMD-기술로 상기 개별 프린트 기판을 외부 단자와 접속시키는데 적합한 전자 부품, 특히 탄성 표면파 부품용 개별 프린트 기판으로 분리될 수 있는 다중 프린트 기판에 관한 것이다. 또한 본 발명은 상기 다중 프린트 기판상에 범프, 납땜 프레임 등을 형성하는 방법에 관한 것이다.
도 1은 본 발명에 따른 다중 프린트 기판의 부분 평면도;
도 2는 본 발명이 제공하는 방법에 따라 플립 칩 기술로 개별 프린트 기판에 접속되고 금속 실드가 장치된 전자 부품, 특히 SAW-부품이 장착된 개별 프린트 기판의 부분 횡단면도;
도 3 내지 5는 본 발명에 따른 방법에 따라 범프를 형성하기 위한 실시예의 부분 단면도이다.
도면에서 동일한 엘리먼트들은 동일한 도면 부호로 표시되었다.
따라서 본 발명의 목적은 전술한 단점들이 제거된, 즉 비용이 저렴한, 개별 프린트 기판으로 분리될 수 있는, 도입부에 언급한 방식의 다중 프린트 기판 및 프린트 기판의 재료와 상관없이 항상 대체로 범프, 납땜 프레임 및 그와 유사한 부품들의 종류별 구조를 확실히 보장하는, 범프 및 납땜 프레임, 필요한 경우 스페이서 등의 형성 방법을 제공하는 것이다.
상기 목적은 청구항 제 1항의 전제부에 따른 다중 프린트 기판에 있어서 상기 다중 프린트 기판이 개별 프린트 기판마다 범프 접속용 금속 증착면을 포함하고, 상기 금속 증착면은 단자 극으로 이르는, 상기 다중 프린트 기판내에 집적화된 네트워크상에 놓임으로써 달성된다.
칩의 금속 실드, 필요한 경우 스페이서 및 그 이외의 필요 부품용 납땜 프레임을 형성하기 위한 추가 금속 증착면이 각각 관련된 추가 단자 극(9)으로 이르는, 다중 프린트 기판내에 집적화된 추가 네트워크상에 놓인다.
그와 반대로 전도성 면이 갈바니 방식으로 처리되지 않는 모든 경우, 예컨대 범프가 제공되어야 하는 모든 경우에는 집적 네트워크 및 상기 집적 네트워크와 단자 극과의 전기적 연결이 필요없다.
상기 다중 프린트 기판을 사용하면 범프, 납땜 프레임 등의 부품들을 위해 바람직한 금속층, 예컨대 SnPb-층이 갈바니 방식으로 금속 증착면상에 디포짓되며, 범프, 납땜 프레임 및 그와 유사한 부품들을 위한 금속층, 층의 조성물 및 층 두께가 동일해야 하는지 또는 상이해야 하는지의 여부에 따라 개별 네트워크의 단자 극이 시간 간격에 따라 접속되거나 분리되도록 작동된다.
층의 두께는 전하량에 따라, 즉 전류 세기와 시간의 곱에 따라 매우 정확하게 설정된다. 스크린 인쇄에서 언급한 방식의 변형 문제는 발생하지 않는다. 여기서는 스크린 및 그의 제조에 관련되는 종류별 특수 공구가 동시에 생략된다.
본 발명의 또 다른 특징들은 종속항 및 도면에 제시되어있다.
예컨대 세라믹 기판 또는 프린트 기판과 같은 도 1에 따른 다중 프린트 기판(1)이 행 및 열로 배치된 다수의 개별 프린트 기판(2)으로 세분되며, 상기 개별 프린트 기판(2)은 각각 점선으로 표시된 분리선을 따라서 분리될 수 있다. 각각 부품 타입에 따른 납땜 프레임(15) 및 범프(13)의 바람직하고 정확한 기하학적 구조마다(도 2 참조) 각각의 개별 프린트 기판(2)이 금속 증착면(5, 6)을 가지며, 상기 개별 프린트 기판(2)의 일부(납땜 프레임(15)용 면(6) 참조)는 스크린 인쇄 기술로 제공되고, 일부는 스루 홀(through hole)(20)의 단부면이다.
다중 프린트 기판(1)은 본래 예컨대 세라믹 기판 또는 프린트 기판으로 된 2 개의 층(10, 11)으로 구성된다. 바람직하게는 상기 층의 경계면 사이의 영역내에 각각 서로 분리된 하나 또는 다수의 네트워크 부분이 배치되며, 상기 네트워크는 한편으로는 단자 극(8 또는 9)으로, 다른 한편으로는 범프용 금속 증착면(5) 또는 납땜 프레임용 금속 증착면(6)으로 이른다.
범프(13), 납땜 프레임(15)이 갈바니 방식으로 형성된 다음, 마지막으로 도 2에 따라 최종 생성물(3)이 완성된 후 다중 프린트 기판(1)이 분리선(7)을 따라 개별 프린트 기판(2)으로 분리될 때, 동시에 일반적인 형태의 네트워크도 분리됨에 따라서 특히 먼저 제공된, 각 개별 프린트 기판(2)의 개별 금속 증착면(5) 사이의 접속이 차단된다.
도 1 및 2에 도시된 바와 같이 분리선(7)은, 바람직하게는 다중 프린트 기판(1)이 개별 프린트 기판(2)으로 분리될 때, SMD-접속 부재(21)를 금속 증착면(5) 또는 갈바니 방식으로 제공된 범프(13)에 접속시키는 스루 홀(20)이 다중 프린트 기판(1)의 층(11) 영역내에서 각각 인접한 개별 프린트 기판(2)에 할당되는 2 개의 스루 홀로 분리되도록 선택된다.
이후에 설명되는 방법으로 제조되는 최종 생성물(3)이 - 도 2에 도시된 바와 같이 - 예컨대 압전 기판과 같은 칩(12)을 포함하며, 상기 칩은 범프(13)를 사용하여 그의 활성 전기 구조를 SMD-접속 부재(21)와 접속시킨다. 상기 칩(12) 자체는 갈바니 방식으로 제공된 납땜 프레임(15)상으로 납땜되는 금속 실드(16)에 의해 보호된다. 또한 칩(12)과 기판 사이에는 출원인측에서 PROTEC이라 명명하는 커버층 내지는 보호층(17)이 제공되며, 상기 커버층(17)과 금속 실드(16) 사이의 자유 공간이 예컨대 에폭시 수지(18)로 채워진다.
이를 위해 제공되는 금속 증착면(5, 6)상에 금속층을 디포짓하기 위한, 본 발명에 따라 제안되는 갈바니 방식의 적용은 수많은 장점들에 의해 다른 방식과 구별된다.
그리하여 예컨대 전하량에 의해, 즉 정확한 조절이 가능한, 전류 세기와 시간의 곱에 의해 층의 두께가 조절될 수 있다. 납땜 프레임(15) 및 범프(13)를 위한 층의 구조 및 층의 조성물에 따라서, 즉 예컨대 층 조성물이 바람직하게 동일한지 또는 상이한지의 여부에 따라서 네트워크가 그의 단자 극(8, 9)에 의해 시간적으로 연결되거나 분리되도록 스위칭될 수 있다.
예컨대 SnPb-층과 같은 납땜 프레임(15)용 금속층을 예컨대 갈바니 방식을 통해 금속 증착면(6)상에 디포짓시키는 경우 후자의 방식이 권장된다. 왜냐하면 납땜 프레임(15)의 SnPb-층에 대해서 범프(13)의 SnPb-층보다 높은 용융점이 요구되기 때문이다.
또한 선택된 방법은 상이한 금속, 예컨대 연속하여 층을 이루는 SnPb의 갈바니식 디포짓을 가능하게 하며, 이는 상기 층이 합금으로서 미리 디포짓될 수 없고, 그 결과 상기 층이 제공된 금속의 용융시에야 비로서 얻어지게 되는 모든 경우에 바람직하다.
범프(13)의 접속을 위해 제공되고, 스루 홀(20)의 내폭에 의해 다중 프린트 기판(1)의 층(10)내에 미리 주어진 금속 증착면(5)이 요구되는 범프 크기에 적합하지 않은 경우, 도 3 내지 5에 나타낸 단계에 따라 조치를 취하도록 권장된다. 먼저 예컨대 부분적으로 스크린 인쇄 기술로, 갈바니 방식으로 또는 전류없이 디포짓된 층 시퀀스(W-Ni-Au)로 구성된 층 시퀀스(23)가 제공됨으로써 금속 증착면(5)이 확대된다. 이어서 범프의 형성을 위해 필요한 금속층(24)이 갈바니 방식으로 디포짓되고 상기 층의 용융점까지 가열됨에 따라, 도 5에 도시된 바와 같이 직경이 더 확대된 범프-볼(25)이 형성된다.

Claims (14)

  1. 각각 플립-칩 기술로 개별 프린트 기판상에 칩을 접속시키고, SMD-기술로 상기 개별 프린트 기판을 외부 단자와 접속시키는 데 적합한 전자 부품, 특히 탄성 표면파 부품용 개별 프린트 기판으로 분리될 수 있는 다중 프린트 기판에 있어서,
    상기 다중 프린트 기판(1)이 개별 프린트 기판(2)마다 범프(13)와의 접속을 위한 금속 증착면(5)을 포함하고, 상기 금속 증착면(5)은 단자 극(8)으로 이르는, 다중 프린트 기판내에 통합된 네트워크상에 놓이는 것을 특징으로 하는 다중 프린트 기판.
  2. 제 1항에 있어서,
    상기 다중 프린트 기판(1)이 개별 프린트 기판(2)마다 칩의 금속 실드(16)용 납땜 프레임(15)을 형성하기 위한 금속 증착면(6)을 포함하고, 상기 금속 증착면(6)은 또 다른 단자 극(9)으로 이르는, 다중 프린트 기판내에 통합된 제 2 네트워크상에 놓이는 것을 특징으로 하는 다중 프린트 기판.
  3. 제 1항에 있어서,
    상기 다중 프린트 기판(1)이 개별 프린트 기판(2)마다 추가 엘리먼트, 특히 다중 프린트 기판과 칩 사이의 스페이서(12)를 형성하기 위한 추가 금속 증착면들을 포함하며, 상기 추가 금속 증착면들은 추가 단자 극으로 이르는, 다중 프린트 기판내에 통합된 추가 네트워크상에 놓이는 것을 특징으로 하는 다중 프린트 기판.
  4. 제 1항 내지 3항 중 어느 한 항에 있어서,
    상기 네트워크의 단자 극(8, 9)이 다중 프린트 기판(1)의 정면에 배치되는 것을 특징으로 하는 다중 프린트 기판.
  5. 제 1항 내지 4항 중 어느 한 항에 있어서,
    상기 단자 극(8, 9)이 서로 접속될 수 있는 것을 특징으로 하는 다중 프린트 기판.
  6. 제 1항 내지 5항 중 어느 한 항에 있어서,
    상기 다중 프린트 기판(1)이 층(10, 11) 사이의 분리면 영역내에 부분적으로 배치된 네트워크를 갖는, 다층의 특히 2층의 다중 세라믹 회로 기판 또는 다중 프린트 회로 기판인 것을 특징으로 하는 다중 프린트 기판.
  7. 제 1항에 있어서,
    상기 범프(13)용 개별 접속면(5)이 네트워크에 대한 그의 단자에 부가해서 다중 프린트 기판(1)내의 스루 홀(20)을 통해 관련 SMD-접속 부재(21)에 접속되는 것을 특징으로 하는 다중 프린트 기판.
  8. 제 1항 내지 7항에 따른 다중 프린트 기판의 범프, 납땜 프레임, 스페이서 및 그와 유사한 부품을 위한 금속 증착면상에 금속층을 제공하기 위한 방법에 있어서,
    상기 금속층이 갈바니 방식으로 금속 증착면(5, 6)상에 디포짓되는 것을 특징으로 하는 방법.
  9. 제 8항에 있어서,
    갈바니 방식에 의해 상기 금속 증착면(5, 6)에 금속층을 디포짓하는 것은 범프(13), 납땜 프레임(15) 및 스페이서에 대한 층 조성물이 상이한 경우 시간적으로 분리되어 수행되는 것을 특징으로 하는 방법.
  10. 제 8항에 있어서,
    갈바니 방식에 의해 상기 금속 증착면(5, 6)에 금속층을 디포짓하는 것은 범프(13), 납땜 프레임(15) 및 스페이서에 대한 층 조성물이 동일한 경우 동시에 수행되는 것을 특징으로 하는 방법.
  11. 제 8항 내지 10항 중 어느 한 항에 있어서,
    상기 다중 프린트 기판의 금속 증착면(5, 6)상에 SnPb-합금이 갈바니 방식으로 디포짓되는 것을 특징으로 하는 방법.
  12. 제 8항 내지 11항 중 어느 한 항에 있어서,
    상기 범프의 형성(13)을 위해 금속층, 특히 SnPb-층이 범프와의 접속을 위해 제공된 다중 프린트 기판(1)의 금속 증착면(5)상에 갈바니 방식으로 디포짓된 다음 그의 용융점까지 가열되는 것을 특징으로 하는 방법.
  13. 제 12항에 있어서,
    상기 범프(13)의 접속을 위해 제공되고 스루 홀(20)의 내폭에 의해 다중 프린트 기판(1)내에 미리 주어진 금속 증착면(5)이 금속의 층 시퀀스(23)의 제공을 통해 확대되고, 이어서 범프의 형성에 필요한 금속층이 갈바니 방식으로 제공되어 그의 용융점까지 가열되는 것을 특징으로 하는 방법.
  14. 제 13항에 있어서,
    상기 층 시퀀스(W-Ni-Au)가 부분적으로 스크린 인쇄 기술로, 갈바니 방식으로 또는 전류없이 디포짓되는 것을 특징으로 하는 방법.
KR1020007013041A 1998-05-20 1999-05-03 전자 부품용 다중 프린트 기판 및 상기 다중 프린트기판에 범프, 납땜 프레임, 스페이서 등을 형성하기 위한방법 Expired - Fee Related KR100571760B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19822794A DE19822794C1 (de) 1998-05-20 1998-05-20 Mehrfachnutzen für elektronische Bauelemente, insbesondere akustische Oberflächenwellen-Bauelemente
DE19822794.9 1998-05-20

Publications (2)

Publication Number Publication Date
KR20010025069A true KR20010025069A (ko) 2001-03-26
KR100571760B1 KR100571760B1 (ko) 2006-04-18

Family

ID=7868509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007013041A Expired - Fee Related KR100571760B1 (ko) 1998-05-20 1999-05-03 전자 부품용 다중 프린트 기판 및 상기 다중 프린트기판에 범프, 납땜 프레임, 스페이서 등을 형성하기 위한방법

Country Status (8)

Country Link
US (1) US6555758B1 (ko)
EP (1) EP1080615B1 (ko)
JP (1) JP4276784B2 (ko)
KR (1) KR100571760B1 (ko)
CN (1) CN1192692C (ko)
CA (1) CA2332891A1 (ko)
DE (2) DE19822794C1 (ko)
WO (1) WO1999060830A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101011339B1 (ko) * 2003-04-09 2011-01-28 다이니폰 인사츠 가부시키가이샤 배선기판 제조방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10351428A1 (de) * 2003-11-04 2005-06-16 Epcos Ag Elektrisches Bauelement mit Verkapselung und Verfahren zur Herstellung
US6992400B2 (en) 2004-01-30 2006-01-31 Nokia Corporation Encapsulated electronics device with improved heat dissipation
US7608789B2 (en) * 2004-08-12 2009-10-27 Epcos Ag Component arrangement provided with a carrier substrate
DE102004063135A1 (de) * 2004-12-22 2006-07-13 Endress + Hauser Gmbh + Co. Kg Leiterplatte zur Bestückung mit elektrischen und/oder elektronischen Bauteilen
DE102005008512B4 (de) 2005-02-24 2016-06-23 Epcos Ag Elektrisches Modul mit einem MEMS-Mikrofon
DE102005008514B4 (de) * 2005-02-24 2019-05-16 Tdk Corporation Mikrofonmembran und Mikrofon mit der Mikrofonmembran
DE102005008511B4 (de) * 2005-02-24 2019-09-12 Tdk Corporation MEMS-Mikrofon
DE102005053767B4 (de) * 2005-11-10 2014-10-30 Epcos Ag MEMS-Mikrofon, Verfahren zur Herstellung und Verfahren zum Einbau
DE102005053765B4 (de) * 2005-11-10 2016-04-14 Epcos Ag MEMS-Package und Verfahren zur Herstellung
DE102013106353B4 (de) * 2013-06-18 2018-06-28 Tdk Corporation Verfahren zum Aufbringen einer strukturierten Beschichtung auf ein Bauelement
CN112533361A (zh) * 2020-12-15 2021-03-19 深圳市瀚鼎电路电子有限公司 一种具有电磁屏蔽结构的线路板的制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3118016A (en) * 1961-08-14 1964-01-14 Texas Instruments Inc Conductor laminate packaging of solid-state circuits
US3334275A (en) * 1964-09-29 1967-08-01 Rca Corp Multilayer circuit board structures
US3702025A (en) * 1969-05-12 1972-11-07 Honeywell Inc Discretionary interconnection process
US5459368A (en) * 1993-08-06 1995-10-17 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device mounted module
JP3085622B2 (ja) * 1993-10-28 2000-09-11 京セラ株式会社 電子素子搭載用基板の製造方法
JPH07321114A (ja) * 1994-05-23 1995-12-08 Sharp Corp 半導体装置のハンダバンプ形成の方法および構造
CA2162941A1 (en) * 1995-03-07 1996-09-08 Thomas Hussey Method and apparatus to contact plating bar without exposing contact copper or rework of the contact pad plating
DE69530698T2 (de) * 1995-07-06 2004-03-11 International Business Machines Corp. Verfahren zur herstellung einer leiterplatte
DE19548046C2 (de) * 1995-12-21 1998-01-15 Siemens Matsushita Components Verfahren zur Herstellung von für eine Flip-Chip-Montage geeigneten Kontakten von elektrischen Bauelementen
JPH09181443A (ja) * 1995-12-25 1997-07-11 Murata Mfg Co Ltd 電子部品の製造方法
DE19601388A1 (de) * 1996-01-16 1997-07-24 Siemens Ag Leiterplatten-Trägervorrichtung
JPH11510666A (ja) * 1996-05-24 1999-09-14 シーメンス マツシタ コンポーネンツ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング ウント コンパニコマンデイート ゲゼルシヤフト 電子デバイス、特に表面音波で作動するデバイス―ｓａｗデバイス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101011339B1 (ko) * 2003-04-09 2011-01-28 다이니폰 인사츠 가부시키가이샤 배선기판 제조방법

Also Published As

Publication number Publication date
JP4276784B2 (ja) 2009-06-10
CN1192692C (zh) 2005-03-09
US6555758B1 (en) 2003-04-29
KR100571760B1 (ko) 2006-04-18
CN1301479A (zh) 2001-06-27
CA2332891A1 (en) 1999-11-25
JP2002516492A (ja) 2002-06-04
DE59900868D1 (de) 2002-03-21
DE19822794C1 (de) 2000-03-09
EP1080615A1 (de) 2001-03-07
EP1080615B1 (de) 2002-02-13
WO1999060830A1 (de) 1999-11-25

Similar Documents

Publication Publication Date Title
US6760227B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
US7382628B2 (en) Circuit-component-containing module
EP0650795B1 (en) Solder ball connections and assembly process
US5646068A (en) Solder bump transfer for microelectronics packaging and assembly
KR100571760B1 (ko) 전자 부품용 다중 프린트 기판 및 상기 다중 프린트기판에 범프, 납땜 프레임, 스페이서 등을 형성하기 위한방법
US5132879A (en) Secondary board for mounting of components having differing bonding requirements
JP2003530771A (ja) 銘入り素子
US4697204A (en) Leadless chip carrier and process for fabrication of same
CA1236930A (en) Method for use in brazing an interconnect pin to a metallization pattern situated on a brittle dielectric
JPH06120670A (ja) 多層配線基板
US4755631A (en) Apparatus for providing an electrical connection to a metallic pad situated on a brittle dielectric substrate
US5517162A (en) Dielectric resonator including a plurality of solder bumps and method of mounting dielectric resonator
DE19702186C2 (de) Verfahren zur Gehäusung von integrierten Schaltkreisen
US5990421A (en) Built in board resistors
JPH09214095A (ja) 基板および回路モジュールおよび回路モジュールの製造方法
JP2741611B2 (ja) フリップチップボンディング用基板
JPH08162767A (ja) ボールグリッドアレイパッケージの実装構造
JP2571833B2 (ja) 表面実装部品のリードの半田付け方法
EP0996317A1 (en) Structure and method for mounting an electronic circuit unit to a printed board
JP2868575B2 (ja) セラミックス配線基板
DE19758547B4 (de) Halbleiterbaustein
JP4369631B2 (ja) 多数個取り配線基板
JP2797995B2 (ja) 半導体装置
JPH11251102A (ja) 抵抗素子およびその製造方法
JP2556412B2 (ja) 半導体装置用回路基板

Legal Events

Date Code Title Description
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20130405

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20190412

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20190412