[go: up one dir, main page]

KR20010063836A - 인터넷프로토콜 패킷의 분리/재결합 장치 - Google Patents

인터넷프로토콜 패킷의 분리/재결합 장치 Download PDF

Info

Publication number
KR20010063836A
KR20010063836A KR1019990061937A KR19990061937A KR20010063836A KR 20010063836 A KR20010063836 A KR 20010063836A KR 1019990061937 A KR1019990061937 A KR 1019990061937A KR 19990061937 A KR19990061937 A KR 19990061937A KR 20010063836 A KR20010063836 A KR 20010063836A
Authority
KR
South Korea
Prior art keywords
packet
control
memory
transmission
control means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1019990061937A
Other languages
English (en)
Inventor
강선
최창식
정연쾌
이유경
Original Assignee
오길록
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오길록, 한국전자통신연구원 filed Critical 오길록
Priority to KR1019990061937A priority Critical patent/KR20010063836A/ko
Publication of KR20010063836A publication Critical patent/KR20010063836A/ko
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/16—Implementation or adaptation of Internet protocol [IP], of transmission control protocol [TCP] or of user datagram protocol [UDP]
    • H04L69/166—IP fragmentation; TCP segmentation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/43—Assembling or disassembling of packets, e.g. segmentation and reassembly [SAR]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 IP 패킷의 분리/재결합 장치에 관한 것으로, 프로세서의 개입없이 분리재결합을 고속처리하고 패킷의 분리재결합 중에 IP헤더의 추출 및 삽입 기능을 제공하는 구조 및 송신패킷메모리와 수신패킷메모리를 같이 사용하는 구조를 채택함으로써, 분리 재결합 성능을 향상시킨 IP 패킷의 분리/재결합 장치를 제공하고자 하며, ATM셀을 분리/재결합하는 장치에 있어서, 제어메모리제어수단은, 수신제어메모리수단을 폴링하여, 수신지시 제어데이터가 존재하면, 헤더의 갱신에 필요한 정보를 패킷메모리제어수단으로 전달하고, 패킷메모리제어수단으로부터 송신될 패킷에 대한 정보를 수신하면, 송신명령 데이터를 생성하여 송신제어메모리수단에 기록하는 것을 특징으로 하며, ATM 셀의 라우팅을 위한 분리 재결합장치로 이용됨.

Description

인터넷프로토콜 패킷의 분리/재결합 장치{STRUCTURE OF SEGMENTATION AND REASSEMBLY FOR IP PACKET FORWARDING}
본 발명은 인터넷프로토콜(IP) 패킷의 분리/재결합 장치에 관한 것으로, 특히 비동기전달모드(ATM) 기반 MPLS(Multiprotocol Label Switching) LER(Label Edge Router)시스템에서 패킷의 분리 재결합 시, 정상상태에서 프로세서의 개입없이 제어 데이터를 하드웨어적으로 처리함으로써, 고속의 분리 및 재결합 기능을 제공하는 인터넷프로토콜 패킷의 분리/재결합 장치에 관한 것이다.
인터넷을 이용한 개인이 다루는 정보량 및 이들 상호간에 통신량의 증가와 함께 정보 통신 서비스에 대한 사용자의 요구는 점차 고도화, 다양화, 개인화 추세로 고급화되어 가면서, 양질의 고속, 대용량 서비스의 제공이 필요하게 되었다. 이러한 사용자의 다양한 요구를 충족시키는 인터넷 서비스를 제공하기 위해서, 비동기전달모드(ATM: Asynchronous Transfer Mode)을 기반으로 하는 멀티프로토콜 레이블 스위칭(MPLS: Multi-protocol Label Switching) 방식이 제시되었다.
MPLS는 통합 라우팅 방식에 기반을 두고, 기존의 longest match 방법 대신 고정길이의 레이블을 사용하여 링크 계층의 스위치 기술을 도입한 IP 패킷의 전달 방식이다. 이 레이블은 MPLS의 핵심으로서, ATM의 가상경로식별자(VPI)/가상채널식별자(VCI)와 거의 동일한 의미를 가지고 있다. 레이블은 특정 FEC(Forwarding Equivalency Class)에 대한 LSP(Label Switched Path)를 나타내는 지정자로 사용되며, LSR(Label Switch-ing Router)사이에 국한된 의미를 가진다. 이와 동등하게 ATM의 VPI/VCI는 양 종단간에 연결된 가상연결(VC: Virtual Connection)를 나타내는 지정자로서 사용되며, 각 노드에서 국한된 의미를 갖는다. 그러므로, MPLS의 링크계층 스위치 기술로서, 기존의 ATM의 고속 스위칭 기술을 사용하여, ATM기반MPLS 시스템을 쉽게 구성할 수 있다. ATM기반 MPLS시스템은 크게 ATM 망 내의 LSR 과 ATM 망과의 경계에 존재하는 LER(Label Edge Router)로 구성된다.
LSR은 ATM 교환 기능을 이용하여 고정길이의 레이블(VPI/VCI)을 가진 셀에 대해서 고속으로 전송하게 되며, LER에서는 ATM의 스위칭 플랫폼을 사용하여 패킷의 분리 재결합(SAR: Segmentation and Reassembly)을 통하여 셀을 전달 및 수신한다.
이러한 ATM기반 MPLS LER시스템에서 종래의 패킷 분리/재결합 장치는 프로세서(CPU)가 개입하여 송신메모리와 수신메모리를 PCI 버스를 통해 억세스하므로, 성능이 현저하게 저하되고, 프로세서의 부담이 상당히 커져, 고속처리가 불가능한 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 안출된 것으로, 본 발명은 프로세서의 개입없이 분리 및 재결합 기능을 고속으로 처리하고, 패킷의 분리 재결합 과정 중에 IP 헤더의 추출 및 삽입 기능을 제공하는 구조 및 송신패킷메모리와 수신패킷메모리를 같이 사용하는 구조를 채택함으로써, 분리 재결합 성능을 향상시킨 IP 패킷의 분리/재결합 장치를 제공하는데 그 목적이 있다.
도1은 본 발명에 따른 분리/재결합 장치의 블록 구성도.
도2는 본 발명에 따른 분리/재결합 장치의 동작을 설명하기 위한 도면.
도3은 종래의 분리/재결합 장치의 블록 구성도.
*도면의 주요부분에 대한 부호의 설명
11 : 재결합부 12 : 수신 메모리
13 : 분리부 14 : 송신 메모리
15 : 제어메모리제어부 16 : 패킷메모리제어부
17 : 수신제어메모리 18 : 송신제어메모리
19 : 패킷 메모리
상기 목적을 달성하기 위한 본 발명은, 비동기전달모드(ATM) 셀을 분리 및 재결합하는 장치에 있어서, 수신된 패킷 및 송신될 패킷을 저장하는 패킷 메모리수단; 수신된 패킷이 있음을 알리기 위한 수신지시 제어데이터를 저장하는 수신제어메모리수단; 송신할 패킷이 있음을 알리기 위한 송신명령 데이터를 저장하는 송신제어메모리수단; 상기 수신제어메모리수단 및 상기 송신제어메모리수단을 제어하는 제어메모리제어수단; 상기 패킷메모리수단을 제어하고, 룩업제어부에 수신된 패킷의 헤더정보의 갱신을 요구하여, 갱신된 패킷의 헤더정보를 상기 패킷메모리수단에 저장하는 패킷메모리제어수단; ATM 망을 통해 수신된 ATM 셀을 재결합하여, 패킷을 상기 패킷메모리제어수단을 통해 상기 패킷메모리수단에 저장하고, 상기 제어메모리제어수단을 통해 수신된 패킷이 있음을 알리는 수신지시 제어데이터를 상기 수신제어메모리수단에 기록하는 셀 재결합수단; 및 상기 제어메모리제어수단을 통해 상기 송신제어메모리수단을 폴링하여, 송신명령 데이터가 존재하면, 그에 대응되는 송신 패킷을 상기 패킷메모리제어수단을 통해 상기 패킷메모리수단으로부터 읽어 ATM 셀로 분리하여 전송하는 셀 분리수단을 포함하되, 상기 제어메모리제어수단은, 상기 수신제어메모리수단을 폴링하여, 수신지시 제어데이터가 존재하면, 헤더의 갱신에 필요한 정보를 상기 패킷메모리제어수단으로 전달하고, 상기 패킷메모리제어수단으로부터 송신될 패킷에 대한 정보를 수신하면, 송신명령 데이터를 생성하여 상기 송신제어메모리수단에 기록하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.
본 발명에 따른 분리/재결합 장치는 ATM기반 MPLS LER시스템에서 패킷의 분리 재결합 과정 중에 IP 헤더의 추출 및 삽입 기능을 제공함으로써, MPLS LER에서 성능의 중요한 요인이 되는 IP 패킷 헤더에 대한 룩업(lookup) 기능과 분리 재결합기능과의 연동 문제를 해결하였다. 또한, 정상상태에서 프로세서(CPU)의 개입없이 분리 및 재결합 기능을 처리하도록 하드웨어로 구현하고, 송신 및 수신 패킷 메모리를 하나로 통합하여 관리 및 사용함으로써, 전체 분리/재결합 장치의 성능 향상을 도모하였다.
도1은 본 발명에 따른 IP 패킷의 분리/재결합 장치의 블록 구성도이다.
본 발명에 따른 분리/재결합 장치는 도1과 같이 수신 셀을 재결합하여 ATM적응계층(AAL)-5 형태로 만드는 재결합부(11), 상기 재결합부(11)가 일시적으로 데이터를 처리하기 위해 사용하는 수신 메모리(12), AAL-5 형태의 패킷을 다시 ATM셀로 분리하여 전달하는 분리부(13), 상기 분리부(13)가 일시적으로 데이터를 처리하기 위해 사용하는 송신 메모리(14), 재결합부(11)와 분리부(13)의 제어 데이터를 각각 수신 제어메모리(17)와 송신 제어메모리(18)에 읽고/쓰기를 제어해 주는 제어메모리 제어부(15), 송/수신 패킷의 데이터를 패킷 메모리(19)에 읽고/쓰기를 할 수 있도록 하고, IP 헤더를 갱신하는 기능을 수행하는 패킷메모리 제어부(16), 통합된 하나의 송/수신 패킷 데이터를 저장하는 패킷 메모리(19)를 구비한다. 본 발명에서 재결합부(11)와 분리부(13)는 상용칩을 이용해 구현된다.
본 발명에 따른 분리/재결합 장치를 사용자 및 제어 데이터의 흐름에 따라 도2를 참조하여 설명하면 다음과 같다.
먼저, 도면에서 ①의 과정을 설명하면, 스위치 인터페이스(21)를 통하여 ATM 셀 형태로 입력되는 IP 패킷을 재결합부(11)에서는 AAL-5 형태로 재결합하여 패킷메모리제어부(16)로 전달하고, 패킷메모리제어부(16)에서는 패킷메모리(19)에 IP 패킷을 저장한다. ②의 과정을 살펴보면, 재결합부(11)는 그런 다음, IP 패킷이 도착했음을 알려주기 위하여 제어메모리제어부(15)를 통하여 수신 패킷이 도착했음을 알리는 수신지시 제어신호를 수신제어메모리(17)에 전달한다. ③ 제어메모리제어부(15)에서는 수신지시 제어신호가 수신제어메모리(17)에 있는가를 폴링을 통하여 수시로 확인한 후, 수신지시 제어신호를 읽어 IP 패킷 헤더를 갱신하는데 필요한 정보인 수신 IP 패킷의 시작번지, 전체 길이, 인캡슐레이션(encapsulation)의 종류를 확인하여 패킷메모리제어부(16)에 전달한다. ④ 패킷메모리제어부(16)에서는 제어메모리제어부(15)로부터 수신한 패킷정보를 바탕으로 수신 패킷의 IP 헤더와 인캡슐레이션 헤더를 패킷메모리(19)로부터 읽어서 IP 헤더 룩업제어부(23)에 전달한다. ⑤ IP 헤더 룩업제어부(23)에서는 수신 IP 헤더와 인캡슐레이션 헤더를 룩업 테이블(24)을 통하여 갱신한 후, 패킷메모리제어부(16)에 전달하면, 패킷메모리제어부(16)에서는 갱신된 IP 헤더와 인캡슐레이션 헤더를 패킷메모리(19)에 중복하여 저장하여 송신 패킷을 생성한다. ⑥ 패킷메모리제어부(16)에서는 이 송신 패킷에 대한 정보 즉, 패킷 시작번지, 패킷 길이, 패킷 레이블을 제어메모리제어부(15)에 전달하면, 제어메모리제어부(15)에서는 이 정보를 가지고 송신 패킷이 있음을 알리는 송신명령신호를 생성하여 송신제어메모리(18)에 기록한다. ⑦ 분리부(13)에서는 제어메모리제어부(15)를 통하여 송신제어메모리(17)를 폴링하여 송신명령신호가 있는지를 확인한 후, 송신명령신호가 있으면 송신제어메모리(18)에서 송신 패킷에 대한 정보를 가진 송신명령을 읽는다. ⑧ 분리부(13)는 이 송신명령을 기준으로 하여 패킷메모리(19)에 있는 송신패킷을 패킷메모리제어부(16)를 통하여 읽어 온 후, AAL-5 형태로 만들어 ATM 셀로 분리(Segmentaion)하여 스위치 인터페이스(21)를 통해 송신한다.
도3은 종래의 분리/재결합 장치의 블록 구성도이다. 도2와 비교하여 보면, 패킷메모리제어부(37)(39)가 송/수신으로 분리되어 있고, 패킷메모리(38)(40)도 송/수신으로 분리되어 있다. 또한, 프로세서(52)가 개입하여 송신메모리와 수신메모리를 PCI 버스를 통하여 액세스하므로 성능이 현저하게 저하된다. 또한 도시되어 있지 않지만, 제어메모리제어부(35)를 통하여 수신지시 제어신호와 송신명령신호를 프로세서에서 읽어서 처리하도록 되어 있어, 프로세서의 부담이 상당이 커져, 622 Mbps의 상용 칩을 사용하더라도 622Mbps의 성능을 기대하기가 어렵다. 그러나, 본 발명에 따른 고속의 분리/재결합 장치는 프로세서에서 처리하도록 되어 있는 수신지시 제어신호와 송신명령신호를 하드웨어로 제어메모리제어부(도1의 15)에서 처리하도록 구현하여, 프로세서의 부담을 줄이고 고속 처리를 가능하도록 하였다.
한편, 제어메모리제어부(도1의 15)에서 수신 패킷의 정보를 알려주는 수신지시 제어데이터의 처리 방법을 살펴보면 다음과 같다. 수신지시 제어데이터는 총 16바이트로 구성되어, 하나의 엔트리를 만들고, 16개의 엔트리(entry)가 모여 하나의 그룹을 형성한다. 수신지시 제어데이터의 처리는 이 그룹단위로 수행된다. 재결합부(11)에서는 수신 패킷이 도착하였음을 알리는 수신지시 제어데이터를 기록하기 위하여, 먼저 이전의 수신지시 제어데이터를 읽어 갔는지를 확인하기 위해, 그룹의 첫번째 수신지시 제어데이터의 6번째 하프워드(Halfword)자리에 있는 채널식별자(Channel_ID)가 0x0000인지 확인한다. 이 채널식별자(Channel_ID)가 0x0000 이면 수신지시 제어데이터를 읽어 갔다는 것을 의미하며, 이 자리에 수신지시 제어데이터를 기록할 수 있다. 한편, 첫번째 기록 시에는 폴링을 하지 않는다. 재결합부(11)는 수신지시 엔트리를 제어메모리의 수신지시 큐(Queue)에 기록한다. 그리고, 제어메모리제어부(15)는 제어메모리의 수신지시 큐에 수신지시 제어데이터가 있는지 없는지를 폴링한다. 여기서, 채널식별자(Channel_ID) 값이 0x0000이 아니면, 수신지시 제어데이터가 있는 것으로 판단한다. 수신지시 제어데이터가 있는 경우 제어메모리에서 수신지시 제어데이터를 읽는다. 한 그룹(16개의 수신지시 엔트리)의 수신지시 제어데이터를 모두 읽은 후, 이 버퍼를 해제하기 위하여(재결합부가 수신지시 제어데이터를 을 다시 기록할 수 있도록 하기 위해) 그룹의 첫번째 수신지시 제어데이터의 채널식별자(Channel_ID)를 0x0000으로 기록한다.
한편, 제어메모리제어부에서 송신 패킷의 정보를 알려주는 송신명령 데이터의 처리 과정을 살펴본다. 송신명령 데이터 역시 총 16바이트로 구성되어 하나의 엔트리를 만들고, 16개의 엔트리가 모여 하나의 그룹을 형성한다. 송신명령 데이터도 수신지시 제어데이터와 마찬가지로 그룹단위로 처리한다. 제어메모리제어부(15)에서는 첫 번째 송신명령 데이터를 기록할 때를 제외하고는, 전에 기록한 송신 명령 데이터를 분리부(13)에서 읽어 갔는지, 즉 기록하려고 하는위치의 버퍼를 사용할 수 있는지를 파악하기 위하여 그룹의 첫번째 송신명령 데이터의 두번째 하프워드(halfword)가 0xFFFF인가를 확인한다. 그리고, 제어메모리제어부(15)는 첫번째 송신명령 데이터를 기록하기 전에 나머지 15개의 송신명령 위치의 두번째 하프워드(halfword)에 0xFFFF를 기록한다. 제어메모리제어부(15)는 송신명령 데이터를 기록한다. 분리부(13)는 제어메모리의 송신명령 큐에서 송신명령 데이터가 있는가를 폴링하여, 송신명령 데이터가 있으면(송신명령 위치의 두번째 하프워드(halfword)가 0xFFFF가 아니면 송신명령 데이터가 있음), 송신명령 데이터를 읽어서 처리한다. 16개의 송신명령 데이터를 다 읽어서 처리한 후에는 이 버퍼를 해제하기 위하여 그룹의 첫번째 송신명령의 두번째 하프워드(halfword)에 0xFFFF를 기록한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명에 의하면, ATM기반 MPLS LER시스템에서 패킷의 분리 재결합 시, 정상상태에서 프로세서의 개입없이 제어데이타를 하드웨어적으로 처리함으로써, 고속으로 IP 패킷의 분리 및 재결합 기능을 수행할 수 있고, 패킷의 분리 재결합 과정 중에 IP 헤더의 추출 및 삽입 기능을 제공하는 구조 및송신패킷메모리와 수신패킷메모리를 같이 사용하는 구조를 채택함으로써, 전체 분리/재결합 장치의 성능을 향상시킬 수 있다.

Claims (5)

  1. 비동기전달모드(ATM) 셀을 분리 및 재결합하는 장치에 있어서,
    수신된 패킷 및 송신될 패킷을 저장하는 패킷 메모리수단;
    수신된 패킷이 있음을 알리기 위한 수신지시 제어데이터를 저장하는 수신제어메모리수단;
    송신할 패킷이 있음을 알리기 위한 송신명령 데이터를 저장하는 송신제어메모리수단;
    상기 수신제어메모리수단 및 상기 송신제어메모리수단을 제어하는 제어메모리제어수단;
    상기 패킷메모리수단을 제어하고, 룩업제어수단에 수신된 패킷의 헤더정보의 갱신을 요구하여, 갱신된 패킷의 헤더정보를 상기 패킷메모리수단에 저장하는 패킷메모리제어수단;
    ATM 망을 통해 수신된 ATM 셀을 재결합하여, 패킷을 상기 패킷메모리제어수단을 통해 상기 패킷메모리수단에 저장하고, 상기 제어메모리제어수단을 통해 수신된 패킷이 있음을 알리는 수신지시 제어데이터를 상기 수신제어메모리수단에 기록하는 셀 재결합수단; 및
    상기 제어메모리제어수단을 통해 상기 송신제어메모리수단을 폴링하여, 송신명령 데이터가 존재하면, 그에 대응되는 송신 패킷을 상기 패킷메모리제어수단을 통해 상기 패킷메모리수단으로부터 읽어 ATM 셀로 분리하여 전송하는 셀 분리수단을 포함하되,
    상기 제어메모리제어수단은, 상기 수신제어메모리수단을 폴링하여, 수신지시 제어데이터가 존재하면, 헤더의 갱신에 필요한 정보를 상기 패킷메모리제어수단으로 전달하고, 상기 패킷메모리제어수단으로부터 송신될 패킷에 대한 정보를 수신하면, 송신명령 데이터를 생성하여 상기 송신제어메모리수단에 기록하는 것을 특징으로 하는 패킷의 분리/재결합 장치.
  2. 제 1 항에 있어서,
    상기 제어메모리제어수단에서 상기 패킷메모리제어수단으로 전달되는 헤더의 갱신에 필요한 정보는, 수신된 패킷의 시작번지, 전체 길이, 인캡슐레이션의 종류를 포함하는 것을 특징으로 하는 패킷의 분리/재결합 장치.
  3. 제 1 항에 있어서,
    상기 패킷메모리제어수단은, 상기 룩업제어수단에 의해 갱신된 패킷의 헤더와 인캡슐레이션 헤더를 상기 패킷메모리수단에 중복 저장하여 송신 패킷을 생성한 다음, 송신 패킷이 있음을 상기 제어메모리제어수단으로 알리는 것을 특징으로 하는 패킷의 분리/재결합 장치.
  4. 제 3 항에 있어서,
    상기 패킷메모리제어수단으로부터 상기 제어메모리제어수단으로 전달되는 송신 패킷이 있음을 알리는 신호는 송신될 패킷의 시작번지, 패킷 길이, 패킷 레이블을 포함하는 것을 특징으로 하는 패킷의 분리/재결합 장치.
  5. 제 1 항에 있어서,
    상기 수신제어메모리수단 및 송신제어메모리수단에 각각 저장되는 수신지시 제어데이터 및 송신명령 데이터는 16바이트로 구성되어 하나의 엔트리를 구성하고, 16개의 엔트리가 모여 하나의 그룹을 형성하며, 데이터의 처리는 상기 그룹단위로 이루어지는 것을 특징으로 하는 패킷의 분리/재결합 장치.
KR1019990061937A 1999-12-24 1999-12-24 인터넷프로토콜 패킷의 분리/재결합 장치 Ceased KR20010063836A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990061937A KR20010063836A (ko) 1999-12-24 1999-12-24 인터넷프로토콜 패킷의 분리/재결합 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990061937A KR20010063836A (ko) 1999-12-24 1999-12-24 인터넷프로토콜 패킷의 분리/재결합 장치

Publications (1)

Publication Number Publication Date
KR20010063836A true KR20010063836A (ko) 2001-07-09

Family

ID=19629497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990061937A Ceased KR20010063836A (ko) 1999-12-24 1999-12-24 인터넷프로토콜 패킷의 분리/재결합 장치

Country Status (1)

Country Link
KR (1) KR20010063836A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020025427A (ko) * 2000-09-29 2002-04-04 정덕량 아이피 패킷 포워딩 장치 및 그 방법
WO2010129961A3 (en) * 2009-05-08 2011-03-03 Sable Networks, Inc Method and apparatus for controlling data communication sessions
CN117955940A (zh) * 2023-12-14 2024-04-30 天翼云科技有限公司 一种ip分片报文快速重组的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396490A (en) * 1992-03-23 1995-03-07 Motorola, Inc. Packet reassembly method and apparatus
JPH08288952A (ja) * 1995-04-17 1996-11-01 Nippon Telegr & Teleph Corp <Ntt> パケット中継方法及び装置
JPH09205439A (ja) * 1996-01-26 1997-08-05 Hitachi Ltd Ａｔｍコントローラおよび、ａｔｍ通信制御装置
KR19980062358U (ko) * 1997-04-01 1998-11-16 김영환 비동기전송방식(atm) 교환기의 어댑터 장치
JPH1155271A (ja) * 1997-07-31 1999-02-26 Nec Miyagi Ltd Ａａｌ５パケットループバック機能を有する通信装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396490A (en) * 1992-03-23 1995-03-07 Motorola, Inc. Packet reassembly method and apparatus
JPH08288952A (ja) * 1995-04-17 1996-11-01 Nippon Telegr & Teleph Corp <Ntt> パケット中継方法及び装置
JPH09205439A (ja) * 1996-01-26 1997-08-05 Hitachi Ltd Ａｔｍコントローラおよび、ａｔｍ通信制御装置
KR19980062358U (ko) * 1997-04-01 1998-11-16 김영환 비동기전송방식(atm) 교환기의 어댑터 장치
JPH1155271A (ja) * 1997-07-31 1999-02-26 Nec Miyagi Ltd Ａａｌ５パケットループバック機能を有する通信装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020025427A (ko) * 2000-09-29 2002-04-04 정덕량 아이피 패킷 포워딩 장치 및 그 방법
WO2010129961A3 (en) * 2009-05-08 2011-03-03 Sable Networks, Inc Method and apparatus for controlling data communication sessions
CN117955940A (zh) * 2023-12-14 2024-04-30 天翼云科技有限公司 一种ip分片报文快速重组的方法

Similar Documents

Publication Publication Date Title
EP1131923B1 (en) Multi-protocol conversion assistance method and system for a network accelerator
US7463650B2 (en) Method and apparatus for segmentation and reassembly of data packets in a communication switch
US6137798A (en) Connectionless network for routing cells with connectionless address, VPI and packet-identifying VCI
US6728249B2 (en) System and method for performing cut-through forwarding in an ATM network supporting LAN emulation
US6147999A (en) ATM switch capable of routing IP packet
US5511076A (en) Method and apparatus to efficiently reuse virtual connections by means of chaser packets
US6711167B1 (en) ATM communication apparatus controlling method, ATM communication apparatus and recording medium therefor
KR20010063836A (ko) 인터넷프로토콜 패킷의 분리/재결합 장치
US5999515A (en) Method and apparatus for shaping processing in which discard of ATM cell effectively performed
CA2266390A1 (en) Packet routing in a telecommunications network
US7356035B1 (en) System and method for AAL5 enhanced encapsulation
KR100384996B1 (ko) 비동기 전송모드 셀 스위칭 기능을 이용한 패킷 교환기 구조 및 그 처리방법
JP2005516476A (ja) 可変ビットレートリアルタイムサービス用のａｔｍアダプテーションレイヤ２の実装方法
KR100340039B1 (ko) 멀티프로토콜 레이블 스위칭 망의 에지 라우터에서의분리/재결합 패킷 메모리 제어장치
EP0941592B1 (en) Routing of packets in a telecommunications system
JP3597132B2 (ja) Ａｄｓｌアクセスシステム及びそれに用いるａｄｓｌアクセス方法
KR100317784B1 (ko) 에이티엠교환시스템의셀처리장치및방법
JP2000286849A (ja) パケット送信装置
KR100284043B1 (ko) 프레임 릴레이와 비동기식 전송 모드간의 상호 접속 기능수행 방법
KR100364520B1 (ko) 비동기 전송 모드망에서 비동기 전송 모드 적응계층타입-1 프로토콜 데이터 유니트의 처리 방법
JPH10336184A (ja) Ａｔｍにおけるパケット情報転送装置
JPH10327175A (ja) スイッチ及びスイッチング方法
CN100544497C (zh) 一种从单传输资源到多单板进行信息传输的方法
KR960015603B1 (ko) 개별버퍼 방식의 에이.에이.엘.(aal) 타입 5 공통 부분 수렴 부계층 수신부 및 재조립 회로
KR0131855B1 (ko) 연상기억장치를 이용한 비동기 전달모드 셀 라우팅 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19991224

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20011226

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20020312

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20011226

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I