KR20040010026A

KR20040010026A - 전계방출형 화상표시장치

Info

Publication number: KR20040010026A
Application number: KR1020020070978A
Authority: KR
Inventors: 사가와마사카즈; 스즈키무츠미; 쿠스노키토시아키
Original assignee: 가부시키가이샤 히타치세이사쿠쇼
Priority date: 2002-07-25
Filing date: 2002-11-15
Publication date: 2004-01-31
Also published as: US20040017160A1; US20060038768A1; US6975075B2; US20050094429A1; US6873115B2

Abstract

선(線) 순차 구동방식으로 화상표시를 행하는 핫 일렉트론형 전자원을 가지는 화상표시장치에 있어서, 주사선에 따른 휘도 불균일 발생을 방지한다.

핫 일렉트론형 전자원의 상부전극 급전배선을 주사선으로 하고, 하부전극을 신호선으로 한다. 상부전극 급전배선은 하부전극보다도 시트저항이 낮다. 이것에 의해, 주사선의 배선 시트저항을 수 mΩ/□까지 저감 가능하게 되며, 핫 일렉트론형 전자원을 이용하여 40인치의 대화면 FED를 구성해도, 주사선에 생기는 전압강하량을 허용범위 이하로 억제하는 것이 가능하게 되며, 휘도 불균일이 없는 고품질인 화상을 얻을 수 있다.

Description

전계방출형 화상표시장치{FIELD EMISSION DISPLAY}

본 발명은, 냉음극 전자원을 이용한 화상표시장치에 관한 것으로, 특히 핫일렉트론형 전자원을 이용한 자발광형 플래트 패널 디스플레이에 적합한 화상표시장치에 관한 것이다.

미소하게 집적 가능한 냉음극 전자원을 이용하는 화상표시장치(디스플레이)는, FED(Field Emission Display)라고 불린다. 냉음극 전자원에는 전계방출형 전자원과 핫 일렉트론형 전자원으로 크게 구별되며, 전자에는 스핀트형 전자원, 표면전도형 전자원, 카본나노튜브형 전자원이 속하고, 후자에는 금속-절연체-금속을 적층한 MIM(Metal-Insulator-Metal)형 전자원, 금속-절연체-반도체전극을 적층한 MIS(Metal-Insulator-Semiconductor)형 전자원이 포함된다.

MIM형 전자원에 대해서는, 예컨대 특개평 10-153979호 공보에 개시되어 있다. MIM형 전자원의 구조와 동작원리를 모식적으로 나타낸 도1과 도2를 이용하여 설명한다.

상부전극(13)과 하부전극(11)과의 사이에 구동전압(Vd)을 인가하여, 절연층(12) 내의 전계를 1 ~ 10㎹/㎝ 정도로 하면, 하부전극(11) 중의 페르미 준위 근방의 전자는 터널현상에 의해 장벽을 투과하고, 절연층(터널절연막)(12), 상부전극(13)의 전도대에 주입되어 핫 일렉트론이 된다. 이들 핫 일렉트론 중, 상부전극(13)의 일함수(φ) 이상의 에너지를 가지고 전극표면에 도달한 것이 진공(20) 중에 방출된다. 또한, 도1중의 14는 보호절연층, 15는 상부전극 급전배선 하층, 16은 상부전극 급전배선, 17은 층간절연막 이다.

FED에서 화상표시를 행하는 경우 선(線) 순차 구동방식이라 불리는 구동방법이 표준적으로 채용되어 있다. 이것은 매초 60매(프레임)의 정지화상을 표시할 때, 각 프레임에서의 표시를 주사선(수평방향)마다 행하는 방식이다. 따라서 동일 주사선 상에 있는 신호선의 수에 대응하는 냉음극 전자원은 모두 동시에 동작하게 된다.

동작시 주사선에는, 서브픽셀에 포함되는 냉음극 전자원이 소비하는 전류에, 모든 신호선수와 색수3(RGB)을 곱한 전류가 흐른다. 이 주사선 전류는 배선저항에 의해 주사선에 따른 전압강하를 초래하므로, 냉음극 전자원의 균일한 동작을 방해하게 된다.

전압강하의 대소는, 냉음극 전자원의 방식에 따라 다르다, 예컨대 전계방출형 전자원의 스핀트형 전자원에서는, 전자원 전류의 거의 100% 가까이가 진공에 방출되어 애노드(형광면)에 도달하므로, 게이트선(주사선)에 흐르는 전류는 극히 작으며 전압강하의 영향은 적다.

이것에 비해, 같은 전계방출형이라도 표면 전도형 전자원이나, 핫 일렉트론형인 MIM형 및 MIS형 전자원에서는, 기껏 수%의 전자원 전류가 애노드에 도달할 뿐, 대부분은 무효전류로서 게이트선(주사선)에 흘러든다. 따라서 같은 애노드 전류로 비교하면, 이들 전류원은 스핀트형에 비해 전압강하에 의한 영향을 받기 쉽다.

본 발명자들은, MIM형 원자원의 연구개발에 종사하며, 수 종류의 FED를 설계, 시험제작하고, 화상표시의 검증을 행하여 왔다. 이들 FED에서는 통상 주사선을 하부전극(11)으로 선택해 왔다.

이것은 핫 일렉트론형 전자원에서는 상부전극(13)의 막두께는 핫 일렉트론의 산란을 적게 하기 위해서 수 ㎚정도로 상당히 얇게 하지 않으면 안되고, 필연적으로 시트저항이 100Ω/□ 이상으로 높게 되므로, 주사선으로 하기에는 적당하지 않았기 때문이다.

한편, 하부전극(11)은 당초부터 막두께 300㎚의 알루미늄막으로 구성하고, 주사선 피치는 신호선 피치의 3배 정도로 여유가 있으므로 선폭을 충분하게 취함으로써, 시트전항을 100mΩ/□으로 억제하는 것이 용이하였다. 이 때문에 하부전극(11)을 주사선으로 하는 것은 극히 자연적인 선택이었다.

그런데 이 구성에서는, 화면 사이즈의 대형화에 따라 현저하게 되는 전압강하를 억제하는 것이 곤란하다는 것이 차츰 명백하게 되었다.

FED에서는, 소정의 휘도를 얻기 위해 필요한, 주사선 전류(Is)는 다음 식(1)으로 나타낸다.

Is = Je × S/α...(1)

단, Je : 소정의 휘도를 얻기 위한 애노드 전류밀도, S : 표시화면의 면적, α : 에미터 전류에 점유하는 애노드 전류의 비율(전자방출효율이라고도 부른다).

이것에 의해, 주사선의 양단에 생기는 전압강하량(Vdrop)은 이하의 식(2)으로 나타낸다.

Vdrop = 1/2 × Id × Rs × (L/W)...(2)

단, Id : 구동전류, Rs : 주사선의 시트전항, L : 표시화면의 장변길이, W : 주사선의 선폭.

여기서 만약 해상도를 일정하게 유지한 채, 화면 사이즈를 크게 해 가는 것을 상정했을 경우, 전압강하량(Vdrop)은 Rs × S/α에 비례하여 증가하는 것을 알수 있었다.

이것을 억제하기 위해서는,

(1) 전자방출계수를 높인다. → 상부전극(13)의 두께를 얇게 하면 좋지만, 하한에 한계가 있어 비례축소는 할 수 없다.

(2) 시트전항(Rs)을 낮춘다. → 전극의 두께를 증가시킴과 동시에, 저항율을 낮춘다. 그러나 하기 (a) ~ (c)의 이유에 의해 개선을 기대할 수 없다.

(a) 터널절연막(12)은 양극산화 알루미나로 할 필요 때문에, 다른 재료로의 변경은 불가능하다.

(b) 성막조건의 변경(예컨대 기판온도의 고온화)에 의해 알루미늄의 저항을 낮추는 것은 가능하지만, 막 표면의 평활성을 나쁘게 하여, 터널절연막의 신뢰성을 떨어뜨린다.

(c) 막두께를 증가시키면 알루미늄 배선은 열처리 공정에서 힐럭(hillock)이나 보이드를 발생하기 쉽게 된다. 터널절연막을 파손시키지 않기 위해서는 전극의 표면 평활성을 유지하는 것이 불가결하다.

이상의 관점에서, MIM형 전자원이 40인치 등급의 대화면 디스플레이에 대응하기 위해서는 시트저항을 스케일링 가능한 주사선을 부여하는 것이 불가결하다.

따라서, 본 발명의 목적은, 상기 과제를 해결하는데 있으며, 핫 일렉트론형 전자원을 이용한 화상표시장치에 있어서, 주사선에 생기는 전압강하량을 허용범위이하로 억제함으로써, 화면 사이즈를 크게 해도 휘도 불균일이 없는 고품질의 화상을 얻을 수 있는 화상표시장치를 제공하는데 있다.

도1은 MIM형 전자원의 구조를 나타내는 도면,

도2는 MIM형 전자원의 동작원리를 나타내는 도면,

도3의 A, B, C는 본 발명의 MIM형 전자원의 제법을 나타내는 도면,

도4의 A, B, C는 본 발명의 MIM형 전자원의 제법을 나타내는 도면,

도5의 A, B, C는 본 발명의 MIM형 전자원의 제법을 나타내는 도면,

도6의 A, B, C는 본 발명의 MIM형 전자원의 제법을 나타내는 도면,

도7의 A, B, C는 본 발명의 MIM형 전자원의 제법을 나타내는 도면,

도8의 A, B, C는 본 발명의 MIM형 전자원의 제법을 나타내는 도면,

도9의 A, B, C는 본 발명의 MIM형 전자원의 제법을 나타내는 도면,

도10의 A, B, C는 본 발명의 MIM형 전자원의 제법을 나타내는 도면,

도11의 A, B, C는 본 발명의 MIM형 전자원의 제법을 나타내는 도면,

도12의 A, B, C는 본 발명의 MIM형 전자원의 제법을 나타내는 도면,

도13의 A, B, C는 본 발명의 MIM형 전자원의 제법을 나타내는 도면,

도14의 A, B, C는 본 발명의 MIM형 전자원의 제법을 나타내는 도면,

도15의 A, B, C는 본 발명의 MIM형 전자원의 제법을 나타내는 도면,

도16의 A, B, C는 본 발명의 MIM형 전자원의 제법을 나타내는 도면,

도17의 A, B, C는 본 발명의 MIM형 전자원의 제법을 나타내는 도면,

도18의 A, B, C는 본 발명의 MIM형 전자원의 제법을 나타내는 도면,

도19의 A, B, C는 본 발명의 MIM형 전자원의 제법을 나타내는 도면,

도20의 A, B, C는 본 발명의 MIM형 전자원의 제법을 나타내는 도면,

도21의 A, B, C는 본 발명의 MIM형 전자원의 제법을 나타내는 도면,

도22의 A, B, C는 본 발명의 MIM형 전자원의 제법을 나타내는 도면,

도23의 A, B, C는 본 발명의 MIM형 전자원의 제법을 나타내는 도면,

도24의 A, B, C는 본 발명의 MIM형 전자원의 제법을 나타내는 도면,

도25의 A, B, C는 본 발명의 MIM형 전자원의 제법을 나타내는 도면,

도26의 A, B, C는 본 발명의 MIM형 전자원의 제법을 나타내는 도면,

도27의 A, B, C는 본 발명의 MIM형 전자원의 제법을 나타내는 도면,

도28의 A, B, C는 본 발명의 MIM형 전자원의 제법을 나타내는 도면,

도29의 A, B, C는 본 발명의 MIM형 전자원의 제법을 나타내는 도면,

도30의 A, B, C는 본 발명의 MIM형 전자원의 제법을 나타내는 도면,

도31의 A, B, C는 본 발명의 MIM형 전자원의 제법을 나타내는 도면,

도32의 A, B, C는 본 발명의 MIM형 전자원의 제법을 나타내는 도면,

도33의 A, B, C는 본 발명의 MIM형 전자원의 제법을 나타내는 도면,

도34의 A, B, C는 본 발명의 MIM형 전자원의 제법을 나타내는 도면,

도35의 A, B, C는 본 발명의 MIM형 전자원의 제법을 나타내는 도면,

도36의 A, B, C는 본 발명의 MIM형 전자원의 제법을 나타내는 도면,

도37의 A, B, C는 본 발명의 MIM형 전자원의 제법을 나타내는 도면,

도38의 A, B, C는 본 발명의 MIM형 전자원을 이용한 표시장치의 제법을 나타내는 도면,

도39의 A, B, C는 본 발명의 MIM형 전자원을 이용한 표시장치의 제법을 나타내는 도면,

도40의 A, B는 본 발명의 MIM형 전자원을 이용한 표시장치의 제법을 나타내는 도면,

도41은 본 발명을 이용한 표시장치에서의 구동회로로의 결선을 나타낸 도면,

도42는 본 발명의 표시장치에서의 구동전압파형을 나타낸 도면이다.

(부호의 설명)

10기판

11하부전극

12터널절연층

13상부전극

14보호절연층

15상부전극 급전배선 하층

16,16'상부전극 급전배선 상층

16"상부전극 급전배선

17층간절연막

17a층간절연막 하층

17b층간절연막 상층

18전자방출부

18a개구창

19레지스트

20진공

30스페이서

40신호선 구동회로

50주사선 구동회로

60고전압 발생회로

110면판

111적색 형광체

112녹색 형광체

113청색 형광체

114메탈백

115프리트(frit) 유리

116프레임 유리

상기 목적을 달성하기 위해서 본 발명자들은 이런 종류의 핫 일렉트론형 전자원을 이용한 화상표시장치에 대해서 여러가지 실험 검토한 바, MIM형 전자원에서의 상부전극 급전배선을 주사선으로, 하부전극을 신호선으로 하여, 선 순차 구동방식에 의해 화상표시하는 구성으로 하면 좋은 것, 또, 상부전극 급전배선은 전압강하량(Vdrop)을 허용범위(예컨대, 0.5V 이하)내에 들게 하기 위해, 막두께, 저효율(재질), 성막방법을 변경하고, 시트저항을 저감하면 좋다는 식견을 얻었다.

본 발명은, 이러한 식견에 의거하여 이루어진 것으로, 하기에 나타내는 발명의 실시형태에서 본 발명의 특징을 설명한다.

(발명의 실시형태)

상기 목적을 달성하는 제1발명은, 기판상에 하부전극과, 절연박막으로 이루어지는 전자 가속층과, 상부전극을 순차 적층한 구조를 가지는 핫 일렉트론형 전자원으로서, 상기 상부전극에 플러스 극성의 전압을 인가했을 때에, 상기 상부전극 표면에서 전자를 방출하는 복수개의 전자원 소자가 매트릭스 형상으로 배열되며, 상기 복수개의 전자원 소자 중, 행방향 혹은 열방향의 전자원 소자의 하부전극에 구동전압을 인가하는 복수의 제1전극과, 상기 복수개의 전자원 소자 중, 열방향 혹은 행방향의 전자원 소자의 상부전극에 구동전압을 인가하는 상기 제1전극보다도 시트전항이 낮은 복수의 제2전극을 가지는 제1기판(전자원 기판)과,

프레임 부재 및 지주(支柱)부재와,

형광체층을 가지는 제2기판(표시측 기판)을 구비하고, 또 상기 제1기판, 상기 프레임 부재 및 상기 제2기판으로 둘러싸인 공간이 진공 분위기로 유지되는 표시소자를 구비한 화상표시장치로서,

상기 제1전극을 신호선, 상기 제2전극을 주사선으로 하여, 선 순차 구동방식에 의해 화상정보를 표시하는 것을 특징으로 한다.

상기 목적을 달성하는 제2발명은, 상기 핫 일렉트론형 전자원을 구성하는 상기 제2전극이, 상기 제1전극보다도 시트저항이 낮은 금속막을 포함하는 상부전극 급전배선 상층과, 상기 상부전극에 전기적으로 접속을 행하는 상부전극 급전배선 하층과의 적층막으로 구성되는 다층배선 구조체로 이루어지는 것을 특징으로 한다.

상기 목적을 달성하는 제3발명은, 상기 핫 일렉트론형 전자원을 구성하는 상기 제2전극이 상기 제1전극보다도 시트저항이 낮은 금속막으로 이루어지며, 게다가 그 단부가 상부전극과 전기적으로 접속을 행하기 위해 경사구조를 하고 있는 것을 특징으로 한다.

상기 목적을 달성하는 제4발명은, 상기 하부전극을 Al 혹은 예컨대 Al-Nd와 같은 Al합금, 절연박막으로 이루어지는 전자 가속층을 상기 하부전극의 표층부를 양극산화한 절연박막, 상기 상부전극을 예컨대 Ir, Pt, Au 등의 귀금속, 상기 상부전극 급전배선 하층을 예컨대 Ti, Zr, Hf,V, Nb, Ta, Cr, Mo, W 혹은 이들 합금으로 이루어지는 고융점 금속, 상부전극 급전배선 상층을 상기 상부전극 급전배선 하층보다 막두께가 두꺼운 예컨대 Al 혹은 Al합금, 또는 Al 혹은 Al합금보다 저항율이 낮은 Au, Ag, Ni, Cu 혹은 이들 합금으로 구성한 것을 특징으로 한다.

(실시예)

이하, 도면에 따라 본 발명의 실시예를 구체적으로 설명한다.

<실시예 1>

본 발명의 제1실시예로서 MIM형 전자원의 제법을 나타내는 도3 ~ 도12를 이용하여 설명한다. 이 제법에 의해 최종적으로 얻어지는 MIM형 전자원의 구조를 후술하는 도12에 나타내는 바와 같이, 여기서는, 상부전극(13)이 상부전극 급전배선 하층(15)에 전기적으로 접속하고, 이 상부전극 급전배선 하층(15)이 하부전극(11)보다도 두꺼운 알루미늄 혹은 알루미늄 합금으로 이루어지는 상부전극 급전배선 상층(16)에 의해 배접되어 있는 경우의 제조방법을 개시한다.

먼저, 도3에 나타내는 바와 같이, 유리 등의 절연성의 기판(10)상에 하부전극(11)용의 금속막을 성막한다. 또한, 도3의 A는 평면도, B는 A-A'단면도, C는 B-B'단면도를 나타낸다. 하부전극 재료로서는 Al이나 Al합금을 이용한다. 여기서는, Nd를 2원자량% 도프한 Al-Nd합금을 이용했다. 성막에는 예컨대 스퍼터링법을 이용한다. 막두께는 300㎚로 했다.

성막후는, 포토리소그래피공정 및 에칭공정에 의해 스트라이프 형상의 하부전극(11)을 형성한다. 에칭은 예컨대 인산, 아세트산, 질산의 혼합수용액에 의한 웨트에칭을 적용한다.

다음에, 보호절연막(14), 절연층(12)의 형성방법을 도4, 도5를 이용하여 설명한다. 또한, 도4의 A 및 도5의 A는 평면도, 도4의 B 및 도5의 B는 A-A'단면도,도4의 C 및 도5의 C는 B-B'단면도를 나타낸다.

먼저, 도4에 나타내는 바와 같이 하부전극(11) 상의 전자방출부가 되는 부분을 레지스트막(19)으로 덮고, 그 이외의 노출부분을 선택적으로 두껍게 양극산화하여, 산화막으로 이루어지는 보호절연층(14)으로 한다. 화성전압을 100V로 하면, 두께 약 136㎚의 보호절연층(14)이 형성된다.

다음에, 도5에 나타내는 바와 같이 레지스트막(19)을 제거하고, 전자방출부가 되는 나머지의 하부전극(11)의 표면을 얇게 양극산화한다. 예컨대 화성전압을 6V로 하면, 하부전극(11) 상에 두께 약 10㎚의 절연층(12)이 형성된다. 이 얇은 절연층(12)이 전자 가속층(터널절연층)이 된다.

다음에, 도6에 나타내는 바와 같이 상부전극(13)에의 급전배선이 되는 전극막(상부전극 급전배선 하층(15) 및 상부전극 급전배선 상층(16)으로 이루어지는 적층막)을 스퍼터링법으로 성막한다. 또한, 도6의 A는 평면도, B는 A-A'단면도, C는 B-B'단면도를 나타낸다.

여기서는, 적층막이 되는 상부전극 급전배선 하층(15)의 재료로서 텅스텐(W)을 상부전극 급전배선 상층(16)의 재료로서 하부전극(11)과 같은 Al-Nd합금을 이용했다.

또, 그 막두께는, 상부전극 급전배선 하층(15)은 나중에 형성하는 상부전극(13)이 상부전극 급전배선 하층(15)의 단차로 단선하지 않도록 수 10㎚ 정도로 얇게 하고, 상부전극 급전배선 상층(16)은 시트저항을 충분하게 낮추기 위해서 5㎛로 두껍게 했다(체재상 도면에는 두께를 얇게 하여 묘사했다). 더불어 성막조건을 변경하고, 기판온도를 실온보다 높게 설정함으로써, 알루미늄의 입성장을 촉구하여 저항율을 낮추었다. 이경우, 당연히 표면의 평활성은 떨어지지만, MIM형 전자원의 기능에는 어떠한 영향도 미치지 않는다.

계속해서, 도7에 나타내는 바와 같이 포토리소그래피공정 및 에칭공정에 의해 상부전극 급전배선 상층(16)을 하부전극(11)과는 직교하는 방향으로 스트라이프 형상으로 가공한다. 또한, 도7의 A는 평면도, B는 A-A'단면도, C는 B-B'단면도를 나타낸다.

이 경우, 에칭에는 예컨대 인산, 아세트산, 질산의 혼합수용액(PAN)을 사용한다. 계속해서 상부전극 급전배선 하층(15)을 동일한 레지스트 패턴을 유용하여 웨트에칭에 의해 가공한다. W의 웨트에칭에는 암모니아수와 과산화수소의 혼합수용액이 적합하다.

상부전극 급전배선(하층(15) 및 상층(16)의 적층막)의 분리가 완료한 후, 도8에 나타내는 바와 같이, 층간절연막(17)이 되는 절연막을 스퍼터에 의해 전면에 성막한다. 여기서는 SiO_X를 이용하고, 막두께는 300㎚로 했다. 또한, 도8의 A는 평면도, B는 A-A'단면도, C는 B-B'단면도를 나타낸다. 이 층간절연막(17)은 나중에 공정 상부전극을 화소마다 분리시킴과 동시에, 진공용기에 퍼올렸을 때에 지주에 가해지는 대기압에서 전자원을 보호하는 역활이 있다.

도9에 있어서, 후술하는 전자방출부(18)를 개구하기 위해, 포토리소그래피공정과 드라이 에칭공정에 의해 층간절연막(17)의 일부를 개구한다(개구창(18a)). 드라이 에칭의 가스로는 CF₄와 O₂와의 혼합가스가 적합하다. 또한, 도9의 A는 평면도, B는 A-A'단면도, C는 B-B'단면도를 나타낸다.

도10에 있어서, 층간절연막(17)을 마스크로 하여, 상술의 PAN액을 사용하여 상부전극 급전배선 상층(16)을 제거한다. 이때, 웨트에칭에 따른 사이드 에칭에 의해, "차양" 형상의 돌출부가 층간절연막(17)에 형성된다. 또한, 도10의 A는 평면도, B는 A-A'단면도, C는 B-B'단면도를 나타낸다.

도11에 있어서, 포토리소그래피공정과 웨트에칭공정에 의해 상부전극 급전배선 하층(15)의 W막의 일부를 제거하여 터널절연막(12)을 노출시킨다. W의 에칭에는 암모니아수와 과산화수소의 혼합수용액이 적합하다. 이때 유의할 점은 전자방출부에서 나중에 만들어지는 상부전극(13)과의 전기적인 접점을 확보하기 위해, 상부전극 급전배선 상층(16)에서 불거져 나오도록 상부전극 급전배선 하층(15)을 가공하는 것이다. 노출한 터널절연막(12)에는, 재차 양극산화를 시행하여, 가공에 의한 손상의 수복을 행한다. 또한, 도11의 A는 평면도, B는 A-A'단면도, C는 B-B'단면도를 나타낸다.

도12에 있어서, 노출한 터널절연막(12)을 덮고, 게다가 상부전극 급전배선 하층(15)의 주변부를 덮도록 상부전극(13)을 형성하여 전자원 기판이 완성한다.

상부전극(13)의 성막은 스퍼터로 행한다. 상부전극(13)으로서는 예컨대 Ir, Pt, Au의 적층막을 이용하고, 각각의 막두께는 수 ㎚로 한다. 성막할 때, 상부전극(13)은 전술의 "차양" 부에서 피복불량을 일으켜, 화소마다 분리된다. 이것에 의해 포토리소그래피 등에 기인하는 상부전극(13)이나 터널절연막(12)에의 손상을 회피할 수 있었다. 또한, 도12의 A는 평면도, B는 A-A'단면도, C는 B-B'단면도를 나타낸다.

이상에 의해, 본 실시예의 전자원 기판에 있어서는, 적층된 상부전극 급전배선 하층(15) 및 상층(16)을 주사선으로 하고, 하부전극(11)을 신호선으로 하는 것이며, 주사선의 시트저항 값이 10mΩ/□라는 낮은 저항치의 MIM형 전자원 기판을 얻을 수 있었다.

본 발명의 화상표시장치에 이용하는 제1기판의 일예가 이 도12에 나타낸 전자원 기판에 해당한다. 즉, 제1기판의 제1전극이 하부전극(11)에, 그리고 제2전극이 적층된 상부전극 급전배선 하층(15) 및 상층(16)에 해당한다.

<실시예2>

본 발명의 제2실시예로서 MIM형 전자원의 제법을 나타내는 도13 ~ 도19를 이용하여 설명한다. 이 제법에 의해 최종적으로 얻어지는 MIM형 전자원의 구조를 후술한다. 도19에 나타내는 바와 같이, 여기서는 상부전극(13)이 상부전극 급전배선 하층(15)에 전기적으로 접속하고, 이 상부전극 급전배선 하층(15)이 하부전극(11)보다도 저항률이 낮은 금속으로 이루어지는 상부전극 급전배선 상층(16)에 의해 배접되어 있는 경우의 제조방법을 개시한다.

먼저 실시예1의 도3에서 도5에 따라 터널절연층(12)까지를 형성한다. 다음에, 도13에 나타내는 바와 같이, 상부전극 급전배선 하층(15)과 상부전극 급전배선 상층(16)을 이 순서로 스퍼터에 의해 성막한다. 또한 도13의 A는 평면도, B는 A-A'단면도, C는 B-B'단면도를 나타낸다.

상부전극 급전배선 상층(16)의 재료로서, 알루미늄보다 저항률이 작은 동(Cu)을 5㎛ 퇴적한다. 상부전극 급전배선 하층(15)의 재료로서는, 베이스가 되는 절연층(14)과 상부전극 급전배선 상층(16)인 Cu막과의 밀착성을 확보하는 관점에서, 고융점 금속, 특히 크롬(Cr)이 바람직하다. Cr의 막두께는 실시예1의 W와 같은 이유에서 수 10㎚ 정도로 설정한다.

계속해서 도14에서 도19는, 실시예1에서의 도7에서 도12와 같은 방법을 거친다. 단, 본 실시예에서는 상부전극 급전배선 하층(15)이 실시예1의 W에서 Cr으로, 상부전극 급전배선 상층(16)이 실시예1의 Al에서 Cu로 변해 있으므로, 도19의 에칭공정에서 대응하는 웨트 에칭액은 각각, 질산 제2세륨 암모늄수용액 및 염화 제2철수용액으로 변경할 필요가 있다.

이상에 의해, 본 실시예의 전자원 기판에 있어서는, 적층된 상부전극 급전배선 하층(15) 및 상층(16)을 주사선으로 하고, 하부전극(11)을 신호선으로 하는 것이며, 주사선의 시트저항 값이 5mΩ/□라는 낮은 저항치의 MIM형 전자원 기판을 얻을 수 있었다.

본 발명의 화상표시장치에 이용하는 제1기판의 일예가, 이 도19에 나타낸 전자원 기판에 해당한다. 즉, 제1기판의 제1전극이 하부전극(11)에, 그리고 제2전극이 적층된 상부전극 급전배선 하층(15) 및 상층(16)에 해당한다.

<실시예3>

본 발명의 제3실시예로서 MIM형 전자원의 제법을 나타내는 도20 ~ 도27을 이용하여 설명한다. 이 제법에 의해 최종적으로 얻어지는 MIM형 전자원의 구조를 후술하는 도27에 나타내는 바와 같이, 여기서는, 실시예2의 구성을 확장하고, 상부전극 급전배선 하층(15)을 배접하는 상부전극 급전배선 상층(16)의 형성을 도금에 의해 두껍게 부착하는 경우의 제조방법을 개시한다.

도20에 있어서, 후의 공정에서 상부전극 급전배선 상층(16)을 도금으로 형성할 때의 베이스 종막이 되는 16'에 Cu를, Cu와 베이스와의 접착성을 확보하기 위해 상부전극 급전배선 하층(15)으로서 Cr을, 스퍼터에 의해 연속 성막했다. 상부전극 급전배선 하층(15)의 막두께는 실시예1에서의 W와 동일하게 수 10㎚ 정도로 설정한다.

상부전극 급전배선 상층을 도금으로 형성할 때의 베이스 종막(16')의 막두께에 관해 특히 제한은 없지만, 도금처리할 때 상부전극 급전배선 하층(15)이 용출하지 않도록, 피복성을 고려하여 정한다. 또한, 도20의 A는 평면도, B는 A-A'단면도, C는 B-B'단면도를 나타낸다.

도21은 레지스트 패턴(19)의 형성공정을 나타내고 있으며, 주지의 리소그래피기술에 의해 상기 도금 베이스 종막(16') 상에 하부전극(11)에 직교하는 레지스트 패턴(19)을 형성한다.

그리고, 도22는 도금 베이스 종막(16') 및 상부전극 급전배선 하층(15)의 에칭공정 및 도금 베이스 종막(16') 상의 도금공정을 나타내고 있다. 즉, 상기 도금 베이스 종막(16')에 하부전극(11)에 직교하는 레지스트 패턴을 부여한 후, 이 레지스트 패턴(19)을 마스크로 하여 도금 베이스 종막(16') 및 상부전극 급전배선 하층(15)의 2중층을 선택적으로 에칭 제거하여 배선패턴을 형성했다. 그후, 레지스트 패턴을 제거하고, 도금 베이스 종막(16')상에 전기도금 혹은 무전해 도금에 의해 Cu를 두껍게 부착하여, 소망하는 두께 5㎛의 상부전극 급전배선 상층(16)을 형성한다. 또한, 도21의 A 및 도22의 A는 평면도, 도21의 B 및 도22의 B는 A-A'단면도, 도21의 C 및 도22의 C는 B-B'단면도를 나타낸다.

도23에서 도24까지는, 층간절연막(17) 및 실시예1에서의 도8에서 도9와 같은 방법에 따른다. 즉, 층간절연막(17)이 되는 SiO_X를 스퍼터에 의해 성막하고, 후술하는 전자방출부(18)를 개구하기 위해, 포토리소그래피공정과 드라이 에칭공정에 의해 층간절연막(17)의 일부를 개구한다(개구창 18a). 드라이 에칭의 가스로는 CF₄와 O₂와의 혼합가스가 적합하다. 또한 도23의 A 및 도24의 A는 평면도, 도23의 B 및 도24의 B는 A-A'단면도, 도23의 C 및 도24의 C는 B-B'단면도를 나타낸다.

도25에 있어서, 전자방출부(18)의 상부전극 급전배선 상층(16)을 웨트에칭에 의해 제거하지만, 이때 상부전극 급전배선 상층의 도금 베이스 종막(16')도 동시에 제거되어, 상부전극 급전배선 하층(15)이 노출한다.

도26에서 도27까지는, 실시예1에서의 도11에서 도12와 동일한 방법에 의해, 상부전극 급전배선 하층(15)을 가공하고, 터널절연막(12)에 재차 양극산화를 시행한 후, 상부전극(13)을 성막한다.

도26에 있어서, 상부전극 급전배선 하층(15)을 가공(개구)할 때에, 본 실시예에서는 실시예1의 W를 Cr로 바꾸어져 있으므로, 에칭액을 Cr용의 질산 제2세륨 암모늄수용액으로 변경할 필요가 있는 것은 말할 필요도 없다.

본 발명의 화상표시장치에 이용하는 제1기판의 일예가, 이 도27에 나타낸 전자원 기판에 해당한다. 즉, 제1기판의 제1전극이 하부전극(11)에, 그리고 제2전극이 적층된 상부전극 급전배선 하층(15) 및 상층(16)에 해당한다.

<실시예4>

본 발명의 제4의 실시예로서 MIM형 전자원의 제법을 나타내는 도28 ~ 도33을 이용하여 설명한다. 여기서는, 후술하는 도33에 나타내는 바와 같이 상부전극 급전배선 하층(15)이 없으며, 상부전극(13)이 상부전극 급전배선(16")의 테이퍼 형상의 단부와 전기적으로 접속되는 경우의 제조방법을 개시한다.

먼저 실시예1의 도3에서 도5에 따라 터널절연층(12)까지를 형성한다. 다음에 도28에 나타내는 바와 같이, 상부전극 급전배선(16")을 스퍼터에 의해 성막한다. 상부전극 급전배선(16")으로서는, 실시예1에 나타낸 Al 혹은 Al합금이 바람직하고, 특히 Nd를 2원자량% 도프한 Al-Nd합금이 적합하다. 여기서는 스퍼터법에 의해 Al-Nd합금을 5㎛ 성막했다. 이때, 기판온도를 실온보다 높게 설정하여 Al합금의 입경은 크게하고, 더욱 저항율을 낮추었다. 또한 도28의 A는 평면도, B는 A-A'단면도, C는 B-B'단면도를 나타낸다.

도29에 있어서, 포토리소그래피공정, 에칭공정에 의해 상부전극급전배선(16")을 하부전극(11)과는 직교하는 방향으로 스트라이프 형상으로 가공한다. 웨트에칭에는 예컨대 인산, 아세트산, 질산의 혼합수용액(PAN)을 사용한다. 또한, 도29의 A는 평면도, B는 A-A'단면도, C는 B-B'단면도를 나타낸다.

도30에 있어서, 층간절연막(17)이 되는 다층막을 스퍼터에 의해 성막한다. 여기서는 층간절연막 하층(17a)에 SiN_X와, 층간절연막 상층(17b)에 SiO_X를 사용하고, 막두께는 각각 300㎚로 했다. 이 층간절연막(17)은 나중에 공정 상부전극(13)을 화소마다 분리시킴과 동시에, 진공용기에 퍼올렸을 때 지주에 가해지는 압력으로부터 전자원을 보호하는 역활도 한다. 또한, 도30의 A는 평면도, B는 A-A'단면도, C는 B-B'단면도를 나타낸다.

도31에 있어서, 전자방출부(18)를 개구하기 위해, 포토리소그래피와 드라이 에칭에 의해 층간절연막의 일부를 개구한다(개구창18a). 드라이 에칭의 가스로는 CF₄와 O₂와의 혼합가스가 적합하다. 이때 층간절연막을 구성하는 2개의 막은, 다른 속도로 에칭되기 때문에, 층간절연막 하층(17a)이 더욱 큰 사이드 에칭을 받아, 이 부분에 실시예1과 동일한 "차양"이 형성된다. 또한, 도31의 A는 평면도, B는 A-A'단면도, C는 B-B'단면도를 나타낸다.

도32에 있어서, 포토리소그래피에 의해 레지스트 패턴을 부여하고, 상술의 PAN을 사용하여 전자방출부(18)의 상부전극 급전배선(16")을 제거한다. 이때, 전자방출부에서 나중에 만들어지는 상부전극(13)과의 전기적인 접속을 도모하기 위해, 박리를 수반하면서 에칭이 진행하도록, 레지스트의 경화온도를 통상보다 낮추어 밀착력을 떨어뜨렸다. 이것에 의해 상부전극 급전배선(16")의 단부에는, 극히 완만한 테이퍼(테이퍼각이 5도이하)가 생겼다. 노출한 터널절연막(12)에는 재차 양극산화를 시행하여, 가공에 의한 손상을 수복한다. 또한, 도32의 A는 평면도, B는 A-A'단면도, C는 B-B'단면도를 나타낸다.

마지막으로 도33에 있어서, 상부전극막(13)을 형성하여 전자원 기판이 완성한다. 상부전극의 성막은 스퍼터로 행한다. 상부전극(13)으로서는 예컨대 Ir, Pt, Au의 적층막을 이용하며, 각각의 막두께는 수 ㎚로 한다. 이때, 상부전극(13)은 상술의 "차양" 부에서 피복불량을 일으켜, 화소마다 분리된다. 이것에 의해 포토리소그래피 등에 기인하는 상부전극(13)이나 터널절연막(12)에의 손상을 회피할 수 있었다.

이상에 의해, 본 실시예의 전자원 기판에 있어서는, 상부전극 급전배선(16")을 주사선으로 하고, 하부전극(11)을 신호선으로 하는 것이며, 주사선의 시트저항 값이 10mΩ/□ 라는 낮은 저항치의 MIM형 전자원 기판을 얻을 수 있었다.

본 발명의 화상표시장치에 이용하는 제1기판의 일예가, 이 도33에 나타낸 전자원 기판에 해당한다. 즉, 제1기판의 제1전극이 하부전극(11)에, 그리고 제2전극이 상부전극 급전배선(16")에 해당한다.

<실시예5>

본 발명의 제5실시예로서 MIM형 전자원의 제법을 나타내는 도34 ~ 도37을 이용하여 설명한다. 여기서는, 후술하는 도37에 나타내는 바와 같이 상부전극(13)이 상부전극 급전배선 하층(15)에 전기적으로 접속하고, 또 상부전극 급전배선하층(15)이 하부전극(11)보다도 시트전항이 낮은 인쇄재료(상부전극 급전배선 상층(16))에 의해 배접되어 있는 경우의 제조방법을 개시한다.

먼저 실시예1의 도3에서 도5에 따라 터널절연막(12)까지를 형성한다. 다음에 도34에 나타내는 바와 같이, 상부전극 급전배선 하층(15)을 스퍼터에 의해 성막한다. 상부전극 급전배선 하층(15)의 재료로서는, 인쇄재료의 소결공정에서 산화를 방지하는 관점에서, 귀금속 혹은 고융점 금속이 바람직하다. 여기서는 W를 선택하지만, 막두께는 실시에1의 W와 같은 이유에서 수 10㎚ 정도로 설정한다. 또한, 도34의 A는 평면도, B는 A-A'단면도, C는 B-B'단면도를 나타낸다.

도35에 있어서, 스크린 인쇄법 혹은 잉크젯법에 의해, 상부전극 급전배선 상층(16)을 인쇄한다. 이용하는 재료는 감광성 혹은 비감광성의 어느 것이라도 상관없으나, 가능한 한 저온에서 소결 가능한 재료가 바람직하다. 여기서는 은 페이스트를 선택하고, 막두께는 10㎛로 설정한다(체재상 도면에는 두께를 얇게하여 묘사했다). 인쇄가 완료하면 소정의 조건(420℃, 대기중, 10분)으로 소성을 행한다. 또한 도35의 A는 평면도, B는 A-A'단면도, C는 B-B'단면도를 나타낸다.

도36에 있어서, 포토리소그래피와 웨트에칭에 의해 상부전극 급전배선 하층(15)의 W막의 일부를 제거하고 터널절연막(12)을 노출시킨다. W의 에칭에는 암모니아와 과산화수소의 혼합수용액이 적합하다. 이때 유의할 점은 전자방출부(18)에서 나중에 만들어지는 상부전극(13)과의 전기적인 접점을 확보하기 위해, 상부전극 급전배선 상층(16)에서 불거져 나오도록 상부전극 급전배선 하층(15)을 가공하는 것이다. 노출한 터널절연막(12)에는, 재차 양극산화를 시행하여, 가공에 의한손상을 수복한다. 또한, 도36의 A는 평면도, B는 A-A'단면도, C는 B-B'단면도를 나타낸다.

마지막으로 도37에 있어서, 상부전극막(13)을 형성하여 전자원 기판이 완성한다. 전극의 성막은 스퍼터로 행한다. 상부전극(13)으로서는 예컨대 Ir, Pt, Au의 적층막을 이용하며, 각각의 막두께는 수 ㎚로 한다. 이때, 새도우마스크를 이용하여 화소마다 전극을 분리했다. 이것에 의해 포토리소그래피 등에 기인하는 상부전극이나 터널절연막(12)에의 손상을 회피할 수 있었다.

이상에 의해, 본 실시예의 전자원 기판에 있어서는, 상부전극 급전배선 하층(15) 및 상층(16)을 주사선으로 하고, 하부전극(11)을 신호선으로 하는 것이며, 주사선의 시트저항 값이 2mΩ/□ 라는 낮은 저항치의 MIM형 전자원 기판을 얻을 수 있었다.

본 발명의 화상표시장치에 이용하는 제1기판의 일예가, 이 도37에 나타낸 전자원 기판에 해당한다. 즉, 제1기판의 제1전극이 하부전극(11)에, 그리고 제2전극이 상부전극 급전배선 하층(15) 및 상층(16)에 해당한다.

<실시예6>

여기서는, 실시예6의 MIM형 전자원 기판을 이용하여, 화상표시장치 전체의 제조방법을 설명한다. 실시예1에서 6 중 어느 하나의 MIM형 전자원 기판을 이용한 경우라도 후술의 표시장치 제조방법은 동일하다.

먼저, 실시예6의 방법에 따라 기판(10)상에 MIM형 전자원 기판을 제작한다. 설명을 위해, 도38에 (3×3)도트의 MIM형 전자원 기판의 예를 나타낸다. 단, 실제는 표시도트수에 대응한 수의 MIM형 전자원 매트릭스를 형성한다. 도38의 A는 평면도, B는 A-A'단면도, C는 B-B'단면도 이다. 실시예 1 ~ 5에서는 설명하지 않았지만, MIM형 전자원 매트릭스를 표시장치에 사용하는 겨우, 하부전극(11), 상부전극 급전배선(16")의 전극단부는 회로접속을 위해 전극면을 노출해 두지 않으면 안된다.

도39에 의해 화상표시장치로서 상기 전자원 기판에 대향하여 배치하는 표시측 기판(면판이라 약칭함)의 제작방법을 설명한다. 또한, 도39의 A는 평면도, B는 A-A'단면도, C는 B-B'단면도를 나타낸다.

기판이 되는 면판(110)에는 투광성의 유리 등을 이용한다. 먼저, 화상표시장치의 콘트라스트를 높일 목적으로 블랙 매트릭스(120)를 형성한다. 블랙 매트릭스(120)는 PVA(폴리비닐알콜)와 중크롬산암모늄을 혼합한 용액을 면판(110)에 도포하고, 블랙 매트릭스(120)를 형성하고 싶은 부분 이외에 자외선을 조사하여 감광시킨 후, 미감광부분을 제거하고, 그곳에 흑연분말을 녹인 용액을 도포하며, PVA를 리프트 오프하는 것에 의해 형성한다.

다음에 적색형광체(111)를 형성한다. 형광체 입자에 PVA(폴리비닐알콜)과 중크롬산암모늄을 혼합한 수용액을 면판(110) 상에 도포한 후, 형광체를 형성하는 부분에 자외선을 조사하여 감광시킨 후, 미감광부분을 흐르는 물로 제거한다. 이와 같이 하여 적색형광체(111)를 패턴화한다. 패턴은 도39에 나타낸 바와 같은 스트라이프 형상으로 패턴화한다.

동일하게 하여, 적색형광체(112)와 청색형광체(113)를 순차 형성한다. 형광체로서는 예컨대 적색에 Y₂O₂S:Eu(P22-R), 녹색에 ZnS:Cu,Al(P22-G), 청색에 ZnS:Ag(P22-B)를 이용하면 좋다.

이어서, 니트로셀룰로오스 등의 막으로 필밍(filming)한 후, 면판(110) 전체에 Al을 막두께 75㎚ 정도 증착하여 메탈백(114)으로 한다. 이 메탈백(114)이 가속전극으로서 작용한다. 그후, 면판(110)을 대기중 400℃ 정도로 가열하여 필밍막이나 PVA 등의 유기물을 가열분해한다. 이와 같이 하여, 표시측 기판이 완성한다.

이와 같이 하여 제작한 표시측 기판(면판)(110)과 전자원 기판(10)을 스페이서(30)를 통해서, 주위의 프레임(116)을 프리트 유리(115)를 이용하여 밀봉하고, 화상표시장치의 표시 패널을 조립한다. 도40에 맞붙인 표시패널의 A-A'단면(도40의 A)과 B-B'단면(도40의 B)에 상당하는 부분을 나타낸다. 또한, 표시패널의 A-A'단면은 도38의 A 및 도39의 A와 같은 방향의 단면이며, B-B'단면은 도38의 B 및 도39의 B와 같은 방향의 단면을 나타내고 있다.

면판(110) - 전자원 기판(10) 사이의 거리는 1 ~ 3㎜ 정도가 되도록 스페이서(30)의 높이를 설정한다. 스페이서(30)는 예컨대 판모양의 유리제 또는 세라믹제를 상부전극 급전배선(16") 상에 배치한다. 이경우, 스페이서가 표시기판측의 블랙 매트릭스(120)의 밑에 배치되기 때문에, 스페이서(30)는 발광을 저해하지 않는다.

여기서는, 설명을 위해 R(적), G(녹), B(청)으로 발광하는 도트마다, 즉 상부전극 급전배선(16")의 상에 모든 스페이서(30)를 세워두고 있지만, 실제는 기계강도를 견딜 수 있는 범위에서 스페이서(30)의 매수(밀도)를 저감하며, 대체로 1㎝간격으로 세워두면 좋다.

또, 본 실시예에서는 서술하지 않았지만, 지주모양의 스페이서, 격자모양의 스페이서를 사용하는 경우라도 같은 방법에 의해 패널조립이 가능하다.

밀봉한 패널은 10^-7Torr 정도의 진공에 배기한후 밀봉한다. 밀봉 후, 게터(getter)를 활성화하여, 패널 내를 고진공으로 유지한다. 예컨대, Ba를 주성분으로 하는 게터재의 경우, 고주파유도가열 등에 의해 게터막을 형성할 수 있다. 또, Zr을 주성분으로 하는 비증발형 게터를 이용해도 좋다. 이와 같이 하여, MIM형 전자원을 이용한 표시패널이 완성한다.

이와 같이 본 실시예에서는, 면판(110)과 전자원 기판(10) 사이의 거리는 1 ~ 3㎜ 정도로 길기 때문에, 메탈백(114)에 인가하는 가속전압을 1 ~ 10KV로 고전압으로 할 수 있다. 따라서, 상술과 같이, 형광체에는 음극선관(CRT)용의 형광체를 사용할 수 있다.

도41은 이와 같이 하여 제작한 화상표시장치 패널의 구동회로에의 결선도이다. 하부전극(11)은 신호선 구동회로(40)에 결선하고, 상부전극 급전배선(16")은 주사선 구동회로(50)에 결선한다. m번째의 상부전극 급전배선(16")에 연결된 주사선 구동회로(Sm)와, n번째의 하부전극(11)에 연결된 신호선 구동회로(Dn)의 교점에 위치하는 화소는 좌표(m, n)로 나타낸다. 메탈백(114)에는 1 ~ 10KV 정도의 가속전압(전원 : 고전압 발생회로)(60)를 상시 인가한다.

도42는, 각 구동회로에서의 발생전압파형의 일예를 나타낸다.

시각(t0)에서는 어떠한 전압도 전압 0이므로 전자는 방출되지 않고, 형광체는 발광하지 않는다.

시각(t1)에 있어서, 상부전극 급전배선(16") 중 S1에만 V1이 되는 전압을 인가하고, 하부전극(11) 중 D2, D3에는 -V2가 되는 전압을 인가한다. 교점((1,2), (1,3))에서 하부전극(11)과 상부전극 급전배선(16") 사이에는 (V1+V2)가 되는 전압이 인가되므로, (V1+V2)를 전자방출 개시전압 이상으로 설정해 두면, 이들 MIM형 전자원에서는 전자가 진공중에 방출된다. 방출된 전자는 메탈백(114)에 인가된 가속전압(60)에 의해 가속된 후, 형광체에 입사하여 발광을 일으킨다.

마찬가지로 시각(t2)에 있어서, 상부전극 급전배선(16")의 S2에 V1이 되는 전압을 인가하고, 하부전극(11)의 D3에 -V2가 되는 전압을 인가하면, 마찬가지로 교점((2,3))이 점등한다.

이와 같이 하여, 상부전극 급전배선(16")에 인가하는 신호를 바꿈으로써 소망의 화상 또는 정보를 표시할 수 있다. 또, 하부전극(11)에의 인가전압(-V2)의 크기를 적절하게 바꿈으로써, 계조가 있는 화상을 표시할 수 있다.

시각(t = t5)에 있어서, 터널절연막(12) 중에 축적되는 전하를 개방하기 위한 반전전압의 인가를 행한다. 즉, 상부전극 급전배선(16")의 전부에 -V3을 가하여, 동시에 모든 하부전극(11)에 0V를 인가한다.

이상에 의해, 주사선에 생기는 전압강하량을 허용치 이하로 억제한 MIM형 FED를 만들 수 있었다.

여기서 든 전압강하량의 허용치는, 일의적으로 정해진 것이 아니라, 여러가지의 조건에 의해 변할 수 있는 것임을 지적해 둔다.

예컨대, 휘도 불균일의 평가기준은 인간의 지각을 고려한 후에 결정하지 않으면 안된다. 또, 전압강하량을 미리 구동회로 측에서 보정한 후에, 구동하는 것도 충분히 가능하다. 허용되는 값은 크게 될 여지는 충분히 있으며, 그만큼 시트저항을 낮추지 않아도 되는 경우가 있을 수 있다. 그때에는, 제조를 용이하게 하고 수율을 확보하는 관점에서, 상부전극 급전배선(16")의 막두께를 얇게 설정해야 하며, 상술의 의논은 일반성을 상실하는 일은 없다.

또, 여기서 개시가 없었던 다른 전자원, 예컨대 MIS형 혹은 탄도전도(BSD)형 등, 방출효율이 10%보다 작은 핫 일렉트론형 전자원에 대해서도, 상술의 의논을 그대로 적용할 수 있다. 즉, 매트릭스를 구성하는 2개의 배선 중, 시트저항이 낮고, 시트저항을 낮추기 쉬운 배선을 주사선으로 정하는 것은 극히 유효하다.

이상 실시예에서 구체적으로 나타낸 바와 같이, 주사선을 상부전극 급전배선으로 선택하는 것에 의해, 재질·막두께·성막조건에 제약이 사실상 없어지게 된다. 그 결과, 주사선의 시트저항을 10mΩ/□에서 수 mΩ/□으로 낮추는 것이 가능하게 되었다.

이것에 의해, MIM형 전자원을 이용하여 40인치의 대화면 FED를 구성해도, 주사선에 생기는 전압강하량을 허용범위 이하로 억제할 수 있으며, 휘도 불균일이 없는 고품질인 화상을 얻을 수 있도록 되었다.

Claims

기판상에 하부전극과, 전자 가속층과, 상부전극을 순차 적층한 구조를 가지는 전자원으로서, 상기 상부전극에 플러스 극성의 전압을 인가했을 때에, 상기 상부전극 표면에서 전자를 방출하는 복수개의 전자원 소자가 매트릭스 형상으로 배열되며, 상기 복수개의 전자원 소자 중, 행방향 혹은 열방향의 전자원 소자의 하부전극에 구동전압을 인가하는 복수의 제1전극과, 상기 복수개의 전자원 소자 중, 열방향 혹은 행방향의 전자원 소자의 상부전극에 구동전압을 인가하는 복수의 제2전극을 가지는 제1기판과,

부재와,

형광체층을 가지는 제2기판을 구비하고, 또 상기 제1기판, 상기 프레임 부재 및 상기 제2기판으로 둘러싸인 공간이 진공 분위기로 유지되는 표시소자를 구비한 화상표시장치로서,

상기 제1전극을 신호선, 상기 제2전극을 주사선으로 하여, 선(線) 순차 구동방식에 의해 화상정보를 표시하는 것을 특징으로 하는 화상표시장치.
제 1 항에 있어서,

상기 전자원을 구성하는 상기 제2전극이, 상기 제1전극보다도 시트저항이 낮은 금속막을 포함하는 상부전극 급전배선 상층과, 상기 상부전극에 전기적으로 접속을 행하는 상부전극 급전배선 하층과의 적층막으로 구성되는 다층배선 구조체로이루어지는 것을 특징으로 하는 화상표시장치.
제 1 항에 있어서,

상기 전자원을 구성하는 상기 제2전극이 상기 제1전극보다도 시트저항이 낮은 금속막으로 이루어지며, 게다가 그 단부가 상부전극과 전기적으로 접속을 행하기 위해 경사구조를 하고 있는 것을 특징으로 하는 화상표시장치.
제 1 항에 있어서,

상기 하부전극을 Al 혹은 Al합금, 절연박막으로 이루어지는 전자 가속층을 상기 하부전극의 표층부를 양극산화한 절연박막, 상기 상부전극을 귀금속, 상기 상부전극 급전배선 하층을 고융점 금속, 상부전극 급전배선 상층을 상기 상부전극 급전배선 하층보다 막두께가 두꺼운 Al 혹은 Al합금, 또는 Al 혹은 Al합금보다 저항율이 낮은 Au, Ag, Ni, Cu 혹은 이들 합금으로 구성한 것을 특징으로 하는 화상표시장치.
제 4 항에 있어서,

상기 상부전극을 구성하는 귀금속을 Ir, Pt 혹은 Au로 하고, 상기 상부전극 급전배선 하층을 구성하는 고융점 금속을 Ti, Zr, Hf,V, Nb, Ta, Cr, Mo, W 혹은 이들 합금으로 하는 것을 특징으로 하는 화상표시장치.
기판상에 하부전극과, 절연박막으로 이루어지는 전자 가속층과, 상부전극을 순차 적층한 구조를 가지는 전자원으로서, 상기 상부전극에 플러스 극성의 전압을 인가했을 때에, 상기 상부전극 표면에서 전자를 방출하는 복수개의 전자원 소자가 매트릭스 형상으로 배열되며, 상기 복수개의 전자원 소자 중, 행방향 혹은 열방향의 전자원 소자의 하부전극에 구동전압을 인가하는 복수의 제1전극과, 상기 복수개의 전자원 소자 중, 열방향 혹은 행방향의 전자원 소자의 상부전극에 구동전압을 인가하는 복수의 제2전극을 가지는 제1기판과,

부재와,

형광체층을 가지는 제2기판을 구비하고, 또 상기 제1기판, 상기 프레임 부재 및 상기 제2기판으로 둘러싸인 공간이 진공 분위기로 유지되는 표시소자를 구비한 화상표시장치로서,

상기 제1전극을 신호선, 상기 제2전극을 주사선으로 하여, 선 순차 구동방식에 의해 화상정보를 표시하는 것을 특징으로 하는 화상표시장치.