[go: up one dir, main page]

KR20040050918A - 액티브 매트릭스 디스플레이 디바이스 - Google Patents

액티브 매트릭스 디스플레이 디바이스 Download PDF

Info

Publication number
KR20040050918A
KR20040050918A KR10-2004-7005640A KR20047005640A KR20040050918A KR 20040050918 A KR20040050918 A KR 20040050918A KR 20047005640 A KR20047005640 A KR 20047005640A KR 20040050918 A KR20040050918 A KR 20040050918A
Authority
KR
South Korea
Prior art keywords
pixel
conductor
conductors
address
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR10-2004-7005640A
Other languages
English (en)
Inventor
헥터제이슨알
휴즈존알
에드워즈마틴제이
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20040050918A publication Critical patent/KR20040050918A/ko
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13456—Cell terminals located on one side of the display only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

예컨대 액정 화소인 화소의 어레이와, 각각 행 및 열 방향으로 연장하며, 화소와 접속된 제 1 어드레스 도체의 세트와 제 2 어드레스 도체의 세트(16, 18)와, 제 2 어드레스 도체의 세트(18)와 같은 방향으로 연장하는 접속 도체의 세트를 포함하며, 각각의 접속 도체는 화소의 위치에서 제 1 어드레스 도체의 세트들 주 하나에 접속되고, 접속 도체를 통해서 어드레스 신호가 제 1 어드레스 도체의 세트에 전송된다. 접속 도체와 제 1 어드레스 도체의 세트 사이의 접속부의 위치에 있지 않은 화소에는, 이들 화소의 화소 전극과 이들 화소의 제 1 관련 어드레스 도체의 세트 사이에 캐패시턴스가 제공되어서, 어드레싱에 따른 화소의 디스플레이 출력에서의 이상을 유발할 수 있는, 화소 전극과 접속 도체 사이에 존재하는 기생 캐패시턴스의 영향을 보상한다.

Description

액티브 매트릭스 디스플레이 디바이스{ACTIVE MATRIX DISPLAY DEVICE}
예컨대, 모바일 텔레폰, 카메라 뷰파인더, 개인용 전자 수첩(electronic personal organisers) 등과 같은 휴대형 애플리케이션에서 사용하기 적합한 이런 종류의 액티브 매트릭스 액정 디스플레이 디바이스(AMLCD)가 유럽 특허 출원 제 01200466.9호(PHNL010074)에 개시되어 있다.
접속 도체의 세트를 제공함으로써, 행 어드레스 도체에 인가되는 선택(스캐닝) 신호 및 열 어드레스 도체에 인가되는 디스플레이 데이터 신호를 포함하는 화소 구동용 어드레싱 신호가, 지지대의 공통측 또는 종래의 AMLCD 등에서와 같은 2개의 서로 직교하는 측이 아닌 지지대의 대향하는, 평행한 측에 공급될 수 있다. 종래의 AMLCD에서, 선택 신호를 전송하는 행 어드레스 도체의 세트 및 데이터 신호를 전송하는 열 어드레스 도체의 세트는 직사각형 지지대 상에서 화소 전극 어레이의 영역을 지나서 신호가 전송되는 지지대의 각각의 주변 영역으로 연장하고, 이 지지대는 어드레스 도체의 세트와 전기적인 접촉을 가능하게 하는 지지대의 2개의 인접하는 에지부를 포함한다. 예컨대 행 및 열 구동 회로 IC는 그 출력 단자가 연장된 어드레스 도체에 접속된 상태로 지지대의 이들 주변 경계 영역 상에 집적 장착될 수도 있고, 다른 방안으로 그 출력 단자가 포일(foil) 상의 트랙을 통해서 어드레스 도체에 접속된 상태로 포일 상에 장착될 수도 있다. 대신에, 접속 도체의 세트를 사용해서 IC는 지지대의 측부에 따른 공통 주변 경계 영역 혹은 지지대의 대향하는 평행한 측부에 따른 각각의 주변 경계 영역에 제공될 수 있으며, 다른 방안으로 이러한 부분에서의 포일 접속이 이루어지게 할 수도 있다.
위에 언급된 애플리케이션에 설명된 바와 같이, 이러한 특성은 예컨대 주어진 지지대의 크기 중 하나의 치수를 증가시킨 효율적인 디스플레이 영역을 가능하게 하도록 사용될 수 있으며, 이는 디스플레이 디바이스가 작은 휴대형 제품에 사용될 때 유익하다. 유사한 종류의 접속 방안이 R. Greene 등의 "Manufacturing of Large Wide-View Angle Seamless Tiled AMLCDs for Business and ConsumerApplications", IDMC 2000, pages 191-194에 개시되어 있다. 이 경우의 장점은 어드레스 도체가 단 하나의 에지로부터 구동되는 것을 가능하게 함으로써 개개의 디스플레이 패널의 타일링이 용이해진다는 점이다.
그러나, 접속 도체가 존재하는 것이 이러한 디스플레이 디바이스의 동작 특성이 악영향을 미칠 수 있다는 것을 알았다. 상세하게는, 디스플레이 디바이스 화소의 불균일성 및 이미지 보존에 문제를 유발할 수 있다.
본 발명은 액티브 매트릭스 디스플레이 디바이스에 관한 것이고, 더 상세하게는 각각의 화소 전극 및 관련 스위칭 디바이스를 포함하고 있으며, 화소에 접속된 교차하는 제 1 어드레스 도체와 제 2 어드레스 도체의 교차점에 위치된 화소의 어레이를 구비한 액티브 매트릭스 디스플레이 디바이스에 관한 것으로, 이 화소의 어레이를 통해서 선택 신호 및 데이터 신호가 각각 화소로 제공되고, 이 디바이스는 선택 신호를 제 1 어드레스 도체의 세트에 제공하는 접속 도체의 세트를 포함하며, 접속 도체 각각은 제 2 어드레스 도체의 세트의 각각의 인접하는 어드레스 도체의 쌍 사이로 연장되며, 각각의 화소의 위치에서, 제 1 어드레스 도체의 세트의 각각의 어드레스 도체에 전기적으로 접속된다.
본 발명에 따른 액티브 매트릭스 디스플레이 디바이스, 상세하게는 액정 디스플레이 디바이스의 실시예가 예로서 첨부된 도면을 참조로 설명될 것이다.
도 1은 종래의 AMLCD 구성에서 전형적인 인접한 화소의 그룹의 배열을 개략적으로 도시하는 도면,
도 2는 다른 방안의 AMLCD 구성에서 전형적인 화소의 그룹의 배열을 개략적으로 도시하는 도면,
도 3은 도 2에 도시된 AMLCD 타입의 구동 회로의 가능한 배열을 개략적으로 도시하는 도면,
도 4는 본 발명에 따른 AMLCD의 일 실시예에서 화소의 그룹과 동등한 전기 회로를 도시하는 도면,
도 5는 도 4의 디바이스에서 화소의 그룹의 특정 기생 캐패시턴스를 포함하는 동등한 전기 회로를 도시하는 도면,
도 6은 구성 요소의 레이아웃을 나타내는, 도 4의 디바이스 실시예에서 전형적인 화소의 개략 평면도.
도면은 단지 개략적인 것일 뿐 실측이 아니라는 것을 이해할 것이다. 전체 도면에서 동일한 참조 번호는 동일한 혹은 유사한 구성 요소를 나타낸다.
본 발명의 목적은 도입부에서 설명한 종류의 개선된 디스플레이 디바이스를 제공하는 것이다.
본 발명의 다른 목적은 위에 언급한 문제가 적어도 어느 정도 경감된 디스플레이 디바이스를 제공하는 것이다.
본 발명에 따라서, 각각의 화소에는 화소 전극과 접속 도체 사이에 기생 캐패시턴스가 상존하며, 제 1 어드레스 도체의 세트와 접속 도체 사이의 접속부의 위치에 있지 않은 화소 전극에는, 각각 화소 전극과 관련 제 1 어드레스 도체의 세트의 어드레스 도체 사이에 보조 캐패시턴스가 제공되는, 도입부에서 설명된 종류의 액티브 매트릭스 디스플레이 디바이스가 제공된다.
보조 캐패시턴스는 원치 않는 디스플레이 아티펙트가 상당히 감소된 개선된 디스플레이 품질을 가능하게 한다. 본 발명은 접속 도체의 존재에 의해 특정 기생 캐패시턴스 효과가 유도되며, 이것이 위에서 설명한 문제의 원인이라는 인식에서출발하고 있다. 기생 캐패시턴스의 성질은, 접속 도체와 관련 제 1 세트의 어드레스 도체 사이의 접속부의 위치에 위치하며, 이 지점에서 접속 도체에 접속된 어드레스 도체에 연결되어 있는 화소가 어레이의 다른 위치의 화소 어레이와는 다른 결과를 겪는다는 것을 의미한다. 결과적으로, 접속 지점 위치에 있는 화소의 이른바 반동 효과(kickback effect)가 다른 화소의 반동 효과 및 유사한 주어진 인가된 데이터 신호 전압의 반동 효과와는 다르고 따라서, 이들 디스플레이 출력은 다른 화소로부터의 디스플레이 출력과는 상이할 것이다. 또한, 이들 화소는 최종 rms DC 전압의 영향을 받아서 LC 물질에서의 에이징 효과 및 이미지 유지 문제를 유발할 수 있다. 다른 화소에 적절하게 선택된 값의 캐패시턴스를 추가함으로써, 모든 화소의 반동 효과가 유사하게 될 수 있으며, 이로써 화소의 균일성을 개선시킨다. 보조 캐패시턴스의 값은 화소 전극과 접속 도체 사이의 기생 캐패시턴스와 거의 같을 수 있다.
전형적으로, AMLCD와 같은 액티브 매트릭스 디스플레이 디바이스에서, 화소가 그들의 화소 전극과 선택 신호를 전송하는 관련 어드레스 도체 사이에 제공되는 기생 캐패시턴스를 갖는 것은 피할 수 없으며, 이 캐패시턴스의 값은 그 구조체의 정확한 성질에 따라서 달라질 수 있다. 특정 기생 캐패시턴스에 추가 캐패시턴스가 추가될 것이다. 이러한 기생 캐패시턴스는 어드레스 도체의 일부를 따라서 혹은 아마도 약간 중첩되어서 연장하며, 유전체 물질에 의해서 이 도체로부터 이격된 화소 전극의 에지로부터 유발될 수 있다. 접속 지점에 있지 않은 화소의 이들 기여 부분(contributory part)을 기생 캐패시턴스를 증가시키도록 변경함으로써, 추가캐패시턴스가 제공될 수 있다. 이는 예컨대, 위에 놓인 화소 전극 및 어드레스 도체부의 경우에, 중간 유전 물질을 국부적으로 얇게 함으로써 달성될 수 있다. 그러나 바람직하게는, 전극의 일부가 어드레스 도체를 지나서 더 연장하도록 혹은 그 반대로 설계해서 전극과 어드레스 도체 사이의 중첩 영역을 제공 혹은 증가시킴으로써 편리하게 달성된다. 다른 방안으로 추가 캐패시턴스는 화소 전극과 어드레스 도체 사이에 접속된 별도의 캐패시턴스 구조체의 형태로 제공될 수 있다.
접속 도체는 화소 전극 아래에 라인 형상으로 연장할 수 있으며, 중간의 유전 물질 층에 의해 이격될 수 있다. 다른 방안으로, 이들 라인은 예컨대 제 2 어드레스 도체의 세트에 나란하게 인접한 화소 전극의 측방향으로 연장하도록 배치된다. 이는 이들 도체와 화소 전극 사이의 캐패시턴스를 감소시킬 것이며, 화소에 추가되는 캐패시턴스의 값이 훨씬 더 작아질 필요가 있기 때문에 중요한 사항이다. 이는 디스플레이 디바이스가 ITO와 같이, 화소가 투명 도전 물질을 포함하고 있는 투과형인 경우에 유익할 수 있으며, 다른 관점에서 라인이 화소 전극 밑에 위치될 때 유사하게 투명 물질로 이루어질 필요가 있을 것이다. 그러나, 이들 라인을 화소 전극에 인접해서 측방향으로 위치시킴으로써 화소 전극의 애퍼어쳐를 감소시킬 수 있다.
본 발명은 특히 액티브 매트릭스 액정 디스플레이 디바이스에 적용할 수도 있지만, 유익하게는 전기 영동(electrophoretic) 및 일렉트로크로믹 디스플레이 디바이스와 같은 화소용 전기 광학 물질을 사용하는 다른 종류의 액티브 매트릭스 디스플레이 디바이스에도 적용할 수 있을 것이다.
도 1을 참조하면, 개별적인 주소 지정 가능한 화소(10)의 매트릭스어레이(11)를 구비한 종래의 형태의 액티브 매트릭스 액정 디스플레이 디바이스가 도시되어 있으며, 각각 별도의 화소 전극(12) 및 관련 스위칭 디바이스를 박막 트랜지스터(TFT:14)의 형태로 포함하고 있으며, 이 트랜지스터는 아모포스 실리콘(a-Si) 또는 폴리실리콘 타입이 될 수 있다. 이러한 디바이스의 전체적인 구조 및 동작은 예컨대 US-A-5130829호에 개시되어 있으며, 이는 본 발명에서 참고하며, 다양한 측면의 개시물이 본 발명에 포함된다. 요컨대, 화소 전극(14)은 행 및 열 방향으로 서로 직교하는 제 1 및 제 2 어드레스 도체의 세트로 이루어지며, 즉 행 선택 어드레스 도체(16) 및 열 데이터 어드레스 도체(18)가 화소 전극(12) 사이로 연장하되, 각각의 전극은 한쌍의 행 및 열 어드레스 도체 각각의 교차점에 인접해서 위치된다. 어드레스 도체와 TFT의 세트인 화소 전극은, 모두 예컨대 유리판 같은 지지대(20) 상에 놓인다. 예컨대 마찬가지로 유리판과 같은 제 2 지지대가 지지대(20)와 평행하게 그 위에 놓여서 공통 전극을 지지하고 있다. 2개의 지지대는 서로 이격되어 있으며, 액정 물질이 이들 지지대 사이에 위치하고 있고, 이 액정물질은 지지대 사이의 어레이의 주변부 둘레로 연장하는 밀봉재에 의해 유지되어 있다. 각각의 화소 전극과, 위에 놓인 공통 전극의 일부 및 이들 사이의 액정 물질이 함께 각각의 디스플레이 소자를 형성한다.
화소를 구동하기 위해서, 행 및 열 구동 회로(26, 28)는 각각의 한쪽 끝에서 행 및 열 어드레스 도체(16, 18)의 세트에 접속된다. 행 구동 회로(26)는 순서대로 행 어드레스 도체(16) 각각에 선택(스캐닝) 신호를 제공해서 각각의 TFT(14)의 행을 턴온하고, 열 구동 회로(28)는 예컨대 입력 비디오 신호를 샘플링함으로써 획득된 데이터(비디오) 전압 신호를 행 선택 신호와 동기식으로 열 어드레스 도체(18) 각각에 제공한다. 구동 회로(26, 28)는 일반적으로 도 1에 도시된 바와 같이 어레이의 2개의 인접한 측부 사이에서 지지대(20)의 영역 상에 장착될 수 있는 IC의 형태로 제공되지만, 다른 방안으로, COF(칩 온 포일) 또는 TCP(테이프 캐리어 패키지) 기술을 사용해서 테이프 혹은 포일 상에 장착될 수 있으며, 포일 혹은 테이프는 지지대의 2개의 인접하는 측부를 따라서 주변 영역에서 어드레스 도체의 세트와 상호 접속된다. 폴리실리콘 AMLCD인 경우에는, 구동 회로는 TFT와 어드레스 도체를 포함하는 액티브 매트릭스 회로와 같은 공정을 사용해서 지지대(20)의 주변 영역 상에 동시에 제조됨으로써 지지대 상에 완전히 집적될 수 있다.
이해하고 있는 바와 같이, IC의 장착을 위해서 또는 테이프 혹은 포일과의 상호 접속을 제공하기 위해서 2개의 인접하는 측부를 따라서 지지대의 주변부를 희생해야 하므로, 이를 수용하기 위해서는 높이 및 폭의 모든 면에서 지지대(20)의 전체 크기가 어레이보다 클 수 밖에 없다. 이러한 측면의 장점을 제공하는 다른 배치 방안이 제안되어 있다. 도 2는 이러한 다른 배치 방안의 원리를 사용하는 화소 어레이의 일부를 도시하고 있다. 이 어레이는 유사하게 행 및 열 어드레스 전극(16, 18)의 세트에 접속된 화소 전극(12) 및 관련 TFT(14)을 구비하고 있다. 그러나 이 배치에서는, 행 어드레스 도체(16)는 화소 어레이의 인접하는 대향 에지에서 끝나고, 열 어드레스 도체(18)와 평행하게 연장되는 보조 열 도체 라인의 형태로 접속 도체(30)의 세트가 제공되고 있으며, 이들은 어레이의 한쪽 측부에서 대향하는 측부로 각각 화소 전극(12)의 각각의 열을 따라서 연장하고 있다. 각각의 도체(30)는 각각의 화소의 위치에 대응하는 지점에 있는 접속 지점(32)에서 각각의 서로 다른 행 어드레스 도체(16)중 하나에 접속된다. 도체(30)의 길이 방향에 따른 이 접속 지점의 위치는 도체와 관련 어드레스 도체(16)의 교차점에 대응하고, 이는 각각의 도체마다 다르다.
예컨대 도 3의 디스플레이 디바이스의 개략 평면도에 도시되어 있는 바와 같이, 접속 도체(30)는 데이터 신호가 열 어드레스 도체(18)에 인가되는 측부에 대응하는 혹은 대향하는 어레이의 측부로부터 행 선택 신호가 행 어드레스 도체(16)에 인가되는 것을 가능하게 하며, 이 경우 행 및 열 구동 회로 IC(26, 28)는 화소 어레이(11)의 대향하는 측부 상에서 지지대(20)의 각각의 에지 부분에서 지지되고, 열 어드레스 도체(18) 및 라인(30)의 단부가 각각 열 및 행 구동 회로 IC에 접속된다. 결과적으로 행 구동 회로 IC 또는 이 회로로의 상호 접속부용으로 행 어드레스 도체(16)의 세트의 단부에 인접한 측부를 따라서, 지지대(20)의 주변 에지 영역을 사용할 필요가 없다. 이는, 주어진 디스플레이 크기에서 지지대 면적을 감소시킬 수 있고, 이로써 하나의 처리된 최초 대형 글라스 시트로부터 더 많은 수의 디스플레이 디바이스용 액티브 플레이트를 획득할 수 있다는 것을 의미한다. 또한, 대향하는 측부에서 초과 영역이 최소가 되는 디스플레이 디바이스의 대칭 특성은 많은 애플리케이션에서, 특히 모바일 폰 등에서 사용되는 소형 디스플레이 디바이스용으로 유익하다.
이러한 배열을 사용함으로써 획득되는 이런 종류의 혹은 다른 이점을 가진 디스플레이 디바이스의 예가 유럽 특허 출원 0 1200 466.9에 개시되어 있으며, 이는 본 발명에서 참고하며, 다양한 측면의 개시물이 본 발명에 포함된다. 위에서 언급한 R.G Greene 등의 문서에서의 배치와 같이, 행 및 열 어드레스 도체는 어레이의 같은 측부에서 접촉될 수 있으며, 접속 도체가 화소 전극의 인접하는 열 사이의 공간에서, 열 어드레스 도체에 인접해서 연장할 수 있다.
도 2의 실시예에서, 도체(30)는 각각 화소 전극(12)의 각각의 열 아래에서, 거의 중심을 지나 연장하고 있다. 디스플레이가 전극(12)용으로 반사 금속을 사용하는 반사형 디스플레이인 경우에, 라인은 알루미늄과 같은 금속으로 제조될 수 있으며, 열 어드레스 도체(18)로 사용된 것과 같은 증착 금속 층으로 제조될 수도 있다. ITO와 같이 전극(12)이 투명 도전 물질을 포함하는 투과형 디스플레이인 경우에, 라인(30)은 유사하게 투명 도전 물질로 이루어지는 것이 바람직하다.
본 발명에 따른, 도 2와 유사한 디바이스를 포함하지만 수정된 디스플레이 디바이스의 실시예가 도 4를 참조로 설명될 것이며, 이는 디스플레이 디바이스에서 전형적인 화소의 그룹(10:1 내지 9까지의 번호가 붙여짐)의 등가 전기 회로를 나타낸다. 각각의 화소의 화소 전극(12) 및 여기서 36으로 표시된 위에 놓인 공통 전극의 일부가, 전하가 공급되는 캐패시턴스(Cp)를 구비한 액정 디스플레이 소자를 이루고 있으며, 이로써 화소 전극이 관련되는 각각의 행 및 열 어드레스 도체(16, 18)에 선택 및 데이터 신호가 인가되었을 때, TFT(14)를 통해서 원하는 디스플레이 출력을 제공한다. 이 디스플레이 디바이스에서, 접속 도체(30)와 이들의 각각의 행 어드레스 도체(16) 사이의 접속 지점(32)의 위치에 위치하지 않은 어레이의 각각의 화소(10)에는, 즉 도 4에 도시된 1, 5, 9의 번호가 붙여진 화소에는, 미리 정해진 값의 보조 캐패시턴스(40)가 제공되며, 이 보조 캐패시턴스(40)는 화소 전극(12)과 화소 전극과 관련된 행 어드레스 도체(16) 사이에 연결된다.
이들 추가 캐패시턴스(40)는 적어도 원치 않는 디스플레이 아티펙트와 관련된 문제, 특히 도 2에 도시된 종류의 디스플레이 디바이스를 사용할 때, 화소 디스플레이 불균일을 크게 감소시키는 역할을 한다. 이들 아티펙트는 접속 지점 위치에 있는 화소와 다른 화소의 기생 캐패시턴스 효과의 차이에 기인한 것으로 알려져 있으며, 이 차이는 후속하는 이들의 어드레싱에서 다른 디스플레이 구성 요소 전압이 생성되게 한다. 추가 캐패시턴스(40)의 목적은 이런 차이를 보상해서 이들 다른 화소에서 발생되는 효과가 접속 지점 위치의 화소에서 발생되는 효과와 유사하게 되게 하는 것으로, 이로써 유사하게 인가되는 데이터 신호 값에 대해 생성되는 디스플레이 구성 요소 전압의 차가 확실히 최소화되게 한다. 캐패시턴스(40)의 값은 이 목적에 적합하게 선택된다. 이에 대한 이 효과가 도 5를 참조로 설명될 것이며, 도 5는 도 4와 유사하지만, 추가적으로 이러한 디스플레이 디바이스 타입에 상존하는 특정 기생 캐패시턴스를 추가로 도시하고 있다.
접속 도체(30)가 존재하기 때문에 각각의 화소(10)에는 기생 캐패시턴스 특히, 화소 전극(12)과 하부에 놓인 도체부(30) 사이의 캐패시턴스(C1)를 도입해야 한다(또한, 중요하지 않은 기생 캐패시턴스(도시 생략)가 도체(30)와 행 어드레스 도체(16)의 교차점에 형성된다). 전형적으로 AMLCD 화소 전극에서, TFT 게이트/소스 캐패시턴스 및 화소의 애퍼어쳐를 증가시키기 위해서, 반사형 AMLCD인 경우에 화소전극이 종종 상부에 놓인 어드레스 도체에 근접해서 배치된다는 점 때문에, 이 화소 전극과 화소 전극 관련 행 어드레스 도체(16) 사이에는 기생 캐패시턴스가 상존하고 있다. 화소 구조에 따라 달라지는 고정 값인 기생 캐패시턴스는 도 5에서 C2로 도시되어 있다. Cp로 표시된, LC 화소 자체의 캐패시턴스는 LC 디스플레이 구성 요소와 병렬이고, 화소와 관련된 행 어드레스 도체에 인접하는 행 어드레스 도체 또는 행 어드레스 도체와 평행하게 연장하고 있는 별도의 전용 도체 중 하나와 화소 전극(12) 사이에서, AMLCD에 통상적으로 제공되는 임의의 관련 저장 캐패시터의 캐패시턴스를 포함한다.
우선 도 2의 디바이스와 같이, 보조 캐패시턴스(40)가 제공되지 않는 경우를 가정하면, 전속 지점(32)에 대응하는 화소 위치, 즉 행 어드레스 도체(16)에 접속된 도 5의 화소(1, 5, 9)에서의 캐패시턴스(C1)의 효과는 통상적인 기생 캐패시턴스(C2)와 병렬로 나타나기 때문에 중요하며, 이 접속 지점에서 열 어드레스 도체가 접속한다. 모든 다른 화소에서, 저장 캐패시턴스와 병렬로 나타난다. 행 어드레스 도체에 인가되는 선택 신호 파형이 선택 전압 레벨(Von:TFT가 턴온되어서 화소를 선택함)에서 더 낮은 홀드 레벨(Voff:TFT가 홀드 오프됨)로 떨어지면, 폴링 행 전이(falling row transition)로 인한 반동 에러 전압은 화소 캐패시턴스(Cp 내지 C2)에 커플링되지만, 화소(1, 5, 9)의 경우에는, 행 어드레스 도체(16)의 전이가 관련 접속 도체(30)에서도 나타나기 때문에 반동 에러 전압이 C2및 C1모두에 커플링된다. 화소(1, 5, 9)의 경우에는 반동 전압(Vkb)은 다음 식으로 주어진다.
모든 화소에 대해서 반동 전압은 다음 식으로 주어진다
따라서, 화소(1, 5, 9) 및 접속 지점 위치에 있는 다른 화소의 반동은 모든 다른 화소의 반동과는 다르다. a-Si 타입의 TFT를 사용하는 디스플레이 디바이스의 전형적인 구동 전압 레벨 및 캐패시턴스 값을 사용하면, 그 차이는 작은 디스플레이 디바이스의 경우에, 예컨대 약 1.5V가 될 수 있다. 게다가 접속 지점 위치에 있는 화소의 동작으로 인해서, 반동 차이는 화소 출력의 이상을 유발하고, 이는 주어진 데이터 신호값에 대해서 다른 화소와는 상이한 밝기 레벨을 생성하기 때문에, 반동 전압은 모든 화소에 대해서 rms DC 전압으로서 나타날 수 있으며 에이징 및 이미지 보존에 문제를 유발할 수 있다.
접속 지점(32) 위치의 화소에 대한 화소(12)에서의 캐패시턴스(40)의 효과는 이러한 반동 레벨의 차분을 제거하거나 감소시키는 것이다. 캐패시턴스(40)는 이들 화소의 반동의 효과를 유발하는 캐패시턴스를 보상해서 접속 지점 위치의 화소가 경험하는 반동 효과에 가깝게 및 바람직하게는 실질적으로 동일하게 하는 것이다. 추가 캐패시턴스의 값이 기생 캐패시턴스(C1)의 값과 거의 같게 되도록 선택되기 때문에, 이들을 포함하고 있는 화소의 반동 전압이 접속 지점에 있는 화소의 반동 전압에 더 가깝게 될 것이며, 적절하게 선택된 캐패시터의 값을 사용해서, 어레이 내의 모든 화소의 반동 전압이 실질적으로 같아 질 수 있다는 것을 식 (1) 및 식 (2)으로부터 알 수 있다. 결론적으로, 화소 및 예컨대 도 4의 화소(1, 5, 9)와 같은 접속 지점의 화소에서 발견되던 디스플레이 출력 이상은 최소한 크게 감소된다.
보상 캐패시턴스(40)가 다양한 방법으로 화소에 도입될 수 있다. 바람직한 방안이 도 6에 도시되어 있으며, 도 6은 이러한 캐패시턴스를 가진 어레이 내의 전형적인 화소의 구조를 개략적인 평면도로 도시하고 있다.
이 예시적인 구조체에서 전극(12)은 거의 인접한 행 및 열 어드레스 도체(16, 18)와 약간 중첩되도록 배치되며, 중간에 유전층(도시 생략)이 제공된다. 접속 도체(30)는 행 어드레스 도체(16) 및 열 방향의 화소 전극(12) 아래에서 교차하는 도전성 물질의 스트립을 포함하되, 이 스트립은 열 도체와 병렬로, 다음 화소의 열과 관련된 열 도체에 인접해서 전극(12)의 일 측부를 따라서 배열된다. 도체(30) 및 유사하게 다른 화소 열과 관련된 대응하는 도체(30)는, 도전성 물질층을 적절하게 포토리소그래피 패터닝함으로써, 증착된 도전성 물질의 층으로 이루어지고, 이 경우, 이 층은 열 어드레스 도체를 생성할 때 사용되는 층과 같다. 각각의 도체(30)는 어레이의 마주보는 측 사이를 지나는 연속 스트립으로서 형성된다. 각각의 접속 지점(32)에서, 행 어드레스 도체(16)를 하부에 놓인 도체(30)로부터 이격시키는 비아를 유전층에 형성하며, 이는 행 어드레스 도체가 형성시에 비아를 통해서 전기적으로 상호 접속하도록, 행 어드레스 도체를 형성하는 층을 증착하고 패터닝하기 전에 수행된다.
행 도체(16)와 화소 전극(12) 사이의 중첩 영역을 고의로 증가시킴으로써 캐패시턴스(40)가 형성된다. 도시된 바와 같이, 이는 전극(12) 아래로 더 돌출된 일체형 확장부(45)를 가진 행 도체(16)를 형성함으로써 편리하게 달성된다. 확장부(45) 및 전극(12)의 바로 위에 놓인 부분은 그 사이의 유전층과 함께 캐패시턴스를 구성하며, 그 값은 제조시에 돌출부(45)의 치수 및 그에 따른 면적을 적절하게 조정함으로써 용이하게 변경된다.
ITO와 같이 전극(12)이 투명 도전성 물질을 포함하는 투과형 디스플레이에서, 도체(30)는 동일한 물질로 이루어지는 것이 바람직하다. 전극이 불투명한, 반사형 금속으로 이루어지는 반사형 디스플레이 디바이스에서, 도체(30)는 알루미늄과 같은 반사형 금속으로 이루어지는 것이 바람직하다.
도체(30)가 위의 실시예에서 화소 전극(12)의 열 아래로 연장해서 도시되어 있지만, 이는 정해진 것이 아니다. 도체는 화소 도체(12)의 열의 일측에 배치될 수도 있고, 열 어드레스 도체(18)에 나란하게 배치될 수도 있다. 이 다른 배치 방안은 위에서 설명한 기생 캐패시턴스(C1)가 상당히 감소된다는 이점이 있다. 그러나, 투과형 디스플레이 디바이스인 경우에, 유효 화소 크기 및 이에 따른 에퍼어쳐가 상당히 감소된다는 단점이 있다.
일반적인 사각형 화소 어레이가 위에서 설명된 실시예에서 사용되지만, 이 어레이는 예컨대 반원과 같은 다른 모양이 될 수도 있다. 어레이에서 동일한 측에 혹은 대향하는 측에 행 및 열 구동 회로 혹은 그 접속 영역을 제공할 수 있기 때문에, 사용되는 어레이 모양의 선택 및 구현의 자유도를 더 크게 할 수 있다.
특정 디스플레이 디바이스에서, 화소 어레이의 열의 수는 행의 수보다 크고, 따라서 모든 화소 열이 관련 접속 도체(30)를 가지지 않을 수도 있다. 이 경우, 관련 접속 도체를 구비하지 않은 화소 열 각각에는, 다른 어레이의 한쪽 측부로부터 전체 열 길이를 따라서 연장하지만, 행 도체에는 접속되지 않은 유사한 도체 라인이 마련될 수 있다. 추가 라인이 고정 전위 소스, 예컨대 접지에 접속될 수 있다. 이로써 이러한 열 내의 화소에서도 분명히 접속 도체를 가진 화소의 열과 유사한 용량성 환경이 만들어질 것이다.
본 개시물을 읽음으로써, 다른 수정물이 당업자에게는 자명할 것이다. 이러한 수정물은 액티브 매트릭스 디스플레이 및 그 구성 요소의 설계, 제조 및 사용시에 이미 알려진 다른 특성을 포함할 수 있으며, 이는 위에서 이미 설명한 특성 대신에 혹은 추가로 사용될 수 있다.

Claims (6)

  1. 화소 전극 및 관련 스위칭 디바이스를 각각 포함하며, 상기 화소에 접속된 교차하는 제 1 어드레스 도체의 세트와 제 2 어드레스 도체의 세트의 각각의 교차점에 위치되는 화소의 어레이 - 상기 화소의 어레이를 통해서 선택 신호 및 데이터 신호가 각각 화소로 제공됨 - 를 구비한 액티브 매트릭스 디스플레이 디바이스에 있어서,
    상기 디바이스는 선택 신호를 상기 제 1 어드레스 도체의 세트에 제공하는 접속 도체의 세트를 포함하되,
    상기 접속 도체 각각은 제 2 어드레스 도체의 세트의 각각의 인접하는 어드레스 도체의 쌍 사이로 연장되어서, 각각의 화소의 위치에서, 제 1 어드레스 도체의 세트의 각각의 어드레스 도체에 전기적으로 접속되며,
    화소 전극과 접속 도체 사이의 각각의 화소의 위치에 기생 캐패시턴스가 상존하며, 접속 도체와 제 1 어드레스 도체의 세트 사이의 접속부의 위치에 있지 않은 화소에는, 이들 화소의 화소 전극과 이들 화소의 제 1 관련 어드레스 도체의 세트 사이에 보조 캐패시턴스가 제공되는
    액티브 매트릭스 디스플레이 디바이스.
  2. 제 1 항에 있어서,
    상기 보조 캐패시턴스의 값은 화소 전극과 접속 도체 사이의 상기 기생 캐패시턴스의 값과 거의 같은
    액티브 매트릭스 디스플레이 디바이스.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 보조 캐패시턴스는 화소 전극의 일부에 중첩하는 제 1 어드레스 도체의 세트의 부분에 의해 제공되는
    액티브 매트릭스 디스플레이 디바이스.
  4. 제 3 항에 있어서,
    상기 어드레스 도체의 부분은 미리 정해진 면적을 가진 돌출부를 포함하는
    액티브 매트릭스 디스플레이 디바이스.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 접속 도체는 상기 화소 전극 아래로 연장하는
    액티브 매트릭스 디스플레이 디바이스.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 화소는 액정 화소를 포함하는
    액티브 매트릭스 디스플레이 디바이스.
KR10-2004-7005640A 2001-10-18 2002-10-09 액티브 매트릭스 디스플레이 디바이스 Ceased KR20040050918A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0125019.0 2001-10-18
GBGB0125019.0A GB0125019D0 (en) 2001-10-18 2001-10-18 Active matrix display device
PCT/IB2002/004138 WO2003034379A2 (en) 2001-10-18 2002-10-09 Active matrix display device

Publications (1)

Publication Number Publication Date
KR20040050918A true KR20040050918A (ko) 2004-06-17

Family

ID=9924080

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7005640A Ceased KR20040050918A (ko) 2001-10-18 2002-10-09 액티브 매트릭스 디스플레이 디바이스

Country Status (8)

Country Link
US (1) US6750925B2 (ko)
EP (1) EP1440428A2 (ko)
JP (1) JP2005505800A (ko)
KR (1) KR20040050918A (ko)
CN (1) CN100351887C (ko)
GB (1) GB0125019D0 (ko)
TW (1) TW561440B (ko)
WO (1) WO2003034379A2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0216904D0 (en) * 2002-07-20 2002-08-28 Koninkl Philips Electronics Nv Active matrix liquid crystal display device
GB0316481D0 (en) * 2003-07-15 2003-08-20 Koninkl Philips Electronics Nv Active matrix display
KR101188601B1 (ko) * 2005-04-13 2012-10-08 삼성디스플레이 주식회사 액정 표시 장치
KR101160831B1 (ko) * 2005-06-01 2012-06-28 삼성전자주식회사 액정 표시 장치
KR101148563B1 (ko) * 2005-06-30 2012-05-23 엘지디스플레이 주식회사 액정표시장치
DE102006005677B4 (de) * 2006-01-30 2015-12-31 E.G.O. Elektro-Gerätebau GmbH Kochfeld
CN102332455B (zh) * 2011-09-19 2013-01-23 福建华映显示科技有限公司 主动组件数组基板及显示面板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2662290B1 (fr) * 1990-05-15 1992-07-24 France Telecom Procede de realisation d'un ecran d'affichage a matrice active et a condensateurs de stockage et ecran obtenu par ce procede.
GB2245741A (en) 1990-06-27 1992-01-08 Philips Electronic Associated Active matrix liquid crystal devices
JP2814161B2 (ja) * 1992-04-28 1998-10-22 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置およびその駆動方法
JP4180690B2 (ja) * 1998-06-05 2008-11-12 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
KR100317621B1 (ko) * 1999-02-24 2001-12-22 구본준, 론 위라하디락사 액정표시장치
JP2001188217A (ja) * 1999-10-20 2001-07-10 Sharp Corp アクティブマトリクス型液晶表示装置およびその駆動方法ならびに製造方法
JP2001249319A (ja) * 2000-03-02 2001-09-14 Hitachi Ltd 液晶表示装置
JP3536006B2 (ja) * 2000-03-15 2004-06-07 シャープ株式会社 アクティブマトリクス型表示装置およびその駆動方法

Also Published As

Publication number Publication date
WO2003034379A2 (en) 2003-04-24
US6750925B2 (en) 2004-06-15
CN100351887C (zh) 2007-11-28
EP1440428A2 (en) 2004-07-28
JP2005505800A (ja) 2005-02-24
TW561440B (en) 2003-11-11
GB0125019D0 (en) 2001-12-12
US20030076451A1 (en) 2003-04-24
WO2003034379A3 (en) 2003-11-27
CN1571987A (zh) 2005-01-26

Similar Documents

Publication Publication Date Title
US8188479B2 (en) Pixel electrode structure having via holes disposed on common line with high display quality
US20230092089A1 (en) Array substrate, display panel, and display apparatus
US20090231532A1 (en) Display device
US8643802B2 (en) Pixel array, polymer stablized alignment liquid crystal display panel, and pixel array driving method
KR100418646B1 (ko) 액정표시장치
US10847109B2 (en) Active matrix substrate and display panel
KR100531388B1 (ko) 표시 장치
JP4163611B2 (ja) 液晶表示装置
KR20040016377A (ko) 감소된 플리커를 갖는 액정 디스플레이 패널
KR20040050918A (ko) 액티브 매트릭스 디스플레이 디바이스
US7142267B2 (en) Active matrix display device
KR100476623B1 (ko) 액정표시장치
US11347122B2 (en) Display apparatus
JP2006509231A (ja) アクティブ・マトリックス表示装置
JP4617861B2 (ja) 液晶表示装置
TWI279632B (en) Active matrix pixel device
KR100426185B1 (ko) 액정표시장치와 그 제조방법 및 이를 이용한 화질보상방법
KR20050099972A (ko) 평면 표시 장치용 어레이 기판
KR100686223B1 (ko) 액정 표시 장치
JPH0572557A (ja) 液晶マトリクス表示装置
JP2004294913A (ja) 液晶表示装置
JP3270444B2 (ja) 液晶マトリクス表示装置及びその駆動方法
JP3436753B2 (ja) 液晶マトリクス表示装置及びその駆動方法
CN114974157A (zh) 显示面板及显示装置
KR19980065843A (ko) 액정 표시 장치 및 구동 방법

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20040416

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20071009

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080925

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20090218

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20080925

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I