KR20040078246A - Silicon crystallization system and silicon crystallization method - Google Patents
Silicon crystallization system and silicon crystallization method Download PDFInfo
- Publication number
- KR20040078246A KR20040078246A KR1020030013074A KR20030013074A KR20040078246A KR 20040078246 A KR20040078246 A KR 20040078246A KR 1020030013074 A KR1020030013074 A KR 1020030013074A KR 20030013074 A KR20030013074 A KR 20030013074A KR 20040078246 A KR20040078246 A KR 20040078246A
- Authority
- KR
- South Korea
- Prior art keywords
- laser beam
- silicon layer
- laser
- crystallization
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
레이저 발생 장치; 레이저 발생 장치에서 발생한 레이저빔을 제어하는 복수개의 광계; 광계를 통과한 레이저빔의 조사에 의해 다결정 규소층으로 결정화되는 비정질 규소층이 증착된 절연 기판을 장착할 수 있는 스테이지를 포함하고, 복수개의 광계 중 어느 하나는 상기 레이저빔을 180°회전시키는 회전 광계인 규소 결정화 시스템.Laser generating device; A plurality of light systems for controlling the laser beam generated in the laser generating device; A stage capable of mounting an insulating substrate on which an amorphous silicon layer crystallized into a polysilicon layer is deposited by irradiation of a laser beam passing through a light system, wherein any one of the plurality of light systems rotates by rotating the laser beam by 180 °. Photonic silicon crystallization system.
Description
본 발명은 다결정 규소(poly silicon)를 형성하는 시스템 및 방법에 관한 것으로서, 특히, 박막 트랜지스터 표시판의 다결정 규소층을 형성하는 시스템 및 방법에 관한 것이다.The present invention relates to a system and method for forming polysilicon, and more particularly, to a system and method for forming a polycrystalline silicon layer of a thin film transistor array panel.
일반적으로 규소는 결정상태에 따라 비정질 규소(amorphous silicon)와 결정질 규소(crystalline silicon)로 나눌 수 있다. 비정질 규소는 낮은 온도에서 증착하여 박막(thin film)을 형성하는 것이 가능하여, 주로 낮은 용융점을 가지는 유리를 기판으로 사용하는 액정 패널(liquid crystal panel)의 스위칭 소자에 많이 사용한다.Generally, silicon may be classified into amorphous silicon and crystalline silicon according to the crystal state. Amorphous silicon can be deposited at a low temperature to form a thin film, and is mainly used for switching elements of liquid crystal panels using glass having a low melting point as a substrate.
그러나, 비정질 규소 박막은 낮은 전계 효과 이동도 등의 문제점으로 표시소자의 대면적화에 어려움이 있다. 그래서, 높은 전계 효과 이동도(30㎠/VS)와 고주파 동작특성 및 낮은 누설전류(leakage current)의 전기적 특성을 가진 다결정 규소(poly crystalline silicon)의 응용이 요구되고 있다.However, the amorphous silicon thin film has difficulty in large area of the display device due to problems such as low field effect mobility. Therefore, there is a demand for the application of polycrystalline silicon having high field effect mobility (30 cm 2 / VS), high frequency operating characteristics, and low leakage current electrical characteristics.
특히, 다결정 규소 박막의 전기적 특성은 그레인(grain)의 크기에 큰 영향을 받는다. 즉, 그레인의 크기가 증가함에 따라 전계 효과 이동도도 따라 증가한다.In particular, the electrical properties of the polycrystalline silicon thin film are greatly influenced by the grain size. That is, as the grain size increases, the field effect mobility also increases.
따라서, 이러한 점을 고려하여 규소를 다결정화 하는 방법이 큰 이슈로 떠오르고 있으며, 최근 들어 에너지원을 레이저로 하여 규소 결정의 측면성장을 유도하여 거대한 다결정 규소를 제조하는 SLS(sequential lateral solidification)(연속적 측면 고상화)기술이 제안되었다.Therefore, the method of polycrystallization of silicon has become a big issue in consideration of this point, and in recent years, the sequential lateral solidification (SLS) (sequential lateral solidification) which induces lateral growth of silicon crystal by using an energy source as a laser to produce huge polycrystalline silicon Lateral solidification techniques have been proposed.
이러한 SLS 기술은 규소 그레인이 액상 규소와 고상 규소의 경계면에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 것으로, 레이저 에너지의 크기와 레이저빔(laser beam)의 조사범위의 이동을 적절하게 조절하여 규소 그레인을 소정의 길이만큼 측면성장 시킴으로서 비정질 규소 박막을 결정화시키는 것이다.This SLS technology takes advantage of the fact that silicon grain grows in the direction perpendicular to the interface between the liquid silicon and the solid silicon, and controls the size of the laser energy and the shift of the irradiation range of the laser beam accordingly. The silicon grains are laterally grown by a predetermined length to crystallize the amorphous silicon thin film.
이때, 레이저빔은 슬릿 모양을 가지는 마스크의 투과 영역을 통과하여 비정질 규소를 완전히 녹여 비정질 규소층에 슬릿 모양의 액상 영역을 형성한다. 이어, 액상의 비정질 규소는 냉각되면서 결정화가 이루어지는데, 결정은 레이저가 조사되지 않은 고상 영역의 경계에서부터 그 경계면에 대하여 수직 방향으로 성장하고 그레인들의 성장은 액상 영역의 중앙에서 서로 만나면 멈추게 된다. 이러한 공정은 마스크의 슬릿 패턴을 그레인의 성장 방향에 대해 수직으로 이동하면서 진행하고 순차적 측면 고상 결정은 전 영역을 통하여 진행하며, 이때 그레인의 크기는 슬릿 패턴의 폭만큼 성장한다. 이를 위하여 그레인의 성장 방향에 대하여 수직하게 형성된 슬릿 패턴은 둘 이상의 영역에서 슬릿 패턴의 폭만큼 어긋나게 배치되어 있으며, 단위 스캐닝 공정에서는 순차적 측면 고상 결정 공정에서 슬릿 패턴이 형성된 방향으로 이동하면서 마스크를 이동하면서 레이저를 조사한다.In this case, the laser beam passes through the transmission region of the slit-shaped mask to completely dissolve the amorphous silicon to form a slit-shaped liquid region in the amorphous silicon layer. Subsequently, the liquid crystal silicon is cooled and crystallized. The crystal grows in a direction perpendicular to the interface from the boundary of the solid region where the laser is not irradiated, and the growth of grains stops when they meet at the center of the liquid region. This process proceeds while moving the slit pattern of the mask perpendicular to the growth direction of the grain and the sequential side solid crystals proceed through the entire area, where the grain size grows by the width of the slit pattern. To this end, the slit patterns formed perpendicular to the grain growth direction are arranged to be offset by the width of the slit patterns in two or more regions.In the unit scanning process, the mask is moved while moving in the direction in which the slit patterns are formed in the sequential side solid crystal process. Irradiate the laser.
하지만, 이러한 종래의 기술에서는 레이저빔 자체의 불균일은 피할 수 없는 문제로서 이에 의해 화질의 저하를 가져오는 심각한 자국을 남기게 된다. 즉, 레이저빔 내의 에너지 균일도에 따라 결정화된 부분의 미세구조가 바뀌게 되는데, 이는 레이저 자국을 만들어 낸다. 특히, 레이저빔이 직사각형 형태인 경우 레이저빔내의 불균일을 없애는 것은 어려운 일이다. 그리고, 레이저 자국은 직사각형의 세로 방향으로 레이저 강도의 차이가 있을 경우에 더욱 두드러져 보이는데, 제1 차 스캐닝과 제2 차 스캐닝 시 레이저 강도가 높은 부분과 약한 부분이 서로 인접하는 부분에서 특히 레이저 자국이 두드러져 보인다.However, in this conventional technique, the non-uniformity of the laser beam itself is an inevitable problem, thereby leaving a serious mark that causes deterioration of image quality. That is, the microstructure of the crystallized portion is changed according to the energy uniformity in the laser beam, which creates a laser mark. In particular, when the laser beam has a rectangular shape, it is difficult to eliminate unevenness in the laser beam. In addition, the laser mark is more prominent when there is a difference in the laser intensity in the longitudinal direction of the rectangle. In the first scanning and the second scanning, the laser marking is particularly close to the areas where the high laser intensity and the weak portion are adjacent to each other. It stands out.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 화면상에 레이저 자국이 나타나는 것을 줄이는 규소 결정화 시스템 및 그 방법을 제공하는 데 목적이 있다.The present invention has been made to solve the above problems, and an object of the present invention is to provide a silicon crystallization system and method for reducing the appearance of laser marks on the screen.
도 1은 본 발명의 일 실시예에 따른 규소 결정화 시스템을 도시한 도면이고,1 is a view showing a silicon crystallization system according to an embodiment of the present invention,
도 2는 본 발명의 일 실시예에 따른 규소 결정화 시스템의 회전 광계를 도시한 도면이고,2 is a view showing a rotating light system of the silicon crystallization system according to an embodiment of the present invention,
도 3은 레이저를 조사하여 비정질 규소를 다결정 규소로 결정화하는 순차적 측면 고상 결정 공정을 개략적으로 도시한 개략도이고,FIG. 3 is a schematic diagram schematically illustrating a sequential lateral solid phase crystallization process of crystallizing amorphous silicon into polycrystalline silicon by irradiation with a laser;
도 4는 순차적 측면 고상 결정 공정을 통하여 비정질 규소가 다결정 규소로 결정화되는 과정에서 다결정 규소의 미세 구조를 도시한 도면이고,4 is a view showing a microstructure of polycrystalline silicon in the process of crystallizing amorphous silicon into polycrystalline silicon through a sequential side solid phase crystallization process,
도 5는 본 발명의 일 실시예에 따른 순차적 측면 고상 결정 공정에서 마스크의 이동 위치와 그에 따른 조사 영역을 도시한 도면이고,FIG. 5 is a diagram illustrating a moving position of a mask and a corresponding irradiation area in a sequential side solid phase determination process according to an embodiment of the present invention.
도 6a는 본 발명의 일 실시예에 따라 다결정 규소층에 형성된 레이저 자국을 도시한 도면이고,6A is a view showing a laser mark formed in a polycrystalline silicon layer according to an embodiment of the present invention,
도 6b는 종래의 기술에 따라 다결정 규소층에 형성된 레이저 자국을 도시한 도면이고,6B is a view showing a laser mark formed on a polycrystalline silicon layer according to the conventional art,
도 7은 본 발명의 일 실시예에 따른 순차적 고상 결정 공정을 통하여 완성된 박막 트랜지스터의 구조를 도시한 단면도이고,7 is a cross-sectional view illustrating a structure of a thin film transistor completed through a sequential solid-state crystallization process according to an embodiment of the present invention.
도 8a 내지 도 8e는 본 발명의 일 실시예에 따른 다결정 규소 박막 트랜지스터의 제조 방법을 그 공정 순서에 따라 도시한 단면도이다.8A through 8E are cross-sectional views illustrating a method of manufacturing a polysilicon thin film transistor according to an embodiment of the present invention in the order of their processes.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
210 ; 액상 영역 220 ; 고상 영역210; Liquid phase region 220; Solid zone
300 ; 마스크 310 ; 슬릿 패턴300; Mask 310; Slit pattern
상기 목적을 달성하기 위하여 본 발명의 규소 결정화 시스템은 레이저 발생 장치; 상기 레이저 발생 장치에서 발생한 레이저빔을 제어하는 복수개의 광계; 상기 광계를 통과한 레이저빔의 조사에 의해 다결정 규소층으로 결정화되는 비정질 규소층이 증착된 절연 기판을 장착할 수 있는 스테이지를 포함하고, 상기 복수개의 광계 중 어느 하나는 상기 레이저빔을 180°회전시키는 회전 광계인 것이 바람직하다.In order to achieve the above object, the silicon crystallization system of the present invention comprises a laser generator; A plurality of light systems for controlling the laser beam generated by the laser generating device; And a stage capable of mounting an insulating substrate on which an amorphous silicon layer crystallized into a polysilicon layer is deposited by irradiation of a laser beam passing through the light system, wherein any one of the plurality of light systems rotates the laser beam by 180 °. It is preferable that it is a rotating light system.
또한, 레이저빔이 투과되는 투과 영역을 정의하는 슬릿 패턴을 가지는 마스크를 이용하여 결정화를 진행하는 순차적 고상 결정 공정에 있어서 수평 방향으로의 레이저빔의 이동을 스캐닝, 수직 방향으로의 레이저빔의 이동을 스텝핑이라 할 때, 상기 레이저빔을 스캐닝하며 조사하여 상기 비정질 규소층의 어느 하나의 수평라인을 다결정 규소층으로 결정화한 후 스텝핑하고, 다른 하나의 수평라인을 다결정 규소층으로 결정화하는 경우에 상기 회전 광계가 레이저빔의 광로상에 위치하는 것이 바람직하다.Also, in the sequential solid-state crystallization process in which crystallization is performed using a mask having a slit pattern defining a transmission region through which the laser beam is transmitted, the laser beam is moved in the horizontal direction and the laser beam is moved in the vertical direction. In the stepping, the laser beam is scanned and irradiated to crystallize one horizontal line of the amorphous silicon layer with a polysilicon layer, and then stepping, and the rotation when the other horizontal line is crystallized with a polycrystalline silicon layer. Preferably, the light system is located on the optical path of the laser beam.
또한, 상기 회전 광계는 상기 레이저 발생장치를 통해 방출된 레이저빔을 집속시키는 제1차 집속 렌즈와, 집속후 다시 분산되며 180°회전되는 레이저빔을 재집속시키는 제2차 집속 렌즈를 포함하는 것이 바람직하다.In addition, the rotating light system includes a first focusing lens for focusing the laser beam emitted through the laser generating device, and a second focusing lens for focusing the laser beam which is dispersed again and rotated 180 ° after focusing. desirable.
상기 목적을 달성하기 위하여 본 발명의 규소 결정화 시스템은 절연 기판 위에 비정질 규소층을 증착하는 단계; 레이저빔이 투과되는 투과 영역을 정의하는 슬릿 패턴을 가지는 마스크를 이용하여 결정화를 진행하는 순차적 고상 결정 공정에 있어서 수평 방향으로의 레이저빔의 이동을 스캐닝, 수직 방향으로의 레이저빔의 이동을 스텝핑이라 하고, N, M을 각각 홀수, 짝수라 할 때, 레이저빔을 제N 차 스캐닝하며 조사하여 상기 비정질 규소층의 어느 하나의 수평라인을 다결정 규소층으로 결정화하는 단계; 상기 레이저빔의 제N 차 스캐닝 후에 스텝핑하는 경우에 상기 레이저빔을 180°회전시키는 단계; 상기 180°회전된 레이저빔을 제M 차 스캐닝하며 조사하여 상기 제N 차 스캐닝에 의해 다결정 규소층으로 결정화된 수평라인에인접한 다른 하나의 수평라인을 다결정 규소층으로 결정화하는 단계를 포함하는 것이 바람직하다.In order to achieve the above object, the silicon crystallization system of the present invention comprises the steps of depositing an amorphous silicon layer on an insulating substrate; In the sequential solid-state crystallization process in which crystallization is performed using a mask having a slit pattern defining a transmission region through which the laser beam is transmitted, the movement of the laser beam in the horizontal direction is referred to as scanning and the movement of the laser beam in the vertical direction is referred to as stepping. And when N and M are odd and even, respectively, crystallizing one horizontal line of the amorphous silicon layer into a polysilicon layer by irradiating an N-th order laser beam and irradiating the laser beam; Rotating the laser beam by 180 ° when stepping after the N-th order scanning of the laser beam; And irradiating the 180 ° rotated laser beam with the Mth order to crystallize another horizontal line adjacent to the horizontal line crystallized with the polycrystalline silicon layer by the Nth order scanning to crystallize the polycrystalline silicon layer. Do.
또한, 상기 순차적 고상 결정 공정은 적어도 상기 슬릿 패턴이 서로 어긋나게 배열되어 있는 둘 이상의 슬릿 영역을 가지는 상기 마스크를 이용하는 것이 바람직하다.In addition, the sequential solid phase determination process preferably uses the mask having at least two slit regions in which the slit patterns are arranged to be offset from each other.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a portion of a layer, film, region, plate, etc. is said to be "on top" of another part, this includes not only when the other part is "right on" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.
본 발명의 일 실시예에 따른 규소 결정화 시스템에 대하여 도면을 참고로 하여 상세하게 설명한다.A silicon crystallization system according to an embodiment of the present invention will be described in detail with reference to the drawings.
도 1에는 본 발명의 일 실시예에 따른 규소 결정화 시스템이 도시되어 있다. 도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 규소 결정화 시스템은 레이저 발생 장치(10)와, 레이저 발생 장치(10)에서 발생한 레이저빔(1)의 형상 및 에너지를 제어하는 복수개의 광계(20)를 포함한다. 그리고, 복수개의 광계(20)를 통과한 레이저빔(1)이 조사되는 비정질 규소층(150)이 증착된 절연 기판(110)을 포함한다. 이러한 절연 기판(110)은 스테이지(30) 위에 배치된다.1 shows a silicon crystallization system according to an embodiment of the present invention. As shown in FIG. 1, a silicon crystallization system according to an exemplary embodiment of the present invention includes a laser generator 10 and a plurality of laser beams 1 that control the shape and energy of the laser beam 1 generated by the laser generator 10. The light system 20 is included. The insulating substrate 110 includes an amorphous silicon layer 150 on which the laser beam 1 that has passed through the plurality of light systems 20 is irradiated. The insulating substrate 110 is disposed on the stage 30.
스테이지(30) 위에 장착되어 있는 절연 기판(110) 위에는 비정질규소층(150)이 형성되어 있다. 이러한 비정질 규소층(150)에 레이저 발생 장치(10)에서 발생한 레이저빔(1)을 조사하여 다결정 규소층으로 결정화한다.An amorphous silicon layer 150 is formed on the insulating substrate 110 mounted on the stage 30. The amorphous silicon layer 150 is irradiated with the laser beam 1 generated by the laser generator 10 to crystallize into a polycrystalline silicon layer.
레이저빔의 형상을 제어하기 위해 레이저빔 발생 장치와 비정질 규소층간의 경로 사이에는 복수개의 광계(20)가 위치한다.In order to control the shape of the laser beam, a plurality of light systems 20 are positioned between the path between the laser beam generator and the amorphous silicon layer.
이러한 복수개의 광계 중 어느 하나는 레이저빔을 180°회전시키는 회전 광계(22)이다. 도 2에 도시된 바와 같이, 회전 광계(22)는 레이저 발생장치(10)를 통해 방출된 레이저빔을 집속시키는 제1차 집속 렌즈(53)와, 집속후 다시 분산되며 180°회전되는 레이저빔을 재집속시키는 제2차 집속 렌즈(54)를 포함한다.One of the plurality of light systems is the rotating light system 22 which rotates the laser beam by 180 degrees. As shown in FIG. 2, the rotating light system 22 includes a primary focusing lens 53 for focusing the laser beam emitted through the laser generator 10 and a laser beam that is dispersed and rotated 180 ° after focusing. And a second focusing lens 54 for refocusing the light.
회전 광계(22)를 제외한 나머지 광계인 공정 광계(21)는 레이저빔의 형상 및 에너지를 제어하여 순차적 측면 결정화 공정을 진행한다.The process light system 21, which is the remaining light system except the rotating light system 22, performs a sequential side crystallization process by controlling the shape and energy of the laser beam.
이를 상세히 설명한다. 레이저빔이 투과되는 투과 영역을 정의하는 슬릿 패턴을 가지는 마스크를 이용하여 결정화를 진행하는 순차적 측면 결정화 공정에 있어서 수평 방향으로의 레이저빔의 이동을 스캐닝, 수직 방향으로의 레이저빔의 이동을 스텝핑이라 정의한다. 이 경우 레이저빔을 스캐닝하며 조사하여 비정질 규소층의 어느 하나의 수평라인을 다결정 규소층으로 결정화한다. 이 경우에 공정 광계(21)가 레이저빔의 형상 및 에너지를 제어한다.This will be described in detail. In the sequential side crystallization process in which crystallization is performed using a mask having a slit pattern defining a transmission region through which the laser beam is transmitted, movement of the laser beam in the horizontal direction is referred to as scanning and movement of the laser beam in the vertical direction is referred to as stepping. define. In this case, the laser beam is scanned and irradiated to crystallize one horizontal line of the amorphous silicon layer to the polycrystalline silicon layer. In this case, the process light system 21 controls the shape and energy of the laser beam.
그리고, 스텝핑한 후 다른 하나의 수평라인을 다결정 규소층으로 결정화한다. 이 경우에 회전 광계(22)가 레이저빔의 광로상에 위치한다. 즉, 회전 광계(22) 및 공정 광계(21)가 레이저빔의 광로상에 위치하여 180°회전된 레이저빔을 비정질 규소층에 조사한다.After the stepping, the other horizontal line is crystallized into a polycrystalline silicon layer. In this case, the rotating light system 22 is located on the optical path of the laser beam. That is, the rotating light system 22 and the process light system 21 are positioned on the optical path of the laser beam to irradiate the amorphous silicon layer with the laser beam rotated 180 degrees.
이러한 광계의 위치 선택은 광계 위치 제어기(40)를 이용한다.This position selection of the light system uses the light system position controller 40.
본 발명의 일 실시예에 따른 규소 결정화 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.Silicon crystallization method according to an embodiment of the present invention will be described in detail with reference to the drawings.
우선, 절연 기판(110) 위에 비정질 규소층(150)을 증착한다. 그리고, 레이저빔을 조사하여 비정질 규소층(150)을 다결정 규소층(150)으로 결정화한다. 이러한 규소 결정화 과정을 이하에서 상세히 설명한다.First, an amorphous silicon layer 150 is deposited on the insulating substrate 110. The laser beam is irradiated to crystallize the amorphous silicon layer 150 into the polycrystalline silicon layer 150. This silicon crystallization process is described in detail below.
도 3은 레이저를 조사하여 비정질 규소를 다결정 규소로 결정화하는 순차적 측면 고상 결정 공정을 개략적으로 도시한 개략도이고, 도 4는 순차적 측면 고상 결정 공정을 통하여 비정질 규소가 다결정 규소로 결정화되는 과정에서 다결정 규소의 미세 구조 및 마스크의 이동을 도시한 도면이다.FIG. 3 is a schematic diagram illustrating a sequential side solid phase crystallization process of crystallizing amorphous silicon into polycrystalline silicon by irradiation with a laser; FIG. A diagram showing the microstructure of the mask and the movement of the mask.
도 3에서 보는 바와 같이, 순차적 측면 고상 결정 공정은 슬릿 패턴(310)으로 형성되어 있는 투과 영역(310)을 가지는 마스크(300)를 이용하여 레이저빔을 조사하여 절연 기판(110)의 상부에 형성되어 있는 비정질 규소층(150)을 국부적으로 완전히 녹여 투과 영역(310)에 대응하는 비정질 규소층(150)에 액상 영역(210)을 형성한다. 이때, 다결정 규소의 그레인은 레이저가 조사된 액상 영역(210)과 레이저가 조사되지 않은 고상 영역(220)의 경계면(230)에서 각각 그 경계면에 대하여 수직 방향(도 4 참조, A방향)으로 성장한다. 그레인들의 성장은 액상 영역(210)의 중앙(231)에서 서로 만나면 멈추게 된다.As shown in FIG. 3, the sequential side solid phase crystal process is formed on the insulating substrate 110 by irradiating a laser beam using a mask 300 having a transmission region 310 formed of a slit pattern 310. The amorphous silicon layer 150 is locally completely melted to form the liquid region 210 in the amorphous silicon layer 150 corresponding to the transmission region 310. At this time, grains of the polycrystalline silicon grow in the direction perpendicular to the boundary surface (see FIG. 4, A direction) at the boundary surface 230 of the liquid region 210 irradiated with the laser and the solid state region 220 not irradiated with the laser, respectively. do. Growth of the grains stops when they meet at the center 231 of the liquid region 210.
도 4는 슬릿 패턴이 수평 방향으로 형성되어 있는 마스크를 이용하여 순차적 측면 고상 결정 공정을 진행하였을 경우 다결정 규소의 그레인 구조를 나타낸것으로 그레인은 슬릿 패턴에 대하여 수직 방향으로 성장하였음을 알 수 있다.Figure 4 shows the grain structure of the polycrystalline silicon when the slit pattern is formed in a horizontal direction using a mask formed in the horizontal direction, it can be seen that the grain is grown in the vertical direction with respect to the slit pattern.
여기서, 도 3 및 도 4에 도시된 바와 같이, 수평 방향으로 뻗어 있는 슬릿 패턴을 가지는 마스크를 이용하여 그레인의 크기를 슬릿 패턴의 폭(W)만큼 성장시키기 위해서는 투과 영역(310)을 정의하는 슬릿 패턴이 그레인의 성장 방향으로 슬릿 패턴의 폭만큼 엇갈리도록 배치되어 있는 마스크를 이용한다. 이러한 마스크를 이용하여 비정질 규소층에 레이저를 조사할 때 슬릿 패턴의 길이 방향(B 방향)으로 마스크를 이동하며, 이때 슬릿 패턴의 폭 방향으로 이웃하는 비정질 규소층에 연속적으로 레이저가 조사되어 그레인의 성장은 슬릿 패턴의 폭 방향(A 방향)으로 연속적으로 이루어져 그레인의 크기를 슬릿 패턴의 폭만큼 성장시킬 수 있다.3 and 4, in order to grow the grain size by the width W of the slit pattern using a mask having a slit pattern extending in the horizontal direction, the slit defining the transmissive region 310 is shown. A mask in which the pattern is staggered by the width of the slit pattern in the direction of grain growth is used. When the laser is irradiated to the amorphous silicon layer using such a mask, the mask is moved in the longitudinal direction (B direction) of the slit pattern, and at this time, the laser is irradiated to the adjacent amorphous silicon layer in the width direction of the slit pattern so that The growth is continuously performed in the width direction (A direction) of the slit pattern, so that the size of grain can be grown by the width of the slit pattern.
이 경우 레이저빔을 한번 조사하는 단위 공정을 샷(Shot)이라 한다. 도 4에 도시된 바와 같이, 제1 차 샷을 진행한 후 마스크를 일부 이동하여 제2 차 샷을 진행함으로써 비정질 규소층의 모든 부분이 균일하게 다결정화된다.In this case, a unit process of irradiating a laser beam once is called a shot. As shown in FIG. 4, all portions of the amorphous silicon layer are uniformly crystallized by moving the mask partly and then proceeding the second shot after the first shot.
그리고, 이러한 샷을 반복해서 진행하며 레이저빔과 마스크(300)를 슬릿 패턴의 길이 방향(B)으로 수평 이동하는 것을 스캐닝이라 한다. 그리고, 이러한 수평 방향으로의 스캐닝의 마지막 지점에서 수직방향으로 레이저빔을 이동하는 것을 스텝핑이라 한다. 이러한 스텝핑 후에 B 방향의 반대 방향으로 스캐닝을 다시 진행한다.In addition, the laser beam and the mask 300 are horizontally moved in the longitudinal direction B of the slit pattern by repeatedly performing such shots. Then, moving the laser beam in the vertical direction at the last point of the scanning in the horizontal direction is called stepping. After this stepping, scanning is resumed in the direction opposite to the B direction.
도 5는 본 발명의 실시예에 따른 순차적 측면 고상 결정 공정에서 마스크의 이동 과정을 도시한 도면이다.FIG. 5 is a view illustrating a mask movement process in a sequential side solid phase determination process according to an exemplary embodiment of the present invention.
우선, 도 5에서 보는 바와 같이, 다결정 규소용 마스크(300)에는 투과영역(310)을 정의하는 슬릿 패턴들로 이루어진 제1 및 제2 슬릿 영역(G, H)을 가진다. 이때, 제1 및 제2 슬릿 영역(G, H)에 형성되어 있는 슬릿 패턴(310)들은 모두 가로 방향으로 뻗어 형성되어 있으며, 각 영역(G, H)에서 균일하게 동일한 간격으로 세로 방향으로 배열되어 있으며, 두 영역(G, H)의 슬릿 패턴(310)은 서로 일정한 간격만큼 어긋나게 배치되어 있다.First, as shown in FIG. 5, the mask 300 for polycrystalline silicon has first and second slit regions G and H made of slit patterns defining the transmission region 310. In this case, the slit patterns 310 formed in the first and second slit regions G and H are all formed to extend in the horizontal direction, and are arranged in the vertical direction at uniformly equal intervals in each region G and H. The slit patterns 310 of the two regions G and H are arranged to be offset by a predetermined interval from each other.
이러한 마스크를 이용한 본 발명의 실시예에 따른 순차적 고상 결정 공정에서는, 도 5에서 보는 바와 같이 제1 차 샷(shot) 공정을 진행할 때, 마스크(300)를 제1 차 샷의 마스크 위치로 이동하여 레이저빔을 조사한다. 이어, 제2 차 샷(shot) 공정을 진행할 때, 마스크(300)를 제2 차 샷의 마스크 위치로 이동하여 레이저를 조사한다. 이 때, 제1 차 샷의 마스크의 제2 슬릿 영역(H)과 제2 차 샷의 마스크의 제1 슬릿 영역(G)이 중첩되도록 마스크(300)를 이동한다.In the sequential solid phase determination process according to the embodiment of the present invention using such a mask, as shown in FIG. 5, when the first shot process is performed, the mask 300 is moved to the mask position of the first shot. Irradiate the laser beam. Subsequently, when the second shot process is performed, the mask 300 is moved to the mask position of the second shot to irradiate a laser. At this time, the mask 300 is moved to overlap the second slit region H of the mask of the first shot and the first slit region G of the mask of the second shot.
이렇게 여러 차례의 샷을 반복하며 오른쪽 방향으로 스캐닝하며 레이저빔을 조사하여 비정질 규소층의 어느 하나의 수평 라인을 다결정 규소층으로 결정화한다. 그리고, 레이저빔의 제1 차 스캐닝의 오른쪽 마지막 지점에서 레이저빔을 아래쪽으로 스텝핑한다. 이 경우에 레이저빔을 180°회전시킨다.This shot is repeated several times, scanning in the right direction, and irradiating a laser beam to crystallize one horizontal line of the amorphous silicon layer to the polycrystalline silicon layer. The laser beam is then stepped downward at the last right point of the first order scanning of the laser beam. In this case, the laser beam is rotated 180 degrees.
도 2에 도시된 바와 같이, 레이저빔을 180°회전시키는 것은 회전 광계를 레이저빔의 광로 상에 형성함으로써 가능하다.As shown in Fig. 2, rotating the laser beam by 180 ° is possible by forming a rotating light system on the optical path of the laser beam.
이렇게 180°회전된 레이저빔을 오른쪽에서 왼쪽으로 제2 차 스캐닝하며 조사한다. 따라서, 제1 차 스캐닝에 의해 다결정 규소층으로 결정화된 수평라인에 인접한 다른 하나의 수평라인을 다결정 규소층으로 결정화한다.The 180 ° rotated laser beam is then irradiated from the right to the second scanning. Thus, another horizontal line adjacent to the horizontal line crystallized into the polycrystalline silicon layer by primary scanning is crystallized into the polycrystalline silicon layer.
이 경우에 제1 차 스캐닝 시 레이저빔 자체의 에너지 불균일에 의한 다결정 규소층의 불균일이 발생한다. 도 6a에 도시된 바와 같이, 제1 차 스캐닝에 의해 다결정화된 영역인 직사각형(57) 내의 하부(57b)에 어두운 부분이 형성되어 있고, 다결정화된 영역인 직사각형(57) 내의 상부(57a)에 밝은 부분이 형성되어 있다. 제1 차 스캐닝 후 레이저빔을 180°회전함으로써 제2 차 스캐닝 시에는 다결정화된 영역인 직사각형(58) 내의 상부(58a)에 어두운 부분이 형성되어 있고, 다결정화된 영역인 직사각형(58) 내의 하부(58b)에 밝은 부분이 형성되어 있다.In this case, nonuniformity of the polycrystalline silicon layer occurs due to energy nonuniformity of the laser beam itself during the first scanning. As shown in Fig. 6A, a dark portion is formed in the lower portion 57b in the rectangle 57, which is a polycrystallized region by primary scanning, and an upper portion 57a in the rectangle 57, which is a polycrystallized region. The bright part is formed in. After the first scanning, the laser beam is rotated 180 ° so that a dark portion is formed in the upper portion 58a of the rectangle 58, which is a polycrystallized region, in the rectangle 58, which is a polycrystallized region. The bright part is formed in the lower part 58b.
따라서, 밝은 부분과 어두운 부분이 인접함으로써 두드러지는 레이저 자국을 줄일 수 있다.Therefore, the brighter and darker portions adjacent to each other can reduce the marked laser marks.
도 6b에는 종래의 다결정 규소층의 레이저 자국을 도시하였다. 도 6b에 도시된 바와 같이, 제1 차 스캐닝과 제2 차 스캐닝 사이에 밝은 부분과 어두운 부분이 인접하며, 제2 차 스캐닝과 제3 차 스캐닝 사이에도 밝은 부분과 어두운 부분이 인접하여 레이저 자국이 두드러져 보인다.6B shows a laser trace of a conventional polycrystalline silicon layer. As shown in FIG. 6B, the bright and dark portions are adjacent between the first and second scanning, and the bright and dark portions are adjacent between the secondary scanning and the third scanning. It stands out.
따라서, 본 발명의 일 실시예에 따른 규소 결정화 방법에 의해 각 스캐닝 간의 결정화 정도의 차이를 줄이고, 화면에 나타나는 레이저 자국을 감소시켜 화질을 향상시킬 수 있다.Therefore, the silicon crystallization method according to an embodiment of the present invention can reduce the difference in the degree of crystallization between each scanning, reduce the laser mark on the screen to improve the image quality.
다음은, 이러한 본 발명의 실시예에 따른 순차적 고상 결정 공정을 이용한 박막 트랜지스터의 제조 방법에 대하여 설명하기로 한다.Next, a method of manufacturing a thin film transistor using a sequential solid-state crystal process according to an embodiment of the present invention will be described.
도 7은 본 발명의 일 실시예에 따른 다결정 규소 박막 트랜지스터의 구조를 도시한 단면도이고, 도 8a 내지 도 8e는 본 발명의 일 실시예에 따른 다결정 규소박막 트랜지스터의 제조 방법을 그 공정 순서에 따라 도시한 단면도이다. 여기서, 박막 트랜지스터는 화소 전극을 함께 가지는 구조로 예를 들었으나, 본 발명의 박막 트랜지스터의 제조 방법은 액정 패널의 상부에 구동 집적 회로를 설계하기 위한 반도체 소자의 제조 방법에서도 적용한다.FIG. 7 is a cross-sectional view illustrating a structure of a polysilicon thin film transistor according to an embodiment of the present invention, and FIGS. 8A to 8E illustrate a method of manufacturing a polysilicon thin film transistor according to an embodiment of the present invention according to a process sequence thereof. It is sectional drawing. Here, although the thin film transistor has been exemplified as a structure having a pixel electrode, the manufacturing method of the thin film transistor of the present invention is also applied to the manufacturing method of a semiconductor device for designing a driving integrated circuit on the liquid crystal panel.
도 7에서 보는 바와 같이, 절연 기판(110) 위에 채널 영역(154)과 채널 영역(154)을 중심으로 양쪽에 각각 형성되어 있는 소스 및 드레인 영역(153, 155)을 가지며 다결정 규소로 이루어진 반도체층(150)이 형성되어 있다. 여기서, 소스 및 드레인 영역(153, 155)은 n형 또는 p형의 불순물이 도핑되어 있으며 실리사이드층을 포함할 수 있다. 절연 기판(110)의 상부에는 반도체층(150)을 덮는 산화 규소(SiO2)나 질화 규소(SiNx)로 이루어진 게이트 절연막(140)이 형성되어 있으며, 채널 영역(154) 상부의 게이트 절연막(140) 상부에는 게이트 전극(123)이 형성되어 있다. 게이트 절연막(140)의 상부에는 게이트 전극(123)을 덮는 제1 층간 절연막(601)이 형성되어 있으며 게이트 절연막(140)과 제1 층간 절연막(601)은 반도체층(150)의 소스 및 드레인 영역(153, 155)을 드러내는 제1 및 제2 접촉구(161, 162)를 가지고 있다. 제1 층간 절연막(601)의 상부에는 제1 접촉구(161)를 통하여 소스 영역(153)과 연결되어 있는 소스 전극(173)과 게이트 전극(123)을 중심으로 소스 전극(173)과 마주하며 제2 접촉구(162)를 통하여 드레인 영역(155)과 연결되어 있는 드레인 전극(175)이 형성되어 있다. 제1 층간 절연막(601)은 제2 층간 절연막(602)으로 덮여 있고, 제2 층간 절연막(602)에는 드레인 전극(175)을 드러내는제3 접촉구(163)가 형성되어 있으며, 제2 층간 절연막(602)의 상부에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 또는 반사율을 가지는 도전 물질로 이루어진 화소 전극(190)이 형성되어 제3 접촉구(163)를 통해 드레인 전극(175)과 연결되어 있다.As shown in FIG. 7, a semiconductor layer made of polycrystalline silicon having source and drain regions 153 and 155 formed on both sides of the channel region 154 and the channel region 154 on the insulating substrate 110, respectively. 150 is formed. Here, the source and drain regions 153 and 155 may be doped with an n-type or p-type impurity and include a silicide layer. A gate insulating layer 140 made of silicon oxide (SiO 2 ) or silicon nitride (SiNx) covering the semiconductor layer 150 is formed on the insulating substrate 110, and the gate insulating layer 140 is formed on the channel region 154. ), A gate electrode 123 is formed on the upper portion. A first interlayer insulating layer 601 is formed on the gate insulating layer 140 to cover the gate electrode 123, and the gate insulating layer 140 and the first interlayer insulating layer 601 are the source and drain regions of the semiconductor layer 150. It has first and second contact holes 161 and 162 exposing 153 and 155. The upper portion of the first interlayer insulating layer 601 faces the source electrode 173 centering on the source electrode 173 and the gate electrode 123 connected to the source region 153 through the first contact hole 161. The drain electrode 175 is connected to the drain region 155 through the second contact hole 162. The first interlayer insulating film 601 is covered with a second interlayer insulating film 602, and a third contact hole 163 exposing the drain electrode 175 is formed in the second interlayer insulating film 602, and the second interlayer insulating film 602 is formed. A pixel electrode 190 made of indium tin oxide (ITO), indium zinc oxide (IZO), or a conductive material having a reflectance is formed on the upper portion 602, and the drain electrode 175 is formed through the third contact hole 163. It is connected.
이러한 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법에서는, 우선 도 8a에서 보는 바와 같이 기판(110)의 상부에 비정질 규소를 저압 화학 기상 증착 또는 플라스마 화학 기상 증착 또는 스퍼터링 방법으로 적층하고 패터닝하여 비정질 규소 박막을 형성한다. 이어, 슬릿 패턴을 가지는 마스크를 이용한 순차적 고상 결정 공정에서 전후 스캐닝 공정 사이에 레이저빔을 180° 회전하여 레이저를 조사하여 비정질 규소 박막을 다결정 규소층(150)으로 결정화한다. 이렇게 하면, 레이저빔 자체의 불균일에 의한 다결정 규소층의 결정화 정도의 차이를 줄이고 화면에 나타나는 레이저 자국을 감소시킨다In the method of manufacturing a thin film transistor according to the embodiment of the present invention, first, as shown in FIG. 8A, amorphous silicon is deposited and patterned on the upper portion of the substrate 110 by low pressure chemical vapor deposition or plasma chemical vapor deposition or sputtering. A silicon thin film is formed. Subsequently, in the sequential solid-state crystal process using a mask having a slit pattern, the laser beam is rotated 180 ° between the front and rear scanning processes to irradiate the laser to crystallize the amorphous silicon thin film into the polycrystalline silicon layer 150. This reduces the difference in the degree of crystallization of the polysilicon layer due to the nonuniformity of the laser beam itself and reduces the laser marks on the screen.
이어, 도 8b에서 보는 바와 같이, 마스크를 이용한 사진 식각 공정으로 다결정 규소층(150)을 패터닝하여 반도체층(150)을 형성한다.Subsequently, as shown in FIG. 8B, the polysilicon layer 150 is patterned by a photolithography process using a mask to form the semiconductor layer 150.
이어, 도 8c에서 보는 바와 같이, 산화 규소(SiN2)나 질화 규소를 증착하여 게이트 절연막(140)을 형성한 다음, 게이트 배선용 전도성 물질을 증착한 후 패터닝하여 게이트 전극(123)을 포함하는 게이트 배선을 형성한다. 이어, 게이트 전극(123)을 포함하는 게이트 배선 또는 게이트 배선용 감광막 패턴을 이온 주입용 마스크로 사용하여 반도체층(150)에 n형 또는 p형의 불순물을 이온 주입하고 활성화하여 소스 및 드레인 영역(153, 155)을 형성한다. 이때, 소스 및 드레인 영역(153, 155)의 사이는 채널 영역(154)으로 정의된다.Subsequently, as shown in FIG. 8C, a gate insulating layer 140 is formed by depositing silicon oxide (SiN 2 ) or silicon nitride, and then a gate material including a gate electrode 123 is formed by depositing and patterning a conductive material for gate wiring. Form the wiring. Subsequently, an n-type or p-type impurity is ion-implanted and activated in the semiconductor layer 150 using a gate wiring including the gate electrode 123 or a photosensitive film pattern for the gate wiring as an ion implantation mask, thereby activating the source and drain regions 153. , 155). At this time, between the source and drain regions 153 and 155 is defined as a channel region 154.
이어, 도 8d에서 보는 바와 같이, 게이트 절연막(140)의 상부에 질화 규소 또는 산화 규소를 적층하여 게이트 전극(123)을 덮는 제1 층간 절연막(601)을 형성한 다음, 게이트 절연막(140)과 함께 패터닝하여 반도체층(150)의 소스 및 드레인 영역(153, 155)을 드러내는 제1 및 제2 접촉구(161, 162)를 형성한다.Subsequently, as shown in FIG. 8D, the first insulating interlayer 601 covering the gate electrode 123 is formed by stacking silicon nitride or silicon oxide on the gate insulating layer 140, and then the gate insulating layer 140 and the gate insulating layer 140. Patterned together, first and second contact holes 161 and 162 exposing the source and drain regions 153 and 155 of the semiconductor layer 150 are formed.
이어, 도 8e에서 보는 바와 같이, 절연 기판(110)의 상부에 데이터 배선용 금속을 증착하고 패터닝하여, 제1 및 제2 접촉구(161, 162)를 통하여 소스 및 드레인 영역(153, 155)과 각각 연결되는 소스 및 드레인 전극(173, 175)을 포함하는 데이터 배선을 형성한다.Subsequently, as shown in FIG. 8E, the metal for data wiring is deposited and patterned on the insulating substrate 110, and the source and drain regions 153 and 155 are formed through the first and second contact holes 161 and 162. A data line including source and drain electrodes 173 and 175 connected to each other is formed.
이어, 도 7에서 보는 바와 같이, 그 상부에 질화 규소 또는 저유전율을 가지는 유기 절연 물질 또는 화학 기상 증착을 이용한 저유전율 물질을 적층하여 제2 층간 절연막(602)을 형성한 후, 패터닝하여 드레인 전극(175)을 드러내는 접촉구(163)를 형성한다. 이어, ITO 또는 IZO와 같은 투명 도전 물질 또는 우수한 반사도를 가지는 도전 물질을 적층하고 패터닝하여 화소 전극(190)을 형성한다.Subsequently, as shown in FIG. 7, the second insulating interlayer 602 is formed by stacking silicon nitride or an organic insulating material having a low dielectric constant or a low dielectric constant material using chemical vapor deposition, and patterning the drain electrode. Form a contact 163 exposing 175. Subsequently, the pixel electrode 190 is formed by stacking and patterning a transparent conductive material such as ITO or IZO or a conductive material having excellent reflectivity.
본 발명에 따른 규소 결정화 시스템 및 그 방법은 제1 차 스캐닝과 제2 차 스캐닝 사이에 레이저빔을 180° 회전함으로써 레이저빔 자체의 불균일에 의한 다결정 규소층의 결정화 정도의 차이를 줄이고 화면에 나타나는 레이저 자국을 감소시킨다는 장점이 있다.The silicon crystallization system and method thereof according to the present invention reduce the difference in the degree of crystallization of the polysilicon layer due to nonuniformity of the laser beam itself by rotating the laser beam by 180 ° between the primary scanning and the secondary scanning. It has the advantage of reducing marks.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030013074A KR100992143B1 (en) | 2003-03-03 | 2003-03-03 | Silicon Crystallization System and Silicon Crystallization Method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030013074A KR100992143B1 (en) | 2003-03-03 | 2003-03-03 | Silicon Crystallization System and Silicon Crystallization Method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040078246A true KR20040078246A (en) | 2004-09-10 |
| KR100992143B1 KR100992143B1 (en) | 2010-11-04 |
Family
ID=37363575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030013074A Expired - Lifetime KR100992143B1 (en) | 2003-03-03 | 2003-03-03 | Silicon Crystallization System and Silicon Crystallization Method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100992143B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101012789B1 (en) * | 2003-11-27 | 2011-02-08 | 삼성전자주식회사 | Silicon crystallization method |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3330881B2 (en) | 1996-02-13 | 2002-09-30 | 株式会社半導体エネルギー研究所 | Laser irradiation equipment |
| DE10049557B4 (en) | 2000-10-06 | 2004-09-02 | Microlas Lasersystem Gmbh | Device for converting the intensity distribution of a laser beam |
| JP2002139697A (en) | 2000-11-02 | 2002-05-17 | Mitsubishi Electric Corp | Laser optical system and laser annealing device using multiple laser beams |
-
2003
- 2003-03-03 KR KR1020030013074A patent/KR100992143B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101012789B1 (en) * | 2003-11-27 | 2011-02-08 | 삼성전자주식회사 | Silicon crystallization method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100992143B1 (en) | 2010-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7655950B2 (en) | Method of manufacturing an active matrix substrate and an image display device using the same | |
| KR100816344B1 (en) | A mask for forming polysilicon and method for manufacturing thin film transistor using the mask | |
| US8853590B2 (en) | Device for irradiating a laser beam | |
| KR100796758B1 (en) | Mask for polycrystalline silicon and manufacturing method of thin film transistor using same | |
| KR100492152B1 (en) | A method for crystallizing of an amorphous Si | |
| KR100997971B1 (en) | Crystallization mask, crystallization method using same and manufacturing method of thin film transistor array panel including same | |
| KR100878240B1 (en) | Polycrystalline mask and manufacturing method of thin film transistor using same | |
| KR100992143B1 (en) | Silicon Crystallization System and Silicon Crystallization Method | |
| KR101100875B1 (en) | Laser beam irradiation device for crystallization, crystallization method using the same and manufacturing method of thin film transistor array panel comprising same | |
| US7026201B2 (en) | Method for forming polycrystalline silicon thin film transistor | |
| KR101054339B1 (en) | Polycrystalline Mask and Silicon Crystallization Method Using The Same | |
| KR100878243B1 (en) | Method of manufacturing polycrystalline silicon thin film transistor | |
| KR101012787B1 (en) | Laser beam irradiation apparatus and manufacturing method of polycrystalline silicon thin film transistor using the same | |
| KR100796755B1 (en) | Thin film transistor for display device using polycrystalline silicon and manufacturing method thereof | |
| KR100496138B1 (en) | A method for crystallizing of an amorphous Si | |
| KR101348759B1 (en) | Mask for solidification, and method for manufacturing a thin film transistor | |
| KR20100084899A (en) | Mask for solidification, solidification method usting the same and method for manufacturing thin film transistor array panel including the same | |
| KR20050052764A (en) | Laser irradiation apparatus for crystallization and manufacturing method for polysilicon thin film transistor using the apparatus | |
| KR20070091791A (en) | Mask, manufacturing method of polysilicon thin film using same and manufacturing method of thin film transistor substrate | |
| KR20060086169A (en) | Intensity control mask for laser, laser device comprising same and method for manufacturing thin film transistor using same | |
| KR20080053097A (en) | Mask and manufacturing method of thin film transistor substrate using same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20030303 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20080222 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20030303 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20100226 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20100826 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20101029 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20101029 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20130930 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20141001 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170928 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20170928 Start annual number: 8 End annual number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20181001 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20181001 Start annual number: 9 End annual number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20191001 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20191001 Start annual number: 10 End annual number: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20201005 Start annual number: 11 End annual number: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20210927 Start annual number: 12 End annual number: 12 |
|
| PC1801 | Expiration of term |
Termination date: 20230903 Termination category: Expiration of duration |