KR20050011963A - Method of forming silicide layer in cmos image sensor - Google Patents
Method of forming silicide layer in cmos image sensor Download PDFInfo
- Publication number
- KR20050011963A KR20050011963A KR1020030051040A KR20030051040A KR20050011963A KR 20050011963 A KR20050011963 A KR 20050011963A KR 1020030051040 A KR1020030051040 A KR 1020030051040A KR 20030051040 A KR20030051040 A KR 20030051040A KR 20050011963 A KR20050011963 A KR 20050011963A
- Authority
- KR
- South Korea
- Prior art keywords
- photodiode
- forming
- gate electrode
- film
- image sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 33
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 33
- 125000006850 spacer group Chemical group 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 150000004767 nitrides Chemical class 0.000 claims abstract description 4
- 238000005468 ion implantation Methods 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 238000003384 imaging method Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 48
- 230000002093 peripheral effect Effects 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
- H10F39/8023—Disposition of the elements in pixels, e.g. smaller elements in the centre of the imager compared to larger elements at the periphery
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
본 발명은 시모스 이미지센서의 실리사이드막 형성방법에 관한 것으로 특히, 스페이서 블로킹 마스크를 이용하여 간단하게 실리사이드막을 형성하는 방법에 관한 것이다.The present invention relates to a method of forming a silicide film of a CMOS image sensor, and more particularly, to a method of simply forming a silicide film using a spacer blocking mask.
일반적으로, 이미지센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중에서 전하결합소자(CCD : charge coupled device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, 시모스(Complementary MOS) 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수 만큼의 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal. Among them, a charge coupled device (CCD) includes individual metal-oxide-silicon (MOS) capacitors. A device in which charge carriers are stored and transported in a capacitor while being in close proximity to each other. Complementary MOS image sensors use CMOS technology that uses a control circuit and a signal processing circuit as peripheral circuits. A device employing a switching scheme that creates MOS transistors as many as pixels and sequentially detects outputs using the MOS transistors.
소자가 점차로 고집적화되어 가는 최근 추세에 발 맞추어 시모스 이미지센서 역시 고집적화 되어가고 있으며, 따라서 면저항(sheet resistance) 감소를 위해 시모스 이미지센서에도 실리사이드막(silicide layer)이 적용되고 있다.In line with the recent trend toward higher integration of devices, the CMOS image sensor is also becoming highly integrated, and thus, a silicide layer is applied to the CMOS image sensor to reduce sheet resistance.
이와같이 실리사이드막을 시모스 이미지센서에 적용하는 경우에, 포토다이오드를 비롯한 단위화소가 형성된 픽셀영역의 활성영역 상에는 실리사이드막이 형성되지 않아야 하는데, 이는 암전류 특성을 악화시키 않도록 하기 위해서이다.When the silicide film is applied to the CMOS image sensor as described above, the silicide film should not be formed on the active region of the pixel region in which the unit pixel including the photodiode is formed, so as not to deteriorate the dark current characteristics.
도1a 내지 도1e는 종래기술에 따른 실리사이드막 형성공정을 픽셀영역과 주변회로영역을 중심으로 도시한 공정단면도로써 이를 참조하여 종래기술을 설명한다.1A to 1E illustrate a conventional cross-sectional view of a silicide film forming process according to the prior art with reference to a process cross-sectional view showing a pixel area and a peripheral circuit area.
먼저, 도1a에 도시된 바와같이 반도체 기판(10) 상에 활성영역과 필드영역을 정의하는 소자분리막(11)을 형성한다. 여기서 반도체 기판은 통상적으로 p형 기판이며, 또한, p형 기판은 그 하부에 p형 에피층을 포함하고 있을 수 있다.First, as shown in FIG. 1A, an isolation layer 11 defining an active region and a field region is formed on the semiconductor substrate 10. Here, the semiconductor substrate is typically a p-type substrate, and the p-type substrate may further include a p-type epitaxial layer thereunder.
이어서 게이트전극을 이루는 폴리실리콘을 기판상에 증착하고 이를 패터닝하여 게이트 전극(12a, 12b, 12c)을 형성한다. 도1a에 도시된 게이트전극(12a)은 트랜스퍼 트랜지스터의 게이트 전극이며, 그 우측에 형성된 게이트전극(12b)은 리셋 트랜지스터의 게이트 전극이다. 그리고 게이트전극(12c)은 주변회로영역에 형성된 게이트 전극이다.Subsequently, polysilicon constituting the gate electrode is deposited on the substrate and patterned to form the gate electrodes 12a, 12b, and 12c. The gate electrode 12a shown in Fig. 1A is the gate electrode of the transfer transistor, and the gate electrode 12b formed on the right side is the gate electrode of the reset transistor. The gate electrode 12c is a gate electrode formed in the peripheral circuit region.
포토다이오드와 트랜스퍼 트랜지스터 및 리셋 트랜지스터 등을 포함하는 시모스 이미지센서의 단위화소 구성에 대해서는 널리 알려져 있으므로 이에 대한 설명은 생략한다.Since the unit pixel configuration of the CMOS image sensor including a photodiode, a transfer transistor, a reset transistor, and the like is widely known, a description thereof will be omitted.
이와같이 게이트 전극을 패터닝한 이후에, 트랜스퍼 트랜지스터의 일 측에 포토다이오드를 형성한다. 포토다이오드는 통상적으로 p/n/p 형 이온주입영역으로 이루어지며, p형 기판(10)과, n형 이온주입영역(13) 및 p형 이온주입영역(14)이 p/n/p 형 포토다이오드를 구성한다.After patterning the gate electrode in this manner, a photodiode is formed on one side of the transfer transistor. The photodiode typically consists of p / n / p type ion implantation regions, and the p-type substrate 10, the n-type ion implantation region 13 and the p-type ion implantation region 14 are p / n / p type Configure the photodiode.
이와같이 포토다이오드를 형성하는 방법을 설명하면, 먼저, 적절한 이온주입마스크를 이용하여 트랜스퍼 트랜지스터(12a)의 일측의 기판 내부에 포토다이오드용 n형 이온주입영역(13)을 형성한다.As described above, the method of forming the photodiode is first formed by using an appropriate ion implantation mask to form the n-type ion implantation region 13 for the photodiode in the substrate on one side of the transfer transistor 12a.
이후에, 포토다이오드용 p형 이온주입영역(14)을 연속적으로 형성할 수도 있으며 또는, 게이트 스페이서(15)를 형성한 이후에 포토다이오드용 p형 이온주입영역(14)을 형성할 수도 있다.Thereafter, the p-type ion implantation region 14 for the photodiode may be formed continuously, or the p-type ion implantation region 14 for the photodiode may be formed after the gate spacer 15 is formed.
다음으로, 게이트 전극을 포함한 웨이퍼(wafer) 전면에 산화막(16)을 증착한다.Next, an oxide film 16 is deposited on the entire wafer including the gate electrode.
다음으로 도1b 내지 도1c에 도시된 바와같이 산화막(16) 상에 감광막(17)을 도포한 후, 에치벡(etchback) 공정을 적용하여 게이트 전극의 상부를 노출시킨다.Next, as shown in FIGS. 1B to 1C, after the photoresist layer 17 is coated on the oxide layer 16, an etchback process is applied to expose the upper portion of the gate electrode.
도1c에는 게이트 전극(12a,12b)의 상부가 노출된 모습이 도시되어 있으나, 이와같은 에치벡공정이 균일하게 진행되지 않을 경우에는, 게이트 전극의 상부가 노출되지 않는 경우도 발생하는 문제점이 있었다. 이후에 상기 감광막(17)은 제거한다.In FIG. 1C, the upper portions of the gate electrodes 12a and 12b are exposed. However, when the etchbeck process is not uniformly performed, the upper portion of the gate electrodes may not be exposed. . Thereafter, the photosensitive film 17 is removed.
다음으로 도1d에 도시된 바와같이 픽셀영역 만을 마스킹(masking)하는 마스크(18)를 형성한 후에, 산화막(16)을 제거하는 공정을 진행한다. 이와같은 산화막 제거공정을 통해 주변회로영역에 형성된 상기 산화막(16)은 제거된다. 이어서 상기 마스크(18)는 제거한다.Next, as shown in FIG. 1D, after forming a mask 18 that masks only the pixel region, the process of removing the oxide film 16 is performed. Through the oxide film removing process, the oxide film 16 formed in the peripheral circuit region is removed. The mask 18 is then removed.
다음으로 도1e에 도시된 바와같이 소스/드레인 영역(19)을 형성하기 위한 이온주입 공정을 진행한다. 이후에 전체 구조상에 티타늄을 도포하고 열 공정을 진행하면, 티타늄과 노출된 폴리실리콘이 반응하여 자기정렬된 티타늄 실리사이드막(20)이 형성된다.Next, as shown in FIG. 1E, an ion implantation process for forming the source / drain region 19 is performed. Subsequently, when titanium is applied to the entire structure and the thermal process is performed, titanium and the exposed polysilicon react to form a self-aligned titanium silicide layer 20.
이때, 픽셀영역에서는 산화막(16)이 잔존하고 있으므로, 게이트 전극(12a,12b)의 상부에만 실리사이드막(20)이 형성되며, 주변회로 영역에서는 게이트 전극(12c)의 상부 및 활성영역 상에 실리사이드막(20)이 형성된다.At this time, since the oxide layer 16 remains in the pixel region, the silicide layer 20 is formed only on the gate electrodes 12a and 12b, and in the peripheral circuit region, the silicide layer is formed on the upper portion and the active region of the gate electrode 12c. The film 20 is formed.
이와같은 종래기술에 따른 실리사이드막 형성공정은 산화막 및 감광막을 도포하고 에치벡 공정을 적용하여 게이트 전극의 상부를 노출시키는데, 이러한 에치벡 공정이 균일하지 않을 경우에는 게이트 전극이 노출되지 않을 수도 있었다.Such a silicide film forming process according to the prior art is applied to the oxide film and the photosensitive film and to apply the etchbeck process to expose the upper portion of the gate electrode, if the etchbeck process is not uniform, the gate electrode may not be exposed.
또한, 종래기술에서는 이러한 에치벡 공정 이후에 다시 마스크를 사용하여 주변회로영역의 산화막을 제거하여야 하므로, 공정스텝이 증가하는 단점이 있었다.In addition, since the oxide film of the peripheral circuit region is to be removed again using the mask after the etchbeck process, the prior art has a disadvantage in that the process step is increased.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 스페이서 블록 마스크를 이용하여 간단하게 실리사이드막을 형성할 수 있는 시모스 이미지센서의 실리사이드막 형성방법을 제공함을 그 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and an object thereof is to provide a silicide film forming method of a CMOS image sensor which can form a silicide film simply by using a spacer block mask.
도1a 내지 도1e는 종래기술에 따른 실리사이드막 형성방법을 도시한 공정단면도,1A to 1E are cross-sectional views illustrating a method of forming a silicide film according to the prior art;
도2a 내지 도2d는 본 발명의 일실시예에 따른 실리사이드막 형성방법을 도시한 공정단면도.2A to 2D are cross-sectional views illustrating a method of forming a silicide film according to an embodiment of the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
21 : 기판 22 : 소자분리막21 substrate 22 device isolation film
23a, 23b : 게이트전극 24 : n형 이온주입영역23a, 23b: gate electrode 24: n-type ion implantation region
25 : p형 이온주입영역 26 : LDD 이온주입영역25: p-type ion implantation region 26: LDD ion implantation region
27 : 스페이서용 절연막 27a : 버퍼막27: insulating film for spacer 27a: buffer film
28 : 마스크 29 : 소스/드레인 영역28: mask 29: source / drain area
30 : 실리사이드막30: silicide film
상기한 목적을 달성하기 위한 본 발명은, 트랜스퍼 트랜지스터를 포함한 시모스 이미지센서의 제조방법에 있어서, 반도체 기판에 포토다이오드 및 상기 포토다이오드와 인접한 트랜스퍼 트랜지스터의 게이트 전극을 형성하는 단계; 전체 구조 상에 게이트 스페이서 형성용 절연막을 증착하는 단계; 상기 게이트 전극 상의 일정부분과 상기 포토다이오드 상에만 상기 절연막을 잔존시키는 단계; 및 상기 게이트 전극 상의 일정부분과 상기 포토다이오드를 제외한 영역에 실리사이드막을 형성하는 단계를 포함하여 이루어진다.According to an aspect of the present invention, there is provided a method of manufacturing a CMOS image sensor including a transfer transistor, the method comprising: forming a photodiode and a gate electrode of a transfer transistor adjacent to the photodiode on a semiconductor substrate; Depositing an insulating film for forming a gate spacer on the entire structure; Leaving the insulating layer only on a portion of the gate electrode and the photodiode; And forming a silicide film on a portion of the gate electrode except for the photodiode.
본 발명은 스페이서 블록마스크를 이용하여 간단하게 실리사이드막을 형성할 수 있을 뿐만 아니라, 또한 픽셀영역의 게이트 전극 상부 이외에도 활성영역(포토다이오드영역은 제외) 상에도 실리사이드막을 형성하여 시모스 이미지센서의 특성을 향상시킨 발명이다.The present invention can not only easily form a silicide film using a spacer block mask, but also improve the characteristics of the CMOS image sensor by forming a silicide film on the active region (except the photodiode region) in addition to the gate electrode of the pixel region. Invention.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention.
도2a 내지 도2d는 본 발명의 일실시예에 따른 시모스 이미지센서의 제조방법을 도시한 도면으로 이를 참조하여 설명한다.2A to 2D are diagrams illustrating a method of manufacturing a CMOS image sensor according to an exemplary embodiment of the present invention.
먼저, 게이트전극 및 포토다이오드를 형성하기까지의 공정은 종래기술과 동일하다. 즉, 도2a에 도시된 바와같이 반도체 기판(21) 상에 활성영역과 필드영역을 정의하는 소자분리막(22)을 형성한다.First, the process up to forming the gate electrode and the photodiode is the same as in the prior art. That is, as shown in FIG. 2A, an isolation layer 22 defining an active region and a field region is formed on the semiconductor substrate 21.
여기서, 반도체 기판은 통상적으로 p형 기판이며 또한, p형 기판은 그 하부에 상기 p형 기판 보다 고농도인 p형 에피층을 포함하고 있을 수 있다.Here, the semiconductor substrate is typically a p-type substrate, and the p-type substrate may include a p-type epi layer having a higher concentration than the p-type substrate.
이어서, 게이트전극 형성을 위해 폴리실리콘을 기판 상에 증착하고 이를 패터닝하여 게이트 전극(23a, 23b)을 형성한다. 도2a에 도시된 게이트전극(23a)은 트랜스퍼 트랜지스터의 게이트 전극이며, 그 우측에 형성된 게이트전극(23b)은 리셋트랜지스터의 게이트 전극이다.Subsequently, polysilicon is deposited on the substrate for patterning the gate electrode and patterned to form the gate electrodes 23a and 23b. The gate electrode 23a shown in Fig. 2A is the gate electrode of the transfer transistor, and the gate electrode 23b formed on the right side is the gate electrode of the reset transistor.
이와같이 게이트 전극을 패터닝한 이후에, 트랜스퍼 트랜지스터의 일 측에 포토다이오드를 형성한다. 포토다이오드는 통상적으로 p/n/p 형 이온주입영역으로 이루어지며, p형 기판(21)과, n형 이온주입영역(24) 및 p형 이온주입영역(25)이 p/n/p 형 포토다이오드를 구성한다.After patterning the gate electrode in this manner, a photodiode is formed on one side of the transfer transistor. The photodiode typically consists of a p / n / p type ion implantation region, and the p type substrate 21, the n type ion implantation region 24 and the p type ion implantation region 25 are p / n / p type Configure the photodiode.
포토다이오드를 형성하는 방법을 설명하면, 먼저, 적절한 이온주입마스크를 이용하여 트랜스퍼 트랜지스터(23a)의 일측의 기판 내부에 포토다이오드용 n형 이온주입영역(24)을 형성한다.Referring to the method of forming the photodiode, first, an n-type ion implantation region 24 for a photodiode is formed in a substrate on one side of the transfer transistor 23a using an appropriate ion implantation mask.
이후에, 동일한 마스크를 이용하여 상기 포토다이오드용 n형 이온주입영역 과 기판 표면 사이에 포토다이오드용 p형 이온주입영역(25)을 연속적으로 형성한다. 이후에, 리셋 트랜지스터(23b)의 타측에 LDD(Lightly Doped Drain) 형성을 위한 이온주입공정을 진행하여 n형 LDD 이온주입영역(26)을 형성한다.Thereafter, the p-type ion implantation region 25 for the photodiode is continuously formed between the n-type ion implantation region for the photodiode and the substrate surface using the same mask. Thereafter, an ion implantation process for forming a lightly doped drain (LDD) is performed on the other side of the reset transistor 23b to form an n-type LDD ion implantation region 26.
다음으로, 스페이서를 형성하기 위해 게이트 전극을 포함하는 웨이퍼 전면에 스페이서 형성용 절연막(27)을 증착한다. 스페이서 형성용 절연막으로는 산화막 또는 질화막 등이 사용될 수 있으며, 또는 산화막과 질화막의 복합막을 사용할 수도 있다.Next, an insulating film 27 for forming a spacer is deposited on the entire surface of the wafer including the gate electrode to form the spacer. An oxide film or a nitride film may be used as the insulating film for forming a spacer, or a composite film of an oxide film and a nitride film may be used.
다음으로, 포토다이오드영역 및 트랜스퍼 트랜지스터(23a)의 일정부분만을 마스킹하는 스페이서 블록마스크(28)를 형성한 후, 스페이서 형성을 위한 전면식각 공정을 진행한다. 여기서 스페이서 블록마스크(28)의 일측은 트랜스퍼 트랜지스터의 게이트 전극(23a)의 중앙에 정렬되는 것이 바람직하다.Next, after forming the spacer block mask 28 for masking only a portion of the photodiode region and the transfer transistor 23a, the entire surface etching process for forming the spacer is performed. Here, one side of the spacer block mask 28 is preferably aligned with the center of the gate electrode 23a of the transfer transistor.
이러한 전면식각 공정을 수행할 경우에, 활성영역 상에는 스페이서 형성용 절연막이 50 ∼ 100Å 정도 남아있도록 식각공정을 조절하는게 바람직한데, 이는 후속 이온주입공정에서 버퍼막으로 사용되기 위해서이다.In the case of performing the entire surface etching process, it is preferable to control the etching process so that the insulating film for forming a spacer is left in the active region by about 50 to about 100 μs, which is used as a buffer film in a subsequent ion implantation process.
도2b를 참조하면, 포토다이오드 상부 및 트랜스퍼 트랜지스터의 일정부분에는 스페이서 형성용 절연막(27)이 그대로 잔존하고 있으며 또한, 활성영역 상에는 얇은 두께(50 ∼ 100Å)의 스페이서 형성용 절연막(27a)이 잔존하고 있음을 알 수 있다.Referring to FIG. 2B, an insulating film 27 for forming a spacer remains in the upper portion of the photodiode and a transfer transistor, and a thin film (50-100 microns) of spacer forming insulating film 27a remains on the active region. It can be seen that.
이어서, 소스/드레인 영역(29)을 형성하기 위한 이온주입공정을 진행한다. 이와같은 이온주입공정에서, 활성영역 상에 잔존한 얇은 두께의 스페이서 형성용 절연막(27a)는 버퍼막(buffer layer)의 역할을 함은 전술한 바와같다.Subsequently, an ion implantation process for forming the source / drain regions 29 is performed. In the ion implantation process as described above, the thin film spacer forming insulating film 27a remaining on the active region serves as a buffer layer as described above.
다음으로 실리사이드막 형성공정이 수행되는데, 그 전에 도2c에 도시된 바와같이 습식식각을 통해 활성영역 상에 잔존한 얇은 두께의 스페이서 형성용 절연막(27a)을 제거하여 실리콘기판 표면을 노출시킨다. 이와같은 습식식각 공정에서 포토다이오드 상부에 형성된 스페이서 형성용 절연막(27)은 소량만 식각되므로, 전혀 문제가 없다.Next, a silicide film forming process is performed. Before that, as shown in FIG. 2C, the thin film spacer insulating layer 27a remaining on the active region is removed by wet etching to expose the surface of the silicon substrate. In the wet etching process, since only a small amount of the insulating layer 27 for forming a spacer is formed on the photodiode, there is no problem at all.
다음으로 도2d에 도시된 바와같이 실리사이드막(30) 형성공정이 진행된다. 즉, 티타늄을 전면증착하고 열공정을 진행하면, 노출된 실리콘과 티타늄이 반응하여 티타늄 실리사이드(30)가 형성된다.Next, as shown in FIG. 2D, the silicide film 30 is formed. That is, when titanium is entirely deposited and the thermal process is performed, titanium silicide 30 is formed by reacting the exposed silicon with titanium.
이때, 포토다이오드의 상부 및 트랜스퍼 트랜지스터(23a)의 일정부분에는 절연막(27)이 잔존하고 있으므로, 실리사이드가 생성되지 않으며 그 외의 지역 즉,게이트 전극(23b) 상부 및 활성영역 상에는 실리사이드막(30)이 형성된다.At this time, since the insulating film 27 remains in the upper portion of the photodiode and the transfer transistor 23a, silicide is not generated and the silicide film 30 is formed in other regions, that is, the gate electrode 23b and the active region. Is formed.
도2c에는 트랜스퍼 트랜지스터(23a) 및 리셋 트랜지스터(23b)만 도시되어 있으나, 단위화소를 구성하는 또 다른 트랜지스터와, 주변회로영역 상에 형성된 트랜지스터들의 상부에도 실리사이드막이 형성된다.Although only the transfer transistor 23a and the reset transistor 23b are shown in Fig. 2C, a silicide film is also formed on top of another transistor constituting the unit pixel and the transistors formed on the peripheral circuit region.
본 발명에 따른 실리사이드막 형성방법에서는, 픽셀영역 중에서 포토다이오드를 제외한 나머지 활성영역 상에도 실리사이드막(30)이 형성되며, 이와같은 방법으로 활성영역의 면 저항을 낮출 수 있어 시모스 이미지센서의 동작특성을 향상시킬 수 있다.In the silicide film forming method according to the present invention, the silicide film 30 is also formed on the remaining active regions of the pixel region except for the photodiode. In this way, the surface resistance of the active region can be lowered, thereby operating characteristics of the CMOS image sensor. Can improve.
이후에 실리콘과 반응하지 않은 미 반응 티타늄을 제거한 후, 통상적인 후속공정을 진행하여 시모스 이미지센서 제조공정을 마무리 한다.After removing the unreacted titanium that did not react with silicon, and then proceeds to the normal subsequent process to finish the manufacturing process of the CMOS image sensor.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.As described above, the present invention is not limited to the above-described embodiments and the accompanying drawings, and the present invention may be variously substituted, modified, and changed without departing from the spirit of the present invention. It will be apparent to those of ordinary skill in the art.
본 발명을 적용하는 경우에는 종래기술에 따른 감광막 에치벡 공정에 비해 공정이 간단한 장점이 있으며, 또한 픽셀영역내의 소스/드레인 영역에도 실리사이드막을 형성시킴으로써 소스 팔로워 트랜지스터의 특성을 향상시킬 수 있다. 그리고 종래의 감광막 에치벡 공정이 불안정할 경우에는 게이트 전극이 노출되지 않는 문제가 있었는데, 본 발명에서는 그러한 문제가 생기지 않는다.In the case of applying the present invention, the process is simpler than the photosensitive film etchbeck process according to the prior art, and the characteristics of the source follower transistor can be improved by forming a silicide film in the source / drain regions in the pixel region. When the conventional photoresist etchbeck process is unstable, there is a problem that the gate electrode is not exposed, but the present invention does not cause such a problem.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030051040A KR20050011963A (en) | 2003-07-24 | 2003-07-24 | Method of forming silicide layer in cmos image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030051040A KR20050011963A (en) | 2003-07-24 | 2003-07-24 | Method of forming silicide layer in cmos image sensor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050011963A true KR20050011963A (en) | 2005-01-31 |
Family
ID=37223883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030051040A Ceased KR20050011963A (en) | 2003-07-24 | 2003-07-24 | Method of forming silicide layer in cmos image sensor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050011963A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100698104B1 (en) * | 2005-10-13 | 2007-03-23 | 동부일렉트로닉스 주식회사 | CMOS image sensor and its manufacturing method |
| KR100749262B1 (en) * | 2005-12-27 | 2007-08-13 | 매그나칩 반도체 유한회사 | CMOS image sensor and its manufacturing method |
| KR100760914B1 (en) * | 2005-12-29 | 2007-09-21 | 동부일렉트로닉스 주식회사 | Manufacturing Method of CMOS Image Sensor |
-
2003
- 2003-07-24 KR KR1020030051040A patent/KR20050011963A/en not_active Ceased
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100698104B1 (en) * | 2005-10-13 | 2007-03-23 | 동부일렉트로닉스 주식회사 | CMOS image sensor and its manufacturing method |
| KR100749262B1 (en) * | 2005-12-27 | 2007-08-13 | 매그나칩 반도체 유한회사 | CMOS image sensor and its manufacturing method |
| KR100760914B1 (en) * | 2005-12-29 | 2007-09-21 | 동부일렉트로닉스 주식회사 | Manufacturing Method of CMOS Image Sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100544957B1 (en) | Manufacturing Method of CMOS Image Sensor | |
| KR100523671B1 (en) | Cmos image sensor with double gateoxide and method of fabricating the same | |
| US7595210B2 (en) | Method of manufacturing complementary metal oxide semiconductor image sensor | |
| US20030062561A1 (en) | Alternate method for photodiode formation in CMOS image sensors | |
| US7638354B2 (en) | Image sensor and method of fabricating the same | |
| US7361527B2 (en) | Image sensor with improved charge transfer efficiency and method for fabricating the same | |
| US7344964B2 (en) | Image sensor with improved charge transfer efficiency and method for fabricating the same | |
| US20060284223A1 (en) | CMOS image sensor and manufacturing method thereof | |
| JP2000012823A (en) | Solid-state imaging device and method of manufacturing the same | |
| CN100477245C (en) | CMOS image sensor and manufacturing method thereof | |
| KR100606934B1 (en) | Manufacturing Method of CMOS Image Sensor | |
| US7361542B2 (en) | Method of fabricating CMOS image sensor | |
| US7413944B2 (en) | CMOS image sensor and method of manufacturing the same | |
| KR20050011963A (en) | Method of forming silicide layer in cmos image sensor | |
| US7687306B2 (en) | CMOS image sensor and method for manufacturing the same | |
| CN100428487C (en) | Photodiode of CMOS image sensor and manufacturing method thereof | |
| KR100977099B1 (en) | Manufacturing method of CMOS image sensor with improved process margin of silicide process | |
| KR100640977B1 (en) | Manufacturing Method of CMOS Image Sensor | |
| KR100607358B1 (en) | Manufacturing Method of CMOS Image Sensor | |
| US20070161148A1 (en) | Manufacturing CCDS in a conventional CMOS process | |
| JP3092186B2 (en) | Method for manufacturing thin film transistor | |
| KR20040058739A (en) | Fabricating method of CMOS image sensor | |
| KR100790213B1 (en) | Manufacturing Method of Image Sensor | |
| KR20030057613A (en) | Method for fabricating image sensor | |
| KR20050014078A (en) | Image sensor with high sensitivity |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20030724 |
|
| N231 | Notification of change of applicant | ||
| PN2301 | Change of applicant |
Patent event date: 20041006 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20080723 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20030724 Comment text: Patent Application |
|
| N231 | Notification of change of applicant | ||
| PN2301 | Change of applicant |
Patent event date: 20090714 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20100324 Patent event code: PE09021S01D |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20100913 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20100324 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |