KR20050011208A - Semiconductor chip package having heat sink and manufacturing method thereof - Google Patents
Semiconductor chip package having heat sink and manufacturing method thereof Download PDFInfo
- Publication number
- KR20050011208A KR20050011208A KR1020030050206A KR20030050206A KR20050011208A KR 20050011208 A KR20050011208 A KR 20050011208A KR 1020030050206 A KR1020030050206 A KR 1020030050206A KR 20030050206 A KR20030050206 A KR 20030050206A KR 20050011208 A KR20050011208 A KR 20050011208A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- heat sink
- package
- package body
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
본 발명은 반도체 칩의 동작에 의해 발생되는 열의 전도 또는 방출을 위한 방열판을 갖는 반도체 칩 패키지와 그 제조 방법에 관한 것으로서, 본 발명의 반도체 칩 패키지는 반도체 칩과 내부리드들 및 본딩와이어들을 봉지하는 패키지 몸체의 반도체 칩 상부에 패키지 몸체를 관통하여 반도체 칩과 직접 접촉되는 연결부를 포함하며 적어도 일면이 외부로 노출되는 방열판을 갖는 것을 특징으로 한다. 그리고, 본 발명의 반도체 칩 패키지 제조 방법은 칩 실장 단계와 와이어본딩 단계 후에 반도체 칩을 외부로 노출시키는 노출구멍을 갖도록 하여 반도체 칩과 본딩와이어 및 내부리드를 봉지하는 패키지 몸체를 형성시키는 봉지 단계가 진행되고, 금속 페이스트를 패키지 몸체에 형성된 노출구멍에 들어차도록 함과 동시에 패키지 몸체에 소정 두께로 도포하는 금속 페이스트 도포 단계가 진행되며, 금속 페이스트를 가열 및 냉각시켜 고체 상태로 만들어주는 방열판 형성 단계를 포함하는 것을 특징으로 한다. 이에 따르면, 반도체 칩 상하에서의 성형 수지 흐름성에 대한 영향에 의해 발생되는 성형 불량이 방지되고, 방열판을 노출시켜 방열 효과를 극대화 할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor chip package having a heat sink for conducting or dissipating heat generated by the operation of the semiconductor chip, and to a method of manufacturing the semiconductor chip package. The semiconductor chip of the package body includes a connection portion that penetrates the package body and directly contacts the semiconductor chip, and has a heat sink at least one surface of which is exposed to the outside. The semiconductor chip package manufacturing method of the present invention includes an encapsulation step of forming a package body encapsulating the semiconductor chip, the bonding wire, and the inner lead by having an exposed hole for exposing the semiconductor chip to the outside after the chip mounting step and the wire bonding step. The metal paste application step of applying the metal paste to the exposed body formed in the exposed hole formed in the package body at a predetermined thickness is carried out, and the heat sink forming step of heating and cooling the metal paste to a solid state is performed. It is characterized by including. According to this, molding failure caused by the influence on the flowability of the molding resin in the upper and lower semiconductor chips can be prevented, and the heat sink can be exposed to maximize the heat radiation effect.
Description
본 발명은 반도체 칩 패키지에 관한 것으로서, 더욱 상세하게는 반도체 칩의 동작에 의해 발생되는 열의 전도 또는 방출을 위한 방열판을 갖는 반도체 칩 패키지와 그 제조 방법에 관한 것이다.The present invention relates to a semiconductor chip package, and more particularly, to a semiconductor chip package having a heat sink for conducting or dissipating heat generated by the operation of the semiconductor chip and a method of manufacturing the same.
최근 통신분야 또는 가전분야 또는 컴퓨터분야와 같이 전자관련분야의 급속한 진보에 따라 메모리 소자나 주문형 반도체 장치와 같은 집적회로 장치의 사용이 급속히 증가되고 있다. 그리고 집적회로 장치는 점점 고밀도(high density)화되어가면서 데이터의 고속처리가 가능하여야 함은 잘 알려진 바와 같다. 특히 그래픽(graphic)처리와 같이 방대한 양의 데이터처리를 요하는 곳에서는 단위시간동안에 전송 또는 처리되어야 하는 데이터의 양이 많기 때문에 그에 대응되는 데이터의 고속 액세스(access)능력을 필요로 한다.Recently, with the rapid development of electronic related fields such as communication field, home appliance field, or computer field, the use of integrated circuit devices such as memory devices or custom semiconductor devices is increasing rapidly. And it is well known that integrated circuit devices should be capable of high-speed processing of data while becoming increasingly high density. In particular, where a large amount of data processing is required, such as graphic processing, a large amount of data to be transmitted or processed in a unit time is required, and thus a high speed access capability of the corresponding data is required.
한편 분주기(divider)를 사용하여 보다 고속화된 펄스로서의 시스템 클럭에 동기(synchronous) 또는 비동기(asynchronous)하여 동작하는 집적회로는 시스템 클럭 속도에는 미치지 못하지만 가능한 한 시스템 클럭에 적응하도록 단위 시간 동안에 많은 동작을 수행하여야만 한다. 여기에서 전자제품의 성능향상에 비례하여 집적회로로서의 반도체 소자는 활성화(active) 동작 시에 점점 발열량이 많아지게 된다. 특히 이러한 발열량은 반도체 소자의 고밀도화에 따라 내부 발열량이 더욱 커지게 된다. 그래서 방열성이 우수한 반도체 칩 패키지의 요구가 점차 높아지고 있는 실정이다.On the other hand, integrated circuits that operate synchronously or asynchronously to the system clock as a faster pulse using a divider do not reach the system clock rate but operate as much as possible during the unit time to adapt to the system clock as much as possible. Must be performed. Herein, the semiconductor element as an integrated circuit increases in the amount of heat generated during an active operation in proportion to the performance improvement of the electronic product. In particular, the amount of heat generated becomes larger as the amount of heat generated inside the semiconductor device increases. Therefore, the demand for semiconductor chip packages having excellent heat dissipation is gradually increasing.
고속처리용 워크스테이션(Work-Station)용 반도체 소자나 고밀도 게이트어레이에 사용되는 반도체 소자는 그 발열량이 상당히 크게 되어, 방열성이 우수한 세라믹 패키지(ceramic package) 또는 열전도성이 우수한 금속 캡을 사용한 반도체 칩 패키지를 구현함에 의해 방열성을 높이거나, 외부 방열판을 설치하여 반도체 소자의 온도상승을 억제하고 있다. 그러나 사용자(user)들의 저가격 요구 추세에 있어서, 세라믹이나 금속을 사용한 반도체패키지의 경우에는 그 제조 원가가 비싸 점차 플라스틱(plastic)을 이용한 반도체 칩 패키지의 사용이 주류가 되고 있다.The semiconductor element used in the high-speed processing work-station semiconductor device or the high-density gate array has a large heat generation, and a semiconductor chip using a ceramic package having excellent heat dissipation or a metal cap having excellent thermal conductivity By implementing a package, heat dissipation is enhanced or an external heat sink is installed to suppress the temperature rise of the semiconductor device. However, due to the low price trend of users, the manufacturing cost of semiconductor packages using ceramics or metals is expensive, and the use of semiconductor chip packages using plastics is becoming mainstream.
플라스틱 반도체 칩 패키지의 경우에는 그 발열량이 대개 1W(watt) 정도인데, 그 이상이 될 시에는 방열을 제대로 하지 못하고 소자가 과열상태가 되어 오동작을 일으키게 된다. 특히 반도체 칩 패키지내의 각 구성소자들의 접합(junction)부위 온도상승은 반도체 소자의 고유기능 및 동작 수명 시간 등의 신뢰성 저하를 급격히 유발시키는 요인이 되는 바, 방열을 보다 효과적으로 제어하는 것이 반도체 소자의 신뢰성을 향상시키는 데 있어서 중요한 관건으로 된다. 따라서 소자접합부위에서 발생하는 열을 패키지를 통해 얼마만큼 외부로 방출시켜 그 접합부위온도를 떨어뜨리나 하는 것은 매우 중요하며, 동시에 해결해야 할 문제로 대두되었다. 이러한 문제를 해결하기 위하여 열전도성이 우수한 구리(Cu)와 같이 1족 원소의 재질로 이루어진 방열판을 반도체 칩 주위에 배치하여 반도체 소자의 발생된 열을 방열시키는 기술이 소개되어 있다.In the case of a plastic semiconductor chip package, the heat generation is usually about 1W (watt), but when it exceeds this, heat dissipation is not performed properly, and the device becomes overheated and causes a malfunction. In particular, the temperature rise of the junction area of each component in the semiconductor chip package is a factor that causes the reliability deterioration such as the intrinsic function of the semiconductor device and the operating life time, so that the heat radiation more effectively controls the reliability of the semiconductor device. This is an important key to improving Therefore, it is very important to release the heat generated from the device junction to the outside through the package to reduce the junction temperature. In order to solve this problem, a heat dissipation plate made of a Group 1 element such as copper (Cu) having excellent thermal conductivity is disposed around a semiconductor chip to introduce a technology for dissipating heat generated in a semiconductor device.
도 1은 종래 기술에 따른 반도체 칩 패키지의 일 예를 나타낸 단면도이다.1 is a cross-sectional view showing an example of a semiconductor chip package according to the prior art.
도 1에 도시된 종래의 반도체 칩 패키지(500)는 방열을 위하여 방열판(541)이 내장된 형태이다. 반도체 칩(510)이 다이패드(521)의 상면에 접착제(527)부착되어 있고, 하면에 방열판(541)이 부착되어 있다. 반도체 칩(510)의 본딩패드(511)와 다이패드(521)의 주위에 배치되어 있는 내부리드(523)는 본딩와이어(531)에 의해 전기적으로 연결되어 있으며, 반도체 칩(510)과 내부리드(523) 및 본딩와이어(531)가 에폭시 몰딩 컴파운드와 같은 성형 수지로 형성되는 패키지 몸체(535)에 의해 봉지되어 외부환경으로부터의 동작 신뢰성이 확보된다. 내부리드(523)와 일체형으로 형성되어 패키지 몸체(535)의 외부로 돌출되는 외부리드(525)는 실장에 적합한 형태로 절곡 성형되어 있다.The conventional semiconductor chip package 500 illustrated in FIG. 1 has a heat sink 541 embedded therein for heat dissipation. An adhesive 527 is attached to the upper surface of the die pad 521, and a heat sink 541 is attached to the lower surface of the semiconductor chip 510. The bonding pad 511 of the semiconductor chip 510 and the inner lead 523 disposed around the die pad 521 are electrically connected by the bonding wires 531, and the semiconductor chip 510 and the inner lead are electrically connected to each other. The 523 and the bonding wire 531 are sealed by the package body 535 formed of a molding resin such as an epoxy molding compound to ensure operational reliability from the external environment. The outer lead 525 formed integrally with the inner lead 523 and protruding to the outside of the package body 535 is bent into a shape suitable for mounting.
전술한 바와 같은 반도체 칩 패키지는 반도체 칩으로부터 발생되는 열이 3가지 방출경로를 통하여 방출된다. 하나의 경로는 "반도체 칩→방열판→대기"이고, 다른 하나의 경로는 "반도체 칩→본딩와이어→내부리드→외부리드→대기"이며, 또 다른 하나의 경로는 "반도체 칩→패키지 몸체→패키지 표면→대기"이다. 물론 여기에서 방열판을 통해 발열되는 양이 가장 크다. 즉, 방열판이 반도체 칩 패키지의 내부에 형성됨으로써 방열 효과를 크게 향상시킬 수 있는 것이다. 또한, 별도의 구조 변경 없으므로 패키지 조립 공정 설비를 그대로 사용할 수 있어 제조 원가를 낮출 수 있다.In the semiconductor chip package as described above, heat generated from the semiconductor chip is discharged through three emission paths. One path is "semiconductor chip → heat sink → atmosphere", and the other path is "semiconductor chip → bonding wire → internal lead → external lead → atmosphere", and another path is "semiconductor chip → package body → package. Surface → atmosphere ”. Of course, the amount of heat generated by the heat sink is the largest here. That is, since the heat sink is formed inside the semiconductor chip package, the heat radiation effect can be greatly improved. In addition, there is no change in the structure can be used as a package assembly process equipment as it is possible to lower the manufacturing cost.
그러나, 종래 기술에 따른 반도체 칩 패키지는 금속 판재의 방열판을 삽입한 채 성형하는 데 따르는 성형 수지의 흐름 영향성에 의해 성형 품질 불량 문제가 발생될 수 있다. 방열판으로 인하여 패키지 몸체를 형성하기 위한 몰딩 공정이 진행되는 과정에서 반도체 칩을 중심으로 상부와 하부의 성형 수지 흐름의 불균형에 의해 성형 불량의 문제가 발생될 수 있다.However, in the semiconductor chip package according to the prior art, a problem of poor molding quality may occur due to the flow influence of the molding resin resulting from molding while inserting the heat sink of the metal sheet. Due to the heat sink, a molding defect may be caused by an imbalance between the upper and lower molding resin flows around the semiconductor chip during the molding process for forming the package body.
따라서, 본 발명의 목적은 수지 성형 과정에서 성형 수지의 흐름 영향성에 의한 성형 품질 불량을 방지하고 방열판을 외부로 노출시켜 방열 효과를 극대화 할 수 있는 반도체 칩 패키지와 그 제조 방법을 제공하는 데에 있다.Accordingly, an object of the present invention is to provide a semiconductor chip package and a method of manufacturing the same, which can prevent molding quality defect due to the flow influence of the molding resin in the resin molding process and expose the heat sink to the outside to maximize the heat dissipation effect. .
도 1은 종래 기술에 따른 반도체 칩 패키지의 일 예를 나타낸 단면도,1 is a cross-sectional view showing an example of a semiconductor chip package according to the prior art;
도 2는 본 발명에 따른 반도체 칩 패키지의 일 실시예를 나타낸 단면도,2 is a cross-sectional view showing an embodiment of a semiconductor chip package according to the present invention;
도 3은 본 발명에 따른 반도체 칩 패키지 제조 방법을 나타낸 블록도,3 is a block diagram showing a method of manufacturing a semiconductor chip package according to the present invention;
도 4a 내지 도 4c는 본 발명에 따른 반도체 칩 패키지 제조 방법에 의한 공정 진행을 나타낸 단면도, 및4a to 4c are cross-sectional views showing the process progress by the semiconductor chip package manufacturing method according to the present invention, and
도 5내지 도 7은 본 발명에 따른 반도체 칩 패키지의 다른 실시예들을 나타낸 단면도들이다.5 to 7 are cross-sectional views illustrating other embodiments of a semiconductor chip package according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
50; 성형금형 51; 상부금형50; Molding mold 51; Upper mold
53; 하부금형 57; 히팅수단53; Bottom mold 57; Heating means
61; 스퀴즈 100; 반도체 칩 패키지61; Squeeze 100; Semiconductor chip package
110; 반도체 칩 111; 본딩패드110; Semiconductor chip 111; Bonding pad
121; 다이패드 123; 내부리드121; Die pad 123; Internal lead
125; 외부리드 127; 접착제125; Outer lead 127; glue
131; 본딩와이어 135; 패키지 몸체131; Bonding wire 135; Package body
140; 금속 페이스트 141; 방열판140; Metal paste 141; Heatsink
이와 같은 목적을 달성하기 위한 본 발명에 따른 방열판을 갖는 반도체 칩 패키지는, 복수의 본딩패드를 갖는 반도체 칩과, 그 반도체 칩이 실장되는 다이패드와, 그 다이패드 주변에 배치된 내부리드들과, 본딩패드들과 내부리드를 전기적으로 연결시키는 본딩와이어들과, 반도체 칩과 내부리드들 및 본딩와이어들을 봉지하는 패키지 몸체, 및 반도체 칩 상부의 패키지 몸체에 소정 두께와 크기로 형성되며 패키지 몸체를 관통하여 반도체 칩과 직접 접촉되는 연결부를 포함하며 적어도 일면이 외부로 노출되는 방열판을 갖는 것을 특징으로 한다.In order to achieve the above object, a semiconductor chip package having a heat sink according to the present invention includes a semiconductor chip having a plurality of bonding pads, a die pad on which the semiconductor chip is mounted, and internal leads disposed around the die pad; Bonding wires electrically connecting the bonding pads and the inner lead, a package body encapsulating the semiconductor chip, the inner leads and the bonding wires, and a package body formed on the package body above the semiconductor chip to have a predetermined thickness and size. It includes a connection portion penetrating and in direct contact with the semiconductor chip, characterized in that it has a heat sink that at least one surface is exposed to the outside.
바람직하게는 방열판이 금속페이스트 재질로 형성된다. 그리고, 패키지 몸체는 표면으로부터 오목하게 파여진 부분을 가지며, 방열판이 그 패키지 몸체의 오목하게 파여진 부분에 형성된다. 더욱 바람직하게는 패키지 몸체가 반도체 칩 상부와 하부에 모두 형성된다.Preferably, the heat sink is formed of a metal paste material. The package body has a recessed portion from the surface, and a heat sink is formed in the recessed portion of the package body. More preferably, the package body is formed on both the top and bottom of the semiconductor chip.
한편, 본 발명에 따른 방열판을 갖는 반도체 칩 패키지 제조 방법은, ⒜반도체 칩을 리드프레임의 다이패드에 부착시키는 칩 실장 단계, ⒝반도체 칩의 본딩패드와 다이패드의 주변에 배치되어 있는 내부리드를 본딩와이어로 연결하는 와이어본딩 단계, ⒞반도체 칩을 외부로 노출시키는 노출구멍을 갖도록 하여 반도체 칩과 본딩와이어 및 내부리드를 봉지하는 패키지 몸체를 형성시키는 봉지 단계, ⒟금속 페이스트를 패키지 몸체에 형성된 노출구멍에 들어차도록 함과 동시에 패키지 몸체에 소정 두께로 도포하는 금속 페이스트 도포 단계, 및 ⒠금속 페이스트를 가열 및 냉각시켜 고체 상태로 만들어주는 방열판 형성 단계를 포함하는 것을 특징으로 한다.On the other hand, the method for manufacturing a semiconductor chip package having a heat sink according to the present invention includes a chip mounting step of attaching a semiconductor chip to a die pad of a lead frame, and a bonding pad of the semiconductor chip and an inner lead disposed around the die pad. A wire bonding step of connecting the bonding wire, the encapsulation step of forming a package body encapsulating the semiconductor chip, the bonding wire and the inner lead by having an exposed hole exposing the semiconductor chip to the outside, and exposing the metal paste formed on the package body. It is characterized in that it comprises a metal paste coating step of applying a predetermined thickness to the package body while entering the hole, and a heat sink forming step of heating and cooling the metal paste to make a solid state.
이하 첨부 도면을 참조하여 본 발명에 따른 방열판을 갖는 반도체 칩 패키지와 그 제조 방법을 보다 상세하게 설명하고자 한다.Hereinafter, a semiconductor chip package having a heat sink according to the present invention and a manufacturing method thereof will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 따른 반도체 칩 패키지의 일 실시예를 나타낸 단면도이다.2 is a cross-sectional view showing an embodiment of a semiconductor chip package according to the present invention.
도 2에 도시된 본 발명의 반도체 칩 패키지(100)는 본딩패드(111)들이 활성면(active surface)의 가장자리에 형성된 에지패드(edge pad)형의 반도체 칩(110)이 다이패드(121)에 실장되어 있고, 그 반도체 칩(110)의 본딩패드(111)와 다이패드 주변에 배치되어 있는 내부리드(123)가 Au와 같은 도전성 금속 재질의 본딩와이어(131)로 전기적인 연결을 이루고 있으며, 반도체 칩(110)과 내부리드(123) 및 본딩와이어(131)가 에폭시 몰딩 컴파운드와 같은 성형 수지로 형성되는 패키지 몸체(135)로 봉지되어 있고, 반도체 칩(110) 상부의 패키지 몸체(135) 표면에 방열판(141)이 형성되어 있고, 그 방열판(141)이 반도체 칩(110)의 상부에서 패키지 몸체(135)를 관통하여 반도체 칩(110)과 직접 접촉되어 형성된 연결부(143)를 가지며패키지 몸체(135)의 외부 표면으로부터 일정 높이로 형성된 구조를 갖는다.In the semiconductor chip package 100 of the present invention illustrated in FIG. 2, an edge pad type semiconductor chip 110 having bonding pads 111 formed on an edge of an active surface is a die pad 121. The bonding pad 111 of the semiconductor chip 110 and the inner lead 123 disposed around the die pad are electrically connected to the bonding wire 131 made of a conductive metal such as Au. The semiconductor chip 110, the inner lead 123, and the bonding wire 131 are encapsulated with a package body 135 formed of a molding resin such as an epoxy molding compound, and the package body 135 on the semiconductor chip 110. The heat sink 141 is formed on the surface thereof, and the heat sink 141 penetrates the package body 135 on the upper portion of the semiconductor chip 110 to have a connection portion 143 formed in direct contact with the semiconductor chip 110. Structure formed to a certain height from the outer surface of the package body 135 Have.
이와 같은 본 발명의 반도체 칩 패키지는 반도체 칩 상부의 패키지 몸체 부분에 반도체 칩과 직접 접촉되고 외부로 노출되며 소정 두께를 갖는 방열판이 형성되어 있어서 반도체 칩에서 발생된 열을 외부로 전달하는 복수의 열 방출 및 열 전도의 경로가 형성됨으로써 방열 작용이 원활하게 이루어질 수 있다. 이와 같은 본 발명의 방열판을 갖는 반도체 칩 패키지는 다음과 같은 제조 방법에 의해 제조될 있다.Such a semiconductor chip package according to the present invention has a heat sink having a predetermined thickness in direct contact with the semiconductor chip and exposed to the outside of the package body portion of the semiconductor chip. The path of release and heat conduction is formed, so that the heat dissipation can be performed smoothly. Such a semiconductor chip package having a heat sink of the present invention can be manufactured by the following manufacturing method.
도 3은 본 발명에 따른 반도체 칩 패키지 제조 방법을 나타낸 블록도이고, 도 4a 내지 도 4c는 본 발명에 따른 반도체 칩 패키지 제조 방법에 의한 공정 진행을 나타낸 단면도이다.3 is a block diagram illustrating a method of manufacturing a semiconductor chip package according to the present invention, and FIGS. 4A to 4C are cross-sectional views illustrating a process by the method of manufacturing a semiconductor chip package according to the present invention.
도 3 및 도 4a 내지 도 4c를 참조하면, 본 발명에 따른 반도체 칩 패키지 제조 방법은 칩 실장 단계(11), 와이어본딩 단계(12), 수지 성형 단계(13), 금속 페이스트 도포 단계(14), 및 방열판 형성 단계(15)를 포함한다.3 and 4A to 4C, the semiconductor chip package manufacturing method according to the present invention includes a chip mounting step 11, a wire bonding step 12, a resin molding step 13, and a metal paste applying step 14. And a heat sink forming step 15.
먼저 반도체 칩(110)을 리드프레임의 다이패드(121)에 부착시키는 칩 실장 단계가 진행된다. 다이패드(121)에 은-에폭시와 같은 접착제(127)를 사용하여 반도체 칩(110)을 부착시킨다. 여기서, 반도체 칩(110)은 본딩패드(111)들이 활성면의 가장자리에 형성된 에지패드형의 반도체 칩이다.First, a chip mounting step of attaching the semiconductor chip 110 to the die pad 121 of the lead frame is performed. The semiconductor chip 110 is attached to the die pad 121 using an adhesive 127 such as silver-epoxy. Here, the semiconductor chip 110 is an edge pad type semiconductor chip in which the bonding pads 111 are formed at the edge of the active surface.
다음으로, 다이패드(121)의 주변에 소정 간격으로 이격되어 배치되어 있는 복수의 내부리드(123)들과 그에 대응되는 반도체 칩(110)의 본딩패드(112)들을 본딩와이어(131)로 전기적으로 상호 연결하는 와이어본딩 단계가 진행된다.Next, the plurality of inner leads 123 and the bonding pads 112 of the semiconductor chip 110 corresponding to the plurality of inner leads 123 that are spaced at predetermined intervals around the die pad 121 are electrically connected to the bonding wires 131. The wire bonding step of interconnecting is performed.
다음으로, 반도체 칩(110)을 외부로 노출시키는 노출구멍(145)을 갖도록 하여 반도체 칩(110)과 본딩와이어(131) 및 내부리드(121)를 봉지하는 패키지 몸체(135)를 형성시키는 수지 성형 공정이 진행된다. 상부 금형(51)과 하부 금형(53)을 포함하는 성형 금형(50)으로 수지 성형 공정을 진행하게 되는데, 반도체 칩(110)을 노출시키는 노출구멍(145)을 형성하기 위하여 상부 금형(51)에는 캐비티(cavity)에서 상하로 움직임이 가능한 다수 개의 핀(55)이 결합됨으로서 노출구멍(145)이 성형 완료와 동시에 형성될 수 있다.Next, a resin for forming the package body 135 encapsulating the semiconductor chip 110, the bonding wire 131, and the inner lead 121 by having the exposed hole 145 exposing the semiconductor chip 110 to the outside. The molding process proceeds. The resin molding process is performed to the molding mold 50 including the upper mold 51 and the lower mold 53. The upper mold 51 is formed to form the exposure hole 145 exposing the semiconductor chip 110. The plurality of pins 55 that are movable up and down in the cavity are coupled to each other so that the exposure hole 145 may be formed at the same time as the molding is completed.
수지 성형 공정 완료 후에 금속 페이스트 형성 공정이 진행된다. 스퀴즈(squeeze; 61)를 이용하여 금속 페이스트(140)를 적절한 두께로 패키지 몸체(135) 상부에 도포하는데, 이때 금속 페이스트(140)가 반도체 칩(110) 상부의 패키지 몸체(135) 부분에 형성된 다수의 노출구멍(145)에 완전히 채워지도록 한다. 이에 따라, 금속 페이스트(140)는 반도체 칩(110)의 활성면에 직접 접촉된다. 여기서, 금속 페이스트(140)는 방열성이 뛰어난 금속 재질로 구성되거나, 방열성이 뛰어난 미립의 금속이 융점이 상대적으로 낮은 페이스트 상의 모재에 균일하게 분산되어 있는 구성물질이다.After the resin molding step is completed, the metal paste forming step is performed. The metal paste 140 is applied to the upper portion of the package body 135 by using a squeeze 61 to a suitable thickness, wherein the metal paste 140 is formed on the package body 135 portion of the upper portion of the semiconductor chip 110. The plurality of exposure holes 145 are completely filled. Accordingly, the metal paste 140 is in direct contact with the active surface of the semiconductor chip 110. Here, the metal paste 140 is composed of a metal material having excellent heat dissipation, or is a constituent material in which fine metal having excellent heat dissipation is uniformly dispersed in a base material on a paste having a relatively low melting point.
다음으로, 반도체 칩(110) 상부의 패키지 몸체(135) 부분에 도포된 금속 페이스트(140)를 가열 및 냉각하여 고체 상태의 방열판(141)을 형성하는 방열판 형성 단계가 진행된다. 히팅수단(57)을 이용하여 금속 페이스트(140)를 융점 이상으로 가열하고 냉각시킴으로써 고체 상태의 방열판(141)이 형성될 수 있다. 여기서, 방열판(141)은 패키지 몸체(135)에 형성된 노출구멍(145)에 반도체 칩(110)과 접촉되는 연결부(143)를 갖게 된다. 패키지 몸체(135)를 관통하는 방열판(141)의 연결부(143)의 수는 필요에 따라 다양하게 변화될 수 있고 그 형상과 크기 등도 다양하게 변형 적용될 수 있다.Next, a heat sink forming step of forming a heat sink 141 in a solid state by heating and cooling the metal paste 140 applied to a portion of the package body 135 on the semiconductor chip 110 is performed. The heat sink 141 in a solid state may be formed by heating and cooling the metal paste 140 above the melting point using the heating means 57. Here, the heat sink 141 has a connection portion 143 in contact with the semiconductor chip 110 in the exposure hole 145 formed in the package body 135. The number of connection portions 143 of the heat sink 141 penetrating the package body 135 may be variously changed as necessary, and the shape and size thereof may be variously modified.
한편, 본 발명에 따른 반도체 칩 패키지는 전술한 실시예에 한정되지 않고 본 발명의 기술적 중심 사상을 벗어나지 않는 범위 내에서 다양하게 변형실시 될 수 있다. 본 발명에 따른 반도체 칩 패키지의 다른 예들을 소개하기로 한다.On the other hand, the semiconductor chip package according to the present invention is not limited to the above-described embodiment may be variously modified within the scope not departing from the technical spirit of the present invention. Other examples of the semiconductor chip package according to the present invention will be introduced.
도 5내지 도 7은 본 발명에 따른 반도체 칩 패키지의 다른 실시예들을 나타낸 단면도이다. 단, 도면에서 동일한 구성 요소에 대하여는 동일 참조부호를 부여하였다.5 to 7 are cross-sectional views illustrating other embodiments of a semiconductor chip package according to the present invention. In the drawings, like reference numerals refer to like elements.
도 5에 도시된 반도체 칩 패키지(200)는 본 발명의 다른 실시예로서, 방열판(241)이 패키지 몸체(235) 내에 삽입 형성된 형태이다. 이 실시예의 경우 방열판(241)이 형성되는 패키지 몸체(235)의 상부 영역이 오목하게 파여진 부분을 갖고 있고 그 부분에 방열판(241)이 일면이 외부로 노출되도록 형성됨으로써 패키지 두께 증가를 방지하고 있다. 패키지 몸체(241) 상부에 오목하게 파여진 부분을 갖도록 하는 것은 성형 금형의 단순 구조 변경에 의하여 쉽게 얻을 수 있다.The semiconductor chip package 200 illustrated in FIG. 5 is a form in which the heat sink 241 is inserted into the package body 235 as another embodiment of the present invention. In this embodiment, the upper region of the package body 235 on which the heat sink 241 is formed has a recessed portion, and the heat sink 241 is formed to expose one surface to the outside to prevent an increase in package thickness. have. It is easy to have a concave recessed portion on the package body 241 can be easily obtained by a simple structural change of the molding die.
도 6에 도시된 반도체 칩 패키지(300)는 본 발명의 또 다른 실시예로서, 반도체 칩(110)의 상부뿐만 아니라 하부 모두에 방열판(341,342)이 형성되어 있는 형태이다. 상부의 방열판(341)은 반도체 칩(110) 상부의 패키지 몸체(335) 부분을 관통하여 반도체 칩(110)과 직접 연결되어 형성되고, 하부의 방열판(342)은 반도체 칩(110) 하부의 패키지 몸체(335)를 관통하여 다이패드(121)에 직접 연결되어 형성된다. 반도체 칩(110)의 동작에 따라 발생된 열은 반도체 칩(110) 상부의 방열판(341)과 반도체 칩(110) 하부의 방열판(342) 양쪽으로 전달 밀 발산되어 방열 작용이 증가될 수 있다.The semiconductor chip package 300 illustrated in FIG. 6 is a form in which the heat dissipation plates 341 and 342 are formed on both the top and the bottom of the semiconductor chip 110 as another embodiment of the present invention. The upper heat sink 341 is formed through the package body 335 of the upper portion of the semiconductor chip 110 and directly connected to the semiconductor chip 110, and the lower heat sink 342 is a package under the semiconductor chip 110. It is formed through the body 335 is directly connected to the die pad 121. Heat generated according to the operation of the semiconductor chip 110 is transferred to both the heat dissipation plate 341 and the heat dissipation plate 342 below the semiconductor chip 110 and the heat dissipation action can be increased.
도 7에 도시된 본 발명에 따른 반도체 칩 패키지(400)는 리드프레임 대신 기판(420)을 채택하고 있는 형태이다. 기판(420)의 상부에 복수의 반도체 칩(410a,410b,410c)이 적층 형태로 부착되어 있고, 각각의 반도체 칩(410a,410b,410c)은 본딩패드(411a,411b,411c)가 그에 대응되는 기판(420)의 금속배선(423)과 본딩와이어(431a,431b,431c)를 통하여 전기적으로 연결되어 있으며 반도체 칩(410a,410b,410c) 및 본딩와이어(431a,431b,431c)를 봉지하는 패키지 몸체(435)로 봉지되어 있고 기판(420)의 하면에 외부 접속 단자로서 솔더 볼(425)이 부착된 구조로서, 기판(420) 상부의 패키지 몸체(435)가 표면으로부터 오목하게 파여진 부분을 갖고 있고 방열판(441)이 그 부분에 형성되어 있다. 방열판(441)은 패키지 몸체(435)를 관통하여 최상위의 반도체 칩(410c)에 직접 접촉되고 있다.The semiconductor chip package 400 according to the present invention illustrated in FIG. 7 employs a substrate 420 instead of a lead frame. A plurality of semiconductor chips 410a, 410b, and 410c are attached to the upper portion of the substrate 420 in a stacked form, and each of the semiconductor chips 410a, 410b and 410c corresponds to the bonding pads 411a, 411b and 411c. The metal wires 423 and the bonding wires 431a, 431b and 431c of the substrate 420 are electrically connected to each other and encapsulate the semiconductor chips 410a, 410b and 410c and the bonding wires 431a, 431b and 431c. It is encapsulated with the package body 435 and a solder ball 425 is attached to the lower surface of the substrate 420 as an external connection terminal, and a portion where the package body 435 on the substrate 420 is recessed from the surface. And a heat sink 441 is formed at that portion. The heat sink 441 penetrates through the package body 435 and is in direct contact with the top semiconductor chip 410c.
이와 같은 반도체 칩 패키지는 하나의 성형 금형으로 한꺼번에 복수 개의 단위로 그룹 몰딩 하는 방식으로 제조되는 형태로서, 성형품 전체에 방열판을 형성한 후 조립 완료 후에 개별로 분할할 수 있고, 조립 완료 후 개별 반도체 칩 패키지로 분리한 후 각각 방열판을 형성할 수 있다.Such a semiconductor chip package is manufactured by group molding into a plurality of units at a time by one molding die. The semiconductor chip package may be divided into individual components after completion of assembly after forming a heat sink in the entire molded article. After separating into packages, each of the heat sinks may be formed.
이상과 같은 본 발명에 따른 방열판을 갖는 반도체 칩 패키지와 그 제조 방법에 의하면, 금속 판재의 방열판이 부착된 상태에서 수지 성형 공정이 진행됨에따른 성형 수지의 흐름성에 대한 영향에 의해 성형 불량의 품질 문제 발생이 방지될 수 있다. 또한, 여러 개의 반도체 칩을 동시에 성형하고 조립 완료 후에 개별로 분리하는 그룹 몰딩 방식에 적용이 가능하다. 또한, 방열판을 반도체 칩의 하부에 노출시켜 기판과 반도체 패키지를 직접 접촉시켜 방열 효과를 극대화 할 수 있다. 또한, 방열판 형성 과정에서 패키지 몸체 외부에 추가로 보조 방열판의 설치가 용이하다.According to the semiconductor chip package having a heat sink according to the present invention as described above and a method of manufacturing the same, the quality problem of the molding failure due to the influence on the flowability of the molding resin as the resin molding process proceeds in the state that the heat sink of the metal plate is attached Occurrence can be prevented. In addition, the present invention can be applied to a group molding method in which several semiconductor chips are simultaneously formed and separated separately after completion of assembly. In addition, the heat sink is exposed to the lower portion of the semiconductor chip to directly contact the substrate and the semiconductor package to maximize the heat dissipation effect. In addition, in the process of forming the heat sink, an additional heat sink may be easily installed outside the package body.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030050206A KR20050011208A (en) | 2003-07-22 | 2003-07-22 | Semiconductor chip package having heat sink and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030050206A KR20050011208A (en) | 2003-07-22 | 2003-07-22 | Semiconductor chip package having heat sink and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050011208A true KR20050011208A (en) | 2005-01-29 |
Family
ID=37223297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030050206A Withdrawn KR20050011208A (en) | 2003-07-22 | 2003-07-22 | Semiconductor chip package having heat sink and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050011208A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100865741B1 (en) * | 2006-03-22 | 2008-10-29 | 인더스트리얼 테크놀로지 리써치 인스티튜트 | Method For Manufacturing Plastic Packaging Of MEMS Devices And Structure Thereof |
| KR101301782B1 (en) * | 2011-03-30 | 2013-08-29 | 앰코 테크놀로지 코리아 주식회사 | Semiconductor package and fabricating method of thereof |
| CN112366189A (en) * | 2020-11-02 | 2021-02-12 | 富芯微电子有限公司 | Temperature is from fortune of observing and controling and is put chip |
| CN118398571A (en) * | 2022-12-15 | 2024-07-26 | 芯瑞半导体(中山)有限公司 | Semiconductor package with heat dissipation structure |
-
2003
- 2003-07-22 KR KR1020030050206A patent/KR20050011208A/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100865741B1 (en) * | 2006-03-22 | 2008-10-29 | 인더스트리얼 테크놀로지 리써치 인스티튜트 | Method For Manufacturing Plastic Packaging Of MEMS Devices And Structure Thereof |
| KR101301782B1 (en) * | 2011-03-30 | 2013-08-29 | 앰코 테크놀로지 코리아 주식회사 | Semiconductor package and fabricating method of thereof |
| CN112366189A (en) * | 2020-11-02 | 2021-02-12 | 富芯微电子有限公司 | Temperature is from fortune of observing and controling and is put chip |
| CN112366189B (en) * | 2020-11-02 | 2023-12-15 | 富芯微电子有限公司 | Temperature self-measurement and control operational amplifier chip |
| CN118398571A (en) * | 2022-12-15 | 2024-07-26 | 芯瑞半导体(中山)有限公司 | Semiconductor package with heat dissipation structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5262927A (en) | Partially-molded, PCB chip carrier package | |
| US7061080B2 (en) | Power module package having improved heat dissipating capability | |
| US5065281A (en) | Molded integrated circuit package incorporating heat sink | |
| EP2005470B1 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology (tht) heat spreader pin(s) and associated method of manufacturing | |
| US6104085A (en) | Semiconductor device and method of producing the same | |
| KR100632459B1 (en) | Heat-dissipating semiconductor package and manufacturing method | |
| US6429513B1 (en) | Active heat sink for cooling a semiconductor chip | |
| CN202352647U (en) | Microelectronic package | |
| US20020109219A1 (en) | Semiconductor package with heat sink having air vent | |
| KR20070120917A (en) | Thermal Enhancement of Hot Spots on Dies in Integrated Circuit Packages | |
| US6544812B1 (en) | Single unit automated assembly of flex enhanced ball grid array packages | |
| CN101207117A (en) | System-in-package and method of manufacturing the same | |
| JP2001094020A (en) | Flip-chip pakcage provided with strip-shaped heat spreader and production method | |
| JP4075204B2 (en) | Multilayer semiconductor device | |
| WO2008059301A1 (en) | An electronic component and method for its production | |
| US7173341B2 (en) | High performance thermally enhanced package and method of fabricating the same | |
| CN107731764A (en) | A kind of semiconductor package | |
| KR20050011208A (en) | Semiconductor chip package having heat sink and manufacturing method thereof | |
| US6160311A (en) | Enhanced heat dissipating chip scale package method and devices | |
| KR0127737B1 (en) | Ball Grid Array Semiconductor Package | |
| JP3618393B2 (en) | Ball grid array integrated circuit package with high thermal conductivity | |
| CN201122590Y (en) | Electronic device with heat sink | |
| US12412800B2 (en) | Integrated circuit package having enhanced thermal dissipation structure | |
| CN117012743A (en) | Electronic device assembly | |
| JP2002064174A (en) | Semiconductor device and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20030722 |
|
| PG1501 | Laying open of application | ||
| PC1203 | Withdrawal of no request for examination | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |