KR20050054276A - 칩형 피티씨 서미스터 및 그 제조 방법 - Google Patents
칩형 피티씨 서미스터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20050054276A KR20050054276A KR1020030087629A KR20030087629A KR20050054276A KR 20050054276 A KR20050054276 A KR 20050054276A KR 1020030087629 A KR1020030087629 A KR 1020030087629A KR 20030087629 A KR20030087629 A KR 20030087629A KR 20050054276 A KR20050054276 A KR 20050054276A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- sheet
- plating
- inner layer
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 229920000642 polymer Polymers 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000007747 plating Methods 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 29
- 239000011888 foil Substances 0.000 claims abstract description 25
- 229920001940 conductive polymer Polymers 0.000 claims abstract description 19
- 230000001681 protective effect Effects 0.000 claims abstract description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 41
- 229910052759 nickel Inorganic materials 0.000 claims description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 238000005520 cutting process Methods 0.000 claims description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 239000010949 copper Substances 0.000 claims description 7
- 229910052718 tin Inorganic materials 0.000 claims description 7
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 5
- 238000009713 electroplating Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 238000007772 electroless plating Methods 0.000 claims description 2
- 238000007731 hot pressing Methods 0.000 claims description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims 8
- 229910052782 aluminium Inorganic materials 0.000 claims 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 4
- 229910052742 iron Inorganic materials 0.000 claims 4
- 239000011135 tin Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 50
- 239000004020 conductor Substances 0.000 description 5
- 238000005476 soldering Methods 0.000 description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 4
- 239000007788 liquid Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000006229 carbon black Substances 0.000 description 2
- 230000003197 catalytic effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 238000005554 pickling Methods 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 229920006125 amorphous polymer Polymers 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010382 chemical cross-linking Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229920001903 high density polyethylene Polymers 0.000 description 1
- 239000004700 high-density polyethylene Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- -1 polyethylene Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 239000002952 polymeric resin Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 238000007651 thermal printing Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/1406—Terminals or electrodes formed on resistive elements having positive temperature coefficient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thermistors And Varistors (AREA)
Abstract
본 발명은 다층 구조의 칩형 폴리머 피티씨 서미스터에 있어서: 도전성 폴리머시트(11); 상기 폴리머시트(11)의 상하단에 도금되며 일측면이 각기 다른 내측면전극(31)에 연결된 내층전극(21); 상기 내층전극(21)의 일면에 각각 형성된 도전성 외측 폴리머시트(13, 15); 상기 외측 폴리머시트(13, 15)에 각각 금속박으로 형성되어 일측면이 각기 다른 내측면전극(31)에 연결된 외층전극(23, 25); 상기 복수의 내층전극(21) 및 복수의 외층전극(23, 25)의 일측면이 각각 엇갈린 구조로 연결되어 회로기판과 접속되는 측면전극(31); 및 상기 외층전극(23, 25)의 일면에 형성되어 전극을 보호하는 보호시트(17);를 구비하여, 전극으로 도금전극과 금속박전극을 동시에 사용하는 하이브리드 전극 방식으로 설계함으로써, 다층 구조의 전극을 형성할 경우 전극의 적층이 용이하여 생산성과 내구성을 향상시킬 수 있음과 아울러 다양한 전기적 특성을 만족시켜 활용도를 보다 더 높일 수 있는 칩형 피티씨 서미스터 및 그 제조 방법을 제공한다.
Description
본 발명은 칩형 서미스터에 관한 것으로, 보다 상세하게는 소형 칩형 폴리머 피티씨 서미스터(Polymer Positive Temperature Coefficient Thermistor)에 사용되는 금속전극으로 금속박 전극과 도금 전극을 동시에 사용하고 소자의 측면에 도금이 가능하도록 설계함으로써, 전극의 적층을 용이하게 함과 아울러 내구성 및 전기적 특성을 향상시킬 수 있는 칩형 피티씨 서미스터 및 그 제조 방법에 관한 것이다.
일반적으로, 폴리머 피티씨(P-PTC)는 특수한 폴리머와 전도성 물질로 구성되어 있어 정상상태에서 도전성 물질이 결합되어 있는 상태로 낮은 전기저항을 가지는 사슬구조로 이루어져 있다.
전기저항이 낮을 때는 폴리머 피티씨를 통하는 전류에 의한 줄(Joule) 열이 미세하여 결정구조의 변화가 없지만, 과전류에 의한 줄(Joule) 열이 발생되면 결정구조가 무정형의 폴리머 구조로 변화하게 되어 도전체 내부의 전기저항은 급격히 증가하게 되며, 이로 인하여 소자에 흐르는 과전류를 제한하게 된다.
이때, 비정상 조건이 제거되고 소자의 온도가 낮아지면 도전체 내부의 사슬이 다시 형성되어 낮은 저항치를 회복하게 된다.
이러한 특성을 이용한 응용 가능한 장치로는 1차 및 2차전지, 컴퓨터 회로, 각종 전기전자제품, 소형모터 및 각종 통신기기 등의 과열 및 과전류 보호소자로 널리 사용되고 있다.
종래의 칩형 피티씨 서미스터의 제조 방법은, 올레핀계 폴리머수지와 도전성 입자인 카본을 배합하여 폴리머시트를 형성한 후 2매의 금속박에 상기 폴리머시트를 끼우고 가열가압 성형에 의해 일체화시켜 시트를 형성하였다.
다음 상기 일체화한 시트에 화학 가교 또는 조사 가교를 실시한 후 일정한 간격으로 미세 관통홀(Through Hole)을 형성하고, 이어 금속박의 표면에 포토 리소그래피 공정에 의해 패턴을 에칭한 후 그 패턴의 표면에 보호시트를 형성하였다. 이어, 관통홀의 내벽 등에 도금막을 형성한 후 종방향과 횡방향으로 절단하여 종래의 칩형 피티씨 소자를 제조하였다.
하지만, 상기와 같은 방식으로 제조된 칩형 피티씨는 다층 구조를 형성하는 공정이 복잡하고 다양한 두께의 전극 형성이 어렵고, 또한 납땜으로 회로기판에 실장할 경우 작은 관통홀을 전극접합부로 사용하기 때문에 전극접합부의 면적이 작아 땜납과의 접촉면적이 작으므로 도전성 폴리머의 팽창 수축의 반복에 의해 도전체와 상하 전극접합부에 걸린 응력으로 도전체와 상하의 전극접합부에 크랙이 발생하거나 심할 경우 소자가 이탈하게 되는 문제점이 발생하였다.
따라서, 본 발명의 목적은 칩형 폴리머 피티씨 서미스터(Polymer Positive Temperature Coefficient Thermistor)에 사용되는 금속전극으로 도금전극과 금속박전극을 동시에 사용하는 하이브리드 전극 방식으로 설계함으로써, 다층 구조의 전극을 형성할 경우 전극의 적층이 용이하여 생산성과 내구성을 향상시킬 수 있음과 아울러 다양한 전기적 특성을 만족시켜 활용도를 보다 더 높일 수 있는 칩형 피티씨 서미스터 및 그 제조 방법을 제공하는 데 있다.
또한, 본 발명의 다른 목적은 칩형 폴리머 피티씨 서미스터의 측면에 도금이 가능하도록 설계하되, 회로기판과 접합되는 전극접합부의 양측면을 원호 형태로 제작하여 납땜부위의 면적을 넓힘으로써, 전극접합부의 강도의 편차가 적어 납땜성이 우수함과 아울러 전기적 특성을 향상시킬 수 있는 칩형 피티씨 서미스터 및 그 제조 방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 기술적 수단은, 다층 구조의 칩형 폴리머 피티씨 서미스터에 있어서: 도전성 폴리머시트(11); 상기 폴리머시트(11)의 상하단에 도금되며 일측면이 각기 다른 내측면전극(31)에 연결된 내층전극(21); 상기 내층전극(21)의 일면에 각각 형성된 도전성 외측 폴리머시트(13, 15); 상기 외측 폴리머시트(13, 15)에 각각 금속박으로 형성되어 일측면이 각기 다른 내측면전극(31)에 연결된 외층전극(23, 25); 상기 복수의 내층전극(21) 및 복수의 외층전극(23, 25)의 일측면이 각각 엇갈린 구조로 연결되어 회로기판과 접속되는 측면전극(31); 및 상기 외층전극(23, 25)의 일면에 형성되어 전극을 보호하는 보호시트(17);를 구비한 것을 특징으로 한다.
또한, 상기 목적을 달성하기 위한 본 발명의 기술적 방법은, 도전성 폴리머시트(11)의 상하면에 도금에 의해 내층전극(21)을 형성하는 단계; 상기 내층전극(21)을 에칭하여 상하 전극면에 패턴(27)을 형성하는 단계; 상기 패턴(27)이 형성된 상하 전극면에 도금층이 없는 도전성 폴리머시트(13, 15)를 각각 겹쳐 일체화시키는 단계; 상기 도전성 폴리머시트의 상하면에 각각 금속박을 가열가압 성형에 의해 일체화시키는 단계; 상기 일체화된 금속박을 에칭하여 내층전극과 엇갈린 구조로 패턴(27)을 생성하는 단계; 상기 패턴(27)이 형성된 시트에 패턴(27)으로 단위부품의 크기가 임의 지정된 단위부품의 사각모서리에 관통홀(29)을 각각 형성하는 단계; 상기 시트의 관통홀(29) 사이 공간의 상하면에 패턴(27)을 덮도록 보호시트(17)를 형성하는 단계; 상기 보호시트(17)와 나란한 방향으로 관통홀(29)을 따라 시트를 절단하여 시트 바(Sheet bar)를 형성하는 단계; 및 상기 절단된 시트 바를 도금 공정을 통하여 측면전극(31)을 형성한 후 시트 바를 단위부품별로 절단하여 완성하는 단계;를 수행하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명을 보다 상세하게 살펴보고자 한다.
도 1a는 본 발명의 일실시예에 의한 다층 칩형 피티씨 서미스터를 나타낸 사시도이고, 도 1b는 도 1a의 A-A선 단면도이다.
도 1a 및 도 1b에 도시한 바와 같이 다층 구조의 칩형 폴리머 피티씨 서미스터(10)는, 내층 도전성 폴리머시트(11)와, 상기 폴리머시트(11)의 상하단에 도금되며 일측면이 각기 다른 내측면전극(31)에 연결된 내층전극(21; 21-1, 21-2)과, 상기 내층전극(21)의 일면에 각각 형성된 도전성 외측 폴리머시트(13, 15)와, 상기 외측 폴리머시트(13, 15)에 각각 금속박으로 형성되어 일측면이 각기 다른 내측면전극(31)에 연결된 외층전극(23, 25)과, 상기 외층전극(23, 25)의 일면에 형성되어 전극을 보호하는 보호시트(17)와, 상기 복수의 내층전극(21) 및 복수의 외층전극(23, 25)의 일측면이 각각 엇갈린 구조로 연결된 내측면전극(31), 및 상기 내측면전극(31)의 외측에 형성된 외측면전극(35)으로 이루어져 있다.
예컨대, 폴리머시트(11∼15)는 결정성 폴리머인 폴리에틸렌과 도전성 입자인 카본블랙의 혼합물로서 피티씨 특성을 가진 도전성 폴리머로 이루어져 있고, 내층전극(21)은 무전해 또는 전해도금에 의해 생성된 니켈 또는 구리 도금층으로 이루어져 있고, 외층전극(23, 25)은 동박, 니켈도금 동박 또는 니켈박 등과 같은 금속박으로 이루어져 있다.
아울러, 보호시트(17)는 에폭시 혼합 아크릴계 수지로 이루어진 보호코트이고, 상기 도전성 폴리머의 측면 전면에 설치되어 상기 내층전극(21)과 외층전극(23, 25)을 전기적으로 접속하는 내측면전극(31)은 니켈도금으로 이루어진 것이며, 상기 내측면전극(31)의 표면을 감싸고 있는 외측면전극(35)은 내측면전극(31)과의 납땜성을 향상시키기 위한 주석도금으로 이루어져 있다.
상기에서 측면전극을 내측면전극(31)과 외측면전극(35)으로 이루어진 복수층으로 구성하였지만, 단일층으로만 구성하여도 무방하다.
상기와 같이 구성된 다층 칩형 폴리머 서미스터의 제조방법에 대하여 도 2a 내지 도 2m을 참조하여 설명하고자 한다.
먼저, 결정화도가 60∼90%인 고밀도 폴리에틸렌 30∼60중량%와, 입자 직경이 30∼90nm이고 비표면적이 20∼90㎡/g인 카본블랙 40∼70중량%, 기타 첨가물을 1∼3중량%를 약 140∼160℃로 가열한 2본 롤에서 대략 15∼30분간 혼합하고, 상기 혼합물을 시트 형상으로 뽑아내어 도 2a와 같은 도전성 폴리머시트(11, 13, 15)를 제작한다.
다음에 도 2a와 같은 도전성 폴리머시트(11)에서 무수크롬산과 황산을 사용하여 산세(酸洗)처리한 후 촉매 처리하여 화학 니켈도금한 다음 니켈 와트 욕 중에 대략 30분간, 전류밀도는 대략 4A/d㎡에서 도 2b와 같이 니켈도금막을 형성하여 내층전극(21)을 만든 후 포토 리소그래피 공정에 의해 에칭하여 소정의 패턴(27)을 도 2c와 같이 형성하였다.
이어, 상기 패턴(27)이 형성된 시트에 도 2d와 같이 시트의 상면과 하면에 도금이 되지 않은 도전성 폴리머시트(13, 15)를 도 2e와 같이 각각 겹치고, 다시 도 2f와 같이 폴리머시트(13, 15)의 표면에 구리나 니켈이 도금되어 있는 금속박의 외층전극(23, 25)을 안착시킨 후 이 형태가 변화하지 않도록 틀을 대고 90∼150℃로 가열하여 20∼50kgf/㎠ 압력으로 1∼10분간 프레스 압착하여 니켈도금으로 이루어진 내층전극(21)과 금속박으로 이루어진 외층전극(23, 25)이 일체화된 시트를 도 2g와 같이 제작한 후 전자선을 대략 10∼50Mrad 조사하여 폴리머 가교를 행하였다.
다음에 상기 가교된 금속박이 일체화된 시트를 포토 리소그래피 공정에 의해 에칭하여 도 2h와 같이 금속박인 외층전극(23, 25)에 패턴(27)을 형성한다.
이어, 도 2i에서와 같이 전극에 형성된 패턴(27)으로 단위부품의 크기가 임의로 정해진 단위부품의 사각모서리에 각각 드릴 또는 금형 프레스에 의해 복수의 관통홀(29)을 형성한다.
이어, 도 2j에 나타내듯이, 상기 관통홀(29)이 형성된 시트에 각 관통홀(29) 사이의 외층전극(23, 25)의 표면에 보호시트(17)를 형성한다. 상기 보호시트(17)는 관통홀(29)이 덮이지 않도록 부착한다.
다음, 소정의 절단도구(Blade)를 사용하여 도 2k와 같이 보호시트(17)가 절단되지 않도록 보호시트(17)와 나란한 방향으로 각 관통홀(29)을 중심선(㉮)으로 하여 절단하여 시트 바(Sheet Bar)를 만든다.
다음 도 2k와 같이 절단된 일렬의 시트 바를 무수크롬산과 황산을 사용하여 산세처리 후 각각 무전해 배럴(barrel)도금 방식으로 촉매 처리하여 니켈도금한 다음 니켈 와트 욕 중에 대략 30분간, 전류밀도 약 10A/d㎡에서 니켈도금막을 5∼10㎛의 두께로 형성하여 내측면전극(31)을 완성한다.
그리고, 다시 산세처리 후 내측면전극(31)의 표면에 배럴 전해도금 방식을 사용하여 주석으로 3∼10㎛의 주석도금막을 형성하여 외측면전극(35)을 2차로 형성한다.
다음에, 상기 시트 바를 도 2l과 같이 금형 프레스나 다이신 머신 또는 칼날(Blade)과 같은 절단도구를 이용하여 관통홀(29)을 중심선(㉯)으로 하여 절단함에 따라 각각의 단위부품 조각으로 분할하여 도 2m과 같은 칩형 피티씨 서미스터(10)를 제작 완료한다.
종래의 칩형 폴리머 피티씨 서미스터를 회로기판에 납땜 방식으로 실장할 경우, 땜납의 인쇄 불균일 또는 전극과 접속불량 등으로 인하여 열 사이클에 대한 땜납의 신뢰성 저하나 외관 불량 등을 발생시켰다.
본 발명의 칩형 폴리머 피티씨 서미스터 경우, 다층구조를 가지고 있으면서 내층전극(21)의 형성시에서는 도금방식으로 전극을 형성하게 되므로 폴리머시트(11)와의 조직적인 결합이 강할 뿐만 아니라 도금층(21)의 두께 조절이 용이하며, 종래의 방식과 비교하여 열적 스트레스도 적게 가공할 수 있다.
또한, 도 3a 및 도 3b에 나타내듯이 관통홀(29)로 인해 외측면전극(35)의 양측 가장자리(㉰)가 원호 형태로 제작됨에 따라 접합면적, 즉 전극접합부(㉱)의 면적이 측면전극과 관통홀을 모두 포함하므로 도 3c와 같은 종래의 전극접합부 즉, 관통홀(㉲)의 면적보다 상대적으로 훨씬 넓기 때문에 회로기판(50)에 실장할 경우 납땜(60)이 회로기판의 랜드와 안정적으로 고정되어 기존의 제품보다 안정되게 실장할 수 있다.
비록, 종래에도 도 3c와 같이 드릴가공으로 관통홀(㉲)을 형성하여 전극접합부로 사용하고 있지만, 도 3c와 같은 단위 부품으로 절단하기 전에 관통홀 도금공정을 실시하는 데, 그 구경이 너무 작아 도금액의 투입이 원만하지 않아 관통홀(㉲)의 내부에 도금액 흐름 및 금속이온 농도가 불안정하여 도금막의 두께 형성이 불균일하게 이루어지는 불량이 발생하였다.
그러나, 본 발명의 칩형 폴리머 피티씨 서미스터의 경우 시트 바의 형태를 배럴도금 방식을 이용하여 도금을 실시함으로써, 측면전극(31, 35)의 면에 도금액의 순환이 일정하고, 금속이온 농도가 안정하기 때문에 두께가 균일한 도금막을 형성할 수가 있다.
상기 본 발명의 실시에에 의하면, 도전성 폴리머(11)와 도금층 및 금속박을 상호 적층하는 것이므로 외형 치수를 변경없이 대향전극의 면적을 증가시킬 수 있으므로, 저항값을 낮출 수 있게 된다. 따라서 소형으로도 비교적 큰 전류를 흐르게 하거나 낮은 저항의 폴리머 피티씨를 제공할 수 있다.
또한, 본 발명에 있어서 내층전극(21), 외층전극(23, 25) 및 측면전극(31 또는 35)을 니켈로 도금하는 것은 구리나 그 합금 등과 비교하여 강도가 좋고 납땜과의 접착성이 좋으므로, 접합력을 향상시키는 데에 효과적이므로, 니켈을 사용하는 것이 가장 바람직하다.
도 4a 및 도 4b는 본 발명의 다른 실시예에 의한 도전성 폴리머시트를 5층 이상 적층하는 공정을 도시한 것으로서, 도 2a 및 도 2m과 같은 절차를 이용하여 제조하게 된다.
단지, 필요에 따라 제 1 내층전극(21-1) 및 제 2 내층전극(21-2)은 도금으로 형성하고 최외층전극(23, 25)만 금속박으로 형성하거나 또는 제 1 내층전극(21-1)만 도금으로 형성하고 제 2 내층전극(21-2)과 최외층전극(23, 25)은 금속박으로 선택 형성할 수 있으며, 이는 필요에 따라 변경할 수 있음은 당연하다.
상기 제 1 내층전극(21-1) 및 제 2 내층전극(21-2)은 도금으로 형성하고 최외층전극(23, 25)만 금속박으로 형성할 경우, 폴리머시트(11)의 상하면에 각각 내층전극(21-1, 21-2)과 패턴(27)을 형성하는 방식으로 복수의 도금시트를 준비하고, 상기 복수의 도금시트의 사이에 별도의 폴리머시트(12)를 끼워서 정렬한 후 상호 부착한다. 이후 도 2d 내지 도 2m과 같은 과정을 통해 외측면에 별도의 폴리머시트(13, 15)를 씌운 후 금속박(23, 25)을 부착하는 과정 등을 통해 서미스터를 제조한다.
상기에서 본 발명의 특정한 실시예가 설명 및 도시되었지만, 본 발명이 당업자에 의해 다양하게 변형되어 실시될 가능성이 있는 것은 자명한 일이다. 이와 같은 변형된 실시예들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안되며, 본 발명에 첨부된 청구범위 안에 속한다 해야 할 것이다.
따라서, 본 발명에서는 칩형 폴리머 피티씨 서미스터에 사용되는 내층전극을 도금에 의해 형성시키고, 외층전극을 금속박으로 처리함으로써, 내층전극에서 발생하는 계면 저항을 감소시킬 뿐만 아니라 열에 의한 열화가 적고 전극 두께를 얇게 조절할 수 있으므로 소자의 전체 두께를 감소시킬 수 있고, 또한 외층전극은 금속박을 사용하여 내구성 및 조립의 편의성을 향상시킬 수 있다.
또한, 회로기판과 접합되는 전극접합부의 양측면을 원호 형태로 제작하여 납땜부위의 면적을 넓힘으로써, 전극접합부의 강도의 편차가 적어 회로기판에 실장시 납땜성이 우수할 뿐만 아니라 실장시 안정되게 고정되어 제품의 전기적 특성 및 신뢰성을 확보할 수 있는 이점이 있다.
도 1a 및 도 1b는 본 발명의 일실시예에 의한 칩형 피티씨 서미스터를 도시한 사시도 및 단면도이고,
도 2a 내지 도 2m은 본 발명의 일실시예에 의한 칩형 피티씨 서미스터를 제조하는 공정을 도시한 도면이고,
도 3a 및 도 3b는 본 발명의 일실시예에 의한 서미스터를 회로기판에 실장한 경우를 도시한 단면도 및 평면도이고,
도 3c는 종래기술의 일례에 의한 서미스터를 회로기판에 실장한 경우를 도시한 평면도이고,
도 4a 내지 도 4b는 본 발명의 다른 실시예에 의한 다층 폴리머시트를 도시한 적층 사시도 및 사시도이다.
* 도면의 주요부분에 대한 부호의 설명
10: 칩형 서미스터 11: 내측 폴리머시트
13,15: 외측 폴리머시트 17: 보호시트
21: 내층전극 23,25: 외층전극
27: 패턴 29: 관통홀
31: 내측면전극 35: 외측면전극
Claims (13)
- 다층 구조의 칩형 폴리머 피티씨 서미스터에 있어서:도전성 폴리머시트;상기 폴리머시트의 상하단에 도금되며 일측면이 각기 다른 내측면전극에 연결된 내층전극;상기 내층전극의 일면에 각각 형성된 도전성 외측 폴리머시트;상기 외측 폴리머시트에 각각 금속박으로 형성되어 일측면이 각기 다른 내측면전극에 연결된 외층전극;상기 복수의 내층전극 및 복수의 외층전극의 일측면이 각각 엇갈린 구조로 연결되어 회로기판과 접속되는 측면전극; 및상기 외층전극의 일면에 형성되어 전극을 보호하는 보호시트;을 구비한 것을 특징으로 하는 칩형 폴리머 피티씨 서미스터.
- 청구항 1에 있어서,상기 내층전극은, 니켈, 구리, 알루미늄, 철, 주석 또는 그 합금으로 도금 형성되는 것을 특징으로 하는 칩형 폴리머 피티씨 서미스터.
- 청구항 1에 있어서,상기 내층전극은, 무전해도금 또는 전해도금에 의해 형성된 것을 특징으로 하는 칩형 폴리머 피티씨 서미스터.
- 청구항 1에 있어서,상기 외층전극은, 니켈, 구리, 알루미늄, 철, 주석 또는 그 합금으로 구성된 금속박으로 형성되는 것을 특징으로 하는 칩형 폴리머 피티씨 서미스터.
- 청구항 1에 있어서,상기 측면전극은, 니켈, 구리, 알루미늄, 철, 주석 또는 그 합금으로 도금 형성되는 것을 특징으로 하는 칩형 폴리머 피티씨 서미스터.
- 청구항 1에 있어서,상기 측면전극의 외면에 측면전극을 덮도록 외측면전극을 도금 형성하여 회로기판과 접속한 것을 특징으로 하는 칩형 폴리머 피티씨 서미스터.
- 청구항 6에 있어서,상기 외측면전극은, 주석, 니켈, 구리, 알루미늄, 철 또는 그 합금으로 도금 형성되는 것을 특징으로 하는 칩형 폴리머 피티씨 서미스터.
- 청구항 1에 있어서,상기 측면전극의 양쪽 모서리부위를 원호 형태로 형성한 것을 특징으로 하는 칩형 폴리머 피티씨 서미스터.
- 도전성 폴리머시트의 상하면에 도금에 의해 내층전극을 형성하는 단계;상기 내층전극을 에칭에 의해 상하 전극면에 패턴을 형성하는 단계;상기 패턴이 형성된 상하 전극면에 도금층이 없는 폴리머시트를 각각 겹쳐 일체화시키는 단계;상기 도전성 폴리머시트의 상하면에 각각 금속박을 가열가압 성형에 의해 일체화시키는 단계;상기 일체화된 금속박을 에칭하여 내층전극과 엇갈린 구조로 패턴을 생성하는 단계;상기 패턴이 형성된 시트에 패턴으로 단위부품의 크기가 임의 지정된 단위부품의 사각모서리에 관통홀을 각각 형성하는 단계;상기 시트의 관통홀 사이 공간의 상하면에 패턴을 덮도록 보호시트를 형성하는 단계;상기 보호시트와 나란한 방향으로 관통홀을 따라 시트를 절단하여 시트 바(Sheet bar)를 형성하는 단계; 및상기 절단된 시트 바를 도금 공정을 통하여 측면전극을 형성한 후 시트 바를 단위부품별로 절단하여 완성하는 단계;를 수행하는 것을 특징으로 하는 칩형 폴리머 피티씨 서미스터의 제조 방법.
- 청구항 9에 있어서,상기 내층전극을 형성할 경우, 도금층이 있는 도전성 폴리머와 도금층이 없는 도전성 폴리머를 적어도 1회 이상 반복하여 적층하여 다층 구조로 형성한 것을 특징으로 하는 칩형 폴리머 피티씨 서미스터의 제조 방법.
- 청구항 9에 있어서,상기 내층전극은 니켈을 이용하여 도금한 것을 특징으로 하는 칩형 폴리머 피티씨 서미스터의 제조 방법.
- 청구항 9에 있어서,상기 측면전극은, 1종 또는 2종으로 도금을 실시하여 복수의 전극층을 순차 형성한 것을 특징으로 하는 칩형 폴리머 피티씨 서미스터의 제조 방법.
- 청구항 9에 있어서,상기 측면전극을 형성할 경우, 배럴(barrel)도금 방식을 이용하여 니켈로 내측면전극을 1차로 형성한 후 상기 내측면전극의 표면에 배럴 전해도금 방식을 이용하여 주석으로 외측면전극을 순차 형성하는 것을 특징으로 하는 칩형 폴리머 피티씨 서미스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030087629A KR20050054276A (ko) | 2003-12-04 | 2003-12-04 | 칩형 피티씨 서미스터 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030087629A KR20050054276A (ko) | 2003-12-04 | 2003-12-04 | 칩형 피티씨 서미스터 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050054276A true KR20050054276A (ko) | 2005-06-10 |
Family
ID=37249625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030087629A Ceased KR20050054276A (ko) | 2003-12-04 | 2003-12-04 | 칩형 피티씨 서미스터 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050054276A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100985978B1 (ko) * | 2008-03-28 | 2010-10-06 | 이기철 | 폴리머 피티씨 써미스터 소자 및 그 제조방법 |
| CN114203677A (zh) * | 2021-11-27 | 2022-03-18 | 东莞市竞沃电子科技有限公司 | 微型化适合ic封装要求的过流保护元器件及其制作方法 |
| CN115831510A (zh) * | 2021-09-17 | 2023-03-21 | 北京复通电子科技有限责任公司 | 表面贴装低电阻聚合物正温度系数元器件及其生产方法 |
-
2003
- 2003-12-04 KR KR1020030087629A patent/KR20050054276A/ko not_active Ceased
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100985978B1 (ko) * | 2008-03-28 | 2010-10-06 | 이기철 | 폴리머 피티씨 써미스터 소자 및 그 제조방법 |
| CN115831510A (zh) * | 2021-09-17 | 2023-03-21 | 北京复通电子科技有限责任公司 | 表面贴装低电阻聚合物正温度系数元器件及其生产方法 |
| CN114203677A (zh) * | 2021-11-27 | 2022-03-18 | 东莞市竞沃电子科技有限公司 | 微型化适合ic封装要求的过流保护元器件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4511614B2 (ja) | 電気的なアッセンブリ | |
| CN1123894C (zh) | 正温度系数热敏电阻及其制造方法 | |
| US6172591B1 (en) | Multilayer conductive polymer device and method of manufacturing same | |
| US6686827B2 (en) | Surface mountable laminated circuit protection device and method of making the same | |
| JP2003263949A (ja) | 低抵抗ポリマーマトリクスヒューズ装置および方法 | |
| KR960019374A (ko) | 전류 보호기 | |
| JP4238335B2 (ja) | チップ型ｐｔｃサーミスタおよびその製造方法 | |
| US20020130757A1 (en) | Surface mountable polymeric circuit protection device and its manufacturing process | |
| CN116887518A (zh) | 一种热电分离pcb电路板的制作方法及pcb电路板 | |
| US20030227731A1 (en) | Surface mountable laminated circuit protection device | |
| US6481094B1 (en) | Method of manufacturing chip PTC thermistor | |
| CN210805371U (zh) | 一种过电流保护元件 | |
| US8451084B2 (en) | Laminated surface mounting type thermistor and manufacturing method thereof | |
| KR20050054276A (ko) | 칩형 피티씨 서미스터 및 그 제조 방법 | |
| CN110853849B (zh) | 一种过电流保护元件 | |
| EP1229770A4 (en) | PRINTED CIRCUIT BOARD MANUFACTURING METHOD | |
| US11437182B2 (en) | Electronic component and method of manufacturing electronic component | |
| CN216871884U (zh) | 一种全新型架构的高压贴片式pptc自恢复保险丝 | |
| CN205069252U (zh) | 薄型表面贴装大电流ptc元件 | |
| CN110267430B (zh) | 一种用于盲槽涂膜的电路板及其制备工艺 | |
| JPH11297503A (ja) | チップ形ｐｔｃサーミスタ | |
| JP2645562B2 (ja) | 積層型固体電解コンデンサの製造方法 | |
| CN100474459C (zh) | 表面安装型高分子基电路保护装置及其制法 | |
| CN211150217U (zh) | 一种ptc器件的封装结构 | |
| WO1997045845A1 (en) | Ptc circuit protection device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20031204 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20050722 Patent event code: PE09021S01D |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20051017 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20050722 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |