[go: up one dir, main page]

KR20060046168A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20060046168A
KR20060046168A KR1020050043956A KR20050043956A KR20060046168A KR 20060046168 A KR20060046168 A KR 20060046168A KR 1020050043956 A KR1020050043956 A KR 1020050043956A KR 20050043956 A KR20050043956 A KR 20050043956A KR 20060046168 A KR20060046168 A KR 20060046168A
Authority
KR
South Korea
Prior art keywords
wiring
semiconductor device
film
semiconductor
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020050043956A
Other languages
English (en)
Inventor
고이치 히라노
요시유키 야마모토
세이이치 나카타니
도시유키 고지마
신고 고마츠
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20060046168A publication Critical patent/KR20060046168A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01064—Gadolinium [Gd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명의 반도체 장치(100)의 일례는, 제1 소자 본체부(10)와, 제1 소자 본체부(10)의 제1면(10a)에 설치된 제1 소자 전극(12a)을 포함하는 제1 반도체 소자(101A)와, 절연성 기판(30)과 절연성 기판(30)의 한쪽의 주면에 형성된 제1 배선층(32)을 포함하고, 그 한쪽의 주면이 제1 소자 본체부(10)의 제2면(10b)과 마주 보 도록 배치된 배선 기판(301)과, 제1 반도체 소자(101A)의 제1 소자 전극(12a)의 표면을 포함하는 면의 적어도 일부와, 배선 기판(301)의 제1 반도체 소자측의 면의 적어도 일부를 덮는 제1 필름(20)과, 제1 필름(20)의 배선 기판측의 면에 형성되어, 제1 단과 제2 단을 갖는 제1 배선(22)을 포함하는 제2 배선층(25)을 구비하고 있다. 제1 배선(22)의 제1 단과 제1 소자 전극(12a)이 접합되고, 제1 배선(22)의 제2 단과 제1 배선층(25)의 일부가 접합되어 있다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
도 1a는, 본 발명의 실시 형태 1의 반도체 장치의 일례를 모식적으로 도시하는 단면도,
도 1b는, 도 1a의 반도체 장치를 모식적으로 도시하는 상면도,
도 2는, 도 1a의 반도체 장치를 모식적으로 도시하는 사시도,
도 3은, 본 발명의 실시 형태 1의 반도체 장치의 다른 예를 모식적으로 도시하는 단면도,
도 4a 및 도 4b는, 실시 형태 1의 반도체 장치의 제조 방법의 일례를 설명하는 공정 단면도,
도 5a 및 도 5b는, 실시 형태 1의 반도체 장치의 제조 방법의 일례를 설명하는 공정 단면도,
도 6a 및 도 6b는, 실시 형태 1의 반도체 장치의 제조 방법의 일례를 설명하는 공정 단면도,
도 7은, 본 발명의 실시 형태 1의 반도체 장치의 다른 예를 모식적으로 도시하는 단면도,
도 8은, 본 발명의 실시 형태 1의 반도체 장치의 다른 예를 모식적으로 도시 하는 단면도,
도 9는, 본 발명의 실시 형태 1의 반도체 장치의 다른 예를 모식적으로 도시하는 단면도,
도 10은, 본 발명의 실시 형태 1의 반도체 장치의 다른 예를 모식적으로 도시하는 단면도,
도 11a는, 본 발명의 실시 형태 1의 반도체 장치의 다른 예를 모식적으로 도시하는 단면도,
도 11b는, 본 발명의 실시 형태 1의 반도체 장치의 다른 예의 일부의 확대도,
도 12는, 본 발명의 실시 형태 2의 반도체 장치의 일례를 모식적으로 도시하는 단면도,
도 13은, 본 발명의 실시 형태 2의 반도체 장치의 다른 예를 모식적으로 도시하는 단면도,
도 14는, 본 발명의 실시 형태 2의 반도체 장치의 다른 예를 모식적으로 도시하는 단면도,
도 15는, 본 발명의 실시 형태 2의 반도체 장치의 다른 예를 모식적으로 도시하는 단면도,
도 16은, 본 발명의 실시 형태 2의 반도체 장치의 다른 예를 모식적으로 도시하는 단면도,
도 17a는, 반도체 칩과 리드 프레임이 본딩 와이어에 의해 접속된 상태를 설 명하는 상면도,
도 17b는, 도 17a의 A-A 단면도,
도 18은, WB법을 채용한 종래의 반도체 장치의 일례를 도시하는 단면도,
도 19는, FC법을 채용한 종래의 반도체 장치의 일례를 도시하는 단면도,
도 20은, TAB법을 채용한 종래의 반도체 장치의 일례를 도시한 단면도,
도 21은, 도 20에 도시한 반도체 장치를 실장 기판에 실장한 상태를 설명하는 단면도,
도 22는, TAB법을 이용한 종래의 반도체 장치의 다른 예를 도시하는 단면도,
도 23은, 도 22에 도시한 종래의 반도체 장치를 실장 기판에 실장한 상태를 설명하는 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
101A : 제1 반도체 소자 101B : 제2 반도체 소자
10 : 소자 본체부 10a : 제1면
10b : 제2면 12a : 제1 소자 전극
12b : 제2 소자 전극 20 : 제1 필름
22 : 제1 배선 24 : 전자파 차폐층
301 : 배선 기판 30 : 절연성 기판
32 : 제1 배선층 25 : 제2 배선층
36 : 제3 배선층 35 : 오목부
100, 200 : 반도체 장치 50' : 시트 형상물
본 발명은, 반도체 장치 및 그 제조 방법에 관한 것이다. 특히, 배선 기판과 배선 기판에 실장된 반도체 소자를 포함하는 반도체 장치 및 그 제조 방법에 관한 것이다.
반도체 소자와 배선 기판의 배선을 접속하는 기술에는, 크게 구별하면, (1) 와이어 본딩(WB)법(예를 들면, 일본국 특개평 4-286134호 공보 참조), (2) 플립 칩 본딩(FC)법(예를 들면, 일본국 특개 2000-36504호 공보 참조), (3)TAB(tape automated bonding)법(예를 들면, 일본국 특개평 8-88245호 공보 참조) 등이 있다. 이하, 이들 방법을 간단히 설명한다.
우선, WB법을, 도 17a, 도 17b, 및 도 18을 참조하면서 설명한다. 도 17a는, 반도체 칩과 리드 프레임이 본딩 와이어에 의해 접속된 상태를 설명하는 평면도이고, 도 17b는 도 17a의 A-A 단면도이다. 도 18은 WB법을 채용한 반도체 장치의 단면도이다.
도 17a 및 도 17b에 도시하는 바와 같이, WB법에서는, 우선, 반도체 칩(501)을 리드 프레임의 다이패드(504)에 다이본딩한다. 그 후, 반도체 칩(501)의 와이어 본딩 패드(502)와, 리드 프레임의 외부 단자(505)의 이너 리드부를 본딩 와이어(503)를 통해서 접속한다. 이어서, 도 18에 도시하는 바와 같이, 반도체 칩(501) 및 외부 단자(505)의 이너 리드부를 포함하는 영역을 봉지 수지(506)에 의해서 수 지 봉지하여, 수지 봉지체(반도체 장치)(500)를 얻는다.
다음에, FC법에 대해서, 도 19를 참조하면서 설명한다. 도 19는, FC법을 채용한 반도체 장치(600)의 단면 구성을 도시하고 있다. FC법에서는, 기판(601)(배선 기판)의 배선층(602)과 반도체 칩(605)의 전극(604)이, 범프(603)를 통해서 접속되어 있다. 기판(601)과 반도체 칩(605)의 간극은 봉지 수지(607)에 의해 봉지되어 있고, 봉지 수지(607) 내에, 배선층(602), 범프(603) 및 전극(604)이 매설되어 있다. 또한, 도 19에서, 606은 트랜지스터 등이 형성된 센시티브 영역이다.
다음에, TAB법을 채용한 반도체 장치에 대해서, 도 20∼도 23을 참조하면서 설명한다. 도 20 및 도 22는, TAB법을 채용한 반도체 장치(700)의 단면 구성을 도시하고 있고, 도 21 및 도 23은, 그 반도체 장치(700)를 실장 기판(709)에 실장한 상태를 도시하고 있다.
도 20 및 도 22에 도시한 반도체 장치(700)는, 베이스 필름(702)과, 반도체 IC 칩(701)을 포함하고 있다. 반도체 IC 칩(701)은, 베이스 필름(702)에 형성된 디바이스 홀 내에 배치되어 있다. 베이스 필름(702)의 한쪽의 면 상에는 구리박 배선(703)이 형성되어 있다. 반도체 IC 칩(701)의 전극(701a)은, 구리박 배선(703)의 내측 선단부(이너 리드(703a))에 접속되어 있다. 구리박 배선(703) 중 이너 리드(703a)보다도 외측의 부분에는, 외부 접속용의 랜드(703b)가 설치되어 있다. 랜드(703b)에는 땜납 범프(706)가 접속되어 있다. 베이스 필름(702)에는 스루홀(702a)이 형성되어 있고, 랜드(703b)의 중앙부에는 구멍(703c)이 형성되어 있다. 베이스 필름(702) 상에는 커버 레지스트(704)가 형성되어 있다. 디바이스 홀 내에는, 반도체 IC 칩(701)을 보호하는 봉지 수지(705)가 충전되어 있다.
이 반도체 장치(700)에서는, 땜납 범프(706)가 아우터 리드의 역할을 하고 있다. 도 21 및 도 23에 도시하는 바와 같이, 실장 기판(709) 상의 패드(709a) 상에 땜납 범프(706)가 배치되고, 일괄 리플로우 방식에 의해서, 반도체 장치(700)가 실장 기판(709)에 실장되어 있다.
그러나, WB법을 채용한 반도체 장치(500)에서는, 와이어 본딩 패드(502)와, 외부 단자(505)를 하나씩 본딩 와이어(503)로 접속한다. 그 때문에, 와이어 본딩 패드(502)나 외부 단자(505)의 수가 많아지면 많아 질수록 작업의 시간이 걸려서 생산성이 나빠진다는 문제가 있다(도 17a 및 도 17b 참조). 도 18에 도시하는 바와 같이, WB법을 채용한 반도체 장치(500)는, 이 도면에서 본딩 와이어(503)의 일부가 반도체 칩(501)의 하면보다도 아래쪽에 배치되고, 반도체 칩(501)과 본딩 와이어(503)가 봉지 수지(506)에 의해서 봉지된 구조를 하고 있다. 그 때문에, 반도체 장치(500)의 박형화에 대해서 제약이 크다. 또, 이웃하는 외부 단자(505) 사이의 피치에 의해서, 이웃하는 와이어 본딩 패드(502) 사이의 피치가 규정되어 버린다. 외부 단자(505)는 기판으로 납땜된다. 그 때문에, 외부 단자 사이의 쇼트 등의 문제가 생기지 않도록, 외부 단자 사이의 피치는, 현재 상태로는 0.4㎜ 정도이다. 반도체 칩의 와이어 본딩 패드(502) 사이의 피치를 좁게 할 수 있어도, 외부 단자(505) 사이의 피치는, 0.4㎜보다 작게 하는 것은 곤란하다. 이것이, 반도체 장치의 소형화를 방해하고 있었다.
FC법을 채용한 반도체 장치(600)(도 19 참조)에는, 다음과 같은 문제가 있다. FC법을 채용하는 반도체 장치에서는, 이웃하는 전극(604) 사이의 피치가, 외부 단자(505) 사이(도 17 참조)의 피치보다도 좁다. 그러므로, 반도체 칩(605)과 기판(601)의 위치 맞춤에 대해서, 대단히 높은 정밀도가 요구된다.
또, 기판(601)이 고가로 되는 경향이 있다는 문제도 있다. 왜냐하면, FC법을 채용한 반도체 장치에서는, 반도체 칩(605)의 전극(604)에 대응한, 미세한 배선을 포함하는 배선층(602)을 갖는 기판(601)이 필요해지기 때문이다. 또, 전극(604)의 수가 많은 경우에는, 다층 구조의 기판(601)(배선 기판)이 필요해져서 비용이 높아지기 때문이다.
또, FC법을 채용한 반도체 장치(600)에서는, 반도체 칩(605)과 배선 기판(601)이 범프(603)를 통해서 접속된 구조로 되어 있기 때문에, 반도체 칩(605)의 선팽창계수와 기판(601)의 선팽창계수를 될 수 있는 한 일치시킬 필요가 있다. 반도체 칩(605)의 선팽창계수와 기판(601)의 선팽창계수가 크게 다르면, 범프(603) 등에 응력이 가해져서, 반도체 칩(605)과 배선 기판(601)의 전기 접속이 손상되는 경우가 있기 때문이다. 따라서, 양자의 선팽창계수의 매칭은 엄밀하게 행해질 필요가 있고, 재료 선택의 제한이 크다.
또한, FC법을 채용한 반도체 장치(600)에서는, 반도체 칩(605)과 기판(601)을 범프(603)를 통해서 접속한 후, 양자의 간극에 수지(언더 필제)(607)를 충전하기 때문에, 그만큼 비용이 들고, 공정수도 많아서, 생산성이 좋지 않다. 또, FC법을 채용한 반도체 장치(600)는, WB법을 채용한 반도체 장치보다도, 반도체 칩의 방 열성이 나쁘다는 문제도 있다. WB법을 채용한 반도체 장치에서는, 반도체 칩의 본체부의 한쪽의 면이 수지나 땜납 등으로 이루어지는 얇은 접합재층을 통해서 열 전도성이 높은 다이패드에 고정되어 있기 때문에, 반도체 칩의 방열성은 비교적 좋다. 한편, FC법을 채용한 반도체 장치에서는, 반도체 칩(605)이 범프(603)를 통해서 기판(601)에 접속되어 있기 때문에, 반도체 칩(605)의 본체부의 기판(601)에 대향하는 면과, 기판(601)의 반도체 소자(605)측의 면이, WB법을 채용한 반도체 장치보다도 떨어져 있어서, 반도체 칩의 방열성이 나쁘다. 또, FC법을 채용한 반도체 장치(600)에서는, 그 제조 과정에서, 범프(603)를 형성하지 않으면 안되어, 시간이 걸린다.
TAB법을 채용한 반도체 장치(700)에는 다음과 같은 문제가 있다. TAB법을 채용한 반도체 장치(700)에서는, 제조 과정에서, 반도체 IC 칩(701)의 전극(701a)과 이너 리드(703a)를 접속하는 이너 리드 본딩(ILB) 공정과, 랜드(703b)에 땜납 범프(706)를 형성하는 아우터 리드 본딩(OLB) 공정이, 전혀 다른 방법에 의해 행해지기 때문에 시간이 걸린다. 또, 디바이스 홀에 배치된 반도체 IC 칩(701)을 봉지 수지(705)로 봉지할 필요가 있다. 이 공정도 시간이 걸려서, TAB법을 채용한 반도체 장치(700)는, 생산성이 좋지 않다.
본 발명은, WB법, FC법 또는 TAB법을 채용한 반도체 장치가 안고 있는 문제점이 경감된 반도체 장치를 제공한다. 본 발명은, 예를 들면, 생산성이 좋은 반도체 장치를 제공한다.
본 발명의 반도체 장치는, 제1면과 상기 제1면에 대향하는 제2면을 갖는 제1 소자 본체부와, 상기 제1면에 설치된 제1 소자 전극을 포함하는 제1 반도체 소자와, 절연성 기판과 상기 절연성 기판의 한쪽의 주면에 형성된 제1 배선층을 포함하고, 상기 한쪽의 주면이 상기 제1 소자 본체부의 상기 제2면과 마주 보도록 배치된 배선 기판과, 상기 제1 반도체 소자의 상기 제1 소자 전극의 표면을 포함하는 면의 적어도 일부와, 상기 배선 기판의 제1 반도체 소자측의 면의 적어도 일부를 덮는 제1 필름과, 상기 제1 필름의 상기 배선 기판측의 면에 형성되어, 제1 단과 제2 단을 갖는 제1 배선을 포함하는 제2 배선층을 구비하고, 상기 제1 배선의 상기 제1 단과 상기 제1 소자 전극이 접합되며, 상기 제1 배선의 상기 제2 단과 상기 제1 배선층의 일부가 접합되어 있는 것을 특징으로 한다.
본 발명의 반도체 장치의 제조 방법은, 제1 소자 본체부와 상기 제1 소자 본체부에 설치된 제1 소자 전극을 갖는 제1 반도체 소자와, 절연성 기판과 상기 절연성 기판의 한쪽의 주면에 형성된 제1 배선층을 포함하는 배선 기판을, 상기 제1 소자 본체부의 상기 제1 소자 전극이 설치된 면의 반대면과, 상기 절연성 기판의 상기 한쪽의 주면이 마주 보도록 겹치고, 필름과 상기 필름의 한쪽의 주면에 형성되어, 제1 단과 제2 단을 갖는 제1 배선을 포함하는 제2 배선층을 포함하는 시트 형상물의, 상기 제1 배선의 상기 제1 단과 상기 제1 소자 전극을 접합하여, 상기 제1 배선의 상기 제2 단과 상기 제1 배선층의 일부를 접합하고, 상기 필름으로, 상기 제1 반도체 소자의 상기 제1 소자 전극의 표면을 포함하는 면의 적어도 일부와, 상기 배선 기판의 상기 제1 반도체 소자측의 면의 적어도 일부를 덮는 실장 공정을 포함한다.
본 발명의 반도체 장치의 일례에서, 바람직하게는, 제1 필름이 실질적으로 투명하다. 여기에서, 「실질적으로 투명하다」라는 것은, 제1 필름의 한쪽의 주면측으로부터, 제1 필름의 또 다른 한쪽의 주면측에 있는 제1 반도체 소자의 제1 소자 전극, 및/또는 절연성 기판에 형성된 제1 배선층을 가시할 수 있을 정도로 투명한 것을 의미한다.
본 발명의 반도체 장치의 일례에서, 바람직하게는, 제1 반도체 소자와 절연성 기판이, 접합재를 통해서 접합되어 있다.
본 발명의 반도체 장치의 일례에서, 바람직하게는, 제1 필름의 배선 기판측의 면의 반대면에 형성된 전자파 차폐층을 더 포함하고 있다.
본 발명의 반도체 장치의 일례에서, 바람직하게는, 제1 필름과 제2 배선층으로 이루어지는 적층체의 제2 배선층측의 면의 일부가, 제1 반도체 소자의 제1 소자 전극의 표면을 포함하는 면에, 직접 또는 간접적으로 밀착되어 있다. 또, 본 발명의 반도체 장치의 일례에서, 더욱 바람직하게는, 상기 적층체의 제2 배선층측의 면의 상기 일부와는 상이한 다른 일부와, 제1 소자 본체부의 측면도, 직접 또는 간접적으로 밀착되어 있다.
본 발명의 반도체 장치의 일례에서, 바람직하게는, 제1 필름과 제2 배선층으로 이루어지는 적층체의 배선 기판측의 면이, 제1 반도체 소자 및 배선 기판에 직접 또는 간접적으로 접합되고, 제1 반도체 소자가, 적층체와 배선 기판에 의해서 둘러싸인 밀폐 공간 내에 배치되어 있다.
본 발명의 반도체 장치의 일례에서, 바람직하게는, 제1 배선의 제1 단과 제1 소자 전극이 접하고, 제1 배선의 제2 단과 제1 배선층의 일부가 접하고 있다.
본 발명의 반도체 장치의 일례에서, 바람직하게는, 제1 필름의 배선 기판측의 면의 반대면에 형성된 제3 배선층을 더 포함하고 있다.
본 발명의 반도체 장치의 일례에서, 바람직하게는, 제2 소자 전극을 갖는 제2 반도체 소자를 더 포함하고, 제2 소자 전극과 제3 배선층이 접합되어 있다.
본 발명의 반도체 장치의 일례에서, 바람직하게는, 제1 필름의 배선 기판측의 면의 반대면은, 제1 소자 본체부의 제1면과 동일 면적의 평면을 포함하고 있다. 또, 본 발명의 반도체 장치의 일례는, 제2 소자 본체부와 제2 소자 본체부에 설치된 제2 소자 전극을 갖는 제2 반도체 소자를 더 포함하고, 제2 소자 본체부의 제2 소자 전극의 표면을 포함하는 면의 반대면과, 제1 필름의 상기 평면이 마주 보도록, 제1 필름 상에 제2 반도체 소자가 배치되어 있다.
본 발명의 반도체 장치의 일례에서, 바람직하게는, 제2 반도체 소자의 제2 소자 전극의 표면을 포함하는 면의 적어도 일부와, 배선 기판의 제2 반도체 소자측의 면의 적어도 일부를 덮는 제2 필름과, 제2 필름의 배선 기판측의 면에 형성되어, 제1 단과 제2 단을 갖는 제2 배선을 포함하는 제4 배선층을 더 구비하고, 제2 배선의 제1 단과 제2 소자 전극이 접합되며, 제1 배선의 제2 단이 접합된 제1 배선층의 상기 일부와는 상이한 제1 배선층의 다른 일부와, 제2 배선의 제2 단이 접합되어 있다.
본 발명의 반도체 장치의 일례에서, 바람직하게는, 절연성 기판의 제1 배선 층이 형성된 면측에 오목부가 형성되어 있고, 오목부 내에, 제1 반도체 소자가 배치되어 있다.
본 발명의 반도체 장치의 일례에서, 바람직하게는, 절연성 기판의 제1 배선층이 형성된 면과, 제1 소자 본체부의 제1면이, 실질적으로 동일 면 내에 있다.
본 발명의 반도체 장치의 일례에서, 바람직하게는, 제1 필름의 배선 기판측의 면의 반대면은, 실질적으로 평면이다.
본 발명의 반도체 장치의 일례에서, 바람직하게는, 제2 소자 본체부와 제2 소자 본체부에 설치된 제2 소자 전극을 갖는 제2 반도체 소자를 더 포함하고, 제2 반도체 소자의 제2 소자 전극의 표면을 포함하는 면의 반대면과, 제1 필름의 상기 평면이 마주 보도록, 제2 반도체 소자가 제1 필름 상에 배치되어 있다.
본 발명의 반도체 장치의 일례에서, 바람직하게는, 제2 반도체 소자의 제2 소자 전극의 표면을 포함하는 면의 적어도 일부와, 배선 기판의 제2 반도체 소자측의 면의 적어도 일부를 덮는 제2 필름과, 제2 필름의 상기 배선 기판측의 면에 형성되어, 제1 단과 제2 단을 갖는 제2 배선을 포함하는 제4 배선층을 더 구비하고, 제2 배선의 제1 단과 제2 소자 전극이 접합되며, 제1 배선의 제2 단이 접합된 제1 배선층의 일부와는 상이한 제1 배선층의 다른 일부와, 제2 배선의 제2 단이 접합되어 있다.
본 발명의 반도체 장치의 일례에서, 바람직하게는, 배선 기판은, 프린트 기판 또는 유리 기판이다.
본 발명의 반도체 장치의 제조 방법의 일예에서, 바람직하게는, 실장 공정에 서 제1 반도체 소자와 배선 기판을 접합한다.
본 발명의 반도체 장치의 제조 방법의 일례에서, 바람직하게는, 실장 공정에서, 제1 반도체 소자와 배선 기판을 접합한 후, 제1 배선의 제1 단과 제1 소자 전극을 접합하여, 제1 배선의 제2 단과 제1 배선층의 일부를 접합한다.
본 발명의 반도체 장치의 제조 방법의 일례에서, 바람직하게는, 실장 공정에서, 제1 배선의 제1 단과 제1 소자 전극을 접합한 후, 제1 반도체 소자와 배선 기판을 접합한다.
본 발명의 반도체 장치의 제조 방법의 일례에서, 바람직하게는, 실장 공정에서, 초음파 진동을 이용하여, 제1 배선의 제1 단과 제1 소자 전극을 접합하고, 제1 배선의 제2 단과 제1 배선층의 일부를 접합한다.
본 발명의 반도체 장치의 제조 방법의 일례에서, 바람직하게는, 실장 공정에서, 시트 형상물의 제2 배선층측의 면의 일부를, 제1 반도체 소자의 제1 소자 전극의 표면을 포함하는 면에, 직접 또는 간접적으로 밀착시킨다. 예를 들면, 필름은 수지를 포함하고, 실장 공정에서, 필름을 가열하여 열 수축시킴으로써, 시트 형상물을, 제1 반도체 소자의 제1 소자 전극의 표면을 포함하는 면에 밀착시킨다.
본 발명의 반도체 장치의 제조 방법의 일례에서, 바람직하게는, 실장 공정에서, 필름을 가열하고, 가압하여, 필름의 제2 배선층측의 면의 반대면을 평면으로 한다.
본 발명의 반도체 장치의 제조 방법의 일례에서, 바람직하게는, 필름은 미경화 상태의 열 경화성 수지를 포함하고, 실장 공정에서, 시트 형상물을 소정의 형상 으로 가공한 후, 가열에 의해 상기 열 경화성 수지를 경화하고, 시트 형상물을 제1 반도체 소자의 제1 소자 전극의 표면을 포함하는 면의 적어도 일부와, 배선 기판의 제1 반도체 소자측의 면의 적어도 일부를 덮을 수 있는 형상으로 가공한 후, 제1 배선의 제1 단과 제1 소자 전극을 접합하고, 제1 배선의 제2 단과 제1 배선층의 일부를 접합한다.
본 발명의 반도체 장치의 제조 방법의 일례에서, 바람직하게는, 절연성 기판의 제1 배선층이 형성된 면측에 오목부가 형성되어 있고, 실장 공정에서, 제1 반도체 소자를 오목부 내에 배치한다.
본 발명의 반도체 장치의 제조 방법의 일례에서, 바람직하게는, 실장 공정의 후에, 필름의 제2 배선층이 형성된 면의 반대면 상에, 제2 소자 전극을 갖는 제2 반도체 소자를 배치하는 공정을 더 포함하고, 이 공정에서, 제2 반도체 소자의 제2 소자 전극의 표면을 포함하는 면의 반대면과 필름의 평면이 마주 보도록, 제2 반도체 소자를 필름 상에 배치한다.
이하, 도면을 참조하면서, 본 발명의 반도체 장치 및 그 제조 방법의 일례를 설명한다. 이하의 도면에서는, 설명의 간결화를 위해서, 실질적으로 동일한 기능을 갖는 구성 요소에는 동일한 참조 부호를 붙인다. 또한, 본 발명은 하기의 실시 형태에 한정되지 않는다.
(실시 형태 1)
도 1∼도 3을 참조하면서, 본 실시 형태의 반도체 장치에 대해서 설명한다. 도 1a는, 본 실시 형태의 반도체 장치를 모식적으로 도시하는 단면도이고, 도 1b 는, 도 1a의 반도체 장치를 모식적으로 도시하는 상면도이다. 도 2는, 도 1a의 반도체 장치를 모식적으로 도시하는 사시도이고, 도 3은, 다른 반도체 장치를 모식적으로 도시하는 단면도이다.
도 1a, 도 1b 및 도 2에 도시한 반도체 장치(100)는, 제1 반도체 소자(101A)와, 배선 기판(인터포저 기판)(301)과, 제1 필름(20)과, 제2 배선층(25)으로 구성되어 있다. 제1 반도체 소자(101A)는, 제1 소자 본체부(10)와, 제1 소자 본체부(10)의 제1면(10a)에 설치된 제1 소자 전극(12a)을 갖고 있고, 예를 들면 베어 칩이다. 배선 기판(301)은, 절연성 기판(30)과, 절연성 기판(30)의 한쪽의 주면에 형성된 제1 배선층(32)을 포함하고 있다. 배선 기판(301)은, 예를 들면, 리지드 기판(일례를 들면, 전형적인 프린트 기판)이다.
도 1a에 도시하는 바와 같이, 제1 반도체 소자(101A)는, 제1 소자 본체부(10)의 제1면(10a)에 대향하는 제2면(10b)이, 절연성 기판(30)의 제1 배선층(32)이 형성된 면과 마주 보도록, 배선 기판(301) 상에 배치되어 있다.
도 1a, 도 1b 및 도 2에 도시하는 바와 같이, 제1 필름(20)은, 제1 반도체 소자(101A)의 제1 소자 전극(12a)의 표면을 포함하는 면(제2면(10b)에 대향하는 면, 또는 제1면(10a)과 제1 소자 전극(12a)의 표면을 포함하는 면)의 적어도 일부와, 배선 기판(301)의 제1 반도체 소자(101A)측의 면의 적어도 일부를 덮고 있다.
제1 필름(20)의 배선 기판(301)측의 면에는, 제2 배선층(25)이 형성되어 있다. 제2 배선층은(25)은, 제1 단과 제2 단을 갖는 제1 배선(22)을 복수 포함하고 있다. 각 제1 배선(22)의 제1 단은, 제1 반도체 소자(101A)의 제1 소자 전극(12a) 에 접하고 있고, 제2 단은, 제1 배선층(32)의 일부에 접하고 있다. 따라서, 제2 배선층(25)에 의해서, 제1 반도체 소자(101A)와, 배선 기판(301)이 전기 접속되어 있다.
제1 배선(22)의 제1 단과 제1 소자 전극(12a)의 접합, 및, 제1 배선(22)의 제2 단과 제1 배선층(32)의 일부의 접합은, 예를 들면, 초음파 진동을 이용하여 이루어져 있다. 초음파 진동을 이용한 접합에서는, 예를 들면, 땜납을 이용하여 접합하는 경우보다도, 단시간 및 저온으로 접합할 수 있는 점에서 바람직하다.
상기한 바와 같은 구조를 한 본 실시 형태의 반도체 장치(100)에서는, WB법, FC법, TAB법을 채용한 반도체 장치와 비교하여, 후술하는 다양한 특징 및 이점을 갖고 있다.
본 실시 형태의 반도체 장치(100)에서는, 전기 절연성 기판(30)의 제1 배선층(32)이 형성된 면과, 제1 소자 본체부(10)의 제2면(10b)이 마주 보도록, 제1 반도체 소자(101A)와 배선 기판(301)이 배치되어 있기 때문에, 제1 반도체 소자(101A)는 다이본딩에 의해 전기 절연성 기판(30)에 접합할 수 있다. 그 때문에, 반도체 장치(100)는, FC법을 채용한 반도체 장치보다도 방열성이 우수하다.
다이본딩에 이용되는 접합재(13)(도 1a 참조)에 대해서 특별히 제한은 없고, 종래로부터 다이본딩에 이용되고 있는 접합재를 이용하면 된다. 예를 들면, 접합재에는, 다이본딩 필름, 폴리머형 도전성 페이스트, 땜납 등을 이용하면 된다.
또, 본 실시 형태의 반도체 장치(100)에서는, 제2 배선층(25)의 제1 배선(22)에 의해서, 제1 반도체 소자(101A)와 배선 기판(301)이 전기적으로 접속되어 있다. 그 때문에, 제조 과정에서, 와이어 본딩 패드(502)와 외부 단자(505)를 본딩 와이어에 의해서 접속하는 작업을, 몇 번이나 반복할 필요는 없다(도 17 참조). 반도체 장치(100)에서는, 제2 배선층(25)에 의해서, 복수의 제1 소자 전극(12a)과 제1 배선층(32)을 전기 접속하고 있어, WB법을 채용한 반도체 장치보다도, 제조 과정에서의 작업의 시간이 경감되어 있어 생산성도 좋다.
또, 본 실시 형태의 반도체 장치(100)에서는, WB법을 채용한 반도체 장치보다도, 이웃하는 배선 사이의 간격을 좁게 하는 것이 가능하다. 본딩 와이어는, 그 양단부만이 고정되고, 그 이외의 부분은 고정되어 있지 않다. 그러므로, 봉지 수지에 의해 봉지될 때의 봉지 수지의 흐름에 의해, 이웃하는 본딩 와이어가 접하지 않을 정도로, 이웃하는 본딩 와이어 사이의 간격을 설정해 두는 것이 필요해진다. 한편, 반도체 장치(100)에서는, 제1 필름(20)에 형성된 제2 배선층(25)에 의해서, 제1 반도체 소자(101A)와 배선 기판(301)이 전기 접속되어 있기 때문에, 본딩 와이어를 이용한 경우와 같이, 이웃하는 배선(본딩 와이어) 간격을 넓게 설정할 필요는 없다. 따라서, WB법을 채용한 반도체 장치보다도, 배선 사이의 간격을 좁게 할 수 있다.
또, 본 실시 형태의 반도체 장치(100)에서는, 제1 필름(20)에 형성된 제1 배선(22)에 의해서 제1 반도체 소자(101A)와 배선 기판(301)이 전기 접속되어 있기 때문에, WB법을 채용한 반도체 장치보다도, 반도체 장치를 박형화할 수 있다.
또, 본 실시 형태의 반도체 장치(100)에서는, FC법을 채용한 반도체 장치보다도, 이웃하는 배선 사이의 피치 협소화에 따른 비용 상승을 억제할 수 있다. FC 법을 채용하는 반도체 장치에서는, 배선 기판의 소정의 영역, 즉, 반도체 소자와 면하는 영역에, 수많은 단자(배선층 중의 범프와의 접속부)가 집중적으로 배치된다. 그에 따라, 배선 기판의 다층화가 필요해지는 경우가 많다. 그러나, 다층 구조의 배선 기판을 이용하면 비용이 상승해 버린다. 본 실시 형태의 반도체 장치(101)에서는, 제1 필름(20)에 형성된, 소망의 패턴의 제2 배선층(25)을 구성하는 제1 배선(22)에 의해서 제1 반도체 소자(101A)와 배선 기판(301)이 전기 접속되어 있기 때문에, FC법을 채용한 반도체 장치와 비교하여, 배선 기판(301)의 다층화를 억제할 수 있고, 비용 상승을 억제할 수 있다.
또, 본 실시 형태의 반도체 장치(100)에서는, 제1 반도체 소자(101A)의 선열팽창계수와 제1 필름(20)의 선열팽창계수의 매칭은, FC법을 채용한 반도체 장치의 경우보다도, 엄격하지 않아도 된다. 그 이유는, 제1 필름(20)은 배선 기판보다도 얇기 때문이다. 또, 제1 필름(20)은, 그 가요성에 의해서, 제1 필름(20)의 선열팽창계수와 제1 반도체 소자(101A)의 선열팽창계수의 차이에 기인하여 생기는 응력을 흡수할 수 있기 때문이다.
또, 본 실시 형태의 반도체 장치(100)에서는, FC법을 채용한 반도체 장치에 사용되는 언더 필제(봉지 수지)가 불필요하다. 따라서, 봉지 수지를 주입하는 공정이 불필요하고, 생산성도 좋다. 또, 제1 소자 전극(12a)과 제1 배선(22)의 접속부, 및 제1 배선층(32)과 제1 배선(22)의 접속부가, 제1 필름(20)에 의해서 보호되어 있기 때문에, 전기 접속의 신뢰성도 우수하다.
또, 본 실시 형태의 반도체 장치(100)에서는, 제1 배선(22)에 의해서 제1 반 도체 소자(101A)와 배선 기판(301)이 전기 접속되어 있기 때문에, 이너 리드 본딩(ILB) 공정과, 아우터 리드 본딩(OLB) 공정을 따로따로 행할 필요가 있는, TAB법을 채용한 반도체 장치보다도 간단히 제조할 수 있다. 또, 본 실시 형태의 반도체 장치(100)에서는, TAB법을 채용한 반도체 장치와 같이 봉지 수지로 반도체 소자를 봉지하는 공정이 불필요하고, 생산성이 좋다.
본 실시 형태의 반도체 장치(100)에서, 제1 필름(20)은, 실질적으로 투명하면 바람직하다. 제1 필름(20)이 실질적으로 투명하면, 제2 배선층(25)을 제1 필름(20) 너머로 볼 수 있다. 또, 제1 필름(20) 너머로 제1 소자 전극(12a)의 위치를 확인할 수도 있다. 그 때문에, FC법을 채용한 반도체 장치에서의 범프와 배선 기판의 배선의 위치 맞춤보다도, 제1 배선(22)의 제1 단과 제1 소자 전극(12a)의 위치 맞춤, 및, 제1 배선(22)의 제2 단과 제1 배선층(32)의 위치 맞춤의 쪽이 용이하다. 또, FC법을 채용한 반도체 장치의 경우, 접속 상황을 눈으로 확인하는 것은 곤란하다. 한편, 본 실시 형태의 반도체 장치(100)에서는, 제1 필름(20)이 실질적으로 투명한 경우에는, 접속 확인을 눈으로 용이하게 행할 수 있다.
제1 필름(20)은, 예를 들면, 투광성을 갖는 절연성의 수지로 형성되어 있다. 상기 수지에는, 예를 들면, 열 가소성 수지(폴리이미드, PPS(폴리페닐렌 설파이드), 폴리프로필렌, 폴리메타크릴산메틸 등)를 들 수 있다. 제1 필름(20)의 두께는, 예를 들면, 10㎛∼100㎛이고, 특히, 50㎛ 이하인 것이 바람직하다. 제1 필름(20) 상에 형성된 제1 배선(22)(제2 배선층(25))은, 예를 들면, 구리로 형성되어 있다. 제1 배선(22)의 두께는, 예를 들면, 5㎛∼35㎛인 것이 바람직하다. 또한, 제1 반 도체 소자(베어 칩)(101A)의 두께는, 예를 들면, 50㎛∼400㎛이면 바람직하다.
도 1a, 도 1b 및 도 2에 도시하는 바와 같이, 제1 필름(20)은, 제1 반도체 소자(101A)와, 배선 기판(301)의 제1 배선층(32)의 일부(제1 배선(22)이 접촉하고 있는 부위)를 덮고 있다. 또, 도 1a에 도시하는 바와 같이, 제1 필름(20)과 제2 배선층(25)으로 이루어지는 적층체(50)의 제2 배선층(25)측의 면의 일부는, 제1 반도체 소자(101A)의 제1 소자 전극(12a)의 표면을 포함하는 면에, 직접 또는 간접적으로 밀착되어 있다. 이것에 의해, 제1 배선(22)의 제1 단과 제1 소자 전극(12a)의 접합부가 제1 필름(20)에 의해서 보호되어, 접속 안정성이 향상하기 때문에 바람직하다. 적층체(50)의 제2 배선층측의 면의 상기 일부와는 상이한 다른 일부와, 제1 소자 본체부(10)의 4개의 측면 중의 적어도 1개의 측면이, 직접 또는 간접적으로 밀착되어 있으면, 더욱 접속 안정성이 향상하기 때문에 바람직하다.
또한, 도 1a에 도시한 예에서는, 제1 필름(20)과 제2 배선층(25)으로 이루어지는 적층체(50)의 제2 배선층(25)측의 면의 일부가, 배선 기판(301)에도 밀착되어 있다. 즉, 적층체(50)의 배선 기판측의 면이, 제1 반도체 소자(101A) 및 배선 기판(301)에 직접 또는 간접적으로 접합되고, 적층체(50)와 배선 기판(301)에 의해서 둘러싸인 밀폐 공간 내에 제1 반도체 소자(101A)가 배치되어 있다. 따라서, 도 1a에 도시한 반도체 장치(100)는, 제1 배선(22)의 제2 단과 제1 배선층(32)의 접합부의 접속 안정성도 좋다. 또, 제1 필름(20)의 재료에 수증기 투과성이 낮은 재료를 이용한 경우에는, 제1 반도체 소자(101A)를 습기로부터 보호할 수 있고, 반도체 장치의 내습성이 향상한다. 수증기 투과성이 낮은 재료로서는, 예를 들면, 폴리염화 비닐리덴, 폴리에틸렌-비닐알콜 등을 들 수 있지만, 특히, 높은 투명성도 겸비한 세라믹 증착 필름이 바람직하다.
상기 적층체(50)를 제1 소자 전극(12a) 및 제1 소자 본체부(10)의 제1면(10a) 등에 밀착시키는 방법으로서는, 예를 들면, 제1 반도체 소자(101A)의 제1 소자 전극(12a)의 표면을 포함하는 면에 제1 필름(20)을 부착한 후, 제1 필름(20)을 열 수축시키는 방법 등을 들 수 있다.
도 1a에 도시한 반도체 장치(100)에서는, 제1 소자 전극(12a)과 제1 배선(22)이 직접 접합되어 있지만, 범프(예를 들면, 땜납 범프, 금 범프)를 통해서 접합되어 있어도 된다.
또한, 도 1b 및 도 2에 도시한 예에서는, 16개의 제1 소자 전극(12a)을 갖는 제1 반도체 소자(101A)가 이용되고 있지만, 제1 소자 전극(12a)의 수는 이것에 한정되지 않고, 예를 들면, 16개보다도 많아도 되고, 적어도 된다. 또, 도 1b 및 도 2에 도시한 예에서는, 제1 소자 전극(12a)이 제1 소자 본체부(10)의 주변 가장자리부에 배열된 제1 반도체 소자(101A)가 이용되고 있지만, 제1 반도체 소자(101A)는 이것에 한정되지 않고, 제1 소자 전극(12a)이 어레이 형상(격자 형상)으로 배열된 제1 반도체 소자(101A)를 이용해도 된다.
또, 도 1 및 도 2에 도시한 예에서는, 제1 반도체 소자(101A)(제1 소자 본체부(10))의 측면에 제1 배선(22)이 접하고 있지만, 본 실시 형태의 반도체 장치는 이와 같은 형태에 제한되지 않고, 도 3에 도시하는 반도체 장치(100)와 같이, 제1 배선(22)과 제1 반도체 소자(101A)의 측면이 접하고 있지 않아도 된다. 또, 도 1a 및 도 1b에 도시하는 바와 같이, 제1 배선(22)의 제1 단에 의해서 제1 소자 전극(12a)의 전체가 덮여져 있어도 되고, 도 3에 도시하는 바와 같이, 제1 배선(22)의 제1 단과 제1 소자 전극(12a)의 상면만이 접하고 있어도 된다.
다음에, 도 4a∼도 6b를 참조하면서, 본 실시 형태의 반도체 장치(100)의 제조 방법의 일례에 대해서 설명한다.
우선, 도 4a에 도시하는 바와 같이, 제1 배선층(32)이 절연성 기판(30)의 한쪽의 주면에 형성된 배선 기판(301)을 준비한다. 배선 기판(301)은, 리지드 기판이고, 예를 들면, 유리-에폭시(에폭시 수지가 유리 직포에 함침된) 기판이다. 배선 기판(301)은, BT(비스말레이미드·트리아진) 기판, 종이 페놀 수지 기판, 아라미드-에폭시(에폭시 수지가 아라미드 기판에 함침된) 기판과 같은 수지계 기판이어도 되고, 알루미나 기판, 유리-알루미나 기판 등과 같은 세라믹계 기판이어도 된다.
도 4a에 도시한 배선 기판(301)은, 배선층이 절연성 기판(30)의 한쪽의 주면에만 형성된 편면 기판이지만, 이것에 제한되지 않는다. 배선 기판(301)은, 배선층이 절연성 기판(30)의 양 주면에 형성된 양면 기판, 또는, 배선층이 절연성 기판의 내부에도 설치된 다층 기판이어도 된다. 제1 배선층(32)은, 예를 들면, 구리박으로 형성되어 있다.
다음에, 도 4b에 도시하는 바와 같이, 제1 소자 본체부(10)의 제1면(10a)에 제1 소자 전극(12a)이 설치된 제1 반도체 소자(101A)를 준비한다. 이어서, 제1 소자 본체부(10)의 제2면(10b)이 배선 기판의 절연성 기판(30)으로 향하도록, 제1 반 도체 소자(101A)를 접합재(13)를 이용하여 배선 기판(절연성 기판(30))에 다이본딩한다. 제1 반도체 소자(101A)는, 예를 들면, 소위 베어 칩이다. 제1 소자 전극(12a)은, 예를 들면, 알루미늄 또는 알루미늄을 주성분으로 하는 합금(Al-Cu, Al-Cu-Si 등)으로 형성되어 있다.
한편, 도 5a 및 도 5b에 도시하는 바와 같이, 필름의 한쪽의 주면에 제2 배선층이 형성된 시트 형상물을 형성한다. 우선, 도 5a에 도시하는 바와 같이, 필름(20') 상에 금속층(21)을 형성한다. 필름(20')의 재료는, 예를 들면, 폴리이미드, PPS(폴리페닐렌 설파이드), 폴리프로필렌, 폴리메타크릴산메틸 등이다. 도 5a에 도시한 필름(20')은, 투명한 재료, 예를 들면, 폴리메타크릴산메틸로 형성되어 있다. 금속층(21)은, 예를 들면 구리박이다. 필름(20') 상으로의 금속층(21)의 형성은, 예를 들면, 금속박의 접합이나, 금속 도금에 의해서 행할 수 있다. 필름(20')의 두께는, 예를 들면, 약 10㎛∼100㎛이고, 금속층(21)의 두께는, 예를 들면, 약 5㎛∼35㎛이다.
다음에, 소정의 패턴이 얻어지도록 금속층(21)을 에칭하여, 도 5b에 도시하는 바와 같이, 필름(20')의 한쪽의 주면에 제1 배선(22)을 포함하는 제2 배선층(25)을 형성한다. 에칭은, 예를 들면, 포토레지스트를 이용하여 소정의 개소에 마스크를 한 후, 염화철이나 염화구리를 이용하여 금속층(21) 중의 불필요한 부분을 화학적으로 제거함으로써 행하면 된다.
다음에, 도 6a에 도시하는 바와 같이, 제1 반도체 소자(101A)의 제1 소자 전극(12a)의 표면을 포함하는 면, 및 배선 기판(301)의 제1 반도체 소자(101A)측의 면의 일부를, 제2 배선층(25)과 필름(20')으로 이루어지는 시트 형상물(50')로 덮는다. 이 때, 제2 배선층(25)을 구성하는 제1 배선(22)의 제1 단이 제1 소자 전극(12a)에 접하고, 또한, 제1 배선(22)의 제2 단이 배선 기판(301)의 제1 배선층(32)의 일부에 접하도록 위치 맞춤을 행한다. 이 위치 맞춤은, 필름(20')이 실질적으로 투명하면 용이하게 행할 수 있다. 또한, 제1 소자 전극(12a) 상에, 범프가 형성되어 있어도 되고, 범프를 통해서 제1 소자 전극(12a)과 제1 배선(22)의 제1 단을 접합해도 된다.
다음에, 도 6b에 도시하는 바와 같이, 제1 반도체 소자(101A)의 배선 기판(301)과 접한 면을 제외한 모든 표면 및 배선 기판(301)의 제1 반도체 소자(101A)측의 면의 일부에, 필름(20')과 제2 배선층(25)으로 이루어지는 시트 형상물(50')을 밀착시킨다. 밀착 방법으로서는, 필름(20')의 열 수축 등을 들 수 있다. 필름(20')을 열 수축시킬 때에, 분위기를 감압해도 된다.
또, 필름(20')의 열 수축에 의해 시트 형상물(50')을 제1 반도체 소자(101A) 등에 밀착시키는 경우, 필름(20')의 열 수축의 정도를 고려하여, 열 수축 후에 있어서, 제1 배선(22)의 제1 단과 제1 소자 전극(12a), 및 제1 배선(22)의 제2 단과 제1 배선층(32)을 전기 접속할 수 있도록, 제2 배선층(25)을 필름(20')에 형성해 둘 필요가 있다. 예를 들면, 필름(20')의 열 수축의 정도를 고려하여, 제2 배선층(25)에 포함되는 복수의 제1 배선(22) 사이의 간격을 넓게 해 두면 된다.
또한, 시트 형상물(50')의 제1 반도체 소자(101A) 등으로의 밀착을 용이하게 행할 수 있도록, 필름(20')의 제1 반도체 소자(101A) 등에 대향하는 면에, 예를 들 면, 부분적으로 접착제를 도포 등을 해 두어도 된다. 도 6a 및 도 6b에서, 30은, 절연성 기판이다.
다음에, 제1 배선(22)의 제1 단과 제1 소자 전극(12a), 및, 제1 배선(22)의 제2 단과 제1 배선층(32)의 일부를, 예를 들면, 초음파 진동에 의해 일괄하여 접합한다. 제1 배선(22)의 제1 단과 제1 소자 전극(12a), 및, 제1 배선(22)의 제2 단과 제1 배선층(32)의 일부는, 모두, 땜납 등을 이용하여 접합해도 된다.
본 실시 형태의 반도체 장치의 제조 방법에서는, 미경화 상태의 열 경화성 수지를 포함하는 필름(20')을 이용하여, 시트 형상물(50')을 소정의 형상으로 가공한 후, 가열에 의해 열 경화성 수지를 경화하고, 시트 형상물(50')을, 제1 반도체 소자(101A)의 제1 소자 전극(12a)의 표면을 포함하는 면과 배선 기판(301)의 제1 반도체 소자측의 면의 적어도 일부를 덮을 수 있는 형상으로 가공하고 나서, 제1 배선(22)의 제1 단과 제1 소자 전극(12a)을 접합하고, 제1 배선(22)의 제2 단과 제1 배선층(32)의 일부를 접합해도 된다.
또한, 도 4a∼도 6b를 이용하여 설명한 본 실시 형태의 반도체 장치의 제조 방법에서는, 제1 반도체 소자(101A)와 배선 기판(301)을 접합한 후, 제1 배선(22)의 제1 단과 제1 소자 전극(12a)을 접합하고, 제1 배선(22)의 제2 단과 제1 배선층(32)의 일부를 접합하고 있지만, 본 실시 형태의 반도체 장치의 제조 방법은 이것에 제한되지 않는다. 예를 들면, 제1 배선(22)의 제1 단과 제1 소자 전극(12a)을 접합한 후에, 제1 반도체 소자(101A)와 배선 기판(301)을 접합해도 된다. 제1 반도체 소자(101A)와 배선 기판(301)을 접합하기 전에, 제1 배선(22)의 제2 단과 제1 소자 전극(12a)을 접합하는 경우에는, 제1 배선(22)의 제1 단과 제1 소자 전극(12a)의 위치 맞춤이 용이해져서 바람직하다.
다음에, 도 7∼도 11을 참조하면서, 본 실시 형태의 반도체 장치(100)의 다른 예에 대해서 설명한다.
도 7에 도시하는 반도체 장치(100)에는, 제1 필름(20)의 제2 배선층(25)이 형성된 면의 반대면에 전자파 차폐층(24)이 형성되어 있기 때문에, 제1 반도체 소자로부터 방사되는 전자 노이즈가 외부로 방사되는 것을 억제할 수 있다. 전자파 차폐층(24)은, 상기 반대면의 거의 전면에 형성되어 있다. 전자파 차폐층(24)의 재료로서는, 예를 들면, 구리, 니켈, 금, 철, 은 및 페라이트로 이루어지는 군으로부터 선택되는 적어도 1종을 들 수 있다.
도 8에 도시하는 반도체 장치(100)에서는, 제1 필름(20)의 배선 기판(301)측의 면의 반대면이, 제1 소자 본체부의 제1면(10a)과 동일 면적 이상의 평면(20a)을 포함하고 있다. 이와 같이 제1 필름(20)이 상기 평면(20a)을 포함하고 있으면, 도 9에 도시하는 바와 같이, 이 평면(20a) 상에 전자 부품(이 예에서는, 제2 반도체 소자(101B))을 용이하게 배치할 수 있다. 또한, 상기 평면(20a)의 평탄도는, 제2 반도체 소자(101B)의 배치가 용이해지는 정도이면 충분하다.
제1 필름(20)의 배선 기판(301)측의 면의 반대면을 평면으로 하기 위해서는 예를 들면, 제1 필름(20)이 되는 필름(20')(도 6a 참조)이 가열되어 부드럽게 되어 있는 상태일 때에, 필름(20')을 프레스하면 된다.
도 9에 도시한 반도체 장치(100)에서는, 2개의 반도체 소자를 포함하고 있 고, 제1 반도체 소자(101A)의 위쪽에 제2 반도체 소자(101B)가 배치되어 있다. 제1 반도체 소자(101A)는, 제2 배선층(25)의 제1 배선(22)에 의해서 제1 배선층의 일부(32A)에 접속되어 있다. 제2 반도체 소자(101B)는, 본딩 와이어(40)에 의해서, 제1 배선(22)이 접한 제1 배선층(32)의 일부(32A)와는 상이한 제1 배선층(32)의 다른 일부(32B)에 접속되어 있다.
도 9에 도시한 반도체 장치(100)는, 제1 반도체 소자(101A), 및 제2 반도체 장치(101B)가 모두 WB법으로 배선 기판(301)에 전기 접속된 반도체 장치보다도, 하기와 같은 이점을 갖는다. 제1 반도체 소자(101A), 및 제2 반도체 소자(101B)가 모두 WB법으로 배선 기판(301)에 전기 접속된 반도체 장치에서는, 도 9에 도시한 반도체 장치(100)와 같이, 거의 동일 치수의 복수의 반도체 소자를 상하로 배치한 스택 구조를 채용하는 것은 곤란하다. 그 이유는, 거의 동일 치수의 복수의 반도체 소자를 상하로 배치하는 경우, 아래에 배치되는 반도체 소자에 대해서, 본딩 와이어로 제1 소자 전극과 제1 배선층을 접속하는 것이 곤란하기 때문이다. 이것에 대해서, 본 실시 형태의 반도체 장치(100)에서는, 도 9에 도시하는 바와 같이, 제1 반도체 소자(101A)에 대해서는, 제1 배선(22)을 통해서 배선 기판(301)에 전기 접속되어 있기 때문에, 실질적으로 동일 치수의 제1 반도체 소자(101A), 및 제2 반도체 소자(101B)를 상하로 배치한 스택 구조의 채용이 용이하다.
또, 제1 반도체 소자(101A), 및 제2 반도체 소자(101B)를 모두 WB법으로 배선 기판(301)에 전기 접속하는 경우, 제2 반도체 소자(101B)의 아래에 배치된 제1 반도체 소자(101A)에 접속된 본딩 와이어의 루프의 높이에 대해서는, 가능한 한 낮 게 할 필요가 있다. 그러나, 본 실시 형태의 반도체 장치(100)에서는, 제1 반도체 소자(101A)와 배선 기판(301)의 접속에 본딩 와이어를 이용하지 않고, 제1 배선(22)을 통해서 제1 반도체 소자(101A)와 배선 기판(301)을 전기 접속하고 있기 때문에, 루프의 높이에 대해서 고려할 필요가 없다.
제1 필름(20) 상에 제2 반도체 소자(101B)를 배치하는 경우, 반도체 장치(100)는, 도 10에 도시한 바와 같은 형태를 하고 있어도 된다. 도 10에 도시한 반도체 장치(100)에서는, 제2 반도체 소자(101B)의 제2 소자 전극(12b)의 표면을 포함하는 면의 반대면과 제1 필름(20)의 평면(20a)이 마주 보도록, 제2 반도체 소자(101B)가 제1 필름(20) 상에 배치되어 있다.
도 10에 도시한 반도체 장치(100)는, 제2 필름(41)과, 제2 필름(41)의 배선 기판(301)측의 면에 형성되어, 제2 배선(42)을 포함하는 제4 배선층(45)을 구비하고 있다. 제2 배선(42)은 제1 단과 제2 단을 가지고 있다. 제2 필름(41)은, 제2 반도체 소자(101B)의 제2 소자 전극(12b)의 표면을 포함하는 면(제2 소자 전극(12b)의 표면과 제2 소자 본체부(11)의 제1 필름(20)측의 면의 반대면을 포함하는 면)과, 배선 기판(301)의 제2 반도체 소자(101B)측의 면의 일부를, 제2 소자 전극(12b)측으로부터 덮고 있다.
제2 배선(42)의 제1 단은, 제2 소자 전극(12b)에 접하고 있고, 제2 배선(42)의 제2 단은, 제1 배선(22)의 제2 단이 접한 제1 배선층의 일부(32A)와는 상이한 제1 배선층(32)의 다른 일부(32B)에 접하고 있다. 또한, 도 10에 도시한 반도체 장치(100)에서는, 2개의 반도체 소자(101A, 101B)를 적층한 스택 구조를 하고 있지 만, 반도체 소자의 수에 대해서 특별히 제한은 없고, 3개 또는 그 이상의 반도체 소자가 적층되어 있어도 된다.
도 11에 도시하는 바와 같이, 제1 필름(20)의 제2 배선층(25)이 형성된 면의 반대면에 제3 배선층(36)을 형성하고, 제1 필름의 평면(20a)에, 제3 배선층(36)을 구성하는 배선의 일단이 배치되도록 하면, 이 배선의 일단 상에 제2 반도체 소자(101B)를 필립 칩 실장할 수도 있다. 상기 배선의 타단은, 예를 들면, 제1 필름(20) 내에 설치된 비어(26)를 통해서 제1 배선층의 일부(32B)에 전기 접속할 수 있다.
또한, 제1 필름(20) 내에 비어(26)를 설치하지 않고, 도 11b에 도시하는 바와 같이, 제1 필름(20)과 제3 배선층(36)으로 이루어지는 적층체의 단부를 절곡하여, 제3 배선층(36)을 구성하는 배선과 제1 배선층의 일부(32B)를 전기 접속해도 된다.
도 1∼도 11b를 이용하여 설명한 본 실시 형태의 반도체 장치는, 모두, 제1 반도체 소자가, 접합재를 통해서 배선 기판에 접합되어 있지만, 예를 들면, 제1 필름에 의해서 제1 반도체 소자가 소정의 위치에 고정되면, 제1 반도체 소자가 배선 기판에 접합되어 있지 않아도 된다.
(실시 형태 2)
다음에, 도 12∼도 16을 참조하면서, 본 실시 형태 2의 반도체 장치(200)의 일례에 대해서 설명한다.
도 12에 도시하는 바와 같이, 본 실시 형태의 반도체 장치(200)에서는, 절연 성 기판(30)의 제1면측에 오목부(35)가 형성되어 있고, 그 오목부(35) 내에 제1 반도체 소자(101A)가 배치되어 있다. 이 점이, 실시 형태 1의 반도체 장치와 다르다. 그 외의 점은, 실시 형태 1의 반도체 장치와 동일하기 때문에 설명을 생략한다.
본 실시 형태의 반도체 장치(200)에서는, 제1 반도체 소자(101A)가 오목부(35) 내에 배치되어 있기 때문에, 반도체 장치(200)의 외형에 대해서 요철을 줄일 수 있다. 또, 반도체 장치(200)의 박형화도 가능해진다.
도 12에 도시하는 바와 같이, 제1 반도체 소자(101A)의 제1 소자 본체부(10)의 제1면(10a)과 절연성 기판(30)의 제1 배선층(32)이 형성된 면(30a)이, 실질적으로 동일 면 내에 있으면 바람직하다. 반도체 장치(200)의 외형에 대해서 요철을 더 줄일 수 있기 때문이다. 도 12에 도시한 반도체 장치(200)를 이용하면, 예를 들면, 박형화가 요구되는 모바일 기기 등의 설계에서의 레이아웃의 복잡화를 저감할 수 있다.
또, 도 12에 도시한 반도체 장치(200)에서는, 제1 필름(20)의 제2 배선층(25)이 형성된 면의 반대면의 거의 전면이 평면(20a)으로 되어 있다. 그 때문에, 제1 필름(20)의 상기 평면(20a) 상에 전자 부품을 배치하기 쉽다.
도 13에 도시하는 바와 같이, 제1 소자 본체부의 제1면(10a) 중의, 제1 소자 전극(12a) 사이에, 제1 필름(20)을 밀착시키면, 제1 소자 전극(12a) 사이의 절연 내압을 높일 수 있다.
도 13에 도시한 반도체 장치(200)에서는, 오목부(35)와 제1 반도체 소자 (101A)의 사이에 간극이 존재하지만, 도 14에 도시하는 바와 같이, 오목부(35)의 형상과 제1 반도체 소자의 제1 소자 본체부(10)의 형상을 거의 같게 하여, 오목부(35)와 제1 반도체 소자의 사이에 간극을 없게 해도 된다. 오목부(35)의 형상과 제1 소자 본체부(10)의 형상이 거의 같으면, 제1 소자 전극(12a)과 제2 배선층(25)을 위치 맞춤하기 쉽다. 또, 절연성 기판(30)과 제1 소자 본체부(10)의 측면이 접하고 있으면, 제1 반도체 소자의 방열성이 높아진다.
또, 도 15에 도시하는 바와 같이, 제1 필름(20)의 제2 배선층(25)이 형성된 면의 반대면의 거의 전면이 평면(20a)이고, 평면(20a)의 면적은, 제1 반도체 소자(101A)의 제1 소자 본체부(10)의 제1면(10a)의 면적보다도 커도 된다. 이 경우, 제1 필름(20)의 상기 평면(20a) 상에, 예를 들면, 제1 반도체 소자(101A)보다도 평면에서 봤을 때의 면적이 큰 다른 반도체 소자를 배치하는 것, 또는, 복수의 반도체 소자를 배치하는 것이 가능해진다.
도 16에 도시하는 바와 같이, 제2 배선층(25)이 절연성 기판(30)의 제1 배선층(32)이 형성된 면(30a)과 대략 평행하게 되도록 배치되어 있으면, 배선 길이를 짧게 할 수 있기 때문에, 고속 응답에 유리해진다.
본 실시 형태의 반도체 장치(200)에서도, 실시 형태 1의 반도체 장치와 동일하게, 2개 이상의 반도체 소자를 포함하는 스택 구조를 하고 있어도 된다. 본 실시 형태의 반도체 장치에서는, 제1 반도체 소자(101A)가 오목부(35) 내에 배치되어 있기 때문에, 스택 구조로 해도, 실시 형태 1의 반도체 장치보다도, 반도체 장치의 높이를 보다 낮게 할 수 있어 박형화할 수 있다.
도 16에 도시하는 바와 같이, 본 실시 형태의 반도체 장치(200)에서는, 오목부(35)의 바닥면 상에 금속층(37)을 배치하고, 금속층(37) 상에 제1 반도체 소자(101A)를 배치해도 된다. 제1 반도체 소자(101A)를 금속층(37) 상에 배치하면, 금속층(37)은 방열판으로서 기능하기 때문에, 제1 반도체 소자(101A)의 방열성이 높아진다.
실시 형태 1 및 실시 형태 2에서는, 제1 반도체 소자(101A)의 제1 소자 전극(12a)의 표면을 포함하는 면의 전면이 제1 필름(20)에 의해서 덮여져 있지만, 제1 반도체 소자(101A)의 제1 소자 전극(12a)의 표면을 포함하는 면의 일부가, 제1 필름(20)에 의해서 덮여져 있어도 된다. 또, 도 10에 도시한 예에서는, 제2 반도체 소자(101B)의 제2 소자 전극(12b)의 표면을 포함하는 면의 전면이 제2 필름(41)에 의해서 덮여져 있지만, 제2 반도체 소자(101B)의 제2 소자 전극(12b)의 표면을 포함하는 면의 일부가, 제2 필름(41)에 의해서 덮여져 있어도 된다.
실시 형태 1 및 실시 형태 2에서는, 제1 반도체 소자(101A)가 베어 칩인 경우에 대해서 설명하였지만, 반도체 소자는 베어 칩에 한정되지 않는다. 제1 반도체 소자(101A)는, 예를 들면, 칩·사이즈·패키지(CSP) 구조를 하고 있어도 된다.
또, 제1 반도체 소자(101A)는, 전형적으로는, 메모리 IC 칩이나, 로직 IC 칩, 또는 시스템 LSI 칩이지만, 발광 다이오드(LED) 칩이어도 된다. 제1 반도체 소자(101A)로서 LED 칩을 이용하여, 제1 필름(20)이, LED가 발광하는 광에 대해서 실질적으로 투명하면, 발광 디바이스(반도체 장치)를 실현할 수 있다.
제1 반도체 소자(101A)로서 LED 칩을 이용하는 경우에, 제1 필름(20) 내에 형광체가 분산되어 있으면, LED 칩으로부터의 출사광과 형광체로부터 발하는 광의 양쪽의 광을 이용한 발광 디바이스를 실현할 수 있다.
실시 형태 1∼2의 반도체 장치가 백색 발광 디바이스인 경우, 제1 반도체 소자(101A)로서, 청색광을 출사하는 청색 LED 칩을 이용하여, 제1 필름(20)에 형광체를 분산시키면 된다. 형광체로서는, 청색광을 황색광으로 변환하는 형광체를 이용하면 된다. 이와 같이 하면, 청색광 및 황색광에 의해서 백색의 광이 얻어진다. 이 경우, LED 칩으로서는, 예를 들면, 질화 갈륨(GaN)계 재료로 이루어지는 LED 칩을, 형광체로서는, (Y·Sm)3(Al·Ga)5O12 : Ce, (Y0.39Gd0.57Ce0.03Sm0.01)3Al5O12 등이 적합하게 이용된다.
제1 반도체 소자(101A)로서는, 청색 LED 칩의 외에, 자외광을 발하는 자외 LED 칩도 이용할 수 있다. 이 경우, 자외 LED 칩으로부터 발생한 광에 의해 여기하여, 적(R), 녹(G) 및 청(B)의 광을 발하는 형광체를 제1 필름(20)으로 분산시키면, 백색 발광 디바이스를 실현할 수 있다. 이와 같이, LED 칩의 종류와 형광체의 종류를 적절히 선택함으로써, 소망의 색을 발하는 발광 디바이스를 실현할 수 있다.
또, 배선 기판은, 유리판과 투명성이 높은 도전성 재료(예를 들면, 인듐-주석계 산화물)를 포함하는 배선층을 구비한 유리 기판이어도 된다. 배선 기판으로서, 투명성을 갖는 유리판을 이용하여, 제1 필름으로서, 입사광에 대해서 실질적으로 투명한 필름을 이용하면, 제1 반도체 소자(101A)측으로부터 입사하는 광을 배선 기판측으로 투과시키는 것이 가능한, 투광성을 갖는 반도체 장치를 제공할 수 있 다. 또, 이 경우에, 제1 반도체 소자(101A)로서 LED 칩 등을 이용하면, LED 칩으로부터 발생하는 광을 배선 기판측으로 투과시킬 수 있다. 투광성을 갖는 반도체 장치는, 예를 들면, 액정 디스플레이 등의 부품으로서 유용하고, 백라이트로부터 발생하는 광을 투과시킬 수 있다.
이하, 본 발명의 반도체 장치의 일례에 대해서 더 구체적으로 설명하지만, 본 발명의 반도체 장치는, 하기의 실시예에 한정되지 않는다.
(실시예 1)
우선, 두께 0.4㎜의 유리-알루미나 세라믹으로 이루어지는 배선 기판(京セラ주식회사제)을 준비하였다. 이 배선 기판의 배선층은, 구리층과 구리층 상에 형성된 무전해 니켈 도금층 및 무전해 금 도금층으로 이루어진다.
다음에, 외형 4㎜ 각, 두께 0.15㎜의 반도체 소자를 준비하였다. 이 반도체 소자를 배선 기판에 다이본드 필름(新日鐵化學주식회사제, NEX-130)을 통해서 접합하였다. 다음에, 굵기 30㎛의 금 와이어를 이용하여, 반도체 소자의 소자 전극 상에 범프를 형성하였다.
한편, 두께 25㎛의 폴리이미드 필름과, 폴리이미드 필름에 접합된 두께 9㎛의 구리박으로 이루어지는 적층 필름(新日鐵化學주식회사제)을 준비하여, 상기 구리박을 소정의 형상으로 패터닝하였다. 다음에, 패터닝된 구리박에, 니켈 도금 및 금 도금을 실시하여, 폴리이미드 필름의 한쪽의 주면에 배선층이 형성된 시트 형상물을 형성하였다.
다음에, 반도체 소자의 소자 전극과, 배선층을 구성하는 복수의 배선 중의 소정의 배선의 제1 단이 포개어지도록, 시트 형상물을 반도체 소자 상에 배치하였다. 이어서, 초음파를 인가하면서 평판 도구로 시트 형상물을 가열 및 가압하여, 반도체 소자의 소자 전극과 배선을 전기 접속하였다.
다음에, 상기 소정의 배선의 제2 단을, 배선 기판의 배선층의 소정의 위치에 서로 포갠 후, 배선의 제2 단과 배선층이 접한 부분에, 초음파 도구를 압착하여, 가압하면서 초음파를 인가하여, 상기 소정의 배선의 제2 단과, 배선 기판의 배선층을 전기 접속하였다. 이상과 같이 하여, 반도체 장치를 얻었다.
다음에, 반도체 장치를, 온도 30℃, 습도 60%의 항온 항습조 내에 192시간 방치하고, 그 후, 피크 온도를 260℃로 하는 리플로우 시험을 행하였다. 리플로우 시험 후, 소자 전극과 시트 형상물의 배선의 접속 부분, 배선 기판의 배선층과 시트 형상물의 배선의 접속 부분에, 이상은 인지되지 않았다. 또, 리플로우 시험 후에, 반도체 장치를, -65℃의 분위기 중에 30분간 방치하고, 계속해서 150℃의 분위기 중에 30분간 방치한다는 1사이클의 조작을, 1000회 행한 후, 접속 저항을 측정하였다. 접속 저항의 변동은, 10% 이내이고, 양호한 전기 접속이 유지되고 있는 것을 확인할 수 있었다.
(실시예 2)
배선 기판으로서, 깊이 약 0.13㎜의 오목부를 갖는 두께 0.4㎜의 4층 유리 에폭시 기판(日立化成工業주식회사제, E-679F)을 준비하였다. 이 배선 기판의 배선층은, 두께 18㎛의 구리층과 구리층 상에 실시된 무전해 니켈 도금층 및 무전해 금 도금층으로 이루어진다.
다음에, 외형 4㎜ 각, 두께 0.1㎜의 반도체 소자를 준비하였다. 이 반도체 소자의 소자 전극 상에, 굵기 25㎛의 금 와이어를 이용하여 범프를 형성하였다.
한편, 두께 50㎛의 액정 폴리머 필름과, 액정 폴리머 필름에 접합된 두께 12㎛의 구리박으로 이루어지는 적층 필름(新日鐵化學주식회사제)을 준비하여, 상기 구리박을 소정의 형상으로 패터닝하였다. 이어서, 패터닝된 구리박에, 니켈 도금 및 금 도금을 실시하여, 액정 폴리머 필름의 한쪽의 주면에 배선층이 형성된 시트 형상물을 형성하였다.
다음에, 반도체 소자의 소자 전극과, 배선층을 구성하는 복수의 배선 중의 소정의 배선의 제1 단이 포개어지도록, 시트 형상물을 반도체 소자 상에 배치하였다. 이어서, 초음파를 인가하면서 평판 도구로 시트 형상물을 가열 및 가압하여, 반도체 소자의 소자 전극과 배선을 전기적으로 접속하였다.
다음에, 배선 기판의 배선층 상의 소정의 위치에, 도전성 접착제(나믹스주식회사제)를 인쇄하였다. 그 후, 배선 기판의 오목부 내에 반도체 소자를 수용하여, 시트 형상물의 소정의 배선의 제2 단을, 배선 기판의 배선층의 소정의 위치에 서로 포개었다. 이어서, 상기 소정의 배선의 제2 단과 배선층이 접한 부분을, 가압하면서 가열하여 도전성 접착제를 경화시켜서, 상기 소정의 배선의 제2 단과, 배선 기판의 배선층을 전기 접속하였다. 이상과 같이 하여, 반도체 장치를 얻었다.
다음에, 반도체 장치를, 온도 30℃, 습도 60%의 항온 항습조 내에 192시간 방치하고, 그 후, 피크 온도를 260℃로 하는 리플로우 시험을 행하였다. 리플로우 시험 후, 소자 전극과 시트 형상물의 배선의 접속 부분, 배선 기판의 배선층과 시 트 형상물의 배선의 접속 부분에, 이상은 인지되지 않았다. 또, 리플로우 시험 후에, 반도체 장치를, -65℃의 분위기 중에 30분간 방치하고, 계속해서 150℃의 분위기 중에 30분간 방치한다는 1사이클의 조작을, 1000회 행한 후, 접속 저항을 측정하였다. 접속 저항의 변동은, 10% 이내이고, 양호한 전기 접속이 유지되고 있는 것을 확인할 수 있었다.
본 발명에 의하면, WB법, FC법 또는 TAB법을 채용한 반도체 장치가 안고 있었던 문제점이 경감된 반도체 장치를 제공할 수 있다. 예를 들면, 생산성이 좋은 반도체 장치를 제공할 수 있다.
본 발명의 상세한 설명의 항에서 이룬 구체적인 실시 형태 또는 실시예는, 어디까지나, 본 발명의 기술 내용을 명확하게 하는 것으로서, 그와 같은 구체예에만 한정하여 협의로 해석되어야 하는 것이 아니라, 본 발명의 정신과 다음에 기재하는 특허 청구의 범위 내에서, 다양하게 변경하여 실시할 수 있는 것이다.

Claims (30)

  1. 제1면과 상기 제1면에 대향하는 제2면을 갖는 제1 소자 본체부와, 상기 제1면에 설치된 제1 소자 전극을 포함하는 제1 반도체 소자와,
    절연성 기판과 상기 절연성 기판의 한쪽의 주면에 형성된 제1 배선층을 포함하고, 상기 한쪽의 주면이 상기 제1 소자 본체부의 상기 제2면과 마주 보도록 배치된 배선 기판과,
    상기 제1 반도체 소자의 상기 제1 소자 전극의 표면을 포함하는 면의 적어도 일부와, 상기 배선 기판의 상기 제1 반도체 소자측의 면의 적어도 일부를 덮는 제1 필름과,
    상기 제1 필름의 상기 배선 기판측의 면에 형성되어, 제1 단과 제2 단을 갖는 제1 배선을 포함하는 제2 배선층을 구비하고,
    상기 제1 배선의 상기 제1 단과 상기 제1 소자 전극이 접합되고, 상기 제1 배선의 상기 제2 단과 상기 제1 배선층의 일부가 접합된, 반도체 장치.
  2. 제1항에 있어서, 상기 제1 필름은 실질적으로 투명한, 반도체 장치.
  3. 제1항에 있어서, 상기 제1 반도체 소자와 상기 절연성 기판이 접합재를 통해서 접합된, 반도체 장치.
  4. 제1항에 있어서, 상기 제1 필름의 상기 배선 기판측의 면의 반대면에 형성된 전자파 차폐층을 더 포함하는, 반도체 장치.
  5. 제1항에 있어서, 상기 제1 필름과 상기 제2 배선층으로 이루어지는 적층체의 상기 제2 배선층측의 면의 일부가, 상기 제1 반도체 소자의 상기 제1 소자 전극의 표면을 포함하는 면에, 직접 또는 간접적으로 밀착된, 반도체 장치.
  6. 제5항에 있어서, 상기 적층체의 상기 제2 배선층측의 면의 상기 일부와는 상이한 다른 일부와, 제1 소자 본체부의 측면이, 직접 또는 간접적으로 밀착된, 반도체 장치.
  7. 제1항에 있어서, 상기 제1 필름과 상기 제2 배선층으로 이루어지는 적층체의 상기 배선 기판측의 면이, 상기 제1 반도체 소자 및 상기 배선 기판에 직접 또는 간접적으로 접합되고, 상기 제1 반도체 소자가, 상기 적층체와 상기 배선 기판에 의해서 둘러싸인 밀폐 공간 내에 배치된, 반도체 장치.
  8. 제1항에 있어서, 상기 제1 배선의 상기 제1 단과 상기 제1 소자 전극이 접하고, 상기 제1 배선의 상기 제2 단과 상기 제1 배선층의 상기 일부가 접하고 있는, 반도체 장치.
  9. 제1항에 있어서, 상기 제1 필름의 상기 배선 기판측의 면의 반대면에 형성된 제3 배선층을 더 포함하는, 반도체 장치.
  10. 제9항에 있어서, 제2 소자 전극을 갖는 제2 반도체 소자를 더 포함하고,
    상기 제2 소자 전극과 상기 제3 배선층이 접합된, 반도체 장치.
  11. 제1항에 있어서, 상기 제1 필름의 상기 배선 기판측의 면의 반대면은, 상기 제1 소자 본체부의 상기 제1면과 동일 면적 이상의 평면을 포함하는, 반도체 장치.
  12. 제11항에 있어서, 제2 소자 본체부와 상기 제2 소자 본체부에 설치된 제2 소자 전극을 갖는 제2 반도체 소자를 더 포함하고,
    상기 제2 소자 본체부의 상기 제2 소자 전극의 표면을 포함하는 면의 반대면과, 상기 제1 필름의 상기 평면이 마주 보도록, 상기 제1 필름 상에 상기 제2 반도체 소자가 배치된, 반도체 장치.
  13. 제12항에 있어서, 상기 제2 반도체 소자의 상기 제2 소자 전극의 표면을 포함하는 면의 적어도 일부와, 상기 배선 기판의 상기 제2 반도체 소자측의 면의 적어도 일부를 덮는 제2 필름과,
    상기 제2 필름의 상기 배선 기판측의 면에 형성되어, 제1 단과 제2 단을 갖는 제2 배선을 포함하는 제4 배선층을 더 구비하고,
    상기 제2 배선의 상기 제1 단과 상기 제2 소자 전극이 접합되고,
    상기 제1 배선의 상기 제2 단이 접합된 상기 제1 배선층의 상기 일부와는 상이한 상기 제1 배선층의 다른 일부와, 상기 제2 배선의 상기 제2 단이 접합된, 반도체 장치.
  14. 제1항에 있어서, 상기 절연성 기판의 상기 제1 배선층이 형성된 면측에 오목부가 형성되어 있고,
    상기 오목부 내에, 상기 제1 반도체 소자가 배치된, 반도체 장치.
  15. 제14항에 있어서, 상기 절연성 기판의 상기 제1 배선층이 형성된 면과, 상기 제1 소자 본체부의 상기 제1면이, 실질적으로 동일 면 내에 있는, 반도체 장치.
  16. 제14항에 있어서, 상기 제1 필름의 상기 배선 기판측의 면의 반대면은, 실질적으로 평면인, 반도체 장치.
  17. 제16항에 있어서, 제2 소자 본체부와 상기 제2 소자 본체부에 설치된 제2 소자 전극을 갖는 제2 반도체 소자를 더 포함하고,
    상기 제2 반도체 소자의 상기 제2 소자 전극의 표면을 포함하는 면의 반대면과, 상기 제1 필름의 상기 평면이 마주 보도록, 상기 제2 반도체 소자가 상기 제1 필름 상에 배치된, 반도체 장치.
  18. 제17항에 있어서, 상기 제2 반도체 소자의 상기 제2 소자 전극의 표면을 포함하는 면의 적어도 일부와, 상기 배선 기판의 상기 제2 반도체 소자측의 면의 적어도 일부를 덮는 제2 필름과,
    상기 제2 필름의 상기 배선 기판측의 면에 형성되어, 제1 단과 제2 단을 갖는 제2 배선을 포함하는 제4 배선층을 더 구비하고,
    상기 제2 배선의 상기 제1 단과 상기 제2 소자 전극이 접합되고,
    상기 제1 배선의 상기 제2 단이 접합된 상기 제1 배선층의 상기 일부와는 상이한 상기 제1 배선층의 다른 일부와, 상기 제2 배선의 상기 제2 단이 접합된, 반도체 장치.
  19. 제1항 내지 제18항 중 어느 한 항에 있어서, 상기 배선 기판은 프린트 기판 또는 유리 기판인, 반도체 장치.
  20. 제1 소자 본체부와 상기 제1 소자 본체부에 설치된 제1 소자 전극을 갖는 제1 반도체 소자와, 절연성 기판과 상기 절연성 기판의 한쪽의 주면에 형성된 제1 배선층을 포함하는 배선 기판을, 상기 제1 소자 본체부의 상기 제1 소자 전극이 설치된 면의 반대면과, 상기 절연성 기판의 상기 한쪽의 주면이 마주 보도록 겹치고, 필름과 상기 필름의 한쪽의 주면에 형성되어, 제1 단과 제2 단을 갖는 제1 배선을 포함하는 제2 배선층을 포함하는 시트 형상물의, 상기 제1 배선의 상기 제1 단과 상기 제1 소자 전극을 접합하고, 상기 제1 배선의 상기 제2 단과 상기 제1 배선층의 일부를 접합하여, 상기 필름으로, 상기 제1 반도체 소자의 상기 제1 소자 전극의 표면을 포함하는 면의 적어도 일부와, 상기 배선 기판의 상기 제1 반도체 소자측의 면의 적어도 일부를 덮는 실장 공정을 포함하는 반도체 장치의 제조 방법.
  21. 제20항에 있어서, 상기 실장 공정에서, 상기 제1 반도체 소자와 상기 배선 기판을 접합하는, 반도체 장치의 제조 방법.
  22. 제21항에 있어서, 상기 실장 공정에서, 상기 제1 반도체 소자와 상기 배선 기판을 접합한 후, 상기 제1 배선의 상기 제1 단과 상기 제1 소자 전극을 접합하고, 상기 제1 배선의 상기 제2 단과 상기 제1 배선층의 일부를 접합하는, 반도체 장치의 제조 방법.
  23. 제21항에 있어서, 상기 실장 공정에서, 상기 제1 배선의 상기 제1 단과 상기 제1 소자 전극을 접합한 후, 상기 제1 반도체 소자와 상기 배선 기판을 접합하는, 반도체 장치의 제조 방법.
  24. 제20항에 있어서, 상기 실장 공정에서, 초음파 진동을 이용하여, 상기 제1 배선의 상기 제1 단과 상기 제1 소자 전극을 접합하고, 상기 제1 배선의 상기 제2 단과 상기 제1 배선층의 일부를 접합하는, 반도체 장치의 제조 방법.
  25. 제20항에 있어서, 상기 실장 공정에서, 상기 시트 형상물의 상기 제2 배선층측의 면의 일부를, 상기 제1 반도체 소자의 상기 제1 소자 전극의 표면을 포함하는 면에, 직접 또는 간접적으로 밀착시키는, 반도체 장치의 제조 방법.
  26. 제25항에 있어서, 상기 필름은 수지를 포함하고,
    상기 실장 공정에서, 상기 필름을 가열하여 열 수축시킴으로써, 상기 시트 형상물을, 상기 제1 반도체 소자의 상기 제1 소자 전극의 표면을 포함하는 면에 밀착시키는, 반도체 장치의 제조 방법.
  27. 제20항에 있어서, 상기 실장 공정에서, 상기 필름을 가열하고, 가압하여, 상기 필름의 상기 제2 배선층측의 면의 반대면을 평면으로 하는, 반도체 장치의 제조 방법.
  28. 제20항에 있어서, 상기 필름은 미경화 상태의 열 경화성 수지를 포함하고,
    상기 실장 공정에서, 상기 시트 형상물을 소정의 형상으로 가공한 후, 가열에 의해 상기 열 경화성 수지를 경화하여, 상기 시트 형상물을 상기 제1 반도체 소자의 상기 제1 소자 전극의 표면을 포함하는 면의 적어도 일부와, 상기 배선 기판의 상기 제1 반도체 소자측의 면의 적어도 일부를 덮을 수 있는 형상으로 가공한 후, 상기 제1 배선의 상기 제1 단과 상기 제1 소자 전극을 접합하고, 상기 제1 배 선의 상기 제2 단과 상기 제1 배선층의 일부를 접합하는, 반도체 장치의 제조 방법.
  29. 제20항에 있어서, 상기 절연성 기판의 상기 제1 배선층이 형성된 면측에 오목부가 형성되어 있고,
    상기 실장 공정에서, 상기 제1 반도체 소자를 상기 오목부 내에 배치하는, 반도체 장치의 제조 방법.
  30. 제27항에 있어서, 상기 실장 공정의 후에, 상기 필름의 상기 제2 배선층이 형성된 면의 반대면 상에, 제2 소자 전극을 갖는 제2 반도체 소자를 배치하는 공정을 더 포함하고,
    상기 공정에서, 상기 제2 반도체 소자의 상기 제2 소자 전극의 표면을 포함하는 면의 반대면과 상기 필름의 상기 평면이 마주 보도록, 제2 반도체 소자를 상기 필름 상에 배치하는, 반도체 장치의 제조 방법.
KR1020050043956A 2004-05-26 2005-05-25 반도체 장치 및 그 제조 방법 Withdrawn KR20060046168A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004156631 2004-05-26
JPJP-P-2004-00156631 2004-05-26

Publications (1)

Publication Number Publication Date
KR20060046168A true KR20060046168A (ko) 2006-05-17

Family

ID=35424255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050043956A Withdrawn KR20060046168A (ko) 2004-05-26 2005-05-25 반도체 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US7157789B2 (ko)
KR (1) KR20060046168A (ko)
CN (1) CN100426496C (ko)
TW (1) TW200539246A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101284376B1 (ko) * 2009-01-27 2013-07-09 파나소닉 주식회사 반도체 칩의 실장 방법, 그 방법을 이용하여 얻어진 반도체 장치 및 반도체 칩의 접속 방법, 및, 표면에 배선이 설치된 입체 구조물 및 그 제법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070002551A1 (en) * 2005-07-01 2007-01-04 Hon Hai Precision Industry Co., Ltd. Printed circuit board assembly
KR100606654B1 (ko) * 2005-08-01 2006-08-01 삼성전자주식회사 전자파 장해 저감용 페라이트 차폐 구조를 구비하는 반도체패키지 및 그 제조 방법
JP5164362B2 (ja) 2005-11-02 2013-03-21 キヤノン株式会社 半導体内臓基板およびその製造方法
TWI297537B (en) * 2006-06-26 2008-06-01 Univ Nat Cheng Kung Embedded metal heat sink for semiconductor device and method for manufacturing the same
DE102008002532A1 (de) * 2008-06-19 2009-12-24 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe
US9082438B2 (en) 2008-12-02 2015-07-14 Panasonic Corporation Three-dimensional structure for wiring formation
US9070393B2 (en) 2009-01-27 2015-06-30 Panasonic Corporation Three-dimensional structure in which wiring is provided on its surface
JP2011014890A (ja) * 2009-06-02 2011-01-20 Mitsubishi Chemicals Corp 金属基板及び光源装置
US20110116242A1 (en) * 2009-11-18 2011-05-19 Seagate Technology Llc Tamper evident pcba film
KR20120135626A (ko) * 2011-06-07 2012-12-17 삼성전자주식회사 반도체 칩 패키지의 제조 방법
CN102427069A (zh) * 2011-10-20 2012-04-25 新宝电机(东莞)有限公司 一种电路封装结构及封装方法
JP2013197310A (ja) 2012-03-19 2013-09-30 Toshiba Corp 発光装置
CN105702664A (zh) * 2012-11-16 2016-06-22 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
JP6340754B2 (ja) * 2013-03-29 2018-06-13 セイコーエプソン株式会社 電子デバイス、電子機器、移動体、電子デバイスの製造方法
TWI509756B (zh) * 2013-09-30 2015-11-21 Chipmos Technologies Inc 薄膜覆晶封裝結構
JP6238121B2 (ja) * 2013-10-01 2017-11-29 ローム株式会社 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04286134A (ja) 1991-03-15 1992-10-12 Fujitsu Ltd 半導体装置の封止方法
JP2595909B2 (ja) 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
JP3178519B2 (ja) 1998-07-21 2001-06-18 日本電気株式会社 半導体デバイス及びその製造方法
JP3879461B2 (ja) * 2001-09-05 2007-02-14 日立電線株式会社 配線基板及びその製造方法
TWI234253B (en) * 2002-05-31 2005-06-11 Fujitsu Ltd Semiconductor device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101284376B1 (ko) * 2009-01-27 2013-07-09 파나소닉 주식회사 반도체 칩의 실장 방법, 그 방법을 이용하여 얻어진 반도체 장치 및 반도체 칩의 접속 방법, 및, 표면에 배선이 설치된 입체 구조물 및 그 제법

Also Published As

Publication number Publication date
US20050263860A1 (en) 2005-12-01
CN100426496C (zh) 2008-10-15
US7157789B2 (en) 2007-01-02
TW200539246A (en) 2005-12-01
CN1702857A (zh) 2005-11-30

Similar Documents

Publication Publication Date Title
KR100430861B1 (ko) 배선기판, 반도체장치 및 패키지 스택 반도체장치
US7312405B2 (en) Module structure having embedded chips
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
US6717819B1 (en) Solderable flexible adhesive interposer as for an electronic package, and method for making same
KR100442880B1 (ko) 적층형 반도체 모듈 및 그 제조방법
CN100426496C (zh) 半导体器件及其制造方法
US20140251658A1 (en) Thermally enhanced wiring board with built-in heat sink and build-up circuitry
JPH11204720A (ja) 半導体装置及びその製造方法
JP7548743B2 (ja) 半導体装置
US20100140786A1 (en) Semiconductor power module package having external bonding area
JPH06224334A (ja) マルチチップモジュール
US20080185709A1 (en) Semiconductor device including semiconductor elements and method of producing semiconductor device
JP2006134912A (ja) 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ
CN1437233A (zh) 封装的半导体器件及其形成方法
JP2006013465A (ja) 半導体装置およびその製造方法
US7659620B2 (en) Integrated circuit package employing a flexible substrate
KR100769204B1 (ko) 반도체 패키지 및 그 제조방법
TW202322327A (zh) 晶片封裝結構及其製作方法
KR100487135B1 (ko) 볼그리드어레이패키지
CN113964093A (zh) 封装结构及其制备方法
KR20040059741A (ko) 반도체용 멀티 칩 모듈의 패키징 방법
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JP2008270511A (ja) 電子装置
CN206282837U (zh) 平板式半导体封装结构
JPH1131713A (ja) フィルムキャリアテープを用いたｂｇａ型半導体装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050525

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid