[go: up one dir, main page]

KR20060114418A - Manufacturing Method of CMOS Image Sensor - Google Patents

Manufacturing Method of CMOS Image Sensor Download PDF

Info

Publication number
KR20060114418A
KR20060114418A KR1020050036352A KR20050036352A KR20060114418A KR 20060114418 A KR20060114418 A KR 20060114418A KR 1020050036352 A KR1020050036352 A KR 1020050036352A KR 20050036352 A KR20050036352 A KR 20050036352A KR 20060114418 A KR20060114418 A KR 20060114418A
Authority
KR
South Korea
Prior art keywords
photodiode
region
image sensor
cmos image
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020050036352A
Other languages
Korean (ko)
Inventor
사승훈
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050036352A priority Critical patent/KR20060114418A/en
Publication of KR20060114418A publication Critical patent/KR20060114418A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8033—Photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 포토다이오드의 표면에 잔류하는 디펙트를 제거하여, 효율적으로 포토다이오드가 동작할 수 있도록 하는 시모스 이미지센서의 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 기판에 앤형 이온을 주입하여 포토다이오드의 앤형영역을 형성하는 단계; 상기 포토다이오드의 앤형영역에 이온을 주입하여 표면으로 부터 소정 깊이까지 비정질화시키는 단계; 열처리 공정을 진행하여 상기 비정질화된 영역을 단결정화시키는 단계; 상기 비정질화된 영역에 피형 이온을 주입하여 포토다이오드의 앤형영역을 형성하는 단계를 포함하는 시모스 이미지센서의 제조방법을 제공한다.The present invention is to provide a method for manufacturing a CMOS image sensor that removes the defects remaining on the surface of the photodiode, so that the photodiode can be operated efficiently, and for this purpose, the present invention is injected by Forming an annular region of the photodiode; Implanting ions into the anneal region of the photodiode to amorphize from a surface to a predetermined depth; Performing a heat treatment process to single crystallize the amorphous region; It provides a method for manufacturing a CMOS image sensor comprising the step of implanting the implanted ions into the amorphous region to form the ann region of the photodiode.

Description

시모스 이미지센서의 제조방법{THE METHOD FOR FABRICATING CMOS IMAGE SENSOR}Manufacturing method of CMOS image sensor {THE METHOD FOR FABRICATING CMOS IMAGE SENSOR}

도1은 시모스 이미지센서에서의 한 단위화소를 나타내는 회로도.1 is a circuit diagram showing one unit pixel in a CMOS image sensor.

도2는 도1에 도시된 단위회소를 이루는 4개의 모스트랜지스터의 공정단면도.FIG. 2 is a process cross-sectional view of four MOS transistors forming a unit cycle shown in FIG.

도3은 도2에 도시된 4개의 모스트랜지스터의 공정평면도.3 is a process plan view of four MOS transistors shown in FIG.

도4는 종래기술에 따른 이미지센서를 개략적으로 도시한 단면도.Figure 4 is a schematic cross-sectional view of an image sensor according to the prior art.

도5a 내지 도5g는 종래기술에 의한 시모스 이미지센서의 제조방법을 나타내는 공정단면도.5A to 5G are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to the prior art.

도6a 내지 도6g는 본 발명의 바람직한 실시예에 따른 시모스 이미지센서의 제조방법을 나타내는 공정단면도.6A to 6G are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to a preferred embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

30 : 기판 31 : 소자분리막30 substrate 31 device isolation film

32 : 감광막 패턴 33 : 게이트 패턴32: photosensitive film pattern 33: gate pattern

34 : 감광막 패턴 35 : 포토다이오드의 앤형영역34: photosensitive film pattern 35: anneal region of photodiode

36 : 플로팅 노드 37 : 감광막 패턴36: floating node 37: photoresist pattern

38 : 감광막 패턴 39 : 포토다이오드의 피형영역38: photoresist pattern 39: photodiode area of photodiode

본 발명은 시모스 이미지센서의 제조방법에 관한 것으로, 시모스 이미지센서의 포토다이오드의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a CMOS image sensor, and to a method of manufacturing a photodiode of a CMOS image sensor.

일반적으로 반도체 장치중 이미지센서는 광학 영상(optical image)을 전기적 신호로 변환시키는 반도체 장치로서, 대표적인 이미지센서 소자로는 전하결합소자(Charge Coupled Device; CCD)와 시모스 이미지센서를 들 수 있다.In general, an image sensor of a semiconductor device is a semiconductor device that converts an optical image into an electrical signal. Representative image sensor devices include a charge coupled device (CCD) and a CMOS image sensor.

그 중에서 전하결합소자는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이며, 시모스 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 시모스 기술을 이용하여 각 화소(pixel)수에 대응하는 모스 트랜지스터(통상적으로 4개의 모스트랜지스터)를 만들고 이것을 이용하여 순차적으로 출력하는 소자이다.Among them, the charge-coupled device is a device in which charge carriers are stored and transported in the capacitor while individual metal-oxide-silicon (MOS) capacitors are located very close to each other. By using CMOS technology that uses a signal processing circuit as a peripheral circuit, a MOS transistor (typically four MOS transistors) corresponding to the number of pixels is made and sequentially output using the MOS transistor.

도1은 시모스 이미지센서에서의 한 단위화소를 나타내는 회로도이다.1 is a circuit diagram showing one unit pixel in a CMOS image sensor.

도1을 참조하여 살펴보면, 한 단위화소 내에는 1개의 포토다이오드(10)와 4개의 앤모스트랜지스터(11,12,13,14)로 구성되어 있다. 4개의 앤모스트랜지스터(11,12,13,14)는 포토다이오드(10)에서 생성된 광전하를 전하감지노드(N)로 운송하 기 위한 전달 모스트랜지스터(11)와, 다음 신호검출을 위해 전하감지노드(11)에 저장되어 있는 전하를 배출하기 위한 리셋 모스트랜지스터(12)와, 소스 팔로워(Source Follower) 역할을 하는 드라이브 모스트랜지스터(13) 및 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 모스트랜지스터(14)로 구성된다. Referring to FIG. 1, one unit pixel includes one photodiode 10 and four an MOS transistors 11, 12, 13, and 14. As shown in FIG. Four NMOS transistors 11, 12, 13, and 14 are a transfer MOS transistor 11 for transporting the photocharge generated in the photodiode 10 to the charge sensing node N, and for the next signal detection. Addressing is performed by the reset MOS transistor 12 for discharging the charge stored in the charge sensing node 11, the drive MOS transistor 13 serving as a source follower, and the switching role. It is composed of a select MOS transistor 14 to enable it.

이렇게 4개의 모스트랜지스터(11,12,13,14)와 하나의 포토다이오드(10)가 하나의 단위화소를 이루며, 시모스 이미지센서에 구비되는 단위화소의 수에 따라 시모스 이미지센서의 픽셀어레이에 구비되는 포토다이오드(10)와 그에 대응하는 단위화소용 모스트랜지스터의 수가 정해지는 것이다.Four MOS transistors 11, 12, 13, and 14 and one photodiode 10 form one unit pixel, and are provided in the pixel array of the CMOS image sensor according to the number of unit pixels included in the CMOS image sensor. The number of photodiodes 10 and the number of MOS transistors for unit pixels corresponding thereto are determined.

도2는 도1에 도시된 단위회소를 이루는 4개의 모스트랜지스터의 공정단면도로서, 4개의 모스트랜지스터(11,12,13,14)가 각각 게이트로 신호(Tx,Rx,Dx,Sx)를 전달받아 포토다이오드(PD)에 전달된 빛이 출력단(Output)으로 전달되도록 구현되어 있다.FIG. 2 is a process cross-sectional view of four MOS transistors constituting a unit circuit shown in FIG. 1, and four MOS transistors 11, 12, 13, and 14 respectively transmit signals Tx, Rx, Dx, and Sx to gates. The light transmitted to the photodiode PD is transmitted to the output terminal.

도3은 도2에 도시된 4개의 모스트랜지스터의 공정평면도이다.3 is a process plan view of four MOS transistors shown in FIG.

도3에 도시된 바와 같이, 포토다이오드(10)에서 전달된 빛에 의해 모아진 전자를 전자를 출력단(Output)으로 전달하기 위해 4개의 모스트랜지스터(11, 12, 13, 14)의 게이트 패턴(Tx,Rx,Dx,Sx)이 각각 배치되고, 액티브영역(101 ~ 104)이 게이트 패턴(Tx,Rx,Dx,Sx)의 좌우에 각각 배치된다.As shown in FIG. 3, gate patterns Tx of four MOS transistors 11, 12, 13, and 14 for transferring electrons collected by light transmitted from the photodiode 10 to an output terminal. , Rx, Dx, and Sx are disposed, and active regions 101 to 104 are disposed to the left and right of the gate patterns Tx, Rx, Dx, and Sx, respectively.

여기서 액티브영역(101)이 포토다이오드에 의해 모아진 전자를 전달받는 센싱노드이다.In this case, the active region 101 is a sensing node that receives electrons collected by the photodiode.

한 단위소자의 동작을 간단하게 살펴보면, 포토다이오드(10)에 전달된 빛에 의해 모아진 전자가 전달트랜지스터(11)를 통해 센싱노드(101)에 전달된다.Referring to the operation of one unit device briefly, electrons collected by light transmitted to the photodiode 10 are transferred to the sensing node 101 through the transfer transistor 11.

센싱노드(101)는 드라이빙 트랜지스터(13)의 게이트와 연결되어 있기 때문에, 드라이빙 트랜지스터(13)은 센싱노드(101)에 인가되는 전압에 따라 일측단에 접합된 액티브영역(103)의 전압레벨을 드라이빙하게 된다. 이어서 셀렉트 트랜지스터(104)가 턴온되어 액티브영역(103)에 인가된 전압을 출력단을 통해 출력하게 된다.Since the sensing node 101 is connected to the gate of the driving transistor 13, the driving transistor 13 adjusts the voltage level of the active region 103 bonded to one end in accordance with the voltage applied to the sensing node 101. Driving. Subsequently, the select transistor 104 is turned on to output a voltage applied to the active region 103 through an output terminal.

도4는 종래기술에 따른 이미지센서를 개략적으로 도시한 단면도이다.4 is a cross-sectional view schematically showing an image sensor according to the prior art.

도4를 참조하여 살펴보면, 포토다이오드(10, PD)가 형성된 기판(20) 상부에 단위 화소(Pixel)를 이루는 청색(Blue), 적색(Red), 녹색(Green) 등의 칼라필터 어레이(CFA; Color Filter Array, 24)가 배치되어 있으며, 그 상부에 소위 오버코팅 레이어(OCL; Over-Coating Layer, 25)라고 하는 평탄화막이 형성되어 있고, 칼라필터 어레이(14)와 오버랩되는 영역의 상부에 볼록 형상의 마이크로렌즈(Microlens, 16)가 형성되어 있다.Referring to FIG. 4, a color filter array (CFA) such as blue, red, and green, which form unit pixels on the substrate 20 on which the photodiodes 10 and PD are formed, is formed. A color filter array 24 is disposed, and a flattening film called an overcoating layer (OCL) 25 is formed thereon, and an upper portion of the region overlapping with the color filter array 14; Convex microlenses 16 are formed.

다층의 절연막(22) 사이에는 다층의 배선(23)이 형성되어 있으며, 배선(23)은 포토다이오드(10)와 오버랩되지 않는 영역에 배치되는데, 금속으로 형성되는 배선은 광차단막의 역할을 겸하게 된다.Multi-layered wirings 23 are formed between the multi-layered insulating films 22, and the wirings 23 are disposed in regions not overlapping with the photodiode 10. The wirings formed of metal serve as a light blocking film. do.

또한, 포토다이오드(10)에 인접한 기판(20) 상에는 복수의 모스트랜지스터(A영역)가 형성되어 있는 바, 이는 4Tr 구조의 단위 화소의 경우 전술한 바와 같이 전달 트랜지스터, 셀렉트 트랜지스터, 리셋 트랜지스터, 드라이브 트랜지스터가 배 치된다.In addition, a plurality of MOS transistors (region A) are formed on the substrate 20 adjacent to the photodiode 10, which is a transfer transistor, a select transistor, a reset transistor, and a drive as described above in the case of a 4Tr unit pixel. The transistor is placed.

마이크로렌즈(26) 상에는 스크래치(Scratch) 등으로부터 마이크로렌즈(26)를 보호하기 위해 보호막(27)이 형성되어 있다. 또한 도면부호 29는 소자분리막을 나타내는 것이다.A protective film 27 is formed on the microlens 26 to protect the microlens 26 from scratches and the like. Reference numeral 29 denotes a device isolation film.

또한 여기서는 도시하지 않았지만 마이크로 렌즈의 상부에는 외부에서 입사된 빛을 직접적으로 입력받아 마이크로 렌즈로 전해주는 매크로 랜즈가 배치된다.Also, although not shown here, a macro lens is disposed on the upper portion of the micro lens to directly receive light incident from the outside and transmit the light to the micro lens.

이상에서 살펴본 바와 같이, 포토다이오드에서 플로팅 노드(SD)로 전달된 전자에 의해 드라이빙 트랜지스터의 게이트에 인가되는 전압이 조절되고, 그 조절된 전압에 대응하여 드라이빙 트랜지스터의 소스단을 드라이빙하게 된다.As described above, the voltage applied to the gate of the driving transistor is controlled by electrons transferred from the photodiode to the floating node SD, and the source terminal of the driving transistor is driven in response to the regulated voltage.

도5a 내지 도5g는 종래기술에 의한 시모스 이미지센서의 제조방법을 나타내는 공정단면도이다.5A to 5G are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to the prior art.

도5a에 도시된 바와 같이, 종래기술에 의한 시모스 이미지센서의 제조방법은 먼저, 기판(20)에 매립된 형태의 소자분리막(21)을 형성한다.As shown in FIG. 5A, in the method of manufacturing a CMOS image sensor according to the related art, first, an element isolation film 21 having a form embedded in a substrate 20 is formed.

이어서 도5b에 도시된 바와 같이, 감광막 패턴(22)을 형성하고, 형성된 감광막 패턴(22)을 이용해서, 포토다이오드와 인접소자간의 펀치스루 특성을 개선하기 위한 이온주입을 진행한다. 이 때 인접소자는 문턱전압이 ~ 0V가 될 수 있도록 매우 낮은 도핑을 실시하게 된다.Subsequently, as shown in FIG. 5B, the photosensitive film pattern 22 is formed and ion implantation is performed to improve the punch-through characteristics between the photodiode and the adjacent device using the formed photosensitive film pattern 22. FIG. At this time, the neighboring device performs a very low doping so that the threshold voltage is ~ 0V.

이어서 도5c에 도시된 바와 같이, 전달 트랜지스터의 게이트 패턴(23)을 형성한다.Subsequently, as shown in FIG. 5C, the gate pattern 23 of the transfer transistor is formed.

이어서 도5d에 도시된 바와 같이, 감광막 패턴(24)을 형성하고, 형성된 감광 막 턴(24)을 이용하여 이온주입공정을 진행하여 포토다이오드의 앤형영역(25)을 형성한다. 이어서 감광막 패턴(24)을 제거한다.Subsequently, as shown in FIG. 5D, the photosensitive film pattern 24 is formed, and an ion implantation process is performed using the formed photosensitive film turn 24 to form the annular region 25 of the photodiode. Next, the photosensitive film pattern 24 is removed.

이어서 도5e에 도시된 바와 같이, 감광막 패턴(27)을 형성하고, 형성된 감광막 패턴(27)을 이용하여 이온주입 공정을 진행하여 플로팅노드(26)을 형성한다.Subsequently, as shown in FIG. 5E, the photosensitive film pattern 27 is formed, and an ion implantation process is performed using the formed photosensitive film pattern 27 to form the floating node 26.

이어서 감광막 패턴(27)을 제거한다.Next, the photosensitive film pattern 27 is removed.

이어서 도5f에 도시된 바와 같이, 감광막 패턴(28)을 형성하고, 형성된 감광막 패턴(28)을 이용하여 이온주입 공정을 진행하여 포토다이오드의 피형영역(29)을 형성한다.Subsequently, as shown in FIG. 5F, the photoresist pattern 28 is formed, and an ion implantation process is performed using the formed photoresist pattern 28 to form the photodiode region 29 of the photodiode.

이어서 도5g에 도시된 바와 같이, 감광막 패턴(28)을 제거한다.Subsequently, as shown in FIG. 5G, the photoresist pattern 28 is removed.

이상에서 살펴본 바와 같이 시모스 이미지센서를 제조하고 있는데, 최근에 매우 작은 이온주입으로도 포토다이오드가 형성된 지역에 디펙트(defect)가 존재하는 것이 관찰되고 있다. 이 디펙트는 빛의 조사에 의해 생성되는 전하의 손실을 가져올 수 있는 치명적인 문제점을 갖게 된다. As described above, the CMOS image sensor is manufactured. Recently, even with very small ion implantation, defects have been observed in the region where the photodiode is formed. This defect has a fatal problem that can result in the loss of charge generated by irradiation of light.

따라서 이의 해결책이 시급히 필요한 실정이다.Therefore, the solution is urgently needed.

본 발명은 포토다이오드의 표면에 잔류하는 디펙트를 제거하여, 효율적으로 포토다이오드가 동작할 수 있도록 하는 시모스 이미지센서의 제조방법을 제공함을 목적으로 한다.An object of the present invention is to provide a method for manufacturing a CMOS image sensor to remove defects remaining on the surface of the photodiode, so that the photodiode can operate efficiently.

본 발명은 기판에 앤형 이온을 주입하여 포토다이오드의 앤형영역을 형성하는 단계; 상기 포토다이오드의 앤형영역에 이온을 주입하여 표면으로 부터 소정 깊이까지 비정질화시키는 단계; 열처리 공정을 진행하여 상기 비정질화된 영역을 단결정화시키는 단계; 상기 비정질화된 영역에 피형 이온을 주입하여 포토다이오드의 앤형영역을 형성하는 단계를 포함하는 시모스 이미지센서의 제조방법을 제공한다.The present invention comprises the steps of implanting the ant-type ions into the substrate to form an anneal region of the photodiode; Implanting ions into the anneal region of the photodiode to amorphize from a surface to a predetermined depth; Performing a heat treatment process to single crystallize the amorphous region; It provides a method for manufacturing a CMOS image sensor comprising the step of implanting the implanted ions into the amorphous region to form the ann region of the photodiode.

본 발명은 시모스 이미지 센서를 제조할 때에 소자의 집적도를 높이기 위해 진행하는 STI형 소자분리막 형성공정 및 이온주입과 열처리공정에 의해서, 구현되는 포토다이오드 영역내에서 생성된 많은 전하의 손실을 개선하기 위한 것이다.The present invention is to improve the loss of a lot of charge generated in the photodiode region implemented by the STI-type device isolation film forming process and ion implantation and heat treatment process to increase the integration of the device when manufacturing the CMOS image sensor will be.

포토다이오드에서의 전하 전달효율을 개선시키기 위해 이온주입 공정에 의해 형성되는 포토다이오드의 잔류 디펙트를 제거해야 하는데, 이를 위해 표면쪽의 피형 불순물을 주입하기 전에 게르마늄 이온주입 공정을 진행하여 피형이 될 영역을 비정질화한 후, 이에 발생된 데미지를 제거하기 위해 저온 열처리 공정을 진행하게 된다.In order to improve the charge transfer efficiency in the photodiode, the residual defect of the photodiode formed by the ion implantation process should be removed. To this end, the germanium ion implantation process may be performed before implanting the surface impurities. After the region is amorphous, a low temperature heat treatment process is performed to remove the damage generated therefrom.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .

도6a 내지 도6g는 본 발명의 바람직한 실시예에 따른 시모스 이미지센서의 제조방법을 나타내는 공정단면도이다.6A to 6G are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to a preferred embodiment of the present invention.

도6a에 도시된 바와 같이, 종래기술에 의한 시모스 이미지센서의 제조방법은 먼저, 기판(30)에 매립된 형태의 소자분리막(31)을 형성한다.As shown in FIG. 6A, in the method of manufacturing a CMOS image sensor according to the related art, first, an element isolation film 31 having a form embedded in a substrate 30 is formed.

소자분리막(31)은 소자가 형성될 지역을 확보하고자, 소자가 생성되지 않은 나머지 영역에 형성시키게 되는데, STI 형태의 소자분리막(31)을 형성하는 과정에서 기판 표면에 많은 데미지 층을 남기게 된다. 이 때 생기는 데미지 층이 후속 포토다이오드가 형성된 영역의 디펙트로 작용하기도 한다.The device isolation layer 31 is formed in the remaining region where the device is not formed in order to secure a region where the device is to be formed. In the process of forming the device isolation layer 31 of the STI type, many damage layers are left on the substrate surface. The damage layer generated at this time also acts as a defect of a region where a subsequent photodiode is formed.

이어서 도6b에 도시된 바와 같이, 감광막 패턴(32)을 형성하고, 형성된 감광막 패턴(32)을 이용해서, 포토다이오드와 인접소자간의 펀치스루 특성을 개선하기 위한 이온주입을 진행한다. 이 때 인접소자는 문턱전압이 ~ 0V가 될 수 있도록 매우 낮은 도핑을 실시하게 된다.6B, the photoresist pattern 32 is formed, and ion implantation is performed to improve the punch-through characteristics between the photodiode and the adjacent device using the formed photoresist pattern 32. At this time, the neighboring device performs a very low doping so that the threshold voltage is ~ 0V.

이어서 도6c에 도시된 바와 같이, 전달 트랜지스터의 게이트 패턴(33)을 형성한다.Subsequently, as shown in Fig. 6C, a gate pattern 33 of the transfer transistor is formed.

이어서 도6d에 도시된 바와 같이, 감광막 패턴(34)을 형성하고, 형성된 감광막 턴(34)을 이용하여 이온주입공정을 진행하여 포토다이오드의 앤형영역(35)을 형성한다. 앤형영역을 형성할 때에 넓은 영역을 확보하고자 높은 에너지와 전하를 용이하게 잘 생성될 수 있도록 저농도로 도핑하게 된다. 또한 푸른색 계통의 빛에 대한효율을 증가시킬 수 있도록 약 1um 이하의 범위로 형성하도록 한다.Subsequently, as shown in FIG. 6D, the photoresist pattern 34 is formed, and an ion implantation process is performed using the formed photoresist turn 34 to form the annular region 35 of the photodiode. When forming the anneal region, the doping is performed at low concentration so that high energy and charge can be easily generated to secure a wide region. In addition, it should be formed in the range of about 1um or less to increase the efficiency for the light of the blue system.

이어서 감광막 패턴(34)을 제거한다.Subsequently, the photoresist pattern 34 is removed.

이어서 도6e에 도시된 바와 같이, 감광막 패턴(37)을 형성하고, 형성된 감광막 패턴(37)을 이용하여 이온주입 공정을 진행하여 플로팅노드(36)을 형성한다.Subsequently, as shown in FIG. 6E, the photosensitive film pattern 37 is formed, and an ion implantation process is performed using the formed photosensitive film pattern 37 to form the floating node 36.

이 때 주입되는 이온은 게이트패턴(33)과 플로팅노드(36)에 모두 주입된다. 이온주입 공정을 진행한 이후에는 RTP 열공정을 진행한다.At this time, the implanted ions are implanted into both the gate pattern 33 and the floating node 36. After the ion implantation process, the RTP thermal process is performed.

이어서 감광막 패턴(37)을 제거한다.Next, the photosensitive film pattern 37 is removed.

이어서 도6f에 도시된 바와 같이, 감광막 패턴(38)을 형성하고, 형성된 감광막 패턴(38)을 이용하여 게르마늄 이온주입을 주입하여 일정두께의 비정질층층을 형성시킨다. 이어서 매우 낮은 열처리를 진행하여 서서히 단결정화시킨다.(Solid Phase Epitaxy,SPE)6F, a photoresist pattern 38 is formed, and germanium ion implantation is implanted using the formed photoresist pattern 38 to form an amorphous layer layer having a predetermined thickness. Subsequently, a very low heat treatment is performed to gradually single crystallize (Solid Phase Epitaxy, SPE).

이 때 게르마늄 이온의 에너지는 10 ~ 100KeV 범위로 진행하고, 이온주입시 도우즈는 5.0E13 ~ 5.0E15 atoms/cm2의 범위로 진행하며, 틸트(tilt) 조건은 0 ~ 7도로 진행한다. 이 때 열처리는 N2분위기에서 로(furnace)를 이용하여 400 ~ 600도의 범위로 1 ~ 24시간의 범위에서 진행한다.At this time, the energy of the germanium ion proceeds in the range of 10 to 100 KeV, the dose at the time of ion implantation proceeds in the range of 5.0E13 to 5.0E15 atoms / cm 2 , and the tilt condition is 0 to 7 degrees. At this time, the heat treatment is performed in a range of 1 to 24 hours in a range of 400 to 600 degrees using a furnace in an N 2 atmosphere.

이어서 고온열처리를 N2 분위기에서 RTP 장비를 이용하여 900 ~ 1500 범위로 10 ~ 30초 범위로 진행한다. Subsequently, the high temperature heat treatment is performed in a range of 10 to 30 seconds in a range of 900 to 1500 using a RTP equipment in an N 2 atmosphere.

이어서 이온주입 공정을 진행하여 포토다이오드의 피형영역(39)을 형성한다.Subsequently, an ion implantation process is performed to form the shaped region 39 of the photodiode.

피형 이온을 주입하는 공정은 BF2를 이용하여 에너지는 20 ~ 50KeV의 범위로 1.0E12 ~ 1.0E13 atoms/cm2의 범위로 틸트는 0 ~ 60도로 진행한다.In the process of implanting the ions of ions, the energy advances from 0 to 60 degrees in the range of 1.0E12 to 1.0E13 atoms / cm 2 in the range of 20 to 50 KeV with energy using BF 2 .

이 때 게르마늄 이온주입 공정을 진행하지 않고, 바로 피형 불순물을 이옹주입하고 열처리 공정을 진행하게 되면, 많은 디펙트들이 포토다이오드 영역에서 발 생되며, 이들 결함들은 쉽게 제거 되지 않는다.At this time, if the ion implantation is carried out without the germanium ion implantation process and the ion implantation is performed immediately, many defects are generated in the photodiode region, and these defects are not easily removed.

따라서 본 실시예에 따른 시모스 이미지센서의 제조방법에서는 전술한 디펙트들을 쉽게 제거하기 위해 게르마늄 이온을 주입하여 오히려 데미지를 많이 주어 일정 두께의 비정질층을 형성시킨 후 매우 낮은 열처리를 진행하여 서서히 단결정화시키는 기술을 이용하는 것이다. 이렇게 하면 쉽게 디펙트를 최대한 억제할 수 있으며, 종래의 기술보다 매우 얇고 균일하게 포토다이오드영역의 표면부근에 피형영역을 만들 수 있다.Therefore, in the method for manufacturing the CMOS image sensor according to the present embodiment, in order to easily remove the above-described defects, germanium ions are injected to give a lot of damage to form an amorphous layer having a predetermined thickness, and then a very low heat treatment is performed to gradually single crystallize. Using technology. This makes it possible to easily suppress the defect as much as possible and to make the shaped region near the surface of the photodiode region much thinner and more uniformly than in the prior art.

이어서 도6g에 도시된 바와 같이, 감광막 패턴(28)을 제거한다.Then, as shown in Fig. 6G, the photoresist pattern 28 is removed.

이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.As described above, the present invention is not limited to the above-described embodiments and the accompanying drawings, and the present invention may be variously substituted, modified, and changed without departing from the spirit of the present invention. It will be apparent to those of ordinary skill in Esau.

본 발명에 의해서 시모스 이미지센서의 포토다이오드 영역내에서 디펙트가 제거되어 입사된 빛에 대응하는 광전자를 전달하는 효율을 증가시킬 수 있다. 이로 인해 보다 선명한 이미지를 구현할 수 있게 된다.According to the present invention, the defect may be removed in the photodiode region of the CMOS image sensor to increase the efficiency of transferring the photoelectrons corresponding to the incident light. This allows for a clearer image.

Claims (5)

기판에 앤형 이온을 주입하여 포토다이오드의 앤형영역을 형성하는 단계;Implanting anneal ions into the substrate to form an anneal region of the photodiode; 상기 포토다이오드의 앤형영역에 이온을 주입하여 표면으로 부터 소정 깊이까지 비정질화시키는 단계;Implanting ions into the anneal region of the photodiode to amorphize from a surface to a predetermined depth; 열처리 공정을 진행하여 상기 비정질화된 영역을 단결정화시키는 단계;Performing a heat treatment process to single crystallize the amorphous region; 상기 비정질화된 영역에 피형 이온을 주입하여 포토다이오드의 앤형영역을 형성하는 단계Implanting the ions into the amorphous region to form an ann region of the photodiode 를 포함하는 시모스 이미지센서의 제조방법.Method for manufacturing a CMOS image sensor comprising a. 제 1 항에 있어서,The method of claim 1, 상기 비정질화시키기 위해 주입하는 이온은 게르마늄 이온인 것을 특징으로 하는 시모스 이미지센서의 제조방법.The ion implanted to amorphous, the method of manufacturing a CMOS image sensor, characterized in that the germanium ion. 제 2 항에 있어서,The method of claim 2, 상기 게르마늄 이온을 주입하는 공정은 The process of injecting germanium ions 게르마늄 이온의 에너지는 10 ~ 100KeV 범위로 진행하고, 이온주입시 도우즈 는 5.0E13 ~ 5.0E15 atoms/cm2의 범위로 진행하며, 틸트 조건은 0 ~ 7도로 진행하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.The energy of germanium ions is in the range of 10 to 100 KeV, the dose is ion implanted in the range of 5.0E13 to 5.0E15 atoms / cm 2 , and the tilt condition is 0 to 7 degrees. Manufacturing method. 제 3 항에 있어서,The method of claim 3, wherein 상기 열처리는 N2분위기에서 로를 이용하여 400 ~ 600도의 범위로 1 ~ 24시간의 범위에서 진행하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.The heat treatment is a method of manufacturing a CMOS image sensor, characterized in that for 1 to 24 hours in a range of 400 to 600 degrees using a furnace in an N 2 atmosphere. 제 4 항에 있어서,The method of claim 4, wherein 상기 포토다이오드의 피형영역을 형성하기 위한 공정은 The process for forming the shaped region of the photodiode BF2를 이용하여 에너지는 20 ~ 50KeV의 범위로 1.0E12 ~ 1.0E13 atoms/cm2의 범위로 틸트는 0 ~ 60도로 진행하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.A method of manufacturing a CMOS image sensor using BF 2 , wherein energy is in a range of 1.0E12 to 1.0E13 atoms / cm 2 in a range of 20 to 50 KeV and tilt is in a range of 0 to 60 degrees.
KR1020050036352A 2005-04-29 2005-04-29 Manufacturing Method of CMOS Image Sensor Withdrawn KR20060114418A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050036352A KR20060114418A (en) 2005-04-29 2005-04-29 Manufacturing Method of CMOS Image Sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050036352A KR20060114418A (en) 2005-04-29 2005-04-29 Manufacturing Method of CMOS Image Sensor

Publications (1)

Publication Number Publication Date
KR20060114418A true KR20060114418A (en) 2006-11-06

Family

ID=37652112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050036352A Withdrawn KR20060114418A (en) 2005-04-29 2005-04-29 Manufacturing Method of CMOS Image Sensor

Country Status (1)

Country Link
KR (1) KR20060114418A (en)

Similar Documents

Publication Publication Date Title
US7952096B2 (en) CMOS image sensor with improved backside surface treatment
US8129809B2 (en) Image sensor and manufacturing method thereof
US7405437B2 (en) CMOS image sensor and method for fabricating the same
KR20100116048A (en) Method for manufacturing image sensor having gettering areas
US20170287959A1 (en) Image sensor
JP4486043B2 (en) CMOS image sensor and manufacturing method thereof
US20060138492A1 (en) CMOS image sensor and method for fabricating the same
KR100698100B1 (en) CMOS image sensor and its manufacturing method
KR100683392B1 (en) CMOS image sensor
KR20060114418A (en) Manufacturing Method of CMOS Image Sensor
JP4115446B2 (en) Manufacturing method of CMOS image sensor
KR100843969B1 (en) Manufacturing Method of CMOS Image Sensor
KR20060114417A (en) Manufacturing Method of CMOS Image Sensor
KR20060114398A (en) Manufacturing Method of CMOS Image Sensor
KR100593160B1 (en) Manufacturing Method of CMOS Image Sensor
KR20070003013A (en) Manufacturing Method of CMOS Image Sensor
KR100667499B1 (en) Manufacturing Method of CMOS Image Sensor
KR20060114416A (en) Manufacturing Method of CMOS Image Sensor
KR20060077076A (en) CMOS image sensor and its manufacturing method
KR100731093B1 (en) CMOS image sensor and its manufacturing method
KR100672686B1 (en) CMOS image sensor and its manufacturing method
KR100720467B1 (en) Cmos image sensor and method for manufacturing the same
KR20060114440A (en) Manufacturing Method of CMOS Image Sensor
KR100731118B1 (en) CMOS image sensor and its manufacturing method
KR20060114400A (en) Manufacturing Method of CMOS Image Sensor

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050429

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20090714

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid