[go: up one dir, main page]

KR20070080476A - 3 Manufacturing method of liquid crystal display device by mask process - Google Patents

3 Manufacturing method of liquid crystal display device by mask process Download PDF

Info

Publication number
KR20070080476A
KR20070080476A KR1020060011814A KR20060011814A KR20070080476A KR 20070080476 A KR20070080476 A KR 20070080476A KR 1020060011814 A KR1020060011814 A KR 1020060011814A KR 20060011814 A KR20060011814 A KR 20060011814A KR 20070080476 A KR20070080476 A KR 20070080476A
Authority
KR
South Korea
Prior art keywords
mask process
layer
mask
liquid crystal
exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020060011814A
Other languages
Korean (ko)
Inventor
신원석
박홍식
이영욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060011814A priority Critical patent/KR20070080476A/en
Publication of KR20070080476A publication Critical patent/KR20070080476A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441Interconnections, e.g. scanning lines

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에 따른 3 마스크 공정에 의한 액정표시장치의 제조방법기판 상에 제 1 전도막, 제 1 금속층을 적층한 후 소정부분 패터닝하여 공통전극 및 게이트 전극을 형성하는 제 1 마스크 공정과 상기 제 1 마스크 공정의 결과물 상에 절연층, 활성층, 오믹층, 제 2 금속층을 적층한 후 소정부분 패터닝하여 박막트랜지스터를 형성하는 제 2 마스크 공정 및 상기 제 2 마스크 공정의 결과물 상에 보호층을 형성한 후 소정부분 패터닝하여 콘택홀을 형성하고, 제 2 전도막을 적층한 후 리프트 오프하여 화소전극을 형성하는 제 3 마스크 공정을 포함하는 것을 특징으로 한다. 이와 같은 본 발명은, 슬릿 마스크 및 리프트 오프 방식을 적절히 조합하는 방법으로 종래의 프린지 필드 스위칭 방식의 액정표시장치의 제조공정에서 마스크 공정을 6단계에서 3단계로 줄임으로써 공정시간 단축 및 제조비용 절감이 가능하다.Method for manufacturing a liquid crystal display according to the third mask process according to the invention the first conductive film, and then laminating a first metal layer, the first mask process and the second to form the common electrode and the gate electrode by patterning a predetermined portion on the substrate After forming an insulating layer, an active layer, an ohmic layer, and a second metal layer on the result of the first mask process, patterning a predetermined portion to form a thin film transistor, and a protective layer formed on the result of the second mask process And a third mask process of patterning a predetermined portion to form a contact hole, stacking a second conductive film, and then lifting off to form a pixel electrode. As described above, the present invention reduces the process time and reduces the manufacturing cost by reducing the mask process from six to three steps in the manufacturing process of the conventional fringe field switching liquid crystal display using a method of properly combining the slit mask and the lift-off method. This is possible.

Description

3 마스크 공정에 의한 액정표시장치의 제조방법{METHOD FOR FABRICATING LIQUID CRYSTAL DISPLAY USING 3-MASK PROCESS}Manufacturing method of liquid crystal display device by 3 mask process {METHOD FOR FABRICATING LIQUID CRYSTAL DISPLAY USING 3-MASK PROCESS}

도 1은 본 발명에 따라 제조된 프린지 필드 스위칭 방식의 액정표시장치를 나타낸 도면.1 is a view showing a fringe field switching type liquid crystal display device manufactured according to the present invention.

도 2는 본 발명에 따라 제조된 프린지 필드 스위칭 방식의 액정표시장치의 화소전극을 나타낸 도면.2 is a view illustrating a pixel electrode of a fringe field switching liquid crystal display device manufactured according to the present invention.

도 3은 본 발명에 따른 액정표시장치의 제 1 마스크 공정을 나타낸 도면.3 is a view showing a first mask process of a liquid crystal display according to the present invention.

도 4는 본 발명에 따른 액정표시장치의 제 2 마스크 공정을 나타낸 도면.4 is a view showing a second mask process of the liquid crystal display according to the present invention.

도 5 내지 도 9는 본 발명에 따른 액정표시장치의 제 3 마스크 공정을 나타낸 도면.5 to 9 illustrate a third mask process of the liquid crystal display according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100... 기판 101... 공통전극100 ... substrate 101 ... common electrode

102... 게이트 전극 103... 절연층102 gate electrode 103 insulating layer

104... 활성층 105... 오믹층104 ... active layer 105 ... ohmic layer

106... 소오스 전극 107... 드레인 전극106 ... source electrode 107 ... drain electrode

108... 보호층 210... 제 1 마스크108 ... protective layer 210 ... first mask

220.... 제 2 마스크 230... 제 3 마스크220 .... the second mask 230 ... the third mask

본 발명은 3 마스크 공정에 의한 액정표시장치의 제조방법에 관한 것으로, 보다 구체적으로는 3개의 마스크만으로 프린지 필드 스위칭 방식(Fringe Field Switching Mode)의 액정표시장치를 제조할 수 있는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a liquid crystal display device by a three mask process, and more particularly, to a method of manufacturing a liquid crystal display device of a fringe field switching mode using only three masks.

액정표시장치는 좁은 시야각, 느린 응답속도, 높은 제조비용 등과 같은 단점들이 대량생산 및 기술의 발달로 빠르게 개선되고, 고해상도, 경량박형, 낮은 소비전력 등과 같은 장점들이 유비쿼터스, 컨버전스등의 변화된 기술환경에서는 무엇보다 중요한 기술요소로 부각되면서 브라운관 방식의 디스플레이를 급격히 대체하고 있다.Disadvantages such as narrow viewing angle, slow response speed, and high manufacturing cost are rapidly improved due to mass production and development of technology, and advantages such as high resolution, light weight, and low power consumption are changed in ubiquitous and convergence technology environments. It is rapidly replacing CRT type display as it is emerging as an important technology element.

현재, 이용되는 액정표시장치는 주로 수직방향의 전계가 인가되는 TN(Twisted Nematic) 방식 및 STN(Super Twisted Nematic) 방식이다. 그런데, TN 및 STN 방식의 액정표시장치는 시야각이 좁은 단점이 있어, 횡 전계 방식(In Plane Switching mode: IPS)의 액정표시장치가 제안되었다.Currently, the liquid crystal display used is mainly a twisted nematic (TN) method and a super twisted nematic (STN) method to which an electric field in a vertical direction is applied. However, the TN and STN type liquid crystal display devices have a narrow viewing angle, and thus a liquid crystal display device having an in-plane switching mode (IPS) has been proposed.

상기 횡 전계 방식은 액정 분자를 구동시키기 위한 화소전극과 공통전극이 동일 기판에 서로 평행하게 배열된 구조를 갖는다. 이로 인해, 전압 인가시 기판 표면에 평행한 형태의 전계가 형성되고, 그에 따라 액정분자들은 광축이 전계와 평행하게 트위스트 되어 사용자는 어느 방향에서나 액정분자의 장축을 보게 되므로 액정표시장치의 시야각이 개선된다.The lateral electric field system has a structure in which a pixel electrode and a common electrode for driving liquid crystal molecules are arranged in parallel with each other on the same substrate. As a result, an electric field is formed parallel to the surface of the substrate when voltage is applied. Accordingly, the liquid crystal molecules are twisted in parallel with the electric field so that the user sees the long axis of the liquid crystal molecules in any direction, thereby improving the viewing angle of the liquid crystal display device. do.

그러나, 이러한 횡 전계 방식은 화소영역에 화소전극과 공통전극이 겹쳐서 형성되므로 개구율 및 투과율의 개선에 한계가 있어, 프린지 필드 스위칭 방식의 액정표시장치가 제안되었다. However, since the lateral electric field system is formed by overlapping the pixel electrode and the common electrode in the pixel area, there is a limit in the improvement of the aperture ratio and the transmittance, and thus a fringe field switching liquid crystal display device has been proposed.

상기 프린지 필드 스위칭 방식은 구조상으로는 횡 전계 방식과 유사하나 화소전극이 평행하게 분기된 다수개의 브렌치 형태로 되어 있으므로, 개구율 및 투과율 특성이 개선된다. 또한 전압 인가시 기판 표면에 포물선 형태의 전계가 형성되므로, 시야각이 더욱 개선되는 효과가 있다.The fringe field switching scheme is similar in structure to the transverse electric field scheme, but has a plurality of branches in which pixel electrodes are branched in parallel, thereby improving aperture ratio and transmittance characteristics. In addition, since a parabolic electric field is formed on the surface of the substrate when voltage is applied, the viewing angle is further improved.

상기 프린지 필드 스위칭 방식의 액정표시장치는 다음과 같은 방식으로 제조된다.The fringe field switching type liquid crystal display device is manufactured in the following manner.

먼저, 투명 기판에 투명 전도막을 증착하고, 소정 부분을 패터닝하여 공통전극을 형성하고(제 1 마스크 공정), 금속층을 추가 증착한 후 소정부분 패터닝하여 게이트 전극, 게이트 라인을 동시에 형성한다.(제 2 마스크 공정)First, a transparent conductive film is deposited on a transparent substrate, and a predetermined portion is patterned to form a common electrode (first mask process), a metal layer is additionally deposited, and then a predetermined portion is patterned to simultaneously form a gate electrode and a gate line. 2 mask process)

이어, 게이트 절연막, 활성층, 오믹층을 연속하여 증착하여 반도체 삼층막을 형성한 후 상기 오믹층과 활성층을 패터닝하여 박막트랜지스터 영역을 한정하고(제 3 마스크 공정), 그 상부에 금속층을 증착한 후 소정부분 패터닝하여 소오스/드레인 전극, 데이트 라인을 동시에 형성한다(제 4 마스크 공정). Subsequently, a gate insulating film, an active layer, and an ohmic layer are successively deposited to form a semiconductor three-layer film, and then the ohmic layer and the active layer are patterned to define a thin film transistor region (third mask process), and then a metal layer is deposited thereon. Partial patterning is performed to simultaneously form source / drain electrodes and data lines (fourth mask process).

다음, 상기 기판 결과물 상에 보호막을 적층한 후 소정영역에 콘택홀을 형성하고(제 5 마스크 공정), 상기 콘택홀을 통해 드레인 전극에 접촉하는 화소전극층을 형성한 후 이를 패터닝하여 화소전극을 형성하게 된다(제 6 마스크 공정).Next, after forming a protective film on the substrate resultant, a contact hole is formed in a predetermined region (fifth mask process), a pixel electrode layer is formed in contact with the drain electrode through the contact hole, and then patterned to form a pixel electrode. (Sixth mask process).

이처럼, 프린지 필드 스위칭 방식은 총 6 단계의 마스크 공정을 수반하여 액 정표시장치를 제조하게 된다. 알려진 것처럼 마스크 공정은 감광액 도포, 노광, 현상, 식각, 감광액 박리, 세정 등의 일련의 과정으로 이루어지는 장시간의 복잡한 공정으로서, 액정표시장치를 제조하는 공정의 대부분을 차지하고 있다. 따라서, 대부분의 제조사들은 마스크 공정의 축소를 통해 액정표시장치의 생산성 향상을 도모하고 있는 실정이다.As such, the fringe field switching method involves a total of six mask processes to manufacture a liquid crystal display. As is known, the mask process is a long time complicated process consisting of a series of processes such as photoresist coating, exposure, development, etching, photoresist peeling, and cleaning, and occupies most of the processes for manufacturing a liquid crystal display device. Therefore, most manufacturers are trying to improve the productivity of liquid crystal displays by reducing the mask process.

결론적으로, 종래의 프린지 필드 스위칭 방식은 6단계의 마스크 공정을 수반해야 하므로, 통상 4~5 마스크 공정으로 이루어지는 IPS 방식보다 제조시간 및 제조비용 측면에서 불리한 점이 있었고, 이로 인해 일반 액정표시장치의 제조공정에 사용하기에는 한계가 있었다.In conclusion, since the fringe field switching method of the related art has to involve a six-step mask process, there is a disadvantage in terms of manufacturing time and manufacturing cost in comparison with the IPS method, which is usually composed of a 4 to 5 mask process, and thus manufacturing a general liquid crystal display device. There was a limit to use in the process.

본 발명은 비노광, 전면 노광, 부분 노광의 3영역을 하나의 마스크로 동시에 수행하는 슬릿 마스크(slit mask)와 미리 형성된 포토레지스트(photoresist) 패턴 위에 박막을 증착한 후 포토레지스트를 제거하여 최종 박막 패턴을 형성하는 리프트 오프(lift off) 방식을 적절히 조합하는 방법으로 종래의 단위 마스크 공정을 대체함으로써, 프린지 필드 스위칭 방식의 액정표시장치 제조시 소요되는 마스크 공정수를 3단계 감소시키고, 이로 인한 공정시간 및 제조비용 절감이 가능한 3 마스크 액정표시장치의 제조방법을 제시하는데 그 목적이 있다.According to the present invention, a thin film is deposited on a slit mask and a pre-formed photoresist pattern which simultaneously perform three areas of non-exposure, front exposure, and partial exposure with one mask, and then remove the photoresist to obtain a final thin film. By replacing the conventional unit mask process with a method of properly combining the lift off method of forming a pattern, the number of mask processes required in manufacturing a fringe field switching liquid crystal display device is reduced by three steps, and thus the process An object of the present invention is to propose a method of manufacturing a three-mask liquid crystal display device, which can reduce time and manufacturing cost.

상기의 목적을 달성하기 위한 본 발명에 따른 3 마스크 공정에 의한 액정표시장치의 제조방법기판 상에 제 1 전도막, 제 1 금속층을 적층한 후 소정부분 패터닝하여 공통전극 및 게이트 전극을 형성하는 제 1 마스크 공정과 상기 제 1 마스크 공정의 결과물 상에 절연층, 활성층, 오믹층, 제 2 금속층을 적층한 후 소정부분 패터닝하여 박막트랜지스터를 형성하는 제 2 마스크 공정 및 상기 제 2 마스크 공정의 결과물 상에 보호층을 형성한 후 소정부분 패터닝하여 콘택홀을 형성하고, 제 2 전도막을 적층한 후 리프트 오프하여 화소전극을 형성하는 제 3 마스크 공정을 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of manufacturing a liquid crystal display device using a three-mask process, in which a first conductive film and a first metal layer are stacked on a substrate, and then patterned to form a common electrode and a gate electrode. The result of the second mask process and the second mask process of forming a thin film transistor by forming a predetermined portion after laminating an insulating layer, an active layer, an ohmic layer, and a second metal layer on the result of the first mask process and the first mask process. And forming a contact hole by forming a protective layer on the protective layer, forming a contact hole, stacking a second conductive layer, and then lifting the second electrode to form a pixel electrode.

여기서, 상기 제 1 마스크 공정은,상기 제 1 마스크 공정은,기판 상에 제 1 전도막, 제 1 금속층을 적층하는 단계와 포토레지스트를 추가 코팅하여 하나의 마스크로 전면노광, 부분노광, 비노광을 실시하는 단계와 전면노광영역의 제 1 전도막 및 제 1 금속층을 식각하여 게이트 전극을 형성하는 단계 및 부분노광영역의 포토레지스트를 제거한 후 제 1 금속층을 식각하여 공통전극을 형성하는 단계를 더 포함하는 것을 특징으로 한다.Here, the first mask process, the first mask process, the first conductive film, the first metal layer on the substrate and the step of further coating the photoresist by coating the photoresist, single exposure, partial exposure, non-exposure Forming a gate electrode by etching the first conductive layer and the first metal layer in the front exposure region; and removing the photoresist in the partial exposure region, and etching the first metal layer to form a common electrode. It is characterized by including.

그리고, 상기 제 2 마스크 공정은, 게이트 전극 및 공통전극이 형성된 기판 상에 절연층, 활성층, 오믹층, 제 2 금속층을 적층하는 단계와 포토레지스트를 추가 코팅하여 하나의 마스크로 전면노광, 부분노광, 비노광을 실시하는 단계와 전면노광영역의 제 2 금속층을 식각하여 소오스/드레인 전극영역을 한정하는 단계 및 부분노광영역의 감광층을 제거한 후 제 2 금속층을 식각하여 소오스/드레인 전극을 형성하는 단계를 더 포함하는 것을 특징으로 한다.The second mask process may include stacking an insulating layer, an active layer, an ohmic layer, and a second metal layer on a substrate on which a gate electrode and a common electrode are formed, and additionally coating a photoresist to expose the front surface and the partial exposure. Performing a non-exposure process, defining a source / drain electrode region by etching the second metal layer of the front exposure region, and removing the photosensitive layer of the partial exposure region, and etching the second metal layer to form the source / drain electrode. It further comprises a step.

그리고, 상기 제 3 마스크 공정은, 박막트랜지스터가 형성된 기판 상에 보호층을 형성하는 단계와 포토레지스트를 추가 코팅하여 하나의 마스크로 전면노광, 부분노광, 비노광을 실시하는 단계와 전면노광영역의 보호층을 식각하여 콘택홀을 형성하는 단계와 부분노광영역의 감광층을 제거한 후 제 2 전도막을 증착하는 단계 및 상기 제 2 전도막을 리프트 오프하여 화소전극을 형성하는 단계를 더 포함하는 것을 특징으로 한다.The third mask process may include forming a protective layer on the substrate on which the thin film transistor is formed, and further coating the photoresist to perform front exposure, partial exposure, and non-exposure with a single mask. Forming a contact hole by etching the protective layer, removing the photosensitive layer of the partial exposure region, depositing a second conductive layer, and lifting the second conductive layer to form a pixel electrode. do.

상기 제 1, 제 2 전도막은 투명 전도막 예컨대, ITO, IZO 등의 투광성 재료로 형성하며, 화소전극은 전도성이 좋은 금속성 재료로 형성하는 것이 바람직하다.The first and second conductive films are formed of a transparent conductive film such as ITO, IZO, or the like, and the pixel electrode is preferably formed of a metallic material having good conductivity.

상기 게이트 전극은 제 1 전도막 위에 형성되며, 공통전극과 화소전극은 그 사이의 절연막에 의해 절연되며, 상기 화소전극은 상호 평행하기 분기된 다수개의 브렌치와, 그 일단을 연결하는 바디를 포함한다.The gate electrode is formed on the first conductive layer, the common electrode and the pixel electrode are insulated by an insulating film therebetween, and the pixel electrode includes a plurality of branches branched parallel to each other and a body connecting one end thereof. .

상기 마스크는 전면노광, 부분노광, 비노광이 동시에 가능한 슬릿 마스크(또는 하프톤 마스크)인 것을 특징으로 한다.The mask may be a slit mask (or halftone mask) capable of front exposure, partial exposure, and non-exposure at the same time.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따라 제조된 프린지 필드 스위칭 방식의 액정표시장치를 나타낸 도면이다.1 is a view showing a fringe field switching type liquid crystal display device manufactured according to the present invention.

도 1을 참조하면, 상기 액정표시장치는 게이트 전극(102), 소오스 전극(106) 및 드레인 전극(107)을 갖는 박막트랜지스터와 액정층에 전계를 형성하는 공통전극(101) 및 화소전극(120) 등으로 구성되어 있다.Referring to FIG. 1, the liquid crystal display includes a thin film transistor having a gate electrode 102, a source electrode 106, and a drain electrode 107, and a common electrode 101 and a pixel electrode 120 forming an electric field in the liquid crystal layer. ) And the like.

상기 게이트 전극(102)은 일측으로 연장되어 게이트 라인(미도시)을 형성하며, 상기 드레인 전극(107)은 게이트 라인과 교차하는 방향으로 연장되어 데이터 라인(미도시)을 형성한다. 이때, 상기 게이트 라인과 데이터 라인은 절연막(103)에 의해 상호 절연되어 있고, 기판(100) 상에는 다수개의 게이트 라인과 다수개의 데이터 라인이 서로 교차되도록 형성되어 단위화소를 한정한다. 여기서 게이트 라인 및 데이터 라인은 RC 지연을 줄이기 위하여, 비교적 전도 특성이 우수한 Al, Mo, Ti, W, Ta, Cr 및 이의 조합으로 구성된 그룹 중 어느 하나의 금속막 또는 두 개 이상의 합금막으로 형성될 수 있다.The gate electrode 102 extends to one side to form a gate line (not shown), and the drain electrode 107 extends in a direction crossing the gate line to form a data line (not shown). In this case, the gate line and the data line are insulated from each other by the insulating layer 103, and a plurality of gate lines and a plurality of data lines are formed on the substrate 100 to cross each other to define unit pixels. In this case, the gate line and the data line may be formed of a metal film or any two or more alloy films selected from the group consisting of Al, Mo, Ti, W, Ta, Cr, and combinations thereof having excellent conduction characteristics in order to reduce the RC delay. Can be.

공통전극(101)은 하부 기판(100)의 단위화소 공간에 각각 형성된다. 여기서 공통전극(101)은 게이트 라인과 동일표면, 즉 하부 기판(100)에 형성되고, 공통 신호선과 연결되어 공통신호를 인가 받는다.The common electrode 101 is formed in each unit pixel space of the lower substrate 100. The common electrode 101 is formed on the same surface as the gate line, that is, the lower substrate 100, and is connected to the common signal line to receive the common signal.

화소전극(110)은 공통전극(101)과 절연막(103)을 사이에 두고 대향하도록 형성되고, 콘택홀(109)을 통해 드레인 전극(107)과 연결되어 데이터 신호를 인가받는다. 이때 화소전극(110)은 도 2와 같이 평행하게 분기된 다수개의 브렌치(120a,120b,120c,120d)와 상기 브렌치들(120a,120b,120c,120d)의 일단을 연결하는 바디(body:120e)을 포함하는 구조를 갖는다. (도 2는 본 발명에 따라 제조된 프린지 필드 스위칭 방식의 액정표시장치의 화소전극을 나타낸 도면이다.)The pixel electrode 110 is formed to face the common electrode 101 and the insulating layer 103 therebetween, and is connected to the drain electrode 107 through a contact hole 109 to receive a data signal. In this case, the pixel electrode 110 is a body (120e) connecting the plurality of branches (120a, 120b, 120c, 120d) branched in parallel with one end of the branches (120a, 120b, 120c, 120d) as shown in FIG. ) Has a structure including. 2 is a view showing a pixel electrode of a fringe field switching liquid crystal display device manufactured according to the present invention.

그리고, 상기 공통전극(101)과 화소전극(110)은 투명성 도전물질 예를 들어 ITO, IZO와 같은 재료로 형성되는데 이는 단위화소에서 개구되는 면적을 증대시켜 개구율 및 투과율을 개선한다.In addition, the common electrode 101 and the pixel electrode 110 are formed of a transparent conductive material such as ITO or IZO, which increases the area opened in the unit pixel, thereby improving the aperture ratio and transmittance.

이러한 구조의 액정표시장치는 첫째, 슬릿 마스크를 사용함으로써 종래의 제 1, 제 2 공정 및 제 3, 제 4 공정을 2단계로 줄일 수 있고, 둘째, 슬릿 마스크와 리프트 오프 방식을 사용함으로써 종래의 제 5, 제 6 공정을 1단계로 줄일 수 있 다. 즉, 3단계의 마스크 공정을 통해 제조할 수 있으며, 이점이 본 발명에서 가장 주요한 기술적 특징을 이루는 것이다.The liquid crystal display having such a structure can firstly reduce the conventional first, second, third and fourth processes by two steps by using a slit mask, and secondly, by using a slit mask and a lift-off method. The fifth and sixth processes can be reduced to one step. That is, it can be manufactured through a three-step mask process, the advantage is to achieve the most important technical features in the present invention.

상기 슬릿 마스크는 노광할 영역에 직접 노광하는 것이 아니라 좁은 폭의 선(slit)을 통하여 노광하는 방법이다. 일반적인 노광에 비하여 광량이 줄고 회절 등의 효과로 인해 포토레지스트가 부분적으로 노광이 되어 얇은 층의 포토레지스트가 남게 되어 비노광, 전면 노광, 부분 노광의 3영역을 하나의 마스크로 만들 수 있다. 이 마스크를 사용할 경우 전면노광에 의하여 패턴이 형성된 부분을 1차적으로 식각한 후, 부분 노광영역의 포토레지스트를 제거한 후(etch back) 식각할 수 있으므로, 결과적으로 2단계의 마스크를 1단계로 줄일 수 있는 장점이 있다.The slit mask is a method of exposing through a narrow line of slit, not directly exposing to the area to be exposed. Compared with the general exposure, the amount of light is reduced and the photoresist is partially exposed due to the effect of diffraction and the like, so that a thin layer of photoresist is left to make three areas of non-exposure, front exposure and partial exposure as one mask. In the case of using this mask, the portion where the pattern is formed by the front exposure can be etched first, and then the photoresist of the partial exposure area can be etched back, so that the mask of step 2 can be reduced to 1 step. There are advantages to it.

상기 리프트 오프 방식은 박막 증착 이전에 포토레지스트에 패턴을 미리 형성하고, 그 위에 박막을 증착한 후 포토레지스트를 제거함으로써, 최종 박막 패턴을 형성시키는 기술로서, 포토레지스트를 제거하기 위해 용제에 녹이는 과정에서 포토레지스트 위에 증착된 박막들이 제거됨으로써 원하는 박막 패턴이 형성되는 것이다.The lift-off method is a technique of forming a final thin film pattern by forming a pattern in a photoresist before depositing a thin film, depositing a thin film thereon, and removing the photoresist, and dissolving it in a solvent to remove the photoresist. By removing the thin films deposited on the photoresist to form a desired thin film pattern.

먼저, 상기 제 1 마스크 공정을 설명하면 다음과 같다.First, the first mask process will be described below.

도 3은 본 발명에 따른 액정표시장치의 제 1 마스크 공정을 나타낸 도면이다.3 is a view showing a first mask process of the liquid crystal display according to the present invention.

도 3을 참조하면, 투명 기판(100) 예컨대, 유리 기판 또는 석영 기판에 투명 전도막을 증착한다. 상기 투명 전도막으로는 ITO, IZO 등의 투광성 도전재료 등이 선택될 수 있다. 그 위에 스퍼터링(sputtering) 등의 방식으로 금속층을 증착한 후 포토레지스트를 코팅하고, 제 1 마스크(210)를 사용하여 노광을 하게 된다. 여기서, 상기 제 1 마스크(210)에는 게이트 전극(102), 게이트 라인(미도시) 영역에 대응하도록 차단부(210A)가 형성되고, 공통전극 영역에 대응하도록 중간부(210B)가 형성되며, 나머지 영역에 투과부(210C)가 형성되어 있다. 상기 중간부(210B)는 슬릿 형태로 구성되어 광의 일부만 투과되므로, 해당 영역의 포토레지스트는 예를 들어, 노광영역이 제거되는 포지티브 타입의 경우 현상을 하면 약 25%만 잔존하게 된다.Referring to FIG. 3, a transparent conductive film is deposited on a transparent substrate 100, for example, a glass substrate or a quartz substrate. Transmissive conductive materials such as ITO and IZO may be selected as the transparent conductive film. The metal layer is deposited thereon, for example, by sputtering, and then coated with a photoresist, and exposed using the first mask 210. Here, the blocking part 210A is formed in the first mask 210 to correspond to the gate electrode 102 and the gate line (not shown) area, and the intermediate part 210B is formed to correspond to the common electrode area. The permeation | transmission part 210C is formed in the remaining area. Since the intermediate portion 210B has a slit shape and only a part of the light is transmitted, only about 25% of the photoresist in the corresponding region remains when developed, for example, in the case of a positive type in which the exposed region is removed.

이어, 상기 차단부(210A) 및 중간부(210B)의 포토레지스트를 베리어(barrier)로 하여 식각하면 기판(100)에는 공통전극 영역이 한정되고, 게이트 전극(102), 게이트 라인이 동시에 형성된다. 후속하여, 중간부(210B)의 포토레지스트를 제거하고(etch back), 상기 차단부(210A)의 포토레지스트를 베리어로 하여 공통전극 영역 위에 형성된 금속층을 식각함으로써 공통전극(101)이 형성된다.Subsequently, when the photoresist of the blocking portion 210A and the intermediate portion 210B is etched as a barrier, the common electrode region is defined on the substrate 100, and the gate electrode 102 and the gate line are simultaneously formed. . Subsequently, the common electrode 101 is formed by etching back the photoresist of the intermediate portion 210B and etching the metal layer formed on the common electrode region using the photoresist of the blocking portion 210A as a barrier.

다음, 상기 제 2 마스크 공정을 설명하면 다음과 같다.Next, the second mask process will be described.

도 4는 본 발명에 따른 액정표시장치의 제 2 마스크 공정을 나타낸 도면이다.4 is a view illustrating a second mask process of the liquid crystal display according to the present invention.

도 4를 참조하면, 제 1 마스크 공정을 마친 결과물 상부에 게이트 절연막(103)을 코팅하고, 비정질 실리콘 결정으로 구성되는 활성층(104), 도핑된 비정질 실리콘 결정으로 구성되는 오믹층(105)을 연속하여 적층하여 반도체 삼층막을 형성하고, 그 상부에 금속막(106,107)을 추가 적층한 후 포토레지스트를 코팅하고, 제 2 마스크(220)를 사용하여 노광을 하게 된다. 여기서, 상기 제 2 마스크(220)에는 소오스/드레인 전극 영역에 대응하도록 차단부(220A)가 형성되고, 소오스/드레인 분리 영역에 대응하도록 중간부(220B)가 형성되고, 나머지 영역에 투과부(220C)가 형성되어 있다.Referring to FIG. 4, the gate insulating layer 103 is coated on the resultant of the first mask process, and the active layer 104 made of amorphous silicon crystals and the ohmic layer 105 made of doped amorphous silicon crystals are successively coated. And stacked to form a semiconductor three-layer film, the metal films 106 and 107 are further stacked on the photoresist, and then the photoresist is coated and exposed using the second mask 220. Here, the blocking portion 220A is formed in the second mask 220 so as to correspond to the source / drain electrode region, and the intermediate portion 220B is formed so as to correspond to the source / drain isolation region, and the transmissive portion 220C is formed in the remaining region. ) Is formed.

이어, 상기 차단부(220A) 및 중간부(220B)의 포토레지스트를 베리어로 하여 상기 금속층(106,107)을 건식 식각하고, 이어 노출되는 오믹층(105), 활성층(104)을 습식 식각하면 기판(100)에는 박막트랜지스터 영역 및 소오스/드레인 전극 영역이 한정되고, 데이터 라인(미도시)이 동시에 형성된다. 후속하여, 중간부(220B)의 포토레지스트를 제거하고(etch back), 상기 차단부의 포토레지스트를 베리어로 하여 소오스/드레인 전극 영역을 소정부분 식각하여 소오스/드레인 전극(106,107)을 형성하고, 이를 베리어로 하여 그 하부의 오믹층(105)을 식각함으로써 박막트랜지스터를 형성하게 된다.Subsequently, the metal layers 106 and 107 are dry-etched using the photoresist of the blocking portion 220A and the intermediate portion 220B as a barrier, and the wetted ohmic layer 105 and the active layer 104 are wet-etched. The thin film transistor region and the source / drain electrode region are limited to 100, and data lines (not shown) are simultaneously formed. Subsequently, the photoresist of the intermediate portion 220B is etched back, and the source / drain electrode regions are partially etched by using the photoresist of the blocking portion as a barrier to form the source / drain electrodes 106 and 107. As a barrier, the lower ohmic layer 105 is etched to form a thin film transistor.

여기서, 상기 데이터 라인은 다수개로 형성되며, 역시 다수개로 형성되는 게이트 라인과 교차되도록 배치되고, 각기 한 쌍의 게이트 라인과 데이터 라인의 교차영역에 의해 단위 화소가 한정된다. 그리고, 각 단위 화소에는 박막트랜지스터가 일대일로 대응하도록 배치되어 있다.Here, the data lines are formed in plural and arranged to intersect with the plural gate lines, respectively, and the unit pixel is defined by an intersection area of the pair of gate lines and the data lines. Thin film transistors are arranged in one-to-one correspondence with each unit pixel.

다음, 상기 제 3 마스크 공정을 설명하면 다음과 같다.Next, the third mask process will be described.

도 5 내지 도 9는 본 발명에 따른 액정표시장치의 제 3 마스크 공정을 나타낸 도면이다.5 to 9 illustrate a third mask process of the liquid crystal display according to the present invention.

제 2 마스크 공정이 끝나면, 그 결과물 상부에 보호막(108)을 코팅한 후 그 위에 포토레지스트(110)를 추가 코팅한다. 이때, 포토레지스트(110)는 후속하는 리 프트 오프 공정을 거쳐야 하므로, 포토레지스트(110)에 비교적 단차가 큰 패턴이 형성될 수 있도록 비교적 두껍게 형성하는 것이 바람직하다.After the second mask process is finished, the protective film 108 is coated on the resultant, and then the photoresist 110 is further coated thereon. In this case, since the photoresist 110 must go through a subsequent lift-off process, it is preferable to form the photoresist thicker so that a relatively large step pattern can be formed in the photoresist 110.

이어, 콘택홀 영역에 대응하도록 투과부(230C)가 형성되며, 화소전극 패턴에 대응하도록 중간부(230B)가 형성되고, 나머지 영역에 차단부(230A)가 형성된 제 3 마스크(230)를 사용하여 상기 포토레지스트(110)를 노광하게 된다.Subsequently, the transmissive part 230C is formed to correspond to the contact hole area, the intermediate part 230B is formed to correspond to the pixel electrode pattern, and the third mask 230 having the blocking part 230A is formed in the remaining area. The photoresist 110 is exposed.

화소전극 패턴은 공통전극(101)과 함께 포물선 형태의 전계 즉, 프린지 필드 전계를 형성해야 하므로 도 2와 같이 다수개의 브렌치들(120a, 120b, 120c, 120d)이 바(bar)형태의 바디(120e)에 묶여있는 구조를 갖게 된다, 그리고 리프트 오프 방식으로 형성된다. 따라서, 상기 제 3 마스크(230)의 중간부(230B)에는 화소전극 패턴에 대응할 수 있도록 슬릿영역과 차단영역으로 구성된 노광패턴이 존재하여야 한다. 이때, 상기 슬릿영역은 빛의 회절, 중첩현상을 이용하여 부분노광이 되는 부분으로써 화소전극의 브렌치(도 2의 120a, 120b, 120c, 120d) 및 바디(120e)에 대응한다.Since the pixel electrode pattern needs to form a parabolic electric field, that is, a fringe field electric field, together with the common electrode 101, the plurality of branches 120a, 120b, 120c, and 120d are formed in a bar body. 120e), and is formed in a lift-off manner. Therefore, an exposure pattern including a slit region and a blocking region should exist in the middle portion 230B of the third mask 230 to correspond to the pixel electrode pattern. In this case, the slit region is a portion that is partially exposed by using diffraction and overlap of light, and corresponds to the branches (120a, 120b, 120c, 120d of FIG. 2) and the body 120e of the pixel electrode.

이러한 구조를 갖는 제 3 마스크(230)를 통해 노광을 실시하고, 현상을 하게 되면 도 6과 같이 콘택홀 영역에서는 포토레지스트(110)가 모두 제거되고, 화소전극 영역에는 형성하고자 하는 화소전극의 패턴에 대응하여 포토레지스트(110)가 부분적으로 잔존하게 된다. 따라서 상기 포토레지스트(110)를 베리어로 하여 보호층(108)을 식각하면, 도 7과 같이 드레인 전극(107)과 도통되는 콘택홀이 형성된다. When the exposure is performed through the third mask 230 having the above structure and developed, the photoresist 110 is removed from the contact hole region as shown in FIG. 6, and the pattern of the pixel electrode to be formed in the pixel electrode region is illustrated. In response to this, the photoresist 110 partially remains. Therefore, when the protective layer 108 is etched using the photoresist 110 as a barrier, a contact hole is formed which is connected to the drain electrode 107 as shown in FIG. 7.

이어, 도 8과 같이 부분 노광된 포토레지스트(110)를 제거 한 후(ecth back), 그 위에 투명 전도막(120)을 증착한다. 이때, 화소전극 영역의 경우 브렌치 (도 2의 120a, 120b, 120c) 및 바디(120d) 영역에는 포토레지스트(110)가 제거된 상태로 그 위에 투명 전도막(120)이 증착되며, 나머지 영역에는 포토레지스트(110)가 잔존한 상태로 그 위에 투명전도막(120)이 증착된다. Subsequently, as shown in FIG. 8, the partially exposed photoresist 110 is removed (ecth back), and then a transparent conductive film 120 is deposited thereon. In this case, in the pixel electrode region, the transparent conductive film 120 is deposited on the branches (120a, 120b, 120c of FIG. 2) and the body 120d, with the photoresist 110 removed thereon, and in the remaining regions. The transparent conductive film 120 is deposited thereon with the photoresist 110 remaining.

이어, 기판(100) 상에 존재하는 포토레지스트(110)를 유기용제 예를 들어, 솔벤트 용액을 이용하여 용해시켜 제거하면, 도 9와 같이 포토레지스트(110) 위에 형성된 투명 전도막(120)은 분리되어 제거되고, 콘택홀 및 화소전극 영역에만 투명 전도막이 소정 패턴으로 잔존하여 화소전극(120)을 형성한다.Subsequently, when the photoresist 110 existing on the substrate 100 is dissolved and removed by using an organic solvent, for example, a solvent solution, the transparent conductive film 120 formed on the photoresist 110 is formed as shown in FIG. 9. It is separated and removed, and the transparent conductive film remains only in the contact hole and the pixel electrode region in a predetermined pattern to form the pixel electrode 120.

이와 같은 액정표시장치의 동작과정을 도 1을 참조하여 설명하면 다음과 같다.The operation of the liquid crystal display will be described with reference to FIG. 1.

게이트 라인에 주사 신호가 인가되고, 데이터 라인에 구동 신호가 인가되면, 게이트 라인과 데이터 라인의 교차점 부근에 형성되는 박막트랜지스터가 턴온되어, 화소전극(120)에 전달된다. 이때 공통전극(101)에는 구동 신호와 소정의 전압차를 갖는 공통 신호가 계속적으로 인가되고 있는 상태이므로, 공통전극(101)과 화소전극(120) 사이에 전계가 형성된다.When the scan signal is applied to the gate line and the driving signal is applied to the data line, the thin film transistor formed near the intersection point of the gate line and the data line is turned on and transferred to the pixel electrode 120. In this case, since the common signal having a predetermined voltage difference is continuously applied to the common electrode 101, an electric field is formed between the common electrode 101 and the pixel electrode 120.

한편, 화소전극(120)은 브랜치 구조를 갖기 때문에 형성된 전계는 곡률이 큰 다수의 포물선 형태의 프린지 필드가 발생된다. 여기서 프린지 필드의 시점 및 종점은 전극들(101,120)의 가장자리이므로, 전극들(101,120) 상부에 존재하는 액정분자들이 전계의 영향을 받아 동작하게 된다. 이때, 액정분자의 장축은 포물선 형태의 전계를 따라 평행하게 트위스트 되고, 액정분자의 장축은 광축이므로 광시야각 특성을 갖게 된다. 또한, 화상영역에 위치하여 전계를 발생시키는 공통전극 (101),화소전극(120)은 투명한 재료로 형성되므로, 개구율 특성이 향상된다. On the other hand, since the pixel electrode 120 has a branched structure, a plurality of parabolic fringe fields are generated in the formed electric field. Since the starting point and the end point of the fringe field are edges of the electrodes 101 and 120, the liquid crystal molecules on the electrodes 101 and 120 operate under the influence of an electric field. In this case, the long axis of the liquid crystal molecules is twisted in parallel along the parabolic electric field, and the long axis of the liquid crystal molecules has a wide viewing angle characteristic. In addition, since the common electrode 101 and the pixel electrode 120 positioned in the image region to generate an electric field are formed of a transparent material, the aperture ratio characteristics are improved.

이상, 전술한 실시예는 예시의 목적을 위해 개시된 것으로, 당업자라면 본 발명의 기술적 사상을 일탈하지 아니하는 범위에서 다양한 변경, 개량, 대체 및 부가 등의 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 첨부되는 특허청구범위에 의하여 정하여진다.As described above, the above embodiments are disclosed for purposes of illustration, and those skilled in the art will appreciate that various modifications, improvements, substitutions, and additions may be made without departing from the spirit of the present invention. Accordingly, the technical scope of the present invention is defined by the appended claims.

이상의 설명에서와 같은 본 발명에 따른 3 마스크 액정표시장치의 제조방법은, 슬릿 마스크 및 리프트 오프 방식을 적절히 조합하는 방법으로 종래의 프린지 필드 스위칭 방식의 액정표시장치의 제조공정에서 마스크 공정을 6단계에서 3단계로 줄임으로써 공정시간 단축 및 제조비용 절감이 가능하다.As described above, the manufacturing method of the three-mask liquid crystal display device according to the present invention is a method of properly combining the slit mask and the lift-off method, and the six steps of the mask process in the manufacturing process of the conventional fringe field switching type liquid crystal display device. By reducing the process to three steps, the process time and manufacturing cost can be reduced.

또한, 본 발명을 이용하여 제조되는 액정표시장치는 화소전극과 공통전극이 투명한 물질로 형성되고, 두 전극 사이에 포물선 형태의 프린지 필드 전계가 형성되므로 개구율 및 시야각이 개선되어 고휘도, 고품질 특성을 제공한다.In addition, the liquid crystal display manufactured by using the present invention has a pixel electrode and a common electrode formed of a transparent material, and a parabolic fringe field electric field is formed between the two electrodes, thereby improving aperture ratio and viewing angle to provide high brightness and high quality characteristics. do.

Claims (9)

기판 상에 제 1 전도막, 제 1 금속층을 적층한 후 소정부분 패터닝하여 공통전극 및 게이트 전극을 형성하는 제 1 마스크 공정과;A first mask process of forming a common electrode and a gate electrode by laminating a first conductive film and a first metal layer on a substrate and patterning the predetermined portion; 상기 제 1 마스크 공정의 결과물 상에 절연층, 활성층, 오믹층, 제 2 금속층을 적층한 후 소정부분 패터닝하여 박막트랜지스터를 형성하는 제 2 마스크 공정; 및A second mask process of forming a thin film transistor by stacking an insulating layer, an active layer, an ohmic layer, and a second metal layer on the resultant of the first mask process and patterning a predetermined portion; And 상기 제 2 마스크 공정의 결과물 상에 보호층을 형성한 후 소정부분 패터닝하여 콘택홀을 형성하고, 제 2 전도막을 적층한 후 리프트 오프하여 화소전극을 형성하는 제 3 마스크 공정을 포함하는 것을 특징으로 하는 3 마스크 공정에 의한 액정표시장치의 제조방법.And a third mask process of forming a contact hole by forming a protective layer on the resultant of the second mask process, patterning a predetermined portion, stacking the second conductive film, and then lifting off to form a pixel electrode. The manufacturing method of the liquid crystal display device by a 3 mask process. 청구항 1에 있어서,The method according to claim 1, 상기 제 1 마스크 공정은,The first mask process, 기판 상에 제 1 전도막, 제 1 금속층을 적층하는 단계와;Stacking a first conductive film and a first metal layer on the substrate; 포토레지스트를 추가 코팅하여 하나의 마스크로 전면노광, 부분노광, 비노광을 실시하는 단계와;Further coating the photoresist to perform front exposure, partial exposure and non-exposure with one mask; 전면노광영역의 제 1 전도막 및 제 1 금속층을 식각하여 게이트 전극을 형성하는 단계; 및Etching the first conductive layer and the first metal layer in the front exposure region to form a gate electrode; And 부분노광영역의 포토레지스트를 제거한 후 제 1 금속층을 식각하여 공통전극 을 형성하는 단계; 를 더 포함하는 것을 특징으로 하는 3 마스크 공정에 의한 액정표시장치의 제조방법.Removing the photoresist of the partial exposure region and then etching the first metal layer to form a common electrode; Method of manufacturing a liquid crystal display device by a three-mask process further comprising. 청구항 1에 있어서,The method according to claim 1, 상기 제 2 마스크 공정은,The second mask process, 게이트 전극 및 공통전극이 형성된 기판 상에 절연층, 활성층, 오믹층, 제 2 금속층을 적층하는 단계와;Stacking an insulating layer, an active layer, an ohmic layer, and a second metal layer on the substrate on which the gate electrode and the common electrode are formed; 포토레지스트를 추가 코팅하여 하나의 마스크로 전면노광, 부분노광, 비노광을 실시하는 단계와;Further coating the photoresist to perform front exposure, partial exposure and non-exposure with one mask; 전면노광영역의 제 2 금속층을 식각하여 소오스/드레인 전극영역을 한정하는 단계; 및 Etching the second metal layer of the front exposure region to define a source / drain electrode region; And 부분노광영역의 감광층을 제거한 후 제 2 금속층을 식각하여 소오스/드레인 전극을 형성하는 단계; 를 더 포함하는 것을 특징으로 하는 3 마스크 공정에 의한 액정표시장치의 제조방법.Removing the photosensitive layer of the partial exposure region and then etching the second metal layer to form a source / drain electrode; Method of manufacturing a liquid crystal display device by a three-mask process further comprising. 청구항 1에 있어서,The method according to claim 1, 제 3 마스크 공정은,The third mask process is 박막트랜지스터가 형성된 기판 상에 보호층을 형성하는 단계와;Forming a protective layer on the substrate on which the thin film transistor is formed; 포토레지스트를 추가 코팅하여 하나의 마스크로 전면노광, 부분노광, 비노광을 실시하는 단계와;Further coating the photoresist to perform front exposure, partial exposure and non-exposure with one mask; 전면노광영역의 보호층을 식각하여 콘택홀을 형성하는 단계와;Etching the passivation layer of the front exposure region to form a contact hole; 부분노광영역의 감광층을 제거한 후 제 2 전도막을 증착하는 단계; 및Removing the photosensitive layer of the partial exposure region and then depositing a second conductive film; And 상기 제 2 전도막을 리프트 오프하여 화소전극을 형성하는 단계; 를 더 포함하는 것을 특징으로 하는 3 마스크 공정에 의한 액정표시장치의 제조방법.Lifting off the second conductive layer to form a pixel electrode; Method of manufacturing a liquid crystal display device by a three-mask process further comprising. 청구항 1에 있어서,The method according to claim 1, 상기 제 1, 제 2 전도막은 투명 전도막인 것을 특징으로 하는 3 마스크 공정에 의한 액정표시장치의 제조방법.And the first and second conductive films are transparent conductive films. 청구항 1에 있어서,The method according to claim 1, 상기 화소전극은 평행하게 분기된 다수개의 브렌치를 포함하는 것을 특징으로 하는 3 마스크 공정에 의한 액정표시장치의 제조방법.And the pixel electrode comprises a plurality of branches branched in parallel. 청구항 6에 있어서,The method according to claim 6, 상기 화소전극은 상기 브렌치들의 일단을 연결하는 바디를 더 포함하는 것을 특징으로 하는 3 마스크 공정에 의한 액정표시장치의 제조방법.And the pixel electrode further comprises a body connecting one end of the branches to the pixel electrode. 청구항 1 또는 청구항 2에 있어서,The method according to claim 1 or 2, 상기 게이트 전극은 제 1 전도막 위에 형성되는 것을 특징으로 하는 3 마스크 공정에 의한 액정표시장치의 제조방법.And the gate electrode is formed on the first conductive film. 청구항 1 내지 청구항 5중 어느 한 항에 있어서,The method according to any one of claims 1 to 5, 상기 마스크는 전면노광, 부분노광, 비노광이 동시에 가능한 슬릿 마스크인 것을 특징으로 하는 3 마스크 공정에 의한 액정표시장치의 제조방법.And the mask is a slit mask capable of front exposure, partial exposure and non-exposure at the same time.
KR1020060011814A 2006-02-07 2006-02-07 3 Manufacturing method of liquid crystal display device by mask process Withdrawn KR20070080476A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060011814A KR20070080476A (en) 2006-02-07 2006-02-07 3 Manufacturing method of liquid crystal display device by mask process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060011814A KR20070080476A (en) 2006-02-07 2006-02-07 3 Manufacturing method of liquid crystal display device by mask process

Publications (1)

Publication Number Publication Date
KR20070080476A true KR20070080476A (en) 2007-08-10

Family

ID=38600849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060011814A Withdrawn KR20070080476A (en) 2006-02-07 2006-02-07 3 Manufacturing method of liquid crystal display device by mask process

Country Status (1)

Country Link
KR (1) KR20070080476A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7906356B2 (en) 2008-08-27 2011-03-15 Beijing Boe Optoelectronics Technology Co., Ltd. Method of manufacturing array substrate of horizontal electric field type transreflective liquid crystal display
KR20110113398A (en) * 2010-04-09 2011-10-17 엘지디스플레이 주식회사 Fringe-field switching thin film transistor substrate and its manufacturing method
US8197995B2 (en) 2008-08-27 2012-06-12 Beijing Boe Optoelectronics Technology Co., Ltd. Method of manufacturing array substrate of transreflective liquid crystal display
US8329486B2 (en) 2008-11-05 2012-12-11 Samsung Display Co., Ltd. Thin film transistor array panel and method for manufacturing the same
WO2013116994A1 (en) * 2012-02-07 2013-08-15 深圳市华星光电技术有限公司 Thin-film transistor array substrate and manufacturing method therefor
WO2013116992A1 (en) * 2012-02-06 2013-08-15 深圳市华星光电技术有限公司 Thin-film transistor array substrate and manufacturing method therefor
US8569760B2 (en) 2009-11-30 2013-10-29 Samsung Display Co., Ltd. Thin film transistor having oxide semiconductor layer as ohmic contact layer and method of fabricating the same
KR101356171B1 (en) * 2007-10-24 2014-01-24 엘지디스플레이 주식회사 Fringe field switching liquid crystal display device and method of fabricating the same
US8940565B1 (en) 2013-08-09 2015-01-27 Samsung Display Co., Ltd. Methods of manufacturing thin-film transistor array substrate and liquid crystal display
CN116125713A (en) * 2022-12-29 2023-05-16 惠科股份有限公司 Array substrate, manufacturing method thereof, and display device
CN119815924A (en) * 2024-12-31 2025-04-11 广州华星光电半导体显示技术有限公司 Array substrate and display panel

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101356171B1 (en) * 2007-10-24 2014-01-24 엘지디스플레이 주식회사 Fringe field switching liquid crystal display device and method of fabricating the same
US7906356B2 (en) 2008-08-27 2011-03-15 Beijing Boe Optoelectronics Technology Co., Ltd. Method of manufacturing array substrate of horizontal electric field type transreflective liquid crystal display
US8197995B2 (en) 2008-08-27 2012-06-12 Beijing Boe Optoelectronics Technology Co., Ltd. Method of manufacturing array substrate of transreflective liquid crystal display
KR101522615B1 (en) * 2008-11-05 2015-05-22 삼성디스플레이 주식회사 Thin film transistor array panel and method for manufacturing the same
US8329486B2 (en) 2008-11-05 2012-12-11 Samsung Display Co., Ltd. Thin film transistor array panel and method for manufacturing the same
US8569760B2 (en) 2009-11-30 2013-10-29 Samsung Display Co., Ltd. Thin film transistor having oxide semiconductor layer as ohmic contact layer and method of fabricating the same
US8921863B2 (en) 2009-11-30 2014-12-30 Samsung Display Co., Ltd. Thin film transistor having oxide semiconductor layer as ohmic contact layer
KR20110113398A (en) * 2010-04-09 2011-10-17 엘지디스플레이 주식회사 Fringe-field switching thin film transistor substrate and its manufacturing method
WO2013116992A1 (en) * 2012-02-06 2013-08-15 深圳市华星光电技术有限公司 Thin-film transistor array substrate and manufacturing method therefor
WO2013116994A1 (en) * 2012-02-07 2013-08-15 深圳市华星光电技术有限公司 Thin-film transistor array substrate and manufacturing method therefor
US8940565B1 (en) 2013-08-09 2015-01-27 Samsung Display Co., Ltd. Methods of manufacturing thin-film transistor array substrate and liquid crystal display
CN116125713A (en) * 2022-12-29 2023-05-16 惠科股份有限公司 Array substrate, manufacturing method thereof, and display device
CN119815924A (en) * 2024-12-31 2025-04-11 广州华星光电半导体显示技术有限公司 Array substrate and display panel

Similar Documents

Publication Publication Date Title
US6927105B2 (en) Thin film transistor array substrate and manufacturing method thereof
US8933460B2 (en) Array substrate for fringe field switching mode liquid crystal display device
KR101905757B1 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
US8199301B2 (en) Horizontal electric field switching liquid crystal display device
US9515028B2 (en) Array substrate, method of manufacturing the same and display device
KR20070080476A (en) 3 Manufacturing method of liquid crystal display device by mask process
KR101294237B1 (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
KR20010092358A (en) Liquid crystal display device
US7064347B2 (en) Thin film transistor substrate for display device and fabricating method thereof
KR20080001105A (en) Array substrate for liquid crystal display device and manufacturing method thereof
JP2014063162A (en) Array substrate, display panel and array substrate manufacturing method
KR100500684B1 (en) Method for fabricating liquid crystal display using 4-mask process
US7492418B2 (en) Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof
US7906356B2 (en) Method of manufacturing array substrate of horizontal electric field type transreflective liquid crystal display
JPH09160509A (en) Active-matrix substrate and its manufacture
KR20000027509A (en) Method for manufacturing liquid crystal display device with high opening ratio and high transmitting ratio
JPH06250210A (en) Liquid crystal display device and manufacturing method thereof
KR101897747B1 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
KR101953832B1 (en) Method of fabricating array substrate for liquid crystal display device
JP3706033B2 (en) Manufacturing method of matrix substrate for liquid crystal
US20050093029A1 (en) Liquid crystal display of horizontal electronic field applying type and fabricated method thereof
US8197995B2 (en) Method of manufacturing array substrate of transreflective liquid crystal display
KR20100021152A (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
KR20070045751A (en) Photo mask
KR101792878B1 (en) Method for fabricating array substrate for in-plane switching mode liquid crystal display device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060207

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid