KR20070118065A - 절연 회로 기판 및 냉각 싱크부 부착 절연 회로 기판 - Google Patents
절연 회로 기판 및 냉각 싱크부 부착 절연 회로 기판 Download PDFInfo
- Publication number
- KR20070118065A KR20070118065A KR1020077010834A KR20077010834A KR20070118065A KR 20070118065 A KR20070118065 A KR 20070118065A KR 1020077010834 A KR1020077010834 A KR 1020077010834A KR 20077010834 A KR20077010834 A KR 20077010834A KR 20070118065 A KR20070118065 A KR 20070118065A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- metal plate
- cooling sink
- solder layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
- H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0352—Differences between the conductors of different layers of a multilayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
절연 회로 기판은 절연판과, 절연판의 제 1 면에 접합된 회로판과, 절연판의 제 2 면에 접합된 금속판을 구비한다. 상기 회로판은 순도 99.98％ 이상인 Al 합금 혹은 순 Al 에 의해 형성되고, 상기 금속판은 순도 98.00％ 이상 99.90％ 이하인 Al 합금에 의해 형성된다. 상기 회로판의 두께 (a) 는 예를 들어 0.2㎜ 이상 0.8㎜ 이하, 상기 금속판의 두께 (b) 는 예를 들어 0.6㎜ 이상 1.5㎜ 이하, a/b ≤1 이다. 냉각 싱크부 부착 절연 회로 기판은 상기 절연 회로 기판과, 상기 금속판에 제 2 땜납층을 개재시켜 접합된 냉각 싱크부를 구비한다. 상기 제 2 땜납층은 Sn 을 주성분으로 하는 땜납에 의해 형성되고, 그 영률은 예를 들어 35㎬ 이상, 0.2％ 내력은 예를 들어 30㎫ 이상, 인장 강도는 예를 들어 40㎫ 이상이다. 상기 냉각 싱크부는 예를 들어 순 Al 혹은 Al 합금에 의해 형성된다.
절연 회로 기판, 냉각 싱크부, 땜납층
Description
본 발명은 대전류, 고전압을 제어하는 반도체 장치에 사용되는 절연 회로 기판 및 냉각 싱크부 부착 절연 회로 기판에 관한 것이다.
본원은, 2005년 9월 15일에 각각 출원된 일본 특허 출원 제2005-268093호, 일본 특허 출원 제2005-268094호 및 일본 특허 출원 제2005-268095호에 대하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
이런 종류의 냉각 싱크부 부착 절연 회로 기판으로는, 예를 들어 하기 특허 문헌 1 에 나타내는 바와 같은 세라믹스 등에 의해 형성된 절연판과, 상기 절연판의 일방의 표면에 접합된 회로판과, 상기 절연판의 타방의 표면에 접합된 금속판을 구비하는 절연 회로 기판과, 상기 금속판의, 상기 절연판에 접합된 표면과 반대측인 하면에 설치된 냉각부를 구비하는 개략 구성으로 이루어지고, 상기 회로판의 표면에 땜납층을 개재시켜 반도체 칩이 접합되는 것이 있다.
상기 냉각부는 방열판과 내부에 냉매가 공급되는 냉각 싱크부를 구비하고, 이들 방열판과 냉각 싱크부가 이들 사이에 열전도성 그리스 (예를 들어 실리콘 그리스) 를 개재시켜 나사에 의해 체결되어 접속된 구성으로 되어 있다. 그리고, 상기 냉각부의 방열판이 상기 금속판에 땜납층을 개재시켜 접합되어 있다.
그런데, 최근에는 상기 냉각 싱크부 부착 절연 회로 기판에 있어서의 회로판 표면에 반도체 칩이 접합되어 이루어지는 파워 모듈의 고출력화에 따라, 이 파워 모듈을 구성하는 상기 각 구성 요소끼리의 접합 신뢰성을 저감시키지 않고, 이 파워 모듈의 적층 방향에 있어서의 총 열저항을 저감시키는 것에 대한 요구가 높아지고 있다. 그러나, 상기 열전도성 그리스는 상기 총 열저항을 저감시키는 것에 대해 큰 저해 요인이 되고 있었다.
특허 문헌 1 : 일본 공개특허공보 평8-264680호
발명의 개시
발명이 해결하고자 하는 과제
본 발명은 이러한 사정을 고려하여 이루어진 것으로, 각 구성 요소끼리의 접합 신뢰성을 저감시키지 않고, 적층 방향에 있어서의 총 열저항을 저감시킬 수 있는 절연 회로 기판 및 냉각 싱크부 부착 절연 회로 기판을 제공하는 것을 목적으로 한다.
과제를 해결하기 위한 수단
상기 목적을 달성하기 위하여 본 발명의 절연 회로 기판의 제 1 양태는 절연판과, 상기 절연판의 일방의 표면에 접합된 회로판과, 상기 절연판의 타방의 표면에 접합된 금속판을 구비하고, 상기 회로판의 표면에 제 1 땜납층을 개재시켜 반도체 칩이 접합되도록 되어 있음과 함께, 상기 금속판의, 상기 절연판에 접합된 표면과 반대측인 하면에 제 2 땜납층을 개재시켜 냉각 싱크부가 접합되도록 되어 있으며, 상기 회로판은 순도 99.98％ 이상인 Al 합금 혹은 순 Al 에 의해 형성되고, 상기 금속판은 순도 98.00％ 이상 99.90％ 이하인 Al 합금에 의해 형성되어 있다.
본 발명의 절연 회로 기판의 제 1 양태에서는, 상기 회로판이 순도 99.98％ 이상인 Al 합금 혹은 순 Al 에 의해 형성되고, 상기 금속판이 순도 98.00％ 이상 99.90％ 이하인 Al 합금에 의해 형성되어 있다. 이 때문에 열전도성 그리스를 개재시키지 않고, 또한 접합 계면수를 저감시켜서 적층 방향에 있어서의 총 열저항이 저감된 파워 모듈을 형성해도, 상기 금속판을 상기 제 2 땜납층을 개재시켜 냉각 싱크부에 직접 접합시킴으로써 상기 제 1, 제 2 땜납층에 균열이 발생 및 진전되는 것을 억제할 수 있게 된다.
즉, 상기 회로판이 순도 99.98％ 이상인 Al 합금 혹은 순 Al 에 의해 형성되면, 파워 모듈에 열사이클이 작용했을 때에 회로판에 큰 변형을 축적시켜서, 상기 제 1 땜납층에 축적되는 변형량을 억제할 수 있게 되고, 이 제 1 땜납층에 균열이 발생 및 진전되는 것을 억제할 수 있다.
또, 상기 금속판이 순도 98.00％ 이상 99.90％ 이하인 Al 합금에 의해 형성되면, 파워 모듈에 열사이클이 작용했을 때에 금속판에 축적되는 변형에 의해 이 금속판을 가공 경화시킬 수 있게 된다. 이 때문에, 절연 회로 기판 전체의 열변형 거동에 차지하는 절연판의 기여도를 감소시키는 한편, 금속판의 기여도를 증대시킬 수 있다. 따라서, 이 절연 회로 기판 전체의 열팽창 계수가 외관상 증대되고, 상기 냉각 싱크부의 열팽창 계수와의 차가 작아져, 상기 제 2 땜납층에 축적되는 변형량을 저감시킬 수 있게 되고, 이 제 2 땜납층에 균열이 발생 및 진전되는 것을 억제할 수 있다.
이상에 의해, 파워 모듈을 구성하는 상기 각 구성 요소끼리의 접합 신뢰성을 저감시키지 않고, 이 파워 모듈의 적층 방향에 있어서의 총 열저항을 저감시킬 수 있게 되는 절연 회로 기판을 제공할 수 있다.
상기 회로판의 두께 (a) 는 0.2㎜ 이상 0.8㎜ 이하로 됨과 함께, 상기 금속판의 두께 (b) 는 0.6㎜ 이상 1.5㎜ 이하로 되고, 또한 a/b≤1 로 되어도 된다.
이 경우, 상기 제 1, 제 2 땜납층에 발생하는 응력을 더욱 완화시킬 수 있다.
즉, 상기 금속판의 두께 (b) 가 0.6㎜ 이상 1.5㎜ 이하이며, 또한 a/b≤1 로 되어 그 두께가 두껍게 되어 있다. 이 경우, 금속판의 상면에 열팽창 계수가 작은 절연판이 접합되고, 이 절연판에 의해 금속판의 상면측에 있어서의 열변형이 구속되었다고 해도, 금속판의 하면측에 있어서의 열변형이 절연판에 의해 구속되는 것을 억제할 수 있게 된다. 또, 상기 회로판의 두께 (a) 가 0.2㎜ 이상 0.8㎜ 이하이며, 또한 a/b≤1 로 되어 그 두께가 얇게 되어 있다. 이 경우, 이 회로판의 상하면에 열팽창 계수가 작은 반도체 칩 및 절연판이 각각 접합됨으로써, 이 회로판의 열변형을 치우침 없이 균등하게 구속할 수 있게 된다.
상기 회로판의 두께가 0.2㎜ 보다 작으면 상기 회로판에 흐르게 할 수 있는 전류량이 낮아진다. 또, 이 두께가 0.8㎜ 보다 크면, 절연판에 의해 회로판의 열변형을 치우침 없이 균등하게 구속시키는 효과가 상대적으로 작아지고, 상기 제 1 땜납층에 있어서의 열사이클시의 균열 진전 속도가 증가된다. 따라서, 회로판의 두께는 제한되지 않지만, 0.2 ∼ 0.8㎜ 이면 접합 신뢰성을 보다 향상시킬 수 있다.
상기 금속판의 두께가 0.6㎜ 보다 작으면, 이 금속판의 열변형이, 그 상면측뿐만 아니라 하면측도 절연판에 의해 구속되게 되고, 상기 제 2 땜납층에 있어서의 열사이클시의 균열 진전 속도가 증가된다. 또, 이 두께가 1.5㎜ 보다 크면, 금속판의 열변형에 의해 절연판 및 회로판이 변형됨으로써, 상기 제 1 땜납층에 있어서의 열사이클시의 균열 진전 속도가 증가된다. 따라서, 금속판의 두께는 제한되지 않지만, 0.6 ∼ 1.5㎜ 이면 접합 신뢰성을 보다 향상시킬 수 있다.
접합 신뢰성을 저하시킬 우려가 있다.
본 발명의 냉각 싱크부 부착 절연 회로 기판의 제 1 양태는, 상기 절연 회로 기판과, 상기 금속판의, 상기 절연판에 접합된 표면과 반대측인 하면에 제 2 땜납층을 개재시켜 접합된 냉각 싱크부를 구비하고, 상기 제 2 땜납층은 Sn 을 주성분으로 하는 땜납에 의해 형성되어 있다.
이 냉각 싱크부 부착 절연 회로 기판에서는, 상기 금속판과 냉각 싱크부가 Sn 을 주성분으로 하는 제 2 땜납층에 의해 접합되어 있기 때문에, 냉각 싱크부 및 절연판의 열팽창 계수가 상이함으로 인해, 각 접합 계면에 응력이 발생하려고 했을 경우에도 이 응력을 상기 제 2 땜납층에 의해 흡수시킬 수 있게 되고, 파워 모듈의 접합 신뢰성을 더욱 향상시킬 수 있다.
상기 제 2 땜납층은 영률이 35㎬ 이상, 0.2％ 내력이 30㎫ 이상, 인장 강도가 40㎫ 이상으로 해도 된다.
이 경우, 냉각 싱크부 부착 절연 회로 기판을 갖는 파워 모듈에 열사이클이 작용했을 때에, 변형을 상기 금속판에 많이 축적시켜서, 이 제 2 땜납층에 축적되는 변형량을 저감시킬 수 있게 되고, 상기 금속판을 가공 경화시킬 수 있게 됨과 함께 제 2 땜납층에 균열이 발생하는 것 등을 방지할 수 있다.
또, 상기 제 2 땜납층은 Sn 85w％ 이상, Ag 0.5wt％ 이상, Cu 0.1wt％ 이상인 3 원 이상의 다원계 합금으로 이루어지는 땜납에 의해 형성되어도 된다.
본 발명의 절연 회로 기판의 제 2 양태는 절연판과, 상기 절연판의 일방의 표면에 접합된 회로판과, 상기 절연판의 타방의 표면에 접합된 금속판을 구비하고, 상기 회로판의 표면에 반도체 칩이 접합되도록 되어 있음과 함께, 상기 금속판의, 상기 절연판에 접합된 표면과 반대측인 하면에 냉각 싱크부가 접합되도록 되어 있고, 상기 회로판 및 금속판은 순 Al 혹은 Al 합금에 의해 형성됨과 함께, 상기 회로판의 두께 (a) 가 0.2㎜ 이상 0.8㎜ 이하, 상기 금속판의 두께 (b) 가 0.6㎜ 이상 1.5㎜ 이하이며, a/b≤1 이다.
이 절연 회로 기판에서는, 상기 회로판 및 금속판이 순 Al 혹은 Al 합금에 의해 형성됨과 함께, 상기 회로판의 두께 (a) 가 0.2㎜ 이상 0.8㎜ 이하, 상기 금속판의 두께 (b) 가 0.6㎜ 이상 1.5㎜ 이하이며, a/b≤1 로 되어 있기 때문에, 열전도성 그리스를 개재시키지 않고 또한 접합 계면수를 저감시켜서 적층 방향에 있어서의 총 열저항이 저감된 파워 모듈을 형성해도, 상기 금속판을 상기 냉각 싱크부에 직접 접합시킴으로써 상기 반도체 칩과 회로판의 접합부 그리고 상기 금속판과 냉각 싱크부의 접합부에 발생하는 응력을 완화시킬 수 있게 된다.
즉, 상기 금속판의 두께 (b) 가 0.6㎜ 이상 1.5㎜ 이하이며, 또한 a/b≤1 로 되어 그 두께가 두껍게 되어 있기 때문에, 금속판의 상면에 열팽창 계수가 작은 절연판이 접합되고, 이 절연판에 의해 금속판의 상면측에 있어서의 열변형이 구속되었다고 해도, 금속판의 하면측에 있어서의 열변형이 절연판에 의해 구속되는 것을 억제할 수 있게 된다. 또, 상기 회로판의 두께 (a) 가 0.2㎜ 이상 0.8㎜ 이하이며, 또한 a/b≤1 로 되어 그 두께가 얇게 되어 있기 때문에, 이 회로판의 상하면에 열팽창 계수가 작은 반도체 칩 및 절연판이 각각 접합됨으로써, 이 회로판의 열변형을 치우침 없이 균등하게 구속할 수 있게 된다.
이상에 의해, 파워 모듈을 구성하는 상기 각 구성 요소끼리의 접합 신뢰성을 저감시키지 않고, 이 파워 모듈의 적층 방향에 있어서의 총 열저항을 저감시킬 수 있게 되는 절연 회로 기판을 제공할 수 있다.
본 발명의 냉각 싱크부 부착 절연 회로 기판의 제 2 양태는, 상기 제 2 양태에 관련된 절연 회로 기판과, 상기 금속판의 하면에 접합된 냉각 싱크부를 구비하고, 상기 회로판의 표면에 제 1 땜납층을 개재시켜 반도체 칩이 접합되도록 되어 있으며, 상기 냉각 싱크부는 순 Al 혹은 Al 합금에 의해 형성되고, 상기 금속판과 상기 냉각 싱크부는 Sn 을 주성분으로 하는 제 2 땜납층을 개재시켜 접합되어 있다.
이 냉각 싱크부 부착 절연 회로 기판에 의하면, 상기 금속판과 냉각 싱크부가 Sn 을 주성분으로 하는 제 2 땜납층에 의해 접합되어 있기 때문에, 냉각 싱크부 및 절연판의 열팽창 계수가 상이함으로 인해, 접합 계면에 응력이 발생하려고 했을 경우에도 이 응력을 상기 제 2 땜납층에 의해 흡수시킬 수 있게 되고, 파워 모듈의 접합 신뢰성을 더욱 향상시킬 수 있다.
본 발명의 냉각 싱크부 부착 절연 회로 기판의 제 3 양태는, 절연판과, 상기 절연판의 일방의 표면에 접합된 회로판과, 상기 절연판의 타방의 표면에 접합된 금속판을 구비하는 절연 회로 기판과, 상기 금속판의, 상기 절연판에 접합된 표면과 반대측인 하면에 설치된 냉각 싱크부를 구비하고, 상기 회로판의 표면에 제 1 땜납층을 개재시켜 반도체 칩이 접합되도록 되어 있으며, 상기 금속판과 상기 냉각 싱크부는 영률이 35㎬ 이상, 0.2％ 내력이 30㎫ 이상, 인장 강도가 40㎫ 이상인 Sn 을 주성분으로 하는 제 2 땜납층에 의해 접합되어 있다.
이 냉각 싱크부 부착 절연 회로 기판에서는 금속판과 냉각 싱크부가 제 2 땜납층을 개재시켜 직접 접합되어 열전도성 그리스를 개재시키지 않고, 또한 냉각 싱크부 부착 절연 회로 기판이 갖는 접합 계면수가 저감되어 있다. 이 때문에, 상기 회로판에 반도체 칩이 접합되어 이루어지는 파워 모듈의 적층 방향에 있어서의 총 열저항을 저감시킬 수 있게 된다.
그런데, 이 경우에 상기 절연판과 냉각 싱크부의 열팽창 계수차가 크기 때문에, 상기 금속판과 냉각 싱크부 사이에 큰 응력이 발생하여 접합 신뢰성이 저감될 우려가 생각된다.
그러나, 이 제 3 양태에서는 상기 금속판과 냉각 싱크부가 영률, 0.2％ 내력 및 인장 강도가 각각 상기 크기로 된 제 2 땜납층에 의해 접합되어 있기 때문에, 냉각 싱크부 및 절연판의 열팽창 계수가 상이함으로 인해, 접합 계면에 응력이 발생하려고 했을 경우에도 이 응력을 상기 제 2 땜납층에 의해 흡수시킬 수 있게 된다. 또한 상기 제 2 땜납층의 영률 등이 상기 크기로 되면, 냉각 싱크부 부착 절연 회로 기판에 열사이클이 작용했을 때에 소성 변형을 상기 금속판에 많이 축적시켜서, 이 제 2 땜납층에 축적되는 소성 변형의 양을 저감시킬 수 있게 되고, 이 제 2 땜납층에 균열이 발생하는 것 등을 억제할 수 있다.
이상에 의해, 상기 파워 모듈을 구성하는 상기 각 구성 요소끼리의 접합 신뢰성을 저감시키지 않고, 이 파워 모듈의 적층 방향에 있어서의 총 열저항을 저감시킬 수 있게 된다.
상기 제 2 땜납층은 Sn 85wt％ 이상, Ag 0.5wt％ 이상, Cu 0.1wt％ 이상인 3 원 이상의 다원계 합금으로 이루어지는 땜납에 의해 형성되어도 된다.
상기 냉각 싱크부는 순 Al 혹은 Al 합금에 의해 형성되어도 된다.
상기 회로판 및 금속판은 순 Al 혹은 Al 합금에 의해 형성됨과 함께, 상기 회로판의 두께 (a) 가 0.2㎜ 이상 0.8㎜ 이하, 상기 금속판의 두께 (b) 가 0.6㎜ 이상 1.5㎜ 이하이며, a/b≤1 이어도 된다.
발명의 효과
본 발명에 의하면, 각 구성 요소끼리의 접합 신뢰성을 저감시키지 않고, 적층 방향에 있어서의 총 열저항을 저감시킬 수 있게 되는 절연 회로 기판 및 냉각 싱크부 부착 절연 회로 기판을 제공할 수 있다.
도 1 은 본 발명의 일 실시형태에 관련되는 절연 회로 기판을 사용한 파워 모듈을 나타내는 전체도이다.
부호의 설명
10 파워 모듈, 10a 냉각 싱크부 부착 절연 회로 기판, 11 절연판, 12 회로판, 13 금속판, 14 제 1 땜납층, 15 제 2 땜납층, 20 절연 회로 기판, 30 반도체 칩, 31 냉각 싱크부.
발명을 실시하기
위한 최선의 형태
이하, 도면을 참조하여 본 발명의 실시형태에 대하여 설명한다.
본 실시형태의 파워 모듈 (10) 은 절연 회로 기판 (20) 과, 상기 절연 회로 기판 (20) 의 일방의 표면측에 설치된 반도체 칩 (발열체) (30) 과, 절연 회로 기판 (20) 의 타방의 표면측에 설치된 냉각 싱크부 (31) 를 구비하고 있다. 바꾸어 말하면, 파워 모듈 (10) 은 절연 회로 기판 (20) 및 냉각 싱크부 (31) 로 이루어지는 냉각 싱크부 부착 절연 회로 기판 (10a) 과 반도체 칩 (30) 을 구비하고 있다.
절연 회로 기판 (20) 은 절연판 (11) 과, 상기 절연판 (11) 의 일방의 표면에 접합된 회로판 (12) 과, 절연판 (11) 의 타방의 표면에 접합된 금속판 (13) 을 구비하고 있다. 그리고, 회로판 (12) 의 표면에 제 1 땜납층 (14) 을 개재시켜 반도체 칩 (30) 이 접합되어 있다. 금속판 (13) 의, 절연판 (11) 에 접합된 표면과 반대측인 하면에는 냉각 싱크부 (31) 가 설치되어 있다.
여기서, 회로판 (12) 및 금속판 (13) 의 표면에는 각각 두께 약 2㎛ 의 도시 되지 않은 Ni 도금층이 형성되어 있고, 이 Ni 도금층이 형성된 회로판 (12) 의 표면에 제 1 땜납층 (14) 을 개재시켜 반도체 칩 (30) 이 접합되며, 또 Ni 도금층이 형성된 회로판 (12) 및 금속판 (13) 의 각 표면과 절연판 (11) 이 납땜에 의해 접합되어 있다.
또한, 절연판 (11) 이 AlN, Si3N4 등의 질화물계 세라믹스 혹은 Al2O3 등의 산화물계 세라믹스에 의해 형성되고, 회로판 (12) 및 금속판 (13) 이 순 Al 혹은 Al 합금에 의해 형성된 경우에, 특히 회로판 (12) 이 순도 99.98％ 이상인 Al 합금 혹은 순 Al 에 의해 형성되고, 금속판 (13) 이 순도 98.00％ 이상 99.90％ 이하인 Al 합금에 의해 형성된 경우에, 절연판 (11) 과 회로판 (12) 및 금속판 (13) 을 접합시키는 납재는 Al-Si 계, Al-Ge 계, Al-Cu 계, Al-Mg 계 또는 Al-Mn 계의 납재에서 선택되는 1 또는 2 이상의 납재로 된다.
냉각 싱크부 (31) 는 순 Al, 순도 90％ 이상인 Al 합금, 순 Cu 혹은 Cu 합금 등의 금속 혹은 AlSiC 등의 금속 세라믹 복합재에 의해 형성됨과 함께, 표면에 금속판 (13) 이 설치되는 본체부 (31a) 와, 표면에 내부 공간 (31b) 과 연통하는 개구부가 형성된 상자체 (31c) 를 구비하고 있다. 여기서 본체부 (31a) 는 제조상, 순 Al, Al 합금, 순 Cu 혹은 Cu 합금 등의 금속 혹은 AlSiC 등의 금속 세라믹 복합재 중 어느 하나의 재료로 구성되는 것이 바람직한데, 복수의 재료를 적층시킨 복합체로 할 수도 있다. 예를 들어, 본체부 (31a) 의 내부 공간 (31b) 측의 부분을 순 Al 으로 하고, 금속판 (13) 측의 부분에 순 Cu 판을 설치한 복합체로 할 수 있다. 이 경우, 순 Cu 판은 상기 순 Al 의 열팽창 계수와 AlN (절연판 (11)) 의 열팽창 계수의 중간 열팽창 계수를 갖기 때문에, 응력 완충 부재로서 기능한다. 본체부 (31a) 의, 상기 표면과 반대측인 하면에는, 하방을 향하여 연장 존재하고 또한 이 본체부 (31a) 의 폭방향 (도 1 의 지면 (紙面) 에 안길이 방향) 으로 연장되는 냉각 핀 (31d) 이 그 길이 방향 (도 1 의 지면의 좌우 방향) 으로 복수개 소정의 간격을 두고 형성되어 있다. 또한, 본체부 (31a) 는 열전달 및 가공성 등의 관점에서 순 Al 혹은 Al 합금이 바람직하고, Al 합금에서는 특히 순도 98％ 이상이 좋다.
이 냉각 싱크부 (31) 는 본체부 (31a) 의 냉각 핀 (31d) 이 상자체 (31c) 의 내부 공간 (31b) 으로 돌출된 상태에서, 본체부 (31a) 의 상기 하면이 상자체 (31c) 의 상기 개구부를 폐색하는 구성으로 되어 있다. 또한 본체부 (31a) 의 상기 하면과, 상자체 (31c) 의 표면에 있어서의 상기 개구부의 주연부 사이에는 열전도 그리스가 개재되지 않고, 본체부 (31a) 의 상기 하면과, 상자체 (31c) 의 표면에 있어서의 상기 개구부의 주연부는 직접 접촉된 구성으로 되어 있다.
그리고, 이 폐색된 상기 내부 공간 (31b) 에 냉각액이나 냉각 공기 등의 냉매를 공급 및 회수하는 도시되지 않은 냉매 순환 수단이 설치되고, 이 수단에 의해 상기 냉매가 본체부 (31a) 의 상기 하면 및 냉각 핀 (31d) 의 전역에 접촉되도록 되어 있다.
즉, 상기 내부 공간 (31b) 에 공급된 냉매에 의해 반도체 칩 (30) 으로부터 냉각 싱크부 (31) 에 전도된 열을 회수함으로써, 반도체 칩 (30) 으로부터의 열을 파워 모듈 (10) 로부터 방산시키도록 되어 있다. 또한, 냉각 싱크부 (31) 의 본체부 (31a) 의 열전달 계수는 약 6000W/℃·㎡ ∼ 약 15000W/℃·㎡ 로 되어 있는 것이 바람직하다.
또한 본 실시형태에서는, 금속판 (13) 과 본체부 (31a) 는 영률이 35㎬ 이상, 0.2％ 내력이 30㎫ 이상, 인장 강도가 40㎫ 이상인 Sn 을 주성분으로 하는 제 2 땜납층 (15) 에 의해 접합되어 있다. 금속판 (13) 및 본체부 (31a) 의 서로 대향하는 표면에는 도시되지 않은 Ni 도금층 (금속판 (13) 에서는 두께 약 2㎛, 본체부 (31a) 에서는 두께 약 5㎛) 이 형성되어 있고, 이들의 각 Ni 도금층과 제 2 땜납층 (15) 이 접합되어 있다. 도시한 예에서는, 금속판 (13) 의 하면의 거의 전역이 제 2 땜납층 (15) 에 의해 접합되어 있다. 또, 제 2 땜납층 (15) 은 Sn 85wt％ 이상, Ag 0.5wt％ 이상, Cu 0.1wt％ 이상인 3 원 이상의 다원계 합금으로 이루어지는 땜납에 의해 형성되어 있는 것이 바람직하다. 상기 Sn, Ag, Cu의 함유량은 보다 바람직하게는 Ag : 2 ∼ 6wt％, Cu : 0.3 ∼ 4wt％, Sn : 나머지이다.
또한, 제 1 땜납층 (14) 의 재질은 특별히 한정되는 것은 아니지만 Sn 을 주성분으로 하는 땜납에 의해 형성되는 것이 바람직하다.
절연판 (11) 의 세로, 가로 및 두께는 한정되지 않지만, 예를 들어 세로가 10㎜ ∼ 100㎜, 가로가 10㎜ ∼ 100㎜, 두께가 0.2㎜ ∼ 1.0㎜ 로 되어도 된다. 회로판 (12) 의 세로, 가로 및 두께는 한정되지 않지만, 예를 들어 세로가 10㎜ ∼ 100㎜, 가로가 10㎜ ∼ 100㎜, 두께가 0.2㎜ 이상 0.8㎜ 이하로 되는 것이 바람 직하다. 금속판 (13) 의 세로, 가로 및 두께는 한정되지 않지만, 예를 들어 세로가 10㎜ ∼ 100㎜, 가로가 10㎜ ∼ 100㎜, 두께가 0.6㎜ 이상 1.5㎜ 이하로 되는 것이 바람직하다. 이러한 파워 모듈 (10) 이 -40℃ ∼ 105℃ 의 온도 범위에서 사용되는 경우에, 제 1 땜납층 (14) 및 제 2 땜납층 (15) 의 두께는 0.05㎜ ∼ 0.5㎜ 인 것이 바람직하다.
또, 상기 수치 범위에 있어서 회로판 (12) 의 두께는 금속판 (13) 의 두께보다 작게 되어 있고, 회로판 (12) 의 두께를 a, 금속판 (13) 의 두께를 b 로 하면 a/b≤1 의 관계를 만족시키는 것이 바람직하다.
본 실시형태에 관련되는 파워 모듈 (10) 에 의하면, 회로판 (12) 이 순도 99.98％ 이상인 Al 합금 혹은 순 Al 에 의해 형성되고, 금속판 (13) 이 순도 98.00％ 이상 99.90％ 이하인 Al 합금에 의해 형성되어 있다. 이 때문에, 금속판 (13) 을 냉각 싱크부 (31) 의 본체부 (31a) 에 제 2 땜납층 (15) 을 개재시켜 직접 접합시킴으로써 열전도성 그리스를 개재시키지 않고, 또한 접합 계면수를 저감시켜서 적층 방향에 있어서의 총 열저항이 저감된 파워 모듈 (10) 을 형성해도, 제 1, 제 2 땜납층 (14, 15) 에 균열이 발생 및 진전되는 것을 억제할 수 있게 된다.
즉, 회로판 (12) 이 순도 99.98％ 이상인 Al 합금 혹은 순 Al 에 의해 형성되면, 파워 모듈 (10) 에 열사이클이 작용했을 때에 회로판 (12) 에 큰 변형을 축적시켜서, 제 1 땜납층 (14) 에 축적되는 변형량을 억제할 수 있게 되고, 이 제 1 땜납층 (14) 에 균열이 발생 및 진전되는 것을 억제할 수 있다.
또, 금속판 (13) 이 순도 98.00％ 이상 99.90％ 이하인 Al 합금에 의해 형성 되면, 파워 모듈 (10) 에 열사이클이 작용했을 때에 금속판 (13) 에 축적되는 변형에 의해 이 금속판 (13) 을 가공 경화시킬 수 있게 되고, 이 절연 회로 기판 (20) 전체의 열변형 거동에 차지하는 절연판 (11) 의 기여도를 감소시키는 한편, 금속판 (13) 의 기여도를 증대시킬 수 있다. 따라서, 이 절연 회로 기판 (20) 전체의 열팽창 계수가 외관상 증대되고, 냉각 싱크부 (31) 의 열팽창 계수와의 차가 작아진다. 이로써 제 2 땜납층 (15) 에 축적되는 변형량을 저감시킬 수 있게 되고, 이 제 2 땜납층 (15) 에 균열이 발생 및 진전되는 것을 억제할 수 있다.
이상에 의해, 파워 모듈 (10) 을 구성하는 상기 각 구성 요소끼리의 접합 신뢰성을 저감시키지 않고, 이 파워 모듈 (10) 의 적층 방향에 있어서의 총 열저항을 저감시킬 수 있게 되는 절연 회로 기판 (20) 을 제공할 수 있다.
또, 본 실시형태에서는 회로판 (12) 및 금속판 (13) 의 두께가 상기 범위로 설정되어 있기 때문에, 제 1, 제 2 땜납층 (14, 15) 에 발생하는 응력을 완화시킬 수 있다.
즉, 금속판 (13) 의 두께 (b) 가 0.6㎜ 이상 1.5㎜ 이하이며, 또한 a/b≤1 로 되어 그 두께가 두껍게 되어 있는 경우에는, 금속판 (13) 의 상면에 열팽창 계수가 작은 절연판 (11) 이 접합되고, 이 절연판 (11) 에 의해 금속판 (13) 의 상면측에 있어서의 열변형이 구속되었다고 해도, 금속판 (13) 의 하면측에 있어서의 열변형이 절연판 (11) 에 의해 구속되는 것을 억제할 수 있게 된다.
또, 회로판 (12) 의 두께 (a) 가 0.2㎜ 이상 0.8㎜ 이하이며, 또한 a/b≤1 로 되어 그 두께가 얇게 되어 있는 경우에는, 이 회로판 (12) 의 상하면에 열팽창 계수가 작은 반도체 칩 (30) 및 절연판 (11) 이 각각 접합됨으로써, 이 회로판 (12) 의 열변형을 치우침 없이 균등하게 구속할 수 있게 된다.
여기서, 회로판 (12) 의 두께가 0.2㎜ 보다 작으면 상기 회로판 (12) 에 흐르게 할 수 있는 전류량이 낮아진다. 또, 이 두께가 0.8㎜ 보다 크면, 절연판 (11) 에 의해 회로판 (12) 의 열변형을 치우침 없이 균등하게 구속시키는 효과가 상대적으로 작아지고, 제 1 땜납층 (14) 에 있어서의 열사이클시의 균열 진전 속도가 증가된다. 따라서, 회로판의 두께는 제한되지 않지만, 0.2 ∼ 0.8㎜ 이면 접합 신뢰성을 보다 향상시킬 수 있다.
금속판 (13) 의 두께가 0.6㎜ 보다 작으면, 이 금속판 (13) 의 열변형이, 그 상면측뿐만 아니라 하면측도 절연판 (11) 에 의해 구속되게 되고, 제 2 땜납층 (15) 에 있어서의 열사이클시의 균열 진전 속도가 증가된다. 또, 이 두께가 1.5㎜ 보다 크면, 금속판 (13) 의 열변형에 의해 절연판 (11) 및 회로판 (12) 이 변형됨으로써, 제 1 땜납층 (14) 에 있어서의 열사이클시의 균열 진전 속도가 증가된다. 따라서, 금속판의 두께는 제한되지 않지만, 0.6 ∼ 1.5㎜ 이면 접합 신뢰성을 보다 향상시킬 수 있다.
또, 본 실시형태에서는 금속판 (13) 과 냉각 싱크부 (31) (본체부 (31a)) 가 Sn 을 주성분으로 하는 제 2 땜납층 (15) 에 의해 접합되어 있기 때문에, 접합 계면에 응력이 발생하려고 했을 경우에도 냉각 싱크부 (31) (본체부 (31a)) 및 절연판 (11) 의 열팽창 계수가 상이함으로 인해, 이 응력을 제 2 땜납층 (15) 에 의해 흡수시킬 수 있게 된다. 이 때문에, 파워 모듈 (10) 의 접합 신뢰성을 더욱 향 상시킬 수 있다.
또한, 제 2 땜납층 (15) 의 영률, 0.2％ 내력 및 인장 강도가 상기 크기로 되어 있는 경우에는, 파워 모듈 (10) 에 열사이클이 작용했을 때에 변형을 금속판 (13) 에 많이 축적시켜서, 이 제 2 땜납층 (15) 에 축적되는 변형량을 저감시킬 수 있게 된다. 이 때문에, 금속판 (13) 을 가공 경화시킬 수 있게 됨과 함께 제 2 땜납층 (15) 에 균열이 발생하는 것 등을 방지할 수 있다.
(제 1 검증 실험)
여기서, 이상의 작용 효과 중 회로판 (12) 을 순도 99.98％ 이상인 Al 합금 혹은 순 Al 에 의해 형성하고, 금속판 (13) 을 순도 98.00％ 이상 99.90％ 이하인 Al 합금에 의해 형성함으로써, 제 1, 제 2 땜납층 (14, 15) 에 균열이 발생 및 진전되는 것을 방지할 수 있는 것에 대하여 실험을 통해 검증하였다 (이하, 「제 1 검증 실험」이라고 한다).
본 실험에 제공하는 냉각 싱크부 부착 절연 회로 기판으로서 이하의 구성을 채용하였다.
절연판 (11) 은 AlN 을 주성분으로 하는 재질에 의해 형성되고, 그 세로, 가로 및 두께가 각각 50㎜, 50㎜ 및 0.635㎜ 이다. 회로판 (12) 은 Al 합금에 의해 형성되고, 그 세로, 가로 및 두께가 각각 48㎜, 48㎜ 및 0.4㎜ 이다. 금속판 (13) 은 Al 합금에 의해 형성되고, 그 세로, 가로 및 두께가 각각 48㎜, 48㎜ 및 0.6㎜ 이다. 냉각 싱크부 (31) 는 AA (Aluminum Association) 6063 계의 Al 합금에 의해 형성되고, 그 본체부 (31a) 의 세로, 가로 및 두께가 각각 100㎜, 100㎜ 및 3㎜ 이다. 냉각 핀 (31d) 의 두께 (도 1 의 지면의 좌우 방향의 크기), 길이 (도 1 의 지면의 상하 방향의 크기) 및 피치는 각각 1㎜, 8㎜ 및 3㎜ 이다. 제 2 땜납층 (15) 은 Sn-3.5％ Ag-0.75％ Cu 로 이루어지고 그 두께는 0.3㎜ 이다.
이상의 구성에 있어서, 회로판 (12) 및 금속판 (13) 을 형성하는 각 Al 합금의 Al 순도가 각각 상이한 36 종류의 냉각 싱크부 부착 절연 회로 기판을 형성하였다. 이하, 이들 중 회로판 (12) 을 형성하는 Al 합금의 순도가 99.98％ 이상이며, 또한 금속판 (13) 을 형성하는 Al 합금의 순도가 98.00％ 이상 99.90％ 이하인 구성을 제 1 실시예라고 하고, 그 이외의 구성을 제 1 비교예라고 한다.
또한, 금속판 (13) 과 냉각 싱크부 (31) 의 본체부 (31a) 와의 제 2 땜납층 (15) 을 개재시킨 접합은, 미리 금속판 (13) 이 접합되는 냉각 싱크부의 본체부 (31a) 의 표면과 금속판 (13) 의 표면에 상기 Ni 도금층을 무전해 도금에 의해 형성해 두고, 그 후 온도가 300℃ 로 된 환원 분위기 하에서 실시하였다. 또 이 접합시에, 동시에 제 2 땜납층 (15) 과 동일한 땜납 재료에 의해 세로, 가로 및 두께가 각각 10㎜, 10㎜ 및 0.3㎜ 로 된 AlN 을 사용한 히터 칩을 회로판 (12) 에 접합시켰다. 이 히터 칩은 본 검증 시험시에 반도체 칩 (30) 대신에 채용된 것이다 (이하, 이 구성을 「파워 모듈」이라고 한다). 또한 회로판 (12) 및 금속판 (13) 과 절연판 (11) 은 Al-Si 납박을 사용하여 미리 진공 납땜하였다. 또한 이 납땜시, 미리 회로판 (12) 및 금속판 (13) 의 각 표면에 두께 2㎛ 의 Ni 도금층 을 무전해 도금에 의해 형성하였다.
이상의 각 파워 모듈을 각각 불소계 용매로 이루어지는 액상 분위기 하에 두고, 그 분위기 온도를 -40℃ 에서 105℃ 로 10 분간 상승시키고, 105℃ 에서 -40℃ 로 10 분간 하강시키는 온도 이력을 1 사이클로 한 온도 사이클을 상기 각 파워 모듈에 부여하였다. 그리고, 이 부여 전의 열저항치 (이하, 「초기 열저항치」라고 한다) 와 비교하여 10％ 이상의 상승이 확인되었을 때의 열사이클 수를 이 파워 모듈의 열사이클 수명으로서 측정하였다. 여기서, 제 1, 제 2 땜납층 (14, 15) 등의 접합부 등에 균열이 발생 및 진전되었을 때에 열저항치가 상승하게 된다. 이 열사이클 수명의 측정은 500 사이클 경과할 때마다 열저항치를 측정함으로써 실시하였다.
또한, 열저항치의 측정은 이하의 방법에 의해 실시하였다. 냉각 싱크부 (31) 의 내부 공간 (31b) 에 수온 50℃ 의 냉각수를 순환시키고, 냉각 핀 (31d) 의 외표면을 일정 온도로 유지하였다. 이 상태에서 히터 칩에 100W 의 전력을 공급하여 발열시켰다. 이 히터 칩의 온도가 일정해진 후에, 그 히터 칩의 온도 (Th) 및 냉각수의 온도 (50℃) 에 의해 열저항치 (HR) 를 HR = (Th-50)/100 (℃/W) 로부터 산출하였다. 여기서, 히터 칩 온도 (Th) 는 미리 히터 칩의 저항온도계수 (TCR; Temperature Coefficient of Resistance) 을 측정해 두고 발열 전후의 히터 칩의 저항치의 차 (ΔR) 를 구하여, Th = ΔR/TCR＋Tr (℃) 로부터 산출하였다 (Tr 은 실온).
종래예로서, 상기 파워 모듈과 동일한 히터 칩, 절연판 (11), 회로판 (12), 금속판 (13) 및 냉각 싱크부 (31) 를 채용함과 함께, 금속판 (13) 과 냉각 싱크부 (31) 사이에 세로, 가로 및 두께가 각각 70㎜, 70㎜ 및 3㎜ 로 된 CuMo 합금으로 이루어지는 방열판을 배치한 구성을 채용하였다. 또한, 이 종래예의 구성은 먼저, 회로판 (12) 및 금속판 (13) 과 절연판 (11) 을 Al-Si 납박을 사용하여 진공 납땜한 후에, Pb 50％ Sn 땜납 재료에 의해 히터 칩과 회로판 (12) 을 접합시킴과 함께 상기 방열판과 금속판 (13) 을 접합시켰다. 또한 두께가 약 0.15㎜ 로 된 실리콘 그리스층을 개재시켜 상기 방열판과 냉각 싱크부 (31) 를 접착시켰다. 또한, 상기 제 1 실시예 및 제 1 비교예와 완전히 동일하게 하여 회로판 (12) 등의 각 표면에 Ni 도금층도 형성하였다.
결과, 종래예의 초기 열저항치는 0.72 (℃/W) 인 반면, 제 1 실시예의 초기 열저항치는 0.28 (℃/W) ∼ 0.30 (℃/W) 이며 종래예와 비교하여 절반보다 작게 할 수 있는 것이 확인되었다. 또 표 1 에 나타내는 바와 같이, 상기 제 1 비교예에서는 상기 열사이클 수명이 3000 이하인 반면, 제 1 실시예에서는 3500 보다 큰 것이 확인되었다.
이상으로부터, 회로판 (12) 을 형성하는 Al 합금의 순도가 99.98％ 이상이며, 또한 금속판 (13) 을 형성하는 Al 합금의 순도가 98.00％ 이상 99.90％ 이하로 된 파워 모듈 (10) 에서는, 각 구성 요소 (12 등) 끼리의 접합 신뢰성을 저감시키지 않고 적층 방향에 있어서의 총 열저항을 저감시킬 수 있는 것이 확인되었다.
(제 2 검증 실험)
다음으로, 금속판 (13) 의 두께 및 회로판 (12) 의 두께를 상기 범위로 함으로써, 열사이클에 의해 제 1, 제 2 땜납층 (14, 15) 에 발생하는 응력을 완화시킬 수 있는 것에 대하여 실험을 통해 검증하였다 (이하, 「제 2 검증 실험」이라고 한다).
본 실험에 제공하는 파워 모듈로서, 회로판 (12) 을 순도 99.99％ 의 Al 합금에 의해 형성함과 함께 금속판 (13) 을 순도 99.50％ 의 Al 합금에 의해 형성하고, 회로판 (12) 및 금속판 (13) 의 두께가 0.2㎜ 에서 1.5㎜ 까지의 범위로 몇가지 상이한 것 이외에는, 상기 제 1 검증 실험에서 채용한 파워 모듈과 동일한 49 종류의 구성을 채용하였다. 이하, 회로판 (12) 의 두께 (a) 가 0.2㎜ 이상 0.8㎜ 이하, 금속판 (13) 의 두께 (b) 가 0.6㎜ 이상 1.5㎜ 이하이며, a/b≤1 로 된 구성을 제 2 실시예라고 하고, 그 이외의 구성을 제 2 비교예라고 한다.
이상의 각 파워 모듈에 각각 상기 제 1 검증 실험과 동일하게 하여 온도 사이클을 부여하고, 열사이클 수명을 측정하였다.
결과, 제 2 실시예에 있어서도, 상기 제 1 실시예와 동일하게 초기 열저항치가 0.28 (℃/W) ∼ 0.30 (℃/W ) 이며, 상기 제 1 검증 실험에서 나타낸 종래예와 비교하여 절반보다 작게 할 수 있는 것이 확인되었다. 또, 표 2 에 나타내는 바와 같이, 제 2 비교예에서는 상기 열사이클 수명이 3000 이하인 반면, 제 2 실시예에서는 3500 보다 큰 것이 확인되었다.
이상으로부터, 회로판 (12) 의 두께 (a) 가 0.2㎜ 이상 0.8㎜ 이하, 금속판 (13) 의 두께 (b) 가 0.6㎜ 이상 1.5㎜ 이하이며, a/b≤1 로 된 파워 모듈 (10) 에서는, 각 구성 요소 (12 등) 끼리의 접합 신뢰성을 저감시키지 않고 적층 방향에 있어서의 총 열저항을 저감시킬 수 있는 것이 확인되었다.
(제 3 검증 실험)
다음으로, 제 2 땜납층 (15) 의 영률, 0.2％ 내력 및 인장 강도가 각각 상기 크기로 됨으로써, 제 2 땜납층 (15) 에 균열이 발생하는 것 등을 방지할 수 있는 것에 대한 검증 실험을 실시하였다.
본 실험에 제공하는 파워 모듈로서, 회로판 (12) 을 순도 99.99％ 의 Al 합금에 의해 형성함과 함께 금속판 (13) 을 순도 99.50％ 의 Al 합금에 의해 형성하고, 제 2 땜납층 (15) 의 재질이 조금 상이한 것 이외에는, 상기 제 1 검증 실험에서 채용한 파워 모듈과 동일한 10 종류의 구성을 준비하였다.
이하, 제 2 땜납층 (15) 의 재질이 Sn 85wt％ 이상, Ag 0.5wt％ 이상, Cu 0.1wt％ 이상인 3 원 이상의 다원계 합금으로 이루어지는 땜납인 경우를 제 3 실시예라고 하고, 그 이외를 제 2 비교예라고 한다.
이상의 각 파워 모듈에 각각 상기 제 1 검증 실험과 동일하게 하여 온도 사이클을 부여하고, 열사이클 수명을 측정하였다.
결과, 표 3 에 나타내는 제 3 실시예 (실시예 1 ∼ 5) 에 있어서도, 상기 제 1, 제 2 실시예와 동일하게 초기 열저항치가 0.28 (℃/W) ∼ 0.30 (℃/W) 이며, 상기 제 1 검증 실험에서 나타낸 종래예 (0.72 (℃/W)) 와 비교하여 절반보다 작게 할 수 있는 것이 확인되었다. 또, 표 3 에 나타내는 바와 같이, 제 3 비교예 (비교예 1 ∼ 4) 에서는 상기 열사이클 수명이 3000 이하인 반면, 제 3 실시예에서는 3500 보다 크고 상기 종래예와 동등하게 유지될 수 있는 것이 확인되었다.
이상으로부터, 각 구성 요소 (12 등) 끼리의 접합 신뢰성을 저감시키지 않고, 적층 방향에 있어서의 총 열저항을 저감시킬 수 있는 파워 모듈을 제공할 수 있는 것이 확인되었다.
또한, 본 발명의 기술적 범위는 상기 실시형태로 한정되는 것이 아니고, 본 발명의 취지를 일탈하지 않는 범위에서 여러 가지 변경을 부가할 수 있다. 예를 들어, 상기 냉각 싱크부 (31) 에 절연판 (11) 의 열팽창 계수와, 냉각 싱크부 (31) 의 본체부 (31a) 의 열팽창 계수의 중간 열팽창 계수를 갖는 Cu 등으로 이루어지는 응력 완충 부재를 구비시키고, 상기 응력 완충 부재를 금속판 (13) 과 냉각 싱크부 (31) 사이에 배치하도록 해도 되고, 또 이 응력 완충 부재 대신에 순도가 99％ 이상인 순 Al 으로 이루어지는 변형 흡수 부재를 배치하도록 해도 된다.
또한 상기 실시형태에서는 냉각 싱크부 (31) 의 본체부 (31a) 의 전체를 순 Al 혹은 Al 합금에 의해 형성한 구성을 나타내었지만, 금속판 (13) 이 설치되는 표면측만을 순 Al 혹은 Al 합금에 의해 형성한 다층 구조로 해도 된다.
또, 금속판 (13) 과 냉각 싱크부 (31) 의 본체부 (31a) 를 납땜에 의해 접합시켜도 된다.
각 구성 요소끼리의 접합 신뢰성을 저감시키지 않고, 적층 방향에 있어서의 총 열저항을 저감시킬 수 있게 되는 절연 회로 기판 및 냉각 싱크부 부착 절연 회로 기판을 제공한다.
Claims (11)
- 절연판과, 상기 절연판의 일방의 표면에 접합된 회로판과, 상기 절연판의 타방의 표면에 접합된 금속판을 구비하고,상기 회로판의 표면에 제 1 땜납층을 개재시켜 반도체 칩이 접합되도록 되어 있음과 함께,상기 금속판의, 상기 절연판에 접합된 표면과 반대측인 하면에 제 2 땜납층을 개재시켜 냉각 싱크부가 접합되도록 되어 있으며,상기 회로판은 순도 99.98％ 이상인 Al 합금 혹은 순 Al 에 의해 형성되고,상기 금속판은 순도 98.00％ 이상 99.90％ 이하인 Al 합금에 의해 형성된 것을 특징으로 하는, 절연 회로 기판.
- 제 1 항에 있어서,상기 회로판의 두께 (a) 는 0.2㎜ 이상 0.8㎜ 이하로 됨과 함께,상기 금속판의 두께 (b) 는 0.6㎜ 이상 1.5㎜ 이하로 되고,또한 a/b≤1 인 것을 특징으로 하는, 절연 회로 기판.
- 제 1 항에 기재된 절연 회로 기판과,상기 금속판의, 상기 절연판에 접합된 표면과 반대측인 하면에 제 2 땜납층을 개재시켜 접합된 냉각 싱크부를 구비하고,상기 제 2 땜납층은 Sn 을 주성분으로 하는 땜납에 의해 형성되어 있는 것을 특징으로 하는, 냉각 싱크부 부착 절연 회로 기판.
- 제 3 항에 있어서,상기 제 2 땜납층은 영률이 35㎬ 이상, 0.2％ 내력이 30㎫ 이상, 인장 강도가 40㎫ 이상으로 되어 있는 것을 특징으로 하는, 냉각 싱크부 부착 절연 회로 기판.
- 제 4 항에 있어서,상기 제 2 땜납층은 Sn 85wt％ 이상, Ag 0.5wt％ 이상, Cu 0.1wt％ 이상인 3 원 이상의 다원계 합금으로 이루어지는 땜납에 의해 형성된 것을 특징으로 하는, 냉각 싱크부 부착 절연 회로 기판.
- 절연판과, 상기 절연판의 일방의 표면에 접합된 회로판과, 상기 절연판의 타방의 표면에 접합된 금속판을 구비하고,상기 회로판의 표면에 반도체 칩이 접합되도록 되어 있음과 함께,상기 금속판의, 상기 절연판에 접합된 표면과 반대측인 하면에 냉각 싱크부가 접합되도록 되어 있고,상기 회로판 및 금속판은 순 Al 혹은 Al 합금에 의해 형성됨과 함께,상기 회로판의 두께 (a) 가 0.2㎜ 이상 0.8㎜ 이하,상기 금속판의 두께 (b) 가 0.6㎜ 이상 1.5㎜ 이하이며,a/b≤1 인 것을 특징으로 하는, 절연 회로 기판.
- 제 6 항에 기재된 절연 회로 기판과,상기 금속판의 하면에 접합된 냉각 싱크부를 구비하고,상기 회로판의 표면에 제 1 땜납층을 개재시켜 반도체 칩이 접합되도록 되어 있으며,상기 냉각 싱크부는 순 Al 혹은 Al 합금에 의해 형성되고,상기 금속판과 상기 냉각 싱크부는 Sn 을 주성분으로 하는 제 2 땜납층을 개재시켜 접합되어 있는 것을 특징으로 하는, 냉각 싱크부 부착 절연 회로 기판.
- 절연판과, 상기 절연판의 일방의 표면에 접합된 회로판과, 상기 절연판의 타방의 표면에 접합된 금속판을 구비하는 절연 회로 기판과,상기 금속판의, 상기 절연판에 접합된 표면과 반대측인 하면에 설치된 냉각 싱크부를 구비하고,상기 회로판의 표면에 제 1 땜납층을 개재시켜 반도체 칩이 접합되도록 되어 있으며,상기 금속판과 상기 냉각 싱크부는 영률이 35㎬ 이상, 0.2％ 내력이 30㎫ 이상, 인장 강도가 40㎫ 이상인 Sn 을 주성분으로 하는 제 2 땜납층에 의해 접합되어 있는 것을 특징으로 하는, 냉각 싱크부 부착 절연 회로 기판.
- 제 8 항에 있어서,상기 제 2 땜납층은 Sn 85wt％ 이상, Ag 0.5wt％ 이상, Cu 0.1wt％ 이상인 3 원 이상의 다원계 합금으로 이루어지는 땜납에 의해 형성된 것을 특징으로 하는, 냉각 싱크부 부착 절연 회로 기판.
- 제 8 항에 있어서,상기 냉각 싱크부는 순 Al 혹은 Al 합금에 의해 형성된 것을 특징으로 하는, 냉각 싱크부 부착 절연 회로 기판.
- 제 8 항에 있어서,상기 회로판 및 금속판은 순 Al 혹은 Al 합금에 의해 형성됨과 함께,상기 회로판의 두께 (a) 가 0.2㎜ 이상 0.8㎜ 이하,상기 금속판의 두께 (b) 가 0.6㎜ 이상 1.5㎜ 이하이며,a/b≤1 인 것을 특징으로 하는, 냉각 싱크부 부착 절연 회로 기판.
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005268094A JP4747284B2 (ja) | 2005-09-15 | 2005-09-15 | 冷却シンク部付き絶縁回路基板 |
| JP2005268093A JP2007081200A (ja) | 2005-09-15 | 2005-09-15 | 冷却シンク部付き絶縁回路基板 |
| JP2005268095A JP5061442B2 (ja) | 2005-09-15 | 2005-09-15 | 絶縁回路基板および冷却シンク部付き絶縁回路基板 |
| JPJP-P-2005-00268094 | 2005-09-15 | ||
| JPJP-P-2005-00268093 | 2005-09-15 | ||
| JPJP-P-2005-00268095 | 2005-09-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070118065A true KR20070118065A (ko) | 2007-12-13 |
Family
ID=37865069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020077010834A Ceased KR20070118065A (ko) | 2005-09-15 | 2006-09-15 | 절연 회로 기판 및 냉각 싱크부 부착 절연 회로 기판 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20090229864A1 (ko) |
| EP (1) | EP1926142A1 (ko) |
| KR (1) | KR20070118065A (ko) |
| WO (1) | WO2007032486A1 (ko) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007142261A1 (ja) * | 2006-06-06 | 2007-12-13 | Mitsubishi Materials Corporation | パワー素子搭載用基板、その製造方法、パワー素子搭載用ユニット、その製造方法、およびパワーモジュール |
| US8407553B2 (en) | 2008-08-15 | 2013-03-26 | Lsi Corporation | RAM list-decoding of near codewords |
| JP2010087072A (ja) * | 2008-09-30 | 2010-04-15 | Hitachi Automotive Systems Ltd | パワー半導体モジュールおよびこれを用いたインバータシステム |
| DE102009000514A1 (de) | 2009-01-30 | 2010-08-26 | Robert Bosch Gmbh | Verbundbauteil sowie Verfahren zum Herstellen eines Verbundbauteil |
| EP2265099B1 (en) * | 2009-06-04 | 2013-11-27 | Honda Motor Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP5363361B2 (ja) * | 2010-01-28 | 2013-12-11 | 本田技研工業株式会社 | 半導体装置及びその製造方法 |
| JP5268994B2 (ja) * | 2010-05-31 | 2013-08-21 | 三菱電機株式会社 | 半導体モジュールとその製造方法 |
| US8768990B2 (en) | 2011-11-11 | 2014-07-01 | Lsi Corporation | Reconfigurable cyclic shifter arrangement |
| JP6044097B2 (ja) * | 2012-03-30 | 2016-12-14 | 三菱マテリアル株式会社 | ヒートシンク付パワーモジュール用基板、冷却器付パワーモジュール用基板及びパワーモジュール |
| RU2012146685A (ru) | 2012-11-01 | 2014-05-10 | ЭлЭсАй Корпорейшн | База данных наборов-ловушек для декодера на основе разреженного контроля четности |
| EP2940719B1 (en) | 2012-12-25 | 2019-01-30 | Mitsubishi Materials Corporation | Power module |
| CN104885207B (zh) * | 2012-12-25 | 2018-05-22 | 三菱综合材料株式会社 | 功率模块 |
| WO2016121159A1 (ja) * | 2015-01-26 | 2016-08-04 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6524809B2 (ja) * | 2015-06-10 | 2019-06-05 | 富士電機株式会社 | 半導体装置 |
| JP6557540B2 (ja) * | 2015-07-31 | 2019-08-07 | 日立オートモティブシステムズ株式会社 | パワーモジュール |
| JP6418126B2 (ja) * | 2015-10-09 | 2018-11-07 | 三菱電機株式会社 | 半導体装置 |
| JP6776953B2 (ja) | 2017-03-07 | 2020-10-28 | 三菱マテリアル株式会社 | ヒートシンク付パワーモジュール用基板 |
| JP1602558S (ko) * | 2017-04-25 | 2018-04-23 | ||
| US10292316B2 (en) * | 2017-09-08 | 2019-05-14 | Hamilton Sundstrand Corporation | Power module with integrated liquid cooling |
| JP7039917B2 (ja) * | 2017-10-06 | 2022-03-23 | 富士電機株式会社 | 冷却器 |
| WO2020044594A1 (ja) * | 2018-08-28 | 2020-03-05 | 三菱マテリアル株式会社 | 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、及び、絶縁回路基板の製造方法 |
| CN112714543B (zh) * | 2020-12-29 | 2022-03-08 | 福建中科智与科技有限公司 | 智能密集架主控板 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3333409B2 (ja) * | 1996-11-26 | 2002-10-15 | 株式会社日立製作所 | 半導体モジュール |
| JP2002203942A (ja) * | 2000-12-28 | 2002-07-19 | Fuji Electric Co Ltd | パワー半導体モジュール |
| JP2003163315A (ja) * | 2001-11-29 | 2003-06-06 | Denki Kagaku Kogyo Kk | モジュール |
| JP2003204020A (ja) * | 2002-01-04 | 2003-07-18 | Mitsubishi Electric Corp | 半導体装置 |
| JP4241397B2 (ja) * | 2002-04-19 | 2009-03-18 | 三菱マテリアル株式会社 | 回路基板の製造方法 |
| JP4113971B2 (ja) * | 2002-07-30 | 2008-07-09 | 株式会社豊田自動織機 | 低膨張材料及びその製造方法 |
| JP4104429B2 (ja) * | 2002-11-07 | 2008-06-18 | 電気化学工業株式会社 | モジュール構造体とそれを用いたモジュール |
| JP2004266059A (ja) * | 2003-02-28 | 2004-09-24 | Mitsubishi Materials Corp | 放熱体の製造方法及び放熱体並びにこの放熱体を用いたパワーモジュール用基板及びパワーモジュール |
-
2006
- 2006-09-15 KR KR1020077010834A patent/KR20070118065A/ko not_active Ceased
- 2006-09-15 US US11/720,658 patent/US20090229864A1/en not_active Abandoned
- 2006-09-15 EP EP06798058A patent/EP1926142A1/en not_active Withdrawn
- 2006-09-15 WO PCT/JP2006/318395 patent/WO2007032486A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| EP1926142A1 (en) | 2008-05-28 |
| WO2007032486A1 (ja) | 2007-03-22 |
| US20090229864A1 (en) | 2009-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20070118065A (ko) | 절연 회로 기판 및 냉각 싱크부 부착 절연 회로 기판 | |
| KR102224535B1 (ko) | 파워 모듈용 기판의 제조 방법 | |
| KR101215695B1 (ko) | 방열 장치 및 파워 모듈 | |
| KR101610973B1 (ko) | 히트 싱크가 부착된 파워 모듈용 기판 및 그 제조 방법, 그리고 히트 싱크가 부착된 파워 모듈, 파워 모듈용 기판 | |
| TWI620289B (zh) | 附散熱座功率模組用基板，附冷卻器功率模組用基板及功率模組 | |
| KR101720921B1 (ko) | 파워 모듈용 기판 유닛 및 파워 모듈 | |
| KR102220852B1 (ko) | 접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법 | |
| TWI641300B (zh) | 接合體及功率模組用基板 | |
| US20220223493A1 (en) | Insulation circuit board with heat sink | |
| WO2014115677A1 (ja) | パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール | |
| KR102387210B1 (ko) | 히트 싱크 부착 파워 모듈용 기판 및 파워 모듈 | |
| KR20160067172A (ko) | 히트 싱크가 부착된 파워 모듈용 기판 및 그 제조 방법 | |
| KR20140147090A (ko) | 파워 모듈용 기판, 히트싱크가 부착된 파워 모듈용 기판 및 파워 모듈 | |
| JP5067187B2 (ja) | ヒートシンク付パワーモジュール用基板及びヒートシンク付パワーモジュール | |
| JP4893096B2 (ja) | 回路基板およびこれを用いた半導体モジュール | |
| JP4893095B2 (ja) | 回路基板およびこれを用いた半導体モジュール | |
| JP5966512B2 (ja) | ヒートシンク付パワーモジュール用基板の製造方法 | |
| JP5218621B2 (ja) | 回路基板およびこれを用いた半導体モジュール | |
| JP5061442B2 (ja) | 絶縁回路基板および冷却シンク部付き絶縁回路基板 | |
| JP2007081200A (ja) | 冷却シンク部付き絶縁回路基板 | |
| CN111819681B (zh) | 带散热器的绝缘电路基板 | |
| JP4747284B2 (ja) | 冷却シンク部付き絶縁回路基板 | |
| JP2004343035A (ja) | 放熱部品、回路基板および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0105 | International application |
Patent event date: 20070511 Patent event code: PA01051R01D Comment text: International Patent Application |
|
| A201 | Request for examination | ||
| AMND | Amendment | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20071019 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20090918 Patent event code: PE09021S01D |
|
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20100309 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20090918 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |
|
| J201 | Request for trial against refusal decision | ||
| PJ0201 | Trial against decision of rejection |
Patent event date: 20100409 Comment text: Request for Trial against Decision on Refusal Patent event code: PJ02012R01D Patent event date: 20100309 Comment text: Decision to Refuse Application Patent event code: PJ02011S01I Appeal kind category: Appeal against decision to decline refusal Decision date: 20110218 Appeal identifier: 2010101002707 Request date: 20100409 |
|
| AMND | Amendment | ||
| PB0901 | Examination by re-examination before a trial |
Comment text: Amendment to Specification, etc. Patent event date: 20100506 Patent event code: PB09011R02I Comment text: Request for Trial against Decision on Refusal Patent event date: 20100409 Patent event code: PB09011R01I Comment text: Amendment to Specification, etc. Patent event date: 20091117 Patent event code: PB09011R02I Comment text: Amendment to Specification, etc. Patent event date: 20071019 Patent event code: PB09011R02I |
|
| B601 | Maintenance of original decision after re-examination before a trial | ||
| PB0601 | Maintenance of original decision after re-examination before a trial |
Comment text: Report of Result of Re-examination before a Trial Patent event code: PB06011S01D Patent event date: 20100601 |
|
| N231 | Notification of change of applicant | ||
| PN2301 | Change of applicant |
Patent event date: 20100609 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |
|
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20100409 Effective date: 20110218 Free format text: TRIAL NUMBER: 2010101002707; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20100409 Effective date: 20110218 |
|
| PJ1301 | Trial decision |
Patent event code: PJ13011S01D Patent event date: 20110218 Comment text: Trial Decision on Objection to Decision on Refusal Appeal kind category: Appeal against decision to decline refusal Request date: 20100409 Decision date: 20110218 Appeal identifier: 2010101002707 |