[go: up one dir, main page]

KR20080023313A - Ｍｅｍｓ 구성요소 제조 방법 - Google Patents

Ｍｅｍｓ 구성요소 제조 방법 Download PDF

Info

Publication number
KR20080023313A
KR20080023313A KR1020077030318A KR20077030318A KR20080023313A KR 20080023313 A KR20080023313 A KR 20080023313A KR 1020077030318 A KR1020077030318 A KR 1020077030318A KR 20077030318 A KR20077030318 A KR 20077030318A KR 20080023313 A KR20080023313 A KR 20080023313A
Authority
KR
South Korea
Prior art keywords
substrate
electrode
electronic device
layer
movable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020077030318A
Other languages
English (en)
Inventor
로날드 덱커
기어트 랑제르에이스
하우크 폴맨
마르틴 두엠링
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR20080023313A publication Critical patent/KR20080023313A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00182—Arrangements of deformable or non-deformable structures, e.g. membrane and cavity for use in a transducer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00047—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0118—Cantilevers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0315—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102—Surface micromachining
    • B81C2201/0105—Sacrificial layer
    • B81C2201/0109—Sacrificial layers not provided for in B81C2201/0107 - B81C2201/0108

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Micromachines (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)

Abstract

디바이스(100)는 제1 및, 이에 대향하는 제2 표면을 갖는 반도체 물질의 기판(10) 그리고, 고정 전극(52) 및, 공동(30)에 존재하는 이동 가능한 전극(51)을 갖춘 MEMS 구성요소(50)를 포함한다. 상기 전극(51, 52) 중 하나는 기판(10)에서 한정된다. 상기 이동 가능한 전극(51)은 제1 및 제2 갭이 있는 위치 사이의 고정 전극(52)으로/고정 전극으로부터 이동 가능하다. 이 공동(30)은 기판(10)의 제2 표면(2) 상에 노출된 기판(10) 속의 홀(hole)(18)을 통해 개방된다. 이 공동(30)은 공동(15)을 측면으로 실질적으로 둘러싸는 기판(10)에 적어도 하나의 포스트(15)에 의해 한정되는 높이를 갖는다.

Description

ＭＥＭＳ 구성요소 제조 방법{A METHOD OF MANUFACTURING A MEMS ELEMENT}
본 발명은 개방된 위치로 갭에 의해 서로 분리된 고정 전극과 이동 가능한 전극을 갖는 미소전자기계(MEMS:microelectromechanical) 구성요소를 포함하는 전자 디바이스 제조 방법에 관한 것인데, 상기 이동 가능한 전극은 상기 고정 전극으로/고정 전극으로부터 이동 가능하다. 상기 방법은:
- 희생 층의 영역을 노출시키기 위해 제1 측면과 상반되는 제2 측면으로부터 기판 안에 적어도 하나의 에칭 홀을 제공하는 단계와;
- 기판에 적어도 하나의 에칭 홀을 통한 부식액에 이 희생 층이 노출되는 정도까지 부식액으로 희생 층을 제거하여 고정 전극으로부터 이동 가능한 전극을 풀어주는 단계를 포함한다.
본 발명은 또한 상기 방법으로 제조될 수 있는 전극 디바이스에 관한 것이다.
이러한 방법과 디바이스는 W0-A 2004/071943에 공지된다. 공지된 디바이스에서 프로세싱 기판은 중간에 묻힌(buried) 산화물 층을 갖는 하위 및 상위 반도체 층을 포함한다. 이 묻힌 산화물 층은 여기서 희생 층이며, 한편 이동 가능한 층과 고정 층이 하위 반도체 층에 존재하고 기판 표면에 수직으로 확장한다. 이러한 묻힌 산화물 층의 부분이 유지된다.
묻힌 산화물에서 접촉 플러그는 고정된 전극에 전기적 결합을 제공한다. 핸들링 기판은, 희생 층이 제거된 이후에 적절하게 제거된다. 적합하게, 추가적인 기판은 캡핑 층으로서 하위 반도체 층에 결합된다. 희생 층이 제거되기 전에, 하위 반도체 층이 이동 가능한 전극의 구역에서 약간 세선화(thinned)되었으므로 오로지 고정된 전극만이 결합될 것이다.
희생 층의 제거 단계를 제어하기 어렵다는 것은 공지된 디바이스와 공지된 방법의 단점이다. 이러한 제거 단계는 하부에칭을 포함하고, 이 하부에칭의 모양은 오직 에칭 시간에 의해 결정될 수 있다.
그러므로 서론에서 언급한 종류의 방법을 제공하는 것이 본 발명의 목적이며, 여기서 희생 층의 제거 단계가 확실한 방법으로 제거될 수 있다.
제2 면으로부터 에칭 홀의 공급 이전에 상기 방법이:
- 제1 기판 표면에 희생 층을 제공하는 단계로서, 상기 희생층은 기판을 국부적으로 산화함으로써 제공되고 측면으로 적어도 하나의 기판 포스트에 의해 둘러싸이는 단계와;
- 전극 구조물에 제1 전극을 제공하는 단계로서, 상기 전극 구조물은 적어도 하나의 기판 포스트로 확장하여 접촉물이 갖춰지는 단계
를 포함한다는 점에서, 이러한 목적은 달성된다.
그 다음, 희생 층의 제거는 상기 고정된 전극과 이동 가능한 전극 사이에 갭(gap)의 형성을 초래한다.
본 발명의 방법에 있어서, 희생 층과 적어도 하나의 전극은 기판 상에 존재한다. 이것은 희생 층을 에칭 스톱 층으로 덮도록 허용하므로, 이 희생 층은 하위 에칭 문제점을 발생시키지 않고 선택적으로 에칭될 수 있다. 에칭 스톱 층은 분리 층일 수 있지만, 대안적으로 이동 가능한 전극은 에칭 층 스톱 그 자체로서 사용될 수 있다. 여기에서 희생 층은 기판을 산화시킴으로써 제공된다. 적합하게, 얕은 트렌치 분리법(shallow trench isolation)으로 공지된 기술이 여기에 이용된다.
더욱이, 희생 층을 한정(definition)하기 위해 얕은 트렌치 분리법을 이용하면, 정확한 물질의 한정이 제거되어 공동이 생성되도록 한다. 이러한 얕은 트렌치 분리법은 제1 면에서의 프로세싱 단계 예컨대, 앞 공정의 프로세싱 단계 동안 적용된다. 결과적으로, 이 방법은 심지어 75nm 정도의 진보된 리소그래피 크기까지 미크론 단위 이하 크기의 고 해상도로 적용될 수 있다. 또한, 기판의 포스트는 희생 층 외에 다른 물질을 포함하고, 희생 층은 기판에 대해 선택적으로 에칭될 수 있다. 추가적으로, 트렌치 분리법의 고 해상도와 특히 기판 포스트는 포스트의 역학적 특성을 조정하도록 한다. 특히, 이 기판 포스트는 유연할 수 있거나 스프링 같은 특징을 가질 수 있다.
분명하게 관련된 방법이 WO-A 00/009440에 공지된다. 이러한 종래 기술 방법에서, 높게 도핑된(n+) 기판 층과 낮게 도핑된(n-) 기판 층을 갖는 기판이 사용된다. 홀은 높게 도핑된(n+) 층을 통해 제1 면으로부터 에칭된다. 제1 기판 면에서 프로세싱이 끝난 후, 낮게 도핑된(n-) 층은 에칭 스톱으로서 n+와 n- 간의 인터페이스를 이용하면서 부분적으로 에칭된다. 이러한 방법은 홀의 에칭이 다른 전면 에칭과 결합되어야 하는 단점이 있다. 만일 또한 다른 구성요소가 제1 기판 면에 제공되어야 할 경우, 이것은 상당히 비실용적이다: 왜냐하면 홀은 모세관 현상으로 인해 적절히 제거될 수 없는 임의의 액체로 쉽게 채워지기 때문이다. 더욱이, 이러한 종래 기술의 방법은 그 얇은 막이 기판내의 포스트에 의해 지지되는 구조물을 야기하지 않는다.
이점으로, 제1 전극은 MEMS 구성요소에 인접한 트랜지스터의 게이트 전극의 한정을 위해 또한 이용될 수 있는 금속 또는 폴리실리콘 층에서 한정된다. 여기에서 게이트 절연은 희생 층이다. 트랜지스터와 결합될 때, 제1 전극은 적절하게 측면으로 예컨대, 기판 표면에 평행하게 확장한다. 그러나 이것은 엄밀히 불필요한 것이다. 일 실시예에서, 제1 전극은 고정 전극이고, 또 다른 실시예에서는 이동 가능한 전극이다.
MEMS 구성요소의 이동 가능한 전극으로서 폴리실리콘 게이트를 이용은 그 자체로서 공지되어 있고, 예컨대 R.Maboudian과 R.T. Howe의 J.Vac.Sci.Techn.B 15(1997), 페이지 1 내지 20에 언급된다. 그러나 이 논문은 오직 상단으로부터의 에칭에 관한 것이지 하단으로부터 예컨대, 기판을 통한 에칭에 관한 것은 아니다. 더욱이, 하단으로부터의 에칭은 모세관 현상의 문제점을 줄일 수 있다. 이러한 점이 이 논문에서 언급되며 본질적으로, 모세관 효과의 결과로서 희생 층의 제거 단계 이후 부식액의 잔존 경향을 의미한다. 본 발명을 통해, 희생 층의 제거 단계에서 생성된 갭으로의 액세스가 향상될 수 있다. 기판이 갭으로의 짧은 경로를 취하기 위해 충분히 세선화될 뿐만 아니라 에칭 홀의 수가 증가될 수 있고, 이들의 지름이 더 커질 수 있다. 더욱이, 이러한 모세관 효과를 극복하기 위해 더 다양한 방법이 사용되도록 하는 종래의 반도체 제조법으로부터 독립된 프로세싱을 이용할 수 있다.
다결정 실리콘의 이동 가능한 전극에 대한 종래의 발표 내용에 비교하여 볼 때, 추가적이고 더 중요한 본 발명의 방법의 이점은 바로, 프로세싱 기판에서 층의 프로세싱이 마무리된 이후에 행해질 수 있다는 것이다. 에칭 홀은 하나의 홀이어서, 여기에 증착된 임의의 층이 이 홀에 들어가서 상기 구조물를 오염시키기 때문에 상기 방법은 종래 기술에서 문제가 된다. 캡을 제공하자고 종종 제안되었으나, 각각의 MEMS 구성요소를 위해 개별적으로 실행되어야 하는 동작이 되기 쉬워서 실질적인 비용을 야기한다. 또한 기판을 완전히 결합하도록 제안되어 왔지만, 이것 또한 주의 깊게 행해질 필요가 있다. EP-A 1,396,470에서 설명된 바와 같이, 특히 진공 밀봉식(vacuum-tight) 인캡슐레이션이 바람직하지 않을 경우 쉽게 행해진다. 본 발명에서, 갭의 폐쇄는 프로세싱에서 마지막 단계이다. 만약 그러한 것이 필요할 경우, 이는 패키징법과 결합될 수 있다.
제1 실시예에서, 제거 단계에서 제거되는 제2 희생 층은 제1 전극 상단에 제공되므로, 제1 전극은 이동 가능한 전극이다. 제2 희생 층은 바람직하게 또한 이동 가능한 전극의 측면으로 확장한다. 트렌치(trench)이 역학적 동작의 최적 상태와 개선된 부식액의 퍼짐을 위해 이동 가능한 전극에 존재할 수 있다. 이에 따라, 다결정 실리콘 또는 금속이 전도성 기판 영역 대신에 이동 가능한 전극으로서 사용될 수 있다. 다결정의 이동 가능한 전극의 활용법이 양호한 역학적 특성에 대해 MEMS 분야에서 공지된다. 이 층이 증착되기 때문에, 층의 결합, 두께 및 모양이 적절한 구부러짐을 위해 최적화될 수 있다. 대안적으로, 이동 가능한 구성요소가 사용될 수 있으며, 이동 가능한 전극은 상기 이동 가능한 구성요소의 일부분이고 이 구성요소는 이동 가능한 구성요소의 구부러짐을 가져오기 위해 박막 압전 작동기를 더 포함한다.
적합하게, MEMS 구성요소의 전극은, 비록 MEMS 구성요소의 '수직'버젼이 대안적으로 설계될 수 있더라도 기판에 평행하게 실질적으로 편향된다('수평 버전'). 수평 버전에서, 고정 전극은 기판의 일부분 또는 이동 가능한 전극의 반대 면에서의 전기적으로 전도성을 띠는 층 중 어느 하나에서 한정될 수 있다. 기판에서 고정 전극의 한정은 로버스트(robust) 방식으로 이루어질 수 있다. 그러나 이러한 방식은 RF 특성에 있어서, 전기적인 기판의 도전율이 불충분할 수 있다는 단점을 지닌다. 금속 층에서 고정 전극의 한정은 이러한 단점을 가지지 않는다. 더욱이, 고정 전극은 층에 실질적인 두께를 갖출 수 있다. 그 다음, 이 층은, 전기 손실을 제한하고 충분히 높은 Q-인자를 갖기 위하여 상호결합물 및 인덕터의 한정을 위해 사용될 수 있으며, 상기 상호결합물과 인덕터 양쪽 모두가 RF 어플리케이션에 필요하다.
가장 적합한 변형에 있어서, 프로세싱 기판에서 적어도 하나의 에칭 홀이 실링 물질의 어플리케이션에 의해 실링된다. 이러한 실링 물질은 적합하게 CVD(chemical vapor deposition)에 의해 인가되는 물질이며, 예컨대, 위상 강화 CVD에 의해 인가된 산화물 또는 질소화물 또는, 저 압력 CVD에 의해 인가된 인규산염 유리, 질소화물 또는 폴리실리콘이다. 이러한 실링 기술은 그 자체로, C. Liu & Y. Tai, IEEE Journal of Microelectromechanical System, 8판(1999), 페이지 135 내지 145에서 공지되며, 이 논문은 참고문헌으로 본 명세서에 병합된다.
또 다른 변형에 있어서, 고정 전극은 기판에 한정되는데, 이는 상기 기판이 갭에 인접한 영역에서 충분히 전기적으로 전도성을 띠기 위한 것이며, 이동 가능한 전극을 노출시키기 위해 이동 가능한 전극의 반대 면에 있는 물질이 제거된다. 이러한 변형으로 인해, MEMS 구성요소는 센서 특히, 압력 센서로서 사용되는데 적합하다. 더 바람직하게는, MEMS 구성요소가 마이크로폰으로서 사용된다. 여기에서, 이동 가능한 전극은 얇은 막으로서 유형화되고, 고정 전극은 음향 홀(acoustic hole)로서의 기능을 수행하기 위해 설계되는 에칭 홀을 갖춘다. 적합하게, 얇은 막은 RF MEMS 분야 특히, US6557413B2에서 공지된 바와 같이, 스프링 모양의 구조물에 의해 매달린다. 만일 얇은 막이 0.5 내지 0.5mm의 정사각형의 얇은 막에 대해 예컨대, 이러한 매달린 얇은 막은 컴플라이언스에 대해서 자유롭게 조정될 수 있고, 적어도 10Mpa의 본래 더 큰 스트레스를 갖는다면, 그 자체로 더 나은 음향 성능을 갖는다. 추가적으로, 이러한 막은 더 균일한 음향 신호의 전송에 대한 결과를 통해 구부러진 측면을 갖지 못한다. 그러나 단점으로는 슬릿 및 더 깨지기 쉬운 구조물로 인한 음향 최단로(short-cut)가 있다.
가장 적합하게, 특히 이러한 실시예와 공동하여, 핸들링 기판은 프로세싱 기판에서 에칭 홀의 제공 단계와 함께 전극 구조물을 덮는 단계 이전에 상기 기판에 접착되며, 이 핸들링 기판은 이동 가능한 전극을 노출시키기 위해 이동 가능한 전극 위의 구역에서 제거된다. 이와 함께, 디바이스는 바람직한 길이를 갖는다.
또 다른 실시예에서, 기판은 이동 가능한 전극의 역할을 수행하기 위해 충분히 세선화되어 충분히 도핑되며, 제1 전극은 고정 전극이다. 이러한 실시예는 특히 전극 구조물이 제1 전극에 인접하여 존재하는 희생 층과 추가적인 전극을 덮는 에칭 스톱 층을 포함한다는 점과 결합하여 특히 이점을 갖는다. 다시 말해서, 금속 층에서 고정 전극과 결합하여 에칭 스톱 층을 이용하는 것은 고정 전극이 더 작아질 수 있어서 하나 이상의 추가적인 전극이 적어도 부분적으로 이동 가능한 전극 위에 위치하는 동안 고정 전극에 인접하여 한정될 수 있음을 말한다. 이러한 추가적인 구조물의 한정도, 금속 층이 제1 기판 면 상에 한정된다는 점에서 또한 인에이블하다. 제2 면과 대조해보면, 이 면 상에서, 미세한 스케일 해상도 상에서의 리소그래피가 잘 공지되고, 심지어 트랜지스터의 선명도에 관례상 적용된다. 그러므로 고정 전극은 이와 같은 방법으로 이동 가능 전극보다 더 높은 해상도로 패턴화될 수 있다.
추가적인 변형에 있어서, 희생 층은 제1 전극의 구역에 공동을 형성하기 위해 선택적으로 에칭된다. 이러한 에칭은 전극 구조물의 증착 단계 이전에 실행된다. 제1 전극과 이동 가능한 전극 사이의 갭이 추가적인 동작 전극과 이동 가능한 전극 사이의 갭보다 더 작게 되도록, 이 에칭이 수행된다. 이와 같은 방법으로, 제1 조정 전극은 동작 전극보다 이동 가능한 전극에 더 가깝게 존재한다. 두개의 갭을 갖는 설계는 그 자체로 MEMS 조정 가능한 커패시터를 위해 공지되고, 이동 가능한 전극이 특정한 풀-인 전압 위의 고정 전극 아래로 떨어지는 것에 따라 풀-인(pull-in) 효과를 막는데 목적을 둔다. 일반적으로, 이 두개의 갭을 갖는 설계는, 이동 가능한 구성요소가 3차원 형상을 갖지만 고정 전극은 평편하다는 사실로써 구체화된다. 현재의 실시예에서, 역 동작이 주어지며 이것은 완만한 에칭 단계로 공동을 생성하기 위한 것이다. 이 역 구조물은, 특히 이동 가능한 구성요소가 간단하게 유지될 수 있기 때문에 역 구조물은 더 쉽게 제조될 수 있다는 장점을 갖는다. 이동 가능한 구성요소의 구부러짐이 이동 가능한 구성요소의 특정 구역까지 제한되기 때문에 추가적으로 역학적 동작의 개선이 예상된다. 이는, 조정 전극의 구역이 구부러짐에 있어서 불필요한 종래 기술에서의 경우가 되기 쉽다. 추가적으로, 본 발명의 방법에서 임의의 풀-인을 막기 위해 세 개의 갭이 있는 설계 또는 또 다른 설계로 상기 두개의 갭을 갖는 설계를 확장하는 것은 아주 쉽지만, 이와 동시에 조정 전압을 줄이고/거나 이동 가능한 전극과 고정 전극간의 부착(sticking)을 줄인다.
본 발명은 또한 위에서 언급한 종류의 기판과 MEMS 구성요소를 갖춘 전자 디바이스에 관한 것이다. 여기서, 이동 가능한 구성요소는 이동 가능한 전극을 포함하며, 이 전극은 갭이 있는 제1 위치와 제2 위치 사이에서 고정 전극으로/에서 이동 가능하고, 실질적으로 이동 가능한 공간에 존재한다. MEMS 구성요소를 갖춘 이러한 전자 디바이스에 관한 많은 예가 공지된다.
MEMS 구성요소의 제1 유형은 기판에서 공동 즉, 기판의 일부분으로 구체화되는 것을 포함한다. 이러한 MEMS 구성요소의 유형은 센서 예컨대, 가속도 센서에 적용된다. 적절하게, 이 구성요소는 센서에 의해 제공되는 임의의 신호 검출에 이용되는 능동회로를 갖는 하나의 기판 상에 결합된다. 이러한 디바이스는, 센서가 능동 소자의 프로세싱이 끝난 이후에 장착되어야 하는 단점을 지닌다. 이러한 것은 추가적인 프로세스 단계를 야기할 뿐만 아니라, 공동 안에 상당한 에칭을 포함하는 이와 같은 센서 제조에 있어서 실패의 위험성이 존재한다.
MEMS 디바이스의 제2 유형은 기판 표면 상에 존재하고 특히 RF 어플리케이션을 위해 의도된 것을 포함한다. 이러한 것은 인덕터를 한정하기 위해 높은 기판 저항의 필요성 관점에서 트랜지스터의 집적회로에 통합되지 않는다. 그러나 다시 이러한 통합의 부족은, 하나의 특정한 MEMS 구성요소를 위한 특정한 프로세스를 필요로 함을 의미하기 때문에 단점이 된다. 약간의 수정으로 다른 어플리케이션을 위해 사용될 수 있는 프로세스를 갖는 것이 바람직할 것이다. 이러한 MEMS의 제2 유형이 갖는 또 다른 단점은 바로, 동작을 위해 분리된 구동기 트랜지스터(separate driver transistor)가 필요하다는 것이다. 분리된 이러한 조립은 비용이 효과적이지 않고, 이러한 구동기 트랜지스터와 실제 MEMS 구성요소 사이에 존재하는 비교적 긴 경로의 관점에서 상당히 높은 손실을 일으킬 수 있다.
그러므로 위에서 언급한 종류의 개선된 전자 디바이스를 제공하는 것이 본 발명의 목적이며, 상기 전자 디바이스는 다른 어플리케이션에 적용할 수 있고 추가적으로 다른 프로세스에 통합될 수 있다.
이동 가능한 전극 주위의 공간의 일부분이 기판의 제1 표면에서 얕은 트렌치로 한정되고, 이 트렌치는 기판의 적어도 하나의 포스트에 의해 측면으로 둘러싸이고, 에칭 홀은 상기 기판의 제2 표면에서 상기 공간의 일부분까지 존재한다. 이 디바이스는 제1 표면으로부터 프로세싱됨으로써 한정된 공간을 포함하고, 제1 면에서 프로세싱이 끝난 이후에 만들어진다. 적어도 전극의 일부분은 또한 제1 표면에 존재한다. 그러므로 가장 중요한 단계는 제1 표면에서의 프로세싱 단계 동안에 설정되고, 능동회로의 프로세싱 단계에 포함될 수 있다. 그러나 공동 즉, 공간의 어떠한 에칭도 기판의 제1 표면에서의 단계 동안에 필요치 않으므로, 프로세싱이 계속 지속되기 전에 공동이 다시 폐쇄될 필요가 전혀 없다.
제1 실시예에서, 상기 공간의 일부분은 고정 전극과 이동 가능한 구성요소 사이에 갭을 형성하고, 여기서 고정 전극과 이동 가능한 구성요소 중 하나는 기판의 제2 표면에 인접한 기판 영역에 한정되고, 그 나머지는 기판의 제1 표면에 전기적으로 전도성을 띠는 층에 한정된다. 본 실시예의 MEMS 디바이스는 기판에 실질적으로 평행한 전극을 갖는다. 이러한 것은 통합에 이점을 주고, 또한 부식액 제거 문제를 줄이는 경향이 있는데, 이는 상기 공간이 매우 높지 않기 때문이다.
구체적인 실시예에서, 이동 가능한 구성요소는 기판의 제1 표면에 전기적으로 전도성을 띠는 층에 한정되어, 공명할 수 있는 얇은 막으로 한정되는데, 여기서 상기 공간은 기판으로부터 떨어져 마주보는 이동 가능한 구성요소의 다른 면에서 확장한다.
더 구체적으로, 이동 가능한 구성요소의 그 외의 면에 존재하는 공간은, 얇은 막이 노출되고 이와 함께 압력 센서로서 MEMS 구성요소를 이용할 수 있도록 하기위해 확장된다.
더 바람직하게, MEMS 구성요소는 마이크로폰이고, 기판에서 적어도 하나의 에칭 홀은 고정 전극에서 음향 홀로서 한정된다. 바람직한 관통 비율(perforation fraction)이 표면 구역의 20 내지 40% 범위인데, 더 구체적으로 대략 표면 구역의 25 내지 30%를 차지한다. 이것은 (대역폭과 비례하는) 낮은 음향 저항과 (신호 세기와 비례하는) 큰 전기용량 사이에서 최적 조건이 된다. 바람직하게 음향 홀은 최대 대략 30 마이크론의 크기를 갖고 임의의 형태를 지닐 수 있다. 바람직한 형태는 정사각형 및 원형이다. 10 마이크론 이하의 지름을 갖는 작은 홀이 더 바람직한데, 이는 주어진 관통 비율에 대한 더 낮은 음향 저항을 주기 때문이다. 더욱이 이러한 얇은 기판이 선호되는데, 이는 홀의 깊이가 음향 저항을 증가시켜서 대역폭이 줄어들기 때문이다. 기판의 두께는 특히 즉, 음향 홀의 지름 또는 그 미만과 같은 정도로 된다.
제2 실시예에서, 이동 가능한 구성요소와 고정 전극은 기판의 제1 표면에서 한정되고, 적어도 하나의 에칭 홀은 이동 가능한 구성요소 주변의 공간을 실링하기 위해 실링 물질로 실링된다. 이러한 실시예에서, 패키징이 통합된다. 적절하게, 접촉 홀은 에칭 홀에 인접한 기판에 존재하고, 외부 결합을 위한 접촉 패드가 이러한 접촉 홀을 통해 노출된다. 접촉 패드는 기판의 제1 표면에 금속 또는 폴리실리콘 층에서 적절하게 한정된다.
적절하게, 트랜지스터는 MEMS 구성요소에 인접한 반도체 물질 층에 한정되는데, 이는 MEMS 구성요소의 제1 전극이 트랜지스터의 게이트와 동일한 층에 한정되도록 한다. 이것은 유익한 방법으로 본 발명의 디바이스가 갖는 고유 특성을 이용한다.
바람직하게, 핸들링 기판은 임의의 세선화 단계와 기판의 제2 표면으로부터의 에칭 단계 동안에 제1 표면상에 임의의 구조물을 덮기 위해 존재한다.
도면을 참고하여 본 발명의 방법과 디바이스의 이러한 및 다른 측면이 더 설명되며, 상기 도면은 일정한 비율로 도시되어 있지 않고, 다른 도면에서의 참조 번호는 동일하거나 대응하는 부분에 관한 것이다.
도 1 내지 도 4는 본 발명의 방법에 관한 제1 실시예를 도시하는 단면도.
도 5 내지 도 8은 본 발명의 방법과 디바이스에 관한 제 2 실시예를 도시하는 단면도.
도 9는 도 5 내지 도 8에 따라 그려진 바와 같이, 본 발명의 디바이스에 관한 마이크로폰 실시예의 변환 그래프를 도시한 도면.
도 10은 제2 실시예의 변형을 도시한 도면.
도 11 내지 도 13은 본 발명의 방법에서 실링(sealing) 단계를 더 도시한 도면.
도 1은 제1 표면(1)과 제2 표면(2)을 갖는 기판(10)을 도시한다. 이 경우에, 기판(10)은 실리콘 기판이며, 이 기판은 충분히 전도되도록 n-형 또는 p-형으로 도핑된다. 이 도핑은 특히, 10 내지 20 마이크론까지 확장된다. 제1 표면에서, 기판(10)은 국부적으로 산화되어 적어도 하나의 포스트(15), 희생 층(12) 및 산화물 층(11)의 추가적인 부분으로 생성된다. 이러한 산화작용은 S.M. Sze의 Semiconductor Physics and Technology에서 설명된 바와 같이, 샬로우 트랜치 산화작용으로 공지된 공정으로 실행되는데, 현재의 예에서, 추가적인 도면에서 도시되는 바와 같이, 제1 및 제2 갭이 갖춰지기 때문에 MEMS 구성요소가 생성된다. 이것을 달성하기 위해, 희생 층(12)은 리세스(14)를 생성하기 위해 다시 조직된다. 본 명세서에서는 도시되지 않지만, 기판(10)은 임의의 다른 구성요소 특히, 트랜지스터 및 다이오드를 더 포함할 수 있다.
도 2는, 기판의 제1 표면에서 실행된 두 개의 추가적인 단계 이후에 기판(10)을 도시한다. 현재의 예에서, 실리콘 질소화물로 구성되고 저압 화학 기상 증착(LPCVD: low-pressure chemical vapor deposition)에 의해 증착되는 에칭 스톱 층(21)은 포스트(15)로 확장하는 희생 층(12) 상에 증착된다. 금속 패턴(22,23)은 알루미늄 또는 알루미늄 합금으로 이 에칭 스톱 층 위에 적절하게 증착된다. 이 두개의 패턴(22,23)은 마지막 MEMS 구성요소에서 이동 가능한 전극으로 그 역할을 할 것이다. 패턴(22)은 리세스(14)에 미치고 동조 기능(tuning function)을 갖는다. 패턴(23)은 희생 층(12)에만 오직 미치고, 동작 기능(actuation function)을 갖는다. 금속 패턴(22, 23)은 미도시된 상호결합물을 통해 접촉물 또는 다른 구성요소에 적절히 결합된다. 절연층(24)은 금속 패턴 상단에 인가되어 BCB(benzocyclobutane)와 같은 산화, 질소화물 또는 유기 절연 층을 적절히 포함한다. 접촉물(25)은 절연층을 관통하여 기판(10)에 미친다. 이러한 접촉물(25)은 기판(10)에서 한정될 이동 가능한 전극에 접촉하도록 허용한다.
증착된 층을 갖는 기판(10)은 인캡슐레이션(40)으로 덮인다. 이 경우에, 이것은 접착물(42)로 절연 층(24)과 접촉물(25)에 붙은 유리 기판(41)이다. 대안적으로, 유리 기판 대신에 세라믹 기판 또는 제2 반도체 기판이 적용될 수 있다. 더욱이, 예컨대, 폴리이미드 또는 에폭시 오버몰드(overmould)와 같은 수지 층이 인가될 수 있다. 전기 도금한 또는 전기 도금하지 않은 니켈과 같은 성장 또는, 조립 중 어느 하나로 충분한 두께의 금속 층이 인가되는 것이 또한 가능하다. 결합 또한 가능하다. 예컨대, 일시적인 핸들링 기판이 수지 층에 부착될 수 있고, 기판(10)의 제2 표면(2)에서의 프로세싱 이후 제거될 수 있다.
비록 도시되진 않았지만, 접촉 패드는 디바이스에 병합된다. 이러한 접촉 패드는 접촉물(25)과 유사한 기판(10)의 제1 표면(1)에 한정될 수 있다. 그 다음 이러한 접촉 패드는 기판을 국부적으로 제거함으로써 노출된다. 가장 적합하게는, 이러한 접촉 패드는 실리콘의 기둥에 의해 횡으로 둘러싸인 산화 아일랜드(oxide island) 윗면에 제공된다. 추가 단계에서, 산화물이 선택적으로 제거될 경우, 이러한 접촉물 패드는 노출될 수 있다. 대안적으로, 접촉물 패드는 인캡슐레이션에 인 접하게 제공될 수 있다. 이들은 기판(10)의 제2 표면(2)상에서의 프로세싱 단계 이후 노출될 수 있다. 유리 기판(41)의 예에서, 접촉물 패드의 노출은 프로세스 가령, 그 자체로 쉘케이스(Shellcase)로부터 공지된 것을 포함한다. 이동 가능한 핸들링 기판 및 수지 층의 경우에, 추가적인 금속화 단계가 수지 층을 통해 제공될 수 있다.
도시되지 않았지만, 스트립라인, 저항, 인덕터 및 커패시터와 같은 수동 소자는 기판(10)의 제1 표면(1) 상의 특정 층의 증착 및 패터닝(patterning)으로 디바이스에 통합될 수 있다. 그렇다면, 금속화는 본 명세서에 도시된 단순히 패턴(22,23)보다 더 많은 층을 포함할 것이다.
도 3은 기판(10)의 제2 기판(2)에서 실행되는 추가적인 프로세싱 단계에서 디바이스(100)를 도시한다. 이 프로세싱은 우선 그라인딩으로 기판을 가늘게 하는 단계를 포함하고 선택적으로 추가적인 습식-에칭 단계를 포함한다. 계속해서, 기판(10)은 홀(18)을 생성하기 위해 패턴화된다. 희생 층(12)은 이러한 홀(18)을 통해 노출된다.
도 4는 희생 층(12)을 제거한 이후 야기되는 디바이스(100)를 도시하는데, 여기서 공동(30)이 형성된다. 동시적으로, 에칭 용액에 노출되지 않기 때문에 산화물 층(11)의 다른 부분은 제거되지 않는다. 산화물 층 제거를 위해 습식 에칭 또는 플라즈마 에칭을 이용할 수 있다. MEMS 구성요소(50)가 준비된 이상, 고정 전극(52,53)과, 기판(10)에 한정된 이동 가능한 전극(51)을 포함한다.
도시되지 않지만, 추가적인 패키징 층이 기판(10)의 제2 표면(2)상에 제공될 수 있다. 이러한 패키징 층은 조립 단계에서 적절히 제공된다. 특정하게 하나의 알맞은 프로세스는 납땜 공급을 위한 공동을 갖는 두개의 포토레지스트 층을 이용한다. 이러한 포토레지스트 층은 공동의 채워짐을 막기 위해 시트(sheet)가 적절하게 갖춰져 있다. 이러한 프로세스는 US6621163에 설명된다. 또 다른 적절한 프로세스는 구부러질 수 있는 기판을 이용하는데, 이 기판은 WO-A 2003/084861에 설명된 바와 같이 고정 구조물(anchoring structures)을 통해 부착된다. 추가적인 적절한 프로세서에서, 링-모양의 접촉 패드는 MEMS 구성요소(50) 주위에서 한정되고 납땜을 제공받는다. 반대의 캐리어 상에서 조립될 때, 링-모양의 납땜은 밀폐 패키징을 허용한다. 납땜과 기판(10) 사이에 적절한 전기 절연을 제공하기 위해, 이 링-모양의 실리콘 포스트와 또 다른 산화 물질의 링에 의해 적절하게 에워싸인다.
도 5 내지 8은 본 발명의 방법에 관한 제2 실시예의 여러 단계를 단면도로 도시한다. 이 실시예는 CMOS 집적 회로를 형성하기 위해 상호 연결된 MEMS 구성요소(50)와 능동 소자(60)를 포함하는 디바이스(100)를 야기한다. 이 실시예의 MEMS 구성요소(50)는 마이크로폰의 역할을 하기위해 설계되지만, 이 설계는 고주파 공진기, 센서 또는 스위치와 같은 또 다른 어플리케이션에 최적화될 수 있다.
도 5는 제1 표면(1)과 제2 표면(2)을 갖는 기판(10)을 도시한다. 제1 표면(1)은 희생 층(12), 적어도 하나의 포스트(15) 및 추가적인 산화물 층 부분(11)을 생성하기 위해 국부적으로 산화된다. 추가적으로, 하나 이상의 능동 소자(60)를 생성하기 위해 도핑된 영역(62,63)이 기판에 제공된다. 이 도핑된 영역은 본 예에서, 전계 효과 트랜지스터(60)의 소스(61)와 드레인(62)의 역할을 수행하고, 채 녈(63)을 통해 서로 결합된다. 전도성 패턴(22)이 희생 층(12) 위에 제공된다. 게이트 전극(64)이 전도성 패턴과 같은 전도성 물질의 동일 층에 제공된다. 본 일예에서, 전도성 물질은 종래 기술에서 공지된 바와 같이 적절하게 그리고 충분히 도핑된 폴리실리콘이다. 적절한 전도성 물질의 다른 일예는 금속과 규화물을 포함한다. 도시되지 않은 상호결합물 및 접촉 패드뿐만 아니라 하나 이상의 절연층(24)과 접촉물(25)이 당업자에게 공지된 방식으로 트랜지스터(60)의 공급 이후 제공된다. 패시베이션 층(26)은 절연 층(24), 접촉물(25) 및 상호결합물의 구조물을 덮는다. 이 접촉 패드는 기판의 제1 표면상에 제공될 수 있으므로, 제1 실시예에 대해 언급된 바와 같이 기판의 국부적 제거에 의해 이 접촉 패드가 노출된다. 대안적으로 또는 부가적으로, 이들은 패시베이션 층(26) 아래에 제공되고 이 곳의 개구을 통해 노출될 수 있다. 이 접촉 패드는 이용 가능한 표면 구역(area)을 더 충분히 사용하기 위해 패시베이션 층(26)에 존재할 수 있다. 이러한 후자의 선택은 이후에 언급되는 바와 같이, 본 실시예에서 선호된다.
도 6은 패시베이션 층(26)의 패턴화와 인캡슐레이션의 제공 이후에, 제2 프로세스 단계에서 기판(10)을 도시한다. 이 패시베이션 층(26)과 아래에 놓인 절연 층(24)은 전도성 패턴(22)을 드러내기 위해 패턴화된다. 이 전도성 패턴(22)은 MEMS 구성요소(50)의 이동 가능한 전극 역할을 수행할 것이다. 이 패턴(22)의 이른 노출은 측면 용적(lateral dimensions)의 정의가 정확하도록 한다. 이와 함께 이동 가능한 전극(52)의 크기가 설정되는데, 이 크기는 성능 특히, 공진 주파수에 영향을 준다. 층(24,26)의 패턴화가 습식-에칭 기술을 통해 실행된다. 전도성 패턴(22) 이 에칭 스톱 층으로 역할을 효과적으로 수행한다는 점에서 상기 기술이 허용된다. 결과적으로, 패턴화된 층(24,26)에 존재하는 구멍(241)의 지름은 전도성 패턴(22)쪽으로 감소한다. 이와 함께, 이후 프로세스의 더 나중 단계에서 얇은 막으로 역할을 수행하기 위해 노출될 전도성 패턴(22)은 효과적으로 고정된다. 결과적으로, 기계적인 안정성은 최적이다.
패시베이션 층(26) 아래에 접촉 패드가 존재하는 경우에, 이 접촉 패드는 상기와 동일한 패턴 단계에서 바람직하게 노출된다. 접촉 패드가 전도성 물질로 이루어져 있어서, 이 접촉 패드는 에칭-스톱으로서 사용될 수 있기에, 이 전도성 패턴(22) 위에 구멍(241)은 접촉 패드 위의 개구보다 더 수심이 깊어질 것이다.
계속해서 상기 구멍(241)은 접착물(42)로 채워져 유리 판(41)으로 덮인다. 다른 형태의 인캡슐레이션(40)이 가능하지만, 이 유리 판(41)은,
- 접착물(41)이 비평면성을 극복하기 위해 사용될 수 있는 경우와;
- 유리 판(41)이 에폭시 보다 더 나은, 그 자체로 공지된 파우더-블라스팅 또는 다른 기술로 패턴화될 수 있는 경우와;
- 이 유리 판이 플렉시블한 폴리이미드 수지 층보다 더 나은, 충분한 역학적 강성률(rigidity)을 제공하는 경우
에 아주 적합해진다.
더욱이, 전도성 패턴(22)이 판 모양 즉, 폐쇄된 구조가 아닌, 그러나 홀(hole) 또는 슬릿(slit)을 포함하는 경우에, 여전히 인캡슐레이션 프로세스는 충분히 작용하며, 그 이후 습식-에칭 프로세스는 홀 또는 슬릿을 통해 확장될 있고, 심지어 부분적으로 아래 놓인 희생 층(12)을 완전히 에칭할 수 있다. 프리-스탠딩인 얇은 막으로서 이러한 전도성 패턴(22)의 노출은 그 이후의 프로세스 동안 부정적인 영향을 가져올 수 있으며, 이 단계에서 기판(10)은 제2 표면(2)으로부터 얇아진다. 그러나 접착물(42)은 효과적으로 홀을 채운다. 이 접착물(42)은 추가적인 프로세스 단계에서 효과적으로 제거될 수 있다.
도 7은 제2 표면(2)으로부터 기판(10)을 프로세싱한 이후, 추가적인 프로세스 단계에서 디바이스(100)를 도시한다. 이는 그라인딩에 의한 기판(10)의 세선화 단계(thinning)와 10 내지 50 마이크론 정도의 두께까지의 습식 손상(damage) 에칭을 포함한다. 이후에, 홀(18)이 기판(10)에 제공된다. 이는 건식 에칭에 의해 가장 적합하게 실행된다. 희생 층(12)은 건식 에칭 프로세스 동안 에칭 스톱 층으로서 역할을 실행할 것이다.
도 8은 추가적인 제거 단계 이후에, 그 결과로서 생기는 디바이스(100)를 도시한다. 얇은 막을 형성하기 위한 전도성 패턴(22)을 노출하기 위해 유리 판(41)을 패턴화하는 단계, 제2 표면(2)으로부터 희생 층(12)을 습식-에칭하는 단계 및 접착물(42)의 국부적 제거 단계를 포함한다. 이 접착물의 제거는 산소 플라즈마 에칭에서 적합하게 실행된다. MEMS 구성요소(50)가 준비된다면; 얇은 막(22)은 이동 가능한 전극으로서 역할을 수행하고, 기판 영역은 고정 전극(52)으로서 역할을 수행한다. 이 이동 가능한 전극(51)은 마이크에서 진동판(diaphragm)의 기능을 수행하고 고정된 전극은 뒤판(backplate)의 기능을 수행한다.
폴리실리콘 층의 노출에 의해 진동판이 생성됨에 따라, 마이크로폰 성능은 상기 층의 응력(stress) 및 두께에 종속된다. 0.5x0.5mm2의 진동판에 있어서, 10Mpa 미만의 낮은 신장성 응력(low tensile stress)이 선호된다. 만일 이러한 것을 획득할 수 없다면, 빔에 의해 매달린(suspended) 얇은 막을 사용할 수 있다. 매달린 얇은 막은 컴플라이언스에 대해 자유로이 조정될 수 있고 벤딩 프로파일의 단점이 없다. 그러나 매달린 얇은 막의 사용은 단점으로서, 슬릿 및 망가지기 쉬운 구조물로 인한 아쿠스틱 쇼트-컷이 존재한다는 사실을 감안한다.
바람직하게, 진동판은 대략 300nm의 두께와 0.5x0.5mm2의 크기를 갖는다. 2.33x103Kg/m3의 밀도를 갖는 폴리실리콘에 있어서, 도면에 도시된 바와 같이, 매달린 진동판에 대한 질량(mass)은 1.75x10-10kg이고 효과적으로 얇은 막에 대한 질량은 2.25x10-10kg이다.
본 발명에서 에어 갭은 고정되어 희생 부분의 두께 즉, 기판에서의 산화물 층에 대응한다. 본 일예에서, 이 에어 갭은 대략 1 마이크로미터이다.
적절한 마이크로폰에 대한 치수는 얇은 막의 공진 주파수에 관한 Q-인자이다. 이 Q-인자는 에어갭(Ra)에서 에어의 음향 저항, 진동판(Ld)의 질량(mass) 및 진동판(Cd)의 컴플라이언스에 관하여 표현될 수 있다. 음향 복사 질량(mass), 에어 갭에서 에어의 질량(mass) 및 후방의 챔버(chamber) 부피의 컴플라이언스가 무시되는 경우, Q-인자는
Figure 112007093253272-PCT00001
에 의해 근접될 수 있다.
품질 인자(Q) 값은 바람직하게 크다. Q가 1보다 클 때, 마이크로폰의 대역폭은 얇은 막의 공진 주파수에 가깝다. 이 경우에, 스펙트럼은 상기 공진 주파수에 근접한 민감도의 증가를 보인다. 그러나 Q가 1보다 작은 경우에 있어서, 에어 갭의 음향 저항과 얇은 막의 컴플라이언스에 의해 대역폭이 결정된다.
그러므로 큰 홀과 큰 에어 갭에 의해 음향 저항(Ra)을 줄이는 것이 중요하다. 그러나 더 큰 홀 및 에어 갭에서의 증가에 의해 전기 민감도가 줄어든다(C=εA/d이고, 여기서 크기 A는 홀로 인해 감소되며, 거리 d는 에어 갭 거리임).
그러므로 해결책은 뒤판에서 음향 홀의 모양 변형에 있다. 이러한 변형이 습식-화학 에칭인, 특정한 에칭 프로세스의 사용으로 적합하게 달성될 수 있음을 알게 된다.
도 9는, 두개의 마이크로폰 유형을 위한 모의 실험된 주파수 스펙트럼이 도시되는 그래프를 도시한다: 하나의 유형은 습식-화학 에칭으로 만들어진 원뿔꼴의 홀을 갖고, 다른 하나의 유형은 건식 에칭에 의해 채비된 일직선의 음향 홀을 갖는다. 사운드 압력에서 얇은 막 움직임으로의 변환 값인 역학적인 양으로 출력 값이 주어진다. 전기적 도메인으로의 변환은 주파수에 독립이다. 선택된 홀 외형에 있어서, 건식-에칭된 마이크로폰은 홀에서 에어의 저항으로 인해 완전한 대역폭을 갖지 못한다.
0.5x0.5mm2 의 진동판에 있어서, 단위 제곱 미터당 108 개인 에칭 홀(18)의 밀도를 갖는 5x5μm2의 기판에서 정사각형의 음향 홀은 전형적으로 적합한 구성으로 보인다. 이 음향 저항(Ra)은 에어 갭으로부터 밀려나온 에어의 결과물인 "오리파이스(orifice)"부분과, 뒤판의 두께의 결과물 즉, 기판에서 한정된 바와 같이 고정 전극(52)인 튜브 부분으로 이루어진다. 반동 이온 에칭(reactive ion etching)을 이방성으로(anisotropically) 이용하여 홀이 에칭될 때, 음향 튜브 저항은 (위에서 언급한 구성을 위해) 총 음향 저항의 40%를 결정한다. 도 9에서 분명히 볼 수 있듯이, 음향 홀의 습식-화학 에칭을 이용함으로써 이러한 구성요소를 제거할 수 있다.
도 10은 제2 실시예의 추가적인 변형을 도시한다. 여기서, 패시베이션 층(26)과 절연 층(24)은 오로지 국부적으로 전도성 패턴(22)을 노출시키기 위해 패턴화된다. 특히, 노출된 부위(241)는 링-모양 또는 이 모양과 비슷한 것이다. 이것은 이동 가능한 전극(51) 상단에 질량(54)의 생성을 가져온다. 본 명세서에 도시되지 않았지만, 이 질량(54)는 무게를 증가시키기 위해 몇몇의 금속 층을 포함할 수 있다. 대안적으로, 상당히 큰 질량은 지지 유리 기판으로부터 유리의 디스크 형태로 적용될 수 있다. 그 결과로서 생기는 MEMS 구성요소(50)는 가속도 측정을 위한 센서로서 적절하게 적용될 수 있다.
추가적인 단계에서, 기판(10)의 제2 표면(2)에서 홀(18)은 실링 층(19)의 적용에 의해 폐쇄될 수 있다. 이러한 실링 층(19)은 Chang Liu 및 Yu-Chong Tai, IEEE Journal of Microelectromechanical Systems, 8(1999), 135 내지 145.로부터 본질적으로 공지된 바와 같이 줄어든 압력으로 위상-강화된 화학 증기 증착법(phase-enhanced chemical vapor deposition)으로 도포될 수 있다. 이 실링 층(19)은 예컨대, 산화물을 포함하지만, 질소화물 또는 다른 물질도 배제되지 않는다. 저 압력의 결과로서, 산화가 홀(18) 외부에서 선택적으로 발생한다. 이 결과로서 생기는 층은 이 때, 홀을 메워서 완전히 폐쇄하는 캡(caps)에 의해 구성된다. 적합하게, 홀(18)은 5 마이크론 미만의 폭을 갖고 바람직하게는, 0.5 내지 2.5 마이크론 범위에서의 폭을 갖는다. 홀의 일부가 예컨대, 접촉 패드를 노출시키거나 공동(30)을 내기위해 다시 개방된다는 것이 배제되지 않는다. 이는, 마이크로폰 어플리케이션에서 MEMS 구성요소를 이용할 때 선호된다.
이 실링 단계는 도 11 내지 도 13을 참조하여 도시된다. 이러한 도면은 본 발명의 방법에 대한 제3 실시예를 단면적이고 개략적으로 도시한다.
도 11은 제1 표면(1)상에 몇몇의 층과 인캡슐레이션(40)을 갖는 기판(10)을 도시한다. 이 기판(10)은 제2 표면(2)으로부터 이미 세선화된 상황에서 본 명세서에 도시된다. 기판(10)의 세선화 단계는 50 마이크론 미만의 두께까지 실행되는데, 바람직하게는, 포스트(15)의 두께를 제외하고 20 내지 30 마이크론 범위 내에서 실행된다. 앞선 실시예에서와 같이, 기판(10)은 희생 층(12), 포스트(15) 및 추가적인 산화물 층(11)의 추가적인 부분을 형성하기 위해 제1 표면(1)에서 국부적으로 산화된다. 전도성 패턴(22)은 희생 층(12) 상단에서 도포되어 적어도 하나의 포스트(15)까지 미친다. 제2 희생 층(27)은 전도성 패턴(22) 상단에 예컨대, TEOS(tetra-ethyl-orthosilicate)의 층으로 제공된다. 여기 위에, 에칭 스톱 층(28)이 적절히 패턴화된 형태로 제공된다. 본 일예에서, 에칭 스톱 층(28)으로서 질소화물의 증착을 위해 LPCVD가 이용된다. 여기 위에, 접촉물(25) 및 추가적인 패턴(32,33)이 제공된다. 적합하게 이러한 패턴(22,25,32,33)의 물질은 폴리실리콘이지만, 대안적으로 구리 또는 알루미늄 합금과 같은 금속 또는, 심지어 TiN 또는 인듐 주석 산화물과 같은 전도성 질소화물 또는 산화물일 수 있다. 더욱이, 전도성 패턴(22)이 패턴(25,32,33)과는 다른 물질로 제조될 수 있다. 적합한 선택은 바로, 이동 가능한 전극으로서 역할을 수행할 전도성 패턴(22)은 폴리실리콘으로 구성되고, 반면에 그 나머지 패턴은 선택적으로 알루미늄을 갖는 TiN으로 구성된다는 것이다. 대안적으로, 예컨대, 압전기 층(piezoelectric layer)과 같은 추가적인 층에 제공된다. 압전기 MEMS 디바이스가 이때 생긴다.
패시베이션 층(26)은 패턴(25,32,33) 상단에 도포된다. 도시되지 않지만, 적절하게, 상호결합물, 접촉 패드 그리고, 커플러, 스트립라인, 커패시터, 저항 및 인덕터와 같은 임의의 수동 소자의 정의를 위해 추가적인 절연 층 및 금속 층이 제공된다. 더욱이, 기판(10)은 트랜지스터 또는 트랜치 커패시터와 같은 추가적인 구성요소를 포함할 수 있다. 적절하게, 이 접촉 패드는 본 일예에서, 기판(10)의 면에 제공된다.
이 인캡슐레이션(40)은 예컨대, 유리 판(41)과 접착물 층을 포함하지만, 대안적으로 에폭시 또는 임의의 다른 층과 같은 오버-몰딩된 수지 층으로 구성될 수 있다. 화학적 보호와 충분한 안정성 제공을 위해 인캡슐레이션(40)이 필요하고, 이 러한 요건을 실행하는 임의의 구조물이 이용될 수 있다. 특히, 본 일예에서 인캡슐레이션의 패턴화 단계 또는 이 인캡슐레이션(40)의 제거 단계가 전혀 필요 없다.
도 12는, 홀(18)이 제2 표면(2)으로부터 기판(10)에 제공되고, 희생 층(12,27)이 제거된 이후의 디바이스(100)를 도시한다. 이러한 제거는 습식-화학 에칭을 통해 효과적으로 실행된다. 이점으로, 전도성 패턴(22)은 효과적인 부식액의 분배를 제공하여 모세관 현상(capillary action)의 문제점을 줄이기 위해 홀 또는 슬릿을 포함한다. 이 제거 단계는 적어도 부분적으로 건식 에칭을 통해 대안적으로 실행될 수 있다. 이러한 제거 단계는 MEMS 구성요소(50)의 이동 가능한 전극(51)으로서 사용되는 전도성 패턴(22)을 노출시킨다. 이 전도성 패턴(32,33)은 MEMS 구성요소의 고정 전극(52,53)으로서 노출된다. 특히, 이 전극(52)은 엑츄에이터 전극이고, 전극(53)은 감지 전극이다. 본 명세서에 도시되지 않았지만, 홀(18) 주변의 기판 영역은 추가적인 고정 전극으로서 도포될 수 있다. 분명하게, 이동 가능한 전극(51)의 설계는 단지 예시일 뿐이다. 2중 또는 다중으로 고정된 이동 가능한 전극(51)이 대안적으로 적용될 수 있고, 이 이동 가능한 전극(51)에 스프링 구조물이 병합될 수 있다.
도 13은 실링 층(19)을 갖는 마지막 디바이스(100)를 도시한다. 본 일예에서, PECVD 산화물 층이 이용된다. 적합하게, 실링 층(19)의 두께는 홀(18)의 폭과 동일한 순서로 구성된다. 이 때, 공동(30)은 빈약한 단계의 PECVD 산화물 적용범위로 인해 자동적으로 폐쇄될 것이다. 이 결과로서 생기는, 상기 공동(30)에서의 압력은 PECVD 산화물의 증착을 위해 사용된 리액터에서의 감소한 압력과 동일하거나 거의 비슷하다. 이는 예컨대, 400 내지 800 mTorr이다.
Figure 112007093253272-PCT00002
상술한 바와 같이, 본 발명은 개방된 위치로, 갭에 의해 서로 분리된 고정 전극과 이동 가능한 전극을 갖는 MEMS 구성요소를 포함하는 전자 디바이스 제조 방법에 이용가능 하다.

Claims (13)

  1. 전자 디바이스 제조 방법으로서, 상기 전자 디바이스는 고정 전극과 이동 가능한 전극을 갖춘 미소 전자 기계(MEMS:microelectromechanical) 구성요소를 포함하고, 상기 이동 가능한 전극은 공동에 존재하고, 갭이 있는 제1 위치와 제2 위치 사이에서 상기 고정 전극으로/부터 이동 가능하되, 상기 제조 방법은:
    - 기판의 제1 표면에 희생 층을 제공하는 단계와;
    - 상기 희생 층 위의 전극 중 제1 전극에 전극 구조물을 제공하는 단계와;
    - 제1 표면에 대향하는 제2 표면으로부터 기판에 적어도 하나의 에칭 홀을 제공하는 단계로서, 이 에칭 홀은 상기 희생 층의 영역을 노출시킬 때 까지 확장하는, 에칭 홀 제공 단계와;
    - 기판에 있는 적어도 하나의 에칭 홀을 통해 부식액으로 상기 희생 층을 제거함으로써, 상기 고정 전극과 이동 가능한 전극 사이에 공동과 갭을 생성하는 단계를 포함하는, 전자 디바이스 제조 방법에 있어서,
    상기 희생 층은 기판을 국부적으로 산화시킴으로 제공되며 적어도 하나의 기판 포스트에 의해 측면으로 적어도 실질적으로 둘러싸이고, 반면에 상기 전극 구조물은 상기 기판의 적어도 하나의 포스트까지 확장되어 접촉물을 갖추는 것을 특징 으로 하는,
    전자 디바이스 제조 방법.
  2. 제 1항에 있어서,
    제2 희생 층이 상기 제1 전극 상단에 제공되되,
    상기 제2 희생 층은 제거 단계에서 제거되므로 상기 제1 전극이 이동 가능한 전극이 되는,
    전자 디바이스 제조 방법.
  3. 제 2항에 있어서,
    상기 고정 전극은 상기 제2 희생 층 상단에 제공되는 금속 층에서 한정되는,
    전자 디바이스 제조 방법.
  4. 제 3항에 있어서,
    상기 프로세싱 기판에서 적어도 하나의 에칭 홀이 실링 물질의 도포에 의해 실링되는,
    전자 디바이스 제조 방법.
  5. 제 2항에 있어서,
    상기 고정된 전극은 상기 기판에서 한정되고, 이를 위해 기판이 갭에 인접한 영역에서 충분히 전기적으로 전도성을 갖는,
    전자 디바이스 제조 방법.
  6. 제 5항에 있어서,
    핸들링 기판은 상기 프로세싱 기판에서 에칭 홀의 공급 이전에 상기 기판에 접착되어 전극 구조물을 덮고,
    이동 가능한 전극을 노출시키기 위해 상기 핸들링 기판이 이동 가능한 전극 위의 구역에서 제거되는,
    전자 디바이스 제조 방법.
  7. 제 1항에 있어서,
    상기 기판은 이동 가능한 전극으로서 역할을 수행하기 위해 충분히 세선화되어 도핑되고(thinned and doped), 상기 제1 전극은 상기 고정된 전극인,
    전자 디바이스 제조 방법.
  8. 제 7항에 있어서,
    상기 전극 구조물은 희생 층을 덮는 에칭 스톱 층과, 상기 제1 전극 측면으로 존재하는 추가적인 전극을 포함하는,
    전자 디바이스 제조 방법.
  9. 제 8항에 있어서,
    상기 전극 구조물의 증착 단계에 앞서, 상기 희생 층은 제1 전극의 한 구역(area)에 공동을 형성하기 위해 선택적으로 에칭되어, 상기 제1 전극과 이동 가능한 전극 사이의 갭이 추가적인 동작 전극과 이동 가능한 전극 사이의 갭보다 더 작게 되는,
    전자 디바이스 제조 방법.
  10. 전자 디바이스로서,
    제1 표면 및 이에 대향하는 제2 표면을 갖는 반도체 물질의 기판과, 고정된 전극 및 이동 가능한 전극이 갖춰진 MEMS 구성요소를 포함하고,
    상기 이동 가능한 전극은 공동에 존재하고, 제1 갭이 있는 위치와 제2 위치 사이에서 상기 고정된 전극으로/으로부터 이동 가능하고, 상기 전극 중 적어도 하나의 전극은 기판에서 한정되며, 상기 공동은 제2 기판 표면상에 노출되는 기판에 존재하는 홀을 통해 개방되되,
    상기 공동은 측면으로 상기 공동을 실질적으로 둘러싸는 기판의 적어도 하나의 포스트에 의해 한정되는 높이를 갖는,
    전자 디바이스.
  11. 제 10항에 있어서,
    상기 이동 가능한 전극은 기판의 제1 표면상의 전기적으로 전도성을 갖는 층 에서 한정되고, 상기 공동으로부터 떨어진 면에서 또한 노출되는 얇은 막에 포함되는,
    전자 디바이스.
  12. 제 10항에 있어서,
    MEMS 구성요소에 인접한, 반도체 기판층 내에서 또는 반도체 기판층 상에서 트랜지스터가 한정되어, 상기 MEMS 구성요소의 제1 전극은 상기 트랜지스터의 게이트와 동일한 층에서 한정되는,
    전자 디바이스.
  13. 전자 디바이스로서,
    제1 표면 및 이에 대향하는 제2 표면을 갖는 반도체 물질의 기판과, 고정된 전극 및 이동 가능한 전극 그리고 공동이 갖춰진 MEMS 구성요소를 포함하고, 상기 이동 가능한 전극은 제1 갭이 있는 위치와 제2 위치 사이에서 상기 고정된 전극으로/으로부터 이동 가능하되,
    상기 이동 가능한 전극은 기판 상에서 존재하고, 이 이동 가능한 전극 아래에 공동이 생성되고, 이 공동은 홀과, 상기 홀을 폐쇄하는 패시베이션 층이 갖춰진 기판의 일부분에 의해 완전히 폐쇄되는,
    전자 디바이스.
KR1020077030318A 2005-06-30 2006-06-27 Ｍｅｍｓ 구성요소 제조 방법 Withdrawn KR20080023313A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP05105869 2005-06-30
EP05105869.1 2005-06-30

Publications (1)

Publication Number Publication Date
KR20080023313A true KR20080023313A (ko) 2008-03-13

Family

ID=37604855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077030318A Withdrawn KR20080023313A (ko) 2005-06-30 2006-06-27 Ｍｅｍｓ 구성요소 제조 방법

Country Status (7)

Country Link
US (1) US20100044808A1 (ko)
EP (1) EP1904398A2 (ko)
JP (1) JP2008544867A (ko)
KR (1) KR20080023313A (ko)
CN (1) CN101213142A (ko)
TW (1) TW200711545A (ko)
WO (1) WO2007004119A2 (ko)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003088136A2 (en) 2002-04-15 2003-10-23 Epos Technologies Limited Method and system for obtaining positioning data
NZ562665A (en) 2005-03-23 2010-10-29 Epos Technologies Ltd Digital pen with acoustic transmitter
EP2495212A3 (en) * 2005-07-22 2012-10-31 QUALCOMM MEMS Technologies, Inc. Mems devices having support structures and methods of fabricating the same
CN101228091A (zh) * 2005-07-22 2008-07-23 高通股份有限公司 用于mems装置的支撑结构及其方法
US8569850B2 (en) * 2006-10-11 2013-10-29 Sensfab Pte Ltd Ultra low pressure sensor
JP4737140B2 (ja) * 2006-10-20 2011-07-27 セイコーエプソン株式会社 Ｍｅｍｓデバイスおよびその製造方法
JP2008132583A (ja) 2006-10-24 2008-06-12 Seiko Epson Corp Ｍｅｍｓデバイス
US7933112B2 (en) * 2006-12-06 2011-04-26 Georgia Tech Research Corporation Micro-electromechanical voltage tunable capacitor and and filter devices
WO2008111011A2 (en) * 2007-03-14 2008-09-18 Epos Technologies Limited Mems microphone
CA2683824A1 (en) 2007-04-19 2008-10-30 Epos Development Ltd. Voice and position localization
US7719752B2 (en) 2007-05-11 2010-05-18 Qualcomm Mems Technologies, Inc. MEMS structures, methods of fabricating MEMS components on separate substrates and assembly of same
US8068268B2 (en) * 2007-07-03 2011-11-29 Qualcomm Mems Technologies, Inc. MEMS devices having improved uniformity and methods for making them
WO2009027897A2 (en) * 2007-08-27 2009-03-05 Koninklijke Philips Electronics N.V. Pressure sensor, sensor probe comprising a pressure sensor, medical apparatus comprising a sensor probe and a method of fabricating a sensor probe
JP5016449B2 (ja) * 2007-11-13 2012-09-05 ローム株式会社 半導体装置
WO2009081763A1 (ja) * 2007-12-25 2009-07-02 Fujikura Ltd. 半導体装置及びその製造方法
US8872287B2 (en) * 2008-03-27 2014-10-28 United Microelectronics Corp. Integrated structure for MEMS device and semiconductor device and method of fabricating the same
TWI469913B (zh) * 2008-09-15 2015-01-21 United Microelectronics Corp 微機電系統麥克風結構及其製造方法
US8207586B2 (en) * 2008-09-22 2012-06-26 Alps Electric Co., Ltd. Substrate bonded MEMS sensor
US7951636B2 (en) * 2008-09-22 2011-05-31 Solid State System Co. Ltd. Method for fabricating micro-electro-mechanical system (MEMS) device
EP2218772A1 (en) * 2009-02-09 2010-08-18 Koninklijke Philips Electronics N.V. Cardiomyocytes-containing device and method for manufacturing the same
EP2236456A1 (en) * 2009-03-30 2010-10-06 Nxp B.V. Front end micro cavity
US8580596B2 (en) * 2009-04-10 2013-11-12 Nxp, B.V. Front end micro cavity
US9340414B2 (en) 2009-07-07 2016-05-17 MCube Inc. Method and structure of monolithically integrated absolute pressure sensor
US8975671B2 (en) * 2010-01-11 2015-03-10 Elmos Semiconductor Ag Microelectromechanical semiconductor component that is sensitive to mechanical stresses, and comprises an ion implantation masking material defining a channel region
TWI468027B (zh) * 2010-02-03 2015-01-01 United Microelectronics Corp 微機電麥克風的製作方法
US8865500B2 (en) 2010-02-03 2014-10-21 United Microelectronics Corp. Method of fabricating a MEMS microphone with trenches serving as vent pattern
JP5435802B2 (ja) * 2010-06-25 2014-03-05 富士フイルム株式会社 圧電体薄膜素子及びこれを用いた超音波センサ、並びにその製造方法
US8659816B2 (en) 2011-04-25 2014-02-25 Qualcomm Mems Technologies, Inc. Mechanical layer and methods of making the same
US8724832B2 (en) 2011-08-30 2014-05-13 Qualcomm Mems Technologies, Inc. Piezoelectric microphone fabricated on glass
US8824706B2 (en) 2011-08-30 2014-09-02 Qualcomm Mems Technologies, Inc. Piezoelectric microphone fabricated on glass
JP5868202B2 (ja) * 2012-02-01 2016-02-24 ローム株式会社 静電容量型圧力センサおよびその製造方法
JP5874609B2 (ja) * 2012-03-27 2016-03-02 株式会社デンソー 半導体装置およびその製造方法
WO2013145260A1 (ja) * 2012-03-30 2013-10-03 富士通株式会社 電子装置及びその製造方法
US10002700B2 (en) 2013-02-27 2018-06-19 Qualcomm Incorporated Vertical-coupling transformer with an air-gap structure
US10046964B2 (en) * 2013-03-07 2018-08-14 MCube Inc. MEMS structure with improved shielding and method
US9634645B2 (en) 2013-03-14 2017-04-25 Qualcomm Incorporated Integration of a replica circuit and a transformer above a dielectric substrate
DE102013213065B4 (de) * 2013-07-04 2016-06-02 Robert Bosch Gmbh Mikromechanisches Bauteil und Herstellungsverfahren für ein mikromechanisches Bauteil
US9449753B2 (en) 2013-08-30 2016-09-20 Qualcomm Incorporated Varying thickness inductor
CN103743790B (zh) * 2014-01-03 2016-03-23 南京信息工程大学 基于mems的微机械传感器
CN103743789B (zh) * 2014-01-03 2016-03-23 南京信息工程大学 Mems传感器
CN103832967B (zh) * 2014-03-10 2016-03-16 上海先进半导体制造股份有限公司 Mems传感器的加工方法
CN106465022B (zh) 2014-04-01 2019-07-16 罗伯特·博世有限公司 Mems麦克风和用于防止mems麦克风中的漏电的方法
US9906318B2 (en) 2014-04-18 2018-02-27 Qualcomm Incorporated Frequency multiplexer
FR3021965B1 (fr) 2014-06-05 2016-07-29 Commissariat Energie Atomique Procede de realisation ameliore d'elements suspendus d'epaisseurs differentes pour structure mems et nems
CN105338457B (zh) * 2014-07-30 2018-03-30 中芯国际集成电路制造(上海)有限公司 Mems麦克风及其形成方法
CN105819394A (zh) * 2015-01-07 2016-08-03 中芯国际集成电路制造(上海)有限公司 Mems器件的形成方法
US9862592B2 (en) * 2015-03-13 2018-01-09 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS transducer and method for manufacturing the same
CN105392093B (zh) * 2015-12-03 2018-09-11 瑞声声学科技(深圳)有限公司 麦克风芯片的制造方法
CN107364826B (zh) * 2016-05-12 2019-09-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及制备方法、电子装置
CN107364827B (zh) * 2016-05-12 2020-02-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及制备方法、电子装置
FR3057757B1 (fr) * 2016-10-21 2021-04-16 Medtech Dispositif et procede de recalage automatique pour des images intra operatoires 3d
DE102017012327B3 (de) 2017-02-03 2022-05-12 Infineon Technologies Ag Membranbauteile und Verfahren zum Bilden eines Membranbauteils
DE102017102190B4 (de) * 2017-02-03 2020-06-04 Infineon Technologies Ag Membranbauteile und Verfahren zum Bilden eines Membranbauteils
CN107092880B (zh) * 2017-04-14 2023-06-20 杭州士兰微电子股份有限公司 超声波指纹传感器及其制造方法
US10741466B2 (en) 2017-11-17 2020-08-11 Infineon Technologies Ag Formation of conductive connection tracks in package mold body using electroless plating
US10777536B2 (en) 2017-12-08 2020-09-15 Infineon Technologies Ag Semiconductor package with air cavity
US11133281B2 (en) 2019-04-04 2021-09-28 Infineon Technologies Ag Chip to chip interconnect in encapsulant of molded semiconductor package
CN112018052A (zh) 2019-05-31 2020-12-01 英飞凌科技奥地利有限公司 具有可激光活化模制化合物的半导体封装
US11119532B2 (en) * 2019-06-28 2021-09-14 Intel Corporation Methods and apparatus to implement microphones in thin form factor electronic devices
DE102019128767B4 (de) 2019-10-24 2021-06-10 Tdk Corporation MEMS-Mikrofon und Herstellungsverfahren
DE102020108433B4 (de) 2020-03-26 2023-05-04 Tdk Corporation Vorrichtung mit einer Membran und Herstellungsverfahren
US11587800B2 (en) 2020-05-22 2023-02-21 Infineon Technologies Ag Semiconductor package with lead tip inspection feature
CN112887895B (zh) * 2021-01-26 2022-06-07 苏州工业园区纳米产业技术研究院有限公司 一种调整mems麦克风吸合电压的工艺方法
CN114148987B (zh) * 2021-11-08 2024-12-20 歌尔微电子股份有限公司 微机电系统装置的制造方法、微机电系统装置和电子设备
CN116199182B (zh) * 2023-04-28 2024-01-19 润芯感知科技(南昌)有限公司 一种半导体器件及其制造方法
CN116199183B (zh) * 2023-04-28 2023-07-14 润芯感知科技(南昌)有限公司 一种半导体器件及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4744863A (en) * 1985-04-26 1988-05-17 Wisconsin Alumni Research Foundation Sealed cavity semiconductor pressure transducers and method of producing the same
US5326726A (en) * 1990-08-17 1994-07-05 Analog Devices, Inc. Method for fabricating monolithic chip containing integrated circuitry and suspended microstructure
US5189777A (en) * 1990-12-07 1993-03-02 Wisconsin Alumni Research Foundation Method of producing micromachined differential pressure transducers
US6012336A (en) * 1995-09-06 2000-01-11 Sandia Corporation Capacitance pressure sensor
FI111457B (fi) * 2000-10-02 2003-07-31 Nokia Corp Mikromekaaninen rakenne
EP1336247A1 (en) * 2000-11-09 2003-08-20 Koninklijke Philips Electronics N.V. Electronic device, semiconductor device comprising such a device and method of manufacturing such a device
DE10160830A1 (de) * 2001-12-11 2003-06-26 Infineon Technologies Ag Mikromechanische Sensoren und Verfahren zur Herstellung derselben
US7265429B2 (en) * 2002-08-07 2007-09-04 Chang-Feng Wan System and method of fabricating micro cavities
US6667189B1 (en) * 2002-09-13 2003-12-23 Institute Of Microelectronics High performance silicon condenser microphone with perforated single crystal silicon backplate

Also Published As

Publication number Publication date
US20100044808A1 (en) 2010-02-25
EP1904398A2 (en) 2008-04-02
CN101213142A (zh) 2008-07-02
WO2007004119A2 (en) 2007-01-11
TW200711545A (en) 2007-03-16
WO2007004119A3 (en) 2007-04-12
JP2008544867A (ja) 2008-12-11

Similar Documents

Publication Publication Date Title
KR20080023313A (ko) Ｍｅｍｓ 구성요소 제조 방법
EP2727136B1 (en) Process for a sealed mems device with a portion exposed to the environment
US7221033B2 (en) Anti-stiction technique for thin film and wafer-bonded encapsulated microelectromechanical systems
US9815685B2 (en) Semiconductor sensing structure and manufacturing method thereof
JP4081012B2 (ja) Ｃｍｏｓ適合性基板上にマイクロ電気機械スイッチを作製する方法
US9708182B2 (en) Methods for producing a cavity within a semiconductor substrate
US11533565B2 (en) Dual back-plate and diaphragm microphone
US9670059B2 (en) Sensor structure for sensing pressure waves and ambient pressure
US8955212B2 (en) Method for manufacturing a micro-electro-mechanical microphone
US8165324B2 (en) Micromechanical component and method for its production
CN101427593A (zh) 单裸片微机电系统声学换能器及制造方法
US11203522B2 (en) Sidewall stopper for MEMS device
US20140361388A1 (en) Capacitive sensing structure with embedded acoustic channels
US9718677B1 (en) Semiconductor structure and manufacturing method thereof
US8569850B2 (en) Ultra low pressure sensor
CN106608614B (zh) Mems结构的制造方法
EP3614372B1 (en) Method for manufacturing an air pulse generating element

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20071226

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid