[go: up one dir, main page]

KR20090001079A - Method of forming fine pattern of semiconductor device - Google Patents

Method of forming fine pattern of semiconductor device Download PDF

Info

Publication number
KR20090001079A
KR20090001079A KR1020070065179A KR20070065179A KR20090001079A KR 20090001079 A KR20090001079 A KR 20090001079A KR 1020070065179 A KR1020070065179 A KR 1020070065179A KR 20070065179 A KR20070065179 A KR 20070065179A KR 20090001079 A KR20090001079 A KR 20090001079A
Authority
KR
South Korea
Prior art keywords
film
exposure
semiconductor device
acrylamide
fine pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020070065179A
Other languages
Korean (ko)
Inventor
이성구
정재창
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070065179A priority Critical patent/KR20090001079A/en
Publication of KR20090001079A publication Critical patent/KR20090001079A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Materials For Photolithography (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

A fine pattern forming method of the semiconductor device is provided to perform the second exposure process after the first exposure process without the separate etching process by applying the top coating film including the basic compound on the photoresist film. An amorphous carbon film(112), a hard mask film(114), an organic anti-reflection coating(116) and a photoresist film(118) are successively formed on a semiconductor substrate(110). A top coating composition is coated onto on the top of the photoresist film. The top coating composition includes the basic compound. A top coating film(120) is formed by the coating. A first exposure area(130) is formed in the photoresist film by the first exposure process. A second exposure area(140) is formed by the second exposure process between first exposure areas. The first exposure area and the second exposure area are removed by the photolithography process.

Description

반도체 소자의 미세 패턴 형성 방법{Method of Forming Fine Pattern of Semiconductor Device}Method of forming a fine pattern of a semiconductor device {Method of Forming Fine Pattern of Semiconductor Device}

도 1a 내지 도 1h 는 종래 기술에 따른 반도체 소자의 미세 패턴 형성 방법을 도시하는 단면도이다.1A to 1H are cross-sectional views showing a method for forming a fine pattern of a semiconductor device according to the prior art.

도 2a 내지 도 2e 는 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법을 도시하는 단면도이다.2A to 2E are cross-sectional views showing a method for forming a fine pattern of a semiconductor device according to the present invention.

< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>

10,110 : 반도체 기판 12,112 : 비정질 탄소막10,110 semiconductor substrate 12,112 amorphous carbon film

12a : 비정질 탄소막 패턴 14,18,114 : 실리콘 산화질화막 12a: amorphous carbon film pattern 14,18,114 silicon oxynitride film

14a,18a,114a : 실리콘 산화질화막 패턴 16, 20 : 폴리실리콘막14a, 18a, 114a: silicon oxynitride film pattern 16, 20 polysilicon film

16a, 20a : 폴리실리콘막 패턴 22 : 제1 유기 반사방지막 16a, 20a: polysilicon film pattern 22: first organic antireflection film

22a : 제1 유기 반사방지막 패턴 24 : 제1 포토레지스트 패턴22a: first organic antireflection film pattern 24: first photoresist pattern

26 : 제2 유기 반사방지막 26a : 제2 유기 반사방지막 패턴26: second organic antireflection film 26a: second organic antireflection film pattern

28 : 제2 포토레지스트 패턴 116 : 유기 반사방지막28: second photoresist pattern 116: organic antireflection film

116a : 유기 반사방지막 패턴 118 : 포토레지스트막116a organic antireflection film pattern 118 photoresist film

118a : 포토레지스트 패턴 120 : 탑코팅막118a: photoresist pattern 120: top coating film

130 : 제1 노광 영역 140 : 제2 노광 영역130: first exposure area 140: second exposure area

본 발명은 반도체 소자의 미세 패턴 형성 방법에 관한 것으로, 반도체 소자 제조 공정 중에서 노광 장비의 한계를 극복하기 위해 이중 노광 공정을 이용하여 미세 패턴을 형성하는 방법에 관한 것이다.The present invention relates to a method for forming a fine pattern of a semiconductor device, and to a method of forming a fine pattern using a double exposure process in order to overcome the limitations of exposure equipment in a semiconductor device manufacturing process.

오늘날 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능면에 있어서, 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가져야 한다. 이러한 요구에 부응하기 위하여 제조 원가는 낮으면서 집적도, 신뢰도 및 데이터를 액세스하는 전기적 특성은 향상된 반도체 소자를 제조하기 위한 공정 설비나 공정 기술의 개발이 절실히 요구된다.BACKGROUND With the rapid spread of information media such as computers, semiconductor devices are also rapidly developing. In terms of its function, the semiconductor device must operate at high speed and have a large storage capacity. In order to meet these demands, development of process equipment or process technology for manufacturing semiconductor devices having low manufacturing costs, improved integration, reliability, and electrical characteristics accessing data is urgently required.

소자의 집적도를 향상시키기 위한 방법 중 하나로 포토리소그라피 기술이 있다. 상기 포토리소그라피 기술은 ArF (193nm) 또는 VUV (157nm)와 같은 단파장의 화학증폭형의 원자외선 (Deep Ultra Violet; DUV) 광원을 사용하는 노광 기술과, 상기 노광원에 적합한 포토레지스트 물질을 이용하여 미세한 패턴을 형성하는 기술이다.Photolithography is one of the ways to improve the device integration. The photolithography technique uses an exposure technique using a short wavelength chemically amplified deep ultra violet (DUV) light source such as ArF (193 nm) or VUV (157 nm), and a photoresist material suitable for the exposure source. It is a technique of forming a fine pattern.

반도체 소자의 크기가 점점 미세화 되어감에 따라, 상기 포토리소그라피 기술 적용시에 패턴 선폭의 임계 치수 (critical dimension)를 제어하는 것이 중요한 문제로 대두되었다. 일반적으로 반도체 소자의 속도는 패턴 선폭의 임계 치수, 즉 패턴의 선폭 크기가 작을수록 빨라지며, 소자의 성능도 향상된다.As the size of semiconductor devices becomes smaller and smaller, controlling the critical dimension of the pattern line width becomes an important problem when applying the photolithography technique. In general, the speed of a semiconductor device is faster as the critical dimension of the pattern line width, that is, the size of the pattern line is smaller, and the performance of the device is also improved.

하지만, 통상 개구수가 1.2 이하인 ArF 노광 장비를 사용하는 포토리소그라피 기술의 한계상 1회 노광 공정으로는 40nm 이하의 라인 앤드 스페이스 (line/space) 패턴 등을 형성하기 어렵다.However, due to the limitation of photolithography technology using ArF exposure equipment having a numerical aperture of 1.2 or less, it is difficult to form a line and space pattern of 40 nm or less in a single exposure process.

따라서, 차세대 EUV 노광 기술이 도입되기 전까지 포토리소그라피 기술의 해상도 향상 및 공정 마진 확장 일환으로 패턴 선폭보다 두 배의 선폭을 가지는 제1 패턴을 형성한 다음, 제1 패턴 사이에 똑같은 선폭 주기를 가지는 제2 패턴을 형성하는 이중 노광 공정 기술이 개발되어 현재 반도체 소자 양산 공정에 적용되고 있다.Therefore, before the next generation of EUV exposure technology, a first pattern having a line width twice as large as the pattern line width is formed as part of the resolution enhancement and process margin expansion of the photolithography technology, and then the same line width period is formed between the first patterns. A double exposure process technology for forming two patterns has been developed and currently applied to a semiconductor device mass production process.

반면, 상기 이중 노광 공정은 패터닝을 위해 상이한 두 개의 마스크를 이용하기 때문에, 하나의 마스크를 사용하는 패터닝 기술보다 제조 원가와 시간 대비 효율성이 낮아, 생산율이 저하된다. 또한, 셀 영역에서 노광 장비의 해상력 한계보다 작은 피치를 가지는 패턴을 형성할 때, 가공 이미지가 중첩되어 원하는 형태의 패턴을 얻을 수 없고, 정렬시에 오버레이 오정렬이 발생하는 등 여러 가지 단점이 있다.On the other hand, since the double exposure process uses two different masks for patterning, the manufacturing cost and the time-to-efficiency are lower than the patterning technique using one mask, and thus the production rate is lowered. In addition, when forming a pattern having a pitch smaller than the resolution limit of the exposure equipment in the cell region, there are various disadvantages such as overlapping the processed image to obtain a pattern of a desired shape, and overlay misalignment occurs during alignment.

현재 이중 노광 공정시 해결해야 하는 당면 과제 중 가장 큰 이슈가 오버레이 문제이며, 이것은 노광장비 업체에서도 근본적인 해결이 어려워 차세대 노광 장비에서 일부 개선이 예상되어 이중 노광 공정을 위해서는 신규 ArF 이머젼 장비에 대한 투자가 필요한 상황이다.Currently, the biggest issue that needs to be addressed in the double exposure process is the overlay problem, which is difficult to fundamentally solve in the exposure equipment makers. Therefore, some improvement is expected in the next-generation exposure equipment. It is a necessary situation.

이런 단점을 개선하기 위하여, 이중 노광 및 이중 식각 기술이 개발되어 현재 반도체 소자 양산 공정에 적용되고 있다. In order to alleviate this drawback, double exposure and double etching techniques have been developed and are currently being applied to semiconductor device mass production processes.

도 1a 내지 도 1h 는 종래 기술에 따른 반도체 소자의 미세 패턴 형성 방법을 도시하는 단면도로서, 이중 노광 및 이중 식각 기술에 의해 미세 패턴을 형성하는 방법을 나타낸다.1A to 1H are cross-sectional views illustrating a method for forming a fine pattern of a semiconductor device according to the prior art, and illustrate a method of forming a fine pattern by a double exposure and a double etching technique.

도 1a 를 참조하면, 반도체 기판(10) 상에 비정질 탄소막(12), 실리콘 산화질화막(14), 폴리실리콘막(16), 실리콘 산화질화막(18), 폴리실리콘막(20) 및 제1 유기 반사방지막(22)을 순차적으로 형성한 다음, 제1 유기 반사방지막(22) 상에 제1 포토레지스트 패턴(24)을 형성한다.Referring to FIG. 1A, an amorphous carbon film 12, a silicon oxynitride film 14, a polysilicon film 16, a silicon oxynitride film 18, a polysilicon film 20, and a first organic layer may be formed on a semiconductor substrate 10. After the antireflection film 22 is sequentially formed, the first photoresist pattern 24 is formed on the first organic antireflection film 22.

도 1b 를 참조하면, 제1 포토레지스트 패턴(24)을 식각 마스크로 이용하여 하부의 제1 유기 반사방지막(22) 및 폴리실리콘막(20)을 패터닝하여 제1 유기 반사방지막 패턴(22a) 및 폴리실리콘막 패턴(20a)을 형성한다.Referring to FIG. 1B, the first organic antireflection film 22 and the polysilicon film 20 are patterned using the first photoresist pattern 24 as an etching mask to form a first organic antireflection film pattern 22a and The polysilicon film pattern 20a is formed.

도 1c 를 참조하면, 제1 유기 반사방지막 패턴(22a) 및 제1 포토레지스트 패턴(24)을 제거한 후, 폴리실리콘막 패턴(20a)의 전면에 제2 유기 반사방지막(26)을 형성한 다음, 제2 유기 반사방지막(26) 상부에 제2 포토레지스트 패턴(28)을 형성한다.Referring to FIG. 1C, after removing the first organic antireflection film pattern 22a and the first photoresist pattern 24, a second organic antireflection film 26 is formed on the entire surface of the polysilicon film pattern 20a. The second photoresist pattern 28 is formed on the second organic antireflection film 26.

도 1d 를 참조하면, 제2 포토레지스트 패턴(28)을 식각 마스크로 이용하여 폴리실리콘막 패턴(20a) 사이에 제2 유기 반사방지막 패턴(26a)과 제2 포토레지스트 패턴(28)의 적층 패턴을 형성한다. Referring to FIG. 1D, the second organic resistive film pattern 26a and the second photoresist pattern 28 are stacked between the polysilicon film patterns 20a using the second photoresist pattern 28 as an etching mask. To form.

도 1e 내지 도 1h를 참조하면, 폴리실리콘막 패턴(20a) 및 제2 유기 반사방지막 패턴(26a)과 제2 포토레지스트 패턴(28)의 적층 패턴을 식각 마스크로 하부의 실리콘 산화질화막(18)을 패터닝하여 실리콘 산화질화막 패턴(18a)을 형성한다. 그 런 다음, 마찬가지로 이전 단계에서 얻어진 패턴들을 식각 마스크로 이용하여 하부의 막들을 순차적으로 패터닝 공정을 수행한다.1E to 1H, the silicon oxynitride layer 18 is formed by using the polysilicon layer pattern 20a, the second organic antireflective layer pattern 26a, and the second photoresist pattern 28 as a etch mask. Is patterned to form the silicon oxynitride film pattern 18a. Then, similarly, the lower layers are sequentially patterned using the patterns obtained in the previous step as an etching mask.

이때, 상기 이중 노광 및 이중 식각 공정은 두 종류의 마스크를 사용하기 때문에 원하는 해상도를 가지는 패턴을 형성할 수는 있으나, 노광 및 식각 공정을 반복해서 수행하기 때문에 공정 단계가 복잡하고, 제조 시간 및 비용이 증가할 뿐만 아니라, 포토레지스트 패턴 제거시 데미지 (damage)와 두께 감소가 발생하며, 각 층들에 대한 최적화된 공정 개발을 해야 하는 등 기술적으로 해결해야 할 많은 문제점이 있다.In this case, since the double exposure and double etching processes use two types of masks, a pattern having a desired resolution may be formed. However, since the exposure and etching processes are repeatedly performed, process steps are complicated, manufacturing time and cost In addition to the increase, damage and thickness reduction occur when removing the photoresist pattern, and there are many problems to be technically solved, such as the development of an optimized process for each layer.

본 발명은 상기 종래기술의 문제점을 해결하기 위한 것으로, 포토레지스트막 상부에 염기성 화합물을 포함하는 탑코팅막을 형성한 후, 제1 노광 공정을 수행하고 나서, 별도의 식각 공정 없이 곧바로 제2 노광 공정을 수행함으로써, 원하는 미세 패턴을 형성할 수 있는 반도체 소자의 미세 패턴 형성 방법을 제공하는 것을 목적으로 한다.The present invention is to solve the problems of the prior art, after forming a top coating film containing a basic compound on the photoresist film, and after performing the first exposure process, the second exposure process immediately without a separate etching process It is an object of the present invention to provide a method for forming a fine pattern of a semiconductor device capable of forming a desired fine pattern.

상기 목적을 달성하기 위하여, 본 발명에서는 하기 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법을 제공한다:In order to achieve the above object, the present invention provides a method for forming a fine pattern of a semiconductor device comprising the following steps:

반도체 기판 상에 비정질 탄소막, 하드마스크막, 유기 반사방지막 및 포토레지스트막을 순차적으로 형성하는 단계와,Sequentially forming an amorphous carbon film, a hard mask film, an organic antireflection film, and a photoresist film on a semiconductor substrate;

상기 포토레지스트막 상부에 염기성 화합물을 포함하는 탑코팅 조성물을 도 포하여 탑코팅막을 형성하는 단계와, Forming a top coating film by coating a top coating composition including a basic compound on the photoresist film;

상기 포토레지스트막에 제1 노광 공정을 수행하여 제1 노광 영역을 형성하는 단계와,Performing a first exposure process on the photoresist film to form a first exposure region;

상기 포토레지스트막에 제2 노광 공정을 수행하여 제1 노광 영역과 제1 노광 영역의 사이에 제2 노광 영역을 형성하는 단계와,Performing a second exposure process on the photoresist film to form a second exposure region between the first exposure region and the first exposure region;

현상 공정을 수행하여 상기 제1 노광 영역 및 상기 제2 노광 영역을 제거하는 단계.Performing a developing process to remove the first exposure area and the second exposure area.

이하, 첨부된 도면을 참고로 하여 본 발명의 바람직한 실시 형태를 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

도 2a 내지 도 2e 는 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법을 도시한 단면도이다.2A to 2E are cross-sectional views illustrating a method for forming a fine pattern of a semiconductor device according to the present invention.

도 2a 를 참조하면, 반도체 기판(110) 상에 비정질 탄소막(112), 실리콘 산화질화막(114), 유기 반사방지막(116) 및 포토레지스트막(118)을 순차적으로 형성한 다음, 포토레지스트막(118) 상에 탑코팅막(120)을 형성한다.Referring to FIG. 2A, an amorphous carbon film 112, a silicon oxynitride film 114, an organic antireflection film 116, and a photoresist film 118 are sequentially formed on the semiconductor substrate 110, and then a photoresist film ( The top coating layer 120 is formed on the 118.

상기 실리콘 산화질화막(114)은 하드마스크막으로서, 실리콘 질화막, 실리콘 산화막, 또는 실리콘 산화질화막과 이들을 하나 이상 포함한 적층막으로 형성해도 된다.The silicon oxynitride film 114 may be formed of a silicon nitride film, a silicon oxide film, or a silicon oxynitride film and a laminated film including one or more thereof as a hard mask film.

상기 탑코팅막(120)은 베이스 수지로서 하기 화학식 1 의 반복 단위를 포함하는 중합체, 염기성 화합물 및 유기 용매를 포함하는 탑코팅 조성물을 500 내지 1000Å의 두께로 도포한 다음 70 내지 100℃의 온도에서 60 내지 90초간 베이크하 여 형성한다.The top coating layer 120 is a base resin, a top coating composition comprising a polymer, a basic compound and an organic solvent containing a repeating unit of the following formula (1) is applied to a thickness of 500 to 1000Å and then 60 at a temperature of 70 to 100 ℃ Baked for 90 seconds to form.

[화학식 1][Formula 1]

Figure 112007047724814-PAT00001
Figure 112007047724814-PAT00001

(상기 식에서, R1, R2 는 수소, 불소, 메틸 또는 플루오로메틸이고, R3는 탄소수 1 내지 10의 탄화수소 또는 수소 중 일부가 불소로 치환된 탄소수 1 내지 10의 탄화수소를 나타내며, a, b, c는 각 단량체의 몰분율로서, 각각 0.05 내지 0.9를 나타내고, 중량 평균 분자량은 1,000 내지 1,000,000 이다.)Wherein R 1 and R 2 Is hydrogen, fluorine, methyl or fluoromethyl, R 3 represents a hydrocarbon of 1 to 10 carbon atoms or a hydrocarbon of 1 to 10 carbon atoms in which some of the hydrogen is substituted with fluorine, and a, b, c are mole fractions of each monomer. , 0.05 to 0.9, respectively, and the weight average molecular weight is 1,000 to 1,000,000.)

상기 염기성 화합물은 탑코팅막 내에 존재하여 후속 노광 공정시 발생하는 산을 중화시키는 역할을 하는 것으로, 아민 화합물 또는 아미드 화합물을 사용하는 것이 바람직하다. 상기 염기성 화합물은 탑코팅 조성물의 전체 중량에 대하여 0.01 내지 0.5중량%의 비율로 사용되는 것이 바람직한데, 0.01중량% 보다 적게 사용하면 산을 중화시키는 역할을 제대로 수행할 수 없고, 0.5중량% 보다 많이 사용하면 티탑 (T-top) 프로파일이 얻어지기 때문에 바람직하지 않다.The basic compound is present in the top coating film and serves to neutralize the acid generated during the subsequent exposure process, and it is preferable to use an amine compound or an amide compound. The basic compound is preferably used in a ratio of 0.01 to 0.5% by weight relative to the total weight of the top coating composition, if less than 0.01% by weight can not properly perform the role of neutralizing the acid, more than 0.5% by weight Use is undesirable because a T-top profile is obtained.

상기 아민 화합물로는 트리에탄올 아민, 트리에틸아민, 트리이소부틸아민, 트리이소옥틸아민, 트리이소데실아민 및 디에탄올아민으로 이루어진 군에서 선택된 적어도 하나를 사용하는 것이 바람직하고, 트리에탄올 아민이 특히 바람직하다.As the amine compound, at least one selected from the group consisting of triethanol amine, triethylamine, triisobutylamine, triisooctylamine, triisodecylamine and diethanolamine is preferably used, and triethanol amine is particularly preferable. .

상기 아미드 화합물로는 N-이소프로필 아크릴아미드, N,N-디메틸 아크릴아미드, N,N-디에틸아크릴아미드, N,N-디프로필 아크릴아미드, N-에틸-N-n-부틸 아크릴아미드, N,N-디메틸 메타크릴아미드, N,N-디에틸 메타크릴아미드, N,N-디프로필 메타크릴아미드, N-메틸 아크릴아미드, N-에틸 아크릴아미드 및 N-n-프로필 아크릴아미드로 이루어진 군에서 선택된 적어도 하나를 사용하는 것이 바람직하고, N-이소프로필 아크릴아미드가 특히 바람직하다.Examples of the amide compound include N-isopropyl acrylamide, N, N-dimethyl acrylamide, N, N-diethyl acrylamide, N, N-dipropyl acrylamide, N-ethyl-Nn-butyl acrylamide, N, At least selected from the group consisting of N-dimethyl methacrylamide, N, N-diethyl methacrylamide, N, N-dipropyl methacrylamide, N-methyl acrylamide, N-ethyl acrylamide and Nn-propyl acrylamide Preference is given to using one, with N-isopropyl acrylamide being particularly preferred.

또한, 상기 화학식 1 의 반복 단위에 대한 바람직한 예로 하기 화학식 2의 폴리(t-부틸아크릴레이트-메트아크릴산-2,2,3,4,4,4-헥사플루오로부틸 메트아크릴레이트) 또는 하기 화학식 3 의 폴리(t-부틸아크릴레이트-2-(트리플루오로메틸)아크릴산-트리플루오로아크릴산-2,2,3,4,4,4-헥사플루오로부틸 메트아크릴레이트)를 들 수 있다.In addition, as a preferable example for the repeating unit of Formula 1, poly (t-butylacrylate-methacrylic acid-2,2,3,4,4,4-hexafluorobutyl methacrylate) of Formula 2 or the following Formula 3 poly (t-butyl acrylate-2- (trifluoromethyl) acrylic acid-trifluoroacrylic acid-2,2,3,4,4,4-hexafluorobutyl methacrylate).

[화학식 2][Formula 2]

Figure 112007047724814-PAT00002
Figure 112007047724814-PAT00002

(상기 식에서, R1 및 R2는 메틸기를 나타내고, a, b, c는 각 단량체의 몰분 율로서, 각각 0.05 내지 0.9를 나타낸다.)(In the above formula, R 1 and R 2 represent a methyl group, and a, b, and c represent 0.05 to 0.9, respectively, as a mole fraction of each monomer.)

[화학식 3][Formula 3]

Figure 112007047724814-PAT00003
Figure 112007047724814-PAT00003

(상기 식에서, R1은 메틸기를 나타내고, a, b, c는 각 단량체의 몰분율로서, 각각 0.05 내지 0.9를 나타낸다.)(In the above formula, R 1 represents a methyl group, and a, b, and c represent 0.05 to 0.9, respectively, as a mole fraction of each monomer.)

도 2b 를 참조하면, 상기 결과물에 20 내지 45mJ/cm2의 노광 에너지로 제1 노광 마스크를 이용한 제1 노광 공정을 수행하여 포토레지스트막(118)에 제1 노광 영역(130)을 형성한다.Referring to FIG. 2B, a first exposure region 130 is formed on the photoresist layer 118 by performing a first exposure process using a first exposure mask at an exposure energy of 20 to 45 mJ / cm 2 .

상기 제1 노광 공정은 KrF (248nm), ArF (193nm), VUV (157nm), EUV (13nm), E-빔, X-선 및 이온 빔으로 이루어진 군으로부터 선택되는 노광원을 이용할 수 있다.The first exposure process may use an exposure source selected from the group consisting of KrF (248 nm), ArF (193 nm), VUV (157 nm), EUV (13 nm), E-beam, X-ray and ion beam.

이때, 상기 제1 노광 공정에 의해 제1 노광 영역(130)에서는 포토레지스트막(118) 중의 광산 발생제로부터 산(H+)이 발생하는데, 이 발생된 산(H+)은 탑코팅막(120) 내에 존재하는 아민 화합물 또는 아미드 화합물에 의해 중화된다.In this case, an acid (H + ) is generated from the photoacid generator in the photoresist film 118 in the first exposure area 130 by the first exposure process, and the generated acid (H + ) is the top coating film 120. Neutralized by an amine compound or an amide compound present in

도 2c 를 참조하면, 상기 결과물에 20 내지 45mJ/cm2의 노광 에너지로 제2 노광 마스크를 이용한 제2 노광 공정을 수행하여 제1 노광 영역(130)과 제1 노광 영역(130)의 사이의 포토레지스트막(118)에 제2 노광 영역(140)을 형성한다.Referring to FIG. 2C, a second exposure process using a second exposure mask is performed on the resultant with an exposure energy of 20 to 45 mJ / cm 2 , thereby between the first exposure area 130 and the first exposure area 130. The second exposure area 140 is formed in the photoresist film 118.

상기 제2 노광 공정은 KrF (248nm), ArF (193nm), VUV (157nm), EUV (13nm), E-빔, X-선 및 이온 빔으로 이루어진 군으로부터 선택되는 노광원을 이용할 수 있다.The second exposure process may use an exposure source selected from the group consisting of KrF (248 nm), ArF (193 nm), VUV (157 nm), EUV (13 nm), E-beam, X-ray and ion beam.

상기 제2 노광 공정 수행시에는 반도체 기판(110)을 다른 스테이지 상으로 교환시키지 않고, 상기 제1 노광 공정을 수행한 스테이지 상에서 마스크만을 교환하여 수행하면 된다.When the second exposure process is performed, the semiconductor substrate 110 may be replaced by only a mask on the stage where the first exposure process is performed, instead of being replaced on another stage.

이때, 상기 제2 노광 공정에 의해 제2 노광 영역(140)에서도 포토레지스트막(118) 중의 광산 발생제로부터 산(H+)이 발생하는데, 이 발생된 산(H+) 역시 탑코팅막(120) 내에 존재하는 아민 화합물 또는 아미드 화합물에 의해 중화되기 때문에, 제1 노광 영역(130)에서의 노광 세기 (intensity)와 제2 노광 영역(140)에서의 노광 세기는 서로 간섭을 일으키지 않게 된다.In this case, acid (H + ) is generated from the photoacid generator in the photoresist film 118 in the second exposure area 140 by the second exposure process, and the generated acid (H + ) is also the top coating film 120. Since it is neutralized by an amine compound or an amide compound present in), the exposure intensity in the first exposure region 130 and the exposure intensity in the second exposure region 140 do not interfere with each other.

도 3 은 본 발명에 따라 포토레지스트막(118) 상에 탑코팅막(120)을 적용한 경우, 제1 노광 공정 및 제2 노광 공정을 순차적으로 수행한 결과 제1 노광 공정에 의한 노광 세기와 제2 노광 공정에 의한 노광 세기가 서로 간섭하지 않는 상태를 나타내는 그래프이다.FIG. 3 illustrates that when the top coating layer 120 is applied on the photoresist layer 118 according to the present invention, the first exposure process and the second exposure process are sequentially performed. It is a graph which shows the state in which the exposure intensity by an exposure process does not interfere with each other.

반면, 도 4 는 본 발명에 따른 탑코팅막(120)을 적용하지 않고 포토레지스트 막(118)에 직접 제1 노광 공정 및 제2 노광 공정을 순차적으로 수행한 결과 제1 노광 공정에 의한 노광 세기와 제2 노광 공정에 의한 노광 세기가 서로 간섭하는 상태를 나타내는 그래프이다.On the other hand, FIG. 4 shows the exposure intensity by the first exposure process as a result of sequentially performing the first exposure process and the second exposure process directly on the photoresist film 118 without applying the top coating film 120 according to the present invention. It is a graph which shows the state in which the exposure intensity by a 2nd exposure process mutually interferes.

도 2d 를 참조하면, 제1 노광 영역(130) 및 제2 노광 영역(140)을 갖는 상기 결과물을 90 내지 130℃의 온도에서 60 내지 90초간 포스트 베이크한 다음, 현상액인 TMAH 2.38 wt% 수용액을 사용하여 현상 공정을 수행함으로써, 알칼리에 용해되는 성질을 갖는 탑코팅막(120)과 제1 노광 영역(130) 및 제2 노광 영역(140)을 제거하여 포지티브 타입의 포토레지스트 패턴(118a)을 형성한다.Referring to FIG. 2D, the resultant having the first exposure region 130 and the second exposure region 140 is post-baked at a temperature of 90 to 130 ° C. for 60 to 90 seconds, and then a 2.38 wt% aqueous solution of TMAH as a developer is used. By using the development process, the top coating layer 120 having the property of dissolving in alkali, the first exposure region 130 and the second exposure region 140 are removed to form a positive type photoresist pattern 118a. do.

이는 포토레지스트막(118) 형성시 포지티브 타입의 포토레지스트 조성물을 사용함으로써, 구체적으로 산(H+)이 존재하는 제1 노광 영역(130) 및 제2 노광 영역(140)에서 포토레지스트의 분해가 일어나기 때문에 알칼리 현상액에 용해되는 성질을 이용한 것이다.This is because the photoresist composition of the positive type is used to form the photoresist film 118, so that the decomposition of the photoresist in the first exposure region 130 and the second exposure region 140 in which the acid (H + ) is present is prevented. Because it occurs, it is used to dissolve in an alkaline developer.

따라서, 반대로 포토레지스트막(118) 형성시 네가티브 타입의 포토레지스트 조성물을 사용한다면, 산(H+)이 존재하는 제1 노광 영역(130) 및 제2 노광 영역(140)에서 포토레지스트의 가교 반응이 일어나 제1 노광 영역(130) 및 제2 노광 영역(140)이 알칼리 현상액에 용해되지 않고, 노광되지 않은 영역이 알칼리 현상액에 용해됨으로써, 네가티브 타입의 포토레지스트 패턴(118a)을 형성할 수 있게 된다.Therefore, if the negative type photoresist composition is used to form the photoresist film 118, the crosslinking reaction of the photoresist in the first exposure region 130 and the second exposure region 140 in which acid (H + ) is present is performed. In this case, the first exposure region 130 and the second exposure region 140 are not dissolved in the alkaline developer, and the unexposed regions are dissolved in the alkaline developer, whereby a negative type photoresist pattern 118a can be formed. do.

다음, 포토레지스트 패턴(118a)을 식각 마스크로 하부의 유기 반사방지 막(116)을 패터닝하여 유기 반사방지막 패턴(116a)을 형성한다.Next, the organic antireflection film 116 is patterned using the photoresist pattern 118a as an etching mask to form the organic antireflection film pattern 116a.

도 2e 를 참조하면, 유기 반사방지막 패턴(116a)을 식각 마스크로 하부의 실리콘 산화질화막(114)을 패터닝하여 실리콘 산화질화막 패턴(114a)을 형성한다.Referring to FIG. 2E, the lower silicon oxynitride layer 114 is patterned using the organic anti-reflective layer pattern 116a as an etch mask to form the silicon oxynitride layer pattern 114a.

이렇게 얻어진 최종적인 실리콘 산화질화막 패턴(114a)의 선폭은 제1 노광 영역(130)간의 선폭 또는 제2 노광 영역(140)간의 선폭보다 약 1/2 감소한 크기를 가진다.The line width of the final silicon oxynitride film pattern 114a thus obtained has a size that is about 1/2 less than the line width between the first exposure regions 130 or the line width between the second exposure regions 140.

이하에서는, 본 발명을 실시예에 의해 상세히 설명한다. 단, 하기 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.Hereinafter, the present invention will be described in detail by way of examples. However, the following examples are provided for the purpose of illustration, and those skilled in the art will be able to make various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, and such modifications and changes may be made to the following claims. It should be seen as belonging.

실시예 1 : 본 발명의 탑코팅 조성물 제조 (1) Example 1 Preparation of Top Coating Composition of the Present Invention (1)

상기 화학식 2 의 폴리(t-부틸아크릴레이트-메트아크릴산-2,2,3,4,4,4-헥사플루오로부틸 메트아크릴레이트) 1g 및 트리에탄올 아민 0.04g 을 4-메틸-2-펜탄올 50g 에 용해하여 본 발명의 탑코팅 조성물을 제조하였다.1 g of poly (t-butyl acrylate-methacrylic acid-2,2,3,4,4,4-hexafluorobutyl methacrylate) of Formula 2 and 0.04 g of triethanol amine were 4-methyl-2-pentanol Dissolved in 50g to prepare a top coating composition of the present invention.

실시예 2 : 본 발명의 탑코팅 조성물 제조 (2) Example 2 Preparation of Top Coating Composition of the Present Invention (2)

상기 하기 화학식 3 의 폴리(t-부틸아크릴레이트-2-(트리플루오로메틸)아크릴산-트리플루오로아크릴산-2,2,3,4,4,4-헥사플루오로부틸 메트아크릴레이트) 1g 및 N-이소프로필 아크릴아미드 0.04g 을 4-메틸-2-펜탄올 50g 에 용해하여 본 발명의 탑코팅 조성물을 제조하였다.1 g of poly (t-butyl acrylate-2- (trifluoromethyl) acrylic acid-trifluoroacrylic acid-2,2,3,4,4,4-hexafluorobutyl methacrylate) of Formula 3; 0.04 g of N-isopropyl acrylamide was dissolved in 50 g of 4-methyl-2-pentanol to prepare a top coating composition of the present invention.

실시예 3 : 본 발명의 미세 패턴 제조 (1) Example 3 Preparation of the Fine Pattern of the Present Invention (1)

웨이퍼 상에 비정질 탄소막, 실리콘 산화질화막, 유기 반사방지막 및 포토레지스트막을 순차적으로 형성한 다음, 상기 포토레지스트막 상부에 상기 실시예 1 에서 제조한 탑코팅 조성물을 도포하여 탑코팅막을 형성하였다.An amorphous carbon film, a silicon oxynitride film, an organic antireflection film, and a photoresist film were sequentially formed on the wafer, and then a top coating film was formed by applying the top coating composition prepared in Example 1 on the photoresist film.

다음, 상기 결과물에 80㎚ 하프 피치를 갖는 제1 노광 마스크를 이용하여 35 mJ/cm2의 노광 에너지로 노광시켜 상기 포토레지스트막에 제1 노광 영역을 형성하였다.Next, the resultant was exposed to an exposure energy of 35 mJ / cm 2 using a first exposure mask having an 80 nm half pitch to form a first exposure region in the photoresist film.

다음, 상기 제1 노광 공정을 수행한 스테이지 상에서 상기 결과물에 80㎚ 하프 피치를 갖는 제2 노광 마스크를 이용하여 35 mJ/cm2의 노광 에너지로 노광시켜 상기 제1 노광 영역과 제1 노광 영역의 사이의 상기 포토레지스트막에 제2 노광 영역을 형성한 다음, 100℃에서 60초간 포스트 베이크하고 나서 TMAH 2.38 wt% 수용액으로 현상하여 40㎚ 크기의 포토레지스트 패턴을 얻었다.Next, on the stage where the first exposure process is performed, the resultant is exposed to an exposure energy of 35 mJ / cm 2 by using a second exposure mask having an 80 nm half pitch to the first exposure area and the first exposure area. After forming a second exposure region in the photoresist film in between, it was post-baked at 100 ℃ for 60 seconds, and then developed with a 2.38 wt% aqueous solution of TMAH to obtain a photoresist pattern having a size of 40 nm.

실시예 4 : 본 발명의 미세 패턴 제조 (2) Example 4 Preparation of Fine Patterns of the Invention (2)

상기 실시예 2 에서 제조한 탑코팅 조성물을 사용한 것을 제외하고는, 상기 실시예 3 과 동일한 방법으로 40㎚ 크기의 포토레지스트 패턴을 얻었다.A photoresist pattern of 40 nm size was obtained in the same manner as in Example 3, except that the top coating composition prepared in Example 2 was used.

이상에서 설명한 바와 같이 본 발명에 따르면, 이중 노광 공정을 수행하여 미세 패턴을 형성함에 있어, 포토레지스트막 상에 염기성 화합물을 포함하는 탑코팅막을 적용함으로써, 제1 노광 공정 수행 후 별도의 식각 공정 없이 곧바로 제2 노광 공정을 수행하더라도, 각 노광 공정간의 노광 세기가 서로 간섭하지 않아 오 버레이 오정렬에 의한 문제가 해결되고, 식각 공정을 한 번만 수행하면 되므로 공정 단계가 단순화될 뿐만 아니라, 그에 따라 공정 마진이 향상되어 신규 투자를 감소키는 등의 비용 절감의 효과도 얻을 수 있다.As described above, according to the present invention, in forming a fine pattern by performing a double exposure process, by applying a top coating film containing a basic compound on the photoresist film, there is no separate etching process after performing the first exposure process Even if the second exposure process is performed immediately, the problem of overlay misalignment is solved because the exposure intensities between the exposure processes do not interfere with each other, and the process step is simplified because the etching process only needs to be performed once. Margins can also be improved to reduce costs, such as reducing new investment.

Claims (10)

반도체 기판 상에 비정질 탄소막, 하드마스크막, 유기 반사방지막 및 포토레지스트막을 순차적으로 형성하는 단계와,Sequentially forming an amorphous carbon film, a hard mask film, an organic antireflection film, and a photoresist film on a semiconductor substrate; 상기 포토레지스트막 상부에 염기성 화합물을 포함하는 탑코팅 조성물을 도포하여 탑코팅막을 형성하는 단계와, Forming a top coating film by applying a top coating composition including a basic compound on the photoresist film; 상기 포토레지스트막에 제1 노광 공정을 수행하여 제1 노광 영역을 형성하는 단계와,Performing a first exposure process on the photoresist film to form a first exposure region; 상기 포토레지스트막에 제2 노광 공정을 수행하여 제1 노광 영역과 제1 노광 영역의 사이에 제2 노광 영역을 형성하는 단계와,Performing a second exposure process on the photoresist film to form a second exposure region between the first exposure region and the first exposure region; 현상 공정을 수행하여 상기 제1 노광 영역 및 상기 제2 노광 영역을 제거하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법.And removing the first exposure area and the second exposure area by performing a developing process. 제 1 항에 있어서,The method of claim 1, 상기 염기성 화합물은 아민 화합물 또는 아미드 화합물인 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.The basic compound is an amine compound or an amide compound, characterized in that the fine pattern forming method of a semiconductor device. 제 2 항에 있어서,The method of claim 2, 상기 아민 화합물은 트리에탄올 아민, 트리에틸아민, 트리이소부틸아민, 트리이소옥틸아민, 트리이소데실아민, 디에탄올아민 및 이들의 조합으로 이루어진 군 으로부터 선택된 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.Wherein said amine compound is selected from the group consisting of triethanol amine, triethylamine, triisobutylamine, triisooctylamine, triisodecylamine, diethanolamine, and combinations thereof. 제 2 항에 있어서,The method of claim 2, 상기 아미드 화합물은 N-이소프로필 아크릴아미드, N,N-디메틸 아크릴아미드, N,N-디에틸아크릴아미드, N,N-디프로필 아크릴아미드, N-에틸-N-n-부틸 아크릴아미드, N,N-디메틸 메타크릴아미드, N,N-디에틸 메타크릴아미드, N,N-디프로필 메타크릴아미드, N-메틸 아크릴아미드, N-에틸 아크릴아미드, N-n-프로필 아크릴아미드 및 이들의 조합으로 이루어진 군으로부터 선택된 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.The amide compound is N-isopropyl acrylamide, N, N-dimethyl acrylamide, N, N-diethyl acrylamide, N, N-dipropyl acrylamide, N-ethyl-Nn-butyl acrylamide, N, N Dimethyl methacrylamide, N, N-diethyl methacrylamide, N, N-dipropyl methacrylamide, N-methyl acrylamide, N-ethyl acrylamide, Nn-propyl acrylamide and combinations thereof The fine pattern forming method of a semiconductor device, characterized in that selected from. 제 1 항에 있어서,The method of claim 1, 상기 탑코팅 조성물은 베이스 수지로서 하기 화학식 1 의 반복 단위를 포함하는 중합체를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.The top coating composition is a method of forming a fine pattern of a semiconductor device comprising a polymer comprising a repeating unit of the formula (1) as a base resin. [화학식 1][Formula 1]
Figure 112007047724814-PAT00004
Figure 112007047724814-PAT00004
 상기 식에서, Where R1, R2 는 수소, 불소, 메틸 또는 플루오로메틸이고, R 1 , R 2 Is hydrogen, fluorine, methyl or fluoromethyl, R3는 탄소수 1 내지 10의 탄화수소 또는 수소 중 일부가 불소로 치환된 탄소수 1 내지 10의 탄화수소를 나타내며,R 3 represents a hydrocarbon having 1 to 10 carbon atoms or a hydrocarbon having 1 to 10 carbon atoms in which some of hydrogen is substituted with fluorine, a, b, c는 각 단량체의 몰분율로서, 각각 0.05 내지 0.9를 나타내고,a, b, c are mole fractions of each monomer, and represent 0.05 to 0.9, respectively. 중량 평균 분자량은 1,000 내지 1,000,000 이다.The weight average molecular weight is 1,000 to 1,000,000. 제 5 항에 있어서,The method of claim 5, wherein 상기 반복 단위는 하기 화학식 2의 폴리(t-부틸아크릴레이트-메트아크릴산-2,2,3,4,4,4-헥사플루오로부틸 메트아크릴레이트)인 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법:The repeating unit is a poly (t-butyl acrylate-methacrylic acid-2,2,3,4,4,4-hexafluorobutyl methacrylate) of the formula 2 to form a fine pattern of a semiconductor device Way: [화학식 2][Formula 2]
Figure 112007047724814-PAT00005
Figure 112007047724814-PAT00005
 상기 식에서, Where R1 및 R2는 메틸기를 나타내고, R 1 and R 2 represent a methyl group, a, b, c는 각 단량체의 몰분율로서, 각각 0.05 내지 0.9를 나타낸다.a, b, and c are the mole fractions of each monomer, and represent 0.05 to 0.9, respectively. 제 5 항에 있어서,The method of claim 5, wherein 상기 반복 단위는 하기 화학식 3의 폴리(t-부틸아크릴레이트-2-(트리플루오로메틸)아크릴산-트리플루오로아크릴산-2,2,3,4,4,4-헥사플루오로부틸 메트아크릴레이트)인 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법:The repeating unit is poly (t-butylacrylate-2- (trifluoromethyl) acrylic acid-trifluoroacrylic acid-2,2,3,4,4,4-hexafluorobutyl methacrylate of the following Chemical Formula 3 Method for forming a fine pattern of a semiconductor device, characterized in that: [화학식 3][Formula 3]
Figure 112007047724814-PAT00006
Figure 112007047724814-PAT00006
 상기 식에서, Where R1은 메틸기를 나타내고, R 1 represents a methyl group, a, b, c는 각 단량체의 몰분율로서, 각각 0.05 내지 0.9를 나타낸다.a, b, and c are the mole fractions of each monomer, and represent 0.05 to 0.9, respectively. 제 1 항에 있어서,The method of claim 1, 상기 염기성 화합물은 상기 탑코팅 조성물의 전체 중량에 대하여 0.01 내지 0.5중량%의 비율로 사용되는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.The basic compound is a fine pattern forming method of a semiconductor device, characterized in that used in a ratio of 0.01 to 0.5% by weight relative to the total weight of the top coating composition. 제 1 항에 있어서,The method of claim 1, 상기 하드마스크막은 실리콘 질화막, 실리콘 산화막, 실리콘 산화질화막 및 이들을 하나 이상 포함한 적층막인 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.The hard mask film may be a silicon nitride film, a silicon oxide film, a silicon oxynitride film, and a laminate film including one or more thereof. 제 1 항에 있어서,The method of claim 1, 상기 제1 노광 공정 및 제2 노광 공정은 동일한 스테이지 (stage) 상에서 수행되는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.And the first exposure process and the second exposure process are performed on the same stage.
KR1020070065179A 2007-06-29 2007-06-29 Method of forming fine pattern of semiconductor device Withdrawn KR20090001079A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070065179A KR20090001079A (en) 2007-06-29 2007-06-29 Method of forming fine pattern of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070065179A KR20090001079A (en) 2007-06-29 2007-06-29 Method of forming fine pattern of semiconductor device

Publications (1)

Publication Number Publication Date
KR20090001079A true KR20090001079A (en) 2009-01-08

Family

ID=40484191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070065179A Withdrawn KR20090001079A (en) 2007-06-29 2007-06-29 Method of forming fine pattern of semiconductor device

Country Status (1)

Country Link
KR (1) KR20090001079A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859065A (en) * 2009-04-07 2010-10-13 国际商业机器公司 Method for mitigating resist pattern critical dimension variation in double exposure process
US8685865B2 (en) 2011-10-11 2014-04-01 Samsung Electronics Co., Ltd. Method of forming patterns of semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859065A (en) * 2009-04-07 2010-10-13 国际商业机器公司 Method for mitigating resist pattern critical dimension variation in double exposure process
US9316916B2 (en) 2009-04-07 2016-04-19 Globalfounries Inc. Method to mitigate resist pattern critical dimension variation in a double-exposure process
US8685865B2 (en) 2011-10-11 2014-04-01 Samsung Electronics Co., Ltd. Method of forming patterns of semiconductor device

Similar Documents

Publication Publication Date Title
JP5884521B2 (en) Pattern formation method
KR100688570B1 (en) Coating composition for etching mask pattern formation and fine pattern formation method of semiconductor device using same
US8067146B2 (en) Method for forming a fine pattern in a semicondutor device
KR100907585B1 (en) Method of forming radiation-sensitive composition and pattern and manufacturing method of semiconductor device
TWI617611B (en) Photoresist pattern trimming compositions and methods
KR100913005B1 (en) How to form a mask pattern
CN104007623B (en) The chemical reinforced slushing compound of positive tone organic solvent imaging
US8084185B2 (en) Substrate planarization with imprint materials and processes
JP5556451B2 (en) Pattern formation method
KR20150080434A (en) Photoresist pattern trimming compositions and methods
US20080153300A1 (en) Method for forming fine pattern of semiconductor device
KR102050748B1 (en) Thermal acid generators and photoresist pattern trimming compositions and methods
KR20120026991A (en) Photoresist compositions and methods of forming photolithographic patterns
KR20190064504A (en) Anti-reflective coating by ion implantation for lithography patterning
JP2010160463A (en) Patterning process
KR20210145083A (en) Photoresist composition and method of forming photoresist pattern
CN108983546A (en) Lithographic method
JP5780246B2 (en) Pattern formation method
US10353290B2 (en) Photoresist composition for extreme ultraviolet and method of forming photoresist pattern using the same
US6171761B1 (en) Resist pattern forming method utilizing multiple baking and partial development steps
KR20090001079A (en) Method of forming fine pattern of semiconductor device
JP2008159874A (en) Method for forming resist pattern
KR101037528B1 (en) Method for pattern formation of semiconductor device
KR20100026732A (en) Method for fabricating the semiconductor device
JP2008098231A (en) Resist pattern forming method

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070629

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid