[go: up one dir, main page]

KR20090076077A - 저항성 메모리 소자 - Google Patents

저항성 메모리 소자 Download PDF

Info

Publication number
KR20090076077A
KR20090076077A KR1020080001823A KR20080001823A KR20090076077A KR 20090076077 A KR20090076077 A KR 20090076077A KR 1020080001823 A KR1020080001823 A KR 1020080001823A KR 20080001823 A KR20080001823 A KR 20080001823A KR 20090076077 A KR20090076077 A KR 20090076077A
Authority
KR
South Korea
Prior art keywords
layer
resistive memory
memory device
present
storage node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020080001823A
Other languages
English (en)
Inventor
이정현
최상준
배형진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080001823A priority Critical patent/KR20090076077A/ko
Priority to US12/314,835 priority patent/US8106394B2/en
Publication of KR20090076077A publication Critical patent/KR20090076077A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 저항성 메모리 소자에 관한 것이다. 스위칭 구조체와 상기 스위칭 소자와 연결된 스토리지 노드를 포함하는 저항성 메모리 소자에 있어서, 상기 스토리지 노드는, 순차적으로 적층된 하부 전극, 상기 하부 전극 상에 형성된 것으로, O, S, Se 또는 Te 중 적어도 어느 하나의 물질을 포함하는 제 1층; 상기 제 1층 상에 형성된 것으로, Cu 또는 Ag 중 적어도 어느 하나의 물질이 포함되며 상기 제 1층보다 산화력이 약한 물질로 형성된 제 2층; 및 상기 제 2층 상에 형성된 상부 전극;을 포함하는 저항성 메모리 소자를 제공한다.

Description

저항성 메모리 소자{Resistive random access memory device}
본 발명은 반도체 소자에 관한 것으로서, 보다 자세하게는 다층의 스토리지 노드를 지닌 저항성 메모리 소자에 관한 것이다.
일반적으로 반도체 메모리 어레이 구조는 회로적으로 연결된 많은 메모리 셀들을 포함한다. 대표적인 반도체 메모리인 DRAM(Dynamic Random Access Memory)의 경우, 단위 메모리 셀은 한 개의 스위치와 한 개의 커패시터로 구성되는 것이 일반적이다. DRAM은 집적도가 높고 동작 속도가 빠른 이점이 있다. 그러나, 전원이 꺼진 후에는 저장된 데이타가 모두 소실되는 단점이 있다.
전원이 꺼진 후에도 저장된 데이타가 보존될 수 있는 비휘발성 메모리 소자의 대표적인 예가 플래쉬 메모리이다. 플래쉬 메모리는 휘발성 메모리와 달리 비휘발성의 특성을 지니고 있으나 DRAM에 비해 집적도가 낮고 동작 속도가 느린 단점이 있다.
현재, 많은 연구가 진행되고 있는 비휘발성 메모리 소자로, MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 및 PRAM(Phase-change Random Access Memory) 등이 있다.
MRAM은 터널 접합에서의 자화 방향에 변화를 이용하여 데이타를 저장하는 방식이며, FRAM은 강유전체의 분극 특성을 이용하여 데이타를 저장하는 방식이다. 이들은 모두 각각의 장단점을 지니고 있으나, 기본적으로는 상술한 바와 같이, 집적도가 높으며, 고속의 동작 특성을 지니고, 저전력에서 구동가능하며, 데이타 리텐션(retention) 특성이 좋은 방향으로 연구 개발되고 있다.
PRAM은 특정 물질의 상변화에 따른 저항 값의 변화를 이용하여 데이타를 저장하는 방식을 이용한 것으로, 한 개의 저항체와 한 개의 스위치(트랜지스터)를 지닌 구조를 지니고 있다. PRAM의 제조 시 종래의 DRAM 공정을 이용하는 경우 식각이 어려우며, 식각을 하는 경우라도 장시간을 요한다. 따라서, 생산성이 낮아져 제품 단가가 상승하여 경쟁력을 감소시키는 단점이 있다.
저항성 메모리 즉, RRAM(resistive random access memory)은 일반적으로 하부 전극, 저항층 및 상부 전극이 순차적으로 형성된 구조의 스토리지 노드를 지니고 있다. 저항층은 인가 전압에 따라 저항층에 흐르는 전류 값이 변하는 저항 변환 특성을 지닌 것으로, 비휘발성 메모리 소자이면서, 동작속도가 빠른 특징을 지니고 있다. 현재 다양한 종류의 저항성 메모리 소자에 관한 연구가 진행되고 있다.
본 발명이 이루고자 하는 기술적 과제는 안정된 동작 전압 및 on/off ratio를 지닌 저항성 메모리 소자를 제공하는 것을 목적으로 한다.
상기 기술적 과제를 달성하기 위하여, 본 발명에서는,
스위칭 구조체와 상기 스위칭 소자와 연결된 스토리지 노드를 포함하는 저항성 메모리 소자에 있어서,
상기 스토리지 노드는,
순차적으로 적층된 하부 전극,
상기 하부 전극 상에 형성된 것으로, O, S, Se 또는 Te 중 적어도 어느 하나의 물질을 포함하는 제 1층;
상기 제 1층 상에 형성된 것으로, Cu 또는 Ag 중 적어도 어느 하나의 물질이 포함되며 상기 제 1층보다 산화력이 약한 물질로 형성된 제 2층; 및
상기 제 2층 상에 형성된 상부 전극;을 포함하는 저항성 메모리 소자를 제공한다.
본 발명에 있어서, 상기 제 1층은 전이 금속 또는 란탄 계열 물질 중 적어도 어느 하나를 포함할 수 있다.
본 발명에 있어서, 상기 제 1층은 전이 금속 산화물을 포함할 수 있다.
본 발명에 있어서, 상기 제 2층은 GeTeCu를 포함할 수 있다.
본 발명에 있어서, 상기 스위칭 구조체는 다이오드 또는 트랜지스터일 수 있다.
이하, 본 발명의 도면을 참조하여, 본 발명의 실시예에 의한 저항성 메모리 소자를 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 다소 과장되게 도시된 것이다. 상세한 설명 전반에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 1은 본 발명의 실시예에 의한 저항성 메모리 소자의 단면을 나타낸 도면이다.
도 1을 참조하면, 본 발명의 실시예에 의한 저항성 메모리 소자는 스위칭 구조체(10)와 연결되어 형성된 스토리지 노드를 포함한다. 여기서, 스토리지 노드는하부 전극(11), 제 1층(12), 제 2층(13) 및 상부 전극(14)을 포함하는 구조는 지닌다.
여기서, 스위칭 구조체(10)는 통상적으로 사용되는 트랜지스터 또는 다이오드 등의 스위칭 구조로 형성할 수 있다. 그리고, 하부 전극(11) 및 상부 전극(14)은 Pt, Au, Ag, Al 또는 W 등의 전도성 물질로 형성시킬 수 있다.
제 1층(12) 및 제 2층(13)은 저항 변환층을 구성한다. 여기서 제 1층(12)은 O, S, Se 또는 Te 등의 6족에서 선택된 적어도 하나를 포함하는 물질과 금속의 화합물로 형성될 수 있다. 예를 들어, 제 1층(12)은 전이 금속 또는 란탄 계열 물질과 6족 물질의 화합물로 형성된 것일 수 있으며, 구체적으로 Ni 산화물, Ti 산화 물, Zr 산화물, Zn 산화물, Cu 산화물, Ce 산화물 등으로 형성된 것일 수 있다. 그리고, 제 2층(13)은 Cu 또는 Ag 중 적어도 어느 하나의 물질이 포함되며 제 1층(12)보다 약한 산화력을 지닌 물질로 형성된 물질로 형성된 것일 수 있다. 만일, 제 1층(12)이 산소(O)를 포함하여 형성된 경우, 제 2층(13)은 S, Se 또는 Te 등 산소보다 산화력이 낮은 물질 및 Cu 또는 Ag를 포함하여 형성된 것일 수 있다. 구체적으로 예를 들면, 제 2층은 GeTeCu로 형성된 것일 수 있다. 제 2층을 제 1층보다 산화력이 낮은 물질, 즉 전기 음성도(electronegativity)가 낮은 물질로 형성함으로써, 제 2층의 Cu 또는 Ag가 해리됨으로써, 스토리지 노드의 저항의 on/off ratio를 확보할 수 있다. 이에 따라 제 1층 및 제 2층을 각각 GeTe층 및 Cu층으로 형성한 구조와 비교하여, 낮은 on/off ratio 한계를 극복할 수 있는 장점이 있다.
도 2는 본 발명의 실시예에 의한 저항성 메모리 소자를 나타낸 도면으로서, 도 1의 스위칭 구조체(10)를 트랜지스터로 형성한 1T(Transistor)-1R(resistance) 구조를 나타낸 단면도이다.
도 2를 참조하면, 반도체 기판(20)은 제 1불순물 영역(21a) 및 제 2불순물 영역(21b)을 포함하고 있으며, 반도체 기판(20) 상에는 게이트 절연층(22) 및 게이트 전극(23)이 순차적으로 형성되어 있다. 반도체 기판(20) 및 게이트 전극(23) 상에는 층간 절연층(24)이 형성되어 있으며, 층간 절연층(24) 내에는 제 2불순물 영역(21b)과 하부 전극(11)을 연결하는 전도성 플러그(25)가 형성되어 있다. 하부 전극(11) 상에는 O, S, Se 또는 Te 등의 6족에서 선택된 적어도 하나를 포함하는 물질과 금속으로 형성된 제 1층(12) 및 Cu 또는 Ag 중 적어도 어느 하나의 물질이 포 함되며 제 1층(12)보다 약한 산화력을 지닌 물질로 형성된 제 2층(13)이 형성되어 있다. 그리고, 제 2층(13) 상에는 상부 전극(14)이 형성되어 있다.
도 3은 본 발명의 실시예에 의한 저항성 메모리 소자의 동작 특성을 나타낸 그래프이다. 도 3에서, 가로축은 하부 전극(11) 및 상부 전극(14)을 통하여 인가한 전압(voltage : V)를 나타내며, 세로축은 제 1층(12) 및 제 2층(13)에 흐르는 전류(current : A)를 나타낸다. 여기서, 제 1층(12)은 전이 금속 산화물인 Ce 산화물로 형성한 것이며, 제 2층(13)은 GeTeCu로 형성한 것이다. 도 3을 참조하면, 0V에서 2V 사이에서 동일한 인가 전압에 대해 두가지의 전류 값을 나타내는 것을 알 수 있다.
종래에 구조인 GeTe층/Cu층의 구조와 도 3에 나타낸 전이금속 산화층/GeTeCu층 구조를 비교하여 설명하면 다음과 같다. 종래의 GeTe층/Cu층의 경우, Cu2+ 이온이 GeTe층으로 전도되어 GeTe층의 저항 변화가 발생한다. 이에 따라 메모리 소자의 on/off ratio를 확보하였다. 그러나, 동작 전압 범위가 -0.5 내지 0.5V로 지나치게 좁으며, Cu의 수직 에칭(direct etching) 공정에 어려움이 있으며, GeTe층의 온도에 따른 상변화로 인해 off 저항이 변화하는 문제점이 존재하였다. 그러나, 본 발명의 실시예에 의한 저항성 메모리 소자에서는, 이온이 전도되는 영역을 6족 원소를 포함하는 전이 금속 화합물로 제 1층을 형성하였다. 그리고, 상기 제 1층보다 산화력이 약한 telluride 계열의 화합물, 예를 들어 GeTe 및 GeTe와 solid soution을 형성하는 Cu를 참가하여 이온 전도성 well 구조의 제 2층을 형성하였다. 결과적으로 도 3에 나타낸 바와 같이, 전이 금속 산화층/GeTeCu층 구조에서 메모리 소자 의 동작 특성이 나타나는 것을 확인할 수 있다. 여기서, 전이 금속 산화층 및 GeTeCu층의 두께를 조절함으로써 동작 전압 및 on/off 비의 조절이 가능하다. 또한, 제조 공정에 있어서, 종래의 Cu 또는 Ag 등의 물질은 수직 에칭의 어려움이 있었으나, 본 발명의 경우, 예를 들어 telluride 계열의 화합물은 저항이 높아 에칭이 불필요한 장점이 있다.
도 4a 내지 도 4f는 본 발명의 실시예에 의한 저항성 메모리 소자의 제조 방법을 나타낸 도면이다.
도 4a를 참조하면, 반도체 기판(21)을 마련한다.
도 4b를 참조하면, 반도체 기판(21) 상에 절연 물질 및 전도성 물질을 순차적으로 증착한 뒤, 절연 물질 및 전도성 물질을 식각하여 게이트 절연층(22) 및 게이트 전극(23)을 형성한다.
도 4c를 참조하면, 게이트 절연층(22) 및 게이트 전극(23) 양쪽의 반도체 기판(21) 표면에 불순물을 도핑하여 제 1불순물 영역(21a) 및 제 2불순물 영역(21b)을 형성하여 트랜지스터 구조체를 형성한다.
도 4d를 참조하면, 트랜지스터 구조체 상에 절연 물질을 적층하여 층간 절연층(24)을 형성하고, 제 1불순물 영역(21a) 또는 제 2불순물 영역(21b)을 노출시키는 홀(h)을 형성한다.
도 4d를 참조하면, 홀(h) 내부에 전도성 물질을 충진하여 전도성 플러그(25)를 형성한다.
그리고, 도 4f를 참조하면, 전도성 플러그(25) 상에 하부 전극(11), 제 1 층(12), 제 2층(13) 및 상부 전극(14)을 순차적으로 형성한다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 따라서, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
도 1은 본 발명의 실시예에 의한 저항성 메모리 소자의 단면을 나타낸 도면이다.
도 2는 본 발명의 실시예에 의한 저항성 메모리 소자를 나타낸 도면으로서, 도 1의 스위칭 구조체(10)를 트랜지스터로 형성한 1T(Transistor)-1R(resistance) 구조를 나타낸 단면도이다.
도 3은 본 발명의 실시예에 의한 저항성 메모리 소자의 동작 특성을 나타낸 그래프이다.
도 4a 내지 도 4f는 본 발명의 실시예에 의한 저항성 메모리 소자의 제조 방법을 나타낸 도면이다.
< 도면의 주요부분에 대한 부호의 설명 >
10... 스위칭 구조체 11... 하부 전극
12... 제 1층 13... 제 2층
14... 상부 전극 20... 반도체 기판
21a... 제 1불순물 영역 21b... 제 2불순물 영역
22... 게이트 절연층 23... 게이트 전극
24... 층간 절연층 25... 전도성 플러그

Claims (5)

  1. 스위칭 구조체와 상기 스위칭 소자와 연결된 스토리지 노드를 포함하는 저항성 메모리 소자에 있어서,
    상기 스토리지 노드는,
    순차적으로 적층된 하부 전극,
    상기 하부 전극 상에 형성된 것으로, O, S, Se 또는 Te 중 적어도 어느 하나의 물질을 포함하는 제 1층;
    상기 제 1층 상에 형성된 것으로, Cu 또는 Ag 중 적어도 어느 하나의 물질이 포함되며 상기 제 1층보다 산화력이 약한 물질로 형성된 제 2층; 및
    상기 제 2층 상에 형성된 상부 전극;을 포함하는 저항성 메모리 소자.
  2. 제 1항에 있어서,
    상기 제 1층은 전이 금속 또는 란탄 계열 물질 중 적어도 어느 하나를 포함하는 저항성 메모리 소자.
  3. 제 1항에 있어서,
    상기 제 1층은 전이 금속 산화물을 포함하는 저항성 메모리 소자.
  4. 제 1항에 있어서,
    상기 제 2층은 GeTeCu를 포함하는 저항성 메모리 소자.
  5. 제 1항에 있어서,
    상기 스위칭 구조체는 다이오드 또는 트랜지스터인 저항성 메모리 소자.
KR1020080001823A 2008-01-07 2008-01-07 저항성 메모리 소자 Ceased KR20090076077A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080001823A KR20090076077A (ko) 2008-01-07 2008-01-07 저항성 메모리 소자
US12/314,835 US8106394B2 (en) 2008-01-07 2008-12-17 Multi-layer storage node, resistive random access memory device including a multi-layer storage node and methods of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080001823A KR20090076077A (ko) 2008-01-07 2008-01-07 저항성 메모리 소자

Publications (1)

Publication Number Publication Date
KR20090076077A true KR20090076077A (ko) 2009-07-13

Family

ID=40930785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080001823A Ceased KR20090076077A (ko) 2008-01-07 2008-01-07 저항성 메모리 소자

Country Status (2)

Country Link
US (1) US8106394B2 (ko)
KR (1) KR20090076077A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9855119B2 (en) 2009-07-27 2018-01-02 Osstemimplant Co., Ltd. Dental implant fixture

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8259485B2 (en) 2010-08-31 2012-09-04 Hewlett-Packard Development Company, L.P. Multilayer structures having memory elements with varied resistance of switching layers
JP2012182172A (ja) * 2011-02-28 2012-09-20 Sony Corp 記憶素子および記憶装置
JP5687978B2 (ja) * 2011-09-14 2015-03-25 ルネサスエレクトロニクス株式会社 抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の動作方法
US20140077149A1 (en) * 2012-09-14 2014-03-20 Industrial Technology Research Institute Resistance memory cell, resistance memory array and method of forming the same
CN111933795A (zh) * 2020-08-19 2020-11-13 惠科股份有限公司 记忆体单元及其制造方法、记忆体阵列

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6638820B2 (en) * 2001-02-08 2003-10-28 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of precluding diffusion of a metal into adjacent chalcogenide material, and chalcogenide comprising devices
US6709958B2 (en) * 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
US6890790B2 (en) * 2002-06-06 2005-05-10 Micron Technology, Inc. Co-sputter deposition of metal-doped chalcogenides
US7163837B2 (en) * 2002-08-29 2007-01-16 Micron Technology, Inc. Method of forming a resistance variable memory element
US7365411B2 (en) * 2004-08-12 2008-04-29 Micron Technology, Inc. Resistance variable memory with temperature tolerant materials
JP4529654B2 (ja) * 2004-11-15 2010-08-25 ソニー株式会社 記憶素子及び記憶装置
JP4815804B2 (ja) 2005-01-11 2011-11-16 ソニー株式会社 記憶素子及び記憶装置
KR100701693B1 (ko) 2005-05-26 2007-03-29 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
US7304368B2 (en) * 2005-08-11 2007-12-04 Micron Technology, Inc. Chalcogenide-based electrokinetic memory element and method of forming the same
US7635855B2 (en) * 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7423282B2 (en) * 2006-07-06 2008-09-09 Infineon Technologies Ag Memory structure and method of manufacture

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9855119B2 (en) 2009-07-27 2018-01-02 Osstemimplant Co., Ltd. Dental implant fixture

Also Published As

Publication number Publication date
US8106394B2 (en) 2012-01-31
US20090194764A1 (en) 2009-08-06

Similar Documents

Publication Publication Date Title
JP4822287B2 (ja) 不揮発性メモリ素子
US8350262B2 (en) Nonvolatile memory device and nonvolatile memory array including the same
JP5213370B2 (ja) 可変抵抗物質を含む不揮発性メモリ素子
KR100982424B1 (ko) 저항 메모리 소자의 제조 방법
KR101051704B1 (ko) 저항 구배를 지닌 다층막을 이용한 메모리 소자
JP4981304B2 (ja) 一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子及び不揮発性メモリ素子アレイ
JP4698630B2 (ja) 下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子
CN100573876C (zh) 非易失性半导体存储器件及其操作方法
KR100723420B1 (ko) 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자
JP2007300100A (ja) 可変抵抗物質を含む不揮発性メモリ素子
US20140124728A1 (en) Resistive memory device, resistive memory array, and method of manufacturing resistive memory device
US8023318B2 (en) Resistance memory element, phase change memory element, resistance random access memory device, information reading method thereof, phase change random access memory device, and information reading method thereof
JP2008010836A (ja) ｎ＋界面層を備えた可変抵抗ランダムアクセスメモリ素子
KR20080064353A (ko) 저항 메모리 소자 및 그 제조 방법
Chen et al. Resistance switching for RRAM applications
JPWO2016129306A1 (ja) 選択素子およびメモリセルならびに記憶装置
US20060113614A1 (en) Nonvolatile memory device and method including resistor and transistor
KR102464065B1 (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
KR20090076077A (ko) 저항성 메모리 소자
US7932505B2 (en) Perovskite transition metal oxide nonvolatile memory element
JP2007335869A (ja) Ｃｕ２Ｏを含む不揮発性可変抵抗メモリ素子
US20110309319A1 (en) Horizontally oriented and vertically stacked memory cells
US9680092B2 (en) Current selectors formed using single stack structures
JP2013179203A (ja) 記憶素子および記憶装置
KR100647332B1 (ko) 저항 변환 물질을 포함하는 ｒｒａｍ

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080107

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20130104

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20080107

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140120

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20140325

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20140120

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I