[go: up one dir, main page]

KR20090120239A - Metal wiring formation method of semiconductor device - Google Patents

Metal wiring formation method of semiconductor device Download PDF

Info

Publication number
KR20090120239A
KR20090120239A KR1020080046177A KR20080046177A KR20090120239A KR 20090120239 A KR20090120239 A KR 20090120239A KR 1020080046177 A KR1020080046177 A KR 1020080046177A KR 20080046177 A KR20080046177 A KR 20080046177A KR 20090120239 A KR20090120239 A KR 20090120239A
Authority
KR
South Korea
Prior art keywords
forming
hard mask
etching
film
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020080046177A
Other languages
Korean (ko)
Inventor
권혜진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080046177A priority Critical patent/KR20090120239A/en
Publication of KR20090120239A publication Critical patent/KR20090120239A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 반도체 기판 상에 절연막, 제1 및 제2 하드 마스크막을 순차적으로 형성하는 단계와, 상기 제2 하드 마스크막을 패터닝하여 식각 패턴을 형성하는 단계와, 상기 식각 패턴 측벽에 스페이서를 형성하는 단계와, 식각 공정을 실시하여 상기 제1 하드 마스크막을 패터닝하는 동시에 상기 식각 패턴을 제거하는 단계와, 패터닝된 상기 제1 하드 마스크막을 이용하여 상기 절연막을 식각하여 트렌치를 형성하는 단계, 및 상기 트렌치를 도전 물질로 채워 금속 배선을 형성하는 단계를 포함한다.The present invention relates to a method for forming a metal wiring of a semiconductor device, comprising the steps of sequentially forming an insulating film, a first and a second hard mask film on the semiconductor substrate, patterning the second hard mask film to form an etching pattern; Forming a spacer on sidewalls of the etching pattern, performing an etching process to pattern the first hard mask layer, and simultaneously removing the etching pattern; and etching the insulating layer using the patterned first hard mask layer Forming a trench, and filling the trench with a conductive material to form a metal interconnect.

Description

반도체 소자의 금속배선 형성 방법{Method of forming metal line in semiconductor device}Method of forming metal line in semiconductor device

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 스페이서를 이용하여 노광 장치의 해상력 이하의 패턴을 형성하여 미세한 금속 배선을 형성할 수 있는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming metal wirings in semiconductor devices, and to a method for forming metal wirings in semiconductor devices capable of forming fine metal wirings by forming patterns below the resolution of the exposure apparatus using spacers.

반도체 소자의 제조공정 중 광을 이용하는 사진 공정에서 형성되는 패턴의 최소 피치(pitch)는 노광장치에 사용되는 노광광의 파장에 따라 결정된다. 따라서, 반도체 장치의 고집적화가 가속화되는 현 상황에서 더욱 작은 피치의 패턴을 형성하기 위해서는 현재 사용되는 광보다 파장이 짧은 광을 사용해야 한다. 이를 위해 엑스 선(X-ray)나 전자빔(E-beam)을 사용하는 것이 바람직하겠으나, 기술적인 문제와 생산성 등에 의해 아직은 실험실 수준에 머무르고 있는 실정이다.The minimum pitch of the pattern formed in the photolithography process using light during the manufacturing process of the semiconductor element is determined according to the wavelength of the exposure light used in the exposure apparatus. Therefore, in the present situation in which high integration of semiconductor devices is accelerated, light having a shorter wavelength than that of currently used light must be used to form a pattern of smaller pitch. For this purpose, it is preferable to use X-rays or E-beams, but due to technical problems and productivity, they are still at the laboratory level.

도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위한 소자의 단면도이다.1A to 1C are cross-sectional views of a device for explaining a method for forming metal wirings of a semiconductor device according to the prior art.

도 1a를 참조하면, 반도체 기판(10) 상에 식각 방지막(11)을 형성하고, 트렌치 형성용 절연막(12), 및 하드 마스크막(13)을 형성한다. 이 후, 하드 마스크막(13) 상에 포토 레지스트 패턴(PR)을 형성한다.Referring to FIG. 1A, an etch stop layer 11 is formed on a semiconductor substrate 10, and a trench forming insulating layer 12 and a hard mask layer 13 are formed. Thereafter, photoresist pattern PR is formed on hard mask film 13.

도 1b를 참조하면, 포토 레지스트 패턴을 이용한 식각 공정을 실시하여 하드 마스크막(13)을 패터닝한다. 이 후, 패터닝된 하드 마스크막(13)을 이용하여 절연막(12) 및 식각 정지막(11)을 식각하여 금속 배선 형성용 트렌치를 형성한다.Referring to FIG. 1B, an etching process using a photoresist pattern is performed to pattern the hard mask layer 13. Thereafter, the insulating film 12 and the etch stop layer 11 are etched using the patterned hard mask layer 13 to form a trench for forming metal wirings.

도 1c를 참조하면, 트렌치를 도전물질(금속 물질)로 채워 금속 배선(14)을 형성한다.Referring to FIG. 1C, a metal wiring 14 is formed by filling a trench with a conductive material (metal material).

상술한 종래 기술에 따른 금속 배선 형성방법은 금속 배선(14)의 피치는 포토 레지스트 패턴의 피치에 영향을 많이 받게 되며, 이로 인하여 노광 장비 해상력 이하의 피치를 갖는 금속 배선을 형성하기가 어렵다.In the metal wiring forming method according to the related art described above, the pitch of the metal wiring 14 is greatly influenced by the pitch of the photoresist pattern, which makes it difficult to form a metal wiring having a pitch less than or equal to the resolution of the exposure equipment.

본 발명이 이루고자 하는 기술적 과제는 포토 레지스트 패턴을 이용하여 형성한 식각 패턴 측벽에 스페이서를 형성한 후, 스페이서를 마스크 패턴으로 이용하여 금속 배선 형성용 하드 마스크 패턴을 형성함으로써, 노광 공정의 해상력 이하의 피치를 갖는 금속 배선을 형성할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는 데 있다.The technical problem to be achieved by the present invention is to form a hard mask pattern for forming a metal wiring by using a spacer as a mask pattern and then forming a spacer on the etch pattern sidewall formed by using a photoresist pattern, the resolution of the exposure process There is provided a metal wiring forming method of a semiconductor device capable of forming a metal wiring having a pitch.

본 발명의 일실시 예에 따른 반도체 소자의 금속 배선 형성 방법은 반도체 기판 상에 절연막, 제1 및 제2 하드 마스크막을 순차적으로 형성하는 단계와, 상기 제2 하드 마스크막을 패터닝하여 식각 패턴을 형성하는 단계와, 상기 식각 패턴 측벽에 스페이서를 형성하는 단계와, 식각 공정을 실시하여 상기 제1 하드 마스크막을 패터닝하는 동시에 상기 식각 패턴을 제거하는 단계와, 패터닝된 상기 제1 하드 마스크막을 이용하여 상기 절연막을 식각하여 트렌치를 형성하는 단계, 및 상기 트렌치를 도전 물질로 채워 금속 배선을 형성하는 단계를 포함한다.According to an embodiment of the present disclosure, a method of forming metal wires of a semiconductor device may include sequentially forming an insulating film, first and second hard mask films on a semiconductor substrate, and patterning the second hard mask film to form an etch pattern. Forming a spacer on sidewalls of the etching pattern, performing an etching process to pattern the first hard mask layer, and simultaneously removing the etching pattern; and forming the spacer using the patterned first hard mask layer Etching to form a trench, and filling the trench with a conductive material to form a metal wiring.

상기 제1 및 제2 하드 마스크막은 비정질 카본막 및 비정질 카본 폴리머로 각각 형성한다. 상기 스페이서는 산화막으로 형성한다.The first and second hard mask films are formed of an amorphous carbon film and an amorphous carbon polymer, respectively. The spacer is formed of an oxide film.

상기 식각 공정은 O2 및 N2 가스를 이용하여 실시한다. 상기 식각 공정은 O2 가스의 유량은 5000sccm 내지 6000sccm, N2가스의 유량은 500sccm 내지 600sccm으로 제어한다. 상기 O2 및 N2 가스의 유량비는 10 : 1이 되도록 제어한다.The etching process is carried out using O 2 and N 2 gas. In the etching process, the flow rate of the O 2 gas is controlled to 5000sccm to 6000sccm, and the flow rate of the N 2 gas is 500sccm to 600sccm. The flow rate ratio of the O 2 and N 2 gases is controlled to be 10: 1.

상기 절연막을 형성하기 전에 상기 반도체 기판 상에 층간 절연막 및 식각 정지막을 더 형성하는 단계를 포함한다.Forming an interlayer insulating film and an etch stop film on the semiconductor substrate before forming the insulating film.

본 발명의 일실시 예에 따르면, 포토 레지스트 패턴을 이용하여 형성한 식각 패턴 측벽에 스페이서를 형성한 후, 스페이서를 마스크 패턴으로 이용하여 금속 배선 형성용 하드 마스크 패턴을 형성함으로써, 노광 공정의 해상력 이하의 피치를 갖는 금속 배선을 형성할 수 있다.According to an embodiment of the present invention, after forming the spacer on the sidewall etching pattern formed using the photoresist pattern, by using the spacer as a mask pattern to form a hard mask pattern for metal wiring formation, below the resolution of the exposure process A metal wiring having a pitch of can be formed.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허청구범위에 의해서 이해되어야 한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and the scope of the present invention is not limited to the embodiments described below. Only this embodiment is provided to complete the disclosure of the present invention and to fully inform those skilled in the art, the scope of the present invention should be understood by the claims of the present application.

도 2a 내지 도 2f는 본 발명의 일실시 예에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위한 소자의 단면도이다.2A through 2F are cross-sectional views of devices for describing a method for forming metal wires in a semiconductor device according to an embodiment of the present invention.

도 2a를 참조하면, 반도체 기판(100) 상에 층간 절연막(101), 식각 정지막(102), 트렌치 형성용 절연막(103), 하드마스크용 제1 내지 제4 절연막(104 내지 107), 반사 방지막(108)을 순차적으로 적층하여 형성한다.Referring to FIG. 2A, an interlayer insulating film 101, an etch stop film 102, a trench forming insulating film 103, first to fourth insulating films 104 to 107, and a reflection are formed on the semiconductor substrate 100. The prevention film 108 is formed by stacking sequentially.

층간 절연막(101)은 산화막으로 형성하는 것이 바람직하다. 식각 정지막(102)은 질화막으로 형성하는 것이 바람직하다. 트렌치 형성용 절연막(103)은 산화막으로 형성하는 것이 바람직하다. 하드마스크용 제1 내지 제4 절연막(104 내지 107)은 비정질 카본막, SiON막, 비정질 카본 폴리머, SiON막을 순차적으로 적층하여 형성하는 것이 바람직하다.The interlayer insulating film 101 is preferably formed of an oxide film. The etch stop film 102 is preferably formed of a nitride film. The trench formation insulating film 103 is preferably formed of an oxide film. The first to fourth insulating films 104 to 107 for the hard mask are preferably formed by sequentially laminating an amorphous carbon film, a SiON film, an amorphous carbon polymer, and a SiON film.

이 후, 반사 방지막(108) 상에 포토 레지스트 패턴(109)을 형성한다.Thereafter, the photoresist pattern 109 is formed on the antireflection film 108.

도 2b를 참조하면, 포토 레지스트 패턴을 이용한 식각 공정을 진행하여 반사 방지막, 하드 마스크용 제4 절연막, 및 하드 마스크용 제3 절연막을 식각하여 식각 패턴(106A)을 형성한다. 이 후, 스트립 공정을 실시하여 포토 레지스트 패턴, 반사 방지막, 및 제4 절연막의 잔류물을 제거할 수 있다.Referring to FIG. 2B, an etching process using a photoresist pattern is performed to etch the anti-reflection film, the fourth insulating film for the hard mask, and the third insulating film for the hard mask to form an etching pattern 106A. Thereafter, a strip process may be performed to remove residues of the photoresist pattern, the antireflection film, and the fourth insulating film.

도 2c를 참조하면, 식각 패턴(106A)의 측벽에 스페이서(110)를 형성한다. 스페이서(110)는 산화막으로 형성하는 것이 바람직하다. 스페이서(110) 형성 공정은 식각 패턴(106A)을 포함한 하드 마스크용 제2 절연막(105) 상부에 산화막을 증착한 후, 식각 공정을 실시하여 산화막을 식각 패턴(106A)의 측벽에만 잔류시켜 형성하는 것이 바람직하다. 이때 식각 패턴(106A)의 임계치수(CD;critical dimension)와 스페이서(110) 사이의 거리는 동일하도록 형성하는 것이 바람직하다.Referring to FIG. 2C, spacers 110 are formed on sidewalls of the etching pattern 106A. The spacer 110 is preferably formed of an oxide film. The spacer 110 may be formed by depositing an oxide layer on the second insulating layer 105 for the hard mask including the etching pattern 106A, and then performing the etching process to leave the oxide layer only on the sidewalls of the etching pattern 106A. It is preferable. In this case, the distance between the critical dimension (CD) of the etching pattern 106A and the spacer 110 is preferably formed to be the same.

도 2d를 참조하면, 식각 공정을 실시하여 제1 하드 마스크용 제2 절연막(105)을 식각한다. 식각 공정시 식각 패턴도 동시에 제거된다. 식각 공정은 O2 및 N2 가스를 이용하여 실시하는 것이 바람직하다. 이때 O2 가스의 유량은 5000sccm 내지 6000sccm, N2가스의 유량은 500sccm 내지 600sccm으로 제어하는 것이 바람직하다. O2 및 N2 가스의 유량비는 10 : 1이 되도록 제어하는 것이 바람직하다.Referring to FIG. 2D, an etching process is performed to etch the second insulating layer 105 for the first hard mask. During the etching process, the etching pattern is also removed. The etching step is preferably carried out using O 2 and N 2 gas. At this time, the flow rate of the O 2 gas is preferably controlled to 5000sccm to 6000sccm, the flow rate of the N 2 gas to 500sccm to 600sccm. And O 2 flow rate ratio of N 2 gas is 10: is preferably controlled to be 1.

일반적으로 비정질 카본막 및 비정질 카본 폴리머는 스트립 공정으로 용이하게 제거 가능하여, 상술한 식각 공정시 스페이서(110)의 식각 손상을 최소한으로 감소시켜 식각 패턴 및 제1 하드 마스크용 제2 절연막(105)을 패터닝할 수 있다.In general, the amorphous carbon film and the amorphous carbon polymer may be easily removed by a strip process, so that the etching damage of the spacer 110 may be minimized during the above-described etching process to minimize the etching pattern and the second insulating layer 105 for the first hard mask. Can be patterned.

도 2e를 참조하면, 노출된 하드 마스크용 제1 절연막(103) 및 트렌치 형성용 절연막(103), 및 식각 정지막(102)을 식각하여 금속 배선 형성용 트렌치(111)를 형성한다. 이때 식각 공정시 스페이서는 제거될 수 있다.Referring to FIG. 2E, the exposed first insulating film 103 for hard mask 103, the trench forming insulating film 103, and the etch stop film 102 are etched to form the metal wiring forming trench 111. In this case, the spacer may be removed during the etching process.

도 2f를 참조하면, 트렌치를 포함한 전체 구조 상에 도전 물질을 증착한 후, 트렌치 형성용 절연막(103)이 노출되도록 평탄화 공정을 실시하여 금속 배선(112)을 형성한다.Referring to FIG. 2F, after the conductive material is deposited on the entire structure including the trench, the planarization process is performed to expose the trench formation insulating layer 103 to form the metal wiring 112.

상술한 바와 같이 본원 발명의 금속 배선 형성 방법에 따르면, 스페이서의 임계치수(두께)를 제어하여 트렌치를 형성하기 위한 하드 마스크 패턴의 임계치수를 조절할 수 있어 미세한 금속 배선 형성이 가능하다.As described above, according to the metal wiring forming method of the present invention, it is possible to control the critical dimension (thickness) of the spacer to adjust the critical dimension of the hard mask pattern for forming the trench, it is possible to form a fine metal wiring.

본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above-described preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위한 소자의 단면도이다.1A to 1C are cross-sectional views of a device for explaining a method for forming metal wirings of a semiconductor device according to the prior art.

도 2a 내지 도 2f는 본 발명의 일실시 예에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위한 소자의 단면도이다.2A through 2F are cross-sectional views of devices for describing a method for forming metal wires in a semiconductor device according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>

100 : 반도체 기판 101 : 층간 절연막100 semiconductor substrate 101 interlayer insulating film

102 : 식각 정지막 103 : 트렌치 형성용 절연막102 etching stop film 103 insulating film for trench formation

104 내지 107 : 하드 마스크용 제1 내지 제4 절연막104 to 107: first to fourth insulating films for hard mask

108 : 반사 방지막 109 : 포토 레지스트 패턴108: antireflection film 109: photoresist pattern

110 : 스페이서 111 : 트렌치110: spacer 111: trench

112 : 금속 배선112: metal wiring

Claims (12)

반도체 기판 상에 절연막, 제1 및 제2 하드 마스크막을 순차적으로 형성하는 단계;Sequentially forming an insulating film, a first hard mask, and a second hard mask film on the semiconductor substrate; 상기 제2 하드 마스크막을 패터닝하여 식각 패턴을 형성하는 단계;Patterning the second hard mask layer to form an etching pattern; 상기 식각 패턴 측벽에 스페이서를 형성하는 단계;Forming a spacer on sidewalls of the etching pattern; 식각 공정을 실시하여 상기 제1 하드 마스크막을 패터닝하는 동시에 상기 식각 패턴을 제거하는 단계;Performing an etching process to pattern the first hard mask layer and simultaneously removing the etching pattern; 패터닝된 상기 제1 하드 마스크막을 이용하여 상기 절연막을 식각하여 트렌치를 형성하는 단계; 및Etching the insulating layer using the patterned first hard mask layer to form a trench; And 상기 트렌치를 도전 물질로 채워 금속 배선을 형성하는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법.Forming a metal wiring by filling the trench with a conductive material. 제 1 항에 있어서,The method of claim 1, 상기 제1 및 제2 하드 마스크막은 비정질 카본막 및 비정질 카본 폴리머로 각각 형성하는 반도체 소자의 금속 배선 형성 방법.And the first and second hard mask films are formed of an amorphous carbon film and an amorphous carbon polymer, respectively. 제 1 항에 있어서,The method of claim 1, 상기 스페이서는 산화막으로 형성하는 반도체 소자의 금속 배선 형성 방법.And the spacer is formed of an oxide film. 제 1 항에 있어서,The method of claim 1, 상기 식각 공정은 O2 및 N2 가스를 이용하여 실시하는 반도체 소자의 금속 배선 형성 방법.The etching process is a metal wiring forming method of a semiconductor device performed using O 2 and N 2 gas. 제 1 항에 있어서,The method of claim 1, 상기 식각 공정은 O2 가스의 유량은 5000sccm 내지 6000sccm, N2가스의 유량은 500sccm 내지 600sccm으로 제어하는 반도체 소자의 금속 배선 형성 방법.The etching process is a metal wire forming method of a semiconductor device to control the flow rate of O 2 gas is 5000sccm to 6000sccm, the flow rate of N 2 gas is 500sccm to 600sccm. 제 5 항에 있어서,The method of claim 5, wherein 상기 O2 및 N2 가스의 유량비는 10 : 1이 되도록 제어하는 반도체 소자의 금속 배선 형성 방법.And forming a flow rate ratio of the O 2 and N 2 gases so as to be 10: 1. 제 1 항에 있어서,The method of claim 1, 상기 절연막을 형성하기 전에 상기 반도체 기판 상에 층간 절연막 및 식각 정지막을 더 형성하는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법.And forming an interlayer insulating film and an etch stop film on the semiconductor substrate prior to forming the insulating film. 반도체 기판 상에 절연막, 제1 및 제2 하드 마스크막을 순차적으로 형성하는 단계;Sequentially forming an insulating film, a first hard mask, and a second hard mask film on the semiconductor substrate; 상기 제2 하드 마스크막을 패터닝하여 식각 패턴을 형성하는 단계;Patterning the second hard mask layer to form an etching pattern; 상기 식각 패턴 측벽에 스페이서를 형성하는 단계;Forming a spacer on sidewalls of the etching pattern; 상기 식각 패턴을 제거하는 단계;Removing the etching pattern; 노출되는 상기 제1 하드 마스크막을 패터닝하는 단계;Patterning the exposed first hard mask layer; 패터닝된 상기 제1 하드 마스크막을 이용하여 상기 절연막을 식각하여 트렌치를 형성하는 단계; 및Etching the insulating layer using the patterned first hard mask layer to form a trench; And 상기 트렌치를 도전 물질로 채워 금속 배선을 형성하는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법.Forming a metal wiring by filling the trench with a conductive material. 제 8 항에 있어서,The method of claim 8, 상기 제1 및 제2 하드 마스크막은 비정질 카본막 및 비정질 카본 폴리머로 각각 형성하는 반도체 소자의 금속 배선 형성 방법.And the first and second hard mask films are formed of an amorphous carbon film and an amorphous carbon polymer, respectively. 제 8 항에 있어서,The method of claim 8, 상기 식각 공정은 O2 및 N2 가스를 이용하여 실시하는 반도체 소자의 금속 배선 형성 방법.The etching process is a metal wiring forming method of a semiconductor device performed using O 2 and N 2 gas. 제 8 항에 있어서,The method of claim 8, 상기 식각 공정은 O2 가스의 유량은 5000sccm 내지 6000sccm, N2가스의 유량은 500sccm 내지 600sccm으로 제어하는 반도체 소자의 금속 배선 형성 방법.The etching process is a metal wire forming method of a semiconductor device to control the flow rate of O 2 gas is 5000sccm to 6000sccm, the flow rate of N 2 gas is 500sccm to 600sccm. 제 11 항에 있어서,The method of claim 11, 상기 O2 및 N2 가스의 유량비는 10 : 1이 되도록 제어하는 반도체 소자의 금속 배선 형성 방법.And forming a flow rate ratio of the O 2 and N 2 gases so as to be 10: 1.
KR1020080046177A 2008-05-19 2008-05-19 Metal wiring formation method of semiconductor device Withdrawn KR20090120239A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080046177A KR20090120239A (en) 2008-05-19 2008-05-19 Metal wiring formation method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080046177A KR20090120239A (en) 2008-05-19 2008-05-19 Metal wiring formation method of semiconductor device

Publications (1)

Publication Number Publication Date
KR20090120239A true KR20090120239A (en) 2009-11-24

Family

ID=41603604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080046177A Withdrawn KR20090120239A (en) 2008-05-19 2008-05-19 Metal wiring formation method of semiconductor device

Country Status (1)

Country Link
KR (1) KR20090120239A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240011571A (en) * 2022-07-19 2024-01-26 한국과학기술원 Multiple Patterning Method Of The Semiconductor Device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240011571A (en) * 2022-07-19 2024-01-26 한국과학기술원 Multiple Patterning Method Of The Semiconductor Device

Similar Documents

Publication Publication Date Title
US10014175B2 (en) Lithography using high selectivity spacers for pitch reduction
US10049878B2 (en) Self-aligned patterning process
US9892933B2 (en) Lithography using multilayer spacer for reduced spacer footing
KR101321159B1 (en) Multiple mask process with etch mask stack
US9129906B2 (en) Self-aligned double spacer patterning process
US8835324B2 (en) Method for forming contact holes
KR100942078B1 (en) Method of forming fine pattern of semiconductor device
CN104124203B (en) The forming method of interconnection structure
US20090068842A1 (en) Method for forming micropatterns in semiconductor device
JP2007300125A (en) Method for fabricating fine pattern in semiconductor device
KR100919349B1 (en) Metal wiring formation method of semiconductor device
KR100796509B1 (en) Manufacturing method of semiconductor device
US20080233490A1 (en) Mask rework method
KR20090120239A (en) Metal wiring formation method of semiconductor device
US20100221670A1 (en) Pattern formation method
KR100933854B1 (en) Pattern formation method of semiconductor device
TWI525659B (en) Method for forming contact holes
KR100912958B1 (en) Manufacturing method of fine pattern of semiconductor device
KR20080099994A (en) Method for forming hard mask pattern of semiconductor device
KR20100003062A (en) Method for forming pattern
KR20090072085A (en) Method for forming hard mask pattern of semiconductor device
CN112670168A (en) Forming method of semiconductor structure and transistor
KR20090000468A (en) Manufacturing method of fine pattern of semiconductor device
KR20100076305A (en) Method for forming patterns of a semiconductor device
KR20090072094A (en) Metal wiring formation method of semiconductor device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080519

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid