KR20090122757A - Multilayer circuit board and manufacturing method thereof - Google Patents
Multilayer circuit board and manufacturing method thereof Download PDFInfo
- Publication number
- KR20090122757A KR20090122757A KR1020080048714A KR20080048714A KR20090122757A KR 20090122757 A KR20090122757 A KR 20090122757A KR 1020080048714 A KR1020080048714 A KR 1020080048714A KR 20080048714 A KR20080048714 A KR 20080048714A KR 20090122757 A KR20090122757 A KR 20090122757A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- jumper
- header
- lower circuit
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 230000008878 coupling Effects 0.000 claims abstract description 23
- 238000010168 coupling process Methods 0.000 claims abstract description 23
- 238000005859 coupling reaction Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 12
- 238000007747 plating Methods 0.000 claims description 4
- 230000005611 electricity Effects 0.000 claims 1
- 230000008569 process Effects 0.000 description 5
- 238000005476 soldering Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/222—Completing of printed circuits by adding non-printed jumper connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10363—Jumpers, i.e. non-printed cross-over connections
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
복층회로기판 및 이의 제조방법에 대한 발명이 개시된다. 개시된 복층회로기판은 결합홀을 갖는 상부회로기판 및 하부회로기판과, 상부회로기판과 하부회로기판의 결합홀에 각각 결합되어 상부회로기판과 하부회로기판이 통전되도록 하는 통전부로 이루어지는 것을 특징으로 한다.Disclosed are a multilayer circuit board and a method of manufacturing the same. The disclosed multilayer circuit board is composed of an upper circuit board and a lower circuit board having a coupling hole, and a conductive part coupled to the coupling holes of the upper circuit board and the lower circuit board, respectively, so that the upper circuit board and the lower circuit board are energized. do.
그리고, 복층회로기판의 제조방법은 헤더에 다수개의 점퍼핀을 압입하여 점퍼핀이 묶음으로 정렬 고정되도록 하는 통전부 제조단계와, 헤더의 상측으로 돌출된 점퍼핀을 상부회로기판에 연결하는 제1연결단계와, 제1연결단계 이후 헤더의 하측으로 돌출된 점퍼핀을 하부회로기판에 연결하는 제2연결단계 및 제2연결단계 이후 점퍼핀과 상·하부회로기판의 연결부위를 고정하는 고정단계를 포함하여 이루어진다.In addition, a method of manufacturing a multilayer circuit board may include: manufacturing an energization unit configured to press-fit a plurality of jumper pins into a header so that the jumper pins are aligned and fixed in a bundle; and connecting the jumper pins protruding to the upper side of the header to the upper circuit board. A second step of connecting the jumper pin protruding to the lower side of the header after the first connection step and the fixing step of fixing the connection portion between the jumper pin and the upper and lower circuit boards after the second connection step. It is made, including.
Description
본 발명은 복층회로기판 및 이의 제조방법에 관한 것으로서, 보다 상세하게는 복층의 회로기판 사이에 번들화된 통전부를 구비하여 제품의 불량율을 줄이고 생산과정을 단순화하는 복층회로기판 및 이의 제조방법에 관한 것이다.The present invention relates to a multilayer circuit board and a method of manufacturing the same, and more particularly, to a multilayer circuit board and a method of manufacturing the same, including a current-carrying part bundled between the multilayer circuit boards to reduce a defect rate of the product and simplify the production process. It is about.
일반적으로, 회로기판은 회로를 구성하는 각종 부품들이 결합되도록 하는 것으로서, 합성수지재의 평판으로 형성된 기판의 상면 및 하면에 동판 등을 입혀 전류 및 신호가 흐르는 회로를 형성하고, 기판상에 각종 부품이 삽입되는 다수의 관통공을 형성하여 관통공에 부품이 삽입된 상태에서 회로와 납땜에 의해 연결되도록 함으로써, 각종 부품들이 정상적인 동작을 수행할 수 있게 된다.In general, the circuit board is to allow the various components constituting the circuit to be coupled to each other, forming a circuit through which a current and a signal flows by coating a copper plate or the like on the upper and lower surfaces of the substrate formed of a flat plate of synthetic resin material, the various components are inserted on the substrate By forming a plurality of through holes to be connected by the circuit and the solder in the state where the parts are inserted into the through holes, it is possible to perform a variety of parts normal operation.
또한, 한정된 공간에 다수의 부품을 배치하기 위하여, 상술한 바와 같이 구성된 다수의 회로기판을 상하로 적층하여 고정하는 타입이 이용되고 있다.In addition, in order to arrange a large number of components in a limited space, a type of stacking and fixing a plurality of circuit boards configured as described above is used.
이는 도 1에서 도시한 바와 같이 두 개의 회로기판(10)에 핀(20)을 압입하여 네 개의 면에 압입된 회로기판(10)을 도 2에서 도시한 바와 같이 회로기판(10)에 압입되어 있는 동합금 재질의 핀(20)을 납용액이 담긴 납조(30)에 담궈 회로기판(10)을 회전시켜 납땜을 완료하여 고정시킴으로써, 제품을 완성하게 된다.As shown in FIG. 1, the
종래에 의하면 회로기판에 핀을 개별적으로 압입되는 구조에 의해 작업공수 효율이 떨어지며, 핀 개수만큼의 압입공정에 의해 회로기판의 파손 가능성이 있고, 회로기판 내부에 크랙이 발생되어 통전 자체에 큰 문제를 일으킬 소지가 있다.According to the related art, the work efficiency is reduced due to the structure in which the pins are individually pressed into the circuit board, and there is a possibility of breakage of the circuit board by the press-fitting process as many as the number of pins. May cause
또한, 솔더링 공정시 납용액에 담궈 고정시킴으로 일측으로 진행되는 공정에 의해 먼저 담궈진 측이 응고되어 한 쪽으로 응력이 집중됨으로써, 회로기판의 타측부위의 사이가 벌어져 불량발생이 많은 문제점이 있다.In addition, during the soldering process, the first immersed side is solidified by a process that proceeds to one side by fixing in a lead solution, so that stress is concentrated on one side, so that there is a problem in that defects occur between the other portions of the circuit board.
또한, 납용액에 담궈 고정함으로써, 납용액의 고열에 의한 회로기판의 손상 및 생산공정이 복잡한 문제점이 있다.In addition, by soaking in a lead solution, there is a problem of damage to the circuit board and production process due to high heat of the lead solution.
따라서, 이를 개선할 필요성이 요청된다.Therefore, there is a need for improvement.
본 발명은 상기와 같은 필요성에 의해 창출된 것으로서, 복층의 회로기판 사이에 다수의 점퍼핀과 헤드로 번들화된 통전부를 구비하여 제품의 불량율을 줄이고 생산과정을 단순화하는 복층회로기판 및 이의 제조방법을 제공하는 것이 목적이다.The present invention has been made by the necessity as described above, the multilayer circuit board and the manufacturing process thereof to reduce the defect rate of the product by simplifying the production process by providing a plurality of jumper pins and the head is bundled between the multilayer circuit board The purpose is to provide a method.
본 발명에 따른 복층회로기판은 결합홀을 갖는 상부회로기판 및 하부회로기판과, 상부회로기판과 하부회로기판의 결합홀에 각각 결합되어 상부회로기판과 상기 하부회로기판이 통전되도록 하는 통전부로 이루어지는 것을 특징으로 한다.The multilayer circuit board according to the present invention may be coupled to an upper circuit board and a lower circuit board having coupling holes, and coupled to coupling holes of the upper circuit board and the lower circuit board, respectively, so that the upper circuit board and the lower circuit board are energized. Characterized in that made.
그리고, 결합홀의 내측면에는 도금층이 형성되는 것을 특징으로 한다.And, the inner surface of the coupling hole is characterized in that the plating layer is formed.
통전부는 상기 결합홀에 양단이 결합되는 다수개의 점퍼핀과, 점퍼핀이 결합홀과 일치되도록 위치를 정렬하고 고정시키는 헤드를 포함하는 것을 특징으로 한다.The energizing part includes a plurality of jumper pins having both ends coupled to the coupling holes, and a head for aligning and fixing the jumper pins so as to match the coupling holes.
또한, 상부회로기판과 하부회로기판 사이에는 일정간격을 유지하도록 간격유지부재가 더 구비되는 것을 특징으로 한다.In addition, the gap maintaining member is further provided between the upper circuit board and the lower circuit board to maintain a predetermined interval.
간격유지부재에는 통전부를 감싸는 안내홈부가 형성되는 것을 특징으로 한다.The space maintaining member is characterized in that the guide groove is formed to surround the energizing portion.
한편, 본 발명에 따른 복층회로기판의 제조방법은 헤더에 다수개의 점퍼핀을 압입하여 점퍼핀이 묶음으로 정렬 고정되도록 하는 통전부 제조단계와, 헤더의 상측으로 돌출된 점퍼핀을 상부회로기판에 연결하는 제1연결단계와, 제1연결단계 이후 헤더의 하측으로 돌출된 점퍼핀을 하부회로기판에 연결하는 제2연결단계와, 제2연결단계 이후 점퍼핀과 상·하부회로기판의 연결부위를 고정하는 고정단계를 포함하여 이루어진다.On the other hand, in the manufacturing method of the multilayer circuit board according to the present invention by pressing a plurality of jumper pins in the header to manufacture the energizing portion to align the fixed jumper pins in a bundle, the jumper pin protruding to the upper side of the header to the upper circuit board A first connection step for connecting, a second connection step for connecting a jumper pin protruding to the lower side of the header after the first connection step, and a connection portion between the jumper pin and the upper and lower circuit boards after the second connection step; It comprises a fixing step of fixing.
또한, 제1연결단계 이후 상부회로기판과 하부회로기판 사이에 간격유지부재를 개재하여 일정간격을 유지토록 하는 간격유지단계를 더 수행하는 것을 특징으로 한다.In addition, after the first connection step is characterized in that the interval maintaining step for maintaining a predetermined interval between the upper circuit board and the lower circuit board through the gap holding member is characterized in that it further performs.
이상에서 설명한 바와 같이, 본 발명에 따른 복층회로기판 및 이의 제조방법은 종래 발명과 달리 헤더에 다수개의 점퍼핀이 결합된 통전부에 의해 번들화된 점퍼핀을 사용함으로써, 회로기판의 파손과 내부에 크랙 발생을 방지하여 불량율을 줄이는 장점을 지닌다.As described above, the multilayer circuit board and the method of manufacturing the same according to the present invention are different from the conventional invention by using jumper pins bundled by an energizing unit coupled to a plurality of jumper pins in a header, thereby causing breakage and internal damage of the circuit board. It has the advantage of reducing the defective rate by preventing cracks from occurring.
또한, 종래의 납용액 담궈 솔더링 하는 방식을 탈피하여 고열로 인한 회로기판의 손상을 방지하고 생산과정을 간소화와 작업환경의 개선을 통한 생산성 향상 및 원가절감의 효과를 지닌다.In addition, by avoiding the conventional solder solution immersion soldering method to prevent damage to the circuit board due to high heat, simplify the production process and improve the working environment has the effect of productivity and cost reduction.
또한, 복층의 회로기판 사이에 간격유지부재를 개재함으로써, 일정 간격을 유지할 수 있어 형상유지가 가능하고 견고한 제품을 제공할 수 있고, 회로기판의 과부하에 의한 오작동을 미연에 방지할 수 있는 효과를 지닌다.In addition, by interposing a gap holding member between the multilayer circuit boards, it is possible to maintain a constant gap, thereby providing a stable product, and to prevent a malfunction due to overload of the circuit board. Have
이하, 첨부된 도면들을 참조하여 본 발명에 따른 복층회로기판 및 이의 제조방법의 바람직한 일 실시예를 설명한다. 이 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로, 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of a multilayer circuit board and a method of manufacturing the same according to the present invention. In this process, the thickness of the lines or the size of the components shown in the drawings may be exaggerated for clarity and convenience of description. In addition, terms to be described below are terms defined in consideration of functions in the present invention, which may vary according to the intention or convention of a user or an operator. Therefore, definitions of these terms should be made based on the contents throughout the specification.
도 3은 본 발명에 따른 복층회로기판의 분해사시도이고, 도 4는 본 발명에 따른 복층회로기판의 결합사시도이며, 도 5는 도 4의 A-A단면도이다.Figure 3 is an exploded perspective view of a multilayer circuit board according to the present invention, Figure 4 is a combined perspective view of a multilayer circuit board according to the present invention, Figure 5 is a cross-sectional view A-A of FIG.
도시한 바와 같이 본 발명에 따른 복층회로기판(100)은 한정된 공간에 다수의 부품을 배치하기 위하여 회로기판을 상하로 적층하여 사용하는 것으로서, 상부회로기판(110), 하부회로기판(120) 및 통전부(140)로 이루어진다.As illustrated, the
통전부(140)는 결합홀(112,122)에 양단이 결합되는 다수개의 점퍼핀(142)과, 점퍼핀(142)이 결합홀(112,122)과 일치되도록 위치를 정렬하고 고정시키는 헤드(144)로 이루어진다.The
그리고, 점퍼핀(142)은 동합금 재질로 이루어지며, 보통 12개의 점퍼핀(142)이 헤드(144)에 삽입되어 통전부(140)를 이루게 된다.And, the
상부회로기판(110)과 하부회로기판(120)에는 통전부(140)가 연결되도록 가장자리에 결합홀(112,122)이 형성된다.
결합홀(112,122)의 내측면에는 도금층(130)이 형성되어 상부회로기판(110)과 하부회로기판(120)의 전류 및 신호가 점퍼핀(142)에 의해 서로 통전되는 것이다.The
그리고, 상부회로기판(110)과 하부회로기판(120) 사이에는 일정간격을 유지하도록 간격유지부재(150)가 더 구비된다.In addition, a
간격유지부재(150)는 상부회로기판(110)과 하부회로기판(120)의 일정간격을 유지하도록 일정두께를 갖는 절연체의 판형상이다.The
또한, 간격유지부재(150)에는 통전부(140)를 감싸는 안내홈부(152)가 형성된다.In addition, the
안내홈부(152)는 간격유지부재(150)의 가장자리에 형성되어 헤드(144)의 측면과 접하도록 내측으로 함몰 형성된다.The
한편, 도 6은 본 발명에 따른 복층회로기판의 제조방법을 보인 순서도이다.6 is a flowchart illustrating a method of manufacturing a multilayer circuit board according to the present invention.
본 발명에 따른 복층회로기판(100)의 제조방법은 헤더(144)에 다수개의 점퍼핀(142)을 압입하여 점퍼핀(142)이 묶음으로 정렬 고정되도록 하는 통전부 제조단계(S10)와, 헤더(144)의 상측으로 돌출된 점퍼핀(142)을 상부회로기판(110)에 연결하는 제1연결단계(S20)와, 제1연결단계(S20) 이후 헤더(144)의 하측으로 돌출된 점퍼핀(142)을 하부회로기판(120)에 연결하는 제2연결단계(S40)와, 제2연결단계(S40) 이후 점퍼핀(142)과 상·하부회로기판(110,120)의 연결부위를 고정하는 고정단계(S50)를 포함하여 이루어진다.The manufacturing method of the
제1연결단계(S20) 이후 상부회로기판(110)과 하부회로기판(120) 사이에 간격유지부재(150)를 개재되어 일정간격을 유지토록 하는 간격유지단계(S30)를 더 수행한다.After the first connection step (S20), the interval maintaining step (S30) to maintain a predetermined interval is further performed through the
이하, 본 발명에 따른 복층회로기판 및 이의 제조방법에 대한 작용 및 효과를 설명하도록 한다.Hereinafter, the operation and effects on the multilayer circuit board and the manufacturing method thereof according to the present invention will be described.
우선, 헤더(144)에 다수개의 점퍼핀(142)을 압입하여 점퍼핀(142)이 묶음으로 정렬 고정되도록 하는 통전부 제조단계(S10)를 수행한다.First, a plurality of
이때, 점퍼핀(142)은 헤더(144)의 상부로는 상부회로기판(110)의 결합홀(112)에 삽입되어 돌출될 정도의 길이로 돌출되고, 헤더(144)의 하부로는 하부회로기판(120)의 결합홀(122)에 삽입되어 돌출될 정도의 길이로 돌출시켜 통전 부(140)를 구성한다.At this time, the
통전부(140)가 제조되면, 상부회로기판(110)의 결합홀(112)에 헤더(144)의 상부로 돌출된 점퍼핀(142)을 삽입하여 연결하는 제1연결단계(S20)를 수행한다.When the
헤더(144)의 상부로 돌출된 다수개의 점퍼핀(142)을 한번의 작업에 의해 결합할 수 있어 작업공수를 줄이는 장점을 지니며, 종래의 여러번의 압입공정을 제거함에 따라 파손 및 내부 크랙발생의 문제점을 해결할 수 있다.Since a plurality of
그리고, 헤더(144)의 상면이 상부회로기판(110)의 하면에 접하게 됨으로 상부회로기판(110)에 다수개의 점퍼핀(142)의 삽입정도가 일정하여 제품의 품질을 향상시키는 장점을 지닌다.In addition, since the upper surface of the
이후, 상부회로기판(110)의 하부에 간격유지부재(150)를 구비하여 상부회로기판(110)과 하부회로기판(120)이 일정간격을 유지하도록 하는 간격유지단계(S30)를 수행한다.Thereafter, a
간격유지부재(150)의 가장자리에는 통전부(140)를 감싸는 함몰홈부(152)가 형성되고, 함몰홈부(152)는 헤더(144)의 측면에 접하므로 간격유지부재(150)의 방향을 쉽게 일치시킬 수 있다.A
간격유지부재(150)를 구비한 상태로 헤더(140)의 하측으로 돌출된 점퍼핀(144)을 하부회로기판(120)의 결합홀(122)에 삽입하는 제2연결단계(S40)를 수행한다.Performing the second connection step S40 of inserting the
상부회로기판(110)과 하부회로기판(120) 사이에는 간격유지부재(150)가 개재되어 있으므로 점퍼핀(142)은 하부회로기판(120)의 결합홀(122)에 일정깊이만 삽입 되며, 삽입정도가 일정하여 제품의 품질을 향상시킨다.Since the
이후, 점퍼핀(142)과 상·하부회로기판(110,120)의 연결부위를 고정하는 고정단계(S50)를 수행하여 복층회로기판(100)을 완성한다.Subsequently, the
고정단계(S50)에서는 점퍼핀(142)과 상·하부회로기판(110,120)의 결합홀(112,122)부위에 납땜하여 고정되게 하는 것이다.In the fixing step (S50) it is to be fixed by soldering the
이때, 상부회로기판(110)과 하부회로기판(120) 사이에 절연체인 간격유지부재(150)가 구비되어 있어, 납땜작업시 균형을 유지할 수 있으며, 각 회로기판(110,120)에서 발생할 수 있는 열을 차단하여 손상을 막는 장점을 지닌다.At this time, since the
본 발명은 도면에 도시된 실시예를 참고로 하여 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술이 속하는 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and those skilled in the art to which the art belongs can make various modifications and other equivalent embodiments therefrom. Will understand.
따라서, 본 발명의 진정한 기술적 보호범위는 특허청구범위에 의해서 정하여져야 할 것이다.Therefore, the true technical protection scope of the present invention will be defined by the claims.
도 1은 종래 기술에 따른 복층회로기판의 분해사시도.1 is an exploded perspective view of a multilayer circuit board according to the prior art.
도 2는 종래 기술에 따른 복층회로기판의 제조과정을 보인 도면.Figure 2 is a view showing a manufacturing process of a multilayer circuit board according to the prior art.
도 3은 본 발명에 따른 복층회로기판의 분해사시도.3 is an exploded perspective view of a multilayer circuit board according to the present invention;
도 4는 본 발명에 따른 복층회로기판의 결합사시도.4 is a perspective view showing a combination of a multilayer circuit board according to the present invention;
도 5는 도 4의 A-A단면도이다.5 is a cross-sectional view taken along the line A-A of FIG.
도 6은 본 발명에 따른 복층회로기판의 제조방법을 보인 순서도.6 is a flow chart showing a manufacturing method of a multilayer circuit board according to the present invention.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
100 : 복층회로기판 110 : 상부회로기판100: multilayer circuit board 110: upper circuit board
112, 122 : 결합홀 120 : 하부회로기판112, 122: coupling hole 120: lower circuit board
130 : 도금층 140 : 통전부130: plating layer 140: energization part
142 : 점퍼핀 144 : 헤드142: jumper pin 144: head
150 : 간격유지부재 152 : 안내홈부150: space keeping member 152: guide groove
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080048714A KR20090122757A (en) | 2008-05-26 | 2008-05-26 | Multilayer circuit board and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080048714A KR20090122757A (en) | 2008-05-26 | 2008-05-26 | Multilayer circuit board and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090122757A true KR20090122757A (en) | 2009-12-01 |
Family
ID=41685198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080048714A Ceased KR20090122757A (en) | 2008-05-26 | 2008-05-26 | Multilayer circuit board and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090122757A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019004774A1 (en) * | 2017-06-29 | 2019-01-03 | 주식회사 유라코퍼레이션 | Circuit board assembly and method for manufacturing same |
| US11439012B2 (en) | 2019-11-08 | 2022-09-06 | Samsung Electronics Co., Ltd | Electronic device including in interposer |
-
2008
- 2008-05-26 KR KR1020080048714A patent/KR20090122757A/en not_active Ceased
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019004774A1 (en) * | 2017-06-29 | 2019-01-03 | 주식회사 유라코퍼레이션 | Circuit board assembly and method for manufacturing same |
| US11439012B2 (en) | 2019-11-08 | 2022-09-06 | Samsung Electronics Co., Ltd | Electronic device including in interposer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9193001B2 (en) | Welding jig and welding process for planar magnetic components | |
| JP2015173005A (en) | Circuit board and manufacturing method of the same | |
| CN105393648A (en) | Printed circuit boards with side-entry termination pads | |
| JP5679333B2 (en) | Printed circuit board laminate and manufacturing method thereof | |
| JP2009070988A (en) | Circuit board and electronic device equipped with the circuit board | |
| KR20090122757A (en) | Multilayer circuit board and manufacturing method thereof | |
| CN101296563A (en) | Circuit boards, electronic components and circuit board assemblies | |
| KR101167509B1 (en) | Probe card and manufacturing method thereof | |
| JP2013025974A (en) | Current auxiliary member | |
| JP4774091B2 (en) | Multi-layer burn-in board structure with power tower | |
| JP2018037505A (en) | Printed circuit board equipped with substrate terminal | |
| JP2011009072A (en) | Mounting board | |
| JP2017139394A (en) | Electric connection structure and method for electronic circuit board and fpc | |
| JP2009099283A (en) | High frequency coaxial connector, mounting structure using the same and method of connecting the same | |
| CN212322985U (en) | Pin header | |
| KR20130125657A (en) | A structure for improving the solidarity of the stranded wire and the printed circuit board | |
| CN102820571B (en) | Adapter | |
| JP2012182143A (en) | Mounting structure for high-frequency coaxial connector, and connection method for high-frequency coaxial connector | |
| KR102567788B1 (en) | Connection structure and connection method for preparation of conductor plating of flexible flat cables | |
| JP4009122B2 (en) | Probe contact terminals for coated lead wires in printed circuit board inspection jigs | |
| JP4964526B2 (en) | Method for manufacturing hybrid integrated circuit board | |
| JP5359852B2 (en) | Soldering jig and method for manufacturing printed circuit board with terminals using the soldering jig | |
| JP4618195B2 (en) | How to attach electronic components to printed wiring boards | |
| JP2011228388A (en) | Auxiliary substrate bonding structure | |
| JP2012147535A (en) | Electrical junction box |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20080526 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20100331 Patent event code: PE09021S01D |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20100810 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20100331 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |