[go: up one dir, main page]

KR20090125942A - Manufacturing method of semiconductor die - Google Patents

Manufacturing method of semiconductor die Download PDF

Info

Publication number
KR20090125942A
KR20090125942A KR1020080052033A KR20080052033A KR20090125942A KR 20090125942 A KR20090125942 A KR 20090125942A KR 1020080052033 A KR1020080052033 A KR 1020080052033A KR 20080052033 A KR20080052033 A KR 20080052033A KR 20090125942 A KR20090125942 A KR 20090125942A
Authority
KR
South Korea
Prior art keywords
photoresist
hole
forming
manufacturing
semiconductor die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020080052033A
Other languages
Korean (ko)
Inventor
심천만
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080052033A priority Critical patent/KR20090125942A/en
Publication of KR20090125942A publication Critical patent/KR20090125942A/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 절연층에 홀 타입 에어갭(Hall type air gap)을 형성함에 있어서 마스크 패턴을 용이하게 형성할 수 있고, 제조 비용을 절감시킬 수 있는 반도체 다이의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor die that can easily form a mask pattern in forming a hole type air gap in an insulating layer and can reduce manufacturing costs.

이를 위해 상면에 복수의 금속 배선, 금속 배선 사이에 형성된 복수의 절연층이 형성된 웨이퍼를 구비하는 웨이퍼 구비 단계, 웨이퍼의 상부에 포토레지스트를 도포하는 포토레지스트 도포 단계, 포토레지스트에 마스크를 이용한 노광 공정 및 현상 공정을 수행하여 포토레지스트 패턴을 형성하는 포토레지스트 패턴 형성 단계 및 포토레지스트 패턴을 장벽층으로 식각을 수행하여 절연층에 복수개의 홀로 이루어진 에어갭을 형성하는 에어갭 형성 단계를 포함하고, 포토레지스트 패턴 형성 단계는 포토레지스트에 광원의 메인 로브가 도달하는 네 개의 영역이 이루는 사각형의 가운데에 광원의 사이드 로브가 도달하도록 하여 포토레지스트 패턴을 형성하는 반도체 다이의 제조 방법이 개시된다.To this end, there is provided a wafer including a plurality of metal wirings on the top surface, a wafer having a plurality of insulating layers formed between the metal wirings, a photoresist coating step of applying a photoresist on top of the wafer, and an exposure process using a mask on the photoresist. And a photoresist pattern forming step of forming a photoresist pattern by performing a developing process and an air gap forming step of forming an air gap consisting of a plurality of holes in the insulating layer by etching the photoresist pattern with a barrier layer. The resist pattern forming step discloses a method of manufacturing a semiconductor die in which a photoresist pattern is formed by allowing a side lobe of a light source to reach a center of a quadrangle formed by four regions where the main lobe of the light source reaches the photoresist.

Description

반도체 다이의 제조 방법{Fabricating Method of Semiconductor die}Fabrication Method of Semiconductor die

본 발명은 반도체 다이의 제조 방법에 관한 것으로, 더욱 상세하게는 절연층에 홀 타입 에어갭(Hall type air gap)을 형성함에 있어서 마스크 패턴을 용이하게 형성할 수 있고, 제조 비용을 절감시킬 수 있는 반도체 다이의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor die, and more particularly, in forming a hole type air gap in an insulating layer, a mask pattern can be easily formed, and manufacturing cost can be reduced. A method for manufacturing a semiconductor die.

반도체 다이는 그 내부에 다수의 소자를 구비한다. 또한, 이러한 소자들을 외부 회로와 연결시키기 위해서 다수의 금속 배선이 이용된다. 이 과정에서, 금속 배선 간 단락이 발생하는 것을 방지하기 위해 반도체 다이는 금속 배선의 사이에 절연층을 구비하게 된다.The semiconductor die has a plurality of elements therein. Also, a plurality of metal wires are used to connect these elements with external circuits. In this process, the semiconductor die has an insulating layer between the metal wires in order to prevent the short circuit between the metal wires from occurring.

그런데 이러한 절연층은 금속 배선의 사이에 게재되어 있는 바, 커패시터의 형상을 갖는다. 따라서, 원하지 않는 커패시턴스가 발생하여 반도체 다이의 저항 성분과 함께 RC 지연을 일으킨다. RC 지연은 신호 전달의 지연을 의미하기 때문에 고속화된 현재의 반도체, 특히 CPU와 같은 고집적 반도체 소자에서는 심각한 문제 가 된다.By the way, such an insulating layer is interposed between the metal wirings and has a capacitor shape. Thus, unwanted capacitance occurs, causing an RC delay with the resistive components of the semiconductor die. RC delay is a serious problem in today's faster semiconductors, especially high-density semiconductor devices such as CPUs.

최근 이러한 RC 지연을 줄이기 위해 절연층으로 유전률이 2 이하인 초저유전율(ultra low-k) 물질을 사용하는 방안이 제시되었다. 그러나, 이러한 초저유전율 물질은 식각, 연마 등의 공정에서 손상의 위험이 크기 때문에 공정상의 어려움이 있다.Recently, an ultra low-k material having a dielectric constant of 2 or less has been proposed to reduce the RC delay. However, such an ultra low dielectric constant material has a high risk of damage in the process of etching, polishing, etc., so there is a difficulty in the process.

한편, RC 지연을 줄이는 다른 방안으로 절연층에 에어갭(air gap)을 형성하는 방법이 제안되었다. 그리고, 에어갭은 다시 트랜치 타입(trench type) 에어갭과 홀 타입(hall type) 에어갭으로 나누어진다. 트랜치 타입 에어갭은 절연층을 제거하는 것이며, 홀 타입 에어갭은 절연층의 일정 방향을 따라 절연층에 다수의 홀을 형성하는 것이다.Meanwhile, as another method of reducing the RC delay, a method of forming an air gap in an insulating layer has been proposed. The air gap is further divided into a trench type air gap and a hall type air gap. The trench type air gap removes the insulating layer, and the hole type air gap forms a plurality of holes in the insulating layer along a predetermined direction of the insulating layer.

그리고 트랜치 타입 에어갭에 비해 홀 타입 에어갭을 형성하는 것이 층간절연막(inter-layer dielectric, ILD)으로 금속 배선을 지지할 수 있기 때문에 소자의 안정성에 유리한 장점을 갖는다. 그러데 반도체의 고집적화가 이루어짐에 따라 금속 배선간의 간격이 좁아지게 되므로, 금속 배선의 사이에 형성된 절연층에 홀 타입 에어갭을 형성하기 위한 패터닝시 많은 어려움이 있다.In addition, forming a hole type air gap compared to a trench type air gap has an advantage in that the stability of the device can be supported because the metal wiring can be supported by an inter-layer dielectric (ILD). However, as the integration of the semiconductor becomes higher, the gap between the metal wirings becomes narrower, so there are many difficulties in patterning for forming a hole type air gap in the insulating layer formed between the metal wirings.

본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 절연층에 홀 타입 에어갭(Hall type air gap)을 형성함에 있어서 마스크 패턴을 용이하게 형성할 수 있고, 제조 비용을 절감시킬 수 있는 반도체 다이의 제조 방법을 제공함에 있다.SUMMARY OF THE INVENTION The present invention is to overcome the above-mentioned conventional problems, and an object of the present invention is to easily form a mask pattern in forming a hole type air gap in an insulating layer, and to reduce manufacturing costs. It is to provide a method of manufacturing a semiconductor die that can be made.

상기한 목적을 달성하기 위해 본 발명에 따른 반도체 다이의 제조 방법은 상면에 복수의 금속 배선, 금속 배선 사이에 형성된 복수의 절연층이 형성된 웨이퍼를 구비하는 웨이퍼 구비 단계, 웨이퍼의 상부에 포토레지스트를 도포하는 포토레지스트 도포 단계, 포토레지스트에 마스크를 이용한 노광 공정 및 현상 공정을 수행하여 포토레지스트 패턴을 형성하는 포토레지스트 패턴 형성 단계 및 포토레지스트 패턴을 장벽층으로 식각을 수행하여 절연층에 복수개의 홀로 이루어진 에어갭을 형성하는 에어갭 형성 단계를 포함하고, 포토레지스트 패턴 형성 단계는 포토레지스트에 광원의 메인 로브가 도달하는 네 개의 영역이 이루는 사각형의 가운데에 광원의 사이드 로브가 도달하도록 하여 포토레지스트 패턴을 형성하는 것일 수 있다.In order to achieve the above object, a method of manufacturing a semiconductor die according to the present invention includes a wafer including a wafer having a plurality of metal wires formed thereon, and a plurality of insulating layers formed between the metal wires, and a photoresist on the wafer. A photoresist coating step of applying, a photoresist pattern forming step of forming a photoresist pattern by performing an exposure process and a developing process using a mask on the photoresist, and etching the photoresist pattern as a barrier layer to a plurality of holes in the insulating layer An air gap forming step of forming a formed air gap, wherein the photoresist pattern forming step is a photoresist pattern by allowing the side lobe of the light source to reach the center of the quadrangle of the four regions that the main lobe of the light source reaches the photoresist It may be to form a.

여기서, 웨이퍼 구비 단계는 절연층의 재질을 저유전률(low-k) 물질로 구비하는 것일 수 있다.Here, the step of providing a wafer may be to include a material of the insulating layer as a low-k material.

그리고 포토레지스트 패턴 형성 단계는 포토레지스트에 광원의 메인 로브가 도달하도록 하여 제 1 홀을 형성하고, 광원의 사이드 로브가 도달하도록 하여 제 2 홀을 형성하되, 제 1 홀과 제 2 홀이 이루는 피치는 제 1 홀간 피치에 비해 1/2이 되도록 하는 것일 수 있다.In the photoresist pattern forming step, the main lobe of the light source reaches the photoresist to form the first hole, and the side lobe of the light source reaches the second lobe to form the second hole, and the pitch formed by the first hole and the second hole. May be 1/2 of the pitch between the first holes.

또한, 포토레지스트 패턴 형성 단계는 제 1 홀이 마름모의 단위 셀을 형성하도록 하는 것일 수 있다.In addition, the forming of the photoresist pattern may be such that the first hole forms a unit cell of a rhombus.

또한, 포토레지스트 패턴 형성 단계는 제 2 홀의 크기가 30㎚ 내지 200㎚가 되도록 하는 것일 수 있다.In addition, the step of forming the photoresist pattern may be such that the size of the second hole is 30nm to 200nm.

상기와 같이 하여 본 발명에 의한 반도체 다이의 제조 방법은 절연층에 홀 타입 에어갭을 형성함에 있어서, 광원의 메인 로브를 이용하여 반복된 사각형의 꼭지점에 위치하는 형태의 에어갭을 형성하고, 광원의 사이드 로브를 이용하여 사각형의 중심에 에어갭을 형성함으로써, 마스크의 정밀도를 낮춰 패턴을 용이하게 하고, 그 제조 비용을 절감시킬 수 있다.As described above, in the method of manufacturing a semiconductor die according to the present invention, in forming a hole type air gap in an insulating layer, an air gap having a shape that is positioned at a vertex of a repeated rectangle is formed by using a main lobe of a light source, By forming the air gap in the center of the rectangle using the side lobe of the, the precision of the mask can be lowered to facilitate the pattern, and the manufacturing cost can be reduced.

본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily practice the present invention.

이하에서는 본 발명의 실시예에 따른 반도체 다이의 제조 방법을 설명하도록 한다.Hereinafter, a method of manufacturing a semiconductor die according to an embodiment of the present invention will be described.

도 1은 본 발명의 실시예에 따른 반도체 다이의 제조 방법을 설명하기 위한 플로우챠트이다. 도 2a 내지 도 6b는 본 발명의 실시예에 따른 반도체 다이의 제조 방법을 설명하기 위한 도면이다.1 is a flowchart illustrating a method of manufacturing a semiconductor die according to an embodiment of the present invention. 2A to 6B are diagrams for describing a method of manufacturing a semiconductor die according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 실시예에 따른 반도체 다이의 제조 방법은 웨이퍼 구비 단계(S1), 포토레지스트 도포 단계(S2), 포토레지스트 패턴 형성 단계(S3), 에어갭 형성 단계(S4)를 포함한다. 이하에서는 도 1 의 각 단계들을 도 2a 내지 도 6b를 함께 참조하여 설명하도록 한다.Referring to FIG. 1, a method of manufacturing a semiconductor die according to an exemplary embodiment of the present invention may include a wafer providing step S1, a photoresist coating step S2, a photoresist pattern forming step S3, and an air gap forming step S4. It includes. Hereinafter, each step of FIG. 1 will be described with reference to FIGS. 2A to 6B.

도 1, 도 2a 및 도 2b를 참조하면, 먼저 웨이퍼(w)를 구비하는 웨이퍼 구비 단계(S1)가 이루어진다. 도 2a는 본 발명의 실시예에 따른 반도체 다이의 제조 방법에 이용되는 웨이퍼(w)의 평면도이다. 도 2b는 도 2a의 A-A'선 단면도이다.1, 2A and 2B, a wafer providing step S1 including a wafer w is first performed. 2A is a plan view of a wafer w used in a method of manufacturing a semiconductor die according to an embodiment of the present invention. FIG. 2B is a cross-sectional view taken along the line AA ′ of FIG. 2A.

상기 웨이퍼(w)의 상부에는 복수의 금속 배선(10) 및 상기 금속 배선(10)의 사이에 형성된 복수의 절연층(20)이 형성되어 있다.The plurality of metal wires 10 and the plurality of insulating layers 20 formed between the metal wires 10 are formed on the wafer w.

상기 금속 배선(10)은 그 하부의 콘택홀 또는 비아홀(도시되지 않음)을 채우면서 형성되어 상기 콘택홀 또는 비아홀에 연결된 여러 소자들을 외부 회로와 연결시킨다.The metal wire 10 is formed while filling a contact hole or via hole (not shown) in the lower portion thereof to connect various elements connected to the contact hole or via hole with an external circuit.

상기 절연층(20)은 상기 금속 배선(10)의 사이에 형성되어 상기 금속 배선(10)을 전기적으로 각각 독립시킨다. 상기 절연층(20)은 상기 금속 배선(10)의 사이에 형성되므로 커패시터의 형상을 이루어 원하지 않는 커패시턴스 성분(C)을 갖게 된다. 또한, 이러한 커패시턴스(C)는 반도체 다이의 저항 성분(R)과 결합되어 RC 지연의 원인이 된다. The insulating layer 20 is formed between the metal wires 10 to electrically separate the metal wires 10, respectively. Since the insulating layer 20 is formed between the metal lines 10, the insulating layer 20 forms a capacitor to have an unwanted capacitance component C. Also, this capacitance C is combined with the resistive component R of the semiconductor die to cause an RC delay.

따라서, 상기 커패시턴스 성분(C)을 줄이기 위해 상기 절연층(20)은 저유전률(low-k) 물질로 구성될 수 있다. 또한, 상기 커패시턴스 성분(C)을 줄이기 위해 상기 절연층(20)에 에어갭을 형성할 수 있다.Therefore, in order to reduce the capacitance component C, the insulating layer 20 may be made of a low-k material. In addition, an air gap may be formed in the insulating layer 20 to reduce the capacitance component C.

도 1, 도 3a 및 도 3b를 참조하면, 상기 웨이퍼(w)의 상부에 포토레지스트(30)가 전면적으로 도포되는 포토레지스트 도포 단계(S2)가 이루어진다. 도 3a는 상기 웨이퍼(w)의 상부에 포토레지스트(30)가 형성된 것을 도시한 평면도이다. 도 3b는 도 3a의 A-A'선 단면도이다.Referring to FIGS. 1, 3A, and 3B, a photoresist coating step S2 is performed in which the photoresist 30 is applied to the entire surface of the wafer w. 3A is a plan view showing that the photoresist 30 is formed on the wafer w. 3B is a cross-sectional view taken along the line AA ′ of FIG. 3A.

상기 포토레지스트(30)는 일반적으로 고분자 물질을 이용하여 형성된다. 또한, 상기 포토레지스트(30)는 현상시에 광원에 의해 노광된 부분이 제거되는 양감광제(positive photoresist)와 광원에 의해 노광되지 않은 부분이 제거되는 음감광제(negative photoresist)로 나뉘어진다. 본 발명의 실시예에 따른 반도체 다이의 제조 방법에서는 설명의 편의를 위해 상기 포토레지스트(30)가 양감광제인 것으로 설명하도록 한다. 다만, 상기 포토레지스트(30)의 재질로서 본 발명의 내용을 한정하는 것은 아니다.The photoresist 30 is generally formed using a polymer material. In addition, the photoresist 30 is divided into a positive photoresist in which a portion exposed by a light source is removed at the time of development, and a negative photoresist in which a portion not exposed by the light source is removed. In the method of manufacturing a semiconductor die according to the embodiment of the present invention, for convenience of description, the photoresist 30 will be described as being a photosensitive agent. However, the content of the present invention is not limited to the material of the photoresist 30.

도 1, 도 4a 내지 도 4c를 참조하면, 상기 포토레지스트(30)에 홀을 형성하 는 포토레지스트 패턴 형성 단계(S3)가 이루어진다. 도 4a는 상기 포토레지스트(30)에 홀(31,32)을 형성한 것을 도시한 평면도이다. 도 4b는 도 4a의 A-A'선 단면도이다.도 4c는 광학 스팟의 거리에 따른 세기를 도시한 다이어그램이다.Referring to FIGS. 1 and 4A through 4C, a photoresist pattern forming step S3 of forming a hole in the photoresist 30 is performed. 4A is a plan view illustrating the formation of holes 31 and 32 in the photoresist 30. 4B is a cross-sectional view taken along the line A-A 'of FIG. 4A. FIG. 4C is a diagram showing the intensity according to the distance of the optical spot.

상기 포토레지스트(30)에는 반복된 사각형의 꼭지점 위치에 형성된 제 1 홀(31) 및 상기 사각형의 중심에 형성된 제 2 홀(32)이 형성된다. 즉, 상기 제 2 홀(32)은 상기 제 1 홀(31) 네 개가 모여서 형성하는 사각형의 중심에 형성된다.The photoresist 30 is formed with a first hole 31 formed at a vertex position of a repeated quadrangle and a second hole 32 formed at the center of the quadrangle. That is, the second hole 32 is formed at the center of a quadrangle formed by four first holes 31.

도 4c는 광학 스팟의 거리에 따른 세기를 도시한 다이어 그램이다. 상기 포토레지스트(30)를 노광하는 광원(빛)은 입자로서의 성질 뿐만 아니라 파장으로서의 성질, 즉 이중성을 갖는다. 도 4c는 광원의 파장으로서의 성질을 보여주는 것으로 광원의 기준점을 '0'이라 하면, 기준점에서는 메인 로브(main lobe)가 발생하며, 상기 기준점으로부터 양 또는 음의 방향으로 거리를 이동함에 따라 사이드 로브(side lobe)들이 나타나게 된다. 즉, 빛의 세기는 기준점으로만 집중시킬 수 없다. 또한, 광원의 파장에 따라 메인 로브(main lobe)의 세기(P0)를 기준으로 절반의 세기(1/2P0)를 갖는 지점까지의 각도(θ)가 정해진다.4C is a diagram showing intensity over distance of optical spots. The light source (light) exposing the photoresist 30 has not only a property as particles but also a property as a wavelength, that is, duality. FIG. 4C shows a property as a wavelength of a light source. When the reference point of the light source is '0', a main lobe is generated at the reference point, and the side lobe is moved as the distance is moved in the positive or negative direction from the reference point. side lobes appear. In other words, the light intensity cannot be focused only on the reference point. In addition, the angle θ up to the point having half the intensity 1 / 2P 0 is determined based on the intensity P 0 of the main lobe according to the wavelength of the light source.

상기 제 1 홀(31)은 상기 포토레지스트(30)에 광원(도시되지 않음)의 메인 로브(main lobe)가 조사되는 영역이다.The first hole 31 is a region in which a main lobe of a light source (not shown) is irradiated to the photoresist 30.

상기 광원의 메인 로브는 상기 포토레지스트(30)에 P0의 세기로 조사되고, 상기 포토레지스트(30)는 양감광제이므로 현상을 통해 상기 광원의 메인 로브에 의해 노출된 부분이 제거된다. 따라서 결과적으로 상기 포토레지스트(30)의 영역 중에서 상기 메인 로브에 의해 조사된 부분이 제거되어 상기 제 1 홀(31)이 형성된다. 또한, 상기 제 1 홀(31)은 마름모의 형상으로 형성될 수 있으며, 그 경우 후술할 바와 같이 상기 제 1 홀(31)의 내부에 형성되는 제 2 홀(32)이 상기 제 1 홀(31)과 일렬로 나란하게 형성될 수 있다.The main lobe of the light source is irradiated to the photoresist 30 with an intensity of P 0 , and since the photoresist 30 is a photosensitive agent, a portion exposed by the main lobe of the light source is removed through development. As a result, the portion irradiated by the main lobe in the region of the photoresist 30 is removed to form the first hole 31. In addition, the first hole 31 may be formed in a shape of a rhombus, in which case the second hole 32 formed inside the first hole 31 is the first hole 31 as will be described later. ) May be formed in line with

상기 제 2 홀(32)은 상기 포토레지스트(30)에 상기 광원의 사이드 로브(side lobe)가 조사되는 영역이다.The second hole 32 is a region where the side lobe of the light source is irradiated to the photoresist 30.

상기 사이드 로브는 상기 포토레지스트(30)에 1/2P0의 세기로 조사된다. 상기 사이드 로브는 상기 메인 로브의 세기 P0를 기준으로 볼 때, 상기 포토레지스트(30)를 제거하기에 부족한 세기를 갖는다. 그러나, 상기 제 2 홀(32)은 상기 메인 로브가 조사되는 제 1 홀(31)들이 이루는 사각형의 중심에 형성된다. 따라서, 상기 제 2 홀(32)의 형성 위치에는 주변의 상기 제 1 홀(31)을 형성하기 위한 광원의 사이드 로브들이 네 개가 집중된다. 또한, 이들은 상호간에 보강 간섭을 일으키게 되어 상기 포토레지스트(30)를 제거하기에 적합한 세기를 형성할 수 있다.The side lobe is irradiated to the photoresist 30 with an intensity of 1 / 2P 0 . The side lobe has an intensity insufficient to remove the photoresist 30 based on the intensity P 0 of the main lobe. However, the second hole 32 is formed at the center of the quadrangle formed by the first holes 31 to which the main lobe is irradiated. Therefore, four side lobes of the light source for forming the first hole 31 in the vicinity are concentrated at the position where the second hole 32 is formed. In addition, they may cause constructive interference with each other to form an intensity suitable for removing the photoresist 30.

따라서, 인접한 네 개의 제 1 홀(31)을 형성하기 위한 광원들의 사이드 로브들이 사각형의 중심에 집중됨으로써 포토레지스트(30)를 변성시키게 되며, 그 결과 상기 제 2 홀(32)이 형성될 수 있다.Accordingly, the side lobes of the light sources for forming the four adjacent first holes 31 are concentrated in the center of the quadrangle, thereby deforming the photoresist 30, and as a result, the second holes 32 may be formed. .

또한, 상기 제 1 홀(31)들이 상호간에 이루는 피치(a)를 기준으로 할 때, 상기 제 1 홀(31) 및 제 2 홀(32)이 이루는 피치(b)는 1/2의 값을 갖는다. 상기 제 2 홀(32)이 상기 제 1 홀(31)들이 이루는 사각형의 중심에 형성되기 때문이다.In addition, when the pitch (a) of the first holes (31) to each other based on the reference, the pitch (b) formed by the first hole (31) and the second hole (32) has a value of 1/2 Have This is because the second hole 32 is formed at the center of the quadrangle formed by the first holes 31.

또한, 상기 제 2 홀(32)의 직경은 30㎚ 내지 200㎚일 수 있다. 상기 제 2 홀(32)의 직경이 30㎚ 미만이면, 사이드 로브를 집중시키기 어려워 상기 포토레지스트(30)의 하부까지 홀을 형성하기 어렵다. 또한, 상기 제 2 홀(32)의 직경이 200㎚를 초과하는 경우, 광원의 사이드 로브를 이용하는 것보다는 메인 로브를 이용하여 직접 제 1 홀(31)로 형성하는 것이 보다 정밀한 홀을 형성할 수 있다.In addition, the diameter of the second hole 32 may be 30nm to 200nm. When the diameter of the second hole 32 is less than 30 nm, it is difficult to concentrate the side lobe, and thus it is difficult to form the hole to the lower portion of the photoresist 30. In addition, when the diameter of the second hole 32 exceeds 200 nm, it is possible to form a more precise hole by directly forming the first hole 31 using the main lobe rather than using the side lobe of the light source. have.

또한, 상기 제 2 홀(32)을 형성하는 사이드 로브는 상기 제 1 홀(31)을 형성하기 위행 사용하는 광원의 메인 로브로부터 조사된다. 따라서, 상기 제 2 홀(32)을 형성하기 위한 별도의 마스크 패턴은 구비될 필요가 없다. 또한, 상기 제 1 홀(31)과 제 2 홀(32)간의 피치(b)는 제 1 홀(31)만 형성된 경우 제 1 홀간의 피치(a)에 비해 1/2에 해당된다. 즉, 상기 포토레지스트(30)의 정밀도는 마스크의 정밀도에 비해 두 배를 갖는다.In addition, the side lobe forming the second hole 32 is irradiated from the main lobe of the light source used to form the first hole 31. Therefore, a separate mask pattern for forming the second hole 32 need not be provided. In addition, the pitch b between the first hole 31 and the second hole 32 corresponds to 1/2 compared to the pitch a between the first holes when only the first hole 31 is formed. That is, the precision of the photoresist 30 has twice the precision of the mask.

따라서, 상기와 같이 하면, 마스크의 정밀도를 직접 높이지 않으면서도 정밀한 패턴을 구현할 수 있다. 결국, 상기 마스크의 제작 비용을 늘리지 않고서도 정밀한 패턴을 구현할 수 있게 되어 그 제조 비용을 절감시킬 수 있다.Therefore, the above-described method can realize a precise pattern without directly increasing the precision of the mask. As a result, it is possible to implement a precise pattern without increasing the manufacturing cost of the mask can reduce the manufacturing cost.

도 1 및 도 5를 참조하면, 상기 포토레지스트(30)를 이용하여 에어갭(21, 22)을 형성하는 에어갭 형성 단계(S4)가 이루어진다. 도 5는 상기 웨이퍼(w)의 상부에 에어갭(21, 22)이 형성된 것을 도시한 단면도이다.1 and 5, an air gap forming step S4 of forming air gaps 21 and 22 using the photoresist 30 is performed. FIG. 5 is a cross-sectional view illustrating air gaps 21 and 22 formed on the wafer w.

상기 에어갭 형성 단계(S4)는 건식 식각 방법으로 이루어질 수 있다. 또한, 이 경우, 상기 포토레지스트(30)는 식각의 장벽층으로서 작용한다. 따라서, 상기 포토레지스트(30)는 상기 제 1 홀(31) 및 제 2 홀(32)에 의해 개구되어 있기 때문에 상기 제 1 홀(31) 및 제 2 홀(32)에 대응하여 에어갭(21, 22)이 형성될 수 있다. 상기 에어갭(21, 22)은 상기 제 1 홀(31)에 대응하여 형성된 제 1 에어갭(21) 및 제 2 홀(32)에 대응하여 형성된 제 2 에어갭(22)을 포함한다.The air gap forming step S4 may be performed by a dry etching method. In this case, the photoresist 30 also acts as a barrier layer for etching. Therefore, since the photoresist 30 is opened by the first hole 31 and the second hole 32, the air gap 21 corresponds to the first hole 31 and the second hole 32. , 22) can be formed. The air gaps 21 and 22 include a first air gap 21 formed in correspondence with the first hole 31 and a second air gap 22 formed in correspondence with the second hole 32.

따라서, 상기와 같이 하여 본 발명의 실시예에 따른 반도체 다이의 제조 방법은 광원의 사이드 로브를 이용하여 상기 포토레지스트에 제 2 홀(32)을 형성함으로써, 절연층(20)에 마스크의 정밀도보다 2배의 정밀도를 갖는 에어갭(21, 22)을 형성할 수 있다. 따라서, 마스크 패턴의 정밀도를 실제 요구되는 정도의 1/2로 낮출 수 있기 때문에 마스크 패턴이 용이하고, 마스크 제조 비용을 절감할 수 있게 되며, 결과적으로 반도체 다이의 제조 비용을 낮출 수 있게 된다.Accordingly, in the method of manufacturing a semiconductor die according to the embodiment of the present invention as described above, the second hole 32 is formed in the photoresist using the side lobe of the light source, thereby reducing the accuracy of the mask in the insulating layer 20. The air gaps 21 and 22 having double precision can be formed. Therefore, since the precision of the mask pattern can be lowered to 1/2 of the actual required degree, the mask pattern is easy, the mask manufacturing cost can be reduced, and as a result, the manufacturing cost of the semiconductor die can be lowered.

도 1은 본 발명의 실시예에 따른 반도체 다이의 제조 방법을 설명하기 위한 플로우챠트이다.1 is a flowchart illustrating a method of manufacturing a semiconductor die according to an embodiment of the present invention.

도 2a 내지 도 6b는 본 발명의 실시예에 따른 반도체 다이의 제조 방법을 설명하기 위한 도면이다.2A to 6B are diagrams for describing a method of manufacturing a semiconductor die according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

w; 웨이퍼 10; 금속 배선w; Wafer 10; Metal wiring

20; 절연층 21; 제 1 에어갭20; Insulating layer 21; First air gap

22; 제 2 에어갭 30; 포토레지스트22; Second air gap 30; Photoresist

31; 제 1 홀 32; 제 2 홀31; First hole 32; 2nd hole

Claims (5)

상면에 복수의 금속 배선 및 상기 금속 배선 사이에 형성된 복수의 절연층이 형성된 웨이퍼를 구비하는 웨이퍼 구비 단계;A wafer providing step having a wafer having a plurality of metal wires and a plurality of insulating layers formed between the metal wires on an upper surface thereof; 상기 웨이퍼의 상부에 포토레지스트를 도포하는 포토레지스트 도포 단계;A photoresist coating step of applying a photoresist on the wafer; 상기 포토레지스트에 마스크를 이용한 노광 공정 및 현상 공정을 수행하여 포토레지스트 패턴을 형성하는 포토레지스트 패턴 형성 단계; 및A photoresist pattern forming step of forming a photoresist pattern by performing an exposure process and a development process using a mask on the photoresist; And 상기 포토레지스트 패턴을 장벽층으로 식각을 수행하여 상기 절연층에 복수개의 홀로 이루어진 에어갭을 형성하는 에어갭 형성 단계를 포함하고,Forming an air gap comprising a plurality of holes in the insulating layer by etching the photoresist pattern with the barrier layer; 상기 포토레지스트 패턴 형성 단계는 상기 포토레지스트에 광원의 메인 로브가 도달하는 네 개의 영역이 이루는 사각형의 가운데에 상기 광원의 사이드 로브가 도달하도록 하여 상기 포토레지스트 패턴을 형성하는 것을 특징으로 하는 반도체 다이의 제조 방법.The forming of the photoresist pattern may include forming the photoresist pattern by allowing the side lobes of the light source to reach a center of a quadrangle formed by four regions where the main lobes of the light source reach the photoresist. Manufacturing method. 제 1항에 있어서,The method of claim 1, 상기 웨이퍼 구비 단계는 상기 절연층의 재질을 저유전률(low-k) 물질로 구비하는 것을 특징으로 하는 반도체 다이의 제조 방법.The wafer providing step is a method of manufacturing a semiconductor die, characterized in that the material of the insulating layer comprises a low dielectric constant (low-k) material. 제 1항에 있어서,The method of claim 1, 상기 포토레지스트 패턴 형성 단계는 상기 포토레지스트에 상기 광원의 메인 로브가 도달하도록 하여 제 1 홀을 형성하고, 상기 광원의 사이드 로브가 도달하도록 하여 제 2 홀을 형성하되, 상기 제 1 홀과 상기 제 2 홀이 이루는 피치는 상기 제 1 홀간 피치에 비해 1/2이 되도록 하는 것을 특징으로 하는 반도체 다이의 제조 방법.In the forming of the photoresist pattern, a first hole is formed by reaching the main lobe of the light source in the photoresist, and a second hole is formed by reaching the side lobe of the light source, wherein the first hole and the second hole are formed. The pitch formed by the two holes is to be 1/2 compared to the pitch between the first hole, the manufacturing method of a semiconductor die. 제 3항에 있어서,The method of claim 3, wherein 상기 포토레지스트 패턴 형성 단계는 상기 제 1 홀이 마름모의 단위 셀을 형성하도록 하는 것을 특징으로 하는 반도체 다이의 제조 방법.The forming of the photoresist pattern is a method of manufacturing a semiconductor die, characterized in that the first hole to form a unit cell of a rhombus. 제 3항에 있어서,The method of claim 3, wherein 상기 포토레지스트 패턴 형성 단계는 상기 제 2 홀의 크기가 30㎚ 내지 200㎚가 되도록 하는 것을 특징으로 하는 반도체 다이의 제조 방법.The forming of the photoresist pattern is a method of manufacturing a semiconductor die, characterized in that for the size of the second hole is 30nm to 200nm.
KR1020080052033A 2008-06-03 2008-06-03 Manufacturing method of semiconductor die Ceased KR20090125942A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080052033A KR20090125942A (en) 2008-06-03 2008-06-03 Manufacturing method of semiconductor die

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080052033A KR20090125942A (en) 2008-06-03 2008-06-03 Manufacturing method of semiconductor die

Publications (1)

Publication Number Publication Date
KR20090125942A true KR20090125942A (en) 2009-12-08

Family

ID=41687250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080052033A Ceased KR20090125942A (en) 2008-06-03 2008-06-03 Manufacturing method of semiconductor die

Country Status (1)

Country Link
KR (1) KR20090125942A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128768A (en) * 2018-10-30 2020-05-08 台湾积体电路制造股份有限公司 Method of fabricating redistributed wiring structures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128768A (en) * 2018-10-30 2020-05-08 台湾积体电路制造股份有限公司 Method of fabricating redistributed wiring structures

Similar Documents

Publication Publication Date Title
TWI591765B (en) Self-aligned double patterning process for metal routing
KR102142795B1 (en) Self-alignment of metals and vias using selective deposition
US9842806B2 (en) Stacked semiconductor devices
TWI646646B (en) Semiconductor component and method of manufacturing same
KR100993405B1 (en) Manufacturing Method of Semiconductor Device
US8966410B2 (en) Semiconductor structure and method for fabricating semiconductor layout
US20170229345A1 (en) Method of fabricating dual damascene structure
US10373826B2 (en) Metal interconnect structure
KR20110001189A (en) Method for forming semiconductor device
JP2009060074A (en) Method for forming contact of semiconductor device
JP4334558B2 (en) Pattern formation method
US7339272B2 (en) Semiconductor device with scattering bars adjacent conductive lines
KR20090125942A (en) Manufacturing method of semiconductor die
US7687407B2 (en) Method for reducing line edge roughness for conductive features
KR20140090946A (en) Method of forming vias and trenches for self-aligned contacts in a semiconductor structure
US20070082472A1 (en) Method of manufacturing contact hole
US7473631B2 (en) Method of forming contact holes in a semiconductor device having first and second metal layers
JP2006294942A (en) Semiconductor device and manufacturing method thereof
US12341059B2 (en) Semiconductor device having air cavity
US12148731B2 (en) Method of manufacturing semiconductor device having air cavity in RDL structure
TWI794113B (en) Semiconductor device having air cavity
KR20100042925A (en) Method of fabricating semiconductor device using damascene process
TWI641100B (en) Method for manufacturing semiconductor device
KR100196421B1 (en) A semiconductor device and a method of fabricating the same
KR0124487B1 (en) Fine contact forming method of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080603

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100126

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20100416

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20100126

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I