[go: up one dir, main page]

KR20100020688A - Ldmos semiconductor and method for fabricating the same - Google Patents

Ldmos semiconductor and method for fabricating the same Download PDF

Info

Publication number
KR20100020688A
KR20100020688A KR1020080079398A KR20080079398A KR20100020688A KR 20100020688 A KR20100020688 A KR 20100020688A KR 1020080079398 A KR1020080079398 A KR 1020080079398A KR 20080079398 A KR20080079398 A KR 20080079398A KR 20100020688 A KR20100020688 A KR 20100020688A
Authority
KR
South Korea
Prior art keywords
region
substrate
forming
pattern
drift region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020080079398A
Other languages
Korean (ko)
Inventor
권경욱
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080079398A priority Critical patent/KR20100020688A/en
Publication of KR20100020688A publication Critical patent/KR20100020688A/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명에 따른 LDMOS 반도체 소자는, 소오스 영역을 연결되며, 게이트 패턴 하부의 기판 내에 형성된 채널 영역과. 제 1 도전형 기판 내 일부 영역에 형성되며, 채널 영역 및 드레인 영역과 연결되는 제 2 도전형 드리프트 영역과, 드리프트 영역 내에 배치되는 적어도 하나 이상의 BOX층을 포함한다.The LDMOS semiconductor device according to the present invention includes a channel region connected to a source region and formed in a substrate under the gate pattern. A second conductive drift region is formed in a portion of the first conductive substrate, and connected to the channel region and the drain region, and at least one BOX layer disposed in the drift region.

이와 같이, 본 발명은 드리프트 영역에 O2 이온 주입과 어닐 공정을 통해 BOX층을 형성하여 드리프트 영역 전체를 공핍시켜 LDMOS의 브레이크다운 전압 특성 및 저항 특성을 향상시킬 수 있다.As described above, the present invention can improve the breakdown voltage characteristics and the resistance characteristics of the LDMOS by forming a BOX layer through the O2 ion implantation and annealing process in the drift region to deplete the entire drift region.

Description

ＬＤＭＯＳ 반도체 소자와 그 제조 방법{LDMOS SEMICONDUCTOR AND METHOD FOR FABRICATING THE SAME}LDMOS semiconductor device and method of manufacturing the same {LDMOS SEMICONDUCTOR AND METHOD FOR FABRICATING THE SAME}

본 발명은 반도체 소자에 관한 것으로, 더욱 상세하게는 저항 특성과 브레이크다운(breakdown) 전압 특성을 향상시키기 위한 LDMOS(Lateral Double diffused MOSFET, 이하, 'LDMOS'라고 한다.) 반도체 소자와 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a double double diffused MOSFET (LDMOS) for improving resistance characteristics and breakdown voltage characteristics. It is about.

최근에는 고전압 브레이크다운(breakdown)을 확보하기 위해 고농도의 n형 드레인을 수평으로 배치하고, 이와 소정 거리를 유지하며 이를 둘러싸는 저농도의 드리프트 영역 또한 수평으로 배치하는 수평 확산형 모스트랜지스터(Lateral Diffused MOS : LDMOS)를 연구하고 있다.Recently, a horizontal diffused MOS transistor is disposed to horizontally arrange a high concentration of n-type drain to maintain a high voltage breakdown, and to maintain a predetermined distance and also horizontally place a low concentration drift region surrounding the same. : LDMOS).

이와 같은 LDMOS 트랜지스터에 대하여 도 1을 참조하여 설명하면, 종래의 LDMOS 트랜지스터는 LOCOS(Local Oxidation Of Silicon) 공정에 따라 P형 반도체 기판(1) 상에 필드 산화층(2)을 형성한 후, 실리콘 산화막(도시 생략됨)을 반도체 기판(1) 표면 상에 열적으로 성장시켜 절연체 기능을 하게 된다.Referring to FIG. 1, the LDMOS transistor is formed of a silicon oxide film after forming the field oxide layer 2 on the P-type semiconductor substrate 1 according to a local oxide of silicon (LOCOS) process. (Not shown) is thermally grown on the surface of the semiconductor substrate 1 to function as an insulator.

이후, 폴리 실리콘층이 포토리소그래피 및 에칭 방법에 의해 실리콘 산화막(3) 상에서 증착되어 패터닝되면, 전도성 게이트 패턴(4)이 형성된다.Thereafter, when the polysilicon layer is deposited and patterned on the silicon oxide film 3 by photolithography and etching methods, the conductive gate pattern 4 is formed.

또한, LOCOS 공정에 따라 P형 반도체 기판(1) 상에 필드 산화층(2)을 형성하기 전에 반도체 기판(1) 상에 포토레지스트막이 증착되고 패터닝되어 N형 드리프트 형성용 마스크가 형성되고, 보론(Boron)과 같은 P형 도펀트를 이용한 이온 주입 및 확산 공정을 실시하여 N형 드리프트(6)를 P형 반도체 기판(1)의 표면 내에 형성한다. P형 도펀트가 주입된 N형 드리프트(6)는 바디 채널의 고전도성 접촉 영역이나 낮은 고유 저항 접촉 영역으로 이용된다.Further, before forming the field oxide layer 2 on the P-type semiconductor substrate 1 according to the LOCOS process, a photoresist film is deposited and patterned on the semiconductor substrate 1 to form a mask for forming an N-type drift, and boron ( An ion implantation and diffusion process using a P type dopant such as Boron is performed to form an N type drift 6 in the surface of the P type semiconductor substrate 1. The N-type drift 6 implanted with the P-type dopant is used as a highly conductive contact region or a low resistivity contact region of the body channel.

종래의 LDMOS에서 저항 특성을 향상시키기 위해서 N 웰로 형성되어 있는 N형 드리프트(6) 영역의 농도를 높이고 있다.In the conventional LDMOS, the concentration of the N-type drift 6 region formed of N wells is increased to improve resistance characteristics.

또한, 전도성 게이트 패턴(4)을 형성한 후에 n+ 도펀트와 p+ 도펀트를 각각 주입하여 n+ 영역(8)과 p+ 영역(7)으로 이루어진 소오스 영역(9)과 n+ 영역으로 이루어진 드레인 영역(5)을 각각 형성한다.In addition, after the conductive gate pattern 4 is formed, the source region 9 including the n + region 8 and the p + region 7 and the drain region 5 including the n + region are formed by implanting n + dopant and p + dopant, respectively. Form each.

종래의 LDMOS 형성 방법은 드리프트 영역의 농도를 높여 저항값을 낮추는데, 이 과정에서 드리프트 영역이 전반적으로 공핍(depletion)되지 않으면 브레이크다운 전압 특성 및 저항 특성이 나빠지는 문제점이 있다.Conventional LDMOS formation method reduces the resistance value by increasing the concentration of the drift region, there is a problem that the breakdown voltage characteristics and resistance characteristics deteriorate if the drift region is not depleted overall.

본 발명은 드리프트 영역에 O2 이온 주입과 어닐 공정을 통해 BOX(Buried Oxide, 이하, 'BOX'라고 한다.)층을 형성하여 드리프트 영역 전체를 공핍시켜 LDMOS의 브레이크다운 전압 특성 및 저항 특성을 향상시킨다.The present invention forms a BOX (Buried Oxide, hereinafter referred to as 'BOX') layer through O2 ion implantation and annealing in the drift region to deplete the entire drift region to improve breakdown voltage characteristics and resistance characteristics of the LDMOS. .

본 발명은, 제 1 도전형 기판 상에 형성된 필드 산화막에 의해 정의된 액티브 영역 상에 게이트 패턴 및 소오스/드레인 영역이 형성되어 있는 LDMOS 반도체 소자로서, 상기 소오스 영역을 연결되며, 상기 게이트 패턴 하부의 상기 기판 내에 형성된 채널 영역과. 상기 제 1 도전형 기판 내 일부 영역에 형성되며, 상기 채널 영역 및 상기 드레인 영역과 연결되는 제 2 도전형 드리프트 영역과, 상기 드리프트 영역 내에 배치되는 적어도 하나 이상의 BOX층을 포함한다.The present invention provides an LDMOS semiconductor device in which a gate pattern and a source / drain region are formed on an active region defined by a field oxide film formed on a first conductivity type substrate, and the source regions are connected to each other. A channel region formed in the substrate; And a second conductive drift region formed in a portion of the first conductive substrate, the second conductive drift region connected to the channel region and the drain region, and at least one BOX layer disposed in the drift region.

다른 견지에서 본 발명에 따른 LDMOS 반도체 소자 제조 방법은, 제 1 도전형 기판 상에 드리프트 영역을 오픈시키는 패턴을 형성하는 단계와, 상기 패턴에 의해 오픈된 상기 기판의 내부에 적어도 하나 이상의 BOX층을 형성하는 단계와, 상기 패턴에 의해 오픈된 상기 기판 상에 제 2 도전형 도펀트를 주입하여 상기 드리프트 영역을 형성하는 단계와, 상기 패턴을 제거한 후 필드 산화막을 형성하고, 게이트 패턴 및 소오스/드레인 영역을 형성하는 단계를 포함한다.In another aspect, a method of manufacturing an LDMOS semiconductor device according to the present invention may include forming a pattern for opening a drift region on a first conductive substrate, and forming at least one BOX layer inside the substrate opened by the pattern. Forming a drift region by implanting a second conductivity type dopant on the substrate opened by the pattern, removing the pattern, and forming a field oxide layer, and forming a gate pattern and a source / drain region Forming a step.

본 발명에 따른 BOX층을 형성하는 단계는, 상기 패턴에 의해 드러난 상기 기판 상에 O2 이온 주입 공정을 실시하여 상기 드리프트 영역 일부에 O2 이온을 주입시키는 단계와, 상기 O2 이온이 주입된 상기 기판에 대해 어닐 공정을 실시하여 상기 BOX층을 형성하는 단계를 포함한다.The forming of the BOX layer according to the present invention may include: injecting O 2 ions into a portion of the drift region by performing an O 2 ion implantation process on the substrate exposed by the pattern; Performing an annealing process to form the BOX layer.

본 발명은 드리프트 영역에 O2 이온 주입과 어닐 공정을 통해 BOX층을 형성하여 드리프트 영역 전체를 공핍시켜 LDMOS의 브레이크다운 전압 특성 및 저항 특성을 향상시킬 수 있다.The present invention can improve the breakdown voltage and resistance characteristics of the LDMOS by forming a BOX layer through the O2 ion implantation and annealing process in the drift region to deplete the entire drift region.

이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 아울러 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In addition, in describing the present invention, when it is determined that the detailed description of the related known configuration or function may obscure the gist of the present invention, the detailed description thereof will be omitted.

본 발명의 바람직한 실시 예에서는 드리프트 영역에 O2 이온 주입과 어닐 공정을 통해 BOX층을 형성함으로서, 드리프트 영역의 전체가 공핍되도록 하는 LDMOS 반도체 소자와 그 제조 방법에 대해 설명한다.In the preferred embodiment of the present invention, by forming the BOX layer through the O2 ion implantation and annealing process in the drift region, the LDMOS semiconductor device and its manufacturing method for depleting the entire drift region will be described.

도 2는 본 발명의 바람직한 실시 예에 따른 LDMOS 반도체 소자를 도시한 단면도이다.2 is a cross-sectional view illustrating an LDMOS semiconductor device according to an exemplary embodiment of the present invention.

도 2를 참조하면, 본 발명에 따른 LDMOS 반도체 소자는 제 1 도전형 기판(200), 예컨대 P형 반도체 기판에 LOCOS(Local Oxidation Of Silicon) 공정 또는 STI(Shallow Trench Isolation) 공정에 따라 형성된 소자 분리 영역(220)이 형성되어 있으며, 소자 분리 영역(220)에 의해 액티브 영역이 정의된다. 액티브 영역에는 게이트 절연막(232)과 전도성 게이트 패턴(234)이 형성되어 있으며, n+ 도펀트와 p+ 도펀트를 각각 주입하여 n+ 영역(254)과 p+ 영역(252)으로 이루어진 소오스 영역(250)과 n+ 영역으로 이루어진 드레인 영역(240)이 형성되어 있다.Referring to FIG. 2, an LDMOS semiconductor device according to the present invention may be formed by separating a device formed on a first conductive substrate 200, for example, a P-type semiconductor substrate by a local oxide of silicon (LOCOS) process or a shallow trench isolation (STI) process. The region 220 is formed, and the active region is defined by the device isolation region 220. The gate insulating layer 232 and the conductive gate pattern 234 are formed in the active region, and the source region 250 and the n + region formed of the n + region 254 and the p + region 252 by implanting n + dopants and p + dopants, respectively. A drain region 240 is formed.

도전성 게이트 패턴(234)은 폴리 실리콘층이 포토리소그래피 및 에칭 방법에 의해 게이트 절연막(232) 상에서 증착되어 패터닝되어 형성되며, 도전성 게이트 패턴(234)이 형성된 제 1 도전형 반도체 기판(200)에는 소오스 영역(250)과 연결되는 채널 영역(CH)이 형성된다.The conductive gate pattern 234 is formed by depositing and patterning a polysilicon layer on the gate insulating layer 232 by a photolithography and etching method, and a source on the first conductive semiconductor substrate 200 on which the conductive gate pattern 234 is formed. The channel region CH is formed to be connected to the region 250.

한편, 소자 분리 영역(220)을 형성하기 전에 제 1 도전형 반도체 기판(200)에는 채널 영역(CH)과 연결되고 드레인 영역(240)과 연결되는 드리프트 영역(210)이 형성되며, 드리프트 영역(210)은 제 2 도전형 도펀트, 예컨대 p+ 도펀트를 이용한 이온 주입 공정에 의해 형성된다. 드리프트 영역(210) 내에는 BOX층(215)이 형성되어 있으며, 이러한 BOX층(215)은 드리프트 영역(210)이 전반적으로 공핍되도록 해준다.Meanwhile, before the device isolation region 220 is formed, a drift region 210 connected to the channel region CH and the drain region 240 is formed in the first conductivity-type semiconductor substrate 200. 210 is formed by an ion implantation process using a second conductivity type dopant, such as a p + dopant. A BOX layer 215 is formed in the drift region 210, and the BOX layer 215 allows the drift region 210 to be generally depleted.

상기와 같은 BOX층을 형성하는 과정에 대해 도 3a 내지 도 3d를 참조하여 설명한다.A process of forming the BOX layer as described above will be described with reference to FIGS. 3A to 3D.

도 3a 내지 도 3d는 본 발명의 바람직한 실시 예에 따른 드리프트 영역을 형성하는 과정을 도시한 공정 단면도이다.3A to 3D are cross-sectional views illustrating a process of forming a drift region according to a preferred embodiment of the present invention.

먼저, 도 3a에 도시된 바와 같이, 제 1 도전형 반도체 기판(200) 상에 BOX층(215)을 형성하기 위한 포토레지스트를 도포한 후 사진 및 현상 공정을 통해 제 1 도전형 반도체 기판(200) 일부가 오픈되는 포토레지스트 패턴(212)을 형성한다.First, as shown in FIG. 3A, a photoresist for forming the BOX layer 215 is coated on the first conductivity-type semiconductor substrate 200, and then the first conductivity-type semiconductor substrate 200 is formed through a photographic and developing process. A portion of the photoresist pattern 212 is opened.

포토레지스트 패턴(212) 이온 주입 마스크로 한 O2 이온 주입 공정을 실시하여 제 1 도전형 반도체 기판(200) 내에 O2 이온을 주입시켜 제 1 도전형 반도체 기판(200) 내에 O2 이온층(215a)을 형성한다.An O2 ion implantation process using the photoresist pattern 212 ion implantation mask is performed to implant O2 ions into the first conductive semiconductor substrate 200 to form an O2 ion layer 215a in the first conductive semiconductor substrate 200. do.

그런 다음, 도 3b에 도시된 바와 같이, 어닐 공정을 실시하여 제 1 도전형 반도체 기판(200)의 실리콘과 O2 이온층(215a)의 O2 이온 간의 결합을 촉진시킴으로서, SiO2로 이루어진 BOX층(215)을 형성한다. 그리고 나서, 포토레지스트 패턴(212)을 스트립 공정을 통해 제거한다.Then, as illustrated in FIG. 3B, an anneal process is performed to promote bonding between silicon of the first conductivity-type semiconductor substrate 200 and O 2 ions of the O 2 ion layer 215a, thereby forming a BOX layer 215 made of SiO 2. To form. Then, the photoresist pattern 212 is removed through a strip process.

이후, 도 3c에 도시된 바와 같이, 드리프트 영역(210)을 형성하기 위한 마스크 패턴(214)을 형성한 후 마스크 패턴(214)을 이온 주입 마스크로 한 이온 주입 공정을 실시하여 제 2 도전형 드리프트 영역(210)을 형성한다.Thereafter, as shown in FIG. 3C, after the mask pattern 214 for forming the drift region 210 is formed, an ion implantation process using the mask pattern 214 as an ion implantation mask is performed to perform a second conductivity type drift. Area 210 is formed.

이와 같이, 제 2 도전형 드리프트 영역(210)에 SiO2로 이루어진 BOX(215)을 형성해줌으로서, 제 2 도전형 드리프트 영역(210)이 전반적으로 공핍될 수 있다.As such, by forming the BOX 215 made of SiO 2 in the second conductivity type drift region 210, the second conductivity type drift region 210 may be entirely depleted.

그리고 나서, 도 3d에 도시된 바와 같이, 마스크 패턴(214)을 제거한 후 LOCOS 또는 STI 공정을 통해 소자 분리 영역(220)을 형성한다.Then, as shown in FIG. 3D, after removing the mask pattern 214, the device isolation region 220 is formed through a LOCOS or STI process.

본 발명의 바람직한 실시 예에서는 드리프트 영역(210)에 하나의 BOX층(215)을 형성하는 것으로 예를 들어 설명하였지만, 도 4에 도시된 바와 같이 다수의 BOX층(215/1, 215/2)을 형성할 수 있는데, 이 경우 O2 이온 주입 공정 시 이온 주입 에너지를 다르게 하여 다수개의 O2 이온층을 형성한 후 어닐 공정을 실시하여 다수의 BOX층을 형성할 수 있다. 즉, 도 4에 도시된 바와 같이, 제 1 BOX층(215/1)을 형성할 경우 제 1 이온 주입 에너지로 O2 이온을 주입하고, 제 2 BOC층(215/2)을 형성할 경우 제 2 이온 주입 에너지로 O2 이온을 주입한 후 어닐 공정을 실시하여 SiO2로 이루어진 제 1, 2 BOX층(215/1, 215/2)을 형성할 수 있다. 이때, 제 1 이온 주입 에너지는 제 2 이온 주입 에너지보다 크게 설정함으로서, 드리프트 영역(210) 내에 서로 다른 영역에 O2 이온 층을 형성하여 서로 다른 영역에 BOX층을 형성할 수 있다.In the exemplary embodiment of the present invention, for example, one BOX layer 215 is formed in the drift region 210. However, as illustrated in FIG. 4, the plurality of BOX layers 215/1 and 215/2 are provided. In this case, a plurality of BOX layers may be formed by performing an annealing process after forming a plurality of O2 ion layers by varying ion implantation energy during the O2 ion implantation process. That is, as shown in FIG. 4, when the first BOX layer 215/1 is formed, O2 ions are implanted with the first ion implantation energy, and the second BOC layer 215/2 is formed. After implanting O 2 ions with ion implantation energy, an annealing process may be performed to form first and second box layers 215/1 and 215/2 made of SiO 2. In this case, the first ion implantation energy is set to be larger than the second ion implantation energy, so that the O 2 ion layers may be formed in different regions in the drift region 210 to form the BOX layers in different regions.

지금까지 본 발명의 일 실시예에 국한하여 설명하였으나 본 발명의 기술이 당업자에 의하여 용이하게 변형 실시될 가능성이 자명하다. 이러한 변형된 실시 예들은 본 발명의 특허청구범위에 기재된 기술사상에 포함된다고 하여야 할 것이다.It has been described so far limited to one embodiment of the present invention, it is obvious that the technology of the present invention can be easily modified by those skilled in the art. Such modified embodiments should be included in the technical spirit described in the claims of the present invention.

도 1은 종래의 LDMOS 구조를 설명하기 위한 도면이며,1 is a view for explaining a conventional LDMOS structure,

도 2는 본 발명의 바람직한 실시 예에 따른 LDMOS 반도체 소자를 도시한 도면이며,2 is a diagram illustrating an LDMOS semiconductor device according to a preferred embodiment of the present invention.

도 3a 내지 도 3d는 본 발명의 바람직한 실시 예에 따른 드리프트 영역을 형성하는 과정을 도시한 도면이며,3A to 3D are views illustrating a process of forming a drift region according to an exemplary embodiment of the present invention.

도 4는 본 발명의 변경 실시 예를 설명하기 위한 도면이다.4 is a view for explaining a modified embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

200 : 제 1 도전형 기판 210 : 드리프트 영역200: first conductivity type substrate 210: drift region

215 : BOX층 220 : 소자 분리 영역215: BOX layer 220: device isolation region

232 : 게이트 절연막 234 : 도전성 게이트 패턴232: gate insulating film 234: conductive gate pattern

240 : 드레인 영역 240: drain region

250 : 소오스 영역 250 source region

Claims (5)

제 1 도전형 기판 상에 형성된 필드 산화막에 의해 정의된 액티브 영역 상에 게이트 패턴 및 소오스/드레인 영역이 형성되어 있는 LDMOS 반도체 소자에 있어서,In an LDMOS semiconductor device in which a gate pattern and a source / drain region are formed on an active region defined by a field oxide film formed on a first conductivity type substrate, 상기 소오스 영역을 연결되며, 상기 게이트 패턴 하부의 상기 기판 내에 형성된 채널 영역과.A channel region connected to the source region and formed in the substrate under the gate pattern; 상기 제 1 도전형 기판 내 일부 영역에 형성되며, 상기 채널 영역 및 상기 드레인 영역과 연결되는 제 2 도전형 드리프트 영역과,A second conductive drift region formed in a portion of the first conductive substrate and connected to the channel region and the drain region; 상기 드리프트 영역 내에 배치되는 적어도 하나 이상의 BOX층At least one BOX layer disposed in the drift region 을 포함하는 LDMOS 반도체 소자.LDMOS semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 BOX층은, O2 이온 주입 공정과 어닐 공정을 통해 형성되는 것을 특징으로 하는 LDMOS 반도체 소자.The BOX layer is an LDMOS semiconductor device, characterized in that formed through the O2 ion implantation process and annealing process. 제 1 도전형 기판 상에 드리프트 영역을 오픈시키는 패턴을 형성하는 단계와,Forming a pattern for opening the drift region on the first conductivity type substrate, 상기 패턴에 의해 오픈된 상기 기판의 내부에 적어도 하나 이상의 BOX층을 형성하는 단계와,Forming at least one BOX layer inside the substrate opened by the pattern; 상기 패턴에 의해 오픈된 상기 기판 상에 제 2 도전형 도펀트를 주입하여 상 기 드리프트 영역을 형성하는 단계와,Implanting a second conductivity type dopant on the substrate opened by the pattern to form the drift region; 상기 패턴을 제거한 후 필드 산화막을 형성하고, 게이트 패턴 및 소오스/드레인 영역을 형성하는 단계Removing the pattern, forming a field oxide layer, and forming a gate pattern and a source / drain region 를 포함하는 LDMOS 반도체 소자의 제조 방법.LDMOS semiconductor device manufacturing method comprising a. 제 3 항에 있어서,The method of claim 3, wherein 상기 BOX층을 형성하는 단계는, Forming the BOX layer, 상기 패턴에 의해 드러난 상기 기판 상에 O2 이온 주입 공정을 실시하여 상기 드리프트 영역 일부에 O2 이온을 주입시키는 단계와,Implanting O 2 ions into a portion of the drift region by performing an O 2 ion implantation process on the substrate exposed by the pattern; 상기 O2 이온이 주입된 상기 기판에 대해 어닐 공정을 실시하여 상기 BOX층을 형성하는 단계Performing an annealing process on the substrate into which the O 2 ions are implanted to form the BOX layer 를 포함하는 LDMOS 반도체 소자의 제조 방법.LDMOS semiconductor device manufacturing method comprising a. 제 3 항에 있어서,The method of claim 3, wherein n(n>2 자연수)개의 상기 BOX층을 형성하는 경우 상기 BOX층을 형성하는 단계는,In the case of forming the n (n> 2 natural numbers) of the BOX layer, the step of forming the BOX layer, 상기 n개의 서로 다른 이온 주입 에너지를 이용하여 상기 패턴에 의해 드러난 상기 기판 상에 O2 이온을 각각 주입시켜 상기 n개의 O2 이온층을 형성하는 단계와, Implanting O 2 ions onto the substrate exposed by the pattern using the n different ion implantation energies to form the n O 2 ion layers, 상기 n개의 O2층이 형성된 상기 기판에 대해 어닐 공정을 실시하여 상기 n개 의 BOX층을 형성하는 단계Performing an annealing process on the substrate on which the n O 2 layers are formed to form the n box layers 를 포함하는 LDMOS 반도체 소자의 제조 방법.LDMOS semiconductor device manufacturing method comprising a.
KR1020080079398A 2008-08-13 2008-08-13 Ldmos semiconductor and method for fabricating the same Ceased KR20100020688A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080079398A KR20100020688A (en) 2008-08-13 2008-08-13 Ldmos semiconductor and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080079398A KR20100020688A (en) 2008-08-13 2008-08-13 Ldmos semiconductor and method for fabricating the same

Publications (1)

Publication Number Publication Date
KR20100020688A true KR20100020688A (en) 2010-02-23

Family

ID=42090647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080079398A Ceased KR20100020688A (en) 2008-08-13 2008-08-13 Ldmos semiconductor and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR20100020688A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101015529B1 (en) * 2008-09-23 2011-02-16 주식회사 동부하이텍 LDMOS transistors and methods of manufacturing the same
US9472659B2 (en) 2014-11-19 2016-10-18 Samsung Electronics Co., Ltd. Semiconductor devices
US11056587B2 (en) 2019-04-16 2021-07-06 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101015529B1 (en) * 2008-09-23 2011-02-16 주식회사 동부하이텍 LDMOS transistors and methods of manufacturing the same
US9472659B2 (en) 2014-11-19 2016-10-18 Samsung Electronics Co., Ltd. Semiconductor devices
US9935167B2 (en) 2014-11-19 2018-04-03 Samsung Electronics Co., Ltd. Semiconductor devices
US11056587B2 (en) 2019-04-16 2021-07-06 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same

Similar Documents

Publication Publication Date Title
JP7429090B2 (en) Drift region implant self-aligned to field-relaxed oxide with sidewall dielectric
US7981783B2 (en) Semiconductor device and method for fabricating the same
US6372559B1 (en) Method for self-aligned vertical double-gate MOSFET
US6277675B1 (en) Method of fabricating high voltage MOS device
US8158475B2 (en) Gate electrodes of HVMOS devices having non-uniform doping concentrations
CN101159289B (en) Silicon on insulator FETs and its method
US20090256200A1 (en) Disconnected DPW Structures for Improving On-State Performance of MOS Devices
CN1956221B (en) Transistor with dielectric stress generating region and manufacturing method thereof
US10319827B2 (en) High voltage transistor using buried insulating layer as gate dielectric
US8178432B2 (en) Semiconductor device and method for fabricating the same
JP4501183B2 (en) Manufacturing method of semiconductor device
US7098099B1 (en) Semiconductor device having optimized shallow junction geometries and method for fabrication thereof
CN102130162A (en) LDMOS and its manufacturing method
KR100922557B1 (en) CMOS transistor and method of manufacturing the same
KR20100020688A (en) Ldmos semiconductor and method for fabricating the same
CN101752314B (en) Surface channel PMOS device with self-aligned contact hole and manufacturing method
US7033879B2 (en) Semiconductor device having optimized shallow junction geometries and method for fabrication thereof
CN107546276B (en) Integrated JFET structure with injection type back gate
CN103165453A (en) High-dielectric metal gate metal oxide semiconductor (MOS) and manufacturing method thereof
JP2010056216A (en) Semiconductor device, and method of manufacturing the same
KR100850105B1 (en) Method for manufacturing a semiconductor device
JP2009088220A (en) Semiconductor device manufacturing method and semiconductor device
CN104681437A (en) Semiconductor device with strained channel and preparation method thereof
JP2015149355A (en) Semiconductor element and manufacturing method of the same
KR20120120038A (en) Mos semiconductor device and methods for its fabrication

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080813

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100630

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100907

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20101112

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20100907

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20100630

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I