KR20100059512A - Photo mask and method for forming the pattern using the same - Google Patents
Photo mask and method for forming the pattern using the same Download PDFInfo
- Publication number
- KR20100059512A KR20100059512A KR1020080118311A KR20080118311A KR20100059512A KR 20100059512 A KR20100059512 A KR 20100059512A KR 1020080118311 A KR1020080118311 A KR 1020080118311A KR 20080118311 A KR20080118311 A KR 20080118311A KR 20100059512 A KR20100059512 A KR 20100059512A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- patterns
- pitch
- assist feature
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
Description
본 발명은 노광 마스크 및 이를 이용한 패턴 형성 방법 관한 것이다. 특히, 어시스트 피쳐를 포함하는 노광 마스크에 관한 것이다. The present invention relates to an exposure mask and a pattern forming method using the same. In particular, it relates to an exposure mask comprising an assist feature.
최근 반도체 소자의 집적도가 급격하게 증가함에 따라, 웨이퍼 상에 형성되는 패턴 간의 피치(pitch)도 점점 더 좁아지고 있다. 이에 따라 패턴을 형성하기 위한 포토리소그라피(photolithography) 공정도 더욱 더 한계를 나타내고 있는 실정이다. 이에 따라 높은 해상력을 필요로 하는 패턴을 형성하기 위하여 단파장의 레이저와, 높은 개구수(NA; Numerical Aperture)를 갖는 프로젝션 렌즈를 사용하기도 한다. 그러나 개구수가 커짐에 따라 특정 패턴이 형성되어 있는 구간이 정의가 되지않는 현상이 발생하게 되는데, 이러한 구간을 포비든 피치(Forbidden Pitch)라고 한다. In recent years, as the degree of integration of semiconductor devices has sharply increased, the pitch between the patterns formed on the wafer is also getting narrower. Accordingly, the photolithography process for forming a pattern is also showing a further limit. Accordingly, a short wavelength laser and a projection lens having a high numerical aperture (NA) may be used to form a pattern requiring high resolution. However, as the numerical aperture increases, a phenomenon in which a section in which a specific pattern is formed is not defined occurs. Such a section is called a forbidden pitch.
도 1, 2a 및 도 2b를 참조하여 포비든 피치에 대해 설명하면 다음과 같다.Forbidden pitch will be described with reference to FIGS. 1, 2A and 2B.
도 1은 플래시 메모리 소자를 정의하는 노광 마스크를 도시한 것으로, 셀 영역에서 코어 영역의 연결 구간에 대응되는 부분을 나타낸다.FIG. 1 illustrates an exposure mask defining a flash memory device, and illustrates a portion corresponding to a connection section of a core region in a cell region.
투명 기판(100) 상의 A 영역 및 B 영역에 각각 제 1 라인 패턴(110a) 및 제 2 라인 패턴(110b)이 형성되어 있다. 여기서, A 영역은 코어(core) 영역이며, B 영역은 셀(cell) 영역을 나타낸다. 이하, A 영역 및 B 영역은 각각 코어 영역 및 셀 영역으로 설명하도록 한다.
그리고, 코어 영역에 형성된 제 1 라인 패턴(110a)의 피치(P1)는 셀 영역에 형성된 제 2 라인 패턴(110b)의 피치(P2)보다 크게 형성되어 있다. 즉, 셀 영역에 2개의 패턴이 형성될 때 코어 영역에는 1개의 패턴이 형성되어 있다. 예컨대 셀 영역의 제 2 라인 패턴(110b)들이 100nm의 피치로 디자인된다면, 코어 영역의 제 1 라인 패턴(110a)들은 상기 셀 영역의 2배인 200nm의 피치로 디자인된다.The pitch P1 of the
도 2a 및 도 2b는 상기 도 1에 도시된 노광 마스크를 이용하여 형성한 패턴의 사진도를 도시한 것이다.2A and 2B illustrate photographs of patterns formed using the exposure mask shown in FIG. 1.
도 2a는 베스트 포커스(Best Focus)인 경우 패턴의 DI 프로파일(profile)을 도시한 사진이며, 도 2b는 디포커스(defocus)인 경우 패턴의 DI 프로파일을 도시한 사진이다.FIG. 2A is a photograph showing a DI profile of a pattern in the case of best focus, and FIG. 2B is a photograph showing a DI profile of the pattern in the case of defocus.
여기서, 베스트 포커스인 경우에는 패터닝하고자 하는 패턴이 모두 패터닝되었으나, 디포커스인 경우에는 패턴의 피치가 큰 코어 영역의 패턴이 형성되지 않았다. 패턴의 피치가 큰 코어 영역은 공정 마진이 감소하여 패턴이 형성되지 않았으며, 패턴의 피치가 작은 셀 영역은 패턴이 형성된 것을 알 수 있다. 즉, 셀 영역은 패턴의 피치는 코어 영역에 형성된 패턴의 피치에 비해 2배나 작지만 공정 마진이 매우 크게 나타난 것을 알 수 있다. Here, in the case of the best focus, all the patterns to be patterned are patterned, but in the case of defocus, the pattern of the core region having a large pitch of the pattern is not formed. In the core region having a large pitch of the pattern, the process margin was reduced, and thus the pattern was not formed. That is, although the pitch of the pattern of the cell region is twice as small as that of the pattern formed in the core region, the process margin is very large.
이때, 코어 영역에 형성된 패턴과 같이 특정 패턴의 구간에서 패터닝이 되지 않는 현상이 발생하며, 이를 포비든 피치(forbidden pitch)라고 한다.In this case, a phenomenon in which patterning is not performed in a section of a specific pattern, such as a pattern formed in the core region, occurs, and this is called a forbidden pitch.
이와 같이 포비든 피치를 갖는 패턴이 디자인되는 경우에는 패턴의 피치가 크다고 하더라도 노광 공정 시 공정 마진이 급격히 감소하여 패터닝이 되지 않는 문제가 발생한다.When a pattern having a forbidden pitch is designed as described above, even if the pattern has a large pitch, a process margin is rapidly reduced during the exposure process, thereby causing a problem in that patterning is not performed.
이에 기존에는 포비든 피치의 구간을 디자인 룰(design rule)에 반영하고, 설계자가 상기 포비든 피치의 구간의 패턴을 설계하지 못하도록 하는 방법을 사용하고 있다. 그러나, 이는 설계자가 패턴 레이아웃을 설계하는데 여러 제약을 받게되므로 설계하는 시간과 노력이 요구되는 문제점이 있다.In the past, a method of forbidden pitch section is reflected in a design rule and a designer is not allowed to design the pattern of the section of the forbidden pitch. However, since the designer is subject to various restrictions in designing the pattern layout, a design time and effort are required.
또한, 포비든 피치 구간의 패턴을 더 큰 피치를 가지도록 설계하는 방법을 사용하기도 하는데, 이는 칩 크기가 증가되는 문제점이 있다.In addition, a method of designing a pattern of a forbidden pitch section to have a larger pitch may be used, which causes a problem of increasing chip size.
본 발명은 노광 마스크의 레이아웃을 변경하여 설계 원본과 동일한 패턴을 형성하고자 한다.The present invention intends to change the layout of the exposure mask to form the same pattern as the original design.
본 발명에 따른 노광 마스크는 The exposure mask according to the present invention
제 1 패턴들과, 상기 제 1 패턴들의 피치보다 작은 피치를 가지는 제 2 패턴들과, 상기 제 1 패턴들 사이에 배치된 어시스트 피쳐(Assist Feature)를 포함하는 것을 특징으로 한다.And first patterns, second patterns having a pitch smaller than the pitch of the first patterns, and an assist feature disposed between the first patterns.
이때, 상기 제 1 패턴 및 상기 제 2 패턴은 라인 패턴이며, 상기 제 1 패턴 및 상기 제 2 패턴은 차광 패턴 또는 투광 패턴이다.In this case, the first pattern and the second pattern are line patterns, and the first pattern and the second pattern are light blocking patterns or light transmitting patterns.
그리고, 상기 제 1 패턴들은 코어(Core) 영역에 형성되며, 상기 제 2 패턴들은 셀(Cell) 영역에 형성된다.The first patterns are formed in a core region, and the second patterns are formed in a cell region.
또한, 상기 제 1 패턴의 피치는 상기 제 2 패턴의 피치의 2배이며, 상기 어시스트 피쳐는 상기 제 1 패턴들과 일정 거리 이격되어 형성되고, 상기 어시스트 피쳐는 상기 제 1 패턴들 사이의 중앙부에 형성된다. 그리고, 상기 어시스트 피쳐의 선폭은 상기 제 1 패턴의 선폭보다 작게 형성하며, 상기 제 1 패턴과 상기 어시스트 피쳐 사이의 피치는 상기 제 2 패턴의 피치와 동일하도록 한다.In addition, the pitch of the first pattern is twice the pitch of the second pattern, the assist feature is formed spaced apart from the first patterns by a predetermined distance, the assist feature is formed in the center between the first patterns Is formed. The line width of the assist feature is smaller than the line width of the first pattern, and the pitch between the first pattern and the assist feature is equal to the pitch of the second pattern.
또한, 본 발명에 따른 노광 마스크를 이용한 패턴 형성 방법은 In addition, the pattern forming method using an exposure mask according to the present invention
기판 상부에 피식각층 및 감광막을 형성하는 단계와, 제 1 패턴들, 상기 제 1 패턴들의 피치보다 작은 피치를 가지는 제 2 패턴들 및 상기 제 1 패턴들 사이에 배치된 어시스트 피쳐(Assist Feature)가 형성된 노광 마스크를 이용하여 상기 감광막을 패터닝하여 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로 상기 피식각층을 식각하는 단계를 포함하는 것을 특징으로 한다.Forming an etched layer and a photoresist on the substrate, first patterns, second patterns having a pitch smaller than the pitch of the first patterns, and an assist feature disposed between the first patterns; Patterning the photoresist layer using the formed exposure mask to form a photoresist pattern, and etching the etched layer using the photoresist pattern as a mask.
본 발명에 따른 노광 마스크는 포비든 피치에 상관없이 설계 원본을 디자인 할 수 있으며, 상기 포비든 피치의 제한이 없어짐에 따라 칩의 크기를 최소화할 수 있다. The exposure mask according to the present invention can design the original design irrespective of the forbidden pitch, and can minimize the size of the chip as the limit of the forbidden pitch is eliminated.
또한, 어시스트 피쳐를 포함하는 노광 마스크를 이용함으로써 공정 마진이 향상되는 효과가 있다. In addition, there is an effect that the process margin is improved by using an exposure mask including an assist feature.
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings an embodiment of the present invention will be described in detail.
도 3은 본 발명에 따른 노광 마스크를 도시한 평면도이다.3 is a plan view showing an exposure mask according to the present invention.
도 3을 참조하면, 투명 기판(200)의 A 영역에는 제 1 라인 패턴(210a)들이 형성되어 있으며, B 영역에는 제 1 라인 패턴(210a)의 피치(pitch)보다 작은 피치를 가지는 제 2 라인 패턴(210b)들이 형성되어 있다. 상기 노광 마스크 레이아웃은 플래시 메모리(flash memory) 소자에 적용될 수 있다. 그러나, 본 발명은 플래시 메모리 소자에 한정되지 않고 DRAM, PRAM 등 모든 반도체 소자에 적용될 수 있다.Referring to FIG. 3,
여기서, A 영역은 코어(core) 영역에 대응되며, B 영역은 셀(cell) 영역에 대응된다. 그리고, 제 1 라인 패턴(210a) 및 제 2 라인 패턴(210b)은 차광 패턴 또는 투광 패턴일 수 있다.Here, area A corresponds to the core area and area B corresponds to the cell area. The
그리고, 제 1 라인 패턴(210a)들 사이에는 어시스트 피쳐(assist feature)(210c)가 형성되어 있다. 여기서, 어시스트 피쳐(210c)는 제 1 라인 패턴(210a)들 사이의 중앙부에 하나씩 형성되며, 제 1 라인 패턴(210a)들과 일정 거리 이격되어 형성된다. 그리고, 어스시트 피쳐(210c)의 선폭은 제 1 라인 패턴(210a)의 선폭보다 작게 형성된다. 이때, 어시스트 피쳐(210c)는 노광 마스크 상에는 존재하지만 웨이퍼 상에 패터닝은 되지 않아야 하므로, 패터닝 될 수 있는 한계 해상도 이하의 선폭으로 형성하는 것이 바람직하다.An
여기서, 제 1 라인 패턴(210a)과 어시스트 피쳐(210c) 사이의 피치(P1)는 제 2 라인 패턴(210b)의 피치(P2)와 동일하게 하는 것이 바람직하다. 즉, 도 3에서 점섬으로 표시된 영역에서와 같이 하나의 제 1 라인 패턴(210a)과 하나의 어시스트 피쳐(210c)가 형성되는 영역의 선폭은 두 개의 제 2 라인 패턴(210b)이 형성되는 영역의 선폭과 동일하도록 한다. Here, the pitch P1 between the
예컨대 B 영역의 제 2 라인 패턴(210b)들이 100nm의 피치로 디자인된다면, A 영역에서는 제 1 라인 패턴(210a)과 인접하여 어시스트 피쳐(210c)가 삽입되면서 B 영역과 동일한 피치인 100nm의 피치가 된다.For example, if the
도시되지는 않았지만 상기 도 3의 노광 마스크를 이용한 패턴 형성 방법을 설명하면 다음과 같다.Although not shown, a pattern forming method using the exposure mask of FIG. 3 will be described.
먼저, 기판 상부에 피식각층 및 하드마스크층을 형성하고, 하드마스크층 상 부에 감광막을 도포한다. First, an etched layer and a hard mask layer are formed on the substrate, and a photosensitive film is coated on the hard mask layer.
다음에, 상기 감광막에 대해 상기 도 3의 노광 마스크를 사용한 노광 공정을 진행하여 감광막 패턴을 형성한다. 이때, 상기 도 3에 도시된 어시스트 피쳐(210c)는 패턴을 형성하는 데에는 영향을 미치지 않으므로, 감광막 패턴으로 형성되지 않는다. 어시스트 피쳐(210c)는 패터닝 될 수 있는 한계 해상도 이하의 선폭으로 형성되어 어시스트 피쳐(210c) 양측의 제 1 라인 패턴(210a)들이 패턴을 형성할 때 해상력을 증가시켜 노광되는 빛의 초점이나 에너지 변화에도 불구하고 공정 마진 내에서 정확한 패턴을 형성할 수 있도록 하는 역할을 한다.Next, an exposure process using the exposure mask of FIG. 3 is performed on the photosensitive film to form a photosensitive film pattern. In this case, since the
따라서, 상기 도 3의 노광 마스크에서 패터닝하고자 하는 제 1 라인 패턴(210a) 및 제 2 라인 패턴(210b)이 패터닝된다. 특히, 포비든 피치로 형성된 제 1 라인 패턴(210a)이 정확하게 패터닝된다.Accordingly, the
그 다음, 감광막 패턴을 마스크로 하드마스크층을 식각하여 하드마스크 패턴을 형성하고, 하드마스크 패턴을 마스크로 피식각층을 식각하여 피식각층 패턴을 형성한다. Next, the hard mask layer is etched using the photoresist pattern as a mask to form a hard mask pattern, and the etched layer is etched using the hard mask pattern as a mask to form an etched layer pattern.
상술한 바와 같이 포비든 피치로 형성된 패턴들 사이에 어시스트 피쳐가 형성된 노광 마스크를 이용하여 패턴 형성을 진행하면, 포비든 피치의 패턴이 설계되어 있더라도 설계 원본과 동일한 패턴이 형성된다.As described above, when the pattern formation is performed using an exposure mask in which an assist feature is formed between the patterns formed at the Forbidden pitch, the same pattern as the original design is formed even if the pattern at the Forbidden pitch is designed.
따라서, 포비든 피치에 상관없이 설계 디자인이 가능하며, 포비든 피치의 제한이 없어짐에 따라 칩 크기를 최소화시킬 수 있다. 그리고, 공정 마진이 향상된다.Thus, the design can be designed regardless of the forbidden pitch, and the chip size can be minimized as the forbidden pitch is not limited. And process margins improve.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.It will be apparent to those skilled in the art that various modifications, additions, and substitutions are possible, and that various modifications, additions and substitutions are possible, within the spirit and scope of the appended claims. As shown in Fig.
도 1은 종래 기술에 따른 노광 마스크를 도시한 평면도.1 is a plan view showing an exposure mask according to the prior art.
도 2a 및 도 2b는 상기 도 1의 노광 마스크를 이용하여 형성된 패턴을 도시한 사진도.2A and 2B are photographic views showing patterns formed using the exposure mask of FIG.
도 3은 본 발명에 따른 노광 마스크를 도시한 평면도.3 is a plan view of an exposure mask according to the present invention;
< 도면의 주요 부분에 대한 부호 설명 ><Explanation of Signs of Major Parts of Drawings>
200 : 투명 기판 210a : 제 1 라인 패턴200:
210b : 제 2 라인 패턴 210c : 어시스트 피쳐210b:
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080118311A KR20100059512A (en) | 2008-11-26 | 2008-11-26 | Photo mask and method for forming the pattern using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080118311A KR20100059512A (en) | 2008-11-26 | 2008-11-26 | Photo mask and method for forming the pattern using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100059512A true KR20100059512A (en) | 2010-06-04 |
Family
ID=42360812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080118311A Ceased KR20100059512A (en) | 2008-11-26 | 2008-11-26 | Photo mask and method for forming the pattern using the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20100059512A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180068653A (en) | 2016-12-14 | 2018-06-22 | 삼성전자주식회사 | Semiconductor device |
-
2008
- 2008-11-26 KR KR1020080118311A patent/KR20100059512A/en not_active Ceased
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180068653A (en) | 2016-12-14 | 2018-06-22 | 삼성전자주식회사 | Semiconductor device |
| US10319741B2 (en) | 2016-12-14 | 2019-06-11 | Samsung Electronics Co., Ltd. | Semiconductor devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20190013409A (en) | Multiple-mask multiple-exposure lithography and masks | |
| US6818480B2 (en) | Method of forming a pattern of a semiconductor device and photomask therefor | |
| JP2006527398A (en) | Method of designing a reticle and manufacturing a semiconductor element with a reticle | |
| JP2005150494A (en) | Method of manufacturing semiconductor device | |
| JP2016162942A (en) | Formation method | |
| US20090091729A1 (en) | Lithography Systems and Methods of Manufacturing Using Thereof | |
| KR20090097471A (en) | Exposure mask and method of forming semiconductor device using same | |
| KR100855851B1 (en) | Semiconductor device and manufacturing method thereof | |
| KR20100059512A (en) | Photo mask and method for forming the pattern using the same | |
| KR101061357B1 (en) | Photo mask | |
| KR100854926B1 (en) | Mask for Semiconductor Device | |
| KR100841354B1 (en) | Light source for photolithography, photolithography apparatus and photolithography method | |
| KR100586549B1 (en) | Photomask and pattern manufacturing method using the same | |
| CN107092161A (en) | Photomask and method of manufacturing semiconductor device using same | |
| KR20090044534A (en) | Exposure mask, exposure mask manufacturing method and semiconductor device manufacturing method using the same | |
| JP2006319369A (en) | Method for manufacturing semiconductor integrated circuit device | |
| JP2006303541A (en) | Method for manufacturing semiconductor integrated circuit device | |
| KR100835469B1 (en) | Exposure mask and method of manufacturing semiconductor device using same | |
| KR100861196B1 (en) | Pattern formation method of semiconductor device | |
| US11662658B2 (en) | Photo-mask and semiconductor process | |
| JP2007165704A (en) | Pattern forming method, and manufacturing method for levenson type mask | |
| US7838181B2 (en) | Photo mask and method for manufacturing semiconductor device using the same | |
| US7482110B2 (en) | Method for adapting structure dimensions during the photolithographic projection of a pattern of structure elements onto a semiconductor wafer | |
| KR20020034310A (en) | Overlay vernier and method of making the same | |
| JP5318140B2 (en) | Levenson type mask manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20081126 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20100930 Patent event code: PE09021S01D |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20110303 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20100930 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |
|
| J201 | Request for trial against refusal decision | ||
| PJ0201 | Trial against decision of rejection |
Patent event date: 20110401 Comment text: Request for Trial against Decision on Refusal Patent event code: PJ02012R01D Patent event date: 20110303 Comment text: Decision to Refuse Application Patent event code: PJ02011S01I Appeal kind category: Appeal against decision to decline refusal Decision date: 20110405 Appeal identifier: 2011101002694 Request date: 20110401 |
|
| J121 | Written withdrawal of request for trial | ||
| PJ1201 | Withdrawal of trial |
Patent event code: PJ12011R01D Patent event date: 20110405 Comment text: Written Withdrawal of Request for Trial Appeal identifier: 2011101002694 Request date: 20110401 Appeal kind category: Appeal against decision to decline refusal Decision date: 20110405 |