[go: up one dir, main page]

KR20100085508A - Trench insulated gate bipolar trangistor - Google Patents

Trench insulated gate bipolar trangistor Download PDF

Info

Publication number
KR20100085508A
KR20100085508A KR1020090004828A KR20090004828A KR20100085508A KR 20100085508 A KR20100085508 A KR 20100085508A KR 1020090004828 A KR1020090004828 A KR 1020090004828A KR 20090004828 A KR20090004828 A KR 20090004828A KR 20100085508 A KR20100085508 A KR 20100085508A
Authority
KR
South Korea
Prior art keywords
tigbt
turn
gate
igbt
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020090004828A
Other languages
Korean (ko)
Inventor
용 서 구
Original Assignee
용 서 구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 용 서 구 filed Critical 용 서 구
Priority to KR1020090004828A priority Critical patent/KR20100085508A/en
Publication of KR20100085508A publication Critical patent/KR20100085508A/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411Insulated-gate bipolar transistors [IGBT]
    • H10D12/441Vertical IGBTs
    • H10D12/461Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137Collector regions of BJTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/177Base regions of bipolar transistors, e.g. BJTs or IGBTs

Landscapes

  • Thyristors (AREA)

Abstract

PURPOSE: A vertical gate type bipolar transistor with an electric field dispersion effect is provided to improve a breakdown voltage by inducing a part of electric field, which is concentrated to the edge of a gate, toward a junction part. CONSTITUTION: Hole-injection efficiency toward an N-type drift layer is maximized by isolating a P-type positive collector in a trench insulated gate bipolar transistor(TIGBT) structure using an oxide film. A P-type base(26) is formed between gates(29) in the TIGBT structure. A part of electric field, which is concentrated toward the gates, is induced toward a junction part. The flow of holes is improved in a turn-off operation.

Description

전계 분산 효과를 갖는 수직 게이트형 바이폴라 트렌지스터 {Trench Insulated Gate Bipolar Trangistor}Vertical Insulated Gate Bipolar Trangistor with Field Dispersion Effect

최근 IT산업의 급격한 발전과 함께 에너지 효율성문제가 대두되면서 전력산업은 그 중요성이 더욱 커지고 있다. 전력 산업은 실리콘을 중심으로 한 반도체 기술임은 자명하다. 따라서 전력용 반도체 소자 중 IGBT는 MOSFET과 BJT의 장점을 취합한 전력용 스위칭 소자로서 BJT의 복잡한 전류제어회로와 느린 스위칭 스피드의 문제, MOSFET의 낮은 항복특성과 빈약한 전류제어능력을 극복할 수 있는 대체 소자로서 주목 받고 있다. 하지만 IGBT는 수평(Planar) 게이트 IGBT(도2)의 경우, JFET(10)영역에 의한 순방향 전압강하 문제와 턴-오프(Turn-off)시 정공전류에 의한 시간 지연 등의 개선되어야 할 많은 문제점들이 있고, 수직(Trench) 게이트 IGBT(도3)은 수평(Planar) 게이트 IGBT(도2)와는 달리 JFET(10)영역이 존재하지 않아 더 낮은 순방향 전압강하를 얻을 수 있으며, 특히 단위 셀의 크기를 수평(Planar) 게이트 IGBT(도2)보다 반이하로 줄일 수 있어 모듈의 소형화에 유리하다. 하지만 수직형(Trench) IGBT(도3)의 경우 게이트(Gate)(29)의 모서리(Edge)(37)에서 전계집중에 의한 항복특성이 다소 감소 할 수 있다. 따라서 IGBT의 턴-오프(Turn-off)시간을 줄이기 위한 방법으로 방사선 조사에 의한 정공의 수명시간을 줄이는 기술과 N-Buffer(31)층이 사용된 PT-IGBT(Punch Through IGBT)등이 사용되었고, 최근에는 구조적 개선을 통해 턴-오프(Turn-off)시간을 줄이기 위해 컬렉터(Collector)구조를 변경하여 N+(31)/P+(32)가 단락 된 컬렉터(Collector)구조 등이 제안되고 있다. 그러나 턴-오프(Turn-off) 시간의 감소를 위한 IGBT 소자의 구조적 변경은 트레이드-오프(Trade-off)관계에 있는 순방향 전압강하를 증가시킬 수 있다. 따라서 본 발명에서는 일반적인 TIGBT(Trench Insulated Gate Bipolar Transistor)가 갖는 구조적 한계를 극복하고 좀 더 나아가 기존 IGBT 성능지표를 만족하면서 새로운 구조의 TIGBT의 구조적 변경으로 인한 내압특성의 향상과 순방향 전압강하, 턴-오프 시간의 트레이드-오프 관계를 개선하는데 그 목적이 있다.Recently, with the rapid development of the IT industry, the energy efficiency problem has emerged, the power industry is becoming more important. It is clear that the power industry is a semiconductor technology centered on silicon. Therefore, IGBT is a power switching device that combines the advantages of MOSFET and BJT. It can overcome the problems of BJT's complex current control circuit, slow switching speed, low breakdown and poor current control capability of MOSFET. It is attracting attention as an alternative element. However, in the case of the horizontal gate IGBT (FIG. 2), the IGBT has many problems that need to be improved such as a forward voltage drop caused by the JFET 10 region and a time delay caused by hole current during turn-off. Unlike the horizontal gate IGBT (FIG. 2), the vertical gate IGBT (FIG. 3) has no JFET 10 region, so that a lower forward voltage drop can be obtained, in particular, the unit cell size. Can be reduced to less than half the horizontal gate IGBT (Fig. 2), which is advantageous for miniaturization of the module. However, in the case of the vertical IGBT (FIG. 3), the yield characteristic due to the field concentration may be somewhat reduced at the edge 37 of the gate 29. FIG. Therefore, as a method to reduce turn-off time of IGBT, technology for reducing hole life time by irradiation and PT-IGBT (Punch Through IGBT) using N-Buffer (31) layer is used. Recently, a collector structure in which N + (31) / P + (32) is shorted by changing the collector structure in order to reduce turn-off time through structural improvement has been proposed. . However, the structural change of the IGBT device to reduce the turn-off time can increase the forward voltage drop in the trade-off relationship. Therefore, the present invention overcomes the structural limitations of the general TIGBT (Trench Insulated Gate Bipolar Transistor) and further satisfies the existing IGBT performance index while improving the breakdown voltage characteristics due to the structural change of the TIGBT of the new structure, and forward voltage drop and turn-off. The purpose is to improve the trade-off relationship of off time.

본 발명은 TIGBT(도6) 구조로서 순방향 전압강하, 항복특성, 그리고 턴-오프의 전기적 특성을 개선한 TIGBT에 관한 것이다.The present invention relates to a TIGBT having a TIGBT (FIG. 6) structure having improved forward voltage drop, breakdown characteristics, and electrical characteristics of turn-off.

일반적인 IGBT(Insulated Gate Bipolar Transistor)는 MOS-Gate 사이리스터의 구조와 동일하나 기생 사이리스터(PNPN)의 구조가 턴-온 되지 않도록 동작된다는 점에서 다른 특성을 가지고 있다. 또한 IGBT는 평면 셀룰라(Cellular) 또는 스트라이프(Stripe), 토폴로지(Topology)로 구현 가능하며 이들 디비이스는 진성 JFET를 구 비한다. JFET는 디바이스 온-저항(On-resistance)을 증가시킴으로 순방향 전압 강하(Vce,sat)을 증가시킨다.   The general Insulated Gate Bipolar Transistor (IGBT) has the same characteristics as that of MOS-Gate thyristors, but has different characteristics in that the structure of parasitic thyristor (PNPN) is operated so as not to turn on. In addition, IGBTs can be implemented in planar cellular, stripe, or topology, and these devices have intrinsic JFETs. JFETs increase the forward voltage drop (Vce, sat) by increasing device on-resistance.

IGBT(도2)는 수평형(Planar) IGBT로써 게이트(Gate)(29)하단에 있는 P-base(12)와 P+(13) 사이의 공핍층(Depletion layer) 확산에 의한 JFET(Junction Field Effect Transistor)(10)영역을 구비한 구조이다. 그러나 JFET는 디바이스 온-저항(On-resistance)을 증가시킴으로 순방향 전압 강하(Vce,sat)을 증가 시키는 문제점이 있다. 또한 수평형 IGBT(도2)는 턴-오프 시 정공전류에 의한 턴-오프 시간지연 등의 문제점이 있다.  The IGBT (Fig. 2) is a planar IGBT, which is a junction field effect due to diffusion of a depletion layer between the P-base 12 and the P + 13 under the gate 29. Transistor) 10 is provided. However, the JFET has a problem of increasing the forward voltage drop (Vce, sat) by increasing the device on-resistance. In addition, the horizontal IGBT (FIG. 2) has problems such as turn-off time delay due to hole current during turn-off.

TIGBT(도3)은 수평형(Planar) IGBT(도2)와는 단리 JFET(10)영역이 존재하지 않아 더 낮은 순방향 전압강하를 얻을 수 있으며, 특히 N+(28)과 Gate(29) 사이 채널(Channel) 길이를 줄일 수 있어 셀 크기를 수평형(Planar) IGBT(도2)보다 반 이하로 줄일 수 있어 모듈의 소형화에 유리하다. 하지만 게이트(Gate)(29)하단 모서리(Edge)(37)에서의 전계집중에 의해 항복특성이 다소 감소하는 문제점이 있다.  TIGBT (FIG. 3) has no isolated JFET 10 region from the planar IGBT (FIG. 2), resulting in a lower forward voltage drop, in particular the channel between N + (28) and Gate (29). Since the channel length can be reduced, the cell size can be reduced to less than half of the horizontal IGBT (FIG. 2), which is advantageous for miniaturization of the module. However, there is a problem in that the yield characteristic is somewhat reduced by the field concentration at the lower edge 37 of the gate 29.

따라서 수평형(Planar) IGBT(도2)에서 발생하는 낮은 항복특성과 느린 턴-오프 시간및 TIGBT(도3)에서 발생하는 전계집중에 의한 항복특성의 개선이 필요하다.Therefore, it is necessary to improve the breakdown characteristics due to low yield and slow turn-off time in the planar IGBT (FIG. 2) and the field concentration occurring in the TIGBT (FIG. 3).

본 발명에 따르면, 기존 TIGBT(도3) 하단에 P+컬렉터(Collector)(15) 영역을 산화막(sio2)(33)으로 고립시킴으로서 N-드리프트(drift)(11) 층으로의 정공 주입효율을 극대화하여 기존 TIGBT(도3)보다 더 낮은 순방향 전압강하를 특징으로 하는 TIGBT(도4)의 구조와 P-base(26)영역 하단에 깊은 확산 층을 볼록(34)하게 도입함으로서 양 게이트(Gate)(29) 쪽으로 집중되는 전계의 일부를 접합부 쪽으로 유도하여 기존 TIGBT(도3)보다 높은 항복전압, 빠른 턴-오프 시간을 갖는 TIGBT(도5) 구조를 하나의 구조로 결합한 TIGBT(도6)구조이다. 따라서 본 발명은 TIGBT 도면4와 도면5의 두 구조가 갖는 우수한 전기적 특성을 모두 갖도록 결합한 TIGBT(도6)의 구조로서 순방향 전압강하, 항복특성, 그리고 턴-오프(Turn-off)특성을 모두 개선시킬 수 있다.According to the present invention, the hole injection efficiency into the N-drift layer 11 is maximized by isolating the P + collector 15 region under the existing TIGBT (Fig. 3) with an oxide film 33. Gate gate by introducing convex 34 into the structure of the TIGBT (FIG. 4), which is characterized by a lower forward voltage drop than the conventional TIGBT (FIG. 3) and the bottom of the P-base 26 region. TIGBT (FIG. 6) combines the TIGBT (FIG. 5) structure with higher breakdown voltage and faster turn-off time than the existing TIGBT (FIG. 3) into one structure by inducing part of the electric field concentrated toward (29). to be. Therefore, the present invention improves forward voltage drop, breakdown, and turn-off characteristics as a structure of TIGBT (FIG. 6) combined to have excellent electrical characteristics of the two structures of TIGBT Figures 4 and 5. You can.

본 발명은 TIGBT에서 N-드리프트(drift)영역(11) 층으로의 정공 주입효율을 극대화하여 순방향 전압을 감소시킬 수 있으며, 게이트(Gate) 모서리(Edge)(37) 쪽 으로 집중되는 전계의 일부를 접합부 쪽으로 유도시킴으로서 항복전압을 높일 수 있다. 또한 턴-오프(Turn-off) 시 정공의 흐름을 개선함으로 턴-오프(Turn-off) 시간을 낮출 수 있다.The present invention can reduce the forward voltage by maximizing the hole injection efficiency from the TIGBT to the N-drift region (11) layer, the portion of the electric field concentrated toward the gate edge (37) The breakdown voltage can be increased by inducing to the junction. In addition, the turn-off time can be lowered by improving the flow of holes during turn-off.

본 발명에서는 IGBT의 전기적 특성개선을 위한 TIGBT(도면4,5,6)의 구조로 TIGBT(도3)을 이용하여 농도의 변화 없이 낮은 순방향 전압강하 특성을 얻기 위해 소자 하단의 P+ 컬렉터(Collector)(32) 부분을 산화막(Sio2)(33)으로 고립시킴으로 순방향 전압강하에 따라 트레이드 오프(Trade-off) 관계에 있는 턴 오프(Turn-off) 손실의 영향을 줄이기 위해 P+컬렉터(Collector)(32) 양쪽에 산화막(Sio2)(33)을 경계로 하여 N+확산 영역(31)을 형성한 TIGBT의 구조(도4)와 기존 TIGBT(도3)을 이용, 농도의 변화 없이 높은 항복특성을 얻기 위해 게이트(Gate)(29) 사이의 P-베이스(base)(26) 영역을 볼록(34)하게 설계함으로서 게이트(Gate) 모서리(Edge)(37)쪽에 집중되는 전계의 일부를 완화시켜 게이트(Gate) 모서리(Edge)(37)쪽에서 먼저 항복이 일어나는 기존 TIGBT(도3)보다 더욱 우수한 항복특성을 얻을 수 있으며, 턴-오프(Turn-off)시 볼록(34)한 P-베이스(Base)영역(26)의 영향으로 기존 TIGBT(도3)보다 이미터(Emitter)(30)로 빠져나가는 정공전류의 흐름이 분산되어 더 빠른 턴 오프(Turn-off)특성을 갖는다. 또한 도면6의 TIGBT구조는 도면 4의 TIGBT 구조의전기적 특징과 도면 5의 TIGBT 구조의 전기적 특징을 고려한 구조로 N-드리프트(drift)층(11)으로 정공 주입효율을 극대화하여 순방향 전압을 감소시킬 수 있고, 게이트(Gate) 모서리(Edge)영역(37)쪽으로 집중되는 전계의 일부를 접합부 쪽으로 유도시킴으로서 항복전압을 높일 수 있다. 또한 턴-오프(Turn-off) 시 정공의 흐름을 개선함으로 턴-오프(Turn-off) 시간을 낮출 수 있다.In the present invention, the structure of TIGBT (Figs. 4, 5, 6) for improving the electrical characteristics of the IGBT, using the TIGBT (Fig. 3) to obtain a low forward voltage drop without changing the concentration of the P + collector (Collector) at the bottom of the device The P + collector (32) is isolated to isolate the portion of the (32) portion from the oxide film (Sio2) 33 so as to reduce the effect of the turn-off loss in the trade-off relationship according to the forward voltage drop. In order to obtain a high yielding characteristic without changing the concentration by using the structure of TIGBT (Fig. 4) and the existing TIGBT (Fig. 3) in which the N + diffusion region 31 is formed around the oxide film (Sio2) 33 on both sides. By designing the region of the P-base 26 between the gates 29 to be convex 34, a portion of the electric field concentrated on the gate edge 37 is relaxed to gate ) Better yield characteristics than the existing TIGBT (Fig. 3), which yields first at the edge (37), can be obtained. In the turn-off, due to the influence of the convex (34) P-base area (26), the hole current exiting to the emitter (30) rather than the existing TIGBT (Fig. 3). The flow is distributed and has a faster turn-off characteristic. In addition, the TIGBT structure shown in FIG. 6 is a structure considering the electrical characteristics of the TIGBT structure shown in FIG. 4 and the electrical characteristics of the TIGBT structure shown in FIG. 5, and the forward voltage is reduced by maximizing the hole injection efficiency to the N-drift layer 11. The breakdown voltage can be increased by inducing a portion of the electric field concentrated toward the gate edge region 37 toward the junction portion. In addition, the turn-off time can be lowered by improving the flow of holes during turn-off.

본 발명으로 구현화되는 반도체장치는, 컬렉터(Collector)전극(16)과, 컬렉터(Collector)영역군(31,32)과, 절연층(33)과 드리프트(drift) 영역(11)과, 베이스(base) 영역(26)과, 이미터(emitter) 영역(27,28)과, 게이트(gate) 전극(29)과, 이미터(emitter) 전극(30)을 가지고 있다. 컬렉터(Collector) 영역군(31)은 , 컬렉터(Collector) 전극(16)상에 절연체(33)으로 인해 분산 배치 되어 있고, 제 1도전형이다. 절연층(33)은 컬렉터(Collector) 전극(16)상의 컬렉터(Collector) 영역(32)과 N+영역(31)사이 간격에 형성 되어 있다. 드리프트(drift) 영역(11)은, 컬렉터(Collector) 영역(32)과 N+영역(31) 그리고 절연층(33)에 접하고 있고, 제 2 도전형이다. 베이스(base) 영역(26)은, 드리프트(drift) 영영(11)에 따라서 컬렉터 (Collector)영역(32)으로 부터 떨어져 있고, 제1 도전형이다. 이미터(emitter) 영역(27,28)은 , 베이스(base) 영역(26)에 따라서 드리프트(drift) 영역(11)으로부터 떨어져 있고, 제2 도전형이다. 게이트(gate)전극(29)은 이미터(emitter) 영역(28)과 베이스(Base) 영역(26)에 접촉되어 있으며 또한 드리프트(drift) 영역(11)에 접촉하여 있다. 게이트(gate) 전극(29)의 형상은 특별히 한정되지 않고, 예를 들면 플레나(Planar) 게이트형이나 트렌치(trench) 게이트형 등을 적합히 채용할 수 있다.   The semiconductor device embodied in the present invention includes a collector electrode 16, a collector region group 31 and 32, an insulating layer 33, a drift region 11, and a base ( It has a base region 26, emitter regions 27 and 28, a gate electrode 29, and an emitter electrode 30. The collector region group 31 is distributed on the collector electrode 16 due to the insulator 33 and is of the first conductivity type. The insulating layer 33 is formed at intervals between the collector region 32 and the N + region 31 on the collector electrode 16. The drift region 11 is in contact with the collector region 32, the N + region 31, and the insulating layer 33, and is of a second conductivity type. The base region 26 is separated from the collector region 32 in accordance with the drift region 11 and is of the first conductivity type. The emitter regions 27 and 28 are separated from the drift region 11 along the base region 26 and are of the second conductivity type. The gate electrode 29 is in contact with the emitter region 28 and the base region 26 and also in contact with the drift region 11. The shape of the gate electrode 29 is not specifically limited, For example, a planar gate type | mold, a trench gate type, etc. can be employ | adopted suitably.

상기의 반도체 장치가 온(on)한 때의 동작을 설명한다. 게이트(gate) 전극(29)에 소정의 온(on) 전압이 인가된다면, 이미터(emitter) 영역(27,28)과 드리프트(drift) 영역(11)을 사이에 두고 있는 베이스(base) 영역 (26)에 반전층이 형성되고, 제2도전형 캐리어(carrier)는 반전층을 경유하여 드리프트(drift) 영역(11)에 공급된다. 제2도전형 캐리어(carrier)는 드리프트(drift) 영역을 거쳐 컬렉터(Collector) 전극 측(11)에 유동한다. 컬렉터(collector) 전극상에 국소적에 형성 되어 있는 절역막(33)이 존재하기 때문에, 제2 도전형 캐리어(carrier)는 드리프트(drift) 영역(11)으로부터 컬렉터(collector) 전극(16)에 직접적으로 이동할 수 없고, 컬렉터(collector) 영역(32)을 경유하고 컬렉터(Collector)전극(16)으로 이동한다. 또, 상기의 반도체구조에서는, 컬렉터(Collector) 영역(32)이 컬렉터(Collector) 전극(16)상에 분산 배치 되어 있다. 종래의 반도체구조(도3)에서는, 컬렉터(collector) 전극(16)전면에 컬렉터(collector)영역(32)이 형성 되어 있는 것에 대하여 상기의 반도체 구조에서는 컬렉터(collector)영역(32)에 형성 되어 있다. 따라서 컬렉터(Collector) 전극(16)상에 분산 배치 되어 있는 컬렉터(Collector) 영역에는 , 제 2 도전형 캐리어(Carrier)가 집중하는 것이 된다. 제2 도전형 캐리어(carrier)가 집중한다면, 그것에 호응하고 컬렉터(collector) 전극으로부터 컬렉터(collector) 영역에 공급되는 제1 도전형 캐리어(carrier)가 증대한다. 그 결과 드리프트(drift) 영역의 전도도 변조가 활동적으로 되고, 반도체장치의 온 전압은 감소한다. The operation when the semiconductor device is on will be described. If a predetermined on voltage is applied to the gate electrode 29, a base region having an emitter region 27 and 28 and a drift region 11 therebetween. An inversion layer is formed at 26, and the second conductive carrier is supplied to the drift region 11 via the inversion layer. The second conductive carrier flows to the collector electrode side 11 via a drift region. Since there is a localized region of the blocking film 33 on the collector electrode, the second conductivity type carrier is directly from the drift region 11 to the collector electrode 16. Cannot be moved to the collector electrode 32 via the collector region 32. In the semiconductor structure described above, the collector region 32 is dispersedly arranged on the collector electrode 16. In the conventional semiconductor structure (FIG. 3), the collector region 32 is formed on the entire surface of the collector electrode 16, whereas in the semiconductor structure described above, the collector region 32 is formed. have. Therefore, the second conductivity type carrier is concentrated in the collector region distributed on the collector electrode 16. If the second conductivity type carriers are concentrated, the first conductivity type carriers corresponding to the second conductivity type carriers supplied from the collector electrode to the collector region increase. As a result, conductivity modulation in the drift region becomes active, and the on voltage of the semiconductor device decreases.

(1) 실시형태 1(1) Embodiment 1

본 발명의 실시 형태 1에 의한 반도체 장치에 포함되는 TIGBT에 관해서, 단면 구조를 도면4를 이용하고 이하에 설명한다. 우선 TIGBT에 있어서 낮은 온(on) 전압화를 실현하기 위해서는, 셀(Cell)의 충전 밀도 효율을 고려한 트렌치(Trench) 게이트(Gate) 폭이 넓은 쪽이 바람직하다. 트렌치(Trench) 게이트(Gate) 폭이 넓은 것으로, P형 베이스(base)층 26의 면적이 축소된다. 이것에 의해, P+형 반도체인 컬렉터(Collector)(32)으로 부터 높은 저항 N형 반도체 층인 N-드리프트(drift) 영역(11)에 주입되는 정공의 배출 효과가 약해지고, 전하 중성 조건에 따르고 보충하도록 이미터(Emitter)층인 30으로부터 전자의 주입이 촉진되고, 높은저항 N형 반도체층인 N-드리프트(drift) 영역(11)에 보다 효과적으로 전도 때 변조하기 때문이다.  The TIGBT included in the semiconductor device according to the first embodiment of the present invention will be described below with reference to FIG. 4. First, in order to realize a low on-voltage increase in TIGBT, it is preferable that the trench gate width is wider in consideration of the charge density efficiency of the cell. The trench gate is wide and the area of the P-type base layer 26 is reduced. This weakens the effect of the holes injected from the collector 32, which is a P + type semiconductor, into the N-drift region 11, which is a high resistance N-type semiconductor layer, and makes up for and supplements the charge neutral conditions. This is because the injection of electrons from the emitter layer 30 is facilitated and modulated when conducted more effectively to the N-drift region 11, which is a high resistance N-type semiconductor layer.

(2) 실시형태 2(2) Embodiment 2

본 발명의 실시 형태 2에 의한 반도체 장치에 포함되는 트렌치(Trench) 게이트형 IGBT에 관해서, 단면 구조를 도면5를 이용하고 이하에 설명한다.  A trench gate type IGBT included in the semiconductor device according to the second embodiment of the present invention will be described below with reference to FIG. 5.

(3) 실시형태 3(3) Embodiment 3

본 발명의 실시 형태 3에 의한 반도체 장치에 포함되는 트렌치(Trench) 게이트형 IGBT에 관해서, 단면 구조를 도면6를 이용하고 이하에 설명한다.A trench gate type IGBT included in the semiconductor device according to Embodiment 3 of the present invention will be described below with reference to FIG. 6.

도면1.는 IGBT의 내부 구동 회로도이다.1 is an internal drive circuit diagram of the IGBT.

도면2.는 기존 구조의 수평형(Planar) IGBT 구조의 단면도이다.2 is a cross-sectional view of a planar IGBT structure of the existing structure.

도면3.는 기존 구조의 TIGBT 구조의 단면도이다.3 is a cross-sectional view of the TIGBT structure of the existing structure.

도면4.는 본 발명에 의한 낮은 순방향 전압강하를 위한 TIGBT 구조의 단면도이다. 4 is a cross-sectional view of a TIGBT structure for low forward voltage drop according to the present invention.

도면5.는 본 발명에 의한 높은 항복전압과 빠른 턴-오프 시간을 위한 수직형TIGBT 구조의 단면도이다.5 is a cross-sectional view of a vertical TIGBT structure for high breakdown voltage and fast turn-off time according to the present invention.

도면6.는 본 발명에 의한 낮은 순방향 전압강하와 높은 항복전압 빠른 턴-오프 시간을 위한 TIGBT 구조의 단면도이다.Figure 6 is a cross-sectional view of a TIGBT structure for low forward voltage drop and high breakdown voltage fast turn-off time in accordance with the present invention.

10 JFET(Junction Field Effect Transistor) 영역10 Junction Field Effect Transistor (JFET) area

11 N형 반도체 층11 N-type semiconductor layer

12 P형 베이스(Base)층 12 P type base layer

13 P형 래치(Leach)13 P-Latch

14 N형 이미터(Emitter)14 N-type emitter

15 P형 반도체 기판15 P-type semiconductor substrate

16 컬렉터(Collector) 전극16 Collector Electrode

17 게이트(Gate) 전극17 Gate Electrode

18 이미터(Emitter) 전극18 emitter electrode

26 P형 베이스(Base)층 26 P-type base layer

27 P형 이미터(Emitter) 영역27 P-type emitter area

28 N형 이미터(Emitter) 영역28 N-type emitter area

29 게이트(Gate) 영역29 Gate Area

30 이미터(Emitter) 전극30 emitter electrodes

31 N형 불순물 확산층31 N-type impurity diffusion layer

32 P형 커렉터(Collector) 영역32 P-type collector area

33 산화막(Sio2)33 Oxide (Sio2)

34 P형 베이스(Base) 확산층34 P-type base diffusion layer

37 게이트(Gate) 모서리(Edge) 영역37 Gate Edge Area

38 게이트(Gate) 산화막38 gate oxide

Claims (3)

IGBT( Insulated Gate Bipolar Transistor )에 있어서,In Insulated Gate Bipolar Transistor (IGBT), 제4도면에 제안한 TIGBT소자는 기존 TIGBT구조(도3)에 P+컬렉터(Collector)(32)를 산화막(Sio2)(33)으로 고립시킴으로서 N-드리프트(drift)(11) 층으로의 정공 주입효율을 극대화하여 기존 TIGBT구조(도3)보다 더 낮은 순방향 전압강하를 특징으로 하는 TIGBT.The proposed TIGBT device in FIG. 4 isolates the P + collector 32 into an oxide film (Sio2) 33 in the existing TIGBT structure (FIG. 3) to inject holes into the N-drift (11) layer. TIGBT characterized by a lower forward voltage drop than conventional TIGBT structures (Figure 3). IGBT( Insulated Gate Bipolar Transistor )에 있어서,In Insulated Gate Bipolar Transistor (IGBT), 제5도면의 구조는 기존 TIGBT구조(도3)에 P-베이스(Base)(26)을 양 게이트(29)사이에 볼록(34)하게 형성함으로서 게이트(Gate)(29) 쪽으로 집중되는 전계의 일부를 접합부 쪽으로 유도하여 기존 TIGBT(도3)보다 더 높은 항복전압과 턴-오프(Turn-off)시 정공의 흐름을 개선시켜 기존 TIGBT(도3)보다 더 빠른 턴-오프(Turn-off) 시간을 특징으로 하는 TIGBT.The structure of FIG. 5 shows that the P-base 26 is convex 34 between both gates 29 in the existing TIGBT structure (FIG. 3). Leading part toward the junction improves breakdown voltage higher than conventional TIGBT (Figure 3) and flow of holes at turn-off, resulting in faster turn-off than conventional TIGBT (Figure 3) TIGBT featuring time. 제1항 또는 2항에 있어서,The method according to claim 1 or 2, 도면6의 구조는 도면4와 도면5의 두 구조가 갖는 우수한 전기적 특성을 모두 갖도록 결합한 것으로 기존 TIGBT(도3) 구조보다 순방향 전압강하, 항복특성, 그리 고 턴-오프 특성이 모두 개선된 TIGBT.The structure of FIG. 6 is combined to have both excellent electrical characteristics of the structures of FIGS. 4 and 5, and the TIGBT has improved forward voltage drop, breakdown, and turn-off characteristics over the existing TIGBT (FIG. 3) structure.
KR1020090004828A 2009-01-21 2009-01-21 Trench insulated gate bipolar trangistor Ceased KR20100085508A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090004828A KR20100085508A (en) 2009-01-21 2009-01-21 Trench insulated gate bipolar trangistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090004828A KR20100085508A (en) 2009-01-21 2009-01-21 Trench insulated gate bipolar trangistor

Publications (1)

Publication Number Publication Date
KR20100085508A true KR20100085508A (en) 2010-07-29

Family

ID=42644414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090004828A Ceased KR20100085508A (en) 2009-01-21 2009-01-21 Trench insulated gate bipolar trangistor

Country Status (1)

Country Link
KR (1) KR20100085508A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832240A (en) * 2012-09-11 2012-12-19 电子科技大学 Insulated gate bipolar transistor with dielectric layer at collector terminal
KR101352766B1 (en) * 2011-12-08 2014-01-15 서강대학교산학협력단 The planar gate IGBT with nMOS
CN103872110A (en) * 2012-12-07 2014-06-18 中国科学院微电子研究所 Back structure of reverse conducting IGBT and preparation method thereof
CN106298897A (en) * 2015-05-15 2017-01-04 国网智能电网研究院 A kind of planar gate IGBT with separate type colelctor electrode and preparation method thereof
CN114220854A (en) * 2021-12-20 2022-03-22 珠海零边界集成电路有限公司 A reverse-conducting insulated gate bipolar transistor and method of making the same
WO2023155585A1 (en) * 2022-02-21 2023-08-24 珠海零边界集成电路有限公司 Insulated gate bipolar transistor and manufacturing method therefor, electronic device and storage medium
WO2023155584A1 (en) * 2022-02-21 2023-08-24 珠海零边界集成电路有限公司 Insulated gate bipolar transistor, manufacturing method, electronic device, and storage medium

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101352766B1 (en) * 2011-12-08 2014-01-15 서강대학교산학협력단 The planar gate IGBT with nMOS
CN102832240A (en) * 2012-09-11 2012-12-19 电子科技大学 Insulated gate bipolar transistor with dielectric layer at collector terminal
CN103872110A (en) * 2012-12-07 2014-06-18 中国科学院微电子研究所 Back structure of reverse conducting IGBT and preparation method thereof
CN106298897A (en) * 2015-05-15 2017-01-04 国网智能电网研究院 A kind of planar gate IGBT with separate type colelctor electrode and preparation method thereof
CN114220854A (en) * 2021-12-20 2022-03-22 珠海零边界集成电路有限公司 A reverse-conducting insulated gate bipolar transistor and method of making the same
WO2023155585A1 (en) * 2022-02-21 2023-08-24 珠海零边界集成电路有限公司 Insulated gate bipolar transistor and manufacturing method therefor, electronic device and storage medium
WO2023155584A1 (en) * 2022-02-21 2023-08-24 珠海零边界集成电路有限公司 Insulated gate bipolar transistor, manufacturing method, electronic device, and storage medium

Similar Documents

Publication Publication Date Title
CN108389901B (en) Carrier storage enhancement type super-junction IGBT
JP3927111B2 (en) Power semiconductor device
EP2550677B1 (en) Power semiconductor device
US9231581B2 (en) Method of operating a reverse conducting IGBT
US20150187877A1 (en) Power semiconductor device
JPH10284718A (en) Insulated gate type thyristor
JPH09219509A (en) Insulated gate type thyristor and manufacturing method thereof
CN109148572B (en) A reverse blocking type FS-IGBT
CN112928156B (en) Floating p-column reverse-conducting type grooved gate super-junction IGBT
WO2014117492A1 (en) Insulated gate bipolar transistor
KR20100085508A (en) Trench insulated gate bipolar trangistor
CN108493242B (en) A carrier-enhanced IGBT device with optimized internal electric field
WO2019085850A1 (en) Igbt power device
KR101422953B1 (en) Power semiconductor device and method for manufacturing the same
CN102194864A (en) Groove-grid-type insulated gate bipolar transistor with body electrode
CN112951900A (en) Trench gate super junction IGBT (insulated Gate Bipolar transistor) with high-resistance p-top region
KR20150069117A (en) Power semiconductor device
KR20150076716A (en) Power semiconductor device
US9209287B2 (en) Power semiconductor device
CN111276537A (en) A reverse conducting RC-LIGBT device with polysilicon withstand voltage layer
KR20150076768A (en) Power semiconductor device
CN110265477B (en) IGBT devices with PNP punch-through transistors
CN112928155A (en) Groove gate super junction IGBT of floating p column
CN112652658B (en) A trench-gate superjunction IGBT with isolated p-top region
CN114420744B (en) An IGBT device with a thyristor structure using self-biased MOS clamping

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20090121

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20101001

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20110531

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20101001

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20110624

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20101001

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I