[go: up one dir, main page]

KR20100127290A - 표시 장치용 Ａｌ 합금막, 표시 장치 및 스퍼터링 타깃 - Google Patents

표시 장치용 Ａｌ 합금막, 표시 장치 및 스퍼터링 타깃 Download PDF

Info

Publication number
KR20100127290A
KR20100127290A KR1020107023592A KR20107023592A KR20100127290A KR 20100127290 A KR20100127290 A KR 20100127290A KR 1020107023592 A KR1020107023592 A KR 1020107023592A KR 20107023592 A KR20107023592 A KR 20107023592A KR 20100127290 A KR20100127290 A KR 20100127290A
Authority
KR
South Korea
Prior art keywords
film
alloy film
atomic
alloy
amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020107023592A
Other languages
English (en)
Inventor
준이찌 나까이
아끼라 난부
히로시 고또오
히로유끼 오꾸노
아야 미끼
Original Assignee
가부시키가이샤 고베 세이코쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 고베 세이코쇼 filed Critical 가부시키가이샤 고베 세이코쇼
Publication of KR20100127290A publication Critical patent/KR20100127290A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

저온에서의 열처리를 적용한 경우라도 충분히 낮은 전기 저항을 나타내는 동시에, 직접 접속된 투명 화소 전극과의 콘택트 저항이 충분히 저감되고, 또한 내식성이 우수한 표시 장치용 Al 합금막을 제공한다. 본 발명은 표시 장치의 기판 상에서, 투명 도전막과 직접 접속되는 Al 합금막이며, 상기 Al 합금막은, Co를 0.05 내지 0.5원자％ 및 Ge을 0.2 내지 1.0원자％ 함유하고, 또한 Al 합금막 중의 Co량과 Ge량이 하기 수학식 1을 만족시키는 표시 장치용 Al 합금막에 관한 것이다.
[수학식 1]
Figure pct00013

{수학식 1 중, [Ge]은 Al 합금막 중의 Ge량(원자％), [Co]는 Al 합금막 중의 Co량(원자％)을 나타낸다}

Description

표시 장치용 Ａｌ 합금막, 표시 장치 및 스퍼터링 타깃 {Al ALLOY FILM FOR DISPLAY DEVICE, DISPLAY DEVICE, AND SPUTTERING TARGET}
본 발명은 표시 장치용 Al 합금막, 표시 장치 및 스퍼터링 타깃에 관한 것이다.
소형의 휴대 전화로부터, 30인치를 넘는 대형의 텔레비전에 이르기까지 다양한 분야에 사용되는 액정 표시 장치는, 박막 트랜지스터(Thin Film Transitor, 이하, 「TFT」라고 부름)를 스위칭 소자로 하여, 투명 화소 전극과, 게이트 배선 및 소스-드레인 배선 등의 배선부와, 아몰퍼스 실리콘(a-Si)이나 다결정 실리콘(p-Si) 등의 반도체층을 구비한 TFT 기판과, TFT 기판에 대해 소정의 간격을 두고 대항 배치되어 공통 전극을 구비한 대향 기판과, TFT 기판과 대향 기판 사이에 충전된 액정층으로 구성되어 있다.
TFT 기판에 있어서, 게이트 배선이나 소스-드레인 배선 등의 배선 재료에는, 전기 저항이 작고, 미세 가공이 용이한 것 등의 이유에 의해, 순Al 또는 Al－Nd 등의 Al 합금(이하, 이들을 정리하여 Al계 합금이라고 하는 경우가 있음)이 범용되고 있다. Al계 합금 배선과 투명 화소 전극 사이에는, Mo, Cr, Ti, W 등의 고융점 금속으로 이루어지는 배리어 메탈층이 통상 설치되어 있다. 이와 같이, 배리어 메탈층을 통해 Al계 합금 배선을 접속하는 이유는, Al계 합금 배선을 투명 화소 전극과 직접 접속하면, 접속 저항(콘택트 저항)이 상승하여, 화면의 표시 품위가 저하되기 때문이다. 즉, 투명 화소 전극에 직접 접속하는 배선을 구성하는 Al은 매우 산화되기 쉽고, 액정 디스플레이의 성막 과정에서 발생하는 산소나 성막 시에 첨가하는 산소 등에 의해, Al계 합금 배선과 투명 화소 전극의 계면에 Al 산화물의 절연층이 생성되기 때문이다. 또한, 투명 화소 전극을 구성하는 ITO 등의 투명 도전막은 도전성의 금속 산화물이지만, 상기와 같이 하여 생성한 Al 산화물층에 의해, 전기적인 오믹 접속을 행할 수 없다.
그러나, 배리어 메탈층을 형성하기 위해서는, 게이트 전극이나 소스 전극, 또한 드레인 전극의 형성에 필요한 성막용 스패터 장치에 추가하여, 배리어 메탈 형성용 성막 챔버를 여분으로 장비해야만 한다. 액정 디스플레이의 대량 생산에 수반하여 저비용화가 진행됨에 따라서, 배리어 메탈층의 형성에 수반하는 제조 비용의 상승이나 생산성의 저하는 경시할 수 없게 되어 있다.
따라서, 배리어 메탈층의 형성을 생략할 수 있고, Al계 합금 배선을 투명 화소 전극에 직접 접속하는 것이 가능한 전극 재료나 제조 방법이 제안되어 있다.
예를 들어, 본원 출원인은 배리어 메탈층의 생략을 가능하게 하는 동시에, 공정수를 늘리지 않고 간략화하여, Al계 합금 배선을 투명 화소 전극에 대해 직접 또한 확실하게 접속할 수 있는 다이렉트 콘택트 기술을 개시하고 있다(특허 문헌 1).
상세하게는, 특허 문헌 1은, 합금 성분으로서, Au, Ag, Zn, Cu, Ni, Sr, Ge, Sm 및 Bi로 이루어지는 군으로부터 선택되는 적어도 1종을 0.1 내지 6원자％ 포함하는 Al 합금을 개시하고 있다. Al계 합금 배선에 상기 Al 합금으로 이루어지는 것을 사용하면, 이들 합금 성분의 적어도 일부가 당해 Al 합금막과 투명 화소 전극의 계면에서 석출물 또는 농화층으로서 존재함으로써, 배리어 메탈층을 생략해도, 투명 화소 전극과의 접촉 저항을 저감시킬 수 있다.
그러나, 특허 문헌 1에 기재된 Ni 등을 포함하는 Al 합금의 내열 온도는, 모두 대략 150 내지 200℃로, 표시 장치(특히 TFT 기판)의 제조 공정에 있어서의 최고 온도보다도 낮다.
또한 최근, 표시 장치의 제조 온도는 수율의 개선 및 생산성 향상의 관점으로부터, 점점 저온화되는 경향에 있다. 그러나, 제조 공정의 최고 온도(질화실리콘막의 성막 온도)를 300℃로 내렸다고 해도, 특허 문헌 1에 기재된 Al 합금의 내열 온도를 초과한다.
한편, 제조 공정에서의 최고 온도(본 발명에 있어서 「열처리 온도」라고 부름)가 저하되면, Al계 합금 배선의 전기 저항이 충분히 내려가지 않는다고 하는 폐해가 있다. 따라서 본원 출원인은, 특허 문헌 2에서 양호한 내열성을 나타내면서, 낮은 열처리 온도에서도 충분히 낮은 전기 저항을 나타내는 Al 합금을 개시하고 있다.
상세하게는, Ni, Ag, Zn, Cu 및 Ge로 이루어지는 군으로부터 선택되는 적어도 1종의 원소(이하, 「α성분」이라고 부름) 및 Mg, Cr, Mn, Ru, Rh, Pd, Ir, Pt, La, Ce, Pr, Gd, Tb, Sm, Eu, Ho, Er, Tm, Yb, Lu 및 Dy로 이루어지는 군으로부터 선택되는 적어도 1종의 원소(이하, 「X 성분」이라고 부름)를 함유하는 Al-α-X 합금으로 이루어지는 Al 합금막을 개시하고 있다.
상기 Al 합금막을 박막 트랜지스터 기판에 사용하면, 배리어 메탈층의 생략이 가능해지는 동시에, 공정수를 늘리지 않고, Al 합금막과 도전성 산화막으로 이루어지는 투명 화소 전극을 직접 또한 확실하게 접촉할 수 있다고 되어 있다. 또한, Al 합금막에 대해, 예를 들어 약 100℃ 이상 300℃ 이하의 낮은 열처리 온도를 적용한 경우라도, 전기 저항의 저감과 우수한 내열성을 달성할 수 있다고 되어 있다. 구체적으로는, 예를 들어 250℃로 30분 등의 저온의 열처리를 채용한 경우라도, 힐록 등의 결함이 발생하는 일 없이, 당해 Al 합금막의 전기 저항률로 7μΩㆍ㎝ 이하를 달성할 수 있다고 기재되어 있다.
특허 문헌 1 : 일본 특허 출원 공개 제2004-214606호 공보 특허 문헌 2 : 일본 특허 출원 공개 제2006-261636호 공보
상기와 같이 순Al에 합금 원소를 첨가함으로써, 순Al에서는 보이지 않았던 다양한 기능이 부여되지만, 한편으로 합금 원소의 첨가량이 많아지면, 배선 자체의 전기 저항이 증가해 버린다. 또한, 합금 원소의 첨가에 의해 내식성이 악화한다고 하는, 바람직하지 않은 경향이 나타난다.
특히, 어레이 기판의 제조 공정에서는 복수의 웨트 프로세스를 거치게 되지만, Al보다도 불활성의 금속을 첨가하면, 갈바니 부식의 문제가 나타나, 내식성이 열화되어 버린다. 예를 들어, 포토리소그래피 공정에서는, TMAH(테트라메틸암모늄히드록시드)를 포함하는 알칼리성의 현상액을 사용하지만, 다이렉트 콘택트 구조의 경우, 배리어 메탈층을 생략하고 있으므로 Al 합금막이 노출되어, 현상액에 의한 데미지를 받기 쉬워진다.
또한, 포토리소그래피의 공정에서 형성한 포토레지스트(수지)를 박리하는 세정 공정에서는, 아민류를 포함하는 유기 박리액을 사용하여 연속적으로 수세가 행해지고 있다. 그런데, 아민과 물이 혼합하면 알칼리성 용액으로 되므로, 단시간에 Al을 부식시켜 버린다고 하는 다른 문제가 발생한다. 그런데, Al 합금은 박리 세정 공정을 거치기 이전에 CVD 공정을 거침으로써 열이력을 받고 있다. 이 열이력의 과정에서 Al 매트릭스 중에는 합금 성분이 석출물을 형성한다. 그런데, 이 석출물과 Al 사이에는 큰 전위차가 있으므로, 박리액인 아민이 물과 접촉한 순간에 상기 갈바니 부식에 의해 알칼리 부식이 진행되어, 전기 화학적으로 활성인 Al이 이온화하여 용출되어, 피트 형상의 공식(흑점)이 형성되어 버리는 등의 문제가 있다.
본 발명은 이와 같은 사정에 착안하여 이루어진 것으로, 그 목적은 낮은 열처리 온도에서도 충분히 낮은 전기 저항률을 나타내고, 또한 배리어 메탈층을 생략해도 저콘택트 저항을 나타내는 동시에, 표시 장치의 제조 과정에서 사용되는 알칼리 현상액이나 박리액에 대해, 높은 내성을 나타내는 표시 장치용 Al 합금막을 제공하는 데 있다.
본 발명의 요지를 이하에 나타낸다.
[1] 표시 장치의 기판 상에서, 투명 도전막과 직접 접속되는 Al 합금막이며,
상기 Al 합금막은, Co를 0.05 내지 0.5원자％ 및 Ge을 0.2 내지 1.0원자％ 함유하고, 또한 Al 합금막 중의 Co량과 Ge량이 하기 수학식 1을 만족시키는 표시 장치용 Al 합금막.
[수학식 1]
Figure pct00001
{수학식 1 중, [Ge]은 Al 합금막 중의 Ge량(원자％), [Co]는 Al 합금막 중의 Co량(원자％)을 나타낸다}
[2] 희토류 원소군으로부터 선택되는 적어도 1종의 원소를 합계로 0.05 내지 0.7원자％(바람직하게는 합계로 0.05 내지 0.3원자％) 더 포함하는 [1]에 기재된 표시 장치용 Al 합금막.
[3] 상기 희토류 원소군이, Nd, Gd, La, Y, Ce, Pr, Dy로 이루어지는 [2]에 기재된 표시 장치용 Al 합금막.
[4] [1] 내지 [3] 중 어느 하나에 기재된 표시 장치용 Al 합금막을 포함하는 박막 트랜지스터를 구비하는 표시 장치.
[5] Co를 0.05 내지 0.5원자％ 및 Ge을 0.2 내지 1.0원자％ 포함하고, 또한 상기 Co량과 Ge량이 하기 수학식 1을 만족시키고, 잔량부가 Al 및 불가피 불순물인 스퍼터링 타깃.
[수학식 1]
Figure pct00002
{수학식 1 중, [Ge]은 스퍼터링 타깃 중의 Ge량(원자％), [Co]는 스퍼터링 타깃 중의 Co량(원자％)을 나타낸다}
[6] 희토류 원소군으로부터 선택되는 적어도 1종의 원소를 합계로 0.05 내지 0.7원자％(바람직하게는 합계로 0.05 내지 0.3원자％) 더 포함하는 [5]에 기재된 스퍼터링 타깃.
[7] 상기 희토류 원소군이 Nd, Gd, La, Y, Ce, Pr, Dy로 이루어지는 [6]에 기재된 스퍼터링 타깃.
본 발명에 따르면, 배리어 메탈층을 개재시키지 않고, Al 합금막을 투명 화소 전극(투명 도전막, 산화물 도전막)과 직접 접속할 수 있고, 또한 비교적 낮은 열처리 온도(예를 들어, 250 내지 300℃)를 적용한 경우라도 충분히 낮은 전기 저항률을 나타내는 동시에, 내식성(알칼리 현상액 내성, 박리액 내성)이 우수하고, 또한 내열성도 확보할 수 있는 표시 장치용 Al 합금막을 제공할 수 있다. 또한, 상기한 열처리 온도라 함은, 표시 장치의 제조 공정(예를 들어, TFT 기판의 제조 공정)에서 가장 고온으로 되는 처리 온도를 가리키고, 일반적인 표시 장치의 제조 공정에 있어서는, 각종 박막 형성을 위한 CVD 성막 시의 기판의 가열 온도나, 보호막을 열경화시킬 때의 열처리노의 온도 등을 의미한다.
또한, 본 발명의 Al 합금막을 표시 장치에 적용하면, 상기 배리어 메탈층을 생략할 수 있다. 따라서, 본 발명의 Al 합금막을 사용하면, 생산성이 우수하고, 저렴하고 또한 고성능의 표시 장치가 얻어진다.
도 1은 아몰퍼스 실리콘 TFT 기판이 적용되는 대표적인 액정 디스플레이의 구성을 도시하는 개략 단면 확대 설명도이다.
도 2는 본 발명의 제1 실시 형태에 관한 TFT 기판의 구성을 도시하는 개략 단면 설명도이다.
도 3은 도 2에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 4는 도 2에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 5는 도 2에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 6은 도 2에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 7은 도 2에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 8은 도 2에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 9는 도 2에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 10은 도 2에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 11은 본 발명의 제2 실시 형태에 관한 TFT 기판의 구성을 도시하는 개략 단면 설명도이다.
도 12는 도 11에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 13은 도 11에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 14는 도 11에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 15는 도 11에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 16은 도 11에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 17은 도 11에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 18은 도 11에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 19는 Al 합금막과 투명 화소 전극의 다이렉트 접촉 저항의 측정에 사용한 켈빈 패턴(TEG 패턴)을 도시하는 도면이다.
도 20은 Al-0.5원자％ Co-x원자％ Ge－0.2원자％ La 합금막 중의 Ge량(x)과 ITO와의 다이렉트 접촉 저항의 관계를 나타낸 그래프이다.
본 발명자들은 열처리 온도가 낮은 경우라도 전기 저항률을 충분히 작게 할 수 있는 동시에, 배리어 메탈층을 생략해도, 투명 화소 전극과 직접 접속시킨 경우에 콘택트 저항을 충분히 저감시킬 수 있고, 또한 표시 장치의 제조 과정에서 사용되는 약액(알칼리 현상액, 박리액)에 대한 내성(내식성)도 우수한 Al 합금막을 실현하기 위해 예의 연구를 행하였다. 그 결과, 비교적 소량의 Co와, Ge을 필수 원소로서 함유하는 Al 합금막으로 하면 좋다고 하는 착상을 기초로 그 구체적 방법을 발견하였다. 이하, 본 발명에서 상기 원소를 선정한 이유와 그 함유량을 규정한 이유에 대해 상세하게 서술한다.
본 발명의 Al 합금막은, Co를 0.05 내지 0.5원자％(at％) 포함하는 것이다. 이와 같이 Co를 함유시킴으로써, 콘택트 저항을 낮게 억제할 수 있다.
그 기구에 대해서는 이하와 같이 생각된다. 즉, Al 합금막 중에 합금 성분으로서 Co를 함유시키면, 낮은 열처리 온도에서도, Al 합금막과 투명 화소 전극의 계면에 도전성의 Co 함유 석출물 또는 Co 함유 농화층이 형성되기 쉬워, 상기 계면이 Al 산화물로 이루어지는 절연층이 생성되는 것을 방지할 수 있고, Al 합금막과 투명 화소 전극(예를 들어, ITO) 사이에서, 상기 Co 함유 석출물 또는 Co 함유 농화층을 통해 대부분의 콘택트 전류가 흘러, 콘택트 저항을 낮게 억제할 수 있는 것이라고 생각된다.
상기 Co에 의한 저콘택트 저항을 실현시키기 위해서는, Co량을 0.05원자％ 이상으로 할 필요가 있다. 바람직하게는 0.1원자％ 이상이다. 그러나, Co가 과잉으로 되면, 오히려 콘택트 저항이 높아지는 동시에, 내식성이 저하된다. 따라서 Co량은 0.5원자％ 이하로 한다. 바람직하게는 0.4원자％ 이하이다. 또한, Co량이 현저하게 과잉으로 되면, 저온에서의 열처리로 Al 합금막의 전기 저항률을 충분히 저감시킬 수 없게 되는 경향에 있다.
내식성으로서, 상기 알칼리 현상액 내성을 높이는 동시에, 상기 감광성 수지의 박리에 사용하는 박리액에 대한 내성도 높이기 위해서는, Ge을 Co와 함께 함유시키면 되는 것도 발견하였다.
또한, Ge을 Co와 함께 함유시키면, 콘택트 저항을 저감시킬 수도 있다.
Ge의 내식성 향상 및 저콘택트 저항을 실현시키기 위해서는, Ge량을 0.2원자％ 이상으로 할 필요가 있다. 바람직하게는 0.3원자％ 이상이다. 그러나, Ge량이 과잉으로 되면, 비교적 저온에서 열처리를 실시한 후의 전기 저항을 낮게 억제할 수 없다. 또한, 콘택트 저항이 오히려 증대되는 원인이 된다. 따라서 Ge량은 1.0원자％ 이하로 한다. 바람직하게는 0.8원자％ 이하이다.
지금까지 저콘택트 저항 실현을 위해 Co를 다량으로 함유시키는 것이 행해져 왔지만, 이 과잉의 Co는 현상액 내성의 열화를 초래하고 있었다. 그러나, 본 발명에서는, 상기와 같이 Co와 Ge을 복합 첨가함으로써, 소량의 Co량이라도 저콘택트 저항을 실현할 수 있고, 그 결과, 종래의 Al 합금막과 비교하여, 저콘택트 저항 또한 우수한 현상액 내성의 겸비를 도모할 수 있었던 것이다.
상기 효과를 충분히 도모하기 위해서는, 상술한 Co량, Ge량의 각각의 범위를 만족시키는 동시에, Al 합금막 중의 Co량과 Ge량이 하기 수학식 1을 만족시키도록 한다.
[수학식 1]
Figure pct00003
{수학식 1 중, [Ge]은 Al 합금막 중의 Ge량(원자％), [Co]는 Al 합금막 중의 Co량(원자％)을 나타낸다}
바람직하게는, 상술한 Co량, Ge량의 각각의 범위를 만족시키는 동시에, Al 합금막 중의 Co량과 Ge량이 하기 수학식 2(보다 바람직하게는 하기 수학식 3)를 만족시키도록 하는 것이 좋다.
[수학식 2]
Figure pct00004
[수학식 3]
Figure pct00005
{수학 식 2, 수학식 3 중, [Ge]은 Al 합금막 중의 Ge량(원자％), [Co]는 Al 합금막 중의 Co량(원자％)을 나타낸다}
상기 Al 합금막의 성분 조성은, 상기 규정량의 Co 및 Ge을 포함하는 동시에 상기 수학식 1을 만족시키고, 잔량부 Al 및 불가피 불순물이지만, Al 합금막의 내열성을 더 높이기 위해, 희토류 원소군(바람직하게는, Nd, Gd, La, Y, Ce, Pr, Dy)으로부터 선택되는 적어도 1종의 원소를 더 함유시킬 수 있다.
Al 합금막이 형성된 기판은, 그 후, CVD법 등에 의해 질화실리콘막(보호막)이 형성되지만, 이때, Al 합금막에 실시되는 고온의 열에 의해 기판과의 사이에 열팽창의 차가 발생하여, 힐록(혹 형상의 돌기물)이 형성된다고 추찰되고 있다. 그러나, 상기 희토류 원소를 함유시킴으로써, 힐록의 형성을 억제할 수 있다. 또한 희토류 원소를 함유시킴으로써, 내식성을 보다 향상시킬 수도 있다.
상기와 같이, 내열성을 확보하는 동시에 내식성을 보다 높이기 위해서는, 희토류 원소군(바람직하게는, Nd, Gd, La, Y, Ce, Pr, Dy)으로부터 선택되는 적어도 1종의 원소를 합계로 0.05원자％ 이상 함유시키는 것이 바람직하다. 보다 바람직하게는 0.1원자％ 이상이다. 그러나 희토류 원소량이 과잉으로 되면, 열처리 후의 Al 합금막 자체의 전기 저항률이 증대된다. 따라서 희토류 원소의 총량을, 0.7원자％ 이하(바람직하게는 0.5원자％ 이하, 더욱 바람직하게는 0.3원자％ 이하)로 정하였다.
또한, 여기서 말하는 희토류 원소라 함은, 란타노이드 원소(주기표에 있어서, 원자 번호 57의 La로부터 원자 번호 71의 Lu까지의 합계 15원소)에, Sc(스칸듐)과 Y(이트륨)을 추가한 원소군을 의미한다.
상기 Al 합금막은 스퍼터링법으로 스퍼터링 타깃(이하, 「타깃」이라고 하는 경우가 있음)을 사용하여 형성하는 것이 바람직하다. 이온 플레이팅법이나 전자 빔 증착법, 진공 증착법으로 형성된 박막보다도, 성분이나 막 두께의 막 면내 균일성이 우수한 박막을 용이하게 형성할 수 있기 때문이다.
또한, 상기 스퍼터링법으로, 상기 Al 합금막을 형성하기 위해서는, 상기 타깃으로서, Co를 0.05 내지 0.5원자％ 및 Ge을 0.2 내지 1.0원자％[필요에 따라서 희토류 원소군(바람직하게는 Nd, Gd, La, Y, Ce, Pr, Dy)으로부터 선택되는 적어도 1종의 원소를, 합계로 0.05 내지 0.7원자％(바람직하게는 합계로 0.05 내지 0.3원자％)] 포함하는 동시에, 스퍼터링 타깃 중의 Co량과 Ge량이 하기 수학식 1(바람직하게는 하기 수학식 2, 보다 바람직하게는 하기 수학식 3)을 만족시키고, 잔량부가 Al 및 불가피 불순물로 이루어지는 것이며, 원하는 Al 합금막과 동일한 조성의 Al 합금 스퍼터링 타깃을 사용하면, 조성이 어긋나지 않아, 원하는 성분ㆍ조성의 Al 합금막을 형성할 수 있으므로 좋다.
[수학식 1]
Figure pct00006
[수학식 2]
Figure pct00007
[수학식 3]
Figure pct00008
{수학식 1 내지 수학식 3 중, [Ge]은 스퍼터링 타깃 중의 Ge량(원자％), [Co]는 스퍼터링 타깃 중의 Co량(원자％)을 나타낸다}
상기 타깃의 형상은, 스퍼터링 장치의 형상이나 구조에 따라서 임의의 형상(각형 플레이트 형상, 원형 플레이트 형상, 도넛 플레이트 형상 등)으로 가공한 것이 포함된다.
상기 타깃의 제조 방법으로서는, 용해 주조법이나 분말 소결법, 스프레이 포밍법으로, Al기 합금으로 이루어지는 잉곳을 제조하여 얻는 방법이나, Al기 합금으로 이루어지는 프리폼(최종적인 치밀체를 얻기 전의 중간체)을 제조한 후, 상기 프리폼을 치밀화 수단에 의해 치밀화하여 얻어지는 방법을 들 수 있다.
본 발명은 상기 Al 합금막이, 박막 트랜지스터에 사용되고 있는 것을 특징으로 하는 표시 장치도 포함하는 것이고, 그 형태로서, 상기 Al 합금막이, 박막 트랜지스터의
ㆍ 소스 전극 및/또는 드레인 전극 및 신호선에 사용되고, 드레인 전극이 투명 도전막에 직접 접속되어 있는 것 및/또는,
ㆍ 게이트 전극 및 주사선에 사용되어 있는 것을 들 수 있다.
또한, 상기 게이트 전극 및 주사선과, 상기 소스 전극 및/또는 드레인 전극 및 신호선이, 동일한 조성의 Al 합금막인 것이 형태로서 포함된다.
본 발명의 투명 화소 전극으로서는, 산화인듐 주석(ITO) 또는 산화인듐 아연(IZO)이 바람직하다.
이하, 도면을 참조하면서, 본 발명에 관한 표시 장치의 바람직한 실시 형태를 설명한다. 이하에서는, 아몰퍼스 실리콘 TFT 기판 또는 폴리실리콘 TFT 기판을 구비한 액정 표시 장치(예를 들어, 도 1, 상세에 대해서는 후술함)를 대표적으로 들어서 설명하지만, 본 발명은 이에 한정되지 않는다.
(제1 실시 형태)
도 2를 참조하면서, 아몰퍼스 실리콘 TFT 기판의 실시 형태를 상세하게 설명한다.
도 2는 상기 도 1(본 발명에 관한 표시 장치의 일례) 중, A의 주요부 확대도이며, 본 발명에 관한 표시 장치의 TFT 기판(보톰 게이트형)의 바람직한 실시 형태를 설명하는 개략 단면 설명도이다.
본 실시 형태에서는, 소스-드레인 전극/신호선(34) 및 게이트 전극/주사선(25, 26)으로서, Al 합금막을 사용하고 있다. 종래의 TFT 기판에서는, 주사선(25) 상, 게이트 전극(26) 상, 신호선(34)[소스 전극(28) 및 드레인 전극(29)] 상에 각각, 배리어 메탈층이 형성되어 있는 것에 비해, 본 실시 형태의 TFT 기판에서는 이들 배리어 메탈층을 생략할 수 있다.
즉, 본 실시 형태에 따르면, 상기 배리어 메탈층을 개재시키지 않고, TFT의 드레인 전극(29)에 사용되는 Al 합금막을 투명 화소 전극(5)과 직접 접속할 수 있고, 이와 같은 실시 형태에 있어서도, 종래의 TFT 기판과 동일한 정도 이상의 양호한 TFT 특성을 실현할 수 있다.
다음에, 도 3 내지 도 10을 참조하면서, 도 2에 도시하는 본 발명에 관한 아몰퍼스 실리콘 TFT 기판의 제조 방법의 일례를 설명한다. 박막 트랜지스터는 수소화아몰퍼스 실리콘을 반도체층으로서 사용한 아몰퍼스 실리콘 TFT이다. 도 3 내지 도 10에는 도 2와 동일한 참조 번호를 부여하고 있다.
우선, 글래스 기판(투명 기판)(1a)에, 스퍼터링법을 사용하여 두께 200㎚ 정도의 Al 합금막을 적층한다. 스퍼터링의 성막 온도는 150℃로 하였다. 이 Al 합금막을 패터닝함으로써, 게이트 전극(26) 및 주사선(25)을 형성한다(도 3을 참조). 이때, 후기하는 도 4에 있어서, 게이트 절연막(27)의 커버리지가 양호해지도록, 게이트 전극(26) 및 주사선(25)을 구성하는 Al 합금막의 주연을 약 30° 내지 40°의 테이퍼 형상으로 에칭해 두는 것이 좋다.
계속해서, 도 4에 도시한 바와 같이, 예를 들어 플라즈마 CVD법 등의 방법을 사용하여, 두께 약 300㎚ 정도의 산화실리콘막(SiOx)으로 게이트 절연막(27)을 형성한다. 플라즈마 CVD법의 성막 온도는 약 350℃로 하였다. 계속해서, 예를 들어 플라즈마 CVD법 등의 방법을 사용하여, 게이트 절연막(27) 상에 두께 50㎚ 정도의 수소화아몰퍼스 실리콘막(αSi-H) 및 두께 300㎚ 정도의 질화실리콘막(SiNx)을 성막한다.
계속해서, 게이트 전극(26)을 마스크로 하는 이면 노광에 의해, 도 5에 도시한 바와 같이 질화실리콘막(SiNx)을 패터닝하여, 채널 보호막을 형성한다. 또한, 그 위에 인을 도핑한 두께 50㎚ 정도의 n＋형 수소화아몰퍼스 실리콘막(n＋a-Si-H)(56)을 성막한 후, 도 6에 도시한 바와 같이, 수소화아몰퍼스 실리콘막(a-Si-H)(55) 및 n＋형 수소화아몰퍼스 실리콘막(n＋a-Si-H)(56)을 패터닝한다.
다음에, 그 위에, 스퍼터링법을 사용하여, 두께 50㎚ 정도의 Mo막(53)과 두께 300㎚ 정도의 Al 합금막(28, 29)을 순차적으로 적층한다. 스퍼터링의 성막 온도는 150℃로 하였다. 계속해서, 도 7에 도시한 바와 같이 패터닝함으로써, 신호선과 일체의 소스 전극(28)과, 투명 화소 전극(5)에 직접 접촉되는 드레인 전극(29)이 형성된다. 또한, 소스 전극(28) 및 드레인 전극(29)을 마스크로 하여, 채널 보호막(SiNx) 상의 n＋형 수소화아몰퍼스 실리콘막(n＋a-Si-H)(56)을 드라이 에칭하여 제거한다.
다음에, 도 8에 도시한 바와 같이, 예를 들어 플라즈마 CVD 장치 등을 사용하여, 두께 300㎚ 정도의 질화실리콘막(30)을 성막하여 보호막을 형성한다. 이때의 성막 온도는, 예를 들어 250℃ 정도로 행해진다. 계속해서, 질화실리콘막(30) 상에 포토레지스트층(31)을 형성한 후, 질화실리콘막(30)을 패터닝하고, 예를 들어 드라이 에칭 등에 의해 질화실리콘막(30)에 콘택트 홀(32)을 형성한다. 동시에, 패널 단부의 게이트 전극 상의 TAB와의 접속에 해당하는 부분에 콘택트 홀(도시하지 않음)을 형성한다.
다음에, 예를 들어 산소 플라즈마에 의한 애싱 공정을 거친 후, 도 9에 도시한 바와 같이, 예를 들어 아민계 등의 박리액을 사용하여 포토레지스트층(31)을 박리한다. 마지막으로, 예를 들어 보관 시간(8시간 정도)의 범위 내에서, 도 10에 도시한 바와 같이, 예를 들어 두께 40㎚ 정도의 ITO막을 성막하여, 습식 에칭에 의한 패터닝을 행함으로써 투명 화소 전극(5)을 형성한다. 동시에, 패널 단부의 게이트 전극의 TAB와의 접속 부분에, TAB와의 본딩을 위해 ITO막을 패터닝하면, TFT 어레이 기판(1)이 완성된다.
이와 같이 하여 제작된 TFT 기판은 드레인 전극(29)과 투명 화소 전극(5)이 직접 접속되어 있다.
상기에서는, 투명 화소 전극(5)으로서, ITO막을 사용하였지만, IZO막을 사용해도 좋다. 또한, 활성 반도체층으로서, 아몰퍼스 실리콘 대신에, 폴리실리콘을 사용해도 좋다(후기하는 제2 실시 형태를 참조).
이와 같이 하여 얻어지는 TFT 기판을 사용하여, 예를 들어, 이하에 기재된 방법에 의해 전술한 도 1에 도시하는 액정 표시 장치를 완성시킨다.
우선, 상기와 같이 하여 제작한 TFT 기판(1)의 표면에, 예를 들어 폴리이미드를 도포하고, 건조한 후 러빙 처리를 행하여 배향막을 형성한다.
한편, 대향 기판(2)은 글래스 기판 상에, 예를 들어 크롬(Cr)을 매트릭스 형상으로 패터닝함으로써 차광막(9)을 형성한다. 다음에, 차광막(9)의 간극에 수지제의 적, 녹, 청의 컬러 필터(8)를 형성한다. 차광막(9)과 컬러 필터(8) 상에 ITO막과 같은 투명 도전막을 공통 전극(7)으로서 배치함으로써 대향 전극을 형성한다. 그리고, 대향 전극의 최상층에, 예를 들어 폴리이미드를 도포하고, 건조한 후, 러빙 처리를 행하여 배향막(11)을 형성한다.
계속해서, TFT 기판(1)과 대향 기판(2)의 배향막(11)이 형성되어 있는 면을 각각 대향하도록 배치하여, 수지제 등의 시일재(16)에 의해, 액정의 봉입구를 제외하고 TFT 기판(1)과 대향 기판 22매를 접합한다. 이때, TFT 기판(1)과 대향 기판(2) 사이에는 스페이서(15)를 개재시키는 등을 하여 2매의 기판 사이의 갭을 대략 일정하게 유지한다.
이와 같이 하여 얻어지는 빈 셀(empty cell)을 진공 중에 두고, 봉입구를 액정에 침지한 상태로 서서히 대기압으로 복귀시켜 감으로써, 빈 셀에 액정 분자를 포함하는 액정 재료를 주입하여 액정층을 형성하여, 봉입구를 밀봉한다. 마지막으로, 빈 셀의 외측의 양면에 편광판(10)을 부착하여 액정 디스플레이를 완성시킨다.
다음에, 도 1에 도시한 바와 같이, 액정 표시 장치를 구동하는 드라이버 회로(13)를 액정 디스플레이에 전기적으로 접속하여, 액정 디스플레이의 측부 혹은 이면부에 배치한다. 그리고, 액정 디스플레이의 표시면이 되는 개구를 포함하는 보유 지지 프레임(23)과, 면 광원을 이루는 백라이트(22)와 도광판(20)과 보유 지지 프레임(23)에 의해 액정 디스플레이를 보유 지지하여, 액정 표시 장치를 완성시킨다.
(제2 실시 형태)
도 11을 참조하면서, 폴리실리콘 TFT 기판의 실시 형태를 상세하게 설명한다.
도 11은 본 발명에 관한 톱 게이트형의 TFT 기판의 바람직한 실시 형태를 설명하는 개략 단면 설명도이다.
본 실시 형태는 활성 반도체층으로서, 아몰퍼스 실리콘 대신에 폴리실리콘을 사용한 점, 보톰 게이트형이 아니라 톱 게이트형의 TFT 기판을 사용한 점에 있어서, 전술한 제1 실시 형태와 주로 상이하다. 상세하게는, 도 11에 도시하는 본 실시 형태의 폴리실리콘 TFT 기판에서는, 활성 반도체막은 인이 도프되어 있지 않은 폴리실리콘막(poly-Si)과, 인 혹은 비소가 이온 주입된 폴리실리콘막(n＋poly-Si)으로 형성되어 있는 점에서, 전술한 도 2에 도시하는 아몰퍼스 실리콘 TFT 기판과 상이하다. 또한, 신호선은 층간 절연막(SiOx)을 통해 주사선과 교차하도록 형성되어 있다.
본 실시 형태에 있어서도, 소스 전극(28) 및 드레인 전극(29) 상에 형성되는 배리어 메탈층을 생략할 수 있다.
다음에, 도 12 내지 도 18을 참조하면서, 도 11에 도시하는 본 발명에 관한 폴리실리콘 TFT 기판의 제조 방법의 일례를 설명한다. 박막 트랜지스터는 폴리실리콘막(poly-Si)을 반도체층으로서 사용한 폴리실리콘 TFT이다. 도 12 내지 도 18에는 도 11과 동일한 참조 번호를 부여하고 있다.
우선, 글래스 기판(1a) 상에, 예를 들어 플라즈마 CVD법 등에 의해, 기판 온도 약 300℃ 정도이고, 두께 50㎚ 정도의 질화실리콘막(SiNx), 두께 100㎚ 정도의 산화실리콘막(SiOx) 및 두께 약 50㎚ 정도의 수소화아몰퍼스 실리콘막(a-Si-H)을 성막한다. 다음에, 수소화아몰퍼스 실리콘막(a-Si-H)을 폴리실리콘화하기 위해, 열처리(약 470℃로 1시간 정도) 및 레이저 어닐을 행한다. 탈수소 처리를 행한 후, 예를 들어 엑시머 레이저 어닐 장치를 사용하여, 에너지 약 230mJ/㎠ 정도의 레이저를 수소화아몰퍼스 실리콘막(a-Si-H)에 조사함으로써, 두께가 약 0.3㎛ 정도인 폴리실리콘막(poly-Si)을 얻는다(도 12).
계속해서, 도 13에 도시한 바와 같이, 플라즈마 에칭 등에 의해 폴리실리콘막(poly-Si)을 패터닝한다. 다음에, 도 14에 도시한 바와 같이, 두께가 약 100㎚ 정도인 산화실리콘막(SiOx)을 성막하여, 게이트 절연막(27)을 형성한다. 게이트 절연막(27) 상에 스퍼터링 등에 의해, 두께 약 200㎚ 정도의 Al 합금막 및 두께 약 50㎚ 정도의 배리어 메탈층(Mo 박막)(52)을 적층한 후, 플라즈마 에칭 등의 방법으로 패터닝한다. 이에 의해, 주사선과 일체의 게이트 전극(26)이 형성된다.
계속해서, 도 15에 도시한 바와 같이, 포토레지스트(31)로 마스크를 형성하여, 예를 들어 이온 주입 장치 등에 의해, 예를 들어 인을 50keV 정도로 1 × 1015개/㎠ 정도 도핑하여, 폴리실리콘막(poly-Si)의 일부에 n＋형 폴리실리콘막(n＋poly-Si)을 형성한다. 다음에, 포토레지스트(31)를 박리하여, 예를 들어 500℃ 정도로 열처리함으로써 인을 확산시킨다.
계속해서, 도 16에 도시한 바와 같이, 예를 들어 플라즈마 CVD 장치 등을 사용하여, 두께 500㎚ 정도의 산화실리콘막(SiOx)을 기판 온도 약 250℃ 정도로 성막하여, 층간 절연막을 형성한 후, 마찬가지로 포토레지스트에 의해 패터닝한 마스크를 사용하여 층간 절연막(SiOx)과 게이트 절연막(27)의 산화실리콘막을 드라이 에칭하여, 콘택트 홀을 형성한다. 스퍼터링에 의해, 두께 50㎚ 정도의 Mo막(53)과 두께 450㎚ 정도의 Al 합금막을 성막한 후, 패터닝함으로써, 신호선과 일체의 소스 전극(28) 및 드레인 전극(29)을 형성한다. 그 결과, 소스 전극(28)과 드레인 전극(29)은 각각 콘택트 홀을 통해 n＋형 폴리실리콘막(n＋poly-Si)에 콘택트된다.
계속해서, 도 17에 도시한 바와 같이, 플라즈마 CVD 장치 등에 의해 두께 500㎚ 정도의 질화실리콘막(SiNx)을 기판 온도 250℃ 정도로 성막하여, 층간 절연막을 형성한다. 층간 절연막 상에 포토레지스트층(31)을 형성한 후, 질화실리콘막(SiNx)을 패터닝하여, 예를 들어 드라이 에칭에 의해 질화실리콘막(SiNx)에 콘택트 홀(32)을 형성한다.
다음에, 도 18에 도시한 바와 같이, 예를 들어 산소 플라즈마에 의한 애싱 공정을 거친 후, 전술한 제1 실시 형태와 마찬가지로 하여 아민계의 박리액 등을 사용하여 포토레지스트를 박리한 후, ITO막을 성막하고, 습식 에칭에 의한 패터닝을 행하여 투명 화소 전극(5)을 형성한다.
이와 같이 하여 제작된 폴리실리콘 TFT 기판에서는, 드레인 전극(29)은 투명 화소 전극(5)에 직접 접속되어 있다.
다음에, 트랜지스터의 특성을 안정시키기 위해, 예를 들어 250℃ 정도로 1시간 정도 어닐하면, 폴리실리콘 TFT 어레이 기판이 완성된다.
제2 실시 형태에 관한 TFT 기판 및 상기 TFT 기판을 구비한 액정 표시 장치에 따르면, 전술한 제1 실시 형태에 관한 TFT 기판과 동일한 효과가 얻어진다.
이와 같이 하여 얻어지는 TFT 어레이 기판을 사용하여, 전술한 제1 실시 형태의 TFT 기판과 마찬가지로 하여, 예를 들어 상기 도 1에 도시하는 액정 표시 장치를 완성시킨다.
(실시예)
이하, 실시예를 들어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이하의 실시예에 의해 제한을 받는 것은 아니고, 상기ㆍ하기의 취지에 적합할 수 있는 범위에서 적당히 변경을 추가하여 실시하는 것도 물론 가능하고, 그들은 모두 본 발명의 기술적 범위에 포함된다.
표 1 및 표 2에 나타내는 다양한 합금 조성의 Al 합금막(막 두께 ＝ 300㎚)을, DC 마그네트론ㆍ스패터법[기판 ＝ 글래스 기판(코닝사제 Eagle 2000), 분위기 가스 ＝ 아르곤, 압력 ＝ 2mTorr, 기판 온도 ＝ 25℃(실온)]에 의해 성막하였다.
또한, 상기 다양한 합금 조성의 Al 합금막의 형성에는 진공 용해법으로 제작한 다양한 조성의 Al 합금 타깃을 스퍼터링 타깃으로서 사용하였다.
또한 실시예에서 사용한 다양한 Al 합금막에 있어서의 각 합금 원소의 함유량은 ICP 발광 분석(유도 결합 플라스마 발광 분석)법에 의해 구하였다.
상기와 같이 하여 성막한 Al 합금막을 사용하여, 열처리 후의 Al 합금막 자체의 전기 저항률, Al 합금막을 투명 화소 전극에 직접 접속했을 때의 다이렉트 접촉 저항(ITO와의 콘택트 저항), 내열성 및 내식성으로서 알칼리 현상액 내성과 박리액 내성을, 각각 하기에 나타내는 방법으로 측정하였다. 이들의 결과도 표 1 및 표 2에 나타낸다.
(1) 열처리 후의 Al 합금막 자체의 전기 저항률
상기 Al 합금막에 대해, 10㎛ 폭의 라인 앤드 스페이스 패턴을 형성하여, 불활성 가스 분위기 중, 270℃로 15분간의 열처리를 실시한 후, 4단자법으로 전기 저항률을 측정하였다. 그리고, 하기 기준으로, 열처리 후의 Al 합금막 자체의 전기 저항률의 양부를 판정하였다.
(판정 기준)
A : 4.6μΩㆍ㎝ 미만
B : 4.6μΩㆍ㎝ 이상
(2) 투명 화소 전극과의 다이렉트 접촉 저항
Al 합금막과 투명 화소 전극을 직접 접촉했을 때의 접촉 전기 저항은, 투명화소 전극(ITO ; 산화인듐에 10질량％의 산화주석을 추가한 산화인듐 주석)을, 하기 조건으로 스퍼터링함으로써 도 19에 도시하는 켈빈 패턴(콘택트 홀 사이즈 : 한 변이 10㎛)을 제작하여, 4단자 측정(ITO－Al 합금막에 전류를 흘리고, 다른 단자에서 ITO－Al 합금 사이의 전압 강하를 측정하는 방법)을 행하였다. 구체적으로는, 도 19의 I1－I2 사이에 전류(I)를 흘리고, V1-V2 사이의 전압(V)을 모니터함으로써, 콘택트부(C)의 다이렉트 접촉 저항(R)을 [R ＝ (V2 － V1)/I2]로서 구하였다. 그리고, 하기 기준으로 ITO와의 다이렉트 접촉 저항의 양부를 판정하였다.
(투명 화소 전극의 성막 조건)
ㆍ 분위기 가스 ＝ 아르곤
ㆍ 압력 ＝ 0.8mTorr
ㆍ 기판 온도 ＝ 25℃(실온)
(판정 기준)
A : 1000Ω 미만
B : 1000Ω 이상
(3) 알칼리 현상액 내성(현상액 에칭률의 측정)
기판 상에 성막한 Al 합금막에 마스크를 실시한 후, 현상액(TMAH 2.38질량％를 포함하는 수용액) 중에 25℃로 1분간 침지하여, 그 에칭량을 촉진식 단차계를 사용하여 측정하였다. 그리고, 하기 기준으로 알칼리 현상액 내성의 양부를 판정하였다.
(판정 기준)
A : 60㎚/분 미만
B : 60㎚/분 이상 100㎚/분 이하
C : 100㎚/분 초과
(4) 박리액 내성
포토레지스트 박리액의 세정 공정을 모의하여, 아민계 포토레지스트와 물을 혼합한 알칼리성 수용액에 의한 부식 실험을 행하였다. 상세하게는, 도쿄오카고교(東京應化工業)(주)제의 아민계 레지스트 박리액 「TOK106」 수용액을 pH10으로 조정한 것(액온 25℃)을 준비하여, 이것에, 상기 Al 합금막에 불활성 가스 분위기 중 330℃로 30분간의 열처리를 실시한 것을 300초간 침지시켰다. 그리고, 침지 후의 막 표면에 보이는 크레이터 형상의 부식(공식)흔(원 상당 직경이 150㎚ 이상인 것)의 개수를 조사하였다(관찰 배율은 1000배). 그리고, 하기 기준으로 박리액 내성의 양부를 판정하였다.
(판정 기준)
A : 10개/100㎛2 미만
B : 10개/100㎛2 이상 20개/100㎛2 이하
C : 20개/100㎛2 초과
(5) 내열성
기판 상에 성막한 Al 합금막에, 질소 분위기 중, 350℃로 30분간의 열처리를 행한 후, 표면 성상을, 광학 현미경(배율 : 500배)을 사용하여 관찰하여, 육안으로 힐록의 유무를 확인하였다. 그리고, 하기 판정 기준에 의해 내열성을 평가하였다.
(판정 기준)
A : 힐록 없음 또한 표면 거칠음도 없음
B : 힐록은 없지만 표면 거칠음이 있음
C : 힐록 있음
Figure pct00009
Figure pct00010
표 1 및 표 2에 나타내는 결과로부터, 다음의 것을 알 수 있다. 우선, 규정량의 Co와 Ge을 포함하는 Al 합금막으로 함으로써, 저온에서의 열처리에서도 전기 저항률을 충분히 저감시킬 수 있는 동시에, ITO(투명 화소 전극)와의 다이렉트 접촉 저항을 대폭으로 저감, 즉 저콘택트 저항을 달성시킬 수 있다. 또한, 내식성으로서, 알칼리 현상액 내성과 박리액 내성 모두 우수한 것을 알 수 있다.
또한, 희토류 원소를 더 포함하는 Al 합금막으로 함으로써, 우수한 내열성도 확보할 수 있는 것을 알 수 있다.
이에 대해, Co량이 상한을 상회하고 있으면, 저콘택트 저항을 달성할 수 없거나, 내식성(알칼리 현상액 내성, 박리액 내성)이 뒤떨어진 것으로 된다.
또한 Co를 포함하지 않고, 대신에 Ag을 포함하는 경우에는, 내식성(알칼리 현상액 내성, 박리액 내성)이 뒤떨어진 것으로 된다.
Ge가 과잉이면, 저온에서의 열처리 후에 충분히 Al 합금막의 전기 저항률을 저감시킬 수 없다. 한편, Ge을 포함하지 않는 것은, 콘택트 저항을 충분히 저감시킬 수 없고, 또한 내식성(알칼리 현상액 내성, 박리액 내성)이 뒤떨어져 있다.
또한, 상기 실시예의 결과를 사용하여, Al-0.5원자％ Co-x원자％ Ge-0.2원자％ La 합금막 중의 Ge량(x)과 ITO와의 다이렉트 접촉 저항의 관계를 나타낸 그래프를 도 20에 도시한다. 이 도 20으로부터, 상기 Al 합금막에 있어서, Ge을 0.2원자％ 이상 함유시킴으로써, ITO와의 다이렉트 접촉 저항을 충분히 저감시킬 수 있는 것을 알 수 있다.
본 발명을 상세하고 또한 특정한 실시 형태를 참조하여 설명하였지만, 본 발명의 정신과 범위를 일탈하지 않고 다양한 변경이나 수정을 추가할 수 있는 것은 당업자에게 있어서 명백하다.
본 출원은 2008년 4월 23일 출원의 일본 특허 출원(일본 특허 출원 제2008-112912호)에 기초하는 것으로, 그 내용은 여기에 참조로서 도입된다.
본 발명에 따르면, 배리어 메탈층을 개재시키지 않고, Al 합금막을 투명 화소 전극(투명 도전막, 산화물 도전막)과 직접 접속할 수 있고, 또한 비교적 낮은 열처리 온도(예를 들어, 250 내지 300℃)를 적용한 경우라도 충분히 낮은 전기 저항을 나타내는 동시에, 내식성(알칼리 현상액 내성, 박리액 내성)이 우수하고, 또한 내열성도 확보할 수 있는 표시 장치용 Al 합금막을 제공할 수 있다. 또한, 상기한 열처리 온도라 함은, 표시 장치의 제조 공정(예를 들어, TFT 기판의 제조 공정)에서 가장 고온으로 되는 처리 온도를 가리키고, 일반적인 표시 장치의 제조 공정에 있어서는, 각종 박막 형성을 위한 CVD 성막 시의 기판의 가열 온도나, 보호막을 열경화시킬 때의 열처리노의 온도 등을 의미한다.
또한, 본 발명의 Al 합금막을 표시 장치에 적용하면, 상기 배리어 메탈층을 생략할 수 있다. 따라서 본 발명의 Al 합금막을 사용하면, 생산성이 우수하고, 저렴하고 또한 고성능의 표시 장치가 얻어진다.
1 : TFT 기판
2 : 대향 기판
3 : 액정층
4 : 박막 트랜지스터(TFT)
5 : 투명 화소 전극(투명 도전막)
6 : 배선부
7 : 공통 전극
8 : 컬러 필터
9 : 차광막
10 : 편광판
11 : 배향막
12 : TAB 테이프
13 : 드라이버 회로
14 : 제어 회로
15 : 스페이서
16 : 시일재
17 : 보호막
18 : 확산판
19 : 프리즘 시트
20 : 도광판
21 : 반사판
22 : 백라이트
23 : 보유 지지 프레임
24 : 프린트 기판
25 : 주사선
26 : 게이트 전극
27 : 게이트 절연막
28 : 소스 전극
29 : 드레인 전극
30 : 보호막(질화실리콘막)
31 : 포토레지스트
32 : 콘택트 홀
33 : 아몰퍼스 실리콘 채널막(활성 반도체막)
34 : 신호선
52, 53 : 배리어 메탈층
55 : 논도핑 수소화아몰퍼스 실리콘막(a-Si-H)
56 : n＋형 수소화아몰퍼스 실리콘막(n＋a-Si-H)

Claims (7)

  1. 표시 장치의 기판 상에서, 투명 도전막과 직접 접속되는 Al 합금막이며,
    상기 Al 합금막은, Co를 0.05 내지 0.5원자％ 및 Ge을 0.2 내지 1.0원자％함유하고, 또한 Al 합금막 중의 Co량과 Ge량이 하기 수학식 1을 만족시키는, 표시 장치용 Al 합금막.
    [수학식 1]
    Figure pct00011

    {수학식 1 중, [Ge]은 Al 합금막 중의 Ge량(원자％), [Co]는 Al 합금막 중의 Co량(원자％)을 나타낸다}
  2. 제1항에 있어서, 희토류 원소군으로부터 선택되는 적어도 1종의 원소를 합계로 0.05 내지 0.7원자％ 더 포함하는, 표시 장치용 Al 합금막.
  3. 제2항에 있어서, 상기 희토류 원소군이 Nd, Gd, La, Y, Ce, Pr, Dy로 이루어지는, 표시 장치용 Al 합금막.
  4. 제1항 내지 제3항 중 어느 한 항에 기재된 표시 장치용 Al 합금막을 포함하는 박막 트랜지스터를 구비하는, 표시 장치.
  5. Co를 0.05 내지 0.5원자％ 및 Ge을 0.2 내지 1.0원자％ 포함하고, 또한 상기 Co량과 Ge량이 하기 수학식 1을 만족시키고, 잔량부가 Al 및 불가피 불순물인, 스퍼터링 타깃.
    [수학식 1]
    Figure pct00012

    {수학식 1 중, [Ge]은 스퍼터링 타깃 중의 Ge량(원자％), [Co]는 스퍼터링 타깃 중의 Co량(원자％)을 나타낸다}
  6. 제5항에 있어서, 희토류 원소군으로부터 선택되는 적어도 1종의 원소를 합계로 0.05 내지 0.7원자％ 더 포함하는, 스퍼터링 타깃.
  7. 제6항에 있어서, 상기 희토류 원소군이 Nd, Gd, La, Y, Ce, Pr, Dy로 이루어지는, 스퍼터링 타깃.
KR1020107023592A 2008-04-23 2009-04-23 표시 장치용 Ａｌ 합금막, 표시 장치 및 스퍼터링 타깃 Ceased KR20100127290A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008112912 2008-04-23
JPJP-P-2008-112912 2008-04-23

Publications (1)

Publication Number Publication Date
KR20100127290A true KR20100127290A (ko) 2010-12-03

Family

ID=41216898

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107023592A Ceased KR20100127290A (ko) 2008-04-23 2009-04-23 표시 장치용 Ａｌ 합금막, 표시 장치 및 스퍼터링 타깃

Country Status (5)

Country Link
US (1) US8422207B2 (ko)
JP (1) JP5368867B2 (ko)
KR (1) KR20100127290A (ko)
TW (1) TWI395333B (ko)
WO (1) WO2009131169A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510810B2 (en) 2017-01-09 2019-12-17 Samsung Display Co. Ltd. Display device including organic layer including pigment or dye and method of manufacturing thereof

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4355743B2 (ja) 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP4567091B1 (ja) 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
US8558382B2 (en) 2009-07-27 2013-10-15 Kobe Steel, Ltd. Interconnection structure and display device including interconnection structure
JP2012180540A (ja) 2011-02-28 2012-09-20 Kobe Steel Ltd 表示装置および半導体装置用Ａｌ合金膜
JP5524905B2 (ja) 2011-05-17 2014-06-18 株式会社神戸製鋼所 パワー半導体素子用Ａｌ合金膜
JP2013084907A (ja) 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
TWI446539B (zh) * 2011-12-23 2014-07-21 Au Optronics Corp 半導體結構
KR20160105490A (ko) * 2014-02-07 2016-09-06 가부시키가이샤 고베 세이코쇼 플랫 패널 디스플레이용 배선막
CN104962871B (zh) * 2015-05-25 2018-04-27 同济大学 一种高导电性铝合金薄膜及其制备方法
CN105093751B (zh) * 2015-08-18 2018-09-11 京东方科技集团股份有限公司 预防esd的goa布局设计
WO2024202877A1 (ja) * 2023-03-24 2024-10-03 株式会社コベルコ科研 アルミニウム基合金材料、アルミニウム基合金配線およびスパッタリングターゲット

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2854694B2 (ja) 1990-09-03 1999-02-03 日本電業工作株式会社 群遅延時間補償形帯域通過ろ波器
JP2733006B2 (ja) * 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
KR100471770B1 (ko) 1996-12-23 2005-06-17 삼성전자주식회사 액정표시장치
JP3365954B2 (ja) * 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
JPH11337976A (ja) 1998-03-26 1999-12-10 Toshiba Corp 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置
JP4663829B2 (ja) * 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP4458563B2 (ja) * 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
US6617644B1 (en) * 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4783525B2 (ja) * 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
JP2003273109A (ja) 2002-03-14 2003-09-26 Advanced Display Inc Ａｌ配線用薄膜及びその製造方法並びにこれを用いた液晶表示装置
JP3940385B2 (ja) * 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
JP4022891B2 (ja) 2003-11-20 2007-12-19 日立金属株式会社 配線膜用Ａｌ合金膜および配線膜形成用スパッタリングターゲット材
US7166921B2 (en) * 2003-11-20 2007-01-23 Hitachi Metals, Ltd. Aluminum alloy film for wiring and sputter target material for forming the film
JP2005303003A (ja) * 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP4541787B2 (ja) * 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP4330517B2 (ja) * 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4579709B2 (ja) * 2005-02-15 2010-11-10 株式会社神戸製鋼所 Ａｌ−Ｎｉ−希土類元素合金スパッタリングターゲット
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4542008B2 (ja) * 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
US7683370B2 (en) * 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
US7411298B2 (en) * 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
JP4117002B2 (ja) * 2005-12-02 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
US7781767B2 (en) * 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP2008098611A (ja) 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP4280277B2 (ja) * 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
WO2008047726A1 (fr) * 2006-10-13 2008-04-24 Kabushiki Kaisha Kobe Seiko Sho Substrat de transistor en film mince et dispositif d'affichage
JP4377906B2 (ja) * 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
JP2008127623A (ja) * 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP4170367B2 (ja) * 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP4355743B2 (ja) * 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP4705062B2 (ja) * 2007-03-01 2011-06-22 株式会社神戸製鋼所 配線構造およびその作製方法
JP2009004518A (ja) * 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
US20090001373A1 (en) * 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP2009008770A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
JP2009010052A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
JP5143649B2 (ja) * 2007-07-24 2013-02-13 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｓｉ系Ａｌ合金スパッタリングターゲットおよびその製造方法
JP5432550B2 (ja) * 2008-03-31 2014-03-05 株式会社コベルコ科研 Ａｌ基合金スパッタリングターゲットおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510810B2 (en) 2017-01-09 2019-12-17 Samsung Display Co. Ltd. Display device including organic layer including pigment or dye and method of manufacturing thereof

Also Published As

Publication number Publication date
US20110019350A1 (en) 2011-01-27
TWI395333B (zh) 2013-05-01
WO2009131169A1 (ja) 2009-10-29
JP2009280911A (ja) 2009-12-03
JP5368867B2 (ja) 2013-12-18
TW201005949A (en) 2010-02-01
US8422207B2 (en) 2013-04-16

Similar Documents

Publication Publication Date Title
KR101124831B1 (ko) 표시 장치, 그 제조 방법 및 스퍼터링 타깃
KR20100127290A (ko) 표시 장치용 Ａｌ 합금막, 표시 장치 및 스퍼터링 타깃
JP4117001B2 (ja) 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
KR101085271B1 (ko) 표시 디바이스용 Ａｌ 합금막, 표시 디바이스 및 스퍼터링 타깃
KR100983196B1 (ko) 박막 트랜지스터 기판 및 표시 디바이스
KR101002521B1 (ko) Ａｌ합금막을 이용한 저접촉 전기 저항형 전극 및 그 제조방법 및 표시 장치
KR101274812B1 (ko) 표시 장치, 이것에 사용하는 Ｃｕ 합금막 및 Ｃｕ 합금 스퍼터링 타깃
KR20110065564A (ko) 표시 장치용 Ａｌ 합금막, 표시 장치 및 스퍼터링 타깃
KR101428349B1 (ko) 표시 장치용 ａｌ 합금막
JP2009010052A (ja) 表示装置の製造方法
JP2010262991A (ja) 現像液耐性に優れた表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP2008124499A (ja) 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP2009282514A (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP5357515B2 (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
TW200914971A (en) Display device and sputtering target
JP2010134458A (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
KR20100060003A (ko) 표시 장치 및 이것에 사용하는 Ｃｕ 합금막
JP2008124483A (ja) 薄膜トランジスタ基板および表示デバイス

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20101022

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120224

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20120928

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20120224

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I