[go: up one dir, main page]

KR20110024495A - Resistive memory device and manufacturing method thereof - Google Patents

Resistive memory device and manufacturing method thereof Download PDF

Info

Publication number
KR20110024495A
KR20110024495A KR1020090082521A KR20090082521A KR20110024495A KR 20110024495 A KR20110024495 A KR 20110024495A KR 1020090082521 A KR1020090082521 A KR 1020090082521A KR 20090082521 A KR20090082521 A KR 20090082521A KR 20110024495 A KR20110024495 A KR 20110024495A
Authority
KR
South Korea
Prior art keywords
film
protective film
memory device
resistive
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020090082521A
Other languages
Korean (ko)
Inventor
김숙주
성민규
길덕신
문지원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090082521A priority Critical patent/KR20110024495A/en
Publication of KR20110024495A publication Critical patent/KR20110024495A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 저항성 메모리 장치의 스위칭 특성이 열화되는 것을 방지할 수 있는 저항성 메모리 장치 및 그 제조방법을 제공하기 위한 것으로, 이를 위한 본 발명의 저항성 메모리 장치는, 하부전극, 내부에 다수의 공공을 갖는 저항층 및 상부전극이 순차적으로 적층된 구조의 적층패턴; 및 상기 적층패턴 측벽에 형성된 보호막을 포함하고 있으며, 상술한 본 발명에 따르면, 저항층을 포함하는 적층패턴 측벽에 형성된 보호막을 구비함으로써, 외부로부터 저항층으로의 불순물 침투를 방지하여 불순물 침투에 따른 저항층 내 공공 갯수(또는 단위체적당 공공밀도)가 감소하는 것을 방지할 수 있는 효과가 있으며, 이를 통해 저항성 메모리 장치의 스위칭 특성이 열화되는 것을 방지할 수 있는 효과가 있다. The present invention provides a resistive memory device and a method of manufacturing the resistive memory device which can prevent the switching characteristics of the resistive memory device from deteriorating. A stack pattern having a structure in which a resistance layer and an upper electrode are sequentially stacked; And a protective film formed on the sidewalls of the stacked pattern, and according to the present invention, the protective film formed on the sidewalls of the laminated pattern including the resistive layer prevents impurity penetration from the outside into the resistive layer, thereby preventing There is an effect that can prevent the number of pores (or the density per unit volume) in the resistive layer is reduced, thereby preventing the deterioration of the switching characteristics of the resistive memory device.

공공, 침투, 보호막, 열처리 Public, penetration, shield, heat treated

Description

저항성 메모리 장치 및 그 제조방법{RESISTIVE MEMORY DEVICE AND METHOD FOR MANUFACTURING THE SAME}RESISTIVE MEMORY DEVICE AND METHOD FOR MANUFACTURING THE SAME

본 발명은 반도체 장치의 제조 기술에 관한 것으로, 저항 변화를 이용하는 저항성 메모리 장치 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a manufacturing technique of a semiconductor device, and relates to a resistive memory device using a resistance change and a method of manufacturing the same.

최근 디램과 플래쉬 메모리를 대체할 수 있는 차세대 메모리 장치에 대한 연구가 활발히 수행되고 있다. 이러한 차세대 메모리 장치 중 하나는, 인가되는 전압에 따라 저항이 급격히 변화하여 적어도 서로 다른 두 저항 상태 사이에서 스위칭(switching)할 수 있는 가변 저항 물질을 이용하는 저항성 메모리 장치이다. 이러한 특성을 갖는 가변 저항 물질로는 이원계 금속산화물 또는 페로브스카이트(perovskite) 계열 물질등을 사용할 수 있으며, 주로 이원계 산화물을 사용하고 있다. Recently, research on next generation memory devices that can replace DRAM and flash memory has been actively conducted. One of such next-generation memory devices is a resistive memory device using a variable resistance material capable of rapidly changing resistance in accordance with an applied voltage to switch between at least two different resistance states. As the variable resistance material having such characteristics, a binary metal oxide or a perovskite-based material may be used, and a binary oxide is mainly used.

도 1은 종래기술에 따른 저항성 메모리 장치를 도시한 단면도이다. 1 is a cross-sectional view illustrating a resistive memory device according to the related art.

도 1에 도시된 바와 같이, 종래기술에 따른 저항성 메모리 장치는 소정의 구 조물이 구비된 기판(11)상에서 하부전극(12), 저항층(13) 및 상부전극(14)이 순차적으로 적층된 적층패턴(100)로 이루어진다. 여기서, 저항층(13)은 막내 공공(vacancy, 15) 예컨대, 산소공공(oxygen vacancy) 또는 금속공공(metal vacancy)을 포함하고 있으며, 저항층(13)이 산화물(예컨대, 이원계 산화물)로 구성되는 경우에 저항층(13) 내 공공(15)의 대다수는 산소공공으로 이루어져 있다. As shown in FIG. 1, in the resistive memory device according to the related art, a lower electrode 12, a resistance layer 13, and an upper electrode 14 are sequentially stacked on a substrate 11 having a predetermined structure. It is made of a laminated pattern 100. Here, the resistive layer 13 includes vacancy 15, for example, oxygen vacancy or metal vacancy, and the resistive layer 13 is composed of an oxide (eg, a binary oxide). In the case where the majority of the vacancy 15 in the resistive layer 13 is made of oxygen vacancy.

상술한 구조를 갖는 저항성 메모리 장치의 스위칭 매커니즘(mechanism)을 간략히 설명하면 다음과 같다. The switching mechanism of the resistive memory device having the above-described structure will be briefly described as follows.

하부 및 상부전극(12, 14)에 바이어스가 인가되면, 인가되는 바이어스에 따라서 저항층(13) 내에 공공(15)에 의한 필라멘트 전류 경로(filamentary current path)가 생성되거나, 공공(15)이 제거되어 기 생성된 필라멘트 전류 경로가 소멸된다. 이와 같이 필라멘트 전류 경로의 생성 또는 소멸에 의하여 저항층(13)은 서로 구별될 수 있는 두 저항 상태를 나타낸다. 즉, 필라멘트 전류 경로가 생성된 경우 저항이 낮은 상태를 나타내고 필라멘트 전류 경로가 소멸된 경우 저항이 높은 상태를 나타내는 것이다. 여기서, 저항층(13) 내에 필라멘트 전류 경로가 생성되어 저항이 낮은 상태가 되는 것을 셋(set) 동작이라 하고, 반대로 기 생성된 필라멘트 전류 경로가 소멸되어 저항이 높은 상태가 되는 것을 리셋(reset) 동작이라 한다.When a bias is applied to the lower and upper electrodes 12 and 14, a filamentary current path is generated in the resistance layer 13 by the cavity 15 or the cavity 15 is removed according to the applied bias. Thus, the generated filament current path is lost. As such, the resistance layer 13 exhibits two resistance states that can be distinguished from each other by the generation or disappearance of the filament current path. That is, when the filament current path is generated, the resistance is low, and when the filament current path is extinguished, the resistance is high. Here, the filament current path is generated in the resistive layer 13 so that the resistance is low. The set operation is referred to as a set operation. On the contrary, the filament current path is disappeared and the resistance is high. This is called operation.

하지만, 종래기술은 노출된 저항층(13)의 측벽을 통해 외부에서 불순물이 침투하여 저항층(13) 내부의 공공(15)과 결합함에 따라 저항층(13)과 공공의 개수 즉, 단위체적당 공공밀도가 감소하여 저항성 메모리 장치의 스위칭 특성이 열화되는 문제점이 발생한다. 특히, 저항층(13)이 산화물로 구성된 경우에 저항층(13) 측 벽을 통해 외부에서 침투한 산소는 막내 산소공공과의 결합이 용이하기 때문에 저항성 메모리 장치의 스위칭 특성을 급격히 열화시키는 문제점이 있다. 이는, 산소공공이 산소와 결합해야될 자리의 산소가 빠져나감으로써 발생된 격자결함(lattice defect)이기 때문이다. However, in the related art, impurities are penetrated from the outside through the exposed sidewalls of the resistive layer 13 and combined with the pores 15 inside the resistive layer 13, that is, the number of the resistive layer 13 and the pores, that is, per unit volume. The decrease in the pore density causes a problem of deterioration in switching characteristics of the resistive memory device. In particular, when the resistive layer 13 is formed of an oxide, oxygen penetrating from the outside through the side wall of the resistive layer 13 facilitates coupling with oxygen vacancies in the film, thereby rapidly deteriorating switching characteristics of the resistive memory device. have. This is because oxygen vacancies are lattice defects caused by the escape of oxygen at the sites where oxygen should be combined with oxygen.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 저항성 메모리 장치의 스위칭 특성이 열화되는 것을 방지할 수 있는 저항성 메모리 장치 및 그 제조방법을 제공하는데 그 목적이 있다. The present invention has been proposed to solve the above problems of the prior art, and an object thereof is to provide a resistive memory device and a method of manufacturing the same that can prevent the switching characteristics of the resistive memory device from deteriorating.

상기 목적을 달성하기 위한 일 측면에 따른 본 발명의 저항성 메모리 장치는, 하부전극, 내부에 다수의 공공을 갖는 저항층 및 상부전극이 순차적으로 적층된 구조의 적층패턴; 및 상기 적층패턴 측벽에 형성된 보호막을 포함한다. According to an aspect of the present invention, there is provided a resistive memory device including: a stack pattern of a structure in which a lower electrode, a resistance layer having a plurality of pores therein, and an upper electrode are sequentially stacked; And a passivation layer formed on sidewalls of the stacked pattern.

상기 보호막은 산화막, 질화막 및 산화질화막으로 이루어진 그룹으로부터 선택된 어느 하나로 이루어진 단일막 또는 이들이 적층된 적층막을 포함할 수 있다. The protective film may include a single film composed of any one selected from the group consisting of an oxide film, a nitride film, and an oxynitride film, or a laminated film in which they are stacked.

상기 저항층은 산화물을 포함할 수 있고, 상기 공공은 산소공공을 포함할 수 있다. The resistance layer may include an oxide, and the pores may include oxygen pores.

상기 목적을 달성하기 위한 일 측면에 따른 본 발명의 저항성 메모리 장치 제조방법은, 하부전극 및 저항층을 순차적으로 형성하는 단계; 환원 열처리를 실시하여 상기 저항층 내부에 다수의 공공을 형성하는 단계; 상기 저항층 상에 상부전극을 형성하는 단계; 상기 상부전극, 상기 저항층 및 상기 하부전극을 순차적으로 식각하여 적층패턴을 형성하는 단계; 및 상기 적층패턴 측벽에 보호막을 형성하는 단계를 포함한다. According to one or more exemplary embodiments, a resistive memory device manufacturing method includes: sequentially forming a lower electrode and a resistive layer; Performing a reduction heat treatment to form a plurality of pores in the resistance layer; Forming an upper electrode on the resistive layer; Sequentially etching the upper electrode, the resistance layer and the lower electrode to form a stacked pattern; And forming a protective film on sidewalls of the stacked pattern.

상기 보호막은 상온 내지 300℃ 범위의 온도에서 형성할 수 있으며, 상기 보호막은 산화막, 질화막 및 산화질화막으로 이루어진 그룹으로부터 선택된 어느 하나로 이루어진 단일막으로 형성하거나, 또는 이들이 적층된 적층막으로 형성할 수 있다. The protective film may be formed at a temperature ranging from room temperature to 300 ° C., and the protective film may be formed of a single film selected from the group consisting of an oxide film, a nitride film, and an oxynitride film, or may be formed as a laminated film in which they are laminated. .

상기 환원 열처리는 진공분위기에서 실시하거나, 또는 질소가스(N2), 수소가스(H2) 및 암모니아가스(NH3)로 이루어진 그룹으로부터 선택된 어느 하나의 가스분위기 또는 이들이 혼합된 혼합가스 분위기에서 실시할 수 있다. 또한, 상기 환원 열처리는 300℃ ~ 800℃ 범위의 온도에서 실시할 수 있다. 또한, 상기 환원 열처리는 퍼니스열처리법 또는 급속열처리법을 사용하여 실시할 수 있다. The reduction heat treatment may be performed in a vacuum atmosphere, or in any one gas atmosphere selected from the group consisting of nitrogen gas (N 2 ), hydrogen gas (H 2 ), and ammonia gas (NH 3 ) or a mixed gas atmosphere in which these are mixed. can do. In addition, the reduction heat treatment may be carried out at a temperature in the range of 300 ℃ ~ 800 ℃. In addition, the reduction heat treatment can be carried out using a furnace heat treatment method or a rapid heat treatment method.

상기 저항층은 산화물을 포함할 수 있고, 상기 공공은 산소공공을 포함할 수 있다. The resistance layer may include an oxide, and the pores may include oxygen pores.

상기 목적을 달성하기 위한 다른 일 측면에 따른 본 발명의 저항성 메모리 장치 제조방법은, 하부전극, 저항층 및 상부전극이 순차적으로 적층된 적층패턴을 형성하는 단계; 및 상기 적층패턴 측벽에 보호막을 형성함과 동시에 상기 저항층 내부에 다수의 공공을 형성하는 단계를 포함한다. According to another aspect of the present invention, there is provided a method of manufacturing a resistive memory device, including forming a stacked pattern in which a lower electrode, a resistance layer, and an upper electrode are sequentially stacked; And forming a plurality of pores in the resistive layer while forming a protective film on the sidewalls of the stacked patterns.

상기 보호막은 300℃ ~ 800℃ 범위의 온도에서 형성할 수 있다. 또한, 상기 보호막은 실란가스와 질소가스의 혼합가스(SiH4/N2), 실란가스와 암모니아가스의 혼합가스(SiH4/NH3) 또는 실란가스, 질소가스 및 암모니아가스(SiH4/N2/NH3)가 혼합된 혼합가스를 사용하여 형성할 수 있다. 또한, 상기 보호막은 질화막을 포함할 수 있 다. The protective film may be formed at a temperature in the range of 300 ° C to 800 ° C. In addition, the protective film may be a mixture of silane gas and nitrogen gas (SiH 4 / N 2 ), a mixture of silane gas and ammonia gas (SiH 4 / NH 3 ) or silane gas, nitrogen gas and ammonia gas (SiH 4 / N 2 / NH 3 ) can be formed using a mixed gas. In addition, the protective film may include a nitride film.

상기 저항층은 산화물을 포함할 수 있고, 상기 공공은 산소공공을 포함할 수 있다. The resistance layer may include an oxide, and the pores may include oxygen pores.

상술한 과제 해결 수단을 바탕으로 하는 본 발명은, 저항층을 포함하는 적층패턴 측벽에 형성된 보호막을 구비함으로써, 외부로부터 저항층으로의 불순물 침투를 방지하여 불순물 침투에 따른 저항층 내 공공 갯수(또는 단위체적당 공공밀도)가 감소하는 것을 방지할 수 있는 효과가 있으며, 이를 통해 저항성 메모리 장치의 스위칭 특성이 열화되는 것을 방지할 수 있는 효과가 있다. The present invention based on the above-described problem solving means, by providing a protective film formed on the sidewall of the laminated pattern including a resistive layer, to prevent the infiltration of impurities into the resistive layer from the outside, the number of voids in the resistive layer (or There is an effect to prevent the decrease in the density of the air per unit volume), thereby preventing the deterioration of the switching characteristics of the resistive memory device.

또한, 본 발명은 보호막을 저온(상온 내지 300℃)에서 형성함으로써, 보호막 형성공정간 저항층 내 공공 갯수가 감소하는 것을 방지할 수 있는 효과가 있다. In addition, the present invention has an effect that can be prevented from decreasing the number of pores in the resistance layer between the protective film forming step by forming the protective film at a low temperature (from room temperature to 300 ℃).

또한, 본 발명은 보호막을 고온(300℃ ~ 800℃)에서 질화막으로 형성하여 환원 열처리공정을 생략함으로써, 저항성 메모리 장치의 생산성을 향상시킬 수 있는 효과가 있다. In addition, the present invention has the effect of improving the productivity of the resistive memory device by forming a protective film as a nitride film at a high temperature (300 ℃ ~ 800 ℃) to omit the reduction heat treatment step.

이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, in order to facilitate a person skilled in the art to easily carry out the technical idea of the present invention.

후술할 본 발명은 시간이 경과함에 따라 저항층 내 공공의 갯수(또는 단위체적당 공공밀도)가 감소함에 따라 저항성 메모리 장치의 스위칭 특성이 열화되는 것을 방지할 수 있는 저항성 메모리 장치 및 그 제조방법을 제공한다. 이를 위해, 본 발명은 저항층 측벽에 보호막을 형성하는 것을 기술적 원리로 한다. The present invention to be described later provides a resistive memory device and a method of manufacturing the same that can prevent the switching characteristics of the resistive memory device from deteriorating as the number of pores in the resistive layer (or the pore density per unit volume) decreases with time. do. To this end, the present invention is a technical principle to form a protective film on the side wall of the resistive layer.

도 2는 본 발명의 일실시예에 따른 저항성 메모리 장치를 도시한 단면도이다. 2 is a cross-sectional view illustrating a resistive memory device according to an exemplary embodiment of the present invention.

도 2에 도시된 바와 같이, 본 발명의 일실시예에 따른 저항성 메모리 장치는 소정의 구조물이 구비된 기판(21) 상에서 하부전극(22), 저항층(23) 및 상부전극(24)이 순차적으로 적층된 구조의 적층패턴(200) 및 적층패턴(200) 측벽에 형성된 보호막(26)을 포함한다. 이때, 적층패턴(200)은 평면형상이 원기둥, 삼각기둥, 사각기둥, 다각기둥 등의 기둥형태를 가질 수 있으며, 보호막(26)은 적층패턴(200)의 모든 측벽을 감싸는(또는 덮는)구조를 가질 수 있다.As shown in FIG. 2, in the resistive memory device according to the exemplary embodiment of the present invention, the lower electrode 22, the resistive layer 23, and the upper electrode 24 are sequentially formed on a substrate 21 having a predetermined structure. And a passivation layer 26 formed on sidewalls of the stacked pattern 200 and the stacked pattern 200. In this case, the stacked pattern 200 may have a columnar shape such as a cylinder, a triangular pillar, a square pillar, a polygonal pillar, and the like, and the protective layer 26 may cover (or cover) all sidewalls of the stacked pattern 200. It can have

저항층(23)은 가변저항특성을 갖는 것으로 알려진 모든 절연물질을 포함할 수 있다. 구체적으로, 저항층(23)은 우수한 가변저항특성을 갖는 산화물 예컨대, 이원계 금속산화물일 수 있다. 이원계 금속산화물은 티타늄산화물(TiO2), 탄탈륨산화물(Ta2O5), 지르코늄산화물(ZrO2), 하프늄산화물(HfO2)등을 포함한다. The resistive layer 23 may include all insulating materials known to have a variable resistance characteristic. Specifically, the resistance layer 23 may be an oxide having excellent variable resistance characteristics, for example, a binary metal oxide. Binary metal oxides include titanium oxide (TiO 2 ), tantalum oxide (Ta 2 O 5 ), zirconium oxide (ZrO 2 ), hafnium oxide (HfO 2 ), and the like.

또한, 저항층(23)은 가변저항특성을 구현하기 위해 내부에 다수의 공공(vacancy, 25)을 포함할 수 있다. 이때, 공공(25)은 산소공공(oxygen vacancy), 금속공공(metal vacancy) 등을 포함할 수 있다. 여기서, 저항층(23)이 산화물(예컨대, 이원계 산화물)로 구성된 경우에 저항층(23) 내 공공(25)의 대부분은 산소공공으로 구성된다. In addition, the resistance layer 23 may include a plurality of vacancies 25 therein to implement the variable resistance characteristic. In this case, the vacancy 25 may include an oxygen vacancy, a metal vacancy, or the like. Here, in the case where the resistive layer 23 is composed of an oxide (for example, a binary oxide), most of the pores 25 in the resistive layer 23 are composed of oxygen pores.

적층패턴(200) 측벽에 형성된 보호막(26)은 스페이서 형태를 가질 수 있으며, 적층패턴(200) 외부에서 불순물이 저항층(23) 내부로 침투하여 저항층(23) 내부의 공공(25) 갯수가 감소하는 것을 방지하는 역할을 수행한다. 따라서, 보호막(26)은 보호막(26) 형성공정간 저항층(23) 내부의 공공(25) 갯수가 감소하는 것을 방지하기 위해 상온 내지 300℃ 범위의 저온에서 형성된 절연막인 것이 바람직하다(도 3a 내지 도 3c 참조). 구체적으로, 보호막(26)은 산화막, 질화막 및 산화질화막(oxynitride)으로 이루어진 그룹으로부터 선택된 어느 하나로 이루어진 단일막 또는 이들이 적층된 적층막으로 형성할 수 있다. 이때, 보호막(26)이 질화막인 경우에는 저온에서 형성된 질화막뿐만 아니라 고온 예컨대, 300℃ ~ 800℃ 범위의 온도에서 형성된 질화막을 사용하여도 무방하다(도 4a 내지 도 4b 참조).The passivation layer 26 formed on the sidewalls of the stacked pattern 200 may have a spacer shape, and impurities from the outside of the stacked pattern 200 penetrate into the resistive layer 23, so that the number of cavities 25 in the resistive layer 23 is increased. Serves to prevent it from decreasing. Therefore, the protective film 26 is preferably an insulating film formed at a low temperature ranging from room temperature to 300 ° C. in order to prevent the number of cavities 25 inside the resistive layer 23 between the protective film 26 forming processes from decreasing (FIG. 3A). To FIG. 3C). Specifically, the protective film 26 may be formed of a single film composed of one selected from the group consisting of an oxide film, a nitride film, and an oxynitride, or a laminated film in which these layers are stacked. In this case, when the protective film 26 is a nitride film, not only a nitride film formed at a low temperature but also a nitride film formed at a high temperature, for example, in the range of 300 ° C to 800 ° C, may be used (see FIGS. 4A to 4B).

한편, 도면에 도시하지는 않았지만 본 발명의 일실시예에 따른 저항성 메모리 장치는 하부전극(22)과 저항층(23) 사이, 상부전극(24)과 저항층(23) 사이 또는 상하부전극(22, 24)과 저항층(23) 사이에 개재된 공공생성층을 더 포함할 수 있다. 저항층(23)이 산화물로 형성된 경우에 공공생성층은 산소와의 반응성이 우수한 금속막 예컨대, 티타늄(Ti), 탄탈륨(Ta), 지르코늄(Zr), 하프늄(Hf) 등을 포함할 수 있다. 공공생성층은 저항층(23) 내 산소와 결합하여 공공생성층이 산화됨으로써, 저항층(23) 내 공공(즉, 산소공공)을 보다 효과적으로 생성시키는 역할을 수행한 다. Although not shown in the drawings, a resistive memory device according to an embodiment of the present invention may be provided between the lower electrode 22 and the resistive layer 23, between the upper electrode 24 and the resistive layer 23, or the upper and lower electrodes 22,. It may further include a void generation layer interposed between the 24 and the resistance layer (23). When the resistance layer 23 is formed of an oxide, the pore-generating layer may include a metal film having excellent reactivity with oxygen, such as titanium (Ti), tantalum (Ta), zirconium (Zr), and hafnium (Hf). . The pore-generating layer combines with the oxygen in the resistive layer 23 to oxidize the pore-generating layer, thereby more effectively generating the pores (that is, the oxygen pores) in the resistive layer 23.

하부전극(22) 및 상부전극(24)은 백금(Pt), 루테늄(Ru), 금(Au), 티타늄질화물(TiN) 또는 탄탈륨질화물(TaN) 중 어느 하나 또는 이들을 조합된 구조를 가질 수 있다. 이때, 하부전극(22)과 상부전극(24)은 서로 동일한 구성을 가질 수도 있다. The lower electrode 22 and the upper electrode 24 may have a structure of any one of platinum (Pt), ruthenium (Ru), gold (Au), titanium nitride (TiN), or tantalum nitride (TaN) or a combination thereof. . In this case, the lower electrode 22 and the upper electrode 24 may have the same configuration.

이와 같이, 본 발명은 내부에 다수의 공공을 갖는 저항층(23)을 포함하는 적층패턴(200) 측벽에 보호막(26)을 형성함으로써, 외부에서 저항층(23)으로의 불순물이 침투함에 기인한 저항층(23) 내 공공(25) 갯수(또는 단위체적당 공공밀도)의 감소를 방지할 수 있다. 이를 통해, 저항성 메모리 장치의 스위칭 특성이 열화되는 것을 방지할 수 있다. As described above, the present invention is due to the penetration of impurities into the resistive layer 23 from the outside by forming the passivation layer 26 on the sidewall of the stacked pattern 200 including the resistive layer 23 having a plurality of pores therein. It is possible to prevent a decrease in the number of pores 25 (or the pore density per unit volume) in the resistive layer 23. As a result, the switching characteristics of the resistive memory device may be prevented from deteriorating.

도 3a 내지 도 3c는 본 발명의 일실시예에 따른 저항성 메모리 장치의 제조방법을 도시한 공정단면도이다. 3A through 3C are cross-sectional views illustrating a method of manufacturing a resistive memory device in accordance with an embodiment of the present invention.

도 3a에 도시된 바와 같이, 소정의 구조물이 형성된 기판(31) 상에 하부전극(32)을 형성한다. 이때, 하부전극(32)은 백금(Pt), 루테늄(Ru), 금(Au), 티타늄질화물(TiN) 또는 탄탈륨질화물(TaN) 중 어느 하나로 형성하거나, 이들을 조합하여 형성할 수 있다. As shown in FIG. 3A, the lower electrode 32 is formed on the substrate 31 on which the predetermined structure is formed. In this case, the lower electrode 32 may be formed of any one of platinum (Pt), ruthenium (Ru), gold (Au), titanium nitride (TiN), tantalum nitride (TaN), or a combination thereof.

다음으로, 하부전극(32) 상에 저항층(33)을 형성한다. 이때, 저항층(33)은 가변저항특성을 갖는 것으로 알려진 모든 절연물질을 사용할 수 있다. 예컨대, 저항층(33)은 티타늄산화물(TiO2), 탄탈륨산화물(Ta2O5), 지르코늄산화물(ZrO2), 하프 늄산화물(HfO2)과 같은 이원계 금속산화물로 형성할 수 있다. Next, a resistive layer 33 is formed on the lower electrode 32. In this case, the resistance layer 33 may use any insulating material known to have a variable resistance characteristic. For example, the resistance layer 33 may be formed of binary metal oxides such as titanium oxide (TiO 2 ), tantalum oxide (Ta 2 O 5 ), zirconium oxide (ZrO 2 ), and hafnium oxide (HfO 2 ).

다음으로, 환원 열처리를 실시하여 저항층(33) 내부에 공공(34)을 형성한다. 이때, 공공(34)은 산소공공 또는 금속공공을 포함할 수 있으며, 저항층(33)을 산화물로 형성하는 경우에 환원 열처리를 통해 저항층(33) 내부에 다수의 산소공공을 형성할 수 있다. Subsequently, reduction heat treatment is performed to form a vacancy 34 in the resistance layer 33. In this case, the pores 34 may include oxygen pores or metal pores, and when the resistive layer 33 is formed of oxide, a plurality of oxygen pores may be formed in the resistive layer 33 through reduction heat treatment. .

저항층(33) 내 공공(34) 구체적으로, 산소공공을 형성하기 위한 환원열처리는 퍼니스열처리법 또는 급속열처리법을 사용하여 300℃ ~ 800℃ 범위의 온도에서 실시할 수 있으며, 진공분위기 또는 질소가스(N2), 수소가스(H2) 또는 암모니아가스(NH3) 분위기에서 실시할 수 있다. 이때, 질소가스, 수소가스 및 암모니아가스는 환원 열처리시를 저항층(33)에 가해진 열에너지에 의해 저항층(33)으로부터 결합이 분리된 산소와 결합하여 휘발하기 때문에 산소공공 생성효율(또는 산소환원효율)을 향상시키는 역할을 수행한다. Specifically, the reduction heat treatment for forming the oxygen vacancy in the resistance layer 33 may be performed at a temperature in the range of 300 ° C. to 800 ° C. by using a furnace heat treatment method or a rapid heat treatment method. gas (N 2), it can be carried out in a hydrogen gas (H 2) or ammonia gas (NH 3) atmosphere. At this time, the nitrogen gas, hydrogen gas and ammonia gas are combined with the oxygen separated from the resistance layer 33 by the heat energy applied to the resistance layer 33 during the reduction heat treatment, and volatilizes, so that the oxygen pore generation efficiency (or oxygen reduction) is reduced. To improve efficiency).

도 3b에 도시된 바와 같이, 저항층(33) 상에 상부전극(35)을 형성한다. 상부전극(35)은 백금(Pt), 루테늄(Ru), 금(Au), 티타늄질화물(TiN) 또는 탄탈륨질화물(TaN) 중 어느 하나로 형성하거나, 이들을 조합하여 형성할 수 있으며, 하부전극(32)과 동일한 물질로 형성할 수 있다. As shown in FIG. 3B, the upper electrode 35 is formed on the resistance layer 33. The upper electrode 35 may be formed of any one of platinum (Pt), ruthenium (Ru), gold (Au), titanium nitride (TiN), tantalum nitride (TaN), or a combination thereof, and the lower electrode 32 It can be formed of the same material as).

한편, 도면에 도시하지는 않았지만 환원 열처리를 실시하기 이전에 하부전극(32)과 저항층(33) 사이, 상부전극(35)과 저항층(33) 사이 또는 상하부전극(32, 35)과 저항층(33) 사이에 공공생성층을 추가적으로 형성할 수도 있다. 저항층(32) 을 산화물로 형성한 경우에 공공생성층은 산소와의 반응성이 우수한 금속막 예컨대, 티타늄(Ti), 탄탈륨(Ta), 지르코늄(Zr), 하프늄(Hf) 등으로 형성할 수 있다. 이때, 공공생성층은 저항층(33)내 산소와 결합하여 공공생성층이 산화되면서 저항층(33) 내 산소공공을 보다 효과적으로 생성시키는 역할을 수행한다. Although not shown in the drawings, before the reduction heat treatment, between the lower electrode 32 and the resistive layer 33, the upper electrode 35 and the resistive layer 33, or the upper and lower electrodes 32 and 35 and the resistive layer, respectively. An additional void generation layer may be formed between (33). In the case where the resistive layer 32 is formed of an oxide, the pore-generating layer may be formed of a metal film having excellent reactivity with oxygen such as titanium (Ti), tantalum (Ta), zirconium (Zr), hafnium (Hf), and the like. have. At this time, the pore-generating layer combines with oxygen in the resistive layer 33 and serves to more effectively generate oxygen pores in the resistive layer 33 as the pore-forming layer is oxidized.

다음으로, 상부전극(35) 상에 감광막패턴(미도시)을 형성한 후에 감광막패턴을 식각장벽(etch barrier)으로 상부전극(35), 저항층(33) 및 하부전극(32)을 순차적으로 식각하여 적층패턴(300)을 형성한다. 이때, 적층패턴(300)은 원기둥, 삼각기둥, 사각기둥, 다각기둥 등의 기둥형태를 가질 수 있다.Next, after the photoresist pattern (not shown) is formed on the upper electrode 35, the upper electrode 35, the resistance layer 33, and the lower electrode 32 are sequentially formed using the photoresist pattern as an etch barrier. Etching is performed to form the stacked pattern 300. In this case, the stacked pattern 300 may have a columnar shape such as a cylinder, a triangular pillar, a square pillar, a polygonal pillar, and the like.

도 3c에 도시된 바와 같이, 적층패턴(300)의 측벽에 보호막(36)을 형성한다. 보호막(36)은 외부에서 저항층(33)으로 불순물이 침투하여 저항층(33) 내 공공(34)의 갯수(또는 단위체적당 공공밀도)가 감소하는 것을 방지하는 역할을 수행하는 것으로, 산화막, 질화막 및 산화질화막으로 이루어진 그룹으로부터 선택된 어느 하나로 이루어진 단일막 또는 이들이 적층된 적층막으로 형성할 수 있다. As shown in FIG. 3C, the passivation layer 36 is formed on the sidewall of the stacked pattern 300. The protective film 36 serves to prevent impurities from penetrating into the resistive layer 33 from the outside to reduce the number of pores 34 (or the pore density per unit volume) of the resistive layer 33. It can be formed as a single film made of any one selected from the group consisting of a nitride film and an oxynitride film, or a laminated film in which they are laminated.

여기서, 보호막(36) 형성공정시 저항층(33) 내 공공(34) 갯수가 감소하는 것을 방지하기 위하여 보호막(36)은 상온 ~ 300℃ 범위의 저온에서 형성하는 것이 바람직하다. 만약, 300℃를 초과하는 온도에서 보호막(36)을 형성하는 경우에는 보호막(36) 형성공정간 사용되는 증착가스(특히, 산소가스)가 필요이상의 활성화되어 저항층(33)으로 쉽게 침투할 우려가 있다.In this case, in order to prevent the number of cavities 34 in the resistive layer 33 from decreasing during the process of forming the protective film 36, the protective film 36 is preferably formed at a low temperature ranging from room temperature to 300 ° C. If the protective film 36 is formed at a temperature exceeding 300 ° C., deposition gas (particularly, oxygen gas) used during the protective film 36 forming process may be activated more than necessary to easily penetrate into the resistive layer 33. There is.

저온에서 보호막(36)을 형성하기 위해서 보호막(36) 형성공정은 플라즈마화학기상증착법(Plasma Enhanced Chemical Vapor Deposition, PECVD)을 사용하여 실 시하는 것이 바람직하다.In order to form the protective film 36 at a low temperature, the process of forming the protective film 36 is preferably performed by using plasma enhanced chemical vapor deposition (PECVD).

보호막(36)은 적층패턴(300)을 포함하는 구조물 전면에 저온에서 절연막을 증착한 후에 전면식각공정 예컨대, 에치백(etchback)을 실시하여 절연막을 적층패턴(300) 측벽에만 잔류시키는 일련의 공정과정을 통해 형성할 수 있으며, 스페이서 형태를 가질 수 있다. The passivation layer 36 is a series of processes in which an insulating film is deposited on the entire surface of the structure including the stacked pattern 300 at a low temperature, followed by an entire surface etching process, for example, an etchback, to leave the insulating layer only on the sidewalls of the stacked pattern 300. It can be formed through the process, it may have a spacer form.

이와 같이, 본 발명은 내부에 다수의 공공을 갖는 저항층(33)을 포함하는 적층패턴(300) 측벽에 보호막(36)을 형성함으로써, 외부에서 저항층(33)으로의 불순물이 침투함에 기인한 저항층(33) 내 공공(34) 갯수(또는 단위체적당 공공밀도)의 감소를 방지할 수 있다. As described above, the present invention is due to the penetration of the impurity into the resistive layer 33 from the outside by forming the passivation layer 36 on the sidewall of the laminated pattern 300 including the resistive layer 33 having a plurality of pores therein. It is possible to prevent a decrease in the number of pores 34 (or the pore density per unit volume) in the resistive layer 33.

또한, 보호막(36)을 저온에서 형성함으로써, 보호막(36) 형성공정간 저항층(33) 내 공공(34)의 갯수가 감소하는 것을 방지할 수 있다. In addition, by forming the protective film 36 at a low temperature, it is possible to prevent the number of pores 34 in the resistance layer 33 between the protective film 36 forming steps from decreasing.

결과적으로, 본 발명은 저항층(33) 내 공공(34) 갯수가 감소하는 것을 방지함으로써, 저항성 메모리 장치의 스위칭 특성이 열화되는 것을 방지할 수 있다.As a result, the present invention can prevent the number of cavities 34 in the resistive layer 33 from decreasing, thereby preventing deterioration in switching characteristics of the resistive memory device.

도 4a 및 도 4는 본 발명의 다른 일실시예에 따른 저항성 메모리 장치 제조방법을 도시한 공정단면도이다. 4A and 4 are cross-sectional views illustrating a method of manufacturing a resistive memory device in accordance with another embodiment of the present invention.

도 4a에 도시된 바와 같이, 소정의 구조물이 형성된 기판(41) 상에 하부전극(42), 저항층(43) 및 상부전극(44)이 순차적으로 적층된 구조의 적층패턴(400)을 형성한다. 이때, 적층패턴(400)은 원기둥, 삼각기둥, 사각기둥, 다각기둥등의 기둥형태를 갖도록 형성할 수 있다. As shown in FIG. 4A, a stacked pattern 400 having a structure in which a lower electrode 42, a resistance layer 43, and an upper electrode 44 are sequentially stacked is formed on a substrate 41 on which a predetermined structure is formed. do. In this case, the stacked pattern 400 may be formed to have a columnar shape such as a cylinder, a triangular pillar, a square pillar, a polygonal pillar, and the like.

하부전극(42) 및 상부전극(44)은 백금(Pt), 루테늄(Ru), 금(Au), 티타늄질화물(TiN) 또는 탄탈륨질화물(TaN) 중 어느 하나로 형성하거나, 이들을 조합하여 형성할 수 있으며, 하부전극(42)과 상부전극(44)은 서로 동일한 물질로 형성할 수 있다. The lower electrode 42 and the upper electrode 44 may be formed of any one of platinum (Pt), ruthenium (Ru), gold (Au), titanium nitride (TiN), or tantalum nitride (TaN), or a combination thereof. The lower electrode 42 and the upper electrode 44 may be formed of the same material.

저항층(43)은 가변저항특성을 갖는 것으로 알려진 모든 절연물질을 사용할 수 있다. 예컨대, 저항층(43)은 티타늄산화물(TiO2), 탄탈륨산화물(Ta2O5), 지르코늄산화물(ZrO2), 하프늄산화물(HfO2)과 같은 이원계 금속산화물로 형성할 수 있다. The resistive layer 43 may use any insulating material known to have a variable resistance characteristic. For example, the resistance layer 43 may be formed of a binary metal oxide such as titanium oxide (TiO 2 ), tantalum oxide (Ta 2 O 5 ), zirconium oxide (ZrO 2 ), and hafnium oxide (HfO 2 ).

한편, 도면에 도시하지는 않았지만 하부전극(42)과 저항층(43) 사이, 상부전극(44)과 저항층(43) 사이 또는 상하부전극(42, 44)과 저항층(43) 사이에 공공생성층을 추가적으로 형성할 수도 있다. Although not shown in the drawings, voids are generated between the lower electrode 42 and the resistive layer 43, between the upper electrode 44 and the resistive layer 43, or between the upper and lower electrodes 42 and 44 and the resistive layer 43. Further layers may be formed.

도 4b에 도시된 바와 같이, 적층패턴(400) 측벽에 보호막(46)을 형성함과 동시에 저항층(43) 내부에 공공(45)을 형성한다. 이때, 공공(45)은 산소공공 또는 금속공공을 포함하고 있으며, 저항층(43)을 산화물로 형성한 경우에 공공(45)의 대부분은 산소공공으로 이루어진다. As shown in FIG. 4B, the passivation layer 46 is formed on the sidewall of the stacked pattern 400, and the cavity 45 is formed in the resistance layer 43. At this time, the vacancy 45 includes an oxygen vacancy or a metal vacancy, and in the case where the resistance layer 43 is formed of oxide, most of the vacancy 45 are formed of oxygen vacancy.

보호막(46)을 형성함과 동시에 저항층(43) 내 공공(45)을 형성하기 위해 보호막(46) 형성공정은 300℃ ~ 800℃ 범위의 고온에서 질화막 예컨대, 실리콘질화막으로 형성하는 것이 바람직하다. 이는 질화막 형성공정시 사용되는 증착가스 예컨대, 질소가스(N2) 또는 암모니아가스(NH3)가 저항층(43) 내 산소성분을 환원시키는 환원가스로 작용하기 때문이다. In order to form the protective film 46 and at the same time to form the cavity 45 in the resistive layer 43, the process of forming the protective film 46 is preferably formed of a nitride film such as a silicon nitride film at a high temperature in the range of 300 ° C. to 800 ° C. . This is because the deposition gas used in the nitride film forming process, for example, nitrogen gas (N 2 ) or ammonia gas (NH 3 ) acts as a reducing gas for reducing the oxygen component in the resistive layer 43.

예를 들어, 보호막(46)을 실리콘질화막으로 형성하는 경우에 300℃ ~ 800℃ 범위의 고온에서 실란가스와 질소가스의 혼합가스(SiH4/N2), 실란가스와 암모니아가스의 혼합가스(SiH4/NH3) 또는 실란가스, 질소가스 및 암모니아가스의 혼합가스(SiH4/N2/NH3)를 이용하여 화학기상증착법(CVD)으로 형성할 수 있다.For example, when the protective film 46 is formed of a silicon nitride film, a mixed gas of silane gas and nitrogen gas (SiH 4 / N 2 ) and a mixed gas of silane gas and ammonia gas at a high temperature in the range of 300 ° C. to 800 ° C. SiH 4 / NH 3 ) or a mixture of silane gas, nitrogen gas and ammonia gas (SiH 4 / N 2 / NH 3 ) can be formed by chemical vapor deposition (CVD).

이와 같이, 보호막(46)을 형성함과 동시에 저항층(43) 내 공공(45)을 형성함으로써, 저항층(43) 내 공공(45)을 형성하기 위한 환원 열처리 공정을 생략할 수 있어 저항성 메모리 장치의 생산성을 향상시킬 수 있다.As described above, by forming the protective film 46 and forming the cavity 45 in the resistive layer 43, the reduction heat treatment process for forming the cavity 45 in the resistive layer 43 can be omitted. The productivity of the device can be improved.

또한, 고온에서 보호막(46)을 형성함으로써, 저온(상온 내지 300℃)에서 형성된 보호막(46)보다 우수한 막질을 갖는 보호막(46)을 형성할 수 있으며, 이를 통해 외부에서의 불순물 침투를 보다 효과적으로 방지할 수 있다. In addition, by forming the protective film 46 at a high temperature, it is possible to form a protective film 46 having a better film quality than the protective film 46 formed at a low temperature (from room temperature to 300 ℃), thereby more effectively infiltrating impurities from outside It can prevent.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will appreciate that various embodiments within the scope of the technical idea of the present invention are possible.

도 1은 종래기술에 따른 저항성 메모리 장치를 도시한 단면도. 1 is a cross-sectional view showing a resistive memory device according to the prior art.

도 2는 본 발명의 일실시예에 따른 저항성 메모리 장치를 도시한 단면도. 2 is a cross-sectional view illustrating a resistive memory device in accordance with an embodiment of the present invention.

도 3a 내지 도 도 3c는 본 발명의 일실시예에 따른 저항성 메모리 장치의 제조방법을 도시한 공정단면도.3A to 3C are cross-sectional views illustrating a method of manufacturing a resistive memory device in accordance with an embodiment of the present invention.

도 4a 및 도 4b는 본 발명의 다른 일실시예에 따른 저항성 메모리 장치 제조방법을 도시한 공정단면도.4A and 4B are cross-sectional views illustrating a method of manufacturing a resistive memory device in accordance with another embodiment of the present invention.

*도면 주요 부분에 대한 부호 설명** Description of symbols on the main parts of the drawings *

21, 31, 41 : 기판21, 31, 41: substrate

22, 32, 42 : 하부전극22, 32, 42: lower electrode

23, 33, 43 : 저항층23, 33, 43: resistive layer

24, 35, 44 : 상부전극24, 35, 44: upper electrode

25, 34, 45 : 공공25, 34, 45: public

26, 36, 46 : 보호막26, 36, 46: protective shield

200, 300, 400 : 적층패턴200, 300, 400: laminated pattern

Claims (18)

하부전극, 내부에 다수의 공공을 갖는 저항층 및 상부전극이 순차적으로 적층된 구조의 적층패턴; 및A stacking pattern having a structure in which a lower electrode, a resistance layer having a plurality of pores therein, and an upper electrode are sequentially stacked; And 상기 적층패턴 측벽에 형성된 보호막A protective film formed on the sidewalls of the stacked pattern 을 포함하는 저항성 메모리 장치. Resistive memory device comprising a. 제1항에 있어서, The method of claim 1, 상기 보호막은 산화막, 질화막 및 산화질화막으로 이루어진 그룹으로부터 선택된 어느 하나로 이루어진 단일막 또는 이들이 적층된 적층막을 포함하는 저항성 메모리 장치. The protective film may include a single film formed of any one selected from the group consisting of an oxide film, a nitride film, and an oxynitride film, or a stacked film in which these layers are stacked. 제1항에 있어서, The method of claim 1, 상기 저항층은 산화물을 포함하는 저항성 메모리 장치. The resistive layer includes an oxide. 제3항에 있어서, The method of claim 3, 상기 공공은 산소공공을 포함하는 저항성 메모리 장치. And the vacancy includes oxygen vacancies. 하부전극 및 저항층을 순차적으로 형성하는 단계;Sequentially forming a lower electrode and a resistance layer; 환원 열처리를 실시하여 상기 저항층 내부에 다수의 공공을 형성하는 단계;Performing a reduction heat treatment to form a plurality of pores in the resistance layer; 상기 저항층 상에 상부전극을 형성하는 단계;Forming an upper electrode on the resistive layer; 상기 상부전극, 상기 저항층 및 상기 하부전극을 순차적으로 식각하여 적층패턴을 형성하는 단계; 및Sequentially etching the upper electrode, the resistance layer and the lower electrode to form a stacked pattern; And 상기 적층패턴 측벽에 보호막을 형성하는 단계Forming a protective film on sidewalls of the stacked pattern 를 포함하는 저항성 메모리 장치 제조방법. Resistive memory device manufacturing method comprising a. 제5항에 있어서, The method of claim 5, 상기 보호막은 상온 내지 300℃ 범위의 온도에서 형성하는 저항성 메모리 장치 제조방법. The protective film is formed at a temperature in the range of room temperature to 300 ℃. 제6항에 있어서, The method of claim 6, 상기 보호막은 산화막, 질화막 및 산화질화막으로 이루어진 그룹으로부터 선택된 어느 하나로 이루어진 단일막으로 형성하거나, 또는 이들이 적층된 적층막으로 형성하는 저항성 메모리 장치 제조방법. The protective film is formed of a single film composed of any one selected from the group consisting of an oxide film, a nitride film, and an oxynitride film, or a laminated film in which these layers are laminated. 제5항에 있어서, The method of claim 5, 상기 환원 열처리는 진공분위기에서 실시하거나, 또는 질소가스(N2), 수소가스(H2) 및 암모니아가스(NH3)로 이루어진 그룹으로부터 선택된 어느 하나의 가스분위기 또는 이들이 혼합된 혼합가스 분위기에서 실시하는 저항성 메모리 장치 제조방법. The reduction heat treatment may be performed in a vacuum atmosphere, or in any one gas atmosphere selected from the group consisting of nitrogen gas (N 2 ), hydrogen gas (H 2 ), and ammonia gas (NH 3 ) or a mixed gas atmosphere in which these are mixed. A resistive memory device manufacturing method. 제5항에 있어서, The method of claim 5, 상기 환원 열처리는 300℃ ~ 800℃ 범위의 온도에서 실시하는 저항성 메모리 장치 제조방법. The reduction heat treatment is performed at a temperature in the range of 300 ℃ to 800 ℃. 제5항에 있어서, The method of claim 5, 상기 환원 열처리는 퍼니스열처리법 또는 급속열처리법을 사용하여 실시하는 저항성 메모리 장치 제조방법. And the reduction heat treatment is performed using a furnace heat treatment method or a rapid heat treatment method. 제5항에 있어서, The method of claim 5, 상기 저항층은 산화물을 포함하는 저항성 메모리 장치 제조방법.And the resistive layer comprises an oxide. 제11항에 있어서, The method of claim 11, 상기 공공은 산소공공을 포함하는 저항성 메모리 장치 제조방법. And the vacancy includes oxygen vacancies. 하부전극, 저항층 및 상부전극이 순차적으로 적층된 적층패턴을 형성하는 단계; 및Forming a stacked pattern in which the lower electrode, the resistance layer, and the upper electrode are sequentially stacked; And 상기 적층패턴 측벽에 보호막을 형성함과 동시에 상기 저항층 내부에 다수의 공공을 형성하는 단계Forming a plurality of pores in the resistive layer while forming a protective film on the sidewalls of the stacked pattern; 를 포함하는 저항성 메모리 장치 제조방법. Resistive memory device manufacturing method comprising a. 제13항에 있어서, The method of claim 13, 상기 보호막은 300℃ ~ 800℃ 범위의 온도에서 형성하는 저항성 메모리 장치 제조방법.The protective film is formed at a temperature in the range of 300 ℃ to 800 ℃. 제14항에 있어서, The method of claim 14, 상기 보호막은 실란가스와 질소가스의 혼합가스(SiH4/N2), 실란가스와 암모니아가스의 혼합가스(SiH4/NH3) 또는 실란가스, 질소가스 및 암모니아가스(SiH4/N2/NH3)가 혼합된 혼합가스를 사용하여 형성하는 저항성 메모리 장치 제조방법. The protective film is a mixture of silane gas and nitrogen gas (SiH 4 / N 2 ), a mixture of silane gas and ammonia gas (SiH 4 / NH 3 ) or silane gas, nitrogen gas and ammonia gas (SiH 4 / N 2 / NH 3 resistive memory device manufacturing method of forming by) the use of mixed gas mixture. 제14항에 있어서, The method of claim 14, 상기 보호막은 질화막을 포함하는 저항성 메모리 장치 제조방법. The protective film includes a nitride film. 제13항에 있어서, The method of claim 13, 상기 저항층은 산화물을 포함하는 저항성 메모리 장치 제조방법.And the resistive layer comprises an oxide. 제17항에 있어서, The method of claim 17, 상기 공공은 산소공공을 포함하는 저항성 메모리 장치 제조방법. And the vacancy includes oxygen vacancies.
KR1020090082521A 2009-09-02 2009-09-02 Resistive memory device and manufacturing method thereof Withdrawn KR20110024495A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090082521A KR20110024495A (en) 2009-09-02 2009-09-02 Resistive memory device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090082521A KR20110024495A (en) 2009-09-02 2009-09-02 Resistive memory device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20110024495A true KR20110024495A (en) 2011-03-09

Family

ID=43932322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090082521A Withdrawn KR20110024495A (en) 2009-09-02 2009-09-02 Resistive memory device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR20110024495A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140138805A (en) * 2012-02-29 2014-12-04 가부시끼가이샤 도시바 Nonvolatile resistive memory element with an integrated oxygen isolation structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140138805A (en) * 2012-02-29 2014-12-04 가부시끼가이샤 도시바 Nonvolatile resistive memory element with an integrated oxygen isolation structure

Similar Documents

Publication Publication Date Title
KR100607178B1 (en) Capacitor including dielectric film having non-uniformly distributed crystal region and method for manufacturing same
KR101055748B1 (en) Resistance change device and manufacturing method thereof
KR100881728B1 (en) Semiconductor device with ruthenium electrode and manufacturing method thereof
KR101133707B1 (en) Resistive memory device and method for manufacturing the same
KR101368147B1 (en) Methods of forming capacitors
JP4709115B2 (en) Capacitor for semiconductor device using ruthenium electrode and titanium dioxide dielectric film and method for manufacturing the same
JP2020537351A (en) Multi-layer laminate to make 3D NAND expandable
JP2006019729A (en) Single layer mask etching method
JP2012134511A (en) Capacitor of semiconductor element having zirconium oxide film and method for fabricating the same
CN1453854A (en) Method for producing semiconductor memory
JP2002203914A (en) Method for manufacturing capacitor of semiconductor memory device by two-stage heat treatment
CN1933161A (en) Semiconductor device and method for manufacturing the same
KR20030013626A (en) Method of forming stacked capacitor
TW200917494A (en) Flash memory device and method of fabricating the same
JP4925494B2 (en) Capacitor manufacturing method for semiconductor device having high dielectric constant dielectric film
KR100505397B1 (en) Method for fabricating capacitor of semiconductor device
KR20100078496A (en) Method for fabricating capacitor of semiconductor device
KR100804492B1 (en) Capacitor for semiconductor device using ruthenium electrode and titanium dioxide dielectric film and manufacturing method thereof
KR20110024495A (en) Resistive memory device and manufacturing method thereof
KR20110030162A (en) Resistive Memory Device Manufacturing Method
US20210327891A1 (en) Stack for 3d-nand memory cell
KR20120004827A (en) Semiconductor device and manufacturing method thereof
KR100925028B1 (en) Dielectric film and formation method thereof, capacitor of semiconductor device using same method and formation method thereof
JP2013149669A (en) Method of forming barrier film and method of manufacturing ferroelectric device
KR20070027789A (en) Capacitor and manufacturing method thereof

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20090902

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid