[go: up one dir, main page]

KR20110114444A - 드라이버 집적회로 칩의 전원연결 구조 - Google Patents

드라이버 집적회로 칩의 전원연결 구조 Download PDF

Info

Publication number
KR20110114444A
KR20110114444A KR1020110028786A KR20110028786A KR20110114444A KR 20110114444 A KR20110114444 A KR 20110114444A KR 1020110028786 A KR1020110028786 A KR 1020110028786A KR 20110028786 A KR20110028786 A KR 20110028786A KR 20110114444 A KR20110114444 A KR 20110114444A
Authority
KR
South Korea
Prior art keywords
integrated circuit
driver integrated
circuit chip
power
terminal portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020110028786A
Other languages
English (en)
Other versions
KR101298156B1 (ko
Inventor
안용성
이종수
신유나
김용석
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Publication of KR20110114444A publication Critical patent/KR20110114444A/ko
Application granted granted Critical
Publication of KR101298156B1 publication Critical patent/KR101298156B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 드라이버 집적회로 칩의 전원연결 구조에 관한 것으로서, 보다 상세하게는 드라이버 집적회로 칩 내부의 라우팅 패턴을 LOG와 병렬로 배치하여 칩의 양쪽 끝에 배치된 전원을 연결함으로써 배선을 간소화 하고 라인 저항을 감소시킬 수 있는 드라이버 집적회로 칩의 전원연결 구조에 관한 것이다.
본 발명에 따른 드라이버 집적회로 칩의 전원연결 구조에 의하면, 드라이버 집적회로 칩의 입출력 단자의 배선 수를 감소시켜 배선을 간소화하고 이로 인해 칩 사이즈를 줄이고 및 제조 비용을 감소시킬 수 있는 효과가 있으며, 칩 내부의 라우팅 패턴과 LOG를 병렬로 연결함으로써 라인 저항이 감소되고 신호의 지연을 줄일 수 있는 장점이 있다.

Description

드라이버 집적회로 칩의 전원연결 구조{Structure for power connecting of driver IC chip}
본 발명은 드라이버 집적회로 칩의 전원연결 구조에 관한 것으로서, 보다 상세하게는 드라이버 집적회로 칩 내부의 라우팅 패턴을 LOG와 병렬로 배치하여 칩의 양쪽 끝에 배치된 전원을 연결함으로써 배선을 간소화 하고 라인 저항을 감소시킬 수 있는 드라이버 집적회로 칩의 전원연결 구조에 관한 것이다.
액정디스플레이(Liquid Crystal Display, LCD)는 인가전압에 따라 액정분자들의 배열 상태가 달라지는 특징을 이용하여 액정으로 빛을 통과시킴에 의해 영상 데이터가 디스플레이되는 소자를 의미한다. 이 가운데서 최근 가장 활발하게 사용되고 있는 소자는 실리콘 집적회로의 제조기술을 이용하여 만드는 박막 트랜지스터(Thin Film Transistor, TFT)형 액정디스플레이(LCD)이다.
도 1은 일반적인 액정디스플레이의 구조를 개략적으로 나타내는 도면이다.
박막 트랜지스터(Thin Film Transistor, TFT)형 액정디스플레이(LCD)는 서로 대향하는 박막트랜지스터 어레이 기판과 컬러필터 기판이 일정한 간격을 두고 합착되고, 그 일정한 이격공간에 액정층이 주입된 액정표시패널(30)과 이를 구동하기 위한 구동회로로 구성된다.
상기 구동회로는 매 프레임마다 게이트라인들에 주사신호를 순차적으로 인가하는 게이트 드라이버 집적회로(40)와, 게이트 드라이버 집적회로의 주사신호에 대응하여 소오스라인을 구동하는 소오스 드라이버 집적회로(20)와, 게이트 드라이버 집적회로(40) 및 소오스 드라이버 집적회로(20)를 제어하고 픽셀 데이터를 출력하는 타이밍 제어부(10) 및 액정표시장치에서 사용되는 여러 가지 구동 전압들을 공급하는 전원공급부(미도시)로 구성된다.
일반적으로 상기 드라이버 집적회로를 액정표시패널과 연결하는 방법으로는 고분자물질로 만들어진 얇은 신축성 필름, 즉 TCP(Tape Carrier Package) 상에 드라이버 집적회로를 실장하고 이 필름을 액정표시패널과 연결함으로써 드라이버 집적회로를 액정표시패널과 전기적으로 연결하는 TAB(Tape Automated Bonding)방식과 상기 드라이버 집적회로를 액정표시패널의 유리기판 위에 범프(bump)를 사용하여 직접 실장하여 연결하는 칩-온-글래스(Chip On Glass:이하 'COG'라 한다.)방식이 있다.
COG방식이란 드라이버 집적회로의 출력전극을 패드에 직접 연결하여 기판과 드라이버 집적회로를 일체화시키는 방법이다. 상기 COG방식에서는 범프와 패드를 접착하는 공정 시 범프와 패드 사이에 위치한 도전성 입자를 통하여 접착하게 된다.
또한 상기 COG 방식에서 액정표시패널에 실장되는 드라이버 집적회로 칩들은 신호라인들이 박막트랜지스터 어레이 기판 상에 직접 실장되는 라인-온-글래스(Line On Glass:이하 'LOG'라 한다. )방식으로 상호 접속되고, 타이밍제어부 및 전원공급부로부터 제어신호 및 구동 전압들을 공급받게 된다.
도 2는 종래의 COG 방식으로 실장되는 드라이버 집적회로 칩의 전원연결 구조를 나타내는 도면이다.
도 2에 도시된 바와 같이 드라이버 집적회로 칩의 경우 액정디스플레이 애플리케이션(application)의 특성상 좌우 방향의 길이가 상하 방향의 길이보다 매우 긴 직사각형의 모양을 갖는 것이 일반적이다. 이러한 집적회로 칩의 한쪽에만 전원을 배치하는 경우에는 전원이 없는 쪽은 신호가 약해져서 동작상의 문제를 야기할 수 있다.
따라서 종래의 COG 방식으로 실장되는 드라이버 집적회로 칩(200)은 중앙에 내부회로(230)가 배치되고 드라이버 집적회로 칩의 양 쪽 끝에 전원단자부(210, 220)를 배치하여 신호 감쇄로 인한 동작상의 문제를 해결하였다.
그러나 연성회로기판(Flexible Printed Circuit : 이하 'FPC'라 한다.) 상에서 별도의 연결선을 통해 드라이버 집적회로 칩의 양 쪽 끝에 배치된 전원을 서로 연결시켜야 하므로 FPC 상에서 입출력 배선이 복잡해지고 배선층이 추가됨으로써 경제적인 손실이 발생하는 문제가 있었다.
또한 종래의 COG 실장방식에 의하면 금속라인으로 이루어진 신호 또는 전원공급 라인의 고유 저항에 의한 전압강하가 발생한다는 단점이 있었다.
본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로서, 드라이버 집적회로 칩 내부의 라우팅 패턴을 LOG와 병렬로 배치하여 칩의 양쪽 끝에 배치된 전원 단자를 연결함으로써 배선을 간소화 하고 라인 저항을 감소시킬 수 있는 드라이버 집적회로 칩의 전원연결 구조를 제공하는 것을 목적으로 한다.
상기 기술적 과제를 이루기 위한 본 발명에 따른 드라이버 집적회로 칩의 전원연결 구조는, 드라이버 집적회로 칩은 일 측에 형성된 제1전원단자부 및 다른 일 측에 형성된 제2전원단자부를 구비하고, 표시장치의 표시패널에 칩 온 글라스(COG) 방식으로 실장되며, 제1전원단자부 및 제2전원단자부는 상기 드라이버 집적회로 칩 내부의 라우팅 배선을 통해 서로 연결되고, 상기 표시패널 상에서 라인 온 글라스 방식에 의한 LOG 라인으로 서로 연결되며, 상기 라우팅 배선과 상기 LOG 라인은 서로 병렬로 배치된 것을 특징으로 한다.
본 발명에 따른 드라이버 집적회로 칩의 전원연결 구조에 의하면, 드라이버 집적회로 칩의 입출력 단자의 배선 수를 감소시켜 배선을 간소화하고 이로 인해 칩 사이즈를 줄이고 및 제조 비용을 감소시킬 수 있는 효과가 있다.
한편 전원의 연결을 위한 칩 내부의 라우팅 패턴과 LOG를 병렬로 연결함으로써 라인 저항이 감소되고 신호의 지연을 줄일 수 있는 장점이 있다.
도 1은 일반적인 액정디스플레이의 구조를 개략적으로 나타내는 도면이다.
도 2는 종래의 COG 방식으로 실장되는 드라이버 집적회로 칩의 전원연결 구조를 나타내는 도면이다.
도 3은 본 발명에 따른 드라이버 집적회로 칩의 전원연결 구조를 나타내는 도면이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 구체적인 실시 예를 상세히 설명하도록 한다.
도 3은 본 발명에 따른 드라이버 집적회로 칩의 전원연결 구조를 나타내는 도면이다.
도 3에 도시된 바와 같이 본 발명에 따른 드라이버 집적회로 칩(300)은 일 측에 형성된 제1전원단자부(310), 다른 일 측에 형성된 제2전원단자부(320) 및 제1전원단자부(310)와 제2전원단자부(320)의 사이에 형성된 더미전원단자부(330)를 구비한다.
상기 제1전원단자부(310) 및 상기 제2전원단자부(320)는 게이트 구동을 위한 전압을 공급하는 전원단자(VGH, VGL) 또는 소스 구동을 위한 전압을 공급하는 전원단자(VDDP, VCC, VCCL, VSS)를 구비한다.
이때 제1전원단자부(310)에 게이트 구동을 위한 전압을 공급하는 전원단자(VGH, VGL)를 배치하고 제2전원단자부(320)에 소스 구동을 위한 전압을 공급하는 전원단자(VDDP, VCC, VCCL, VSS)를 배치할 수 있다.
또한 게이트 구동을 위한 전압을 공급하는 전원단자(VGH, VGL) 및 소스 구동을 위한 전압을 공급하는 전원단자(VDDP, VCC, VCCL, VSS)를 제1전원단자부(310)와 제2전원단자부(320)에 임의로 분배하여 배치하는 것도 가능하다.
상기 더미전원단자부(330)는 게이트 구동을 위한 전압을 공급하는 더미전원단자(VGH_DUM, VGL_DUM) 및 소스 구동을 위한 전압을 공급하는 더미전원단자(VDDP_DUM, VCC_DUM, VCCL_DUM, VSS_DUM)로 형성될 수 있다.
도 3을 참고하면 본 발명에 따른 드라이버 집적회로 칩의 전원연결 구조는 드라이버 집적회로 칩(300)의 제1전원단자부(310) 및 제2전원단자부(320)가 더미전원단자부(330)를 통해 칩 내부의 라우팅 배선 및 LOG 라인으로 서로 연결되어 있음을 알 수 있다.
여기서, 라우팅 배선이란 드라이버 집적회로 칩 내의 전기적인 신호를 전달하는 알루미늄, 폴리실리콘과 같은 도전성 물질을 회로 소자에 연결하기 위한 배선을 말한다. 이는 공지의 용어로 상세한 설명은 생략하기로 한다.
한편 상기 드라이버 집적회로 칩을 표시패널에 칩 온 글라스 방식으로 실장하는 경우 상기 드라이버 집적회로 칩의 제1전원단자부(310) 및 제2전원단자부(320)는 라인 온 글라스(LOG) 방식으로 더미전원단자부(330)를 통해 LOG 라인에 의해 서로 연결된다. 여기서 라인 온 글라스(LOG) 방식 또한 공지된 기술이므로 상세한 설명은 생략하기로 한다.
이때 상기 드라이버 집적회로 칩의 내부 라우팅과 상기 LOG 라인은 서로 병렬로 배치된다.
즉, 본 발명에 따른 드라이버 집적회로 칩의 전원연결 구조는 드라이버 집적회로 칩 내부의 라우팅과 함께 LOG를 병렬로 배치하고 제1전원단자부(310)와 제2전원단자부(320)를 더미전원단자부(330)를 통해 연결함으로써 FPC의 배선을 감소시키고 그로 인해 칩 사이즈를 감소시킬 수 있다.
상기 살펴본 바와 같이 본 발명에 따른 드라이버 집적회로 칩의 전원연결 구조에 의하면 상기 제1전원단자부 및 제2전원단자부의 연결을 위한 드라이버 집적회로 칩의 내부 라우팅 및 LOG 라인을 병렬로 배치하는 것을 특징으로 하고 있으며 이로 인해 상기 제1전원단자부와 제2전원단자부 사이의 라인 저항을 감소시킬 수 있는 장점이 있다.
또한 상기 제1전원단자부와 제2전원단자부 사이의 저항을 감소시킴으로써 신호의 지연(delay)을 방지할 수 있는 부수적인 효과도 발생하게 된다.
이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.

Claims (4)

  1. 드라이버 집적회로 칩의 전원 연결 구조에 있어서,
    상기 드라이버 집적회로 칩은 일 측에 형성된 제1전원단자부, 다른 일 측에 형성된 제2전원단자부 및 상기 제1전원단자부와 상기 제2전원단자부의 사이에 형성된 더미전원단자부를 구비하고, 표시장치의 표시패널에 칩 온 글라스(COG) 방식으로 실장되며,
    상기 제1전원단자부와 상기 더미전원단자부 및 상기 더미전원단자부와 상기 제2전원단자부는 상기 드라이버 집적회로 칩 내부의 라우팅 배선을 통해 서로 연결된 것을 특징으로 하는 드라이버 집적회로 칩의 전원 연결 구조.
  2. 제1항에 있어서, 상기 제1전원단자부와 상기 더미전원단자부 및 상기 더미전원단자부와 상기 제2전원단자부는
    상기 표시패널 상에서 라인 온 글라스 방식에 의한 LOG 라인으로 서로 연결되는 것을 특징으로 하는 드라이버 집적회로 칩의 전원 연결 구조.
  3. 제2항에 있어서,
    상기 드라이버 집적회로 칩 내부의 라우팅 배선과 상기 LOG 라인은 서로 병렬로 배치되는 것을 특징으로 하는 드라이버 집적회로 칩의 전원 연결 구조.
  4. 제3항에 있어서, 상기 제1전원단자부 및 상기 제2전원단자부는
    게이트 구동전압을 공급하는 전원단자 또는 소스 구동전압을 공급하는 전원단자를 포함하는 것을 특징으로 하는 드라이버 집적회로 칩의 전원 연결 구조.
KR1020110028786A 2010-04-13 2011-03-30 드라이버 집적회로 칩 Active KR101298156B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20100033780 2010-04-13
KR1020100033780 2010-04-13

Publications (2)

Publication Number Publication Date
KR20110114444A true KR20110114444A (ko) 2011-10-19
KR101298156B1 KR101298156B1 (ko) 2013-08-20

Family

ID=44760591

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110028786A Active KR101298156B1 (ko) 2010-04-13 2011-03-30 드라이버 집적회로 칩

Country Status (3)

Country Link
US (1) US9311874B2 (ko)
JP (1) JP5512589B2 (ko)
KR (1) KR101298156B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116229833A (zh) * 2019-11-18 2023-06-06 京东方科技集团股份有限公司 一种显示面板及显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9118324B2 (en) * 2008-06-16 2015-08-25 Silicon Works Co., Ltd. Driver IC chip and pad layout method thereof
KR101989824B1 (ko) * 2012-12-07 2019-06-17 삼성전자주식회사 디스플레이 모듈
US9639214B2 (en) * 2013-07-22 2017-05-02 Synaptics Incorporated Utilizing chip-on-glass technology to jumper routing traces
TWI642303B (zh) * 2016-01-19 2018-11-21 奧特司科技股份有限公司 Display device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991016656A1 (en) * 1990-04-24 1991-10-31 Seiko Epson Corporation Semiconductor device provided with circuit cell and array, and data input-output device
JP3235612B2 (ja) * 1990-04-24 2001-12-04 セイコーエプソン株式会社 半導体装置
KR100401270B1 (ko) * 1999-03-18 2003-10-11 히타치 데바이스 엔지니어링 가부시키가이샤 액정 표시장치
JP4783890B2 (ja) * 2000-02-18 2011-09-28 株式会社 日立ディスプレイズ 液晶表示装置
KR100949494B1 (ko) * 2003-06-25 2010-03-24 엘지디스플레이 주식회사 라인 온 글래스형 액정 표시 장치
JP4267416B2 (ja) 2003-09-17 2009-05-27 株式会社ルネサステクノロジ 半導体集積回路
US20060232579A1 (en) * 2005-04-14 2006-10-19 Himax Technologies, Inc. WOA panel architecture
JP5102529B2 (ja) * 2007-02-19 2012-12-19 株式会社沖データ ドライバｉｃチップ、駆動装置、プリントヘッド、画像形成装置、及び表示装置
JP4472737B2 (ja) * 2007-08-31 2010-06-02 Ｏｋｉセミコンダクタ株式会社 半導体装置、半導体素子及び基板
KR101513271B1 (ko) * 2008-10-30 2015-04-17 삼성디스플레이 주식회사 표시장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116229833A (zh) * 2019-11-18 2023-06-06 京东方科技集团股份有限公司 一种显示面板及显示装置
CN116229833B (zh) * 2019-11-18 2024-05-17 京东方科技集团股份有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
JP2011223005A (ja) 2011-11-04
US20110248972A1 (en) 2011-10-13
JP5512589B2 (ja) 2014-06-04
US9311874B2 (en) 2016-04-12
KR101298156B1 (ko) 2013-08-20

Similar Documents

Publication Publication Date Title
KR100453306B1 (ko) 표시 소자 구동 장치 및 이를 이용한 표시 장치
US6771258B2 (en) Semiconductor device
US8541888B2 (en) Pad layout structure of a driver IC chip
US9118324B2 (en) Driver IC chip and pad layout method thereof
KR20080049912A (ko) 구동회로장치 및 이를 구비한 표시장치
CN101673522B (zh) 玻璃覆晶封装的面板装置
KR101298156B1 (ko) 드라이버 집적회로 칩
US20080018849A1 (en) Display element
KR100734927B1 (ko) 액정표시장치
KR100836543B1 (ko) 표시 장치
TW201928482A (zh) 顯示面板以及電子裝置
JP4103703B2 (ja) Ｔｆｔ表示装置
KR101777128B1 (ko) 액정 표시장치
KR20110018572A (ko) 액정표시장치
US20200402967A1 (en) Display device
KR100919190B1 (ko) 라인-온-글래스 방식의 액정표시패널
KR101033119B1 (ko) 라인 온 글래스형 액정표시장치
KR100767362B1 (ko) 액정 표시 장치
US20100002181A1 (en) Display device
KR101174779B1 (ko) 라인 온 글래스형 액정표시장치
KR100855493B1 (ko) 라인 온 글래스형 액정표시장치 및 그 제조방법
KR20050050933A (ko) 칩 온 글래스 구조의 액정 표시 장치
KR100626602B1 (ko) 액정표시장치
KR20080045414A (ko) 표시 장치
KR20120049696A (ko) 전기영동 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110330

PA0201 Request for examination
PG1501 Laying open of application
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120726

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20130121

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20120726

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20130121

Comment text: Decision to Refuse Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130226

Patent event code: PE09021S01D

AMND Amendment
AMND Amendment
PX0701 Decision of registration after re-examination

Patent event date: 20130515

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20130424

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20130416

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20130218

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20130121

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130813

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130813

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160608

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160608

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20170621

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20170621

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20180604

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20190603

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20200609

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20210604

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20220610

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20240610

Start annual number: 12

End annual number: 12