[go: up one dir, main page]

KR20120079308A - Light emitting diode and manufacturing method thereof - Google Patents

Light emitting diode and manufacturing method thereof Download PDF

Info

Publication number
KR20120079308A
KR20120079308A KR1020110000536A KR20110000536A KR20120079308A KR 20120079308 A KR20120079308 A KR 20120079308A KR 1020110000536 A KR1020110000536 A KR 1020110000536A KR 20110000536 A KR20110000536 A KR 20110000536A KR 20120079308 A KR20120079308 A KR 20120079308A
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor layer
layer
buffer layer
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020110000536A
Other languages
Korean (ko)
Inventor
우종균
이수열
장태성
Original Assignee
삼성엘이디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성엘이디 주식회사 filed Critical 삼성엘이디 주식회사
Priority to KR1020110000536A priority Critical patent/KR20120079308A/en
Publication of KR20120079308A publication Critical patent/KR20120079308A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/819Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/815Bodies having stress relaxation structures, e.g. buffer layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/882Scattering means

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 발광다이오드 및 그 제조방법에 관한 것으로서, 성장용 기판 상에 식각가능한 버퍼층을 형성하는 단계; 상기 버퍼층 상에 제1 도전형 반도체층, 활성층,제2 도전형 반도체층으로 이루어진 발광구조물을 형성하는 단계; 상기 발광구조물 상에 지지 기판을 제공하는 단계; 상기 성장용 기판으로부터 상기 버퍼층과 상기 발광구조물을 분리하는 단계; 상기 버퍼층을 선택적으로 식각하여 돌출부를 형성하는 단계; 및 상기 버퍼층과 상기 제1 도전형 반도체층의 표면을 식각하여 텍스쳐를 제공하는 복수의 나노 구조물을 형성하는 단계를 포함하여 광추출효율이 향상되며, 광추출면이 넓어진다.The present invention relates to a light emitting diode and a method of manufacturing the same, comprising: forming an etchable buffer layer on a growth substrate; Forming a light emitting structure including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer on the buffer layer; Providing a support substrate on the light emitting structure; Separating the buffer layer and the light emitting structure from the growth substrate; Selectively etching the buffer layer to form protrusions; And etching the surfaces of the buffer layer and the first conductive semiconductor layer to form a plurality of nanostructures that provide a texture, thereby improving light extraction efficiency and widening the light extraction surface.

Description

발광다이오드 및 그 제조방법{LIGHT EMITTING DIODE AND MANUFACTURING METHOD THEREOF}LIGHT EMITTING DIODE AND MANUFACTURING METHOD THEREOF

본 발명은 발광다이오드에 관한 것으로서, 보다 상세하게는 광추출 효율을 개선한 발광다이오드 및 그 제조방법에 관한 것이다.The present invention relates to a light emitting diode, and more particularly, to a light emitting diode having improved light extraction efficiency and a method of manufacturing the same.

발광 다이오드(Light Emitting Diode : LED)는 전기에너지를 광에너지로 변환하는 반도체 소자로서, 에너지 밴드 갭에 따른 특정한 파장의 빛을 내는 화합물 반도체로 구성되며, 광통신 및 모바일 디스플레이, 컴퓨터 모니터 등과 같은 디스플레이, LCD용 평면광원(Back Light Unit: BLU)에서부터 조명의 영역까지 그 사용이 확대되고 있는 추세이다.
Light Emitting Diode (LED) is a semiconductor device that converts electrical energy into light energy, and is composed of compound semiconductors that emit light of a specific wavelength according to energy band gap, and displays such as optical communication, mobile display, computer monitor, Its use is expanding from the LCD back light unit (BLU) to the area of illumination.

특히, 최근 그 개발 및 사용이 활성화된 질화갈륨(GaN)계 발광다이오드를 이용한 휴대폰 키패드, 사이드 뷰어, 카메라 플래쉬 등의 상용화에 힘입어, 최근 발광다이오드를 이용한 일반 조명 개발이 활기를 띠고 있다. 대형 TV의 백라이트 유닛 및 자동차 전조등, 일반 조명 등 그의 응용제품이 소형 휴대제품에서 대형화, 고출력화, 고효율화된 제품으로 진행하여 해당 제품에 요구되는 특성을 나타내는 광원을 요구하게 되었다.In particular, the development of general lighting using light emitting diodes has recently been fueled by the commercialization of mobile phone keypads, side viewers, camera flashes, etc. using gallium nitride (GaN) based light emitting diodes, which have been actively developed and used. Its applications such as backlight units of large TVs, automotive headlamps, and general lighting have moved from small portable products to larger, higher output, and more efficient products, requiring light sources that exhibit the characteristics required for such products.

본 발명의 목적 중의 하나는 광추출 효율을 개선하여 발광효율이 향상되는 발광다이오드를 제공하는데 있다.One of the objects of the present invention is to provide a light emitting diode in which the light emitting efficiency is improved by improving the light extraction efficiency.

본 발명의 또 다른 목적 중의 하나는 광추출 효율을 개선하여 발광효율이 향상되는 발광다이오드의 제조방법을 제공하는 데 있다.Another object of the present invention is to provide a method of manufacturing a light emitting diode in which the light emission efficiency is improved by improving the light extraction efficiency.

본 발명에 의한 발광다이오드의 제조방법은 성장용 기판 상에 식각가능한 버퍼층을 형성하는 단계; 상기 버퍼층 상에 제1 도전형 반도체층, 활성층,제2 도전형 반도체층으로 이루어진 발광구조물을 형성하는 단계; 상기 발광구조물 상에 지지 기판을 제공하는 단계; 상기 성장용 기판으로부터 상기 버퍼층과 상기 발광구조물을 분리하는 단계; 상기 버퍼층을 선택적으로 식각하여 돌출부를 형성하는 단계; 및 상기 버퍼층과 상기 제1 도전형 반도체층의 표면을 식각하여 텍스쳐를 제공하는 복수의 나노 구조물을 형성하는 단계를 포함한다.Method of manufacturing a light emitting diode according to the present invention comprises the steps of forming an etchable buffer layer on a growth substrate; Forming a light emitting structure including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer on the buffer layer; Providing a support substrate on the light emitting structure; Separating the buffer layer and the light emitting structure from the growth substrate; Selectively etching the buffer layer to form protrusions; And etching the surfaces of the buffer layer and the first conductive semiconductor layer to form a plurality of nanostructures that provide a texture.

또한, 상기 버퍼층은 언도프-반도체층일 수 있으며, 상기 언도프-반도체층은 언도프-GaN층일 수 있다.In addition, the buffer layer may be an undoped-semiconductor layer, and the undoped-semiconductor layer may be an undoped-GaN layer.

또한, 상기 돌출부는 격자형 또는 스트라이프(stripe)형으로 형성할 수도 있다.In addition, the protrusion may be formed in a lattice shape or a stripe shape.

이때, 상기 복수의 나노 구조물은 습식식각에 의해 형성될 수 있으며, 습식식각 속도 차이에 의해 상기 버퍼층과 상기 제1 도전형 반도체층 상에 형성된 상기 복수의 나노 구조물은 서로 다른 크기로 형성될 수 있다.
In this case, the plurality of nanostructures may be formed by wet etching, and the plurality of nanostructures formed on the buffer layer and the first conductive semiconductor layer may be formed in different sizes due to the difference in wet etching rates. .

본 발명에 의한 발광다이오드는 지지 기판 상에 형성된 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층으로 이루어진 발광구조물; 및 상기 발광구조물 상에, 버퍼층이 식각되어 형성된 돌출부를 포함하며, 상기 제1 도전형 반도체층과 상기 버퍼층의 표면 상에 복수의 나노 구조물이 형성되며, 상기 버퍼층은 언도프-반도체층일 수 있으며, 상기 언도프-반도체층은 언도프-GaN층일 수 있다.The light emitting diode according to the present invention comprises: a light emitting structure comprising a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer formed on a support substrate; And a protrusion formed by etching a buffer layer on the light emitting structure, wherein a plurality of nanostructures are formed on surfaces of the first conductive semiconductor layer and the buffer layer, and the buffer layer may be an undoped semiconductor layer. The undoped-semiconductor layer may be an undoped-GaN layer.

또한, 상기 버퍼층과 상기 제1 도전형 반도체층상에 형성된 상기 복수의 나노 구조물은 습식식각 속도 차이에 의해 서로 다른 크기로 형성될 수도 있다.In addition, the plurality of nanostructures formed on the buffer layer and the first conductivity type semiconductor layer may be formed in different sizes due to the difference in wet etching rates.

본 발명에 의한 발광다이오드 및 그 제조방법은 돌출부 상에 나노 구조물이 형성되어 향상되며 광추출효율이 향상되며, 광추출면이 넓어지는 효과를 가진다.The light emitting diode and the method of manufacturing the same according to the present invention have the effect that the nanostructure is formed on the protrusion to improve the light extraction efficiency, and the light extraction surface is widened.

도 1a 내지 도 1i는 본 발명의 실시예에 따른 발광소자의 제조방법을 설명하기 위한 개략적인 측단면도이다.
도 2는 도 1의 발광다이오드 상에 형성되는 돌출부의 평면도이다.
도 3은 본 발명의 실시예에 의해 제조된 발광다이오드의 광추출경로를 간략하게 도시한 측단면도이다.
1A to 1I are schematic side cross-sectional views illustrating a method of manufacturing a light emitting device according to an embodiment of the present invention.
FIG. 2 is a plan view of a protrusion formed on the light emitting diode of FIG. 1.
3 is a side cross-sectional view schematically showing a light extraction path of a light emitting diode manufactured according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명한다.Hereinafter, embodiments according to the present invention will be described with reference to the accompanying drawings.

이러한 실시예는 본 발명에 대하여 당업계에서 통상의 지식을 가진 자에게 발명의 범위를 예시하기 위해 제공되는 것이다. 그러므로 본 발명은 이하의 실시예들에 한정되는 것이 아니라, 본 발명의 특허청구범위가 제시하는 다양한 형태로 구현될 수 있다. 따라서, 도면에 도시된 구성요소들의 형상 및 크기 등은 보다 명확한 설명을 위하여 과장될 수 있으며, 도면 상에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 참조부호를 사용할 것이다.
These examples are provided to illustrate the scope of the invention to those skilled in the art with respect to the present invention. Therefore, the present invention is not limited to the following embodiments, but may be embodied in various forms suggested by the claims of the present invention. Therefore, the shape and size of the components shown in the drawings may be exaggerated for more clear description, components having substantially the same configuration and function in the drawings will use the same reference numerals.

도 1a 내지 도 1i는 본 발명의 실시예에 따른 발광소자의 제조방법을 설명하기 위한 개략적인 측단면도이고, 도 2는 도 1의 발광다이오드 상에 형성되는 돌출부(43)의 평면도이고, 도 3은 본 발명의 실시예에 의해 제조된 발광다이오드의 광추출경로를 간략하게 도시한 측단면도이다.
1A to 1I are schematic side cross-sectional views illustrating a method of manufacturing a light emitting device according to an exemplary embodiment of the present invention, FIG. 2 is a plan view of a protrusion 43 formed on the light emitting diode of FIG. 1, and FIG. 3. Is a side cross-sectional view briefly showing a light extraction path of a light emitting diode manufactured by an embodiment of the present invention.

먼저 도 1a에 도시된 바와 같이, 성장용 기판(10)을 준비한다. 여기서, 상기 성장용 기판(10)은 사파이어 기판, 실리콘 카바이드(SiC) 기판, 실리콘(Si) 기판, 아연 산화물(ZnO) 기판, 갈륨 비소화물(GaAs) 기판 및 갈륨 인화물(gallium phophide : GaP) 기판 중의 어느 하나를 사용할 수 있으며, 본 실시예에서는 사파이어 기판을 사용할 수 있다.
First, as shown in FIG. 1A, a growth substrate 10 is prepared. The growth substrate 10 may include a sapphire substrate, a silicon carbide (SiC) substrate, a silicon (Si) substrate, a zinc oxide (ZnO) substrate, a gallium arsenide (GaAs) substrate, and a gallium phosphide (GaP) substrate. Any one of them can be used, and in this embodiment, a sapphire substrate can be used.

그 다음으로, 상기 성장용 기판(10) 상에 버퍼층(30)을 형성한다.Next, a buffer layer 30 is formed on the growth substrate 10.

일반적으로 버퍼층(30)은 상부에 형성될 제1 도전형 반도체층(42)을 보호하기 위한 층으로, 제조공정에서 제거되나, 본 발명에서는 상기 버퍼층(30)을 돌출부(43)로 형성하여 광추출 효율을 향상시킨다. 상기 버퍼층(30)은 도핑이 되지 않는 반도체층이 사용될 수 있으며, 본 실시예에서는 언도프-GaN(41)이 사용될 수 있다. 또한, 상기 버퍼층(30)을 형성하기 전에 도 1b에 도시된 바와 같이, 희생층(20)을 형성하여, 상기 성장용 기판(10)을 화학적 리프트-오프 방법에 의해 분리할 경우에 상기 버퍼층(30)이 손상되는 것을 방지하는 것도 가능하다.
In general, the buffer layer 30 is a layer for protecting the first conductivity-type semiconductor layer 42 to be formed thereon, and is removed in the manufacturing process. However, in the present invention, the buffer layer 30 is formed as a protrusion 43 so that light Improve the extraction efficiency. As the buffer layer 30, a semiconductor layer that is not doped may be used, and in the present embodiment, an undoped-GaN 41 may be used. In addition, before the buffer layer 30 is formed, as shown in FIG. 1B, the sacrificial layer 20 is formed to separate the growth layer 10 by the chemical lift-off method. It is also possible to prevent 30 from being damaged.

그 다음으로, 상기 버퍼층(30) 상에 제1 도전형 반도체층(42), 활성층(45),제2 도전형 반도체층(47)으로 이루어진 발광구조물(40)을 형성한다.Next, the light emitting structure 40 including the first conductive semiconductor layer 42, the active layer 45, and the second conductive semiconductor layer 47 is formed on the buffer layer 30.

상기 발광구조물(40)은 다층구조의 반도체층을 갖으며, 상기 반도체층은 제1 도전형 반도체층(42), 활성층(45) 및 제2 도전형 반도체층(47)을 포함하며, 상기 제1 도전형 반도체층(42)은 n형 반도체층을, 상기 제2 도전형 반도체층(47)은 p형 반도체층을 포함한다.The light emitting structure 40 includes a semiconductor layer having a multilayer structure, and the semiconductor layer includes a first conductive semiconductor layer 42, an active layer 45, and a second conductive semiconductor layer 47. The first conductive semiconductor layer 42 includes an n-type semiconductor layer, and the second conductive semiconductor layer 47 includes a p-type semiconductor layer.

앞서 설명한 바와 같이, 상기 n형 반도체층의 하층에는 언도프-GaN을 버퍼(buffer)층(41)으로 형성하여, 제1 도전형 반도체층(42)인 n형 반도체층을 보호하며, 후술할 돌출부(43)를 형성한다.
As described above, an undoped-GaN is formed as a buffer layer 41 under the n-type semiconductor layer to protect the n-type semiconductor layer, which is the first conductivity-type semiconductor layer 42, which will be described later. The protrusion 43 is formed.

본 실시 형태에서 채용된 상기 n형 반도체층 및 p형 반도체층은 AlxnyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 n형 불순물 및 p형 불순물이 도핑된 반도체 물질로 이루어질수 있으며, 대표적으로, GaN, AlGaN, InGaN이 있다. 또한, 상기 n형 불순물로 Si, Ge, Se, Te 또는 C 등이 사용될 수 있으며, 상기 p형 불순물로는 Mg, Zn 또는 Be 등이 대표적이다.
The n-type semiconductor layer and the p-type semiconductor layer employed in the present embodiment are Al x n y Ga (1-xy) N composition formula (where 0≤x≤1, 0≤y≤1, 0≤x + y≤ N-type impurity and p-type impurity doped with a semiconductor material, and typically, GaN, AlGaN, InGaN. In addition, Si, Ge, Se, Te or C may be used as the n-type impurity, and the p-type impurity may be representative of Mg, Zn or Be.

본 실시예에서는 GaN층을 반도체층으로 사용하였으며, n형 반도체층으로 n-GaN층, p형 반도체 층으로 p-GaN층을 사용할 수 있다.
In this embodiment, a GaN layer is used as a semiconductor layer, and an n-GaN layer may be used as the n-type semiconductor layer and a p-GaN layer may be used as the p-type semiconductor layer.

상기 발광구조물(40)은 유기금속 기상증착법(metal organic chemical vapor deposition : MOCVD), 분자빔성장법(molecular beam epitaxy : MBE) 및 하이브리드 기상증착법(hydride vapor phase epitaxy : HVPE)등으로 성장될 수 있다.
The light emitting structure 40 may be grown by metal organic chemical vapor deposition (MOCVD), molecular beam epitaxy (MBE), and hybrid vapor phase epitaxy (HVPE). .

상기 활성층(45)은 가시광( 예) 약 350?680㎚ 파장범위, 바람직하게는 450?490㎚)을 발광하기 위한 층일 수 있으며, 단일 또는 다중 양자 우물(multiple quantum well : MQW )구조를 갖는 언도프된 질화물 반도체층으로 구성된다.The active layer 45 may be a layer for emitting visible light (eg, about 350-680 nm wavelength range, preferably 450-490 nm), and may have a single or multiple quantum well (MQW) structure. It is composed of a doped nitride semiconductor layer.

상기 활성층(45)은 장벽층(barrier layer)과 우물층(well layer)을 교대로 증착하여 In1 - xGa1 - yAl1 - zN/In1 - xGa1 - yAl1 - zN 구조의 다중 양자 우물을 형성하되 0≤x≤1, 0≤y≤1, 0≤z≤1 을 조절하여 출력하려는 광의 파장에 적절한 비율을 선택하는 것이 바람직하다.
The active layer 45 alternately deposits a barrier layer and a well layer to form In 1 - x Ga 1 - y Al 1 - z N / In 1 - x Ga 1 - y Al 1 - z It is preferable to form an N-structure multiple quantum well, and select a ratio appropriate to the wavelength of light to be output by adjusting 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, and 0 ≦ z ≦ 1.

이때, 상기 활성층(45)은 유기금속 기상증착법(metal organic chemical vapor deposition : MOCVD), 분자빔성장법(molecular beam epitaxy : MBE) 등으로 성장될 수 있다.
In this case, the active layer 45 may be grown by metal organic chemical vapor deposition (MOCVD), molecular beam epitaxy (MBE), or the like.

그 다음으로, 도 1d에 도시된 바와 같이, 상기 발광구조물(40) 상에 지지 기판(50)을 부착한다.Next, as shown in FIG. 1D, the supporting substrate 50 is attached onto the light emitting structure 40.

상기 지지 기판(50)은 발광구조물(40)이 부착되는 기판으로, 다양한 종류의 기판을 사용할 수 있으며, 특정한 종류의 기판을 한정하는 것은 아니다.
The support substrate 50 is a substrate to which the light emitting structure 40 is attached, and various kinds of substrates may be used, and the support substrate 50 is not limited to a specific type of substrate.

그 다음으로, 도 1e 및 도 1f에 도시된 바와 같이, 상기 성장용 기판(10)을 레이저 리프트-오프(Laser Lift-Off: LLO)와 같은 물리적 방법 또는 화학적 리프트-오프 방법에 의해 상부에 형성된 상기 버퍼층(30) 및 상기 발광구조물(40)을 상기 성장용 기판(10)으로부터 분리하여, 상기 버퍼층(30)이 드러나게 한다. Next, as shown in FIGS. 1E and 1F, the growth substrate 10 is formed on top by a physical method such as a laser lift-off (LLO) or a chemical lift-off method. The buffer layer 30 and the light emitting structure 40 are separated from the growth substrate 10 so that the buffer layer 30 is exposed.

이때, 도 1e와 같이, 앞서 설명한 희생층(20)이 상기 버퍼층(30)의 하부에 남아 있으면 이를 제거하는 것이 바람직하다..
In this case, as shown in FIG. 1E, if the sacrificial layer 20 described above remains under the buffer layer 30, it is preferable to remove the sacrificial layer 20.

그 다음으로, 도 1g에 도시된 바와 같이, 상기 버퍼층(30)의 일부를 식각하여 상기 제1 도전형 반도체층(24) 상에 돌출부(43)를 형성한다.Next, as shown in FIG. 1G, a portion of the buffer layer 30 is etched to form the protrusion 43 on the first conductive semiconductor layer 24.

상기 돌출부(43)를 형성하는 단계는 포토리소그라피(photolithography) 공정을 통해 수행될 수 있다.Forming the protrusion 43 may be performed through a photolithography process.

상기 포토리소그라피 공정은 구체적으로 아래에서 예시하는 공정에 의해 수행될 수 있다.The photolithography process may be specifically carried out by the process illustrated below.

상기 버퍼층(30)의 상면에 포토리소그라피 공정을 통해 광반응 폴리머를 0.1㎛ 내지 5㎛의 두께로 도포한 후, 광 반응 및 마스크를 이용하여 상기 광반응 폴리머를 0.5㎛ 내지 5㎛의 간격을 갖는 소정의 형상으로 패터닝함으로써 포토레지스트 패턴을 형성한다. 다만, 후술하는 공정으로 n형 전극(100)을 형성할 부분을 고려하여, 상기 버퍼층(30)의 소정 부분에는 상기 포토레지스트 패턴을 형성하지 않을 수 있다.After the photoreaction polymer is applied to the upper surface of the buffer layer 30 through a photolithography process to a thickness of 0.1 μm to 5 μm, the photoreaction polymer is spaced from 0.5 μm to 5 μm using a photoreaction and a mask. The photoresist pattern is formed by patterning into a predetermined shape. However, the photoresist pattern may not be formed on a predetermined portion of the buffer layer 30 in consideration of a portion where the n-type electrode 100 is to be formed in the following process.

본 실시예에서는 상기 마스크로서 격자 형상의 마스크를 사용함으로써, 상기 광반응 폴리머가 0.5㎛ 내지 5㎛의 간격을 갖는 직육면체 형상이 되도록 패터닝할 수 있다.
In this embodiment, by using a lattice-shaped mask as the mask, the photoreaction polymer can be patterned to have a rectangular parallelepiped shape having a spacing of 0.5 μm to 5 μm.

상기 마스크에 의해 형성되는 돌출부(43)는 도 2(a) 내지 도 2(c)에 도시된 바와 같이 격자형 또는 스프라이트(stripe)형의 패턴을 갖도록 형성할 수 있으며, 이외에도 원형, 삼각형, 사각형 등과 같은 다양한 패턴으로 형성할 수 있다.The protrusions 43 formed by the mask may be formed to have a lattice pattern or a sprite pattern, as shown in FIGS. 2 (a) to 2 (c). It can be formed in various patterns such as.

이때, 상기 마스크의 형상은 제조하려는 발광다이오드의 광추출 특성에 맞추어 형성하는 것이 바람직하다.In this case, the shape of the mask is preferably formed in accordance with the light extraction characteristics of the light emitting diode to be manufactured.

그 다음, 상기 직육면체 형상의 포토레지스트 패턴을 100 내지 150℃의 온도에서 약 1분 내지 5분간 리플로우(re-flow)함으로써, 반구 형상의 포토레지스트 패턴을 상기 버퍼층(30) 상에 형성한다.Thereafter, the rectangular parallelepiped photoresist pattern is reflowed at a temperature of 100 to 150 ° C. for about 1 minute to 5 minutes to form a hemispherical photoresist pattern on the buffer layer 30.

그런 다음, 상기 반구 형상의 포토레지스트 패턴을 마스크로 사용하여 버퍼층(30)의 일부 두께를 선택적으로 식각한다. 이때, 상기 식각 공정은, ICP-RIE 방법으로 BCl3와 HBr 가스를 사용하여 진행할 수 있다.Then, the thickness of the buffer layer 30 is selectively etched using the hemispherical photoresist pattern as a mask. In this case, the etching process may be performed using BCl 3 and HBr gas by the ICP-RIE method.

그러면, 상기 반구 형상의 포토레지스트 패턴과 상기 버퍼층(30)의 일부분이 함께 식각되므로, 도 1g에 도시된 바와 같이, 상기 제1 도전형 반도체층(42) 상에 반구 형상의 돌출부(43)를 갖는 버퍼층(30a)이 식각된다.
Then, since the hemispherical photoresist pattern and a portion of the buffer layer 30 are etched together, as shown in FIG. 1G, the hemispherical protrusion 43 is formed on the first conductive semiconductor layer 42. The buffer layer 30a having is etched.

그런 다음, 도 1h에 도시한 바와 같이, 상기 버퍼층(30a)를 별도의 마스크 없이 식각하여 상기 나노 구조물(44)이 형성된 버퍼층(30b)을 형성한다. 이때, 상기 버퍼층(30a)의 하부에 위치하는 제1 도전형 반도체층(42)의 상부 표면도 일부 식각되어 돌출부(43)를 가진 버퍼층(30)의 표면과 같이 텍스춰(texture)가 형성된 표면이 형성된다. 즉, 상기 제1 도전형 반도체층 상부 표면 또한 콘(cone) 형상의 나노 구조물(44)이 형성된다. 이때, 상기 식각 공정은, ICP-RIE 방법을 이용하여 진행할 수 있다.
Then, as shown in FIG. 1H, the buffer layer 30a is etched without a separate mask to form a buffer layer 30b on which the nanostructures 44 are formed. At this time, the upper surface of the first conductivity-type semiconductor layer 42 positioned below the buffer layer 30a is also partially etched so that a surface having a texture is formed like the surface of the buffer layer 30 having the protrusion 43. Is formed. In other words, a cone-shaped nanostructure 44 is also formed on the upper surface of the first conductive semiconductor layer. In this case, the etching process may be performed using the ICP-RIE method.

이와 같이, 상기 식각 공정에 의해 상기 돌출부(43)의 표면 및 제1 도전형 반도체층의 표면에는 다수의 나노 구조물(44)이 형성되는데, 상기 나노 구조물(44)의 방향 및 구조는 식각되는 층의 결정방향에 의해 결정되며, 광산란 효과를 갖는 미세한 구조를 가질 수 있다. 바람직한 나노 구조물(44)을 얻기 위한 본 습식식각 공정은, 약 75 내지 100℃온도에서 KOH와 같은 식각액을 이용하여 실시될 수 있다.
As such, a plurality of nanostructures 44 are formed on the surface of the protrusion 43 and the surface of the first conductive semiconductor layer by the etching process, and the direction and structure of the nanostructure 44 are etched. It is determined by the crystallization direction of and may have a fine structure having a light scattering effect. The present wet etching process for obtaining the preferred nanostructure 44 may be carried out using an etchant such as KOH at a temperature of about 75 to 100 ° C.

이와 같이 습식식각에 의해 버퍼층(30)인 언도프-GaN층과 제1 도전형 반도체층(42)인 n-GaN층을 동시에 식각하면, n-GaN층의 식각속도가 언도프-GaN에 비해 빠르므로, 상기 나노 구조물(44)은 상기 버퍼층(30)과 상기 제1 도전형 반도체층(42)에서 다른 크기로 형성되며, 일반적으로 제1 도전형 반도체층에 형성된 나노 구조물(44)이 크다.
As such, when the undoped-GaN layer as the buffer layer 30 and the n-GaN layer as the first conductive semiconductor layer 42 are simultaneously etched by wet etching, the etching rate of the n-GaN layer is higher than that of the undoped-GaN. Since the nanostructure 44 is fast, the nanostructure 44 is formed in a different size from the buffer layer 30 and the first conductivity type semiconductor layer 42, and generally, the nanostructure 44 formed in the first conductivity type semiconductor layer is large. .

또한, 습식식각에 의해 나노 구조물(44)을 형성하면, 앞서 설명한 바와 같이, 동일한 층 상에서도 나노 구조물(44)의 방향 및 구조는 식각되는 층의 결정방향에 의해 다양하게 변형되므로, 광추출 방향이 다양해지는 효과가 있다.
In addition, when the nanostructures 44 are formed by wet etching, as described above, the direction and structure of the nanostructures 44 may be variously modified by the crystallization direction of the layer to be etched, even on the same layer. There is a diversifying effect.

그 다음으로, 도 1i에 도시된 바와 같이, 상기 복수의 나노 구조물(44)이 형성된 제1 도전형 반도체층(41a) 상에 n형 전극(100)을 형성하고, 이후 레이저 스크라이빙, 습식식각 또는 건식식각 공정을 통하여 소자분리 공정을 수행하거나, 또는 소자분리 공정 후 상기 n형 전극(100)을 형성하여 발광다이오드 소자를 형성한다.
Next, as shown in FIG. 1I, an n-type electrode 100 is formed on the first conductive semiconductor layer 41a on which the plurality of nanostructures 44 are formed, and then laser scribing and wet type. The device isolation process may be performed through an etching or dry etching process, or the n-type electrode 100 may be formed after the device isolation process to form a light emitting diode device.

한편, 본 실시예에서는 전류확산효과를 향상시키기 위해, 선택적으로 상기 n형 전극(100)을 형성하기 전에, 제1 도전형 반도체층의 상부 전면에 투명 도전체층을 형성할 수도 있다.Meanwhile, in the present embodiment, in order to improve the current diffusion effect, the transparent conductor layer may be formed on the entire upper surface of the first conductivity-type semiconductor layer before the n-type electrode 100 is selectively formed.

이와 같이 제작되는 발광다이오드는 큰 굴곡을 가지는 돌출부(43) 상에 미세한 콘 형상의 나노 구조물(44)이 형성되므로, 도 3에 도시된 바와 같이, 동일 평면 상에 콘 구조가 형성되는 경우에 비해 광추출 경로가 다양해져 광추출 효율이 향상된다. 또한, 상기 돌출부(43)와 나노 구조물(44)에 의해 표면적이 넓어지게 되어 발광다이오드의 발광면이 넓어지는 효과를 얻을 수 있다.Since the light emitting diode manufactured as described above is formed with a fine cone-shaped nanostructure 44 on the protrusion 43 having a large bend, as shown in FIG. 3, a cone structure is formed on the same plane. The light extraction path is diversified to improve the light extraction efficiency. In addition, the surface area is widened by the protrusions 43 and the nanostructures 44, so that the light emitting surface of the light emitting diodes can be widened.

10 : 성장용 기판 20 : 희생층
30, 30a, 30b : 버퍼층 40 : 발광구조물
42, 42a : 제1 도전형 반도체층 43 : 돌출부
44 : 나노 구조물 45 : 활성층
47 : 제2 도전형 반도체층 50 : 지지 기판
100 : n형 전극
10: growth substrate 20: sacrificial layer
30, 30a, 30b: buffer layer 40: light emitting structure
42, 42a: first conductive semiconductor layer 43: protrusion
44 nanostructure 45 active layer
47: second conductivity type semiconductor layer 50: support substrate
100: n-type electrode

Claims (11)

성장용 기판 상에 식각가능한 버퍼층을 형성하는 단계;
상기 버퍼층 상에 제1 도전형 반도체층, 활성층,제2 도전형 반도체층으로 이루어진 발광구조물을 형성하는 단계;
상기 발광구조물 상에 지지 기판을 제공하는 단계;
상기 성장용 기판으로부터 상기 버퍼층과 상기 발광구조물을 분리하는 단계;
상기 버퍼층을 선택적으로 식각하여 돌출부를 형성하는 단계; 및
상기 버퍼층과 상기 제1 도전형 반도체층의 표면을 식각하여 텍스쳐를 제공하는 복수의 나노 구조물을 형성하는 단계를 포함하는 발광다이오드 제조방법.
Forming an etchable buffer layer on the growth substrate;
Forming a light emitting structure including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer on the buffer layer;
Providing a support substrate on the light emitting structure;
Separating the buffer layer and the light emitting structure from the growth substrate;
Selectively etching the buffer layer to form protrusions; And
And etching a surface of the buffer layer and the first conductive semiconductor layer to form a plurality of nanostructures that provide a texture.
제1항에 있어서,
상기 버퍼층은 언도프-반도체층인 것을 특징으로 하는 발광다이오드 제조방법.
The method of claim 1,
The buffer layer is a light emitting diode manufacturing method, characterized in that the undoped-semiconductor layer.
제2항에 있어서,
상기 언도프-반도체층은 언도프-GaN층인 것을 특징으로 하는 발광다이오드 제조방법.
The method of claim 2,
The undoped semiconductor layer is a light emitting diode manufacturing method, characterized in that the undoped-GaN layer.
제1항에 있어서,
상기 돌출부는 격자형 또는 스트라이프(stripe)형인 것을 특징으로 하는 발광다이오드 제조방법.
The method of claim 1,
The protrusion is a light emitting diode manufacturing method, characterized in that the grid or stripe (stripe) type.
제1항에 있어서,
상기 복수의 나노 구조물은 습식식각에 의해 형성되는 것을 특징으로 하는 발광다이오드 제조방법.
The method of claim 1,
The plurality of nanostructures is a light emitting diode manufacturing method, characterized in that formed by wet etching.
제5항에 있어서,
상기 버퍼층과 상기 제1 도전형 반도체층 상에 형성된 상기 복수의 나노 구조물은 습식식각 속도 차이에 의해 서로 다른 크기로 형성된 것을 특징으로 하는 발광다이오드 제조방법.
The method of claim 5,
The plurality of nanostructures formed on the buffer layer and the first conductivity type semiconductor layer is a light emitting diode manufacturing method, characterized in that formed in different sizes by the difference in wet etching rate.
지지 기판 상에 형성된 제1 도전형 반도체층, 활성층,제2 도전형 반도체층으로 이루어진 발광구조물; 및
상기 발광구조물 상에, 버퍼층이 식각되어 형성된 돌출부를 포함하며,
상기 제1 도전형 반도체층과 상기 버퍼층의 표면 상에 복수의 나노 구조물이 형성된 것을 특징으로 하는 발광다이오드.
A light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer formed on the support substrate; And
On the light emitting structure, the buffer layer comprises a protrusion formed by etching,
A light emitting diode, characterized in that a plurality of nanostructures are formed on the surface of the first conductive semiconductor layer and the buffer layer.
제7항에 있어서,
상기 버퍼층은 언도프-반도체층인 것을 특징으로 하는 발광다이오드.
The method of claim 7, wherein
The buffer layer is a light emitting diode, characterized in that the undoped-semiconductor layer.
제8항에 있어서,
상기 언도프-반도체층은 언도프-GaN층인 것을 특징으로 하는 발광다이오드.
The method of claim 8,
The undoped-semiconductor layer is an undoped-GaN layer.
제7항에 있어서,
상기 복수의 나노 구조물은 습식식각에 의해 형성되는 것을 특징으로 하는 발광다이오드.
The method of claim 7, wherein
The plurality of nanostructures are light emitting diodes, characterized in that formed by wet etching.
제10항에 있어서,
상기 버퍼층과 상기 제1 도전형 반도체층상에 형성된 상기 복수의 나노 구조물은 습식식각 속도 차이에 의해 서로 다른 크기로 형성된 것을 특징으로 하는 발광다이오드.
The method of claim 10,
The plurality of nanostructures formed on the buffer layer and the first conductivity type semiconductor layer are light emitting diodes, characterized in that formed in different sizes by the difference in wet etching rate.
KR1020110000536A 2011-01-04 2011-01-04 Light emitting diode and manufacturing method thereof Withdrawn KR20120079308A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110000536A KR20120079308A (en) 2011-01-04 2011-01-04 Light emitting diode and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110000536A KR20120079308A (en) 2011-01-04 2011-01-04 Light emitting diode and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20120079308A true KR20120079308A (en) 2012-07-12

Family

ID=46712299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110000536A Withdrawn KR20120079308A (en) 2011-01-04 2011-01-04 Light emitting diode and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR20120079308A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9209349B2 (en) 2013-02-21 2015-12-08 Samsung Electronics Co., Ltd. Method of fabricating nitride semiconductor light emitting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9209349B2 (en) 2013-02-21 2015-12-08 Samsung Electronics Co., Ltd. Method of fabricating nitride semiconductor light emitting device

Similar Documents

Publication Publication Date Title
KR101103882B1 (en) Semiconductor light emitting device and manufacturing method thereof
KR101710159B1 (en) Group III nitride nanorod light emitting device and Manufacturing method for the same
US8134169B2 (en) Patterned substrate for hetero-epitaxial growth of group-III nitride film
KR101092079B1 (en) Semiconductor light emitting device and fabrication method thereof
TWI401823B (en) Method for manufacturing light-emitting diode element
KR101125395B1 (en) Light emitting device and fabrication method thereof
CN101651181B (en) led
US20100187558A1 (en) Semiconductor light emitting device and method of fabricating the same
KR20120092326A (en) Non-polar light emitting diode having photonic crystal structure and method of fabricating the same
US20100052010A1 (en) Semiconductor light emitting device
KR101394565B1 (en) Method for Manufacturing Substrate and Template of Nitride Semiconductor Epitaxial Structure Based on Improved Light-Extraction Technology
KR101862407B1 (en) Nitride semiconductor light emitting device and Method for fabricating the same
US20140367634A1 (en) Nitride-based light emitting diode including nonorods and method of mmanufacturing the same
KR101945791B1 (en) Fabrication method of semiconductor light emitting device
KR20120079308A (en) Light emitting diode and manufacturing method thereof
KR100814463B1 (en) Surface irregularities forming method and manufacturing method of nitride based semiconductor light emitting device using the same
US9876136B2 (en) Separation method of GaN substrate by wet etching
KR20090026688A (en) Semiconductor light emitting device and manufacturing method thereof
KR20130139099A (en) Semiconductor light emitting device and manufacturing method of the same
US9209349B2 (en) Method of fabricating nitride semiconductor light emitting device
KR20130092829A (en) Fabrication method of nitride semiconductor light emitting device
US20240313149A1 (en) Method of manufacturing micro devices
KR20130006972A (en) The light emitting device and the mathod for manufacturing the same
KR20120010351A (en) Manufacturing method of semiconductor light emitting device
KR20130073546A (en) Semiconductor device and method for fabricating the same

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110104

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120629

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid