[go: up one dir, main page]

KR20140059522A - Light emitting device comprising gallium-nitride substrate and light emitting diode package comprising the same - Google Patents

Light emitting device comprising gallium-nitride substrate and light emitting diode package comprising the same Download PDF

Info

Publication number
KR20140059522A
KR20140059522A KR1020120126068A KR20120126068A KR20140059522A KR 20140059522 A KR20140059522 A KR 20140059522A KR 1020120126068 A KR1020120126068 A KR 1020120126068A KR 20120126068 A KR20120126068 A KR 20120126068A KR 20140059522 A KR20140059522 A KR 20140059522A
Authority
KR
South Korea
Prior art keywords
light emitting
gallium nitride
nitride substrate
roughness
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
KR1020120126068A
Other languages
Korean (ko)
Inventor
이진웅
김경완
윤여진
김예슬
오상현
우상원
김태균
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020120126068A priority Critical patent/KR20140059522A/en
Publication of KR20140059522A publication Critical patent/KR20140059522A/en
Abandoned legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/819Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/822Materials of the light-emitting regions
    • H10H20/824Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/84Coatings, e.g. passivation layers or antireflective coatings

Landscapes

  • Led Devices (AREA)

Abstract

질화갈륨 기판을 포함하는 발광소자 및 이를 포함하는 발광 다이오드 패키지가 개시된다. 이 발광소자는, 하부면 및 상부면을 갖는 질화갈륨 기판; 상기 질화갈륨 기판 상부면 측에 위치하고, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조체; 및 상기 질화갈륨 기판 하부면 측에 위치하는 금속층을 포함하되, 상기 질화갈륨 기판은 하부면에 형성된 러프니스를 포함하고, 상기 금속층은 상기 질화갈륨 기판 하부면보다 더 평탄한 하면을 갖는다. 한편 발광 다이오드 패키지는 상기 발광소자 및 베이스 기판을 포함하며, 발광소자와 베이스 기판은 공정 본딩된다. 이러한 발광소자 및 발광 다이오드 패키지는 광도 및 열 방출 효율이 개선되어 신뢰성이 개선되는 효과를 제공한다.Disclosed is a light emitting device including a gallium nitride substrate and a light emitting diode package including the same. The light emitting device includes a gallium nitride substrate having a lower surface and an upper surface; A light emitting structure including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer, the first conductivity type semiconductor layer being located on a top surface side of the gallium nitride substrate; And a metal layer positioned on a lower surface side of the gallium nitride substrate, wherein the gallium nitride substrate includes a roughness formed on a lower surface thereof, and the metal layer has a lower surface that is flatter than the lower surface of the gallium nitride substrate. Meanwhile, the light emitting diode package includes the light emitting device and the base substrate, and the light emitting device and the base substrate are process bonded. Such a light emitting device and a light emitting diode package provide an improvement in reliability and an improvement in luminous efficiency and heat emission efficiency.

Description

질화갈륨 기판을 포함하는 발광소자 및 이를 포함하는 발광 다이오드 패키지{LIGHT EMITTING DEVICE COMPRISING GALLIUM-NITRIDE SUBSTRATE AND LIGHT EMITTING DIODE PACKAGE COMPRISING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a light emitting device including a gallium nitride substrate and a light emitting diode package including the gallium nitride substrate. 2. Description of the Related Art [0002] LIGHT EMITTING DEVICE COMPRISING GALLIUM NITRIDE SUBSTRATE AND LIGHT EMITTING DIODE PACKAGE COMPRISING THE SAME,

본 발명은 질화갈륨 기판을 포함하는 발광소자 및 이를 포함하는 발광 다이오드 패키지에 관한 것으로, 특히 열방출 효율이 향상된 발광소자 및 이를 포함하는 발광 다이오드 패키지에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting device including a gallium nitride substrate and a light emitting diode package including the same, and more particularly, to a light emitting device having improved heat dissipation efficiency and a light emitting diode package including the same.

발광소자는 P형 반도체와 N형 반도체의 접합에 전압을 가하면 N영역의 전자와 P영역의 정공이 재결합할 때 방출되는 에너지가 광으로 방출되는 원리를 이용한 반도체 광 소자이다. 특히, 질화갈륨(GaN)과 같은 Ⅲ-Ⅴ계열의 반도체를 이용한 발광소자는 직접 천이형 에너지 밴드 구조를 갖고 있어서 내부 양자효율이 높은 장점이 있으므로, 질화갈륨 반도체는 최근 발광소자의 재료로 각광 받고 있다.The light emitting device is a semiconductor optical device using the principle that when energy is applied to a junction between a P-type semiconductor and an N-type semiconductor, the energy released when the electrons in the N-region and the holes in the P- Particularly, a light emitting device using a III-V semiconductor such as gallium nitride (GaN) has a direct transition type energy band structure and has a high internal quantum efficiency. Therefore, gallium nitride is recently regarded as a material of a light emitting device have.

상기 질화갈륨 반도체층 성장 기판으로는 주로 사파이어 기판, SiC 기판, ZnO 기판 등의 이종기판이 사용되고 있다. 특히, 사파이어 기판은 질화갈륨과 유사한 육방 정계의 구조를 갖고, 가격이 상대적으로 저렴하며, 열적 안정성이 높아 질화갈륨 반도체층 성장 기판으로 주로 이용되고 있다. As the gallium nitride semiconductor layer growth substrate, a heterogeneous substrate such as a sapphire substrate, a SiC substrate, or a ZnO substrate is mainly used. In particular, a sapphire substrate has a hexagonal system similar to gallium nitride, is relatively inexpensive, and has high thermal stability, and is thus mainly used as a substrate for growing a gallium nitride semiconductor layer.

그러나, 사파이어 기판은 질화갈륨 반도체층과의 격자 상수의 차이 및 열팽장 계수의 차이가 매우 커서, 이러한 사파이어 기판 상에 성장된 질화갈륨 반도체층에는 전위(dislocation)와 같은 내부 결함이 고밀도로 생성된다. 질화갈륨 반도체층 내의 결함으로 인하여, 발광소자의 발광 효율이 저하되고, 신뢰성이 떨어진다. 또한, 최근에 고출력 발광소자 및 발광 다이오드 패키지의 수요가 높아지면서, 고 전류밀도에서 동작하는 발광 소자에 대한 요구가 있다. 그러나 이종기판에서 성장되어 제조된 발광소자는 내부 결함에 기인하여 고 전류밀도에서 누설전류가 커지는 문제가 있어, 전류 밀도를 증가시키는데 한계가 있다.However, the difference in lattice constant and the thermal expansion coefficient between the sapphire substrate and the gallium nitride semiconductor layer are very large, and internal defects such as dislocation are generated at a high density in the gallium nitride semiconductor layer grown on the sapphire substrate . Due to defects in the gallium nitride semiconductor layer, the luminous efficiency of the light emitting device is lowered and the reliability is lowered. In addition, there is a demand for a light emitting device that operates at a high current density, with the demand for a high output light emitting device and a light emitting diode package increasing in recent years. However, a light emitting device manufactured by growing a heterogeneous substrate has a problem of increasing a leakage current at a high current density due to internal defects, and there is a limitation in increasing the current density.

이종기판에서 성장된 발광소자의 위와 같은 문제점을 해결하고자, 최근 동종기판에 질화갈륨 반도체층을 성장하여 발광소자를 제조하는 기술이 개발되고 있다. 동종기판을 성장 기판으로 사용한 발광소자는 결함밀도가 매우 낮아, 효율 및 신뢰성이 우수한 장점이 있다. In order to solve the above problems of the light emitting device grown on the different substrate, a technique for manufacturing a light emitting device by growing a gallium nitride semiconductor layer on the same type substrate has been developed. The light emitting device using the same substrate as the growth substrate has a very low defect density, and is excellent in efficiency and reliability.

도 1은 동종기판을 성장기판으로 사용한 발광소자가 탑재된 종래의 발광 다이오드 패키지를 나타낸다. 상기 발광 다이오드 패키지는 질화갈륨계 발광 구조체(111) 및 질화갈륨 기판(113)을 포함하는 발광소자(110), 베이스 기판(100) 및 발광소자(110)를 베이스 기판(100)에 본딩하기 위한 본딩물질(120)을 포함한다. 여기서, 질화갈륨 기판(113)은 거친 하부면(113a)을 갖는데, 이러한 거친 하부면(113a)은 질화갈륨 기판(113)의 제조 공정에 기인한 것이다. 질화갈륨 기판(113) 하부면(113a)이 매우 거칠기 때문에, 종래에는 발광소자(110)를 베이스 기판(100)에 실장하기 위하여, 상기 거친 하부면(113a)의 요부를 채울 수 있는 은(Ag) 페이스트 또는 실리콘 페이스트를 본딩물질(120)로 이용하였다.1 shows a conventional light emitting diode package mounted with a light emitting device using a same substrate as a growth substrate. The light emitting diode package includes a light emitting device 110 for bonding a light emitting device 110, a base substrate 100 and a light emitting device 110 including a gallium nitride based light emitting structure 111 and a gallium nitride substrate 113 to a base substrate 100 And a bonding material 120. Here, the gallium nitride substrate 113 has a rough lower surface 113a, which is caused by the manufacturing process of the gallium nitride substrate 113. [ Since the lower surface 113a of the gallium nitride substrate 113 is very rough, the silver (Ag (Ag)) that can fill the concave portion of the rough lower surface 113a has been conventionally used in order to mount the light emitting element 110 on the base substrate 100 ) Paste or a silicon paste was used as the bonding material 120. [

그러나 은 페이스트를 본딩물질(120)로 이용한 발광 다이오드 패키지의 경우 은 페이스트에 의한 광 흡수에 의해 패키지의 광도가 저하되며, 실리콘 페이스트를 본딩물질(120)로 이용한 발광 다이오드 패키지의 경우 열 방출 효율이 저하되어 제품 특성이 저하된다. 따라서, 고출력의 발광 다이오드 패키지를 제조할 경우 종래의 본딩물질로는 양호한 광도 또는 열방출 효율을 얻기 어렵다.However, in the case of a light emitting diode package using a silver paste as the bonding material 120, the light intensity of the package is lowered due to the absorption of light by the paste, and in the case of the light emitting diode package using the silicon paste as the bonding material 120, And the product characteristics are deteriorated. Therefore, it is difficult to obtain a good luminous efficiency or heat emission efficiency as a conventional bonding material when a high output light emitting diode package is manufactured.

한편, 발광 소자의 열 방출 효율을 높이기 위해 공정 본딩(Eutectic bonding)을 이용하는 것을 고려할 수 있다. 그러나 거친 하부면(113a)을 갖는 질화갈륨 기판(113)은, 공정 본딩을 이용하여 베이스 기판(100)에 본딩하기 어려운 단점이있다. 뿐만 아니라, 종래의 질화갈륨 기판(113)이 거친 하부면(113a)은 전체적으로 거칠게 형성되지 않고 곳곳에 평탄한 부분을 포함하고 있어, 내부 전반사가 발생되고, 이에 따라 발광소자의 광도가 저하하는 문제가 있다.On the other hand, it is possible to consider using process bonding (Eutectic bonding) in order to increase the heat emission efficiency of the light emitting device. However, the gallium nitride substrate 113 having the rough lower surface 113a is difficult to be bonded to the base substrate 100 using process bonding. In addition, since the rough lower surface 113a of the conventional gallium nitride substrate 113 is not roughly formed as a whole but includes a flat portion in some places, the total internal reflection is generated, and thus the luminous intensity of the light emitting device is lowered have.

본 발명이 해결하고자 하는 과제는, 광도 저하를 방지함과 아울러 열 방출 효율을 개선할 수 있는 질화갈륨 기판을 포함하는 발광소자 및 그 제조 방법을 제공하는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a light emitting device including a gallium nitride substrate capable of preventing a decrease in luminous intensity and improving heat emission efficiency, and a method of manufacturing the same.

본 발명이 해결하고자 하는 또 다른 과제는, 질화갈륨 기판을 포함하는 발광소자에서 생성된 열의 방출 효율을 개선할 수 있는 발광 다이오드 패키지 및 그 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a light emitting diode package and a method of manufacturing the same that can improve heat emission efficiency generated in a light emitting device including a gallium nitride substrate.

본 발명이 해결하고자 하는 또 다른 과제는, 질화갈륨 기판 하부면 측에 금속층을 용이하게 형성하는 방법을 제공하여 열 방출 효율이 개선된 발광소자 및 발광 다이오드 패키지를 제공하는 것이다.Another object of the present invention is to provide a light emitting device and a light emitting diode package having improved heat dissipation efficiency by providing a method of easily forming a metal layer on the lower surface side of a gallium nitride substrate.

본 발명의 일 실시예에 따른 발광소자는, 하부면 및 상부면을 갖는 질화갈륨 기판, 상기 질화갈륨 기판 상부면 측에 위치하고, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조체, 및 상기 질화갈륨 기판 하부면 측에 위치하는 금속층을 포함하되, 상기 질화갈륨 기판은 하부면에 형성된 러프니스를 포함하고, 상기 금속층은 상기 질화갈륨 기판 하부면보다 더 평탄한 하면을 갖는다.A light emitting device according to an embodiment of the present invention includes a gallium nitride substrate having a lower surface and a top surface, a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer disposed on the upper surface side of the gallium nitride substrate And a metal layer located on a lower surface side of the gallium nitride substrate, wherein the gallium nitride substrate includes a roughness formed on a lower surface thereof, and the metal layer has a lower surface which is flatter than the lower surface of the gallium nitride substrate.

상기 발광소자는 평탄한 하면을 갖는 금속층을 포함함으로써, 발광소자의 열 방출 효율이 개선되고, 패키지 제조 시 실장을 용이하게 할 수 있는 장점을 제공한다.The light emitting device includes a metal layer having a flat bottom surface, thereby improving heat dissipation efficiency of the light emitting device and facilitating mounting during package manufacture.

이때, 상기 금속층은 Au를 포함할 수 있다.At this time, the metal layer may include Au.

상기 금속층은 상기 러프니스의 요부를 채울 수 있다. 이와 같이 금속층이 러프니스의 요부를 채워 금속층의 하면을 더욱 평탄하게 할 수 있다.The metal layer may fill the recess of the roughness. As described above, the metal layer can fill the recess of the roughness, and the lower surface of the metal layer can be made even more flat.

또한, 상기 러프니스는 메인 러프니스와 서브 러프니스를 포함할 수 있고, 상기 서브 러프니스는 상기 메인 러프니스의 표면을 따라 형성될 수 있다. 이때, 서브 러프니스의 스케일은 메일 러프니스의 스케일에 비해 작을 수 있다.In addition, the roughness may include main roughness and sub-roughness, and the sub roughness may be formed along the surface of the main roughness. At this time, the scale of the sub-roughness may be smaller than that of the mail roughness.

나아가, 상기 메인 러프니스의 철부의 최대 높이는 0.5 내지 3.5㎛ 범위 내로 형성될 수 있고, 이에 따라 러프니스를 덮는 금속층의 형성을 용이하게 할 수 있다.Further, the maximum height of the convex portion of the main roughness may be in the range of 0.5 to 3.5 mu m, thereby facilitating the formation of the metal layer covering the roughness.

한편, 상기 발광소자는, 상기 질화갈륨 기판과 상기 금속층 사이에 위치하는 반사층을 더 포함하여, 발광소자의 측면 및 상면으로 향하는 광을 증가시킬 수 있다.The light emitting device may further include a reflective layer positioned between the gallium nitride substrate and the metal layer to increase light directed toward the side surface and the upper surface of the light emitting device.

이때, 상기 반사층은 DBR(Distributed Bragg Reflector) 및 Ag 중 적어도 하나를 포함하는 것일 수 있다.At this time, the reflective layer may include at least one of DBR (Distributed Bragg Reflector) and Ag.

본 발명의 또 다른 일 실시예에 따른 발광 다이오드 패키지는, 베이스 기판, 상기 베이스 기판 상에 위치하는 발광소자, 상기 베이스 기판 및 상기 발광 소자 사이에 위치하는 본딩층을 포함하고, 상기 발광소자는 상술한 본 발명의 발광소자들 중 어느 한 발광소자이다.A light emitting diode package according to another embodiment of the present invention includes a base substrate, a light emitting element located on the base substrate, a bonding layer positioned between the base substrate and the light emitting element, Is one of the light emitting elements of the present invention.

상기 본딩층은 공정(Eutectic) 구조를 포함할 수 있고, 나아가 상기 본딩층은 Au 및 Sn을 포함하고, 상기 Au 및 Sn은 공정 구조를 형성할 수 있다.The bonding layer may include an eutectic structure. Further, the bonding layer may include Au and Sn, and Au and Sn may form a process structure.

이와 같이 발광소자가 베이스 기판에 공정 본딩되어 형성된 발광 다이오드 패키지는 우수한 열 방출 효과를 제공할 수 있다.The light emitting diode package in which the light emitting device is processed and bonded to the base substrate can provide an excellent heat emission effect.

본 발명의 또 다른 일 실시예에 따른 발광소자 제조 방법은, 상부면 및 하부면을 갖고, 상기 하부면 표면에 거칠기를 포함하는 질화갈륨 기판을 준비하고, 상기 질화갈륨 기판 상부면 측에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조체를 형성하고, 상기 질화갈륨 기판 하부면을 덮는 금속층을 형성하는 것을 포함한다. 이때, 상기 금속층은 상기 질화갈륨 기판의 하부면 보다 평탄한 하면을 포함할 수 있다.According to another embodiment of the present invention, there is provided a method of manufacturing a light emitting device, comprising: preparing a gallium nitride substrate having an upper surface and a lower surface and including roughness on the lower surface; Forming a light emitting structure including a conductive semiconductor layer, an active layer and a second conductive semiconductor layer, and forming a metal layer covering the lower surface of the gallium nitride substrate. At this time, the metal layer may include a lower surface that is flatter than the lower surface of the gallium nitride substrate.

또한, 상기 발광소자 제조 방법은, 상기 금속층을 형성하기 전에, 상기 질화갈륨 기판 하부면 표면의 거칠기보다 작은 표면 거칠기를 갖도록 상기 질화갈륨 기판 하부면을 표면 처리하여 러프니스를 형성하는 것을 더 포함할 수 있다.The method further includes forming a roughness by surface-treating the lower surface of the gallium nitride substrate so as to have a surface roughness smaller than that of the lower surface of the gallium nitride substrate before forming the metal layer .

이에 따라 본 발명의 발광소자 제조 시, 금속층을 질화갈륨 기판 하부면 측에 형성하는 것이 용이해질 수 있다.Accordingly, it is easy to form the metal layer on the lower surface side of the gallium nitride substrate in manufacturing the light emitting device of the present invention.

나아가, 상기 금속층은 표면 처리 후의 상기 질화갈륨 기판의 하부면 보다 더 평탄한 하면을 포함할 수 있다.Further, the metal layer may include a lower surface which is flatter than the lower surface of the gallium nitride substrate after the surface treatment.

또한, 상기 발광소자 제조 방법에 있어서, 상기 러프니스를 형성하는 것은, 상기 질화갈륨 기판 하부면 표면을 래핑하고, 상기 질화갈륨 기판 하부면 표면 상에 메인 러프니스를 형성하고, 상기 질화갈륨 기판 하부면을 습식 식각하여 상기 메인 러프니스 표면을 따라 형성되는 서브 러프니스를 형성하는 것을 포함할 수 있다.Forming the roughness by lapping the lower surface of the gallium nitride substrate and forming a main roughness on the lower surface of the gallium nitride substrate; And wet-etching the surface to form a sub-roughness formed along the main roughness surface.

이와 같이, 질화갈륨 기판 하부면 표면을 표면처리함으로써, 광도 저하없이 용이하게 금속층을 형성하여 발광소자의 열 방출 효율을 개선시킬 수 있다.Thus, the surface of the lower surface of the gallium nitride substrate can be surface-treated to easily form a metal layer without lowering the light intensity, thereby improving the heat emission efficiency of the light emitting device.

상기 러프니스를 형성하는 것에 있어서, 상기 메인 러프니스의 철부의 최대 높이는 0.5 내지 3.5㎛ 범위 내로 형성할 수 있다.In forming the roughness, the maximum height of the convex portion of the main roughness may be in the range of 0.5 to 3.5 mu m.

또한, 상기 발광소자 제조 방법은, 상기 금속층을 형성하기 전에, 상기 질화갈륨 기판 하부면을 덮는 반사층을 형성하는 것을 더 포함할 수 있다.The method of manufacturing a light emitting device may further include forming a reflective layer covering the lower surface of the gallium nitride substrate before forming the metal layer.

또한, 상기 발광소자 제조 방법, 상기 금속층을 형성하기 전에, 상기 질화갈륨 기판 하부면 측에 시드층을 형성하는 것을 더 포함할 수 있고, 나아가 상기 시드층은 전자선 증착으로 형성될 수 있다.The method of manufacturing a light emitting device may further include forming a seed layer on the lower surface side of the gallium nitride substrate before forming the metal layer, and further the seed layer may be formed by electron beam evaporation.

상기 시드층으로부터 상기 금속층을 형성할 수 있으며, 상기 금속층은 도금으로 형성할 수 있다.The metal layer may be formed from the seed layer, and the metal layer may be formed by plating.

본 발명의 또 다른 일 실시예에 따른 발광 다이오드 패키지 제조 방법은, 발광소자를 형성하고, 상기 발광소자를 베이스 기판 상에 본딩하는 것을 포함하되, 상기 발광소자는 상술한 발광소자의 제조 방법들 중 어느 한 제조 방법에 의해 형성된 것이다.A method of manufacturing a light emitting diode package according to another embodiment of the present invention includes forming a light emitting device and bonding the light emitting device to a base substrate, It is formed by any one manufacturing method.

상기 발광 다이오드 패키지의 제조 방법에 있어서, 상기 발광소자는 상기 베이스 기판 상에 공정 본딩(Eutectic Bonding)될 수 있다.In the method of manufacturing the light emitting diode package, the light emitting device may be subjected to eutectic bonding on the base substrate.

이때 상기 공정 본딩하는 것은, AuSn을 상기 베이스 기판 상에 형성하고, 상기 AuSn을 공정 온도(Eutectic Temperature) 이상으로 가열하고, 상기 AuSn을 다시 공정 온도 이하의 온도로 냉각하는 것을 포함할 수 있다.The process bonding may include forming AuSn on the base substrate, heating the AuSn to an eutectic temperature or more, and cooling the AuSn to a temperature lower than the process temperature.

본 발명에 따르면, 발광소자가 러프니스를 갖는 질화갈륨 기판 및 금속층을 포함함으로써, 발광소자의 광도 및 열 방출 효율이 개선될 수 있다. 또한, 상기의 발광소자는 베이스 기판 상에 공정 본딩될 수 있으므로, 발광 다이오드 패키지의 광도를 유지하면서도 열 방출 효율이 크게 개선될 수 있다.According to the present invention, by including the gallium nitride substrate and the metal layer having the roughness, the luminous efficiency and the heat emission efficiency of the light emitting device can be improved. In addition, since the light emitting device can be process-bonded onto the base substrate, heat emission efficiency can be greatly improved while maintaining the light intensity of the light emitting diode package.

또한, 질화갈륨 기판 하부면 측에 금속층을 용이하게 형성하는 방법을 제공하여, 광도 저하가 없고 열 방출 효율이 개선된 발광소자를 제조하는 방법을 제공할 수 있다. 뿐만 아니라, 공정 본딩을 통해 발광소자를 베이스 기판에 본딩하는 방법을 제공함으로써, 열 방출 효율이 개선된 발광 다이오드 패키지의 제조 방법을 제공할 수 있다.Further, it is possible to provide a method of easily forming a metal layer on the lower surface side of a gallium nitride substrate, thereby providing a method of manufacturing a light emitting device having no reduction in brightness and improved heat emission efficiency. In addition, by providing a method of bonding a light emitting device to a base substrate through process bonding, a method of manufacturing a light emitting diode package with improved heat emission efficiency can be provided.

도 1은 종래의 발광 다이오드 패키지를 설명하기 위한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 발광소자를 설명하기 위한 단면도이다.
도 3 내지 도 7은 본 발명의 일 실시예에 따른 발광소자의 제조 방법을 설명하기 위한 단면도이며, 특히 도 3b 및 도 5b는 질화갈륨 기판 하부면을 도식적으로 보여주기 위한 SEM(Scanning Electron Microscope) 사진들이다.
도 8은 본 발명의 일 실시예에 따른 발광 다이오드 패키지 및 그 제조 방법을 설명하기 위한 단면도이다.
1 is a cross-sectional view illustrating a conventional light emitting diode package.
2 is a cross-sectional view illustrating a light emitting device according to an embodiment of the present invention.
FIGS. 3 to 7 are cross-sectional views illustrating a method of manufacturing a light emitting device according to an exemplary embodiment of the present invention. Particularly, FIGS. 3B and 5B are SEM (Scanning Electron Microscope) Pictures.
8 is a cross-sectional view illustrating a light emitting diode package and a method of manufacturing the same according to an embodiment of the present invention.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 있는 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided by way of example so that those skilled in the art can sufficiently convey the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the width, length, thickness, etc. of components may be exaggerated for convenience. It is also to be understood that when an element is referred to as being "above" or "above" another element, But also includes the case where there are other components in between. Like reference numerals designate like elements throughout the specification.

도 2는 본 발명의 일 실시예에 따른 발광소자를 설명하기 위한 단면도이다.2 is a cross-sectional view illustrating a light emitting device according to an embodiment of the present invention.

도 2를 참조하면, 발광소자는 질화갈륨 기판(10), 금속층(43), 제1 도전형 반도체층(21)과 활성층(23) 및 제2 도전형 반도체층(25)을 포함하는 발광 구조체(20)를 포함한다. 나아가 상기 발광소자는, 질화갈륨 기판(10)과 금속층(43) 사이에 위치하는 반사층(41)을 더 포함할 수 있고, 제1 도전형 반도체층(21)과 제2 도전형 반도체층(25) 상에 각각 위치하는 제1 전극(33) 및 제2 전극(31)을 더 포함할 수 있다.2, the light emitting device includes a gallium nitride substrate 10, a metal layer 43, a first conductive semiconductor layer 21, an active layer 23, and a second conductive semiconductor layer 25, (20). The light emitting device may further include a reflective layer 41 disposed between the gallium nitride substrate 10 and the metal layer 43. The first conductive semiconductor layer 21 and the second conductive semiconductor layer 25 The first electrode 33 and the second electrode 31 may be disposed on the first electrode 33 and the second electrode 31, respectively.

질화갈륨 기판(10)은 c면 질화갈륨 기판과 같은 극성 질화갈륨 기판일 수 있고, 또한, m면 또는 a면 질화갈륨 기판과 같은 비극성 질화갈륨 기판일 수 있다. 나아가 질화갈륨 기판(10)은 반극성(semi-polar) 질화갈륨 기판일 수 있다. 또한, 질화갈륨 기판(10)은 성장될 에피층들의 성장을 돕기위한 경사각을 가질 수 있다. 이와 같은 질화갈륨 기판(10)은, 예를 들어 HVPE(Hydride Vapor Phase Epitaxy) 공정을 이용하여 제조될 수 있다.The gallium nitride substrate 10 may be a polar gallium nitride substrate such as a c-plane gallium nitride substrate, or may be a nonpolar gallium nitride substrate such as an m-plane or an a-plane gallium nitride substrate. Further, the gallium nitride substrate 10 may be a semi-polarized gallium nitride substrate. In addition, the gallium nitride substrate 10 may have an inclination angle to assist growth of epitaxial layers to be grown. The gallium nitride substrate 10 may be manufactured using, for example, a hydride vapor phase epitaxy (HVPE) process.

질화갈륨 기판(10)은 상부면과 하부면을 갖는다. 이때, 질화갈륨 기판(10)은 하부면에 형성된 러프니스(11)를 포함할 수 있다. 상기 러프니스(11)는 활성층(23)에서 방출된 광이 발광소자 내에서 전반사하여 소멸되는 현상을 방지할 수 있다.The gallium nitride substrate 10 has an upper surface and a lower surface. At this time, the gallium nitride substrate 10 may include a roughness 11 formed on a lower surface thereof. The roughness 11 can prevent the light emitted from the active layer 23 from being totally reflected in the light emitting device and disappearing.

러프니스(11)는 불규칙한 요철부를 포함할 수 있고, 또한 메인 러프니스(11a)와 서브 러프니스(11b)를 포함할 수 있다.The roughness 11 may include irregular concavities and convexities, and may include the main roughness 11a and the sub roughness 11b.

도 2를 참조하면, 상기 러프니스(11)는 메인 러프니스(11a)와 서브 러프니스(11b)를 갖는 것으로 도시되어 있다. 도시된 바와 같이, 서브 러프니스(11b)는 메인 러프니스(11a)에 비해 상대적으로 작은 크기를 갖는다. 메인 러프니스(11a)는 상대적으로 큰 스케일의 러프니스를 의미하며 상대적으로 큰 요철부를 포함하고, 서브 러프니스(11b)는 상대적으로 작은 스케일의 러프니스를 의미하며 상대적으로 작은 요철부를 포함한다. 여기서 서브 러프니스(11b)는 메인 러프니스(11a)의 표면을 따라 형성될 수 있다. 이때, 질화갈륨 기판(10)의 하부면에 평탄한 면이 없도록 하는 것이 바람직하다.Referring to FIG. 2, the roughness 11 is shown as having a main roughness 11a and a sub roughness 11b. As shown, the sub roughness 11b has a relatively small size as compared with the main roughness 11a. The main roughness 11a means a roughness of a relatively large scale and includes relatively large irregularities, and the sub roughness 11b means a roughness of a relatively small scale and includes relatively small irregularities. Here, the sub roughness 11b may be formed along the surface of the main roughness 11a. At this time, it is preferable that the lower surface of the gallium nitride substrate 10 has no flat surface.

종래의 질화갈륨 기판은 하부면에 평탄한 면을 일부 포함하고 있어서, 발광소자의 광도가 저하되는 단점이 있었다. 그러나 본 발명에 따르면, 상기 러프니스(11)가 메인 러프니스(11a)와 메인 러프니스(11a)의 표면을 따라 형성된 서브 러프니스(11b)를 포함함으로써, 질화갈륨 기판(10)의 하부면에 평탄한 면의 면적을 최소화 할 수 있다. 이에 따라, 발광소자의 광도가 개선될 수 있다. The conventional gallium nitride substrate has a flat surface on the lower surface and thus has a disadvantage in that the luminous intensity of the light emitting device is lowered. However, according to the present invention, since the roughness 11 includes the main roughness 11a and the sub roughness 11b formed along the surface of the main roughness 11a, the lower surface of the gallium nitride substrate 10 The area of the flat surface can be minimized. Thus, the luminous intensity of the light emitting element can be improved.

한편, 메인 러프니스(11a) 철부의 최대 높이는 0.5 내지 3.5㎛ 범위 내로 형성될 수 있다. 메인 러프니스(11a)의 철부의 최대 높이가 이와 같은 범위 내로 형성됨으로써 금속층(43)이 용이하게 러프니스(11)를 덮을 수 있다. 다시 말해서, 금속층(43)이 종래에 비해 상대적으로 얇은 두께를 갖더라도, 상기 러프니스(11)를 모두 덮을 수 있고 금속층(43)의 하면이 평탄하게 형성될 수 있다.On the other hand, the maximum height of the convex portion of the main roughness 11a may be in the range of 0.5 to 3.5 mu m. The metal layer 43 can easily cover the roughness 11 by forming the maximum height of the convex portion of the main roughness 11a within such a range. In other words, even if the metal layer 43 has a relatively thin thickness compared to the conventional one, the roughness 11 can be completely covered and the lower surface of the metal layer 43 can be formed flat.

한편, 서브 러프니스(11b)의 철부는 최대 높이가 100 내지 400nm 범위 내로 형성될 수 있다.On the other hand, the convex portion of the sub roughness 11b may be formed with a maximum height within the range of 100 to 400 nm.

상술한 바와 같이, 금속층(43)은 질화갈륨 기판(10)의 하부면 측에 위치할 수 있고, 러프니스(11)를 덮도록 형성될 수 있다. 또한 금속층(43)의 하면은 질화갈륨 기판(10)의 하부면보다 더 평탄하게 형성될 수 있고, 바람직하게는 메인 러프니스(11a)에 의한 질화갈륨 기판(10)의 거칠기 정도보다 낮은 거칠기 정도를 갖도록 형성될 수 있다.As described above, the metal layer 43 may be located on the lower surface side of the gallium nitride substrate 10, and may be formed to cover the roughness 11. The lower surface of the metal layer 43 may be formed to be flatter than the lower surface of the gallium nitride substrate 10 and the roughness degree of the metal nitride layer 43 may preferably be lower than the roughness of the gallium nitride substrate 10 by the main roughness 11a Respectively.

상기 금속층(43)의 재료는 금속이면 한정되지 않으며, 예를 들어 Au를 포함하는 금속일 수 있다.The material of the metal layer 43 is not limited as long as it is a metal, and may be, for example, a metal including Au.

이와 같이, 본 발명의 발광소자는 금속층(43)을 포함함으로써 발광소자의 열 방출 효율이 개선될 수 있다. 뿐만 아니라, 금속층(43)의 하면이 평탄하게 형성됨으로써, 발광소자 패키징 공정에서 공정 본딩(Eutectic bonding)을 이용하여 베이스 기판에 본딩될 수 있다. 이에 따라 발광소자의 열 방출 효율이 향상되어 발광소자의 신뢰성이 크게 향상될 수 있다.As described above, the light emitting device of the present invention includes the metal layer 43 so that the heat emission efficiency of the light emitting device can be improved. In addition, since the lower surface of the metal layer 43 is formed flat, it can be bonded to the base substrate using eutectic bonding in the light emitting device packaging process. Accordingly, the efficiency of heat emission of the light emitting device is improved, and the reliability of the light emitting device can be greatly improved.

반사층(41)은 질화갈륨 기판(10)과 금속층(43) 사이에 위치할 수 있다. 상기 반사층(41)은 활성층(23)에서 방출되어 하향하는 광이 상부로 방출될 수 있도록 반사기 역할을 하며, 예를 들어 DBR(Distributed Bragg Reflector) 또는 Ag와 같은 금속 반사물질을 포함할 수 있다. 특히, DBR(Distributed Bragg Reflector)은 활성층에서 방출된 광의 피크 파장에 따라 선택적으로 적용될 수 있으며, DBR(Distributed Bragg Reflector)을 형성하도록 적층되는 재료는 제한되지 않는다.The reflective layer 41 may be located between the gallium nitride substrate 10 and the metal layer 43. The reflective layer 41 serves as a reflector for emitting downward light emitted from the active layer 23 and may include a metal reflective material such as DBR (Distributed Bragg Reflector) or Ag. Particularly, the DBR (Distributed Bragg Reflector) can be selectively applied according to the peak wavelength of the light emitted from the active layer, and the material to be laminated to form the DBR (Distributed Bragg Reflector) is not limited.

한편, 질화갈륨 기판(10)의 상부면 측에는 발광 구조체(20)가 위치한다. 발광 구조체(20)는 순차적으로 형성된 제1 도전형 반도체층(21), 활성층(23) 및 제2 도전형 반도체층(25)을 포함한다.On the other hand, the light emitting structure 20 is located on the upper surface side of the gallium nitride substrate 10. The light emitting structure 20 includes a first conductive semiconductor layer 21, an active layer 23, and a second conductive semiconductor layer 25 sequentially formed.

상기 발광소자는, 질화갈륨 기판(10)과 발광 구조체(20) 사이에 위치하는 중온 버퍼층(도시하지 않음)을 더 포함할 수 있다. 상기 중온 버퍼층은 질화갈륨 기판(10) 상에 성장된 반도체층들(21, 23, 25)의 내부 결함 밀도를 낮추는 역할을 할 수 있다. 그 이유는 이하 설명하는 바와 같다. 동종 기판을 사용하여 질화갈륨 에피층을 형성하더라도, 질화갈륨 기판(10)이 비극성 또는 반극성의 기판인 경우에는 성장되는 에피층은 c면으로 성장하려는 경향성을 갖는다. 따라서, 비극성 또는 반극성의 질화갈륨 반도체층을 형성하고자 할 경우에는, 양질의 질화갈륨 반도체층의 성장을 위해서 중온 버퍼층을 더 형성하는 것이 더 바람직할 수 있다.The light emitting device may further include an intermediate buffer layer (not shown) positioned between the gallium nitride substrate 10 and the light emitting structure 20. The intermediate buffer layer may serve to lower the internal defect density of the semiconductor layers 21, 23, and 25 grown on the gallium nitride substrate 10. The reason for this is as follows. Even when the gallium nitride epitaxial layer is formed using the same type of substrate, the grown epitaxial layer has a tendency to grow in the c-plane when the gallium nitride substrate 10 is a non-polar or semi-polar substrate. Therefore, when forming a gallium nitride semiconductor layer of a non-polar or semi-polar nature, it may be preferable to further form an intermediate buffer layer for growth of a high-quality gallium nitride semiconductor layer.

여기서 제1 도전형 반도체층(21)과 제2 도전형 반도체층(25)은 서로 다른 도전형 반도체층이다. 예를 들어, 본 실시예에서는 제1 도전형 반도체층(21)은 n형 반도체층이고 제2 도전형 반도체층(25)은 p형 반도체층이나, 그 반대일 수도 있다. 제1 도전형 반도체층(21)과 제2 도전형 반도체층(25)은 질화물계 반도체층으로 형성될 수 있고, 예를 들어, 상기 질화물계 반도체층은 (Al, Ga, In)N을 포함할 수 있다. 또한 제1 도전형 반도체층(21)과 제2 도전형 반도체층(25)은 각각 단일층 또는 다중층일 수 있다. 예를 들어, 제1 도전형 반도체층(21) 및/또는 제2 도전형 반도체층은 콘택층(contact layer)과 클래드층(clad layer)를 포함할 수 있고, 또는 초격자층(superlattice layer)을 포함할 수도 있다.Here, the first conductivity type semiconductor layer 21 and the second conductivity type semiconductor layer 25 are different conductivity type semiconductor layers. For example, in the present embodiment, the first conductivity type semiconductor layer 21 may be an n-type semiconductor layer and the second conductivity type semiconductor layer 25 may be a p-type semiconductor layer or vice versa. The first conductive semiconductor layer 21 and the second conductive semiconductor layer 25 may be formed of a nitride based semiconductor layer. For example, the nitride based semiconductor layer may include (Al, Ga, In) N can do. The first conductivity type semiconductor layer 21 and the second conductivity type semiconductor layer 25 may be a single layer or a multilayer. For example, the first conductive semiconductor layer 21 and / or the second conductive semiconductor layer may include a contact layer and a clad layer, or may include a superlattice layer, .

활성층(23)은 발광층과 베리어층을 포함하는 단일 양자우물 구조를 포함하거나, 또는 복수의 발광층 및 베리어층을 포함하는 다중 양자우물 구조를 포함할 수 있다. 또한 활성층(23)은 원하는 피크 파장의 빛이 방출되도록 조성원소 및 조성비가 조절된 질화물계 반도체층을 포함할 수 있다.The active layer 23 may include a single quantum well structure including a light emitting layer and a barrier layer, or may include a multiple quantum well structure including a plurality of light emitting layers and a barrier layer. The active layer 23 may include a nitride-based semiconductor layer whose composition and composition are controlled so as to emit light having a desired peak wavelength.

또한 도시하지 않았지만, 활성층(23) 및 제2 도전형 반도체층(25) 사이에 전자차단층(EBL)을 더 형성하여, 발광소자의 내부 양자효율을 높일 수 있다.Although not shown, the electron blocking layer EBL may be further formed between the active layer 23 and the second conductivity type semiconductor layer 25 to increase the internal quantum efficiency of the light emitting device.

발광 구조체(20)의 반도체층들(21, 23, 25)은 MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy), 또는 HVPE(Hydride Vapor Phase Epitaxy)기술을 사용하여 형성될 수 있으며, 사진 및 식각 공정을 사용하여 제1 도전형 반도체층(21)의 일부 영역이 노출되도록 패터닝될 수 있다. 도 2에 도시된 바와 같이, 본 실시예의 발광소자는 활성층(23) 및 제2 도전형 반도체층(25)이 메사 구조를 갖도록 패터닝된다. 도면에서 상기 메사는 제1 도전형 반도체층(21) 상면과 수직을 이루는 측면을 갖는 것으로 도시되어 있으나, 상기 메사는 경사진 측면을 포함할 수도 있다.The semiconductor layers 21, 23 and 25 of the light emitting structure 20 may be formed using MOCVD (Metal Organic Chemical Vapor Deposition), MBE (Molecular Beam Epitaxy), or HVPE (Hydride Vapor Phase Epitaxy) A part of the first conductive semiconductor layer 21 is exposed using a photolithography process and an etching process. As shown in FIG. 2, the light emitting device of this embodiment is patterned so that the active layer 23 and the second conductivity type semiconductor layer 25 have a mesa structure. Although the mesa is shown as having a side surface perpendicular to the top surface of the first conductivity type semiconductor layer 21, the mesa may include an inclined side surface.

제1 전극(33) 및 제2 전극(31)은 각각 제1 도전형 반도체층(21) 및 제2 도전형 반도체층(25) 상에 위치하고, 각각 오믹접촉된다. 이때, 제2 전극(31) 아래 및 제2 도전형 반도체층(25) 상에 투명 전극(도시하지 않음)이 더 위치될 수 있고, 상기 투명 전극은 전류 분산을 더 원활하게 하여 발광소자의 발광 강도를 증가시킬 수 있다.The first electrode 33 and the second electrode 31 are disposed on the first conductivity type semiconductor layer 21 and the second conductivity type semiconductor layer 25, respectively, and are in ohmic contact with each other. At this time, a transparent electrode (not shown) may be further disposed under the second electrode 31 and on the second conductive type semiconductor layer 25, and the transparent electrode may further facilitate current dispersion, The strength can be increased.

본 실시예에 따르면, 상기 발광소자는 질화갈륨 기판(10) 하부면에 형성된 러프니스(11) 및 이를 덮는 금속층(43)을 포함함으로써, 발광소자 외부로 방출되는 광의 강도가 저하되지 않으면서도 열 방출 효율을 증가시킬 수 있다. 또한, 금속층(43)의 하면을 질화갈륨 기판(10) 하부면의 거칠기보다 더 평탄하게 형성함으로써, 상기 발광소자를 포함하는 발광 다이오드 패키지의 열 방출 효율을 크게 개선할 수 있는 효과를 제공할 수 있다.According to this embodiment, the light emitting device includes the roughness 11 formed on the lower surface of the gallium nitride substrate 10 and the metal layer 43 covering the roughness 11, so that the intensity of light emitted to the outside of the light emitting device is not reduced The emission efficiency can be increased. Further, by forming the lower surface of the metal layer 43 to be more flat than the lower surface of the gallium nitride substrate 10, it is possible to provide an effect of greatly improving the heat emission efficiency of the light emitting diode package including the light emitting element have.

도 3 내지 도 7은 본 발명의 일 실시예에 따른 발광소자의 제조 방법을 설명하기 위한 단면도이며, 특히 도 3b 및 도 5b는 질화갈륨 기판 하부면을 도식적으로 보여주기 위한 SEM(Scanning Electron Microscope) 사진들이다.FIGS. 3 to 7 are cross-sectional views illustrating a method of manufacturing a light emitting device according to an exemplary embodiment of the present invention. Particularly, FIGS. 3B and 5B are SEM (Scanning Electron Microscope) Pictures.

먼저 도 3a를 참조하면, 상부면 및 하부면을 갖는 질화갈륨 기판(10')을 준비한다. 상기 질화갈륨 기판(10')은, 예를 들어 HVPE 기술을 이용하여 제조될 수 있다.First, referring to FIG. 3A, a gallium nitride substrate 10 'having an upper surface and a lower surface is prepared. The gallium nitride substrate 10 'may be manufactured using, for example, HVPE technology.

상기 질화갈륨 기판(10')은 m면 또는 a면과 같은 비극성 기판, c면과 같은 극성 기판, 또는 반극성 기판일 수 있다. 질화갈륨 기판(10')은 질화갈륨 에피층이 성장되는 상부면과 거친 하부면(11')을 포함한다. 상기 질화갈륨 기판(10')은 이종기판에서 성장된 질화갈륨 에피층으로부터 이종기판을 분리하여 제공된 것일 수 있다. 이러한 경우, 질화갈륨 기판(10')의 거친 하부면(11')은 질화갈륨 기판(10')의 제조 공정에서 기인한 것으로, 이종기판을 분리하기 위한 절단면에 도 3a에 도시된 바와 같은 거친 하부면(11')이 형성된다. The gallium nitride substrate 10 'may be a non-polar substrate such as an m-plane or an a-plane, a polar substrate such as a c-plane, or a semipolar substrate. The gallium nitride substrate 10 'includes a top surface and a rough bottom surface 11' on which the gallium nitride epitaxial layer is grown. The gallium nitride substrate 10 'may be provided by separating a heterogeneous substrate from a gallium nitride epitaxial layer grown on a heterogeneous substrate. In this case, the rough lower surface 11 'of the gallium nitride substrate 10' is caused by the manufacturing process of the gallium nitride substrate 10 ', and is formed of a rough The lower surface 11 'is formed.

도 3b는 일 실시예에 따른 질화갈륨 기판(10') 하부면의 표면을 보여주는 SEM 사진이다. 사진에 도시된 바와 같이, 질화갈륨 기판(10')에는 불규칙한 요철부를 포함하는 거친 하부면(11')이 형성되어 있으며, 상기 거친 하부면(11')의 철부의 최대 높이는 대체로 1-15㎛ 정도의 크기이다. 이러한 스케일의 거칠기(11')가 질화갈륨 기판(10')의 하면에 형성되어 있어서, 종래에는 은 페이스트 또는 실리콘 페이스트를 이용하여 발광소자를 패키지 기판에 본딩하였다. 따라서 종래의 발광 다이오드 패키지는 열 방출 효율이 떨어지거나 광도가 떨어지는 문제가 있었다. 이에 본 발명자들은 후술하는 바와 같은 제조 방법을 통해, 상기의 문제점을 해결하였다.3B is a SEM photograph showing the surface of the lower surface of the gallium nitride substrate 10 'according to one embodiment. As shown in the photograph, the gallium nitride substrate 10 'has a rough lower surface 11' including irregular concave and convex portions, and the maximum height of convex portions of the rough lower surface 11 'is approximately 1-15 μm . Since the roughness 11 'of such a scale is formed on the lower surface of the gallium nitride substrate 10', conventionally, the light emitting device is bonded to the package substrate using silver paste or silicon paste. Therefore, the conventional light emitting diode package has a problem that the heat emission efficiency is lowered or the light intensity is lowered. Thus, the inventors of the present invention have solved the above-mentioned problems through the following manufacturing method.

질화갈륨 기판(10')을 준비한 후, 질화갈륨 기판(10')의 상부면에 제1 도전형 반도체층(21), 활성층(23) 및 제2 도전형 반도체층(25)을 순차적으로 성장시켜 발광 구조체(20)를 형성한다. 이들 반도체층(21, 23, 25)은 MOCVD, MBE, 또는 HVPE와 같은 기술을 사용하여 성장될 수 있다. 또한, 도시하지 않았지만, 성장되는 반도체층(21, 23, 25)들의 결정질 및 모폴로지를 우수하게 하기 위하여 질화갈륨 기판(10') 상에 중온 버퍼층을 형성한 후, 반도체층들(21, 23, 25)을 성장시킬 수 있다. 이때, 상기 중온 버퍼층은 약 700-800℃에서 2-10nm의 두께로 형성될 수 있다.The first conductivity type semiconductor layer 21, the active layer 23 and the second conductivity type semiconductor layer 25 are successively grown on the upper surface of the gallium nitride substrate 10 'after the gallium nitride substrate 10' Thereby forming a light emitting structure 20. [ These semiconductor layers 21, 23, and 25 may be grown using techniques such as MOCVD, MBE, or HVPE. Although not shown, an intermediate buffer layer is formed on the gallium nitride substrate 10 'to improve the crystallinity and morphology of the semiconductor layers 21, 23 and 25 to be grown, and then the semiconductor layers 21, 23, 25) can be grown. At this time, the intermediate buffer layer may be formed to a thickness of about 2-10 nm at about 700-800 ° C.

이어서, 도 4 및 도 5a에 도시된 바와 같이, 상기 질화갈륨 기판(10')의 하부면을 표면 처리하여 러프니스(11)를 포함하는 질화갈륨 기판(10)을 형성한다.Next, as shown in FIGS. 4 and 5A, the lower surface of the gallium nitride substrate 10 'is surface-treated to form a gallium nitride substrate 10 including the roughness 11.

먼저 도 4를 참조하면, 질화갈륨 기판(10')의 거친 하부면(11')을 가공하여 거친 하부면(11')의 철부의 높이가 낮아지도록 한다. 이때, 거친 하부면(11')을 가공하는 것은, 예를 들어, 다이아몬드 슬러리를 이용하여 래핑(lapping)하는 것일 수 있다. 이와 같이 래핑 공정을 거치면, 메인 러프니스(11a)를 포함하는 러프니스(11)가 질화갈륨 기판(10) 하부면에 형성된다. 메인 러프니스(11a)는 그 최대 높이가 가공 전의 거칠기(11')의 높이보다 낮게 형성될 수 있으며, 바람직하게는 0.5 내지 3.5㎛ 범위 내로 형성될 수 있다. 다만 본 발명은 이에 한정되지 않으며, 메인 러프니스(11a)의 높이가 더 낮거나 높게 될 수도 있다.Referring first to FIG. 4, the rough bottom surface 11 'of the gallium nitride substrate 10' is processed to reduce the height of the convex portion of the rough bottom surface 11 '. At this time, machining the rough bottom surface 11 'may be, for example, lapping using a diamond slurry. As described above, the roughness 11 including the main roughness 11a is formed on the lower surface of the gallium nitride substrate 10 after the lapping process. The main roughness 11a may be formed such that its maximum height is lower than the height of the roughness 11 'before machining, and preferably it is formed within a range of 0.5 to 3.5 占 퐉. However, the present invention is not limited to this, and the height of the main roughness 11a may be lower or higher.

이처럼, 표면 처리된 질화갈륨 기판(10)의 러프니스(11)는 가공 전의 질화갈륨 기판(10')의 거친 하부면(11')에 비해 상대적으로 작은 표면 거칠기를 갖는다.As described above, the roughness 11 of the surface-treated gallium nitride substrate 10 has a relatively small surface roughness as compared with the rough lower surface 11 'of the gallium nitride substrate 10' before processing.

다음으로 도 5a를 참조하면, 메인 러프니스(11a)를 형성한 후 상기 질화갈륨 기판(10)의 하부면을 식각하여 서브 러프니스(11b)를 형성한다. 이때, 식각은 습식 식각을 이용하는 것이 바람직하며, 예를 들어 인산과 황산을 1:3의 비율로 혼합한 황인산 용액을 이용하여 약 190℃에서 20분간 식각할 수 있다. 이때, 황산의 비율을 높게 할 수록 식각 정도가 커질 수 있으나, 본 발명은 이에 한정되지 않으며 식각 온도, 시간 및 용액의 혼합 비율 등은 자유롭게 선택될 수 있다.Next, referring to FIG. 5A, after the main roughness 11a is formed, the lower surface of the gallium nitride substrate 10 is etched to form the sub roughness 11b. At this time, it is preferable to use wet etching. For example, etching can be performed at about 190 ° C for 20 minutes using a sulfuric acid phosphoric acid solution in which phosphoric acid and sulfuric acid are mixed at a ratio of 1: 3. At this time, the higher the sulfuric acid ratio is, the larger the etching degree may be, but the present invention is not limited thereto, and the etching temperature, time, and solution mixing ratio can be freely selected.

습식 식각 공정을 이용하여 형성된 서브 러프니스(11b)는 대체로 질화갈륨 기판(10)의 결정면을 따라서 그 모폴로지가 형성되나, 일정하게 규칙적으로 형성되지 않을 수 있다. 또한 서브 러프니스(11b)의 철부의 최대 높이는 약 100-400nm로 형성될 수 있으며, 질화갈륨 기판(10) 하부면의 표면, 즉 메인 러프니스(11a)의 표면을 따라 형성될 수 있다.The sub-roughness 11b formed using the wet etching process is generally formed along the crystal face of the gallium nitride substrate 10, but may not be formed regularly and regularly. The maximum height of the convex portion of the sub roughness 11b may be about 100-400 nm and may be formed along the surface of the lower surface of the gallium nitride substrate 10, that is, the surface of the main roughness 11a.

도 5b는 일 실시예에 따른 질화갈륨 기판(10) 하부면의 표면을 보여주는 SEM 사진이다. 사진에 도시된 바와 같이, 질화갈륨 기판(10) 하부면은 러프니스(11)를 갖고, 상기 러프니스(11)는 메인 러프니스(11a)와 메인 러프니스(11a)의 표면을 따라 형성된 서브 러프니스(11b)를 포함한다. 또한, 사진에 보이는 것처럼, 질화갈륨 기판(10) 하부면은 평탄한 표면이 없이, 전체적으로 러프니스(11)를 갖는다.5B is a SEM photograph showing the surface of the lower surface of the gallium nitride substrate 10 according to one embodiment. As shown in the figure, the lower surface of the gallium nitride substrate 10 has a roughness 11, and the roughness 11 includes a main roughness 11a and a sub-surface 11a formed along the surface of the main roughness 11a. And a roughness lib. Further, as shown in the photograph, the lower surface of the gallium nitride substrate 10 has the roughness 11 as a whole without a flat surface.

이와 같이, 메인 러프니스(11a)에 비해 상대적으로 작은 스케일의 서브 러프니스(11b)를 질화갈륨 기판(10) 하부면에 형성함으로써, 전체적으로 가공전 거친 하부면(11')의 요철부에 비해 밀도가 높은 요철부를 포함하는 러프니스(11)가 질화갈륨 기판(10) 하부면에 제공될 수 있다. 이에 따라, 질화갈륨 기판(10) 하부면의 평탄한 표면으로 인한 발광소자의 광도 저하를 방지할 수 있고, 또 발광소자의 광도를 개선할 수도 있다. 또한, 메인 러프니스(11a) 철부의 최대 높이가 0.5-3.5㎛ 정도가 되어, 러프니스(11)의 스케일이 표면 처리 전의 거칠기(11')보다 현저히 작아질 수 있다. 이에 따라 후술하여 설명할 금속층(41) 형성 공정이 용이해질 수 있다.As described above, by forming the sub roughness 11b having a relatively small scale relative to the main roughness 11a on the lower surface of the gallium nitride substrate 10, the entire roughness of the roughness lower surface 11 ' The roughness 11 including the dense irregularities can be provided on the lower surface of the gallium nitride substrate 10. [ As a result, the light intensity of the light emitting element can be prevented from being lowered due to the flat surface of the lower surface of the gallium nitride substrate 10, and the light intensity of the light emitting element can be improved. Further, the maximum height of the convex portion of the main roughness 11a is about 0.5-3.5 mu m, and the scale of the roughness 11 can be significantly smaller than the roughness 11 'before the surface treatment. Accordingly, the process of forming the metal layer 41 to be described later can be facilitated.

그 다음, 도 6에 도시된 바와 같이, 표면 처리된 질화갈륨 기판(10) 하부면 측에 반사층(41) 및 시드층(43')을 차례로 형성한다.Next, as shown in FIG. 6, a reflective layer 41 and a seed layer 43 'are formed in order on the lower surface side of the surface-treated gallium nitride substrate 10.

반사층(41)은 활성층(23)에서 방출된 광 중 하향하는 광을 반사시켜 발광소자의 광도를 증가시키기 위하여 형성될 수 있다. 상기 반사층(41)은 반사물질이면 제한되지 않으며, 예를 들어 DBR(Distributed Bragg Reflector) 또는 Ag와 같은 금속을 포함할 수 있다. 이때 DBR(Distributed Bragg Reflector)은 활성층에서 방출되는 광에 따라 그 재료가 선택될 수 있으며, 두 종류 이상의 물질을 증착 등의 공정으로 적층하여 형성할 수 있다. 또한, Ag와 같은 금속은 전자선 증착(E-beam evaporation)과 같은 기술을 이용하여 형성될 수 있다. 한편, 상기 반사층(41)은 필요에 따라 생략될 수도 있다.The reflective layer 41 may be formed to reflect the downward light out of the light emitted from the active layer 23 to increase the brightness of the light emitting device. The reflective layer 41 is not limited as long as it is a reflective material, and may include a metal such as DBR (Distributed Bragg Reflector) or Ag. At this time, the DBR (Distributed Bragg Reflector) can be selected according to the light emitted from the active layer, and two or more kinds of materials can be laminated by a process such as vapor deposition. In addition, metals such as Ag can be formed using techniques such as E-beam evaporation. Meanwhile, the reflective layer 41 may be omitted if necessary.

이어서, 반사층(41) 아래에 시드층(43')을 형성한다. 시드층(43')은 금속층(43)을 형성하기 위한 시드(seed) 내지 핵 역할을 할 수 있고, 따라서 바람직하게는 금속층(43)을 형성하는 물질과 동일할 물질로 형성될 수 있다. 예를 들어, 상기 시드층(43')은 Au를 포함하는 금속으로 형성될 수 있다. 시드층(43')은 전자선 증착 기술을 이용하여 형성할 수 있다. 도면에서, 시드층(43')은 설명을 위하여 과장되어 도시되었다.Subsequently, a seed layer 43 'is formed under the reflective layer 41. The seed layer 43 'may serve as a seed or nucleus for forming the metal layer 43 and may therefore be formed of a material which is preferably the same as the material forming the metal layer 43. For example, the seed layer 43 'may be formed of a metal containing Au. The seed layer 43 'may be formed using an electron beam deposition technique. In the figure, the seed layer 43 'is exaggerated for clarity.

다음 도 7을 참조하면, 반사층(41) 아래 위치하는 금속층(43)을 형성한다.Referring next to FIG. 7, a metal layer 43 located below the reflective layer 41 is formed.

금속층(43)은 전자선 증착 또는 도금 등의 방법을 통해 형성할 수 있으며, 바람직하게는 시드층(43')을 시드 물질로 하여 도금 방식으로 형성할 수 있다. 따라서 금속층(43)은 시드층(43')을 형성하는 물질과 동일한 물질로 형성될 수 있으며, 예를 들어 Au를 포함하는 금속 물질로 형성될 수 있다. 이처럼, 본 발명의 발광소자는 질화갈륨 기판(10) 하부면 측에 형성된 금속층(43)을 포함하므로, 열 방출 효율이 개선될 수 있는 효과를 제공할 수 있다.The metal layer 43 may be formed by a method such as electron beam evaporation or plating. Preferably, the metal layer 43 may be formed by a plating method using the seed layer 43 'as a seed material. Accordingly, the metal layer 43 may be formed of the same material as the material forming the seed layer 43 ', and may be formed of a metal material including, for example, Au. Since the light emitting device of the present invention includes the metal layer 43 formed on the lower surface side of the gallium nitride substrate 10, the heat emission efficiency can be improved.

이 경우, 금속층(43)은 러프니스(11)를 덮도록 형성될 수 있으며, 그 하면이 질화갈륨 기판(10)의 하부면보다 더 평탄하게 되도록 형성될 수 있다. 따라서, 금속층(43)은 상기 메인 러프니스(11a) 철부의 최대 높이보다 두껍게 형성하는 것이 바람직하다.In this case, the metal layer 43 may be formed to cover the roughness 11, and the lower surface of the metal layer 43 may be formed to be flatter than the lower surface of the gallium nitride substrate 10. Therefore, it is preferable that the metal layer 43 is formed to be thicker than the maximum height of the convex portion of the main roughness 11a.

이와 같이, 금속층(43)을 메인 러프니스(11a) 철부의 최대 높이보다 두껍게 형성하여 하면이 평탄한 금속층(43)을 형성하면, 발광소자를 베이스 기판에 본딩하여 패키징할 때 공정 본딩(Eutectic bonding)을 이용할 수 있다. 공정 본딩을 통해 두 요소를 본딩하는 경우, 열 전도율이 우수한 장점이 있고, 따라서, 본 실시예의 발광소자를 이용한 발광 다이오드 패키지는 열 방출 효율이 크게 개선되는 효과를 제공한다.When the metal layer 43 is formed to be thicker than the maximum height of the convex portion of the main roughness 11a, when the flat metal layer 43 is formed, eutectic bonding is performed when packaging the light emitting device to the base substrate, Can be used. When the two elements are bonded through the process bonding, there is an advantage in that the thermal conductivity is excellent. Therefore, the light emitting diode package using the light emitting device of this embodiment provides a significant improvement in the heat radiation efficiency.

또한, 도금 방식을 통해 금속층(43)을 형성하는 경우, 종래의 경우에 비해 용이하게 하면이 평탄한 금속층(43)을 형성할 수 있다. 종래의 질화갈륨 기판(10')은 하면에 1-15㎛의 스케일을 갖는 거칠기(11')를 포함하므로, 금속을 도금하여 하면을 평탄하게 하려면 적어도 15㎛ 이상의 최대 두께를 갖는 금속층을 형성하여야 한다. 이에 반해, 본 발명의 경우, 질화갈륨 기판(10) 하부면의 러프니스(11)는 그 스케일이 최대 0.5-3.5㎛ 이므로, 3.5㎛ 이상의 최대 두께를 갖는 금속층(43)만 형성하여도 러프니스(11)를 덮으면서 하면이 평탄한 금속층(43)을 형성할 수 있다. 따라서 본 발명의 발광소자 제조 방법에 따르면, 금속층(43)을 형성하기 위한 도금 공정이 용이하며, 공정 단가가 절약될 수 있다.In addition, when the metal layer 43 is formed by the plating method, the flat metal layer 43 can be formed easily as compared with the conventional case. Since the conventional gallium nitride substrate 10 'includes a roughness 11' having a scale of 1-15 μm on the lower surface thereof, it is necessary to form a metal layer having a maximum thickness of 15 μm or more in order to flatten the lower surface by plating the metal do. On the other hand, in the case of the present invention, the roughness 11 on the lower surface of the gallium nitride substrate 10 has a maximum scale of 0.5-3.5 m, so that only the metal layer 43 having the maximum thickness of 3.5 m or more is formed, The metal layer 43 having a flat bottom can be formed while covering the metal layer 11. Therefore, according to the method for manufacturing a light emitting device of the present invention, the plating process for forming the metal layer 43 is easy, and the process cost can be saved.

이 후, 제2 도전형 반도체층(25)과 활성층(23)의 일부 영역을 식각하여 제1 도전형 반도체층(21)의 일부가 노출되도록 메사를 형성한다. 그리고, 제2 도전형 반도체층(25) 상에 제2 전극(31)을 형성하고, 제1 도전형 반도체층(21)의 일부가 노출된 영역에 제1 전극(33)을 형성하면 도 2의 발광소자가 제공된다.Thereafter, a part of the second conductivity type semiconductor layer 25 and the active layer 23 is etched to form a mesa such that a part of the first conductivity type semiconductor layer 21 is exposed. When the second electrode 31 is formed on the second conductivity type semiconductor layer 25 and the first electrode 33 is formed in a region where a part of the first conductivity type semiconductor layer 21 is exposed, Is provided.

본 실시예에서는 제1 전극(33) 및 제2 전극(31)을 형성한 후 질화갈륨 기판(10)의 하부면을 표면 처리하는 것으로 설명하고 있으나, 본 발명은 이에 한정되는 것은 아니며 전극 형성후에 질화갈륨 기판(10)의 하부면을 표면 처리할 수도 있다. 발광소자 제조 방법의 순서에 있어서는, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 통상의 기술자가 자유롭게 변형 가능하다.In the present embodiment, the lower surface of the gallium nitride substrate 10 is surface-treated after the first electrode 33 and the second electrode 31 are formed. However, the present invention is not limited to this, The lower surface of the gallium nitride substrate 10 may be surface-treated. In the order of the method of manufacturing a light-emitting device, ordinary technicians can freely modify the scope of the present invention without departing from the technical idea of the present invention.

도 8은 본 발명의 일 실시예에 따른 발광 다이오드 패키지 및 그 제조 방법을 설명하기 위한 단면도이다.8 is a cross-sectional view illustrating a light emitting diode package and a method of manufacturing the same according to an embodiment of the present invention.

도 8을 참조하면, 발광 다이오드 패키지는, 베이스 기판(200), 발광소자(1000), 본딩층(220), 제1 리드 전극(210), 제2 리드 전극(230), 제1 와이어(215), 제2 와이어(235) 및 봉지재(250)를 포함한다.Referring to FIG. 8, the light emitting diode package includes a base substrate 200, a light emitting device 1000, a bonding layer 220, a first lead electrode 210, a second lead electrode 230, a first wire 215 A second wire 235, and an encapsulating material 250. [

베이스 기판(200)은 발광소자(1000)가 본딩될 수 있는 기판이면 제한되지 않으며, 도전성 또는 절연성 기판일 수 있다. 예를 들어, 상기 베이스 기판(200) PCB기판, Si 기판 등 일 수 있다. 또한 베이스 기판(200)은 발광소자(1000)에서 방출되는 열을 더욱 용이하게 배출하기 위한 히트 싱크(도시하지 않음)를 더 포함할 수 있다.The base substrate 200 is not limited as long as it is a substrate to which the light emitting device 1000 can be bonded, and may be a conductive or insulating substrate. For example, the base substrate 200 may be a PCB substrate, a Si substrate, or the like. The base substrate 200 may further include a heat sink (not shown) for more easily discharging the heat emitted from the light emitting device 1000.

나아가 상기 베이스 기판(200)에는 제1 리드 전극(210) 및 제2 리드 전극(230)을 포함한다. 이들 제1 및 제2 리드 전극(210, 230)은 서로 전기적으로 절연되어 있으며, 서로 반대 극성을 갖는다.Further, the base substrate 200 includes a first lead electrode 210 and a second lead electrode 230. The first and second lead electrodes 210 and 230 are electrically insulated from each other and have mutually opposite polarities.

발광소자(1000)는 상술하여 설명한 실시예들에 따른 어느 한 발광소자일 수 있으며, 본 발명의 사상을 벗어나지 않는 발광소자이면 어느 것이든 무방하다.The light emitting device 1000 may be any one of the light emitting devices according to the embodiments described above, and any light emitting device that does not depart from the spirit of the present invention may be used.

본딩층(220)은 발광소자(1000) 및 베이스 기판(200) 사이에 위치한다. 상기 본딩층(220)은 발광소자(1000)를 베이스 기판(200)에 본딩하는 기능을 할 수 있다.The bonding layer 220 is located between the light emitting device 1000 and the base substrate 200. The bonding layer 220 may function to bond the light emitting device 1000 to the base substrate 200.

본딩층(220)을 통해 상기 발광소자(1000)가 베이스 기판(200)에 공정 본딩될 수 있다. 예를 들어, 상기 공정 본딩하는 것은, AuSn을 상기 베이스 기판 상에 형성하고, 상기 AuSn 상에 발광소자(1000)를 위치시키고, 상기 AuSn을 공정 온도(Eutectic Temperature) 이상으로 가열하고, 상기 AuSn을 다시 공정 온도 이하의 온도로 냉각하는 것일 수 있다. 이때, 공정 온도는 약 280℃이며, 공정 조성(Eutectic composition)은 Au : Sn = 80 : 20 (wt%) 이다. 따라서, 본딩층(220)은 Au 및 Sn을 포함할 수 있고, 이들 Au 및 Sn은 서로 공정 구조를 형성하므로, 상기 본딩층(220)은 공정 구조(Eutectic structure)를 포함할 수 있다. 다만, 본 발명은 이에 한정되는 것은 아니며, 공정점(Eutectic point)를 갖는 다양한 이종물질이 공정 본딩에 이용될 수 있다.The light emitting device 1000 may be bonded to the base substrate 200 through the bonding layer 220. For example, the process bonding is performed by forming AuSn on the base substrate, placing the light emitting device 1000 on the AuSn, heating the AuSn to an eutectic temperature or more, And may be cooled again to a temperature below the process temperature. At this time, the process temperature is about 280 占 폚 and the eutectic composition is Au: Sn = 80: 20 (wt%). Accordingly, the bonding layer 220 may include Au and Sn, and Au and Sn may form a process structure with respect to each other. Therefore, the bonding layer 220 may include an eutectic structure. However, the present invention is not limited thereto, and various heterogeneous materials having an eutectic point may be used for process bonding.

이와 같이, 본 발명의 발광 다이오드 패키지는, 공정 본딩을 통해 본딩층(220)을 형성하므로, 접착제가 발광소자(1000) 측벽을 타고 올라가서 발광소자(1000)의 쇼트가 발생되는 문제점이 전혀 없다. 또한 발광 다이오드 패키지는 광도 저하를 야기하지 않고, 우수한 열 방출 효율을 제공할 수 있다.As described above, the light emitting diode package of the present invention forms the bonding layer 220 through process bonding, so that there is no problem that the adhesive rises on the sidewall of the light emitting device 1000 to cause a short circuit of the light emitting device 1000. In addition, the light emitting diode package can provide excellent heat emission efficiency without causing a decrease in luminous intensity.

이어서, 발광소자(1000)의 제1 전극과 제1 리드 전극(210)이 제1 와이어(215)를 통해 전기적으로 연결되고, 발광소자(1000)의 제2 전극이 제2 리드 전극(230)과 제2 와이어(235)를 통해서 전기적으로 연결된다. The first electrode of the light emitting device 1000 and the first lead electrode 210 are electrically connected through the first wire 215 and the second electrode of the light emitting device 1000 is electrically connected to the second lead electrode 230. [ And the second wire (235).

이 후, 발광소자(1000)와 와이어들(215, 235)을 봉지하는 봉지재(250)가 베이스 기판(200)상에 형성된다. 봉지재(250)는 공지의 재료, 예를 들어 실리콘 또는 에폭시 등을 이용하여 형성될 수 있으며, 제조 방법 또한 제한되지 않는다. 나아가 봉지재(250)는 형광체를 더 포함할 수도 있다.Thereafter, an encapsulating material 250 for encapsulating the light emitting device 1000 and the wires 215 and 235 is formed on the base substrate 200. The encapsulant 250 may be formed using a known material, for example, silicon or epoxy, and the manufacturing method is not limited either. Further, the encapsulant 250 may further include a phosphor.

이상 설명한 바와 같은 발광 다이오드 패키지는, 러프니스(11) 및 금속층(43)을 포함하는 발광소자를 이용하여 제조되므로 광도 및 열 방출 효율이 개선될 수 있고, 또 공정 본딩을 이용하므로 열 방출 효율이 개선되면서도 신뢰성이 높다. Since the light emitting diode package as described above is manufactured by using the light emitting element including the roughness 11 and the metal layer 43, the luminous efficiency and the heat emission efficiency can be improved, and since the process bonding is used, Reliability is improved with improvement.

이상 설명한 바와 같이, 본 발명의 발광소자 및 발광 다이오드 패키지는 고출력으로 동작할 수 있고, 또한 고출력에서도 높은 효율 및 신뢰성을 제공할 수 있다.INDUSTRIAL APPLICABILITY As described above, the light emitting device and the light emitting diode package of the present invention can operate at high output and can provide high efficiency and reliability at high output.

이상에서, 본 발명의 다양한 실시예들에 대하여 설명하였지만, 상술한 다양한 실시예들 및 특징들에 본 발명이 한정되는 것은 아니고, 본 발명의 특허청구범위에 의한 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변형과 변경이 가능하다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, Variations and changes are possible.

Claims (22)

하부면 및 상부면을 갖는 질화갈륨 기판;
상기 질화갈륨 기판 상부면 측에 위치하고, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조체; 및
상기 질화갈륨 기판 하부면 측에 위치하는 금속층을 포함하되,
상기 질화갈륨 기판은 하부면에 형성된 러프니스를 포함하고,
상기 금속층은 상기 질화갈륨 기판 하부면보다 더 평탄한 하면을 갖는 발광소자.
A gallium nitride substrate having a bottom surface and a top surface;
A light emitting structure including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer, the first conductivity type semiconductor layer being located on a top surface side of the gallium nitride substrate; And
And a metal layer located on a lower surface side of the gallium nitride substrate,
Wherein the gallium nitride substrate includes a roughness formed on a lower surface thereof,
Wherein the metal layer has a lower surface that is flatter than the lower surface of the gallium nitride substrate.
청구항 1에 있어서,
상기 금속층은 상기 러프니스의 요부를 채우는 발광소자.
The method according to claim 1,
Wherein the metal layer fills the recess of the roughness.
청구항 1에 있어서,
상기 러프니스는 메인 러프니스와 서브 러프니스를 포함하고,
상기 서브 러프니스는 상기 메인 러프니스의 표면을 따라 형성된 발광소자.
The method according to claim 1,
Wherein the roughness includes a main roughness and a sub roughness,
And the sub-roughness is formed along a surface of the main roughness.
청구항 3에 있어서,
상기 메인 러프니스의 철부의 최대 높이는 0.5 내지 3.5㎛ 범위 내인 발광소자.
The method of claim 3,
Wherein a maximum height of a convex portion of the main roughness is in a range of 0.5 to 3.5 mu m.
청구항 1에 있어서,
상기 질화갈륨 기판과 상기 금속층 사이에 위치하는 반사층을 더 포함하는 발광소자.
The method according to claim 1,
And a reflective layer positioned between the gallium nitride substrate and the metal layer.
청구항 5에 있어서,
상기 반사층은 DBR(Distributed Bragg Reflector) 및 Ag 중 적어도 하나를 포함하는 발광소자.
The method of claim 5,
Wherein the reflective layer comprises at least one of DBR (Distributed Bragg Reflector) and Ag.
청구항 1에 있어서,
상기 금속층은 Au를 포함하는 발광소자.
The method according to claim 1,
Wherein the metal layer comprises Au.
베이스 기판;
상기 베이스 기판 상에 위치하는 발광소자;
상기 베이스 기판 및 상기 발광 소자 사이에 위치하는 본딩층을 포함하고,
상기 발광소자는 청구항 1 내지 청구항 7 중 어느 한 항의 발광소자인 발광 다이오드 패키지.
A base substrate;
A light emitting element located on the base substrate;
And a bonding layer disposed between the base substrate and the light emitting device,
Wherein the light emitting device is the light emitting device according to any one of claims 1 to 7.
청구항 8에 있어서,
상기 본딩층은 공정(Eutectic) 구조를 포함하는 발광 다이오드 패키지.
The method of claim 8,
Wherein the bonding layer comprises an eutectic structure.
청구항 9에 있어서,
상기 본딩층은 Au 및 Sn을 포함하고, 상기 Au 및 Sn은 공정 구조를 형성하는 발광 다이오드 패키지.
The method of claim 9,
Wherein the bonding layer comprises Au and Sn, and the Au and Sn form a process structure.
상부면 및 하부면을 갖고, 상기 하부면 표면에 거칠기를 포함하는 질화갈륨 기판을 준비하고,
상기 질화갈륨 기판 상부면 측에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조체를 형성하고,
상기 질화갈륨 기판 하부면을 덮는 금속층을 형성하는 것을 포함하고,
상기 금속층은 상기 질화갈륨 기판 하부면보다 더 평탄한 하면을 갖는 발광소자 제조 방법.
Preparing a gallium nitride substrate having a top surface and a bottom surface and including a roughness on the surface of the bottom surface,
Forming a light emitting structure including a first conductivity type semiconductor layer, an active layer and a second conductivity type semiconductor layer on the upper surface side of the gallium nitride substrate,
And forming a metal layer covering the lower surface of the gallium nitride substrate,
Wherein the metal layer has a lower surface that is flatter than the lower surface of the gallium nitride substrate.
청구항 11에 있어서,
상기 금속층을 형성하기 전에,
상기 질화갈륨 기판 하부면 표면의 거칠기보다 작은 표면 거칠기를 갖도록 상기 질화갈륨 기판 하부면을 표면 처리하여 러프니스를 형성하는 것을 더 포함하는 발광소자 제조 방법.
The method of claim 11,
Before forming the metal layer,
Further comprising forming a roughness by surface-treating the lower surface of the gallium nitride substrate so that the surface roughness of the lower surface of the gallium nitride substrate is smaller than the roughness of the lower surface of the gallium nitride substrate.
청구항 12에 있어서,
상기 금속층은 표면 처리 후의 상기 질화갈륨 기판의 하부면 보다 평탄한 하면을 포함하는 발광소자 제조 방법.
The method of claim 12,
Wherein the metal layer comprises a lower surface that is flatter than the lower surface of the gallium nitride substrate after the surface treatment.
청구항 12에 있어서,
상기 러프니스를 형성하는 것은,
상기 질화갈륨 기판 하부면 표면을 래핑하고,
상기 질화갈륨 기판 하부면 표면 상에 메인 러프니스를 형성하고,
상기 질화갈륨 기판 하부면을 습식 식각하여 상기 메인 러프니스 표면을 따라 형성되는 서브 러프니스를 형성하는 것을 포함하는 발광소자 제조 방법.
The method of claim 12,
To form the roughness,
Laminating the lower surface of the gallium nitride substrate,
Forming a main roughness on the lower surface of the gallium nitride substrate,
And wet etching the lower surface of the gallium nitride substrate to form a sub roughness formed along the main roughness surface.
청구항 14에 있어서,
상기 메인 러프니스의 철부의 최대 높이는 0.5 내지 3.5㎛ 범위 내인 발광소자 제조 방법.
15. The method of claim 14,
Wherein a maximum height of the convex portion of the main roughness is in a range of 0.5 to 3.5 mu m.
청구항 12에 있어서,
상기 금속층을 형성하기 전에,
상기 질화갈륨 기판 하부면을 덮는 반사층을 형성하는 것을 더 포함하는 발광소자 제조 방법.
The method of claim 12,
Before forming the metal layer,
And forming a reflective layer covering the lower surface of the gallium nitride substrate.
청구항 12에 있어서,
상기 금속층을 형성하기 전에,
상기 질화갈륨 기판 하부면 측에 시드층을 형성하는 것을 더 포함하는 발광소자 제조 방법.
The method of claim 12,
Before forming the metal layer,
And forming a seed layer on the lower surface side of the gallium nitride substrate.
청구항 17에 있어서,
상기 시드층은 전자선 증착으로 형성되는 발광소자 제조 방법.
18. The method of claim 17,
Wherein the seed layer is formed by electron beam evaporation.
청구항 18에 있어서,
상기 금속층은 도금으로 형성되는 발광소자 제조 방법.
19. The method of claim 18,
Wherein the metal layer is formed by plating.
발광소자를 형성하고,
상기 발광소자를 베이스 기판 상에 본딩하는 것을 포함하되,
상기 발광소자는 청구항 12 내지 청구항 19의 어느 한 항의 제조 방법에 의해 형성된 발광 다이오드 패키지 제조 방법.
Forming a light emitting element,
And bonding the light emitting device to a base substrate,
Wherein the light emitting element is formed by the manufacturing method according to any one of claims 12 to 19.
청구항 20에 있어서,
상기 발광소자는 상기 베이스 기판 상에 공정 본딩(Eutectic Bonding)되는 발광 다이오드 패키지 제조 방법.
The method of claim 20,
Wherein the light emitting device is subjected to eutectic bonding on the base substrate.
청구항 21에 있어서,
상기 공정 본딩하는 것은,
AuSn을 상기 베이스 기판 상에 형성하고,
상기 AuSn을 공정 온도(Eutectic Temperature) 이상으로 가열하고,
상기 AuSn을 다시 공정 온도 이하의 온도로 냉각하는 것을 포함하는 발광 다이오드 패키지 제조 방법.
23. The method of claim 21,
The process bonding may include,
AuSn is formed on the base substrate,
The AuSn is heated to an eutectic temperature or higher,
And cooling the AuSn to a temperature below the process temperature.
KR1020120126068A 2012-11-08 2012-11-08 Light emitting device comprising gallium-nitride substrate and light emitting diode package comprising the same Abandoned KR20140059522A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120126068A KR20140059522A (en) 2012-11-08 2012-11-08 Light emitting device comprising gallium-nitride substrate and light emitting diode package comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120126068A KR20140059522A (en) 2012-11-08 2012-11-08 Light emitting device comprising gallium-nitride substrate and light emitting diode package comprising the same

Publications (1)

Publication Number Publication Date
KR20140059522A true KR20140059522A (en) 2014-05-16

Family

ID=50889319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120126068A Abandoned KR20140059522A (en) 2012-11-08 2012-11-08 Light emitting device comprising gallium-nitride substrate and light emitting diode package comprising the same

Country Status (1)

Country Link
KR (1) KR20140059522A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160098544A (en) * 2015-02-09 2016-08-19 광전자 주식회사 Development of transparent substrate type light-emitting diode with high reflectivity

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160098544A (en) * 2015-02-09 2016-08-19 광전자 주식회사 Development of transparent substrate type light-emitting diode with high reflectivity

Similar Documents

Publication Publication Date Title
KR101144351B1 (en) wafer level LED package and fabrication method thereof
KR101891257B1 (en) Light Emitting Device and Manufacturing Method thereof
US7244630B2 (en) A1InGaP LED having reduced temperature dependence
CN101601140B (en) Iii-nitride light emitting device with reduced strain light emitting layer
CN101675534B (en) Semiconductor light emitting device configured to emit multiple wavelengths of light
US20140339566A1 (en) Semiconductor device and method of fabricating the same
CN110676367B (en) Light emitting diode
JP2013102240A (en) Group iii nitride light emitting device having light emitting region with double hetero-structure
US20140203451A1 (en) Electronic device package and packaging substrate for the same
KR20140125521A (en) Semiconductor light emitting device
US9214606B2 (en) Method of manufacturing light-emitting diode package
JP7461079B2 (en) Indium gallium nitride structures and devices
US20160372631A1 (en) Light emitting diode
JP2004153090A (en) Group III nitride compound semiconductor light emitting device and method of manufacturing the same
JP2013201455A (en) Light-emitting device
KR20090076163A (en) Nitride semiconductor light emitting device manufacturing method and nitride semiconductor light emitting device manufactured thereby
JP2004503096A (en) InGaN based light emitting diode chip and method of manufacturing the same
KR20120039587A (en) Wafer level led package
KR20130049568A (en) Light emitting device and manufacturing method thereof
KR20110132160A (en) Semiconductor light emitting device and manufacturing method thereof
KR102256590B1 (en) Light emitting diode
US11164997B2 (en) III-nitride tunnel junction light emitting diode with wall plug efficiency of over seventy percent
KR20110132161A (en) Semiconductor light emitting device and manufacturing method thereof
KR101081055B1 (en) Light emitting device package and method for fabricating the same
JP2010165983A (en) Light-emitting chip integrated device and method for manufacturing the same

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20121108

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20171107

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20121108

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180927

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190319

PC1904 Unpaid initial registration fee