KR20150112483A

KR20150112483A - 발광 소자 및 그 제조 방법

Info

Publication number: KR20150112483A
Application number: KR1020140036768A
Authority: KR
Inventors: 김태근; 김경헌
Original assignee: 인텔렉추얼디스커버리 주식회사
Priority date: 2014-03-28
Filing date: 2014-03-28
Publication date: 2015-10-07

Abstract

발광 소자가 개시되며, 발광 소자는, 성장기판; 상기 성장기판의 일면 상에 형성되는 발광부; 및 상기 성장기판의 타면 상에 형성되는 전극 패드를 포함하되, 상기 성장기판은, 상기 전극 패드와 상기 발광부가 전기적으로 연결되도록, 임계 전압 이상의 전압 인가를 통해 형성되는 전도성 패스를 갖는다.

Description

발광 소자 및 그 제조 방법{LIGHT EMITTING DIODE DEVICE AND METHOD FOR MANUFACTURING THE SAME}

본원은 발광 소자 및 그 제조 방법에 관한 것이다.

발광 다이오드(Light Emitting Diode: LED)와 같은 발광 소자는 1990년도 초반까지 가전제품의 표시용 광원 등의 한정적인 분야에서만 사용되었지만, 새로운 공정기술의 발달을 바탕으로 고휘도 및 백색광 구현이 가능한 적색(Red), 녹색(Green) 및 청색(Blue) LED가 개발되었고, 2000년도부터 생활전반에 사용되기 시작하였다. 이러한 LED의 발전은 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 갖고 있으며, 긴 수명, 저 전력 소비특성 등과 같은 장점들을 바탕으로 기존의 광원들을 대체할 것으로 전망된다.

발광 다이오드는 형태상 크게 일반형(혹은 수평형; lateral type)과 수직형(vertical type 혹은 thin GaN) 발광소자로 구분할 수 있다. 또한 일반형과 수직형의 중간 형태인 플립칩 (flip-chip type) 발광소자가 있다.

일반형 발광 다이오드의 구조는 빛을 발광하는 하나의 활성 층과 이를 둘러싼 두 개의 양쪽 클래딩층으로 이루어진 기본 형태로 구성된다. 전극에 접한 클래딩 층은 각각 n형 도핑(n-doping) 되거나 p형 도핑(p-doping) 되는데, 주로 기판과 접한 클래딩층 부분이 n형 도핑되고 다른 클래딩층 부분이 p형 도핑된다. 도핑된 클래딩층 극성에 맞게 전극을 통하여 전압을 인가하면 n형 도핑된 클래딩층에서는 전자를, p형 도핑된 클래딩층에서는 정공을 공급하여 전류가 흐르면서 이들 전자와 정공이 활성 층에서 결합하여 빛을 발광한다. 이때 기판은 분리하지 않고 그대로 남겨 진다. 즉, 일반형 LED는 일반적으로 기판에 n형 반도체, 양자우물, p형 반도체를 적층하고, n형 반도체의 일부가 노출되도록 식각한 후, p형 반도체에 p형 전극을 형성하고, 노출된 n형 반도체 소자에 n형 전극을 형성하는 구조이다.

플립칩형 발광 다이오드는 사실 일반형 발광 다이오드를 거꾸로 뒤집어 서브 마운트 위에 스터드 범프(stud bump)를 통하여 고정한 형태로, 발광의 기본 구조면에서 보면 일반형 발광 다이오드와 동일하다. 일반형 발광 다이오드와 비교하여 비교적 방열 특성과 고출력 특성이 우수한 플립칩 방식의 발광 다이오드는 보통 기판을 통하여 빛이 방출된다.

수직형 발광 다이오드(VLED)도 일반형 발광 다이오드와 같은 발광의 기본 구조를 갖는다. 다만 식각에 의해 n형 반도체의 일부를 노출시켜 전극을 형성하는 대신, 식각 없이 n형 반도체를 노출시키기 위해 기판자체를 n형 반도체와 분리하여 전극을 형성한다. 즉, 적층된 일반형 발광 다이오드의 기본 구조에서 윗부분의 p형 반도체 소자에 bonding/reflector와 receptor 기판을 차례로 부착한 후, 전극을 형성한다. 아랫부분의 기판을 n형 반도체 소자에서 떼어낸 후 소자를 뒤집어 전극을 형성하면 수직형 발광 다이오드의 기본 구조가 완성된다. 다시 말해, 수직형 발광 다이오드는 일반형 발광 다이오드의 구조에서 기판을 떼어내고 뒤집은 형태로 활성 층에서 발광된 빛은 아래 면의 반사판에서 수직으로 반사되어 윗부분으로 방출된다. 수직형 발광 다이오드의 가장 큰 장점은 높은 방열 특성이다. 또한, 수직형 발광 다이오드는, 기판을 제거한 thin GaN 형태의 수직형 구조이기 때문에, 일반형 발광 다이오드에 비해 발광 효율이 높다는 장점이 있다.

이와 같이, 수직형 발광 다이오드(VLED)는 효율적인 방열판 및 광학 전력 향상 등의 장점으로 인해 큰 관심을 모으고 있다. 그러나 현재에도 고체 조명의 응용을 위한 고효율 수직형 발광 다이오드의 제작을 위해서는 빛 추출 효율을 향상시키는 것이 필수적이다. 이것은 수직형 발광 다이오드의 n전극은 고온 공정 시 열적 손상(thermal damage)과 같은 문제가 발생할 수 있으므로 빛 추출 효율 개선을 위한 전극 연구에 한계가 있기 때문이다. 또한 기판을 발광 다이오드 소자로부터 제거하기 위한 LLO(laser lift off) 공정, 반사막 증착공정 등 추가적인 공정이 필요해 발광 다이오드 제작비용을 상승시킨다. 한편 N face n-GaN등 과 같은 polar 상의 문제도 발생 할 수 있다. 이러한 문제 등은 발광 다이오드의 가격 경쟁력을 떨어뜨릴 뿐 아니라 수직형 발광 다이오드의 광 추출 효율이 낮아지는 문제를 야기한다. 따라서 이러한 문제들을 해결하여 발광 다이오드의 광 효율을 향상시키기 위한 기술적 과제의 해결이 필요한 상태이다.

본원은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 일반형, 플립칩형, 수직형 등의 발광 소자에 있어서, 성장기판을 발광 다이오드 소자로부터 제거하기 위한 추가 공정이 필요 없는 발광 소자 및 그 제조 방법을 제공하는 것을 목적으로 한다.

상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 제1 측면에 따른 발광 소자는, 성장기판; 상기 성장기판의 일면 상에 형성되는 발광부; 및 상기 성장기판의 타면 상에 형성되는 전극 패드를 포함하되, 상기 성장기판은, 상기 전극 패드와 상기 발광부가 전기적으로 연결되도록, 임계 전압 이상의 전압 인가를 통해 형성되는 전도성 패스를 가질 수 있다.

또한, 본원의 제2 측면에 따른 발광 소자 제조 방법은, 성장기판을 제공하는 단계; 상기 성장기판의 일면 상에 발광부를 형성하는 단계; 상기 성장기판에 임계 전압 이상의 전압을 인가하여 전도성 패스를 형성하는 단계; 및 상기 성장기판의 타면 상에 전극 패드를 형성하는 단계를 포함할 수 있다.

전술한 본원의 과제 해결 수단에 의하면, 성장기판에 전도성 패스를 형성시켜 성장기판이 전도성을 갖게 함으로써, 성장기판이 전극 패드와 발광부를 전기적으로 연결하는 발광소자를 구현할 수 있고, 이에 따라, 성장기판을 제거하기 위해 수행되던 식각 공정, LLO 공정 등으로 발생하는 문제, polar 상의 문제 및 전류의 모임(crowding) 현상의 발생을 막으면서 발광 소자의 열적 안정성을 구현할 수 있다.

도 1의 (a)는 일반 형태의 본원의 일 실시예에 따른 발광소자를 설명하기 위한 개략적인 단면도이다.
도 1의 (b)는 수직 형태의 본원의 일 실시예에 따른 발광소자를 설명하기 위한 개략적인 단면도이다.
도 2의 (a)는 성장기판의 타면과 일면을 연결하도록 형성된 채널을 설명하기 위해 전극패드, 성장기판 및 제1 반도체층을 도시한 개략적인 단면도이다.
도 2의 (b)는 성장기판의 일면과 접촉하는 제1 반도체층의 내부까지 연장 형성되는 채널을 설명하기 위해 전극 패드, 성장기판 및 제1 반도체층응ㄹ 도시한 개략적인 단면도이다.
도 3의 (a) 및 (b)는 전류 분산층을 포함하는 본원의 일 실시예에 따른 발광 소자의 개략적인 단면도이다.
도 3의 (c) 및 (d)는 전류 분산층 및 반사층을 포함하는 본원의 일 실시예에 따른 발광 소자의 개략적인 단면도이다.
도 4는 전도성 패스의 연장 형성을 설명하기 위한 본원의 일 실시예에 따른 발광 소자의 개략적인 단면도이다.
도 5는 본원의 일 실시예에 따른 발광 소자 제조 방법을 설명하기 위한 개략적인 블록도이다.
도 6은 본원의 일 실시예에 따른 발광 소자 제조 방법에 따른 일반 형태의 발광 소자 제조 방법을 설명하기 위한 개념도이다.
도 7은 본원의 일 실시예에 따른 발광 소자 제조 방법에 따른 수직 형태의 발광 소자 제조 방법을 설명하기 위한 개념도이다.

아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다.

본원 명세서 전체에서, 어떤 부재가 다른 부재 “상에” 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.

본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. 본원 명세서 전체에서 사용되는 정도의 용어 "약", "실질적으로" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 본원 명세서 전체에서 사용되는 정도의 용어 "~(하는) 단계" 또는 "~의 단계"는 "~ 를 위한 단계"를 의미하지 않는다.

본원은 발광 소자 및 그 제조 방법에 관한 것이다.

먼저, 본원의 일 실시예에 따른 발광 소자(이하 '본 발광 소자'라 함)에 대해 설명한다.

도 1을 참조하면, 본 발광 소자는, 성장기판(10), 발광부(20); 전극 패드(51)를 포함한다.

도 1에 나타난 바와 같이, 발광부(20)는 성장기판(10)의 일면 상에 형성된다.

발광부(20)는 발광할 수 있다. 이러한 발광부(20)의 구체적인 하위 구성의 예시는 후술하기로 한다.

또한, 도 1을 참조하면, 전극 패드(51)는 성장기판(10)의 타면 상에 형성된다.

전극 패드(51)는 전류를 공급할 수 있다.

도 1을 참조하면, 성장기판(10)은, 전극 패드(51)와 발광부(20)가 전기적으로 연결되도록, 임계 전압 이상의 전압 인가를 통해 형성되는 전도성 패스(11)를 갖는다.

성장기판(10)에 임계 전압 이상의 전압을 인가함으로써, EBD(electrical break-down)을 이용하여 전도성 패스(11)를 형성할 수 있다.

보다 구체적으로, 성장기판(10)에 임계 전압 이상의 전압을 인가하면, 전자 포밍이 수행되어, 전기적 스트레스(forming process)에 의해 성장기판(10) 내부로 전극 금속 물질이 삽입되거나, 그 내부의 결함구조에 의해 전도성 패스(conductive paths)(전도성 필라멘트(conducting filaments) 또는, 금속 필라멘트(metallic filaments))(11)가 형성된다. 이후에는, 성장기판(10)에 인가된 전압이 제거되어도, 전도성 패스(11)는 유지되고, 이러한 전도성 패스(11)를 통해 전류가 흐르게 될 수 있어, 성장기판(10)의 저항 상태가 저저항 상태로 유지될 수 있다.

즉, 전도성 패스(11)는, 전극 패드(51)와 발광부(20)를 전기적으로 연결하는 가교 역할을 할 수 있다.

이에 따라, 성장기판(10)을 제거하지 않고도, 전극 패드(51)와 발광부(20)를 전기적으로 연결할 수 있는 발광소자가 구현될 수 있다.

일반적으로, 수직형 발광 다이오드는 효율적인 방열판 및 광학 전력 향상 등의 장점으로 인해 큰 관심을 모으고 있다. 이러한, 수직형 발광 다이오드의 제조에 있어서, 성장기판을 발광부에서 떼어 내기 위해 LLO (laser lift off) 공정 등이 수행되었다. 그런데, 이러한 LLO 공정 시에, 발광부의 표면에 손상(damage)이 발생되어 수직형 발광 다이오드의 효율이 감소된다는 문제점이 있었다.

이에 따라, 종래에는, lift off 공정 시에, 발광부의 손상을 최소화하기 위해, 화학적 lift off를 수행하거나, 성장기판의 표면에 패터닝(patternig)을 수행하였다. 하지만, 이러한 종래의 방법 또한 발광 다이오드의 특성을 저하시킬 수 있었다.

그러나, 본 발광 소자는 성장기판(10)에 전도성 패스를 형성함으로써, 전극 패드(51)와 발광부(20)를 전기적으로 연결할 수 있으므로, 그 제조 공정에서 성장기판(10)을 제거할 필요가 없어, 공정이 간단할 뿐만 아니라 공정 시간 및 비용을 크게 절약할 수 있다.

본 발광 소자와 관련한 구성을 구체적으로 살펴보면 다음과 같다.

도 1을 참조하면, 발광부(20)는 제1 반도체층(21), 활성층(23) 및 제2 반도체층(24)을 포함할 수 있다.

예시적으로, 제1 반도체층(21)은 n형 도핑될 수 있고, 제2 반도체층(24)은 p형 도핑될 수 있다. 이때, 제1 반도체층(21)에서는 전자를 공급하고, 제2 반도체층(24)에서는 정공을 공급할 수 있으며, 공급된 전자와 정공이 활성층(23)에서 결합함으로써 발광이 이루어질 수 있다. 예시적으로, 제1 반도체층(21)은 n-type GaN일 수 있다. 또한, 제2 반도체층(24)은 p-type GaN일 수 있다. 발광부(20)는 통상의 기술자에게 자명한 구성이므로, 자세한 설명은 생략하기로 한다.

또한, 임계 전압 이상의 전압은 성장기판(10)의 타면 상에 형성되는 포밍용 전극(미도시)을 통해 인가될 수 있다.

포밍용 전극은 성장기판(10) 내부에 전도성 패스(11)가 형성되면, 제거될 수 있다. 이러한 경우, 상술한 전극 패드(51)는 포밍용 전극이 제거된 후 형성될 수 있다.

또는, 다른 구현예로, 전도성 패스(11)가 형성된 후, 포밍용 전극 상에 전극 패드(51)가 형성될 수 있다.

또 다른 구현예로서, 전극 패드(51)가 포밍용 전극 역할을 수행할 수 있다. 이를 테면, 전극 패드(51)를 포밍용 전극으로 이용하여 성장기판(10)에 임계 전압 이상의 전압을 인가함으로써 성장기판(10)에 전도성 패스(11)를 형성시킬 수 있고, 전도성 패스(11)의 형성 이후에는, 전극 패드(51)를 통해 성장기판(10)에 전류를 주입할 수 있다.

또한, 본 발광 소자는 제2 전극 패드(52)를 포함할 수 있다.

예시적으로, 제1 반도체층(21)이 n형으로 도핑된 경우, 전술한 전극 패드(51)는 n형일 수 있고, 제2 반도체층(24)이 p형으로 도핑된 경우, 제2 전극 패드(52)는 p형일 수 있다.

또한, 전도성 패스(11)는, 도 4를 참조하면, 성장기판(10)으로부터 성장기판(10)의 일면 또는 타면 상에 형성된 층으로 연장 형성될 수 있다.

예시적으로, 전도성 패스(11)는, 도 4에 나타난 바와 같이, 성장기판(10)의 일면 상에 형성된 버퍼층(80)으로 연장 형성될 수 있다.

한편, 예시적으로, 성장기판(10)은, 사파이어를 포함하는 재질일 수 있다.

일반적으로, 발광부(20)는, 성장기판(10) 상에서 에피 성장함으로써 형성된다. 이러한 성장기판(10)으로 널리 사용되고 있는 기판은 부도체인 사파이어 기판이다. 사파이어 기판은 전기가 통하지 않기 때문에, 종래에는, 발광 소자의 제조 공정 시에, 발광부(20)(이를 테면, 제1 반도체층(21))의 일부가 노출되도록 식각한 후, 노출된 발광부(20)에 전극 패드(51)를 형성하였다.

하지만, 상술한 바와 같이, 본 발광 소자에 의하면, 성장기판(10) 내에 EBD를 통한 전도성 패스(11)가 형성될 수 있어 성장기판(10)을 통해 발광부(20)로의 전류 인가가 가능하다. 이를 통해, 열적, 구조적, 비용적으로 안정적인 발광 소자를 제조할 수 있다.

또한, 성장기판(10)은 SiO2, Si-O-C, Ga2O3 LiAlO2, ZnO, LiGaO2등의 절연체 물질 중 하나 이상을 포함하는 재질일 수 있다. 또는, 성장기판(10)은 GaN을 포함하는 재질일 수 있다.

또한, 성장기판(10)은 복수 개의 절연체층이 멀티 레이어로 적층된 것일 수 있다.

복수 개의 절연체층 중 적어도 2개의 층은 서로 다른 밴드 갭(band-gap)을 가질 수 있다. 또한, 복수 개의 절연체층은 복수 개의 절연체층 중 상대적으로 밴드 갭이 더 작은 절연체층이 발광부(20)에 가깝게 위치하도록 적층될 수 있다.

일반적으로 물질의 전도성과 투과도는 서로 trade-off관계를 가지고 있다. 예를 들면, 자외선 영역에서 이용될 수 있을 만큼 높은 투과도를 가지는 물질은 큰 밴드갭(large band-gap)을 가지므로, 전극으로 이용되기에는 전기전도성이 매우 낮고 반도체 물질과 Ohmic contact이 이루어지지 않아 전극으로 이용하는 것이 불가능하다.

이에 따라, 성장기판(10)을 일정한 밴드 갭을 갖는 단일 레이어층으로 형성하기보다는, 서로 다른 밴드 갭을 갖는 멀티 레이어로 형성함으로써, 이러한 멀티 레이어들의 조합을 통해 투과도와 전도성이 조화될 수 있다.

예시적으로, 밴드 갭이 상대적으로 더 작은 절연체층이 밴드 갭이 상대적으로 더 큰 절연체층에서 보다 더 용이하게 전도성 패스(11)가 형성될 수 있는바, 밴드 갭이 더 작은 절연체층이 발광부(20)에 더 가깝게 위치하도록 멀티 레이어가 형성될 수 있다. 다만, 절연체층에 있어서, 포밍되는 정도(전도성 패스가 형성되는 정도)는 절연성 물질마다 절연막을 올리는 조건, 분위기 등에 따라 많이 달라질 수 있으므로, 멀티 레이어의 형성 방식이 상술한 예에만 한정되는 것은 아니다.

또한, 복수 개의 절연체층은 외부를 향할수록 외부 공기층과의 굴절율 차이가 감소되도록 적층될 수 있다. 이에 따라, 발광부(20)에서 발생된 빛이 전반사되는 것이 방지될 수 있고, 전반사된 빛이 발광부(20)로 다시 유입되는 것을 막을 수 있으며, 광 추출 효율을 향상시킬 수 있다.

복수 개의 절연체층 각각은 사파이어, SiO2, Si-O-C, Ga2O3 LiAlO2, ZnO, LiGaO2, GaN 중 하나 이상을 포함할 수 있다.

성장기판(10)이 복수 개의 절연체층이 멀티 레이어로 적층된 것일 경우, 멀티 레이어를 하나의 부도체(insulator)로 보고, 전도성 패스(11)를 형성할 수 있다.

또한, 복수 개의 절연체층 중 성장기판(10)의 일면 또는 타면에 대응하는 최외측의 절연체층은 내측의 절연체층보다 큰 디펙을 가질 수 있다.

성장기판(10)은 전도성 패스(11)의 형성이 용이하도록, 파티클 및 옥시전 디펙 중 하나 이상을 포함할 수 있다.

또한, 도 2를 참조하면, 성장기판(10)은 전자가 호핑 가능한 채널(12)을 포함할 수 있다. 참고로, 채널(12)은 도 2에만 도시하였다.

채널(12)에서 전자들이 호핑(hopping)할 수 있다. 이에 따라, 전도성 패스(11) 형성을 위한 임계 전압이 낮아질 수 있다. 다시 말해, 채널(12)이 형성되는 경우, 전도성 패스(11) 형성을 위한 임계 전압 값이 채널(12)이 형성되지 않은 경우보다 훨씬 낮아질 수 있기 때문에, 낮은 전기장으로 전도성 패스(12)를 형성할 수 있다.

이에 따라, 전도성 패스(11)를 형성하기 위한 전기장이 강할 필요가 없기 때문에, 전기장에 의한 발광 소자의 손상을 막을 수 있다.

또한, 채널(12)은 전도성 패스(11)의 균일도를 향상시킬 수 있으며, 성장기판(10)과 발광부(20)(이를 테면, 제1 반도체층(21))의 오믹 접촉 특성을 더욱 향상시킬 수 있다.

도 2에 나타난 바와 같이, 채널(12)은 성장기판(10)의 타면과 일면을 연결하도록 형성될 수 있다.

또한, 도 2의 (b)에 나타난 바와 같이, 채널(12)은 성장기판(10)의 일면과 접촉하는 층과 성장기판(10)의 오믹 접촉 특성이 향상되도록, 성장기판(10)의 일면에서 성장기판(10)의 일면과 접촉하는 층의 내부까지 연장 형성될 수 있다.

이에 따라, 성장기판(10)과 성장기판(10)의 일면과 접촉하는 층 사이의 전위 장벽(potential barrier)이 낮아질 수 있고 전계 방출(field emission)이 증가될 수 있다. 이에 따라, contact 특성이 향상될 수 있다.

예시적으로, 도 2, 도 3의 (a) 및 (c)에 나타난 바와 같이, 성장기판(10)의 일면과 접촉하는 층은 제1 반도체층(21)일 수 있다. 그러나, 이에 한정되는 것은 아니다. 예를 들어, 도 3의 (b) 및 (d)에 나타난 바와 같이, 성장기판의 (10)의 일면과 접촉하는 층은 전류 분산층(70)일 수 있다.

또한, 채널(12)이 연장 형성됨으로써, 전도성 패스(11)는 도 2의 (b)를 참조하면, 성장기판(10)의 일면에서 성장기판(10)의 일면과 접촉하는 층의 내부까지 연장 형성될 수 있다.

채널(12)은 이온주입법에 의해 형성될 수 있다.

이온주입법(ion implantation)은 일반적으로, 반도체 소자에 불순물(도펀트)을 첨가하기 위해 이용되는 방법으로서, 통상의 기술자에게 자명하므로, 상세한 설명은 생략하기로 한다. 이온주입법에 의해, 성장기판(10)에 이온이 주입됨으로써 채널(12)이 형성될 수 있다.

이온주입법에 의하면, 이온이 주입되는 깊이의 조절이 가능하다. 즉, 도 2를 참조하면, 이온이 주입되는 깊이(상하 방향으로의 깊이)를 조절하여 이온을 성장기판(10)의 일면과 접촉하는 층의 내부까지 주입함으로써 채널(23)을 성장기판(10)의 일면과 접촉하는 층의 내부까지 연장 형성시킬 수 있다.

한편, 발광부(20)는 n형 도핑부 및 P형 도핑부 중 하나 이상을 포함할 수 있다.

예시적으로, 반도체층(21) 및 제2 반도체층(24)은 각각 n타입(n형) 및 p타입(p형)으로 도핑될 수 있다. 또는, 그 역의 경우도 가능하다. 이에 따라, 발광부(20)는 n형 도핑부 및 P형 도핑부 중 하나 이상을 포함할 수 있다. 예시적으로, 반도체층(21)은 은 p-GaN으로 도핑될 수 있고, 제2 반도체층(24)은 n-GaN으로 도핑될 수 있다.

성장기판(10)이 n형 도핑부와 접촉되는 경우, 채널(12)은 n형 이온의 주입에 의해 형성되고, 성장기판(10)이 p 형 도핑부와 접촉되는 경우, 채널(12)은 p형 이온의 주입에 의해 형성될 수 있다.

다시 말해, 반도체층(21)의 p/n 타입(type)에 따라, 성장기판(10)과 발광부(20)의 오믹 컨택(오믹 접촉)에 유리한 이온이 주입됨으로써 채널(23)이 형성될 수 있다. 이에 따라, 오믹 접촉 특성이 극대화될 수 있다.

예시적으로, 반도체층(21)이 p형으로 도포되는 경우, 이를테면, 반도체층(21)이 p-type의 GaN인 경우, 성장기판(10)에는 마그네슘 이온이 이온주입법에 의해 주입됨으로써 채널(12)이 형성될 수 있다. 이에 따르면, 성장기판(10)과 반도체층(21) 의 오믹 접촉 특성이 매우 극대화될 수 있다.

또한, 도 3을 참조하면, 본 발광소자는 성장기판(10)의 일면 및 타면 중 하나 이상에 접촉되며 형성되는 전류 분산층(70)을 포함할 수 있다.

전류 분산층(70)은 전류를 확산시킬 수 있다. 예시적으로, 전류 분산층(70)은 전도성 패스(11)들을 상호 연결시킬 수 있다.

보다 구체적으로, 도 3의 (b) 및 (d)에 나타난 바와 같이, 전류 분산층(70)은 성장기판(10)과 발광부(20) 사이에 형성될 수 있다. 이때, 전극 패드(51)로부터 유입되어 성장기판(10)을 통해 전류 분산층(70)으로 유입된 전류는, 발광부(20)의 전체 영역으로 확산되어 주입될 수 있다.

또한, 도 3의 (a) 및 (c)에 나타난 바와 같이, 전류 분산층(70)은 성장기판(10)과 전극 패드(51) 사이에 형성될 수 있다. 이때, 전극 패드(51)로부터 유입된 전류는 전류 분산층(70)에 의해 성장기판(10)의 전체 영역으로 확산되어 성장기판(10)으로 주입될 수 있다.

즉, 전류 분산층(70)은 전류 확산 특성(current spreading)을 향상시킬 수 있다. 이러한 전류 분산층(70)에 의하면, 전극 패드(51) 및 제2 전극 패드(52)의 크기를 최소화할 수 있다.

전류 분산층(70)은 CNT 층 및 그래핀 층 중 하나 이상을 포함할 수 있다.

CNT 또는 그래핀은 전도성 및 빛의 투과도가 뛰어난 특성이 있고, 본 발명은 이러한 특성을 이용하여 성장기판(10)의 일면 및 타면 중 하나 이상에 전류 분산층(70)을 형성하여 성장기판(10) 의 전도성 패스(11)를 상호 연결할 수 있다.

이 때, 전류 분산층(70)이 두껍게 형성될수록 전류 분산층(70) 내부의 CNT 또는 그래핀이 상호 연결되고, 이에 따라서 전도성 패스(11)들이 상호 연결될 확률이 높아져서 성장기판(10)의 전도성은 향상되지만 투과도가 낮아질 수 있다. 따라서, 본 발명의 전류 분산층(70)은 성장기판(10)의 전도성 패스(11)를 상호 연결시키기에 충분하면서도 투과도가 저해되지 않는 한도 내에서 가능한 얇게 형성되는 것이 바람직하다.

예시적으로, 전류 분산층(70)은 약 2nm 내지 약 100nm의 두께로 형성될 수 있다. 참고로, 2nm는 CNT 또는 그래핀을 단일층으로 형성할 수 있는 최소의 두께이고, 100nm는 빛의 투과도를 80% 이상으로 유지할 수 있는 최대의 두께이다.

또한, 도 4를 참조하면, 본 발광 소자는, 버퍼층(80)을 포함할 수 있다. 도 4에 나타난 바와 같이, 버퍼층(80)은 성장기판(10)과 발광부(20) 사이에 형성될 수 있다. 예시적으로, 버퍼층(80)은 도핑되지 않은 갈륨나이트라이드(Un-doped GaN)를 포함할 수 있다.

전술한 본 발광 소자는 일반형, 플립칩형, 수직형의 발광 소자에 적용될 수 있다. 즉, 본 발광 소자에 따르면, 일반형, 플립칩형, 수직형의 발광 소자에 있어서, EBD를 통해 형성되는 성장기판(10) 내의 전도성 패스(11)를 이용하여 전류를 발광부(20)에 수직으로 주입할 수 있다.

이하에서는 본원의 일 실시예에 따른 발광 소자 제조 방법(이하 '본 발광 소자 제조 방법'이라 함)에 관하여 살핀다. 다만, 앞서 살핀 구성과 동일하거나 유사한 구성에 대해서는 동일한 도면 부호를 사용하고 중복되는 설명은 간략히 하거나 생략하기로 한다.

도 5는 본 발광 소자 제조 방법을 설명하기 위한 개략적인 블록도이고, 도 6은 본 발광 소자 제조 방법에 따른 일반 형태의 발광 소자 제조 방법을 설명하기 위한 개념도이며, 도 7은 본 발광 소자 제조 방법에 따른 수직 형태의 발광 소자 제조 방법을 설명하기 위한 개념도이다.

도 5를 참조하면, 본 발광 소자 제조 방법은, 성장기판(10)을 제공하는 단계(S100), 성장기판(10)의 일면 상에 발광부(20)를 형성하는 단계(S200); 성장기판(10)에 임계 전압 이상의 전압을 인가하여 전도성 패스(11)를 형성하는 단계(S300) 및 성장기판(10)의 타면 상에 전극 패드(51)를 형성하는 단계(S400)를 포함한다.

본 발광 소자 제조 방법과 관련한 구성을 구체적으로 살펴보면 다음과 같다.

성장기판(10)의 일면 상에 발광부(20)를 형성하는 단계(S200)에서, 성장기판(10)의 일면 상에는 도 6의 (a) 및 도 7의 (a)를 참조하면, 제1 반도체층(21), 활성층(23) 및 제2 반도체층(24)을 형성할 수 있다.

또한, 도 6의 (a) 및 도 7의 (a)를 참조하면, 발광부(20)를 형성하는 단계(S200) 이전에, 성장기판(10)의 일면 상에는 버퍼층(80)이 형성될 수 있다. 또한, 도 7의 (a)를 참조하면, 발광부(20)를 형성하는 단계(S200)는 발광부(20) 상에 반사층(Reflector)(60)을 형성할 수 있다.

또한, 도 6의 (a) 및 도 7의 (a)를 참조하면, 발광부(20)를 형성하는 단계(S200)는 제2 전극 패드(52)를 형성할 수 있다. 예시적으로, 도 6의 (a)에 나타난 바와 같이, 제2 전극 패드(52)는 제2 반도체층(24)의 일면 상에 형성될 수 있다. 또는, 도 7의 (a)에 나타난 바와 같이, 제2 전극 패드(52)는 반사층(60)의 일면 상에 형성될 수 있다.

또한, 본 발광 소자 제조 방법은, 도 6의 (b) 및 도 7의 (b)를 참조하면, 전도성 패스(11)를 형성하는 단계(S300) 이전에, 성장기판(10)을 그 타면으로부터 소정의 두께만큼 제거하는 단계를 포함할 수 있다.

발광부(20)의 형성 후, 전도성 패스(11)의 형성시, 성장기판(10)이 얇을수록 통전성이 높아질 수 있다. 다만, 소정의 두께는 성장기판(10)의 일부를 제거하는 과정에서 성장기판(10)의 일면 상에 형성된 층에 손상을 주지 않는 범위 내에서 설정됨이 바람직하다.

예시적으로, 성장기판(10)을 소정의 두께만큼 제거하는 단계는, Lap & polishing에 의해 성장기판(10)이 갈아짐으로써 수행될 수 있다. 또는, 성장기판(10)을 소정의 두께만큼 제거하는 단계는, 성장기판(10)이 CMP등으로 갈아짐으로써 수행될 수 있다. 또는, Lift off 혹은 Etching 등을 통해 소정의 두께만큼 제거될 수 있다.

또한, 본 발광 소자 제조 방법은, 도 6의 (c) 및 도 7의 (c)를 참조하면, 발광부(20)가 형성된 성장기판(10)이 뒤집히는 단계를 포함할 수 있다. 뒤집히는 단계는, 하측을 향하던 성장기판(10)의 타면이 상측을 향하게 되는 것을 의미할 수 있다.

또한, 본 발광 소자 제조 방법은, 전도성 패스(11)를 형성하는 단계(S300) 이전에, 성장기판(10)의 타면 상에 포밍용 전극(미도시)을 형성하는 단계를 포함할 수 있다.

포밍용 전극을 형성하는 단계는, 성장기판(10)의 타면 상에 포토레지스트를 적층하는 단계, 포토레지스트에 전극 패턴을 형성하는 단계, 전극 패턴에 금속을 증착하는 단계 및 포토레지스트를 제거하는 단계를 포함할 수 있다.

보다 구체적으로, 성장기판(10)의 타면 상에 포토레지스트층을 형성하고, 마스크를 이용하여 포밍용 전극을 형성할 위치를 노광하고 현상하여, 포토레지스트층 위에 포밍용 전극 패턴을 형성할 수 있다. 이때, 전압의 인가를 위하여 적어도 두 개의 전극이 구비되도록 전극 패턴을 형성할 수 있다. 다음으로, 패턴이 형성된 포토레지스트층 위에 금속을 증착하여 패턴 내부를 채우고 리프트 오프(Lift Off) 공정을 수행하여 포토레지스트층을 제거함으로써, 전도성 패스(11)를 형성하기 위한 포밍용 전극을 형성할 수 있다. 다만, 이와 같은 공정은 일 실시예로서 다양한 공정을 통해 포밍용 전극을 형성할 수 있다.

또한, 도 6의 (d) 및 도 7의 (d)를 참조하면, 전도성 패스(11)를 형성하는 단계(S300)는, 포밍용 전극을 통해 임계 전압 이상의 전압을 인가할 수 있다.

임계 전압 이상의 전압이 가해짐으로써, 전도성 패스(11)가 형성될 수 있다.

또한, 도 6 및 도 7에는 도시되지 않았지만, 본 발광 소자 제조 방법은, 발광부(20)를 형성하는 단계(S200)와 전도성 패스(11)를 형성하는 단계(S300) 사이에, 성장기판(10)에 전자가 호핑 가능한 채널(12)을 형성하는 단계를 포함할 수 있다.

예시적으로, 채널(12)을 형성하는 단계 이후에, 전도성 패스(11)를 형성하는 단계(S300)를 수행함이 바람직하다.

채널(12)을 형성하는 단계에서, 채널(12)은 성장기판(10)의 타면과 일면을 연결하도록 형성될 수 있다.

또한, 채널(12)을 형성하는 단계에서, 채널(12)은 성장기판(10)의 일면과 접촉하는 층과 성장기판(10)의 오믹 접촉 특성이 향상되도록, 성장기판(10)의 일면에서 성장기판(10)의 일면과 접촉하는 층의 내부까지 연장 형성될 수 있다.

예시적으로, 성장기판(10)의 일면과 접촉하는 층은 발광부(20)일 수 있다.

그러나, 이에 한정되는 것은 아니다. 예시적으로, 발광부(20)를 형성하는 단계(S200) 이전에, 성장기판(10)의 일면 상에는 버퍼층(80)이 형성된 경우에, 성장기판(10)의 일면과 접촉하는 층은 도 6 및 도 7에 나타난 바와 같이, 버퍼층(80)일 수 있다.

또한, 채널(12)을 형성하는 단계에서, 채널(12)은 이온주입법에 의해 형성될 수 있다.

또한, 본 발광 소자 제조 방법은, 전도성 패스(11)를 형성하는 단계(S300) 이후에, 포밍용 전극을 제거하는 단계를 포함할 수 있다.

예시적으로, 포밍용 전극을 제거하는 단계는, 전도성 패스(11)를 형성하는 단계(S300)(도 6의 (d) 및 도 7의 (d) 참조)와 전극 패드(51)를 형성하는 단계(S400)(도 6의 (e) 및 도 7의 (e) 참조)사이에 수행될 수 있다.

또한, 본 발광 소자 제조 방법은, 전도성 패스(11)를 형성하는 단계(S300)와 전극 패드(51)를 형성하는 단계(S400) 사이에, 성장기판(10)의 타면에 전류 분산층(70)을 형성하는 단계를 포함할 수 있다.

또한, 본 발광 소자 제조 방법은, 발광부(20)를 형성하는 단계(S200) 이전에, 성장기판(10)의 일면에 전류 분산층(70)을 형성하는 단계를 포함할 수 있다.

또한, 성장기판(10)을 제공하는 단계에서, 성장기판(10)은 복수 개의 절연체층이 멀티 레이어로 적층된 것일 수 있다.

전술한 바와 같이, 성장기판(10)이 복수 개의 절연체층이 멀티 레이어로 적층된 것일 경우, 전도성 패스(11)를형성하는 단계(S300)에서, 멀티 레이어인 성장기판(10)을 하나의 부도체(insulator)로 보고, 전도성 패스(11)를 형성할 수 있다.

전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.

본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.

10: 성장기판 11: 전도성 패스
12: 채널 20: 발광부
21: 반도체층 23: 활성층
24: 제2 반도체층 51: 전극 패드
52: 제2 전극 패드 60: 반사층
70: 전류 분산층 80: 버퍼층
91: 제1 층 99: 기판

Claims

발광 소자에 있어서,
성장기판;
상기 성장기판의 일면 상에 형성되는 발광부; 및
상기 성장기판의 타면 상에 형성되는 전극 패드를 포함하되,
상기 성장기판은, 상기 전극 패드와 상기 발광부가 전기적으로 연결되도록, 임계 전압 이상의 전압 인가를 통해 형성되는 전도성 패스를 갖는 발광 소자.
제1항에 있어서,
상기 임계 전압 이상의 전압은 상기 성장기판의 타면 상에 형성되는 포밍용 금속 전극을 통해 인가되는 발광 소자.
제1항에 있어서,
상기 전도성 패스는, 상기 성장기판으로부터 상기 성장기판의 일면 또는 타면 상에 형성된 층으로 연장 형성되는 발광 소자.
제1항에 있어서,
상기 성장기판은 복수 개의 절연체층이 멀티 레이어로 적층된 발광 소자.
제4항에 있어서,
상기 복수 개의 절연체층 중 상기 성장기판의 일면 또는 타면에 대응하는 최외측의 절연체층은 내측의 절연체층보다 큰 디펙을 갖는 발광 소자.
제1항에 있어서,
상기 성장기판의 일면 및 타면 중 하나 이상에 접촉되며 형성되는 전류 분산층을 더 포함하되,
상기 전류 분산층은 CNT층 및 그래핀 층 중 하나 이상을 포함하는 발광 소자.
제1항에 있어서,
상기 발광부는 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 발광 소자.
제1항에 있어서,
상기 성장기판은 사파이어를 포함하는 재질인 발광 소자.
제1항에 있어서,
상기 성장기판은 상기 전도성 패스의 형성이 용이하도록, 파티클 및 옥시전 디펙 중 하나 이상을 포함하는 발광 소자.
발광 소자 제조 방법에 있어서,
성장기판을 제공하는 단계;
상기 성장기판의 일면 상에 발광부를 형성하는 단계;
상기 성장기판에 임계 전압 이상의 전압을 인가하여 전도성 패스를 형성하는 단계; 및
상기 성장기판의 타면 상에 전극 패드를 형성하는 단계를 포함하는 발광 소자 제조 방법.
제10항에 있어서,
상기 전도성 패스를 형성하는 단계 이전에,
상기 성장기판의 타면 상에 포밍용 전극을 형성하는 단계를 더 포함하고,
상기 전도성 패스를 형성하는 단계는,
상기 포밍용 전극을 통해 상기 임계 전압 이상의 전압을 인가하는 발광 소자 제조 방법.
제10항에 있어서,
상기 전도성 패스를 형성하는 단계에서,
상기 전도성 패스는, 상기 성장기판으로부터 상기 성장기판의 일면 또는 타면 상에 형성된 층으로 연장 형성되는 발광 소자 제조 방법.
제11항에 있어서,
상기 전도성 패스를 형성하는 단계 이후에,
상기 포밍용 전극을 제거하는 단계를 더 포함하는 발광 소자 제조 방법.
제10항에 있어서,
상기 전도성 패스를 형성하는 단계 이전에,
상기 성장기판을 그 타면으로부터 소정의 두께만큼 제거하는 단계를 더 포함하는 발광 소자 제조 방법.
제10항에 있어서,
상기 성장기판을 제공하는 단계에서,
상기 성장기판은 복수 개의 절연체층이 멀티 레이어로 적층된 발광 소자 제조 방법.