[go: up one dir, main page]

KR20170015062A - 다공질 저-k 구조 형성 시스템 및 방법 - Google Patents

다공질 저-k 구조 형성 시스템 및 방법 Download PDF

Info

Publication number
KR20170015062A
KR20170015062A KR1020150159825A KR20150159825A KR20170015062A KR 20170015062 A KR20170015062 A KR 20170015062A KR 1020150159825 A KR1020150159825 A KR 1020150159825A KR 20150159825 A KR20150159825 A KR 20150159825A KR 20170015062 A KR20170015062 A KR 20170015062A
Authority
KR
South Korea
Prior art keywords
dielectric material
barrier layer
dielectric constant
disposed
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020150159825A
Other languages
English (en)
Other versions
KR101845592B1 (ko
Inventor
보지은 린
하이칭 첸
티엔아이 바오
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20170015062A publication Critical patent/KR20170015062A/ko
Application granted granted Critical
Publication of KR101845592B1 publication Critical patent/KR101845592B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/7627—Vertical isolation by full isolation by porous oxide silicon, i.e. FIPOS techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Geometry (AREA)

Abstract

본 발명은 다공질 저-k 유전체 구조의 형성에 관한 것이다. 기판 위에 복수의 전도성 소자들이 형성된다. 상기 전도성 소자들은 복수의 개구들에 의해 서로 분리되어 있다. 상기 전도성 소자들 위에 배리어층이 형성된다. 상기 배리어층은 상기 개구들의 측벽을 덮도록 형성된다. 상기 배리어층에 처리 공정을 실시한다. 상기 처리 공정이 실시된 후 상기 배리어층은 친수성이 된다. 상기 처리 공정이 실시된 후 상기 배리어층 위에 유전체 물질이 형성된다. 상기 유전체 물질은 상기 개구를 채우고 복수의 포로겐을 함유한다.

Description

다공질 저-K 구조 형성 시스템 및 방법{SYSTEM AND METHOD OF FORMING A POROUS LOW-K STRUCTURE}
반도체 집적회로(IC) 산업은 빠른 성장을 겪어왔다. IC 재료 및 설계에서의 기술적 진보는 각 세대가 이전 세대보다 더 작고 더 복잡한 회로를 갖는 IC 세대들을 생산해 왔다. 그러나, 이들 진보는 IC의 프로세싱 및 제조의 복잡성을 증가시켜왔고, 이러한 진보를 실현하기 위하여, IC 프로세싱 및 제조에서 유사한 개발이 필요하다. 집적회로 개발 과정에서, 기능적 밀도(functional density)(즉, 칩 면적당 상호연결된 소자의 개수)는 일반적으로 증가하면서 기하학적 크기[즉, 제조 공정을 이용하여 제조될 수 있는 가장 작은 부품 (또는 라인)]는 감소되어 왔다.
반도체 제조의 일부로서, 금속 트렌치가 형성될 수 있다. 금속 트렌치는 IC의 여러 부품을 위한 배선을 제공하는 금속 라인의 역할을 할 수 있다. 금속 트렌치는 저-k 유전체 물질에 의하여 분리된다. 그러나, 종래의 반도체 제조 기술은 충분히 다공질인 저-k 유전체 물질을 제공하지 못했다. 이것은 종래의 반도체 IC의 성능에 부정적인 영향을 줄 수 있다.
따라서, 종래의 IC에서의 저-k 물질은 일반적으로 그 의도하는 목적에는 적합하였지만, 모든 양태에서 완전히 만족스러운 것은 아니었다.
하기 개시내용은 제공된 발명 대상의 상이한 특징들을 실현하기 위해, 많은 상이한 실시양태들 또는 실시예들을 제공한다. 본 개시내용을 단순화하기 위해 성분 및 배치의 구체예를 이하에 기재한다. 물론, 이들은 단지 예시인 것으로서, 제한적인 것으로 의도되지 않는다. 예를 들면, 후속되는 설명에서 제2 특징부 위 또는 바로 위에 제1 특징부를 형성한다는 것은 제1 특징부와 제2 특징부가 직접 접촉되는 실시양태를 포함할 수 있으면서도, 부가적 특징부가 제1 특징부와 제2 특징부 사이에 형성되어, 제1 특징부와 제2 특징부가 직접 접촉되지 않도록 하는 실시양태를 포함할 수도 있다. 또한, 본 개시내용은 각종 예에서 참조 숫자 및/또는 문자를 반복할 수 있다. 이 반복은 간단 및 명료를 위한 것으로서, 그 자체가 논의되는 각종 실시양태 및/또는 구성 간의 관계를 나타내는 것은 아니다.
또한, "및", "아래", "하부", "위", "상부" 등과 같은 공간 관계 용어는 본원에서 도면에 도시된 바와 같은 다른 요소(들) 또는 특징(들)에 대한 한 요소 또는 특징의 관계를 설명하기 위하여 설명의 용이를 위해 사용될 수 있다. 공간 관계 용어는 도면에 도시된 배향에 더하여 사용 또는 작동 중인 디바이스의 다른 배향들을 포함하도록 의도된다. 장치는 다르게(90도 회전되거나 다른 배향으로) 배향될 수 있고 본원에 사용되는 공간 관계 설명도 이에 따라 해석될 수 있다.
반도체 제조 기술이 계속 개발됨에 따라, 집적회로(IC)에서 (금속 트렌치와 같은) 전도성 소자들을 분리시키기 위해 저-k 유전체 물질을 사용하여 왔다. 저-k 유전체 물질은 약 3.9인 이산화규소의 유전 상수보다 낮은 유전 상수를 갖는 물질을 의미할 수 있다. 다시 말해서, 저-k 유전체 물질은 약 3.9 미만의 유전 상수를 가진다. 일반적으로, 유전체 물질의 기공율이 증가할수록, 유전체 물질은 더 양호한 저-k 특성을 나타내므로 바람직하다. 예컨대, 더 다공질인 저-k 구조는 더 양호한 RxC 성능을 제공할 수 있다. 아쉽게도, 종래의 반도체 제조는 충분한 기공율을 갖는 유전체 구조를 제공할 수 없었다. 따라서, 이하 논의되는 본 개시내용의 실시양태는 기공율이 증가된 저-k 유전체 구조 및 이러한 저-k 유전체 구조의 제조 방법에 관한 것이다.
도 1-5 및 9-12는 본 발명의 여러 양태에 따른 여러 제조 단계에서 반도체 디바이스의 개략적인 단편적 횡단 측면도이다. 반도체 디바이스(50)는 집적회로(IC) 칩, 시스템 온 칩(SoC), 또는 이의 부분을 포함할 수 있고, 레지스터, 커패시터, 인덕터, 다이오드, 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET), 상보성 금속 산화물 반도체(CMOS) 트랜지스터, 양극성 접합 트랜지스터(BJT), 측면 확산 MOS(LDMOS) 트랜지스터, 고전력 MOS 트랜지스터, 또는 다른 유형의 트랜지스터와 같은 다양한 패시브 및 액티브 마이크로전자 디바이스를 포함할 수 있다.
도 2를 참조하면, 반도체 디바이스(50)는 기판(60)을 포함한다. 일부 실시양태에서, 기판(60)은 붕소와 같은 p형 도펀트로 도핑된 실리콘 기판(예컨대 p형 기판)이다. 이와는 다르게, 기판(60)은 다른 적합한 반도체 재료일 수 있다. 예컨대, 기판(60)은 인 또는 비소와 같은 n형 도펀트로 도핑된 실리콘 기판(n형 기판)일 수 있다. 기판(60)은 게르마늄 및 다이아몬드와 같은 다른 기본적인 반도체를 포함할 수 있다. 기판(60)은 임의로 화합물 반도체 및/또는 합금 반도체를 포함할 수 있다. 또한, 기판(60)은 에피택셜층(에피층)을 포함할 수 있고, 성능 증대를 위해 강화될 수 있으며, 실리콘-온-인슐레이터(SOI) 구조를 포함할 수 있다.
일부 실시양태에서, 기판(60)은 실질적으로 전도성 또는 반전도성이다. 전기 저항은 약 103 옴-미터 미만일 수 있다. 일부 실시양태에서, 기판(60)은 금속, 금속 합금, 또는 식 MXa(여기서, M은 금속이고, X는 N, S, Se, O, Si이며, "a"는 약 0.4∼2.5 범위내임)을 갖는 금속 질화물/황화물/셀렌화물/산화물/규화물을 함유한다. 예컨대, 기판(60)은 Ti, Al, Co, Ru, TiN, WN2, 또는 TaN을 함유할 수 있다.
일부 다른 실시양태에서, 기판(60)은 약 1 내지 약 40 범위의 유전 상수를 갖는 유전체 물질을 함유한다. 일부 다른 실시양태에서, 기판(60)은 Si, 금속 산화물, 또는 금속 질화물을 함유하며, 여기서 식은 MXb(여기서, M은 금속 또는 Si이고, X는 N 또는 O이며, "b"는 약 0.4 내지 2.5의 범위내임)이다. 예컨대, 기판(60)은 SiO2, 질화규소, 산화알루미늄, 산화하프늄 또는 산화란타늄을 함유할 수 있다.
복수의 드레인/소스가 기판(60)에 형성될 수 있고 복수의 게이트가 기판(60) 위에 형성될 수 있는 것으로 이해된다. 그러나, 간결의 이유에서, 이들 드레인/소스 또는 게이트는 본원에서 구체적으로 예시되지 않는다.
이어서 기판(60) 위에 에칭 정지층(80)이 형성된다. 에칭 정지층(80)은 증착 공정을 이용하여 형성될 수 있다. 여러 실시양태에서, 에칭 정지층(80)은 금속 재료와 같은 적합한 전도성 물질을 함유할 수 있다.
이어서 전도층(90)이 에칭 정지층(80) 위에 형성된다. 전도층(90)은 증착 공정에 의하여 형성될 수 있다. 여러 실시양태에서, 전도층(90)은 구리, 알루미늄, 텅스텐 또는 이들의 조합을 함유할 수 있다. 전도층(90) 및 에칭 정지층(80)의 재료 조성은 전도층(90)과 에칭 정지층(80) 사이에 충분한 에칭 선택성이 존재하도록 구성된다. 다시 말해서, 전도층(90) 및 에칭 정지층(80)은 전도층(90)이 에칭 정지층(80)의 에칭 없이 에칭될 수 있도록 또는 그 반대이도록 실질적으로 상이한 에칭 속도를 가진다.
이제 도 2를 참조하면, 복수의 개구 또는 리세스(100)가 전도층(90)에 형성된다. 개구(100)는 에칭 공정, 예컨대 건식 에칭 공정 또는 습식 에칭 공정에 의하여 형성된다. 에칭제는 전도층(90)과 에칭 정지층(80) 사이의 높은 에칭 선택성으로 인하여 에칭 정지층(80)은 거의 온전하게 유지하면서 전도층(90)은 에칭 제거하도록 구성된다. 전도층(90)의 나머지 부분을 전도성 소자(90)라 일컬을 수 있다.
이제 도 3을 참조하면, 배리어층(110)이 전도성 소자(90)의 상면 및 측면 위에 (그리고 개구(100)에 의하여 노출된 에칭 정지층(80)의 부분 위에) 형성된다. 배리어층(110)은 적합한 증착 공정에 의하여 형성되며 질화규소 또는 탄화규소 등과 같은 유전체 물질을 함유할 수 있다.
이제 도 4를 참조하면, 배리어층(110)이 형성된 후, 처리 공정(130)을 실시하여 배리어층(110)을 처리한다. 일부 실시양태에서, 처리 공정(130)은 NH3, O2, He, Ar, N2O, 또는 CO2를 이용하는 플라즈마 처리 공정을 포함한다. 일부 실시양태에서, 처리 공정(130)의 유량은 약 500의 분당 표준 세제곱 센티미터(sccm) 내지 약 2000 sccm 범위내이다. 일부 실시양태에서, 처리 공정(130)의 공정 온도는 약 100℃ 내지 약 400℃ 범위내이다. 일부 실시양태에서, 처리 공정(130)의 공정 압력은 약 0.1 Torr 내지 약 10 Torr 범위내이다. 일부 실시양태에서, 처리 공정(130)의 공정 전력은 약 50 Watt 내지 약 1500 Watt 범위내이다. 일부 실시양태에서, 처리 공정(130)의 공정 지속시간은 약 2초 내지 약 120초 범위내이다.
처리 공정(130)은 배리어층(110)의 표면의 소수성을 변화시킨다. 더 상세하게는, 처리 공정(130)에 의하여 처리되지 않으면, 배리어층(110)의 표면은 어느 정도 소수성이다. 처리 공정(130)에 의하여 처리된 후, 배리어층(110)의 표면은 친수성이 된다. 실험 데이터는 상기 개시한 처리 공정(130)의 공정 조건이 배리어층(110) 표면의 친수성을 최적하도록 구성되어 있음을 확인하였다. 예컨대, 일부 실시양태에서, 배리어층(110)의 친수성 표면은 약 93도 미만, 예컨대 약 10도 내지 약 90도 범위내의 표면 접촉각을 가진다. 배리어층(110) 표면의 친수성은 이하에서 더 상세히 논의될 후속 공정에서 개구(100)에 형성되는 저-k 유전체 물질의 기공율 증가를 돕는다.
이제 도 5를 참조하면, 저-k 유전체 물질이 배리어층(110) 상에 형성된다. 저-k 유전체 물질은 이산화규소의 유전 상수 미만의 유전 상수를 갖는 유전체 물질을 의미한다. 도 5에 도시된 바와 같이, 저-k 유전체 물질(200)은 개구(100)를 채운다. 일부 실시양태에서, 저-k 유전체 물질(200)은 스핀-온 유전체(SOD) 코팅 공정에 의하여 형성된다. 저-k 유전체 물질(200)의 중합체 매트릭스의 전구체는 두 성분, 즉 규소-메틸(Si-Me)을 함유하지 않는 제1 성분 및 Si-Me를 함유하는 제2 성분을 포함한다. 일부 실시양태에서, (Si-Me를 함유하지 않는) 제1 성분은 테트라에틸 오르토실리케이트(TEOS) 및 테트라메틸 오르토실리케이트(TMOS)를 함유한다. TEOS는 이하의 화학식을 가진다:
Figure pat00001
TMOS는 이하의 화학식을 가진다:
Figure pat00002
일부 실시양태에서, (Si-Me를 함유하는) 제2 성분은 트리에톡시메틸실란(MTES) 및 트리메톡시메틸실란(MTMS)을 함유한다. MTES는 이하의 화학식을 가진다:
Figure pat00003
MTMS는 이하의 화학식을 가진다:
Figure pat00004
TEOS, TMOS, MTES, 및 MTMS의 화학식은 또한 도 6a 및 6b에 도시되어 있다.
본 발명의 여러 양태에 따르면, 메틸 함량(CH3 또는 Me)은 생성되는 저-k 유전체 물질(200)의 특성에 영향을 줄 수 있다. 예로서, 전구체의 Si-Me 함량은 저-k 유전체 물질(200)에서 생성되는 규소-탄소(Si-C) 영역과 상관관계가 있다(또는 이것에 영향을 준다). Si-Me 함량은 또한 저-k 유전체 물질(200)의 소수성에 영향을 줄 수 있다. 종래의 저-k 유전체 물질 형성 방법은 전구체의 Si-Me 함량에 주목하지 않았으나, 본 발명은 후술하는 바와 같이 다공질 구조의 형성에 영향을 주게 될 저-k 유전체 물질(200)의 특성에 영향을 미치는 Si-Me 함량을 구성하는 것이 유리하다는 것을 인식하고 있다.
일부 실시양태에서, Si-Me 함량은 전구체의 (Si-Me를 함유하는) 제2 성분 및 (Si-Me를 함유하지 않는) 제1 성분의 혼합비(몰)를 구성함으로써 제어된다. 예컨대, 전구체의 제1 성분에 대한 제2 성분의 혼합비는 본 발명의 여러 양태에 따르면 약 0.1 내지 약 10의 범위내로 구성된다. 일부 실시양태에서, 전구체의 제1 성분에 대한 제2 성분의 혼합비는 약 0.3 내지 약 3의 범위내로 구성된다. 이들 범위는 개구(100) 내 저-k 유전체 물질의 부분에서 다공질 구조의 형성을 촉진하기 위하여 저-k 유전체 물질(200)의 재료 특성을 최적화하도록 구성된다. 일부 실시양태에서, 혼합비에 대하여 상기 논의된 범위는 약 8.3보다 큰 Si-C 영역을 생성시킬 수 있다.
다시 도 5를 참조하면, 저-k 유전체 물질(200)은 복수의 포로겐 분자(210)를 함유한다. 본 발명의 여러 양태에 따르면, 포로겐 분자(210)는 수용액 중에서 대략 구형으로 배열되는 지질 분자인 (미셀 주형이라고도 불리는) 미셀을 형성할 수 있는 계면활성제를 포함한다. 일례를 제공하기 위하여, 도 7은 미셀 및 본 발명의 한 실시양태에 따른 미셀을 집합적으로 구성하는 복수의 단량체의 모식도를 나타낸 것이다.
미셀은 소수성 부분 및 친수성 부분을 모두 포함한다. 도 8a 및 8b는 도 6의 미셀 주형을 형성할 수 있는 계면활성제형 포로겐의 두 예시적 실시양태의 화학식을 나타낸 것이다. 도 8a에서, 계면활성제형 포로겐은 친수성 성분 및 소수성 성분을 갖는 디블록 공중합체이다. 일부 실시양태에서, 친수성 성분은 (PEO라 불리는) 폴리에틸렌 옥시드이고, 소수성 성분은 (PPO라 불리는) 폴리프로필렌 옥시드이다. 이들 실시양태에서, 디블록 공중합체는 (도 8a에도 도시된 바와 같은) 이하의 화학식을 가진다:
Figure pat00005
도 8b에서, 계면활성제형 포로겐은 제1 친수성 성분, 소수성 성분 및 제2 친수성 성분을 갖는 트리블록 공중합체이다. 일부 실시양태에서, 제1 친수성 성분은 PEO이고, 소수성 성분은 PPO이며, 제2 친수성 성분은 또한 PEO이다. 이들 실시양태에서, 트리블록 공중합체는 (도 8b에도 도시된 바와 같은) 이하의 화학식을 가진다:
Figure pat00006
실시양태와 무관하게, 본 발명의 실시양태에 따르면 외면(즉, 구체 표면)에서 또는 그 근처에서 (도 7에 도시된) 미셀 부분은 친수성인 것으로 이해된다.
다시 도 5를 참조하면, 미셀의 외면이 친수성이라는 사실은, 특히 배리어층(110)의 처리된 표면도 친수성이므로, 개구(100)를 향한 포로겐(210)의 이동을 촉진한다. 다시 말해서, 포로겐(210) 중의 미셀이 친수성 외면을 가지므로, 이들 미셀은 처리된 배리어층(110)의 친수성 표면으로 유인된다. 따라서, 저-k 유전체 물질(200) 내부에서 포로겐(210)은 개구(100) 안으로 "흡인"되고 표면 유인력으로 인하여 개구(100) 안에 "포획"된다. 상기 논술한 바와 같이, 신중히 구성된 전구체 성분의 Si-Me 함량은 또한 개구(100) 안으로 포로겐의 이동을 촉진한다. 저-k 유전체 물질(200)은 포로겐(210)을 효과적으로 개구(100) 안으로 아래로 "밀어내는" 소수성을 가질 수 있다.
공정 조건(예컨대, 1. 배리어층(110)을 더 친수성으로 만드는 처리 공정, 및 2. 원하는 Si-Me 함량을 달성하기 위한 매트릭스 전구체 성분의 혼합비)을 적절하게 구성하는 경우 실질적으로 대부분의 포로겐(210)이 개구(100) 내부에 "포획"되는 것이 실험 데이터를 통해 관찰되었다. 일부 실시양태에서는, 어떤 크기보다 큰 거의 모든 (예컨대, 99% 초과의) 포로겐(210)이 개구(100) 내부에 "포획"된다. 개구(100) 내부에 있지 않은 포로겐은 심지어 전자적 검사 기계(예컨대, 푸리에 변환 적외선 분광분석(FTIR)기)로도 보이지 않을 수 있을 정도로 현저히 작을 수 있다. 예컨대, 개구(100) 내부의 포로겐(210)은 수 나노미터 범위의 직경을 가질 수 있고, 반면에 개구(100) 외부의 포로겐은 수 옹스트롬 범위의 직경을 가질 수 있어, 수백배 또는 심지어 수천배의 전체 크기 차이를 유도할 수 있다. 이러한 이유에서 그리고 또한 간결의 이유에서, 개구(100) 외부에 배치되는 임의의 포로겐은 본원에서 구체적으로 예시하지 않는다.
이제 도 9를 참조하면, 반도체 디바이스(50)에 대하여 경화 공정(300)이 실시된다. 경화 공정(300)은 고온에서 실시될 수 있으며 자외선(UV) 공정 또는 열 공정을 포함할 수 있다. UV 경화 공정에서, 공정 온도는 약 350℃ 내지 약 450℃ 범위내일 수 있으며, 공정 지속시간은 약 3분 내지 약 10분 동안 지속될 수 있다. 열 경화 공정에서, 공정 온도는 약 350℃ 내지 약 450℃ 범위내일 수 있고, 공정 지속시간은 약 30분 내지 약 120분 동안 지속될 수 있다.
경화 공정(300)은 포로겐(210)을 다공질 요소(310)로 변환시킨다. 예컨대, 포로겐(210) 내부의 미셀은 증발되거나 또는 그렇지 않으면 경화 공정(300)에 의해 제거된다. 결과적으로, 각각의 포로겐(210) 대신 다공질 구조(즉, 빈 공간 또는 중공 공간)가 형성된다. 다공질 요소(310)는 개구(100)를 채우는 저-k 유전체 부분이 더욱 더 저-k가 되게 한다. 이것은 다공질 요소 내부의 공기의 유전 상수가 저-k 물질 자체의 유전 상수보다 낮은 약 1의 유전 상수를 갖기 때문이다. 이런 식으로, 개구(100)를 채우는 저-k 유전체 물질(200)의 부분들의 전체 유전 상수는 다공질 요소(310)의 존재로 인하여 감소된다.
이제 도 10을 참조하면, 전도성 소자(90)의 적어도 일부 위에 하나 이상의 비아 개구가 형성된다. 예컨대, 비아 개구(320)가 전도성 소자(90) 중 하나 위에 형성된다. 비아 개구(320)는 에칭 공정, 예컨대 습식 에칭 공정 또는 건식 에칭 공정에 의하여 형성될 수 있다. 비아 개구(320)는 일부 실시양태에서는 상부에서 더 넓고 하부에서 더 좁도록 역 사다리꼴 형상을 가질 수 있다. 이것은 전도성 물질이 후속 공정에서 더 용이하게 개구(320)를 채우도록 돕는다.
이제 도 11을 참조하면, 배리어층(340)이 비아 개구(320)의 내부에 형성된다. 다시 말해서, 배리어층(340)은 개구(320)의 측벽 표면(저-k 유전체 물질(200)의 측벽) 상에 그리고 전도성 소자(90) 위의 배리어층(110) 부분 위에 형성된다. 일부 실시양태에서, 배리어층(340)은 적합한 증착 공정에 의하여 형성된다. 일부 실시양태에서, 배리어층(340) 및 배리어층(110)은 동일한 재료 조성을 가지며 유사한 증착 공정에 의하여 형성된다. 이후, 비아 개구(320) 아래에 배치된 배리어층(340 및 110) 부분이 에칭 제거되어, 전도성 소자(90)의 일부가 비아 개구(320)에 의해 노출된다.
이제 도 12를 참조하면, 비아 개구(320) 내부에 전도성 비아(360)가 형성된다. 전도성 비아(360)는 적합한 증착 공정에 의하여 형성될 수 있다. 전도성 비아(360)는 금속 재료, 예컨대 구리, 알루미늄, 텅스텐 또는 이들의 조합을 함유할 수 있다. 전도성 비아(360) 및 전도성 소자(90)는 다층 배선 구조의 일부로서 형성될 수 있다고 이해된다. 예컨대, 전도성 소자(90)는 배선 구조의 특정 배선층(예컨대, 금속-0 또는 금속-1)에 금속 라인으로서 형성될 수 있고, 전도성 비아(360)는 그 아래의 전도성 소자(90)와 배선 구조의 다른 배선층의 다른 요소(예컨대, 다른 금속 라인) 사이에 전기 접속을 제공한다.
저-k 유전체 물질(200)은 여러 전도성 소자(90)에 대하여 전기 절연을 제공한다. 저-k 유전체 물질(200)은 개념적으로 부분들(200A 및 200B)로 나뉠 수 있으며, 이 부분들은 개념적으로 도 12에 도시된 점선에 의하여 분리된다. 상기 부분들(200A 및 200B) 사이에 실제적인 물리적 분리는 없고, 본원에서의 개념적 분할은 단지 후술하는 논의를 용이하게 하기 위한 것이다. 상기 부분(200A)은 개구(100)를 채우는 저-k 유전체 물질(200)의 세그먼트이고, 한편 상기 부분(200B)은 개구(100) 외부에 (및 부분(200A) 위에) 배치되는 저-k 유전체 물질(200)의 세그먼트이다.
상기 논의된 바와 같이, 개구(100) 내부의 배리어층(110)의 처리된 표면의 친수 특성 및 (도 5에 도시된) 포로겐(210) 외면의 소수 특성으로 인하여, 저-k 유전체 물질(200) 내부의 포로겐(210)은 저-k 유전체 물질(200)의 부분(200A) 내부에 모인다. 또한 Si-Me-함유 및 Si-Me-비함유 전구체의 혼합비를 신중하게 구성함으로써 부분(200A)을 향해 포로겐(210)을 아래로 밀어내는 것을 돕는 저-k 유전체 물질의 특성이 얻어진다. 따라서, 이들 포로겐(210)을 다공질 요소(310)로 변환시키는 경화 공정(300) 후, 저-k 유전체 물질(200)의 부분(200A)의 기공율은 저-k 유전체 물질(200)의 부분(200B)의 기공율보다 실질적으로 더 크다. 이것은 부분(200A) 내부의 다공질 요소(310)의 농도는 높은 반면에 부분(200B) 내부에 배치되는 다공질 요소는 크기(예컨대, 직경차 5∼10배) 및 개수 면에서 현저히 작기 때문이다. 이러한 이유에서 그리고 간결의 이유에서도, 부분(200B)의 다공질 요소는 본원에서 구체적으로 예시하지 않는다. 일부 실시양태에서, 부분(200A)은 부분(200B)보다 1.3배 이상 내지 3배 더 다공질이다. 예컨대, 부분(200A)의 기공율은 약 20% 내지 약 30% 범위내인 반면, 부분(200B)의 기공율은 약 10% 내지 약 15% 범위내이다.
또한, 다공질 요소(310)는 대부분 - 약 1의 낮은 유전 상수를 갖는 - 공기를 포함하므로, 결과적으로 저-k 유전체 물질(200)의 부분(200A)의 유전 상수는 저-k 유전체 물질(200)의 부분(200B)의 유전 상수보다 실질적으로 더 낮다. 일부 실시양태에서, 부분(200A)의 유전 상수는 약 1.3 내지 약 2.3 범위내인 반면, 부분(200B)의 유전 상수는 약 2.3 내지 약 3.5 범위내이다. 부분(200A)의 유전 상수 값이 낮을수록 유리한데, 그 이유는 부분(200A)은 전도성 소자들(90) 사이의 전기적 분리를 제공하는 부분이기 때문이다. 이 점에서, 저-k 물질(200)은 더욱 더 "저-k"가 된다. 특히, 유전 상수 값이 낮을수록 RxC 성능이 개선된다.
저-k 유전체 물질(200)의 부분(200A 및 200B) 사이의 기공율 및 유전 상수 차이로 인하여, 이들 두 부분(200A 및 200B)의 규소 함량도 상이하다. 이것은 실험 시료의 규소 함량을 나타내는 그래프인 도 13에 나타나 있다. 상기 그래프는 X축과 Y축을 가진다. X축은 (정상부로부터 바닥부까지 측정된) 거리 또는 깊이를 나타내고, Y축은 규소 함량을 나타낸다. 도 13에는 플롯(400)이 나타나 있다. 플롯(400)은 정상부(예컨대, 비아(360)의 상면 근처)로부터 개구(100)의 바닥부까지 변화함에 따른 저-k 유전체 물질(200)의 규소 함량을 나타낸다.
플롯(400)에 기초하면, 저-k 유전체층의 규소 함량은 전체적으로 균일하게 남아있음을 알 수 있다. 대략 개구(100)를 충전하는 저-k 유전체 물질의 부분(200A)의 규소 함량을 나타내는 플롯(400)의 세그먼트(400A)에서, 규소 함량은 낮다. 이것은 다른 식으로 말하면 개구(100)를 채우는 저-k 유전체 물질(200)의 부분(200A)의 기공율이 높다는 것이다. 역으로, 대략 개구(100) 외부의 저-k 유전체 물질의 부분(200B)의 규소 함량을 나타내는 플롯(400)의 세그먼트(400B)에서, 규소 함량은 높다. 이것은 다른 식으로 말하면 전도성 소자(90) 위에 배치되는 저-k 유전체 물질(200)의 부분(200B)의 기공율이 낮다는 것이다.
도 14는 본 발명의 여러 양태에 따른 반도체 제조 공정의 실시 방법(500)의 흐름도이다.
상기 방법(500)은 기판 위에 복수의 전도성 소자를 형성하는 단계(510)를 포함한다. 전도성 소자는 복수의 개구에 의하여 서로 분리되어 있다.
상기 방법(500)은 전도성 소자 위에 배리어층을 형성하는 단계(520)를 포함한다. 배리어층은 개구의 측벽을 커버하도록 형성된다.
상기 방법(500)은 배리어층에 처리 공정을 실시하는 단계(530)를 포함한다. 상기 처리 공정이 실시된 후 배리어층은 친수성이 된다. 일부 실시양태에서, 상기 처리 공정은 NH3, O2, He, Ar, N2O, 또는 CO2를 이용하는 플라즈마 공정을 포함한다. 일부 실시양태에서, 처리 공정은 이하의 공정 조건에서 실시된다: 약 500의 분당 표준 세제곱 센티미터(sccm) 내지 약 2000 sccm 범위의 유속; 약 100℃ 내지 약 400℃ 범위의 공정 온도; 약 0.1 Torr 내지 약 10 Torr 범위의 공정 압력; 약 50 Watt 내지 약 1500 Watt 범위의 공정 전력; 및 약 2초 내지 약 120초 범위의 공정 지속시간.
상기 방법(500)은 상기 처리 공정이 실시된 후 배리어층 위에 유전체 물질을 형성하는 단계(540)를 포함한다. 유전체 물질은 이산화규소의 유전 상수보다 낮은 유전 상수를 갖는 저-k 유전체 물질일 수 있다. 유전체 물질은 개구를 채우며 복수의 포로겐을 함유한다. 일부 실시양태에서, 유전체 물질 형성 단계(540)는 메틸 함유 전구체 성분 대 메틸 무함유 전구체 성분의 혼합비를 구성하는 것을 포함한다. 일부 실시양태에서, 유전체 물질의 형성은 포로겐이 개구 내부에 모이도록 실시된다.
상기 방법(500)은 유전체 물질을 경화하는 단계(550)를 포함한다. 포로겐은 경화 후 다공질이 된다.
반도체 디바이스의 제조를 완료하기 위하여 상기 방법(500)의 단계(510∼550) 전, 그 동안 또는 그 후에 추가 공정을 실시할 수 있는 것으로 이해된다. 예컨대, 상기 방법(500)은 전도체 요소 중 적어도 하나 위에 비아 개구를 형성하는 단계 및 비아 개구 내에 전도성 비아를 형성하는 단계를 포함할 수 있다. 간결의 이유에서, 추가의 제조 단계는 본원에서 상세히 논하지 않는다.
상기 논의에 기초하면, 본 발명이 종래의 저-k 유전체 물질 제조 방법 및 디바이스에 비하여 이점을 제공하는 것을 알 수 있다. 그러나, 다른 실시양태들이 추가의 이점을 제공할 수 있고 반드시 모든 이점이 본원에 개시되어 있는 것은 아니며 특정 이점은 모든 실시양태에서 요구되는 것이 아니다. 한 장점은 본 발명의 저-k 물질이 증대된 기공율로 인하여 개선된 성능을 제공한다는 것이다. 상기 논의된 바와 같이, 배리어층을 더 친수성이 되게 하는 배리어층의 표면 처리는 (친수성 외면을 갖는) 포로겐이 전도성 소자를 분리하는 개구(100) 안으로 이동하도록 유도한다. 또한 매트릭스 전구체 성분의 혼합비를 신중히 구성함으로써 개구를 향해 포로겐을 아래로 밀어내는 데 도움이 되는 특성을 갖는 물질이 얻어진다. 결과적으로, 포로겐을 저-k 유전체 물질 내부에서 다공질 구조로 전환시키는 경화 공정 후, 개구를 채우는 저-k 유전체 물질 부분은 개구 외부에서의 저-k 유전체 물질 부분보다 실질적으로 높은 기공율을 가진다. 더 큰 기공율은 더 낮은 유전 상수에 상응한다. 개구 내에서 저-k 유전체 물질 부분은 전도성 소자 사이의 전기 절연을 제공하므로, 유전 상수가 낮을수록 유리하고, 예컨대 이것은 RxC 성능을 증대시킨다.
다른 장점은 본 발명은 기존의 제조 방법에 많은 변화를 요구하지 않는다는 것이다. 따라서, 제조 비용이 증가한다 하더라도 현저히 증가하지 않는다.
본 발명의 한 양태는 반도체 디바이스에 관한 것이다. 반도체 디바이스는 기판 및 기판 위에 배치된 복수의 전도성 소자를 포함한다. 전도성 소자는 복수의 개구에 의하여 서로 분리되어 있다. 전도체 소자들 위에 및 전도체 소자들 사이에 유전체 물질이 배치된다. 유전체 물질은 개구 내부에 배치되는 제1 부분 및 개구 위와 전도체 소자 위에 배치되는 제2 부분을 포함한다. 제1 부분은 제2 부분보다 실질적으로 더 다공질이다.
본 발명의 다른 양태는 반도체 디바이스에 관한 것이다. 반도체 디바이스는 기판 및 기판 위에 배치된 복수의 금속 소자를 포함한다. 저-k 유전체 물질은 금속 소자들 사이에 및 그 위에 배치된다. 저-k 유전체 물질은 금속 소자 사이에 배치된 제1 부분을 포함한다. 제1 부분은 제1 유전 상수를 가진다. 저-k 유전체 물질은 금속 소자 상에 배치된 제2 부분을 포함한다. 제2 부분은 제2 유전 상수를 가진다. 제1 유전 상수는 제2 유전 상수보다 낮다. 제1 유전 상수 및 제2 유전 상수는 각각 이산화규소의 유전 상수 미만이다.
본 발명의 또 다른 양태는 반도체 디바이스의 제조 방법에 관한 것이다. 복수의 전도성 소자가 기판 상에 형성된다. 전도성 소자는 복수의 개구에 의하여 서로 분리되어 있다. 배리어층이 전도성 소자 상에 형성되어 있다. 배리어층은 개구의 측벽을 커버하도록 형성된다. 배리어층에 처리 공정이 실시된다. 배리어층은 처리 공정이 실시된 후 친수성이 된다. 처리 공정이 실시된 후 배리어층 위에 유전체 물질이 형성된다. 유전체 물질은 개구를 채우고 복수의 포로겐을 함유한다.
이상은 수가지 실시양태의 특성들을 요약하고 있어, 당업자라면 후속되는 상세한 설명을 잘 이해할 수 있다. 당업자는 본원에 도입된 실시양태의 동일 목적을 수행하고/하거나 동일 이점을 달성하기 위한 다른 공정 및 구조를 설계하거나 변경시키기 위한 기초로서 본 개시내용을 용이하게 이용할 수 있음을 인지하여야 한다. 당업자는 또한 그러한 동등한 구성이 본 개시내용의 취지 및 범주를 벗어나지 않는다는 것과, 본 개시내용의 취지 및 범주를 벗어나지 않도록 하면서 본원의 각종 변화, 치환 및 변경을 가할 수 있다는 것을 인식하여야 한다.
본 개시내용의 측면은 첨부 도면을 참조하여 읽을 때 하기 상세한 설명을 통해 가장 잘 이해된다. 산업계의 표준 실무에 따라, 각종 특징부들이 척도에 비례하여 도시되어 있지 않음을 강조해 둔다. 실제로, 논의의 명료성을 위해, 각종 특징부들의 크기는 임의로 확대되거나 감소될 수 있다.
도 1-5 및 9-12는 본 발명의 일부 실시양태에 따른 제조의 여러 단계에서 반도체 디바이스의 개략적인 횡단 측면도이다.
도 6a-6b는 본 발명의 일부 실시양태에 따른 저-k 유전체 물질의 형성에 이용되는 전구체의 제1 성분 및 제2 성분의 화학식을 나타낸 것이다.
도 7은 단량체 및 본 발명의 일부 실시양태에 따른 단량체로 구성된 미셀의 모식도이다.
도 8a-8b는 본 발명의 일부 실시양태에 따라 도 7의 미셀을 형성할 수 있는 계면활성제형 포로겐의 화학식을 나타낸 것이다.
도 13은 본 발명의 일부 실시양태에 따른 저-k 유전체 물질 내부에서의 규소 함량 변화를 나타내는 그래프이다.
도 14는 본 발명의 일부 실시양태에 따른 반도체 디바이스의 제조 방법을 도시하는 흐름도이다.

Claims (10)

  1. 기판;
    상기 기판 위에 배치되고, 복수의 개구들에 의해 서로 분리되어 있는 복수의 전도성 소자들; 및
    상기 전도성 소자들 위 및 상기 전도성 소자들 사이에 배치되는 유전체 물질로서, 상기 개구들 내부에 배치되는 제1 부분, 및 상기 개구들 위와 상기 전도성 소자들 위에 배치되는 제2 부분을 포함하는 유전체 물질
    을 포함하는 반도체 디바이스로서,
    상기 제1 부분이 상기 제2 부분보다 더 다공질인 반도체 디바이스.
  2. 제1항에 있어서, 상기 유전체 물질의 제1 부분이 상기 유전체 물질의 제2 부분보다 낮은 유전 상수를 갖는 반도체 디바이스.
  3. 제1항에 있어서,
    상기 유전체 물질이 복수의 다공질 구조를 포함하고,
    상기 유전체 물질의 제1 부분에 배치된 다공질 구조는 상기 유전체 물질의 제2 부분에 배치된 다공질 구조보다 크기가 더 큰 반도체 디바이스.
  4. 제1항에 있어서, 상기 전도성 소자들과 상기 유전체 물질 사이에 배치되는 배리어층을 추가로 포함하고, 상기 배리어층의 표면이 친수성을 갖는 반도체 디바이스.
  5. 제1항에 있어서, 상기 전도성 소자들은 배선 구조의 금속 라인인 반도체 디바이스.
  6. 제1항에 있어서, 상기 전도성 소자들의 적어도 일부 위에 배치된 하나 이상의 전도성 비아를 추가로 포함하는 반도체 디바이스.
  7. 제1항에 있어서, 상기 유전체 물질의 유전 상수는 이산화규소의 유전 상수보다 작은 반도체 디바이스.
  8. 기판;
    상기 기판 위에 배치되는 복수의 금속 소자들; 및
    상기 금속 소자들 사이 및 상기 금속 소자들 위에 배치되는 저-k 유전체 물질로서, 상기 금속 소자들 사이에 배치되고 제1 유전 상수를 갖는 제1 부분, 및 상기 금속 소자들 위에 배치되고 제2 유전 상수를 갖는 제2 부분을 포함하는 저-k 유전체 물질
    을 포함하는 반도체 디바이스로서,
    상기 제1 유전 상수는 상기 제2 유전 상수보다 낮고;
    상기 제1 유전 상수 및 상기 제2 유전 상수는 각각 이산화규소의 유전 상수보다 작은 반도체 디바이스.
  9. 반도체 디바이스의 제조 방법으로서,
    복수의 개구에 의해 서로 분리되어 있는 복수의 전도성 소자를 기판 위에 형성하는 단계;
    상기 개구의 측벽을 덮도록 형성된 배리어층을 상기 전도성 소자 위에 형성하는 단계;
    배리어층에 처리 공정을 실시하는 단계로서, 상기 처리 공정이 실시된 후 배리어층이 친수성이 되는 단계; 및
    상기 처리 공정이 실시된 후 상기 배리어층 위에, 상기 개구를 채우고 복수의 포로겐을 함유하는 유전체 물질을 형성하는 단계
    를 포함하는 제조 방법.
  10. 제9항에 있어서, 상기 처리 공정이 이하의 공정 조건에서 실시되는 것인 제조 방법:
    500의 분당 표준 세제곱 센티미터(sccm) 내지 2000 sccm 범위의 유속;
    100℃ 내지 400℃ 범위의 공정 온도;
    0.1 Torr 내지 10 Torr 범위의 공정 압력;
    50 Watt 내지 1500 Watt 범위의 공정 동력; 및
    2초 내지 120초 범위의 공정 지속시간.

KR1020150159825A 2015-07-30 2015-11-13 다공질 저-k 구조 형성 시스템 및 방법 Active KR101845592B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/813,177 2015-07-30
US14/813,177 US10008382B2 (en) 2015-07-30 2015-07-30 Semiconductor device having a porous low-k structure

Publications (2)

Publication Number Publication Date
KR20170015062A true KR20170015062A (ko) 2017-02-08
KR101845592B1 KR101845592B1 (ko) 2018-04-04

Family

ID=57886097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150159825A Active KR101845592B1 (ko) 2015-07-30 2015-11-13 다공질 저-k 구조 형성 시스템 및 방법

Country Status (4)

Country Link
US (4) US10008382B2 (ko)
KR (1) KR101845592B1 (ko)
CN (1) CN106409654B (ko)
TW (1) TWI585971B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190064446A (ko) * 2017-11-30 2019-06-10 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스용 접촉 플러그 및 그 형성 방법
US12431412B2 (en) 2017-11-30 2025-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs for semiconductor device and method of forming same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10008382B2 (en) * 2015-07-30 2018-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a porous low-k structure
JP7045929B2 (ja) * 2018-05-28 2022-04-01 東京エレクトロン株式会社 半導体装置の製造方法および基板処理装置
US11495532B2 (en) 2020-02-27 2022-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques to inhibit delamination from flowable gap-fill dielectric
DE102020127527A1 (de) * 2020-04-29 2021-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Verbindungsstruktur und -verfahren
US11450563B2 (en) 2020-04-29 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method
US12094823B2 (en) * 2021-05-07 2024-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnection structure and methods of forming the same
US12272597B2 (en) * 2021-06-17 2025-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor interconnection structures and methods of forming the same
CN117826481A (zh) * 2022-09-29 2024-04-05 群创光电股份有限公司 光学装置
CN115565933A (zh) * 2022-10-25 2023-01-03 长江存储科技有限责任公司 介电结构、制备方法、以及半导体器件

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461003A (en) * 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
US5494858A (en) * 1994-06-07 1996-02-27 Texas Instruments Incorporated Method for forming porous composites as a low dielectric constant layer with varying porosity distribution electronics applications
US6251470B1 (en) * 1997-10-09 2001-06-26 Micron Technology, Inc. Methods of forming insulating materials, and methods of forming insulating materials around a conductive component
US6376859B1 (en) * 1998-07-29 2002-04-23 Texas Instruments Incorporated Variable porosity porous silicon isolation
US6159842A (en) * 1999-01-11 2000-12-12 Taiwan Semiconductor Manufacturing Company Method for fabricating a hybrid low-dielectric-constant intermetal dielectric (IMD) layer with improved reliability for multilevel interconnections
JP3888794B2 (ja) * 1999-01-27 2007-03-07 松下電器産業株式会社 多孔質膜の形成方法、配線構造体及びその形成方法
TW400633B (en) * 1999-03-19 2000-08-01 United Microelectronics Corp The manufacture method of interconnects
JP3184177B2 (ja) 1999-03-26 2001-07-09 キヤノン販売株式会社 層間絶縁膜の形成方法、半導体製造装置、及び半導体装置
US6514881B1 (en) * 2000-05-23 2003-02-04 Texas Instruments Incorporated Hybrid porous low-K dielectrics for integrated circuits
US6528145B1 (en) * 2000-06-29 2003-03-04 International Business Machines Corporation Polymer and ceramic composite electronic substrates
US6852648B2 (en) * 2000-09-27 2005-02-08 Agere Systems Inc. Semiconductor device having a low dielectric constant dielectric material and process for its manufacture
US6905938B2 (en) * 2001-04-24 2005-06-14 United Microelectronics Corp. Method of forming interconnect structure with low dielectric constant
US6963137B2 (en) * 2001-07-18 2005-11-08 Trikon Holdings Limited Low dielectric constant layers
US6933586B2 (en) * 2001-12-13 2005-08-23 International Business Machines Corporation Porous low-k dielectric interconnects with improved adhesion produced by partial burnout of surface porogens
US20030155657A1 (en) * 2002-02-14 2003-08-21 Nec Electronics Corporation Manufacturing method of semiconductor device
AU2003221365A1 (en) * 2002-03-15 2003-09-29 Canon Kabushiki Kaisha Porous material and process for producing the same
US6774057B1 (en) * 2002-06-25 2004-08-10 Lsi Logic Corporation Method and structure for forming dielectric layers having reduced dielectric constants
JP4471336B2 (ja) 2003-06-11 2010-06-02 株式会社神戸製鋼所 多孔質膜を備えた基板の製造方法
US7250370B2 (en) * 2003-09-19 2007-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Two step post-deposition treatment of ILD layer for a lower dielectric constant and improved mechanical properties
US6902440B2 (en) 2003-10-21 2005-06-07 Freescale Semiconductor, Inc. Method of forming a low K dielectric in a semiconductor manufacturing process
US6958524B2 (en) * 2003-11-06 2005-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Insulating layer having graded densification
US7196423B2 (en) * 2004-03-26 2007-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure with dielectric barrier and fabrication method thereof
US7611996B2 (en) * 2004-03-31 2009-11-03 Applied Materials, Inc. Multi-stage curing of low K nano-porous films
US7015150B2 (en) * 2004-05-26 2006-03-21 International Business Machines Corporation Exposed pore sealing post patterning
US20060003600A1 (en) * 2004-06-30 2006-01-05 Barns Chris E Contact planarization for integrated circuit processing
JP2006060166A (ja) * 2004-08-24 2006-03-02 Matsushita Electric Ind Co Ltd 電子デバイス及びその製造方法
US7394155B2 (en) 2004-11-04 2008-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Top and sidewall bridged interconnect structure and method
US7517791B2 (en) * 2004-11-30 2009-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100745986B1 (ko) 2004-12-08 2007-08-06 삼성전자주식회사 다공 생성 물질을 포함하는 충전재를 사용하는 미세 전자소자의 듀얼 다마신 배선의 제조 방법
JP5180426B2 (ja) * 2005-03-11 2013-04-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7651942B2 (en) * 2005-08-15 2010-01-26 Infineon Technologies Ag Metal interconnect structure and method
US7348280B2 (en) * 2005-11-03 2008-03-25 International Business Machines Corporation Method for fabricating and BEOL interconnect structures with simultaneous formation of high-k and low-k dielectric regions
US20070194450A1 (en) * 2006-02-21 2007-08-23 Tyberg Christy S BEOL compatible FET structure
US7382012B2 (en) * 2006-02-24 2008-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing parasitic capacitance of MIM capacitor in integrated circuits by reducing effective dielectric constant of dielectric layer
FR2910178B1 (fr) * 2006-12-15 2009-05-15 St Microelectronics Sa Procede de realisation d'un element dielectrique poreux et element dielectrique correspondant
US20090122460A1 (en) * 2007-11-12 2009-05-14 Alexander Gschwandtner Semiconductor Device and Method for Producing the Same
US8003281B2 (en) 2008-08-22 2011-08-23 Taiwan Semiconductor Manufacturing Company, Ltd Hybrid multi-layer mask
US7928003B2 (en) * 2008-10-10 2011-04-19 Applied Materials, Inc. Air gap interconnects using carbon-based films
US8736014B2 (en) * 2008-11-14 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. High mechanical strength additives for porous ultra low-k material
US7862962B2 (en) 2009-01-20 2011-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layout design
US8693081B2 (en) * 2010-09-30 2014-04-08 University Of Cincinnati Electrofluidic imaging film, devices, and displays, and methods of making and using the same
CN103238206A (zh) * 2010-12-20 2013-08-07 应用材料公司 原位低介电常数加盖以改良整合损坏抗性
US8621406B2 (en) 2011-04-29 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US9142508B2 (en) * 2011-06-27 2015-09-22 Tessera, Inc. Single exposure in multi-damascene process
JP2013012653A (ja) 2011-06-30 2013-01-17 Panasonic Corp 光学素子およびその製造方法
US8664679B2 (en) 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes
CA2856007A1 (en) * 2011-11-18 2013-05-23 Jx Nippon Oil & Energy Corporation Organic el element
KR20170124621A (ko) * 2011-12-20 2017-11-10 인텔 코포레이션 등각 저온 밀봉 유전체 확산 장벽들
US8728332B2 (en) 2012-05-07 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of patterning small via pitch dimensions
US20130320451A1 (en) 2012-06-01 2013-12-05 Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") Semiconductor device having non-orthogonal element
JP5925611B2 (ja) * 2012-06-21 2016-05-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8859397B2 (en) 2012-07-13 2014-10-14 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US9034756B2 (en) * 2012-07-26 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit interconnects and methods of making same
US8835304B2 (en) * 2012-08-30 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
US9373586B2 (en) * 2012-11-14 2016-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Copper etching integration scheme
CN103871962B (zh) * 2012-12-18 2017-12-29 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
US8987142B2 (en) 2013-01-09 2015-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-patterning method and device formed by the method
US8799834B1 (en) 2013-01-30 2014-08-05 Taiwan Semiconductor Manufacturing Company Limited Self-aligned multiple patterning layout design
US8900989B2 (en) * 2013-03-06 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating an air gap using a damascene process and structure of same
US9053279B2 (en) 2013-03-14 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Pattern modification with a preferred position function
US9054159B2 (en) 2013-03-14 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of patterning a feature of a semiconductor device
US9153478B2 (en) 2013-03-15 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer etching process for integrated circuit design
US9576892B2 (en) 2013-09-09 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of forming same
US9437479B2 (en) 2013-11-19 2016-09-06 Applied Materials, Inc. Methods for forming an interconnect pattern on a substrate
US9263330B2 (en) * 2014-01-10 2016-02-16 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device, method for forming contact and method for etching continuous recess
TW201535513A (zh) * 2014-02-18 2015-09-16 Applied Materials Inc 介電常數減少且機械性質強化的低ｋ介電層
US9343294B2 (en) * 2014-04-28 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure having air gap and method of forming the same
US9941157B2 (en) * 2015-06-26 2018-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Porogen bonded gap filling material in semiconductor manufacturing
US10008382B2 (en) * 2015-07-30 2018-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a porous low-k structure

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190064446A (ko) * 2017-11-30 2019-06-10 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스용 접촉 플러그 및 그 형성 방법
US10847413B2 (en) 2017-11-30 2020-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming contact plugs for semiconductor device
TWI716768B (zh) * 2017-11-30 2021-01-21 台灣積體電路製造股份有限公司 半導體元件之製造方法
US11756864B2 (en) 2017-11-30 2023-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs for semiconductor device
US12431412B2 (en) 2017-11-30 2025-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs for semiconductor device and method of forming same

Also Published As

Publication number Publication date
US10679846B2 (en) 2020-06-09
US20200303184A1 (en) 2020-09-24
US12300486B2 (en) 2025-05-13
US20180308689A1 (en) 2018-10-25
US20230260781A1 (en) 2023-08-17
CN106409654B (zh) 2020-01-14
US11637010B2 (en) 2023-04-25
TW201705474A (zh) 2017-02-01
US20170033043A1 (en) 2017-02-02
KR101845592B1 (ko) 2018-04-04
TWI585971B (zh) 2017-06-01
CN106409654A (zh) 2017-02-15
US10008382B2 (en) 2018-06-26

Similar Documents

Publication Publication Date Title
KR101845592B1 (ko) 다공질 저-k 구조 형성 시스템 및 방법
US11532552B2 (en) Method and apparatus for forming self-aligned via with selectively deposited etching stop layer
KR101742925B1 (ko) 다마신 구조물의 구조물 및 형성방법
US20240363429A1 (en) Prevention of contact bottom void in semiconductor fabrication
CN105304556B (zh) 接触结构及其形成方法
US12166128B2 (en) Multi-layer film device and method
US12300600B2 (en) Semiconductor device with self-aligned conductive features
KR101795867B1 (ko) 매립 채널 반도체 디바이스 및 그 제조 방법
US20180026091A1 (en) Resistor Structure
US9275953B2 (en) Semiconductor integrated circuit and fabricating the same
US20170103949A1 (en) Forming interlayer dielectric material by spin-on metal oxide deposition
KR20160100202A (ko) FinFET 디바이스의 구조물 및 형성 방법
WO2011160466A1 (zh) 层间介质层及其制造方法、具有该层间介质层的半导体器件
CN110942979A (zh) 半导体结构的形成方法
US20250246540A1 (en) Semiconductor device with liner structure and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20151113

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160908

Patent event code: PE09021S01D

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170427

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20180103

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180329

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180329

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210318

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20220310

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20230314

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20250311

Start annual number: 8

End annual number: 8