[go: up one dir, main page]

KR20180003771A - 집적 회로 장치와 이를 포함하는 전자 장치 - Google Patents

집적 회로 장치와 이를 포함하는 전자 장치 Download PDF

Info

Publication number
KR20180003771A
KR20180003771A KR1020160083289A KR20160083289A KR20180003771A KR 20180003771 A KR20180003771 A KR 20180003771A KR 1020160083289 A KR1020160083289 A KR 1020160083289A KR 20160083289 A KR20160083289 A KR 20160083289A KR 20180003771 A KR20180003771 A KR 20180003771A
Authority
KR
South Korea
Prior art keywords
signal
cpu
controller
clock
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020160083289A
Other languages
English (en)
Other versions
KR102618563B1 (ko
Inventor
장재혁
이예슬
박상용
유태선
황성욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160083289A priority Critical patent/KR102618563B1/ko
Priority to US15/394,518 priority patent/US10255079B2/en
Priority to CN201710428062.6A priority patent/CN107562172B/zh
Priority to TW106119480A priority patent/TWI755401B/zh
Publication of KR20180003771A publication Critical patent/KR20180003771A/ko
Priority to US16/352,185 priority patent/US10678556B2/en
Application granted granted Critical
Publication of KR102618563B1 publication Critical patent/KR102618563B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4418—Suspend and resume; Hibernate and awake
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명의 실시 예들에 따른 집적 회로 장치는 복수의 모드들 중 어느 하나로 동작하는 CPU, 및 상기 CPU의 동작 모드를 제어하는 웨이크업 제어 회로를 포함하고, 상기 웨이크업 제어 회로는 내부 클럭 신호를 생성하는 클럭 생성기, 외부 신호 및 상기 내부 클럭 신호 중 어느 하나를 선택하여, 선택된 신호를 동작 클럭으로서 상기 CPU에 제공하는 멀티플렉서, 및 상기 외부 신호를 기초로 상기 CPU 및 상기 클럭 생성기의 동작을 제어하는 컨트롤러를 포함하고, 상기 복수의 모드들은 제1 모드 및 제2 모드를 포함한다.

Description

집적 회로 장치와 이를 포함하는 전자 장치{INTEGRATED CIRCUIT DEVICE AND ELECTRONIC DEVICE INCLUDING THE SAME}
본 발명의 개념에 따른 실시 예는 집적 회로 장치와 이를 포함하는 전자 장치에 관한 것으로, 특히 저전력 모드에서 기준 클럭 없이 웨이크업 할 수 있는 집적 회로 장치와 이를 포함하는 전자 장치에 관한 것이다.
전자 장치에서 사용 되는 집적 회로 장치는 일반적으로 동작하는 노말 모드 및 전력 소모를 감소할 수 있는 저전력 모드 중 어느 하나로 동작할 수 있다. 여기서, 저전력 모드는 초기 상태 모드 및 슬립 모드를 포함할 수 있다.
집적 회로 장치가 저전력 모드에서 웨이크업 하려면, 자극(stimulus)이 필요하다. 자극은 내부 인터럽트 또는 외부 입력일 수 있다. 집적 회로 장치는 이러한 자극에 반응하기 위하여, 기준 클럭(reference clock)을 사용할 수 있다. 그러나, 기준 클럭을 사용하는 경우, 집적 회로 장치 내부의 클럭 트리(clock tree) 및 모니터링 로직(monitoring logic)이 부분적으로 동작하게 되어, 집적 회로 장치의 전력 소모량이 증가할 수 있다.
집적 회로 장치는 USB 전력 전송 장치로 구현될 수 있다. USB 전력 전송(universal serial bus(USB) power delivery) 표준을 준수하는 USB 전력 전송 장치는 DRP(dual role port), DFP(downstream facing port), 또는 UFP(upstream facing port)로 사용될 수 있다. 또한, USB 전력 전송 장치를 포함하는 시스템은 BMC(Bipolar Mark Code) 방식으로 인코딩된 데이터를 사용할 수 있다. BMC 방식으로 인코딩된 BMC 데이터는 비트(bit)별로 토글(toggle)하는 특성을 갖는다.
본 발명이 이루고자 하는 기술적인 과제는 소모 전력을 줄이기 위해 저전력 모드에서 기준 클럭 없이 웨이크업 할 수 있는 집적 회로 장치와 이를 포함하는 전자 장치를 제공하는 것이다.
본 발명의 실시 예들에 따른 집적 회로 장치는 복수의 모드들 중 어느 하나로 동작하는 CPU, 및 상기 CPU의 동작 모드를 제어하는 웨이크업 제어 회로를 포함하고, 상기 웨이크업 제어 회로는 내부 클럭 신호를 생성하는 클럭 생성기, 외부 신호 및 상기 내부 클럭 신호 중 어느 하나를 선택하여, 선택된 신호를 동작 클럭으로서 상기 CPU에 제공하는 멀티플렉서, 및 상기 외부 신호를 기초로 상기 CPU 및 상기 클럭 생성기의 동작을 제어하는 컨트롤러를 포함하고, 상기 복수의 모드들은 제1 모드 및 제2 모드를 포함한다.
본 발명의 실시 예들에 따른 전자 시스템은 반도체 장치, 및 I2C(inter integrated circuit) 인터페이스를 통해, 상기 반도체 장치에 연결된 적어도 하나 이상의 집적 회로 장치를 포함하고, 상기 적어도 하나 이상의 집적 회로 장치는 제1 모드(low-power) 및 제2 모드(normal) 중 어느 하나로 동작하는 CPU, 내부 클럭 신호를 생성하는 클럭 생성기, 직렬 데이터 및 직렬 클럭을 수신하여, 이를 기초로 상기 CPU 및 상기 클럭 생성기를 제어하는 컨트롤러, 및 상기 직렬 클럭 및 상기 내부 클럭 신호 중 어느 하나를 선택하여, 선택된 신호를 동작 클럭으로서 상기 CPU에 제공하는 멀티플렉서를 포함하고, 상기 컨트롤러는 상기 반도체 장치로부터 수신한 아이디와 상기 집적 회로 장치의 어드레스를 비교한다.
본 발명의 실시 예들에 따른 집적 회로 장치는 복수의 모드들 중 어느 하나로 동작하는 CPU, 및 직렬 데이터 및 직렬 클럭을 기초로 상기 CPU의 동작을 제어하는 컨트롤러를 포함하고, 상기 컨트롤러는 상기 직렬 데이터 및 상기 직렬 클럭을 이용해 스타트 플래그(Start Flag)를 검출하고, 검출 결과를 기초로 검출 신호를 생성하는 검출 회로, 및 검출 신호를 기초로, 웨이크업 신호를 갱신하는 플립플랍 회로를 포함하고, 상기 복수의 모드들은 제1 모드 및 제2 모드를 포함한다.
본 발명의 실시 예에 따른 집적 회로 장치는 저전력 모드에서 내부 클락 신호의 생성을 중지함으로써, 전력 소모를 감소할 수 있는 효과가 있다. 즉, 웨이크업 제어 회로 및 이를 포함하는 AP는 상기 저전력 모드에서 소모되는 정적 전류(static current)를 줄일 수 있고, AP에 전력을 공급하는 배터리의 수명을 연장할 수 있는 효과가 있다.
본 발명의 실시 예에 따른 집적 회로 장치는 외부의 웨이크업 신호를 수신하기 위한 별도의 볼 매핑(ball mapping) 및 GPIO 멀티플렉서가 필요하지 않아, 제품의 단가를 절감할 수 있는 효과가 있다.
본 발명의 실시 예에 따른 집적 회로 장치는 I2C의 스타트 플래그를 웨이크업 신호로 사용하기 때문에, 웨이크업 동작이 빠른 효과가 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 실시 예들에 따른 전자 시스템에 대한 구성을 나타내는 블록도이다.
도 2는 USB 타입-C 플러그로 구현된 본 발명의 실시 예들에 따른 인터페이스의 플러그 구조를 나타낸다.
도 3은 본 발명의 실시 예에 따른 웨이크업 제어 회로의 구성을 나타내는 블록도이다.
도 4는 본 발명의 실시 예들에 따른, 도 3의 웨이크업 제어 회로의 동작을 나타내는 그래프이다.
도 5는 본 발명의 실시 예들에 따른, 도 3의 웨이크업 제어 회로의 노말 모드로의 진입 동작을 나타내는 순서도이다.
도 6은 본 발명의 실시 예들에 따른, 도 3의 웨이크업 제어 회로의 저전력 모드로의 진입 동작을 나타내는 순서도이다.
도 7은 본 발명의 실시 예들에 따른, 도 3의 컨트롤러의 구성을 나타내는 블록도이다.
도 8은 본 발명의 실시 예들에 따른, 도 7의 웨이크업 제어 회로의 동작을 나타내는 타이밍도이다.
도 9는 본 발명의 실시 예들에 따른, 도 7의 웨이크업 제어 회로의 동작을 나타내는 순서도이다.
도 10은 본 발명의 실시 예들에 따른 전자 시스템에 대한 구성을 나타내는 블록도이다.
도 11은 본 발명의 실시 예들에 따른, 도 10의 도시된 전자 시스템의 동작을 나타내는 타이밍 도이다.
이하, 본 명세서에 첨부된 도면들을 참조하여 본 발명의 실시 예들을 상세히 설명한다.
본 명세서는 2015.04.03.자로 공개된 Universal Serial Bus Type-C Cable and Connector Specification Revision 1.1에 포함된 내용을 참조로서 포함한다. 따라서, 본 명세서에서 다르게 설명하지 않는 한 상기 Revision 1.1에 포함된 용어 (term)와 이에 대한 설명(description)은 본 명세서에 기재된 용어와 상기 용어에 대한 설명과 동일하다.
본 명세서는 2014.04.04자로 공개된 I2C-bus specification and user manual에 포함된 내용을 참조로서 포함한다. 따라서, 본 명세서에서 다르게 설명하지 않는 한 상기 manual에 포함된 용어 및 이에 대한 설명은 본 명세서에 기재된 용어와 상기 용어에 대한 설명과 동일하다.
도 1은 본 발명의 실시 예들에 따른 전자 시스템에 대한 구성을 나타내는 블록도이다. 도 1을 참조하면, 전자 시스템(10)은 반도체 장치(100), 집적 회로 장치(200) 및 인터페이스 버스(300)를 포함할 수 있다. 즉, 반도체 장치(100)는 인터페이스 버스(300)를 통해 집적 회로 장치(200)에 연결될 수 있다.
예컨대, 반도체 장치(100)는 PC(personal computer), 충전기(Charger), 저장 장치(Storage Device) 또는 모바일 장치로 구현될 수 있다. 실시 예들에 따라, 반도체 장치(100)는 집적 회로 장치(200)와 다른 집적 회로 장치로 구현될 수 있다. 예컨대, 반도체 장치(100)의 구조는 집적 회로 장치(200)의 구조와 동일 또는 유사할 수 있다.
상기 모바일 장치는 랩탑(laptop) 컴퓨터, 이동 전화기, 스마트폰, 태블릿 PC, PDA (personal digital assistant), EDA(enterprise digital assistant), 디지털 스틸 카메라(digital still camera), 디지털 비디오 카메라(digital video camera), PMP(portable multimedia player), PND(personal navigation device 또는 portable navigation device), 모바일 인터넷 장치(mobile internet device(MID)), 웨어러블 컴퓨터, 사물 인터넷(internet of things(IoT)) 장치, 만물 인터넷(internet of everything(IoE)) 장치, 드론(drone), 또는 e-북(e-book)으로 구현될 수 있다.
집적 회로 장치(200)는 CPU(Central Processing Unit, 210), 웨이크업 제어 회로(220), 인터페이스(230) 및 버스(240)를 포함할 수 있다. 도 1에 도시 되지 않았지만, 집적 회로 장치(200)는 메모리를 포함할 수 있다.
집적 회로 장치(200)는 어플리케이션 프로세서(Application Processor, AP), 전력 관리 IC(Power Management IC), ISP(Image Signal Processor), 디스플레이 컨트롤러(Display Controller), 메모리 컨트롤러(Memory Controller), 터치 패드 컨트롤러(Touch Pad Controller), 모뎀(Modem) 등으로 구현될 수 있다. 실시 예들에 따라, 집적 회로 장치(200)는 배터리를 포함할 수 있다.
실시 예들에 따라, CPU(210), 웨이크업 제어 회로(220), 인터페이스(230), 및 버스(240)는 시스템 온 칩(system on chip(SoC))에 집적될 수 있다. 이하에서, CPU(210)가 저전력 모드 또는 노말 모드로 동작하는 것으로 기술 되나, 이는 집적 회로 장치(200)가 저전력 모드 또는 노말 모드로 동작하는 것과 동일한 의미일 수 있다.
CPU(210)는 웨이크업 제어 회로(220), 인터페이스(230) 및 버스(240)를 제어할 수 있다.
웨이크업 제어 회로(220)는 인터페이스(230)로부터 입력되는 신호들을 기초로, CPU(210)를 웨이크업 하거나, CPU(210)에 공급되는 클럭 신호를 제어할 수 있다. 또한, 웨이크업 제어 회로(220)는 CPU(210)로부터 입력되는 신호를 기초로, CPU(210)로 공급되는 클럭 신호를 제어할 수 있다. 이와 관련된 상세하는 내용은 후술한다.
실시 예들에 따라, 웨이크업 제어 회로(220)는 인터페이스(230)와 함께 집적될 수 있다.
아래에서, 웨이크업 동작이란, 집적 회로 장치(200)가 저전력 모드에서 노말 모드로 진입하는 동작을 의미하고, 저전력 동작이란 집적 회로 장치(200)가 노말 모드에서 저전력 모드로 진입하는 동작을 의미한다.
인터페이스(230)는 반도체 장치(100)와 인터페이스 버스(300)를 통해 통신할 수 있다. 예컨대, 인터페이스(230)는 반도체 장치(100)로부터 클럭 신호 또는 데이터를 수신하거나, 반도체 장치(100)로 전송할 수 있다.
메모리는 휘발성 메모리 장치와 불휘발성 메모리 장치를 집합적으로 또는 개념적으로 나타낸다. 상기 휘발성 메모리 장치는 RAM(random access memory), DRAM(dynamic RAM), 및/또는 SRAM(static RAM)을 포함하고, 상기 불휘발성 메모리 장치는 ROM(read only memory) 및/또는 플래시(flash) 메모리를 포함한다.
전력 관리 IC는 CPU(210), 웨이크업 제어 회로(220), 인터페이스(230) 및 버스(240)각각으로 동작 전압(또는 파워)을 공급할 수 있다. 전력 관리 IC는 전압 레귤레이터들(voltage regulators), 예컨대 LDO(low drop out) 전압 레귤레이터들을 포함할 수 있다. 배터리는 재충전 가능한 배터리로서 배터리 전압을 전력 관리 IC로 공급할 수 있다. 예컨대, 배터리는 플렉시블 배터리로 구현될 수 있다.
인터페이스 버스(300)는 데이터 또는 클럭 신호를 전송하기 위한 복수의 라인들을 포함할 수 있다.
인터페이스 버스(300)는 USB 풀-피쳐드 타입-C 표준 케이블 어셈블리(USB Full-Featured Type-C Standard Cable Assembly), USB 2.0 타입-C 케이블 어셈블리(USB 2.0 Type-C Cable Assembly), USB 타입-C 투 USB 3.1 표준-A 케이블 어셈블리(USB Type-C to USB 3.1 Standard-A Cable Assembly), USB 타입-C 투 USB 2.0 표준-A 케이블 어셈블리(USB Type-C to USB 2.0 Standard-A Cable Assembly), USB 타입-C 투 USB 3.1 표준-B 케이블 어셈블리(USB Type-C to USB 3.1 Standard-B Cable Assembly), USB 타입-C 투 USB 2.0 표준-B 케이블 어셈블리(USB Type-C to USB 2.0 Standard-B Cable Assembly), USB 타입-C 투 USB 2.0 미니-B 케이블 어셈블리(USB Type-C to USB 2.0 Mini-B Cable Assembly), USB 타입-C 투 USB 3.1 마이크로-B 케이블 어셈블리(USB Type-C to USB 3.1 Micro-B Cable Assembly), 또는 USB 타입-C 투 USB 2.0 마이크로-B 케이블 어셈블리(USB Type-C to USB 2.0 Micro-B Cable Assembly)로 구현될 수 있으나 이에 한정되는 것은 아니다.
또한, 인터페이스 버스(300)는 I2C 표준에 따른 데이터 라인 및 클락 라인으로 구현될 수 있으나, 이에 한정되는 것은 아니다.
실시 예들에 따라, 반도체 장치(100)는 충전기인 경우, 반도체 장치(100)는 전원 소스 (source)로서 사용되고, 집적 회로 장치(200)는 전원 싱크(sink)로서 사용될 수 있다.
저장 장치로서 사용되는 집적 회로 장치(200)는 솔리드 스테이트 드라이브(solid state drive or solid state disk(SSD)), 유니버설 플래시 스토리지(universal flash storage), 또는 하드 디스크 드라이브(hard disk drive(HDD))로 구현될 수 있으나 이에 한정되는 것은 아니다.
도 2는 USB 타입-C 플러그로 구현된 본 발명의 실시 예들에 따른 인터페이스의 플러그 구조를 나타낸다. 도 1 및 도 2를 참조하면, 인터페이스(230)는 복수의 핀들(A1~A12와 B1~B12)을 포함할 수 있다. 복수의 핀들(A1~A12와 B1~B12) 각각에 대한 신호 이름과 설명은 상기 USB Type-C Cable and Connector Revision 1.1에 기재되어 있으므로 이들에 대한 설명은 생략한다.
도 3은 본 발명의 실시 예에 따른 웨이크업 제어 회로의 구성을 나타내는 블록도이다.
도 1 및 3을 참조하면, 웨이크업 제어 회로(220)는 외부 신호(ES) 및 저전력 신호(SL)에 따라, CPU(210)가 저전력 모드 또는 노말 모드 중 어느 하나로 동작하도록 제어할 수 있다.
실시 예들에 따라, 웨이크업 제어 회로(220)는 외부 신호(ES)를 기초로, CPU(210)의 노말 모드로 진입 여부를 판단할 수 있다. 만약, CPU(210)가 노말 모드로 진입하는 경우, 웨이크업 제어 회로(220)는 내부 클럭 신호(IC)를 생성할 수 있다. 또한, 웨이크업 제어 회로(220)는 CPU(210)로 전송되는 웨이크업 신호(WU)를 인에이블할 수 있다. 그리고, 웨이크업 제어 회로(220)는 CPU(210)로 제공되는 동작 클럭(OC)을 외부 신호(ES)에서 내부 클럭 신호(IC)로 변경할 수 있다.
웨이크업 제어 회로(220)는 CPU(210)로부터 전송된 저전력 신호(SL)를 기초로, CPU(210)의 저전력 모드로 진입 여부를 판단할 수 있다. 만약, CPU(210)가 저전력 모드로 진입하는 경우, 웨이크업 제어 회로(220)는 CPU(210)로 제공되는 동작 클럭(OC)을 내부 클럭 신호(IC)에서 외부 신호(ES)로 변경할 수 있다. 또한, 웨이크업 제어 회로(220)는 CPU(210)로 전송되는 웨이크업 신호(WU)를 디스에이블할 수 있다. 그리고, 웨이크업 제어 회로(220)는 내부 클럭 신호(IC)의 생성을 중단할 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니다.
도 3을 참조하면, 웨이크업 제어 회로(220)은 컨트롤러(221), 클럭 생성기(222) 및 멀티플렉서(223)를 포함할 수 있다. 발명의 명확한 설명을 위하여, 도 2에는 CPU(210)가 웨이크업 제어 회로(220)와 함께 도시되었다.
실시 예들에 따라, 컨트롤러(221)는 FSM(Finite State Machine) 또는 스타트 플래그(start flag) 검출기로 기능할 수 있다. 이와 관련된 상세한 내용은 후술한다.
컨트롤러(221)는 반도체 장치(100)로부터 외부 신호(ES)를 수신할 수 있다. 컨트롤러(221)는 외부 신호(ES)를 기초로, CPU(210)의 노말 모드로 진입 여부를 판단할 수 있다.
아래에서는 컨트롤러(221)가 FSM(Finite State Machine)로 기능하는 경우의 실시 예에 대하여 설명한다. 예컨대, 외부 신호(ES)는 BMC(Bipolar Mark Code) 방식으로 인코딩된 BMC 데이터 일 수 있다. BMC 데이터는 비트(bit)에 따라 토글(toggle) 형태가 다른 특성을 갖는다. 예컨대, BMC 데이터는 데이터 값이 1이면 풀(full) period로 토글하고, 0이면 하프(half) period로 토글하도록 인코딩 된 데이터일 수 있다. 예컨대, 컨트롤러(221)는 외부 신호(ES)의 엣지(edge)를 카운트하고, 카운트 결과에 따라 CPU(210)의 노말 모드로 진입 여부를 판단할 수 있다.
아래에서는 컨트롤러(221)가 스타트 플래그(start flag) 검출기로 기능하는 경우의 실시 예에 대하여 설명한다. 예컨대, 외부 신호(ES)는 직렬 클럭(SCL) 또는 직렬 데이터(SDA)를 포함할 수 있다. 컨트롤러(221)는 외부 신호(ES)를 기초로 스타트 플래그를 검출할 수 있다. 컨트롤러(221)는 스타트 플래그의 검출 결과를 기초로, CPU(210)의 노말 모드로 진입 여부를 판단할 수 있다. 이와 관련된 상세한 내용은 후술한다.
만약, CPU(210)가 노말 모드로진입하는 경우, 컨트롤러(221)는 클럭 생성기(222)로 생성 신호(EN)를 출력할 수 있다. 예컨대, 컨트롤러(221)는 외부 신호(ES)의 엣지를 카운트한 카운트 값이 제1 기준 값에 이른 경우, 클럭 생성기(222)로 생성 신호(EN)를 출력할 수 있다.
또한, 컨트롤러(221)는 CPU(210)로 전송되는 웨이크업 신호(WU)를 인에이블할 수 있다. 예컨대, 컨트롤러(221)는 카운트 값이 제2 기준 값에 이른 경우, CPU(210)로 전송되는 웨이크업 신호(WU)를 인에이블할 수 있다. 실시 예들에 따라, 제2 기준 값은 제1 기준 값보다 클 수 있다.
그리고, 컨트롤러(221)는, 동작 클럭(OC)이 외부 신호(ES)에서 내부 클럭 신호(IC)로 변경되도록, 멀티플렉서(223)로 스위치 신호(SW)를 출력함으로서, 멀티플렉서(223)을 제어할 수 있다. 예컨대, 컨트롤러(221)는 카운트 값이 제3 기준 값에 이른 경우, CPU(210)로 제공되는 동작 클럭(OC)이 내부 클럭 신호(IC)로 변경되도록, 멀티플렉서(223)로 스위치 신호(SW)를 출력함으로써, 멀티플렉서(223)을 제어할 수 있다. 예컨대, 컨트롤러(221)는 스위치 신호(SW)를 인에이블 할 수 있다.
실시 예들에 따라, 제3 기준 값은 제2 기준 값보다 클 수 있다.
컨트롤러(221)는 CPU(210)으로부터 저전력 신호(SL)를 수신할 수 있다.
컨트롤러(221)는 CPU(210)로부터 전송된 저전력 신호(SL)를 기초로, CPU(210)의 저전력 모드로 진입 여부를 판단할 수 있다.
만약, CPU(210)가 저전력 모드로진입하는 경우, 컨트롤러(221)는, 동작 클럭(OC)이 내부 클럭 신호(IC)에서 외부 신호(ES)로 변경되도록, 멀티플렉서(223)로 스위치 신호(SW)를 출력함으로서, 멀티플렉서(223)을 제어할 수 있다. 예컨대, 컨트롤러(221)는 스위치 신호(SW)를 디스에이블 할 수 있다.
또한, 컨트롤러(221)는 CPU(210)로 전송되는 웨이크업 신호(WU)를 디스에이블할 수 있다. 그리고, 컨트롤러(221)는 클럭 생성기(222)로 생성 신호(EN)를 출력하지 않을 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니다.
클럭 생성기(222)는 생성 신호(EN)에 따라, 내부 클럭 신호(IC)를 생성하고, 내부 클럭 신호(IC)를 멀티플렉서(223)로 출력할 수 있다.
멀티플렉서(223)는 스위치 신호(SW)에 따라, 내부 클럭 신호(IC) 또는 외부 신호(ES) 중 어느 하나를 선택하고, 선택된 신호를 동작 클럭(OC)로서 CPU(210)로 제공할 수 있다. 예컨대, 멀티플렉서(223)는 스위치 신호(SW)가 하이 레벨(high level)이면 내부 클럭 신호(IC)를 선택하고, 스위치 신호(SW)가 로우 레벨(low level)이면 외부 신호(ES)를 선택할 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니다.
도 4는 본 발명의 실시 예들에 따른, 도 3의 웨이크업 제어 회로의 동작을 나타내는 그래프이다. 도 4에서는 컨트롤러(221)가 FSM(Finite State Machine)로 기능하는 경우의 실시 예에 대하여 설명한다. 도 1, 도 3 및 도 4를 참조하면, 구간 T0~T1에서, 생성 신호(EN)는 로우 레벨이므로, 클럭 생성기(222)는 저전력 모드에 기초하여 동작할 수 있다. 예컨대, 클럭 생성기(222)는 내부 클럭 신호(IS)를 생성하지 않을 수 있다.
웨이크업 신호(WU)는 로우 레벨 일 수 있다. 따라서, CPU(210)의 동작 모드는 저전력 모드(Low-power mode)일 수 있고, 저전력 신호(SL)는 하이 레벨일 수 있다.
설명의 편의를 위하여, 외부 신호(ES)는 계속해서(즉, 구간 T0~T4에서) 일정한 주기로 토글하는 것으로 도시되었으나, 본 발명은 이에 한정되는 것은 아니다. 실시 예들에 따라, 집적 회로 장치(200)가 USB PD 장치인 경우, 외부 신호(ES)는 BMC 데이터 일 수 있고, 웨이크업 제어 회로(220)는 엣지 카운팅을 통해, BMC 데이터의 프리앰블(preamble) 부분을 검출할 수 있다.
스위치 신호(SW)는 로우 레벨 일 수 있다. 따라서, 동작 클럭(OC)는 외부 신호(ES)와 동일할 수 있다. 실시 예들에 따라, 구간 T0~T1의 길이는 변경될 수 있다.
구간 T1~T2에서, 생성 신호(EN)는 하이 레벨이므로, 클럭 생성기(222)는 노말 모드에 기초하여 동작할 수 있다. 예컨대, 클럭 생성기(222)는 내부 클럭 신호(IS)를 온전하게 생성하기 전인 초기화(initialization) 상태일 수 있다.
웨이크업 신호(WU)는 로우 레벨 일 수 있다. 따라서, CPU(210)의 동작 모드는 저전력 모드(Low-power mode)일 수 있고, 저전력 신호(SL)는 하이 레벨일 수 있다.
스위치 신호(SW)는 로우 레벨 일 수 있다. 따라서, 동작 클럭(OC)는 외부 신호(ES)와 동일할 수 있다. 실시 예들에 따라, 구간 T1~T2의 길이는 변경될 수 있다.
구간 T2~T3에서, 생성 신호(EN)는 하이 레벨이므로, 클럭 생성기(222)는 노말 모드에 기초하여 동작할 수 있다. 예컨대, 클럭 생성기(222)는 내부 클럭 신호(IS)를 온전하게 생성하기 전인 초기화(initialization) 상태일 수 있다.
웨이크업 신호(WU)는 하이 레벨 일 수 있다. 따라서, CPU(210)의 동작 모드는 작업을 일시적으로 중단하고, 입력된 정보를 먼저 처리하는 IRQ(interrupt-request) 모드일 수 있고, 저전력 신호(SL)는 하이 레벨일 수 있다.
스위치 신호(SW)는 로우 레벨 일 수 있다. 따라서, 동작 클럭(OC)는 외부 신호(ES)와 동일할 수 있다. 실시 예들에 따라, 구간 T2~T3의 길이는 변경될 수 있다.
구간 T3~T4에서, 생성 신호(EN)는 하이 레벨이므로, 클럭 생성기(222)는 노말 모드에 기초하여 동작할 수 있다. 예컨대, 클럭 생성기(222)는 내부 클럭 신호(IS)를 온전하게 생성하는 노말 상태일 수 있다.
웨이크업 신호(WU)는 하이 레벨 일 수 있다. 따라서, CPU(210)의 동작 모드는 IRQ(interrupt-request) 모드를 마치고, 노말 모드이고, 저전력 신호(SL)는 로우 레벨일 수 있다. 실시 예들에 따라, CPU(210)는 클럭 생성기(222)가 노말 모드에 기초하여 동작하기 시작한 시점으로부터, 설정 시간(TA)이 경과 한 후, 노말 모드로 진입할 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니다.
스위치 신호(SW)는 하이 레벨 일 수 있다. 따라서, 동작 클럭(OC)는 내부 클럭 신호(IS)와 동일할 수 있다. 도 4에는 도시되지 않았지만, 멀티플렉서(223)의 스위칭 동작시 실제로 스위칭 동작이 수행되는 스위칭 시간이 소요될 수 있다. 실시 예들에 따라, 구간 T3~T4의 길이는 변경될 수 있다.
도 5는 본 발명의 실시 예들에 따른, 도 3의 웨이크업 제어 회로의 노말 모드로의 진입 동작을 나타내는 순서도이다. 도 1, 도 3 및 도 5를 참조하면, 단계 S110에서 웨이크업 제어 회로(220)는 저전력 모드에서 외부 신호(ES)를 수신할 수 있다.
단계 S120에서, 웨이크업 제어 회로(220)는 외부 신호(ES)를 기초로 CPU(210)의 노말 모드로 진입 여부를 판단할 수 있다.
CPU(210)가 노말 모드로진입하는 것으로 판단되는 경우(단계 S130의 YES), 단계 S140에서, 웨이크업 제어 회로(220)는 내부 클럭 신호(IC)를 생성할 수 있다.
단계 S150에서, 웨이크업 제어 회로(220)는 웨이크업 신호(WU)를 인에이블 하고, CPU(210)로 전송할 수 있다.
단계 S160에서, 웨이크업 제어 회로(220)는 스위치 신호(SW)에 기초하여 선택된 내부 클럭 신호(IC)를 CPU(210)로 제공할 수 있다.
도 6은 본 발명의 실시 예들에 따른, 도 3의 웨이크업 제어 회로의 저전력 모드로의 진입 동작을 나타내는 순서도이다. 도 1, 도 3 및 도 6를 참조하면, 단계 S210에서 웨이크업 제어 회로(220)는 노말 모드에서 저전력 신호(SL)를 수신할 수 있다.
단계 S220에서, 웨이크업 제어 회로(220)는 저전력 신호(SL)를 기초로 CPU(210)의 노말 모드로 진입 여부를 판단할 수 있다.
CPU(210)가 노말 모드로진입하는 것으로 판단되는 경우(단계 S230의 YES), 단계 S240에서, 웨이크업 제어 회로(220)는 스위치 신호(SW)에 기초하여 선택된 외부 신호(ES)를 CPU(210)로 제공할 수 있다.
단계 S250에서, 웨이크업 제어 회로(220)는 웨이크업 신호(WU)를 디스에이블 하고, CPU(210)로 전송할 수 있다.
단계 S260에서, 웨이크업 제어 회로(220)는 내부 클럭 신호(IC)의 생성을 중단할 수 있다.
도 7은 본 발명의 실시 예들에 따른 컨트롤러의 구성을 나타내는 블록도이다. 도 7에서는 컨트롤러(221)가 스타트 플래그 검출기로 기능하는 경우의 실시 예에 대하여 설명한다. 도 7을 참조하면, 컨트롤러(221A)는 검출 회로(221-1) 및 플립플랍 회로(221-2)를 포함할 수 있다.
도 7에는 도시 되지 않았지만, 도 1에 도시된 집적 회로 장치(200)는 I2C(inter integrated circuit) 인터페이스 버스를 통해 반도체 장치(100)와 통신할 수 있다.
I2C 인터페이스 버스는 2개의 양방향 오픈 드레인 선들로 구성된다. 예컨대, 양방향 오픈 드레인 선들은 직렬 데이터(SDA)를 위한 라인 및 직렬 클럭(SCL)을 위한 라인일 수 있다.
I2C 인터페이스 버스는 1개의 데이터 라인을 통해 복수의 장치들을 연결할 수 있기 때문에, 반 이중(half duplex) 통신을 할 수 있다.
검출 회로(221-1)는 반도체 장치(100)로부터 직렬 데이터(SDA) 및 직렬 클럭(SCL)를 수신할 수 있다. 이때 반도체 장치(100)는 집적 회로 장치(200)와 다른 직접 회로 장치 일 수 있다. 예컨대, 반도체 장치(100)는 어플리케이션 프로세서일 수 있다.
검출 회로(221-1)는 직렬 데이터(SDA) 및 직렬 클럭(SCL)을 이용해 스타트 플래그(start flag)를 검출할 수 있다. 예컨대, 상기 I2C 스펙에 따르면, 검출 회로(221-1)는 직렬 클럭(SCL)이 하이 레벨(high level)인 상태에서, 직렬 데이터(SDA)가 하이 레벨에서 로우 레벨로 변화하는 경우, 스타트 플래그를 검출할 수 있다.
스타트 플래그가 검출된 경우, 검출 회로(221-1)는 검출 신호(DS)를 생성할 수 있다. 실시 예들에 따라, 검출 회로(221-1)는 스타트 플래그가 발생한 구간과 동일한 구간을 갖는 검출 신호(DS)를 생성할 수 있다. 이와 관련된 상세한 내용은 도 8에서 설명될 것이다.
검출 회로(221-1)는 검출 신호(DS)를 플립플랍 회로(221-2)로 출력할 수 있다.
플립플랍 회로(221-2)는 검출 신호(DS)에 기초하여 내부에 저장된 웨이크업 신호(WU)를 인에이블 할 수 있다.
또한, 플립플랍 회로(221-2)는 CPU(210)로부터 수신한 저전력 신호(SL)에 기초하여 내부에 저장된 웨이크업 신호(WU)를 디스에이블 할 수 있다.
플립플랍 회로(221-2)는 웨이크업 신호(WU)를 CPU(210)로 출력할 수 있다.
CPU(210)는 수신한 웨이크업 신호(WU)에 따라, 저전력 모드에서 노말 모드로 진입할 수 있다. 예컨대, CPU(210)는 저전력 모드에서 하이 레벨의 웨이크업 신호(WU)를 수신하면, 웨이크업 시퀀스를 시작함으로써, 노말 모드로 진입할 수 있다. 반면, CPU(210)는 저전력 모드로 진입하는 경우, 저전력 신호(SL)를 플립플랍 회로(221-2)로 출력함으로써, 플립플랍 회로(221-2)를 리셋하고, 웨이크업 신호(WU)를 디스에이블 할 수 있다.
도 8은 본 발명의 실시 예들에 따른, 도 7의 웨이크업 제어 회로의 동작을 나타내는 타이밍도이다. 도7 및 도 8을 참조하면, 구간 T0~T1에서, 웨이크업 신호(WU)는 로우 레벨 일 수 있다. 따라서, CPU(210)의 동작 모드는 저전력 모드일 수 있고, 저전력 신호(SL)는 하이 레벨일 수 있다.
직렬 데이터(SDA) 및 직렬 클럭(SCL)은 아무 입력이 없는 상태일 것이므로, 하이 레벨일 수 있다. 실시 예들에 따라, 직렬 데이터(SDA) 및 직렬 클럭(SCL)은 풀업(pull-up) 되어 있는 상태일 수 있다. 따라서, 스타트 플래그 및 검출 신호(DS)는 로우 레벨일 수 있다.
시점 T1에서, 직렬 데이터(SDA)가 하이 레벨에서 로우 레벨로 변화함에 따라, 스타트 플래그가 검출될 수 있다.
구간 T1~T2에서, 웨이크업 신호(WU)는 하이 레벨 일 수 있다. 따라서, CPU(210)의 동작 모드는 노말 모드일 수 있고, 저전력 신호(SL)는 로우 레벨일 수 있다.
직렬 클럭(SCL)이 하이 레벨인 상태로, 직렬 데이터(SDA)가 로우 레벨이므로, 스타트 플래그는 하이 레벨 일 수 있다. 스타트 플래그가 검출됨에 따라, 검출 신호(DS)는 하이 레벨일 수 있다.
시점 T2에서, 직렬 클럭(SCL)이 로우 레벨로 변화함에 따라, 스타트 플래그는 로우 레벨로 변화할 수 있다.
구간 T2~T3에서, 웨이크업 신호(WU)는 계속해서, 하이 레벨 일 수 있다. 따라서, CPU(210)의 동작 모드는 노말 모드일 수 있고, 저전력 신호(SL)는 로우 레벨일 수 있다.
직렬 클럭(SCL) 및 직렬 데이터(SDA)가 로우 레벨이므로, 스타트 플래그는 로우 레벨 일 수 있다. 이에 따라, 검출 신호(DS)는 로우 레벨일 수 있다.
도 9는 본 발명의 실시 예들에 따른, 도 7의 웨이크업 제어 회로의 동작을 나타내는 순서도이다. 도 7 및 도 9를 참조하면, 단계 S310에서, 컨트롤러(221A)는 저전력 모드인 상태에서, 직렬 데이터(SDA) 및 직렬 클럭(SCL)을 수신할 수 있다.
단계 S320에서, 컨트롤러(221A)는 직렬 데이터(SDA) 및 직렬 클럭(SCL)을 기초로 스타트 플래그를 검출할 수 있다. 예컨대, 직렬 클럭(SCL)이 하이 레벨인 동안 직렬 데이터(SDA)가 하이 레벨에서 로우 레벨로 변하는 경우, 컨트롤러(221A)는 스타트 플래그가 발생한 것으로 판단하고, 스타트 플래그를 검출할 수 있다.
만약, 스타트 플래그가 검출된 경우(S330의 YES), 단계 S340에서, 컨트롤러(221A)는 웨이크업 신호(WU)을 인에이블하고, CPU(210)로 출력할 수 있다.
도 10은 본 발명의 실시 예들에 따른 전자 시스템에 대한 구성을 나타내는 블록도이다. 도 10을 참조하면, 전자 시스템(10?)은 반도체 장치(100) 및 복수의 집적 회로 장치들(200-1~200-n)을 포함할 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 전자 시스템(10?)은 복수의 반도체 장치들을 포함할 수 있다.
복수의 집적 회로 장치들(200-1~200-n)은 반도체 장치(100)와 I2C 인터페이스 버스로 연결될 수 있다.
반도체 장치(100)는 I2C 인터페이스 버스를 통해 복수의 집적 회로 장치들(200-1~200-n)에 연결될 수 있다. 그러나, 반도체 장치(100)는 한번에 오직 하나의 집적 회로 장치와 통신할 수 있다.
예컨대, 반도체 장치(100)는 PC(personal computer), 충전기(Charger), 저장 장치(Storage Device) 또는 모바일 장치로 구현될 수 있다. 실시 예들에 따라, 반도체 장치(100)는 집적 회로 장치(200)와 다른 집적 회로 장치로 구현될 수 있다. 예컨대, 반도체 장치(100)의 구조는 집적 회로 장치(200)의 구조와 동일 또는 유사할 수 있다.
상기 모바일 장치는 랩탑(laptop) 컴퓨터, 이동 전화기, 스마트폰, 태블릿 PC, PDA (personal digital assistant), EDA(enterprise digital assistant), 디지털 스틸 카메라(digital still camera), 디지털 비디오 카메라(digital video camera), PMP(portable multimedia player), PND(personal navigation device 또는 portable navigation device), 모바일 인터넷 장치(mobile internet device(MID)), 웨어러블 컴퓨터, 사물 인터넷(internet of things(IoT)) 장치, 만물 인터넷(internet of everything(IoE)) 장치, 드론(drone), 또는 e-북(e-book)으로 구현될 수 있다.
설명의 편의를 위하여, 아래에서는 제1 집적 회로 장치(200-1)에 대하여 설명되나, 복수의 집적 회로 장치들(200-1~200-n) 각각의 구성은 실질적으로 서로 동일할 수 있다.
도 10을 참조하면, 제1 집적 회로 장치(200-1)는 CPU(210B), 웨이크업 제어 회로(220B), 인터페이스(230B)를 포함할 수 있다.
CPU(210B)는 제1 집적 회로 장치(200-1)의 동작을 제어할 수 있다.
실시 예들에 따라, 웨이크업 제어 회로(220B)는 인터페이스(230B)와 함께 집적될 수 있다.
웨이크업 제어 회로(220B)는 반도체 장치(100)로부터 수신한 아이디(ID), 직렬 데이터(SDA), 직렬 클럭(SCL), 그리고 CPU(210B)로부터 수신한 저전력 신호(SL)에 따라, 제1 집적 회로 장치(200-1)가 저전력 모드 또는 노말 모드 중 어느 하나로 동작하도록 제어할 수 있다.
직렬 데이터(SDA), 직렬 클럭(SCL)는 I2C 인터페이스 버스 시스템에서 사용되는 데이터 및 클럭 신호일 수 있다. 아이디(ID)는 복수의 집적 회로 장치들(200-1~200-n)의 주소 정보(address information)을 의미할 수 있다.
실시 예들에 따라, 웨이크업 제어 회로(220B)는 아이디(ID)가 제1 집적 회로 장치(200-1)의 어드레스와 동일한지 여부를 판단할 수 있다. 만약, 아이디(ID)가 제1 집적 회로 장치(200-1)의 어드레스와 동일한 경우, 웨이크업 제어 회로(220B)는 정상적으로 동작할 수 있으나, 아이디(ID)가 제1 집적 회로 장치(200-1)의 어드레스가 동일하지 않은 경우, 웨이크업 제어 회로(220B)는 웨이크업 동작을 수행하지 않을 수 있다.
실시 예들에 따라, 컨트롤러(221B)는 CPU(210B)의 모드 변경 여부를 판단한 후, 아이디(ID) 매칭을 수행할 수 있다.
이는 복수의 슬래이브 장치들을 포함하는 전자 시스템(10?)에서 타겟(target) 슬래이브 장치만을 웨이크업 시키기 위함이다.
이하, 아래에서는 아이디(ID)가 제1 집적 회로 장치(200-1)의 어드레스가 동일한 것으로 가정하고 설명한다.
웨이크업 제어 회로(220B)는 직렬 데이터(SDA) 및 직렬 클럭(SCL)를 기초로, CPU(210B)의 노말 모드로 진입 여부를 판단할 수 있다. 만약, 노말 모드로 진입하는 경우, 웨이크업 제어 회로(220B)는 내부 클럭 신호(IC)를 생성할 수 있다. 또한, 웨이크업 제어 회로(220B)는 웨이크업 신호(WU)를 인에이블하여 CPU(210B)로 출력할 수 있다. 그리고, 웨이크업 제어 회로(220B)는 CPU(210B)로 제공되는 동작 클럭(OC)을 직렬 클럭(SCL)에서 내부 클럭 신호(IC)로 변경할 수 있다.
웨이크업 제어 회로(220B)는 CPU(210B)로부터 전송된 저전력 신호(SL)를 기초로, CPU(210B)의 저전력 모드로 진입 여부를 판단할 수 있다. 만약, 저전력 모드로 진입하는 경우, 웨이크업 제어 회로(220B)는 CPU(210B)로 제공되는 동작 클럭(OC)을 내부 클럭 신호(IC)에서 외부 신호(ES)로 변경할 수 있다. 또한, 웨이크업 제어 회로(220B)는 웨이크업 신호(WU)를 디스에이블하여 CPU(210B)으로 출력할 수 있다. 그리고, 웨이크업 제어 회로(220B)는 내부 클럭 신호(IC)의 생성을 중단할 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니다.
웨이크업 제어 회로(220B)는 컨트롤러(221B), 클럭 생성기(222B) 및 멀티플렉서(223B)를 포함할 수 있다.
컨트롤러(221B)는 I2C 인터페이스 버스를 통해, 직렬 데이터(SDA), 직렬 클럭(SCL) 및 아이디(ID)를 반도체 장치(100)로부터 수신할 수 있다.
상술한 바와 같이, 컨트롤러(221B)는 아이디(ID)와 제1 집적 회로 장치(200-1)의 어드레스가 동일한 경우에만 웨이크업 제어 회로(220B)가 동작하도록, 웨이크업 제어 회로(220B)를 제어할 수 있다.
클럭 생성기(222B)는 인에이블 신호(EN)에 따라, 내부 클럭 신호(IC)를 생성하고, 내부 클럭 신호(IC)를 멀티플렉서(223B)로 출력할 수 있다.
멀티플렉서(223B)는 스위치 신호(SW)에 따라, 내부 클럭 신호(IC) 또는 직렬 클럭(SCL) 중 어느 하나를 선택하고, 선택된 신호를 동작 클럭(OC)로서 CPU(210B)로 제공할 수 있다. 예컨대, 멀티플렉서(223)는 스위치 신호(SW)가 하이 레벨(high level)이면 내부 클럭 신호(IC)를 선택하고, 스위치 신호(SW)가 로우 레벨(low level)이면 직렬 클럭(SCL)를 선택할 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니다.
컨트롤러(221B)의 동작은 실시 예에 따라 스타트 플래그를 검출하거나 직렬 클럭(SCL)을 카운팅함으로써 구현될 수 있다. 아래에서는 각각의 경우를 나누어 설명한다.
(1) 컨트롤러(221B)가 스타트 플래그를 검출하는 경우
반도체 장치(100)는 리드 동작을 주기적으로 반복함으로써, 지속적으로 직렬 클락(SCL)을 집적 회로 장치(200)에 공급할 수 있다.
실시 예들에 따라, 컨트롤러(221B)는 직렬 데이터(SDA) 및 직렬 클럭(SCL)를 기초로 스타트 플래그를 검출할 수 있다. 예컨대, 컨트롤러(221B)는 직렬 클럭(SCL)이 하이 레벨일 때, 직렬 데이터(SDA)가 하이 레벨에서 로우 레벨로 변경되는 경우에, 스타트 플래그를 검출할 수 있다.
컨트롤러(221B)는 스타트 플래그를 검출한 경우, 컨트롤러(221B)는 생성 신호(EN)를 인에이블하여, 클럭 생성기(222B)로 출력할 수 있다.
또한, 컨트롤러(221B)가 상기 생성 신호(EN)를 인에이블하여, 클럭 생성기(222B)로 출력한 후에, 컨트롤러(221B)는 웨이크업 신호(WU)를 인에이블하여, CPU(210B)로 출력할 수 있다.
그리고, 컨트롤러(221B)가 웨이크업 신호(WU)를 인에이블하여, CPU(210B)로 출력한 후에, 컨트롤러(221B)는 스위치 신호(SW)를 멀티플렉서(223B)로 출력할 수 있다. 예컨대, 컨트롤러(221B)는 스위치 신호(SW)를 인에이블 할 수 있다.
(2) 컨트롤러(221B)가 직렬 클럭(SCL)을 카운팅하는 경우
실시 예들에 따라, 컨트롤러(221B)는 FSM(Finite State Machine)으로 기능할 수 있다.
컨트롤러(221B)는 직렬 클럭(SCL)을 수신할 수 있다. 컨트롤러(221B)는 직렬 클럭(SCL)을 기초로, CPU(210B)의 노말 모드로 진입 여부를 판단할 수 있다. 예컨대, 컨트롤러(221B)는 직렬 클럭(SCL)의 엣지(edge)를 카운트하고, 카운트 결과에 따라 CPU(210B)의 노말 모드로 진입 여부를 판단할 수 있다.
만약, CPU(210B)가 노말 모드로 진입하는 경우, 컨트롤러(221B)는 클럭 생성기(222B)로 생성 신호(EN)를 출력할 수 있다. 예컨대, 컨트롤러(221B)는 직렬 클럭(SCL)의 엣지를 카운트한 카운트 값이 제1 기준 값에 이른 경우, 생성 신호(EN)를 인에이블 하여, 클럭 생성기(222B)로 출력할 수 있다.
또한, 컨트롤러(221B)는 CPU(210B)로 전송되는 웨이크업 신호(WU)를 인에이블할 수 있다. 예컨대, 컨트롤러(221B)는 카운트 값이 제2 기준 값에 이른 경우, CPU(210B)로 전송되는 웨이크업 신호(WU)를 인에이블할 수 있다. 실시 예들에 따라, 제2 기준 값은 제1 기준 값보다 클 수 있다.
그리고, 컨트롤러(221B)는, 동작 클럭(OC)이 직렬 클럭(SCL)에서 내부 클럭 신호(IC)로 변경되도록, 멀티플렉서(223B)로 스위치 신호(SW)를 출력함으로서, 멀티플렉서(223B)을 제어할 수 있다. 예컨대, 컨트롤러(221B)는 카운트 값이 제3 기준 값에 이른 경우, CPU(210B)로 제공되는 동작 클럭(OC)이 내부 클럭 신호(IC)로 변경되도록, 멀티플렉서(223B)로 스위치 신호(SW)를 출력함으로써, 멀티플렉서(223B)을 제어할 수 있다. 예컨대, 컨트롤러(221B)는 스위치 신호(SW)를 인에이블 할 수 있다. 실시 예들에 따라, 제3 기준 값은 제2 기준 값보다 클 수 있다.
컨트롤러(221B)는 CPU(210B)으로부터 저전력 신호(SL)를 수신할 수 있다.
컨트롤러(221B)는 CPU(210B)로부터 전송된 저전력 신호(SL)를 기초로, CPU(210B)의 저전력 모드로 진입 여부를 판단할 수 있다.
만약, CPU(210B)가 저전력 모드로 진입하는 경우, 컨트롤러(221B)는, 동작 클럭(OC)이 내부 클럭 신호(IC)에서 외부 신호(ES)로 변경되도록, 멀티플렉서(223B)로 스위치 신호(SW)를 출력함으로서, 멀티플렉서(223B)을 제어할 수 있다. 예컨대, 컨트롤러(221B)는 스위치 신호(SW)를 디스에이블 할 수 있다.
또한, 컨트롤러(221B)는 CPU(210B)로 전송되는 웨이크업 신호(WU)를 디스에이블할 수 있다. 그리고, 컨트롤러(221B)는 클럭 생성기(222)로 인에이블 신호(EN)를 디스에이블하거나, 출력하지 않을 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니다.
도 11은 본 발명의 실시 예들에 따른, 도 10의 도시된 전자 시스템의 동작을 나타내는 타이밍 도이다. 아래에서는 컨트롤러(221B)가 스타트 플래그를 검출하는 경우로 전자 시스템을 한정하여 설명하나, 이는 설명의 편의를 위한 것이며, 본 발명이 이에 한정되는 것은 아니다. 만약, 컨트롤러(221B)가 직렬 클럭(SCL)의 엣지 카운팅을 하는 경우, 전자 시스템(10?)은 도 1 내지 도 6에서 설명된 내용과 유사하게 동작할 수 있다.
도 10 및 도 11를 참조하면, 구간 T0~T1에서, 생성 신호(EN)는 로우 레벨이므로, 클럭 생성기(222B)는 저전력 모드에 기초하여 동작할 수 있다. 예컨대, 클럭 생성기(222B)는 내부 클럭 신호(IS)를 생성하지 않을 수 있다.
웨이크업 신호(WU)는 로우 레벨 일 수 있다. 따라서, CPU(210B)의 동작 모드는 저전력 모드(Low-power mode)일 수 있고, 저전력 신호(SL)는 하이 레벨일 수 있다.
설명의 편의를 위하여, 직렬 데이터(SDA) 및 직렬 클럭(SCL)의 파형이 간략하게 도시되었다. 그러나, 본 발명은 이에 한정되는 것은 아니다.
직렬 클럭(SCL)이 하이 레벨일 때, 직렬 데이터(SDA)는 하이 레벨에서 로우 레벨로 천이할 수 있다. 이 경우, 상술한 바와 같이, 컨트롤러(221B)는 스타트 플래그를 검출할 수 있다. 도 11에 도시된 바와 같이, 스타트 플래그는 구간 T0~T1에서 발생하여, 시점 T1에서 컨트롤러(221B)에 의해 검출될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
스타트 플래그가 검출되기 이전 이므로, 아이디(ID) 매치 플래그는 로우 레벨 일 수 있다.
스위치 신호(SW)는 로우 레벨 일 수 있다. 따라서, 동작 클럭(OC)는 직렬 클럭(SCL)와 동일할 수 있다. 실시 예들에 따라, 구간 T0~T1의 길이는 변경될 수 있다.
구간 T1~T3에서, 생성 신호(EN)는 로우 레벨이므로, 클럭 생성기(222B)는 저전력 모드에 기초하여 동작할 수 있다. 예컨대, 클럭 생성기(222B)는 내부 클럭 신호(IS)를 생성하지 않을 수 있다.
웨이크업 신호(WU)는 로우 레벨 일 수 있다. 따라서, CPU(210B)의 동작 모드는 저전력 모드(Low-power mode)일 수 있고, 저전력 신호(SL)는 하이 레벨일 수 있다.
직렬 클럭(SCL) 및 직렬 데이터(SDA) 각각은 9비트 단위로 전송될 수 있다. 직렬 데이터(SDA)의 첫 7비트는 정보열을 의미하고, 8번째 비트는 리드 동작 및 라이트 동작 중 어느 하나를 의미하고, 9번째 비트는 ACK/NACK을 의미할 수 있다. 정보열은 집적 회로 장치(200)로 전송되는 데이터 또는 집적 회로 장치(200)의 어드레스를 의미할 수 있다. 집적 회로 장치(200)의 어드레스는 상기 아이디(ID)에 상응할 수 있다.
시점 T2에서, 컨트롤러(222B)는 스타트 플래그 검출이 완료될 수 있다. 이때, 컨트롤러(222B)는 수신한 아이디(ID)와 집적 회로 장치(200)의 어드레스가 일치하는지 여부를 판단할 수 있다. 이에 따라, 아이디(ID) 매치 플래그는 하이 레벨일 수 있다.
스위치 신호(SW)는 로우 레벨 일 수 있다. 따라서, 동작 클럭(OC)는 직렬 클럭(SCL)와 동일할 수 있다. 실시 예들에 따라, 구간 T1~T3의 길이는 변경될 수 있다.
구간 T3~T4에서, 생성 신호(EN)는 하이 레벨이므로, 클럭 생성기(222B)는 초기화 모드에 기초하여 동작할 수 있다. 예컨대, 클럭 생성기(222)는 초기화 모드가 끝날 때까지 온전한 내부 클럭 신호(IS)를 생성하지 않을 수 있다.
웨이크업 신호(WU)는 하이 레벨 일 수 있다. CPU(210B)의 동작 모드는 웨이크업 시퀀스를 수행하는 모드 또는 상술한 IRQ 모드일 수 있고, 저전력 신호(SL)는 아직, 하이 레벨일 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 실시 예들에 따라 신호들의 동작 시점은 변경될 수 있다.
직렬 클럭(SCL) 및 직렬 데이터(SDA) 각각은 9비트 단위로 전송될 수 있다. 이때, 정보열은 집적 회로 장치(200)의 어드레스를 의미한다. 즉, 컨트롤러(222B)는 수신한 아이디(ID)와 집적 회로 장치(200)의 어드레스가 일치하는지 여부를 판단할 수 있다. 이에 따라, 아이디(ID) 매치 플래그는 하이 레벨일 수 있다.
스위치 신호(SW)는 로우 레벨 일 수 있다. 따라서, 동작 클럭(OC)는 직렬 클럭(SCL)와 동일할 수 있다. 실시 예들에 따라, 구간 T3~T4의 길이는 변경될 수 있다.
구간 T4~T5에서, 생성 신호(EN)는 하이 레벨이므로, 클럭 생성기(222)는 초기화 모드가 끝난 후, 노말 모드에 기초하여 동작할 수 있다. 예컨대, 클럭 생성기(222)는 내부 클럭 신호(IS)를 온전하게 생성할 수 있다.
웨이크업 신호(WU)는 하이 레벨 일 수 있다. 따라서, CPU(210B)의 노말 모드일 수 있고, 저전력 신호(SL)는 로우 레벨일 수 있다. 실시 예들에 따라, CPU(210)는 클럭 생성기(222)가 노말 모드에 기초하여 동작하기 시작한 시점으로부터 설정 시간(TA)이 경과 한 후, 노말 모드로 진입할 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니다.
도 11에 도시된 바와 같이, 직렬 클럭(SCL)이 하이 레벨일 때, 직렬 데이터(SDA)는 로우 레벨에서 하이 레벨로 천이할 수 있다. 이 경우, 컨트롤러(221B)는 스탑(stop) 플래그를 검출할 수 있다. 스탑 플래그란 스타트 플래그에 반대되는 개념으로, 슬래이브 장치 또는 반도체 장치가 I2C 인터페이스를 통해 데이터 전송을 중지하는 것을 의미한다. 도 11에 도시된 바와 같이, 스탑 플래그는 구간 T4~T5에서 발생할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
컨트롤러(222B)는 수신한 아이디(ID)와 집적 회로 장치(200)의 어드레스가 일치하는 경우, 동작하고, 아이디(ID)와 집적 회로 장치(200)의 어드레스가 일치하지 않는 경우, 동작하지 않을 수 있다. 아래에서는 수신한 아이디(ID)와 집적 회로 장치(200)의 어드레스가 일치하는 경우로 가정하여 설명할 것이다.
스탑 플래그가 발생함에 따라, 스타트 플래그는 하이 레벨에서 로우 레벨로 천이될 수 있다. 시점 T4에서 아이디(ID) 매치가 종료됨에 따라, 아이디(ID) 매치 플래그는 로우 레벨 일 수 있다. 스위치 신호(SW)는 로우 레벨 일 수 있다. 따라서, 동작 클럭(OC)는 직렬 클럭(SCL)와 동일할 수 있다. 실시 예들에 따라, 구간 T4~T5의 길이는 변경될 수 있다.
구간 T5~T6에서, 생성 신호(EN)는 하이 레벨이므로, 클럭 생성기(222)는 노말 모드에 기초하여 동작할 수 있다. 예컨대, 클럭 생성기(222)는 내부 클럭 신호(IS)를 온전하게 생성할 수 있다.
웨이크업 신호(WU)는 하이 레벨 일 수 있다. 따라서, CPU(210B)의 노말 모드일 수 있고, 저전력 신호(SL)는 로우 레벨일 수 있다.
직렬 클럭(SCL) 및 직렬 데이터(SDA)는 둘다 풀업(pull-up) 되어 있는 상태로 유지될 수 있다.
컨트롤러(222B)는 상기 가정에 따라, 수신한 아이디(ID)와 집적 회로 장치(200)의 어드레스가 서로 일치하므로, 인에이블된 스위치 신호(SW)를 멀티플렉서(223B)로 출력할 수 있다.
따라서, 멀티플렉서(223B)의 동작에 따라, 동작 클럭(OC)은 직렬 클럭(SCL)에서 내부 클럭 신호(IC)로 변경될 수 있다.
만일, 수신한 아이디(ID)와 집적 회로 장치(200)의 어드레스가 서로 일치하지 않는 경우, 스위치 신호(SW)는 디스에이블된 상태로 유지될 수 있다.
이 경우, 멀티플렉서(223B)는 동작하지 않고, 동작 클럭(OC)은 직렬 클럭(SCL)으로 유지될 수 있다. 실시 예들에 따라, 구간 T5~T6의 길이는 변경될 수 있다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 반도체 장치
200: AP
210: CPU
220: 웨이크업 제어 회로
221: 카운터 회로
222: 클럭 생성기
223: 멀티플렉서
230: 인터페이스
240: 메모리
250: 전력 관리 IC
260: 배터리
270: 버스

Claims (20)

  1. 복수의 모드들 중 어느 하나로 동작하는 CPU; 및
    상기 CPU의 동작 모드를 제어하는 웨이크업 제어 회로를 포함하고,
    상기 웨이크업 제어 회로는
    내부 클럭 신호를 생성하는 클럭 생성기;
    외부 신호 및 상기 내부 클럭 신호 중 어느 하나를 선택하여, 선택된 신호를 동작 클럭으로서 상기 CPU에 제공하는 멀티플렉서; 및
    상기 외부 신호를 기초로 상기 CPU 및 상기 클럭 생성기의 동작을 제어하는 컨트롤러를 포함하고,
    상기 복수의 모드들은 제1 모드 및 제2 모드을 포함하는 집적 회로 장치.
  2. 제1항에 있어서, 상기 컨트롤러는 FSM(Finite state machine) 기능을 수행하고,
    상기 컨트롤러은 상기 외부 신호의 엣지를 카운트하는 집적 회로 장치.
  3. 제1항에 있어서,
    상기 컨트롤러의 카운트 값이 제1 기준 값에 이른 경우, 상기 컨트롤러는 생성 신호를 인에이블 시켜 상기 클럭 생성기로 출력하고,
    상기 클럭 생성기는 생성 신호에 따라, 상기 내부 클럭 신호를 생성하고, 상기 멀티플렉서로 출력하는 집적 회로 장치.
  4. 제3항에 있어서,
    상기 컨트롤러의 카운트 값이 제2 기준 값에 이른 경우, 상기 컨트롤러는 웨이크업 신호를 인에이블 시켜 상기 CPU로 출력하고,
    상기 CPU는 상기 웨이크업 신호에 따라, 상기 제1 모드에서 상기 제2 모드로 변경하는 집적 회로 장치.
  5. 제4항에 있어서,
    상기 컨트롤러의 카운트 값이 제3 기준 값에 이른 경우, 상기 컨트롤러는 스위치 신호를 상기 멀티플렉서로 출력하고,
    상기 멀티플렉서는 상기 스위치 신호에 따라, 상기 외부 신호 및 상기 내부 클럭 신호 중 어느 하나를 선택하고, 선택된 신호를 상기 동작 클럭으로서 상기 CPU로 제공하는 집적 회로 장치.
  6. 제5항에 있어서,
    상기 제1 기준 값은 상기 제2 기준 값보다 작고, 상기 제1 기준 값 및 상기 제2 기준 값은 상기 CPU의 IRQ(interrupt-request) 시간 및 상기 클럭 생성기의 초기화 시간을 기초로 설정되는 값인 집적 회로 장치.
  7. 제5항에 있어서,
    상기 제2 기준 값은 상기 제3 기준 값보다 작고, 상기 제2 기준 값 및 상기 제3 기준 값은 상기 CPU의 IRQ(interrupt-request) 시간, 상기 클럭 생성기의 초기화 시간 및 상기 멀티플렉서의 스위칭 시간을 기초로 설정되는 값인 집적 회로 장치.
  8. 상기 제1항에 있어서,
    상기 제1 모드는 어플리케이션 프로세서의 전력 소모를 감소시키는 저전력 모드이고,
    상기 제2 모드는 상기 어플리케이션 프로세서 일반적으로 동작하는 노말 모드인 집적 회로 장치.
  9. 제1항에 있어서,
    상기 외부 신호는 BMC(bipolar mark code) 방식으로 암호화된 신호인 집적 회로 장치.
  10. 제1항에 있어서, 상기 집적 회로 장치는
    USB(Universal Serial Bus) 전력 전달 IC로 구현된 인터페이스(230)을 포함하는 집적 회로 장치.
  11. 반도체 장치; 및
    I2C(inter integrated circuit) 인터페이스를 통해, 상기 반도체 장치에 연결된 적어도 하나 이상의 집적 회로 장치를 포함하고,
    상기 적어도 하나 이상의 집적 회로 장치는
    제1 모드 및 제2 모드 중 어느 하나로 동작하는 CPU;
    내부 클럭 신호를 생성하는 클럭 생성기;
    직렬 데이터 및 직렬 클럭을 수신하여, 이를 기초로 상기 CPU 및 상기 클럭 생성기를 제어하는 컨트롤러; 및
    상기 직렬 클럭 및 상기 내부 클럭 신호 중 어느 하나를 선택하여, 선택된 신호를 동작 클럭으로서 상기 CPU에 제공하는 멀티플렉서를 포함하고,
    상기 컨트롤러는 상기 반도체 장치로부터 수신한 아이디와 상기 집적 회로 장치의 어드레스를 비교하는 전자 시스템.
  12. 제11항에 있어서,
    상기 컨트롤러는 상기 직렬 데이터 및 상기 직렬 클럭를 기초로, 스타트 플래그(start flag)를 검출하는 전자 시스템.
  13. 제12항에 있어서,
    상기 컨트롤러가 스타트 플래그를 검출한 경우, 상기 컨트롤러는 생성 신호를 인에이블하여, 상기 클럭 생성기로 출력하고,
    상기 클럭 생성기는 생성 신호에 따라, 상기 내부 클럭 신호를 생성하고, 상기 멀티플렉서로 출력하는 전자 시스템.
  14. 제13항에 있어서,
    상기 컨트롤러가 상기 생성 신호를 인에이블하여, 상기 클럭 생성기로 출력한 후에, 상기 컨트롤러는 웨이크업 신호를 인에이블하여, 상기 CPU로 출력하고,
    상기 CPU는 상기 웨이크업 신호에 따라, 상기 제1 모드에서 상기 제2 모드로 진입하는 전자 시스템.
  15. 제14항에 있어서,
    상기 컨트롤러가 상기 웨이크업 신호를 인에이블하여, 상기 CPU로 출력한 후에, 상기 컨트롤러는 스위치 신호를 상기 멀티플렉서로 출력하고,
    상기 멀티플렉서는 상기 스위치 신호에 따라, 상기 직렬 클럭 및 상기 내부 클럭 신호 중 어느 하나를 선택하고, 선택된 신호를 상기 동작 클럭으로서 상기 CPU로 제공하는 전자 시스템.

  16. 복수의 모드들 중 어느 하나로 동작하는 CPU; 및
    직렬 데이터 및 직렬 클럭를 기초로 상기 CPU의 동작을 제어하는 컨트롤러를 포함하고,
    상기 컨트롤러는
    상기 직렬 데이터 및 상기 직렬 클럭를 이용해 스타트 플래그(Start Flag)를 검출하고, 검출 결과를 기초로 검출 신호를 생성하는 검출 회로(221-1); 및
    검출 신호를 기초로, 웨이크업 신호를 갱신하는 플립플랍 회로를 포함하고,
    상기 복수의 모드들은 제1 모드 및 제2 모드을 포함하는 집적 회로 장치.
  17. 제16항에 있어서,
    상기 스타트 플래그(Start Flag)가 검출된 경우, 상기 검출 회로(221-1)는 상기 스타트 플래그의 발생 구간과 동일한 구간을 갖도록 상기 검출 신호를 생성하는 집적 회로 장치.
  18. 제17항에 있어서,
    상기 스타트 플래그가 검출된 경우, 상기 플립플랍 회로는 내부에 저장된 상기 웨이크업 신호를 인에이블 시키는 집적 회로 장치.
  19. 제16항에 있어서, 상기 컨트롤러는
    I2C(inter integrated circuit) 인터페이스를 통해 직렬 데이터 및 직렬 클럭을 외부로부터 수신하는 집적 회로 장치.
  20. 상기 제16항에 있어서, 상기 플립플랍 회로는
    상기 CPU로부터 수신한 저전력 신호에 기초하여 리셋(reset)되는 집적 회로 장치.

KR1020160083289A 2016-07-01 2016-07-01 집적 회로 장치와 이를 포함하는 전자 장치 Active KR102618563B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020160083289A KR102618563B1 (ko) 2016-07-01 2016-07-01 집적 회로 장치와 이를 포함하는 전자 장치
US15/394,518 US10255079B2 (en) 2016-07-01 2016-12-29 Integrated circuit device including wake-up control circuit and electronic device including the same
CN201710428062.6A CN107562172B (zh) 2016-07-01 2017-06-08 集成电路装置和电子系统
TW106119480A TWI755401B (zh) 2016-07-01 2017-06-12 積體電路裝置及電子裝置
US16/352,185 US10678556B2 (en) 2016-07-01 2019-03-13 Integrated circuit device including wake-up control circuit and electronic device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160083289A KR102618563B1 (ko) 2016-07-01 2016-07-01 집적 회로 장치와 이를 포함하는 전자 장치

Publications (2)

Publication Number Publication Date
KR20180003771A true KR20180003771A (ko) 2018-01-10
KR102618563B1 KR102618563B1 (ko) 2023-12-27

Family

ID=60806112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160083289A Active KR102618563B1 (ko) 2016-07-01 2016-07-01 집적 회로 장치와 이를 포함하는 전자 장치

Country Status (4)

Country Link
US (2) US10255079B2 (ko)
KR (1) KR102618563B1 (ko)
CN (1) CN107562172B (ko)
TW (1) TWI755401B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210052870A (ko) * 2019-11-01 2021-05-11 삼성전자주식회사 송신기 회로, 데이터 송신 방법 및 전자 시스템
CN114647297A (zh) * 2022-03-07 2022-06-21 南京英锐创电子科技有限公司 芯片唤醒电路、芯片及芯片唤醒方法
US11513158B1 (en) 2022-05-24 2022-11-29 Inventus Power, Inc. Detecting conducting fluids in external connectors of conformable wearable battery packs
US11588216B1 (en) 2022-05-24 2023-02-21 Inventus Power, Inc. Detecting conducting fluids in external connectors of conformable wearable battery packs using unused pins
US11777237B1 (en) 2022-05-24 2023-10-03 Inventus Power, Inc. Disconnecting power from external USB connectors of conformable wearable battery packs in the presence of conducting fluids

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102618563B1 (ko) * 2016-07-01 2023-12-27 삼성전자주식회사 집적 회로 장치와 이를 포함하는 전자 장치
US10949546B2 (en) * 2017-08-02 2021-03-16 Samsung Electronics Co., Ltd. Security devices, electronic devices and methods of operating electronic devices
US10664424B2 (en) * 2017-11-02 2020-05-26 Texas Instruments Incorporated Digital bus activity monitor
JP7082311B2 (ja) * 2017-11-08 2022-06-08 株式会社村田製作所 データ通信装置
US10515670B1 (en) * 2018-06-13 2019-12-24 Nanya Technology Corporation Memory apparatus and voltage control method thereof
DE102018220302A1 (de) * 2018-11-26 2020-05-28 Festo Ag & Co. Kg Kommunikationseinheit, Steuergerät, Feldgerät, Kommunikationssystem und Verfahren
PT3688601T (pt) 2018-12-03 2020-11-13 Hewlett Packard Development Co Conjunto de circuitos lógicos
US11544414B2 (en) * 2019-02-04 2023-01-03 Dell Products L.P. Secure wake-on of a computing device
US10795850B2 (en) 2019-02-26 2020-10-06 Texas Instruments Incorporated Methods and apparatus to transition devices between operational states
CN109947226A (zh) * 2019-04-03 2019-06-28 深圳芯马科技有限公司 一种mcu芯片的uart唤醒电路
TWI768543B (zh) * 2020-11-13 2022-06-21 新唐科技股份有限公司 積體電路及其系統內程式化電路
US11789071B2 (en) * 2021-01-12 2023-10-17 Texas Instruments Incorporated High speed integrated circuit testing
US20230342745A1 (en) * 2022-04-25 2023-10-26 Oracle International Corporation Point of Sale System with Remote Wake
CN115469583B (zh) * 2022-09-16 2025-02-14 国民技术股份有限公司 唤醒低功耗模式的控制电路和控制方法
CN117991671A (zh) * 2022-10-31 2024-05-07 开利公司 片上系统、包含片上系统的环境监测装置和控制系统
CN119003009B (zh) * 2024-08-07 2025-09-19 杭州芯势力半导体有限公司 低功耗唤醒控制方法、装置、计算机设备及可读存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120079160A1 (en) * 2010-09-24 2012-03-29 Venkatraman Iyer Method and system of adapting communication links to link conditions on a platform
KR20150012549A (ko) * 2013-07-25 2015-02-04 삼성전자주식회사 Ddi, 상기 ddi를 포함하는 장치들, 및 이의 동작 방법

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4980836A (en) * 1988-10-14 1990-12-25 Compaq Computer Corporation Apparatus for reducing computer system power consumption
US5623234A (en) * 1996-03-04 1997-04-22 Motorola Clock system
US6079022A (en) 1996-10-11 2000-06-20 Intel Corporation Method and apparatus for dynamically adjusting the clock speed of a bus depending on bus activity
JP2001117546A (ja) 1999-10-14 2001-04-27 Calsonic Kansei Corp 表示装置
WO2001042594A2 (en) * 1999-12-08 2001-06-14 Winfield Locks, Inc. D.B.A. Computerized Security Systems Electronic lock
US6799233B1 (en) 2001-06-29 2004-09-28 Koninklijke Philips Electronics N.V. Generalized I2C slave transmitter/receiver state machine
KR20040034747A (ko) 2002-10-15 2004-04-29 엘지전자 주식회사 다이나믹 직접 메모리 액세스 제어 장치 및 방법
KR100481873B1 (ko) * 2003-02-04 2005-04-11 삼성전자주식회사 절전모드를 갖는 매체 엑세스 제어기
US7653757B1 (en) 2004-08-06 2010-01-26 Zilker Labs, Inc. Method for using a multi-master multi-slave bus for power management
US6954810B2 (en) 2003-06-30 2005-10-11 Lsi Logic Corporation Transparent switch
US20060034611A1 (en) 2004-08-16 2006-02-16 Weidong Li Method and system for reducing power consumption of IrDA enabled handsets by turning on/off an IrDA port dynamically
US8509859B2 (en) 2005-03-11 2013-08-13 Qualcomm Incorporated Apparatus and methods for control of sleep modes in a transceiver
CN100576193C (zh) 2005-04-29 2009-12-30 Nxp股份有限公司 使用状态机增强i2c从/主接口的系统
US7818593B2 (en) 2005-09-28 2010-10-19 Qualcomm Incorporated Power conversation for devices on a shared bus using bus busy and free signals
US7587539B2 (en) 2006-04-25 2009-09-08 Texas Instruments Incorporated Methods of inter-integrated circuit addressing and devices for performing the same
CN100442204C (zh) * 2006-07-19 2008-12-10 北京天碁科技有限公司 片上系统芯片及其功耗控制方法
US7536570B2 (en) * 2006-10-02 2009-05-19 Silicon Laboratories Inc. Microcontroller unit (MCU) with suspend mode
JP4962396B2 (ja) * 2008-04-23 2012-06-27 日本電気株式会社 パケット処理装置
US20100146169A1 (en) 2008-12-05 2010-06-10 Nuvoton Technology Corporation Bus-handling
US8255722B2 (en) * 2009-03-09 2012-08-28 Atmel Corporation Microcontroller with clock generator for supplying activated clock signal to requesting module to conserve power
DE102009041434A1 (de) 2009-09-16 2011-03-24 Robert Bosch Gmbh Verfahren und Vorrichtung zum Aufwecken von Teilnehmern eines Bussystems und entsprechender Teilnehmer
DE102009041435A1 (de) 2009-09-16 2011-03-24 Robert Bosch Gmbh Verfahren und Vorrichtung zum Aufwecken von Teilnehmern eines Bussystems und entsprechender Teilnehmer
US8892798B2 (en) 2010-09-27 2014-11-18 Stmicroelectronics (Rousset) Sas Identification, by a master circuit, of two slave circuits connected to a same bus
US8352642B2 (en) 2010-11-02 2013-01-08 Himax Technologies Limited Method and apparatus of controlling an operational status of an electronic device
KR101222107B1 (ko) 2010-12-09 2013-01-15 인텔릭스(주) Ｉ2ｃ 버스 프로토콜 기반의 직렬 클럭 버스 스위칭을 이용한 멀티플렉싱 장치 및 그 방법
US9288528B2 (en) * 2011-05-26 2016-03-15 Electronic Imp Incorporated Modularized control system to enable networked control and sensing of other devices
CN102654532B (zh) * 2011-05-31 2014-09-03 万高(杭州)科技有限公司 电能计量芯片降低功耗的方法
TWI430614B (zh) 2011-10-21 2014-03-11 Realtek Semiconductor Corp 網路裝置、應用於網路裝置之網路通知裝置以及網路通知方法
US8664996B2 (en) * 2012-01-03 2014-03-04 Mediatek Inc. Clock generator and method of generating clock signal
JP5963512B2 (ja) 2012-04-13 2016-08-03 三菱電機株式会社 表示装置
KR101927096B1 (ko) * 2012-10-19 2018-12-10 삼성전자주식회사 어플리케이션 프로세서, 이를 구비하는 모바일 기기 및 어플리케이션 프로세서를 위한 클럭 신호 선택 방법
US9152598B2 (en) 2012-11-28 2015-10-06 Atmel Corporation Connecting multiple slave devices to a single master controller in bus system
US9959223B2 (en) 2013-05-08 2018-05-01 Nxp B.V. Method and system for interrupt signaling in an inter-integrated circuit (I2C) bus system
CN103327587B (zh) * 2013-05-29 2016-12-07 北京创毅讯联科技股份有限公司 一种终端睡眠周期控制方法和装置
CN103631360B (zh) * 2013-11-15 2017-06-30 北京兆易创新科技股份有限公司 一种支持睡眠模式的芯片及方法
KR102169033B1 (ko) 2013-12-31 2020-10-22 엘지디스플레이 주식회사 전력 최적화 시스템과 이의 구동 방법
WO2015126983A1 (en) 2014-02-18 2015-08-27 Qualcomm Incorporated Technique to avoid metastability condition and avoid unintentional state changes of legacy i2c devices on a multi-mode bus
KR102164099B1 (ko) * 2014-03-28 2020-10-12 삼성전자 주식회사 시스템 온 칩, 이의 작동 방법, 및 이를 포함하는 장치
CN104977979B (zh) * 2014-04-09 2019-03-19 珠海全志科技股份有限公司 时钟源切换方法和系统
JP2016024561A (ja) 2014-07-17 2016-02-08 ローム株式会社 パワーマネージメント回路、それを用いた電子機器
KR102618563B1 (ko) * 2016-07-01 2023-12-27 삼성전자주식회사 집적 회로 장치와 이를 포함하는 전자 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120079160A1 (en) * 2010-09-24 2012-03-29 Venkatraman Iyer Method and system of adapting communication links to link conditions on a platform
KR20150012549A (ko) * 2013-07-25 2015-02-04 삼성전자주식회사 Ddi, 상기 ddi를 포함하는 장치들, 및 이의 동작 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210052870A (ko) * 2019-11-01 2021-05-11 삼성전자주식회사 송신기 회로, 데이터 송신 방법 및 전자 시스템
CN114647297A (zh) * 2022-03-07 2022-06-21 南京英锐创电子科技有限公司 芯片唤醒电路、芯片及芯片唤醒方法
US11513158B1 (en) 2022-05-24 2022-11-29 Inventus Power, Inc. Detecting conducting fluids in external connectors of conformable wearable battery packs
US11588216B1 (en) 2022-05-24 2023-02-21 Inventus Power, Inc. Detecting conducting fluids in external connectors of conformable wearable battery packs using unused pins
US11777237B1 (en) 2022-05-24 2023-10-03 Inventus Power, Inc. Disconnecting power from external USB connectors of conformable wearable battery packs in the presence of conducting fluids

Also Published As

Publication number Publication date
TWI755401B (zh) 2022-02-21
KR102618563B1 (ko) 2023-12-27
US10255079B2 (en) 2019-04-09
CN107562172A (zh) 2018-01-09
US20180004541A1 (en) 2018-01-04
US10678556B2 (en) 2020-06-09
US20190220288A1 (en) 2019-07-18
TW201812513A (zh) 2018-04-01
CN107562172B (zh) 2021-08-13

Similar Documents

Publication Publication Date Title
KR102618563B1 (ko) 집적 회로 장치와 이를 포함하는 전자 장치
US10635151B2 (en) Method and system of universal serial bus power-delivery which stops clock signal generation until attach event occurs
KR102108831B1 (ko) 저전력을 위해 피지컬 레이어의 웨이크업 신호를 라우트할 수 있는 장치, 이의 동작 방법, 및 상기 장치를 포함하는 데이터 처리 시스템
TWI460594B (zh) 適應性通用串列匯流排充電方法及系統
CN110320240B (zh) 水检测电路和包括其的电子装置
US7987376B2 (en) Power supply controller configured to supply power to external device and modules of computer system according to the selected power supply mode
KR102001414B1 (ko) 데이터 트랜잭션에 따라 전력공급을 제어하는 시스템-온-칩 및 그 동작방법
US12321306B2 (en) Methods and apparatus to enable status change detection in a low power mode of a microcontroller unit
US20130254431A1 (en) Method and apparatus for mode switching of interface ports
WO2018131353A1 (ja) 情報処理装置、受給電制御回路及び受給電制御方法
CN111406254B (zh) 从易失性存储器到非易失性存储器的可配置数据刷新
CN113453108B (zh) 无线耳机、无线耳机系统和无线耳机的关机方法
KR101805879B1 (ko) Mpsc의 제어신호를 이용한 컴퓨터 시스템의 에너지 절감 장치 및 방법
US20140157012A1 (en) Information processing apparatus and power supplying method
CN112583063B (zh) 控制器、充电线缆、识别充电线缆类型的系统及方法
TW201541803A (zh) 可攜式電子裝置及其充電控制方法
US7975157B2 (en) Host device with power-saving function
KR20080083878A (ko) 디바이스의 대기전류 감소를 위한 방법 및 장치
CN113841200A (zh) 基于抑制的存储器刷新改进电池寿命
US20140215118A1 (en) Switching circuit, semiconductor device, and electronic apparatus
CN102467225A (zh) 计算机系统的存储器供电装置及其存储器供电方法
KR20130008301A (ko) 저전력 소모 낸드 플래시 메모리 장치 및 시스템
TW201416843A (zh) 電腦裝置及通用連接埠模組的供電方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20160701

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210701

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20160701

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230922

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20231221

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20231222

End annual number: 3

Start annual number: 1

PG1601 Publication of registration