[go: up one dir, main page]

KR20200107201A - 전자 소자 모듈 및 그 제조 방법 - Google Patents

전자 소자 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR20200107201A
KR20200107201A KR1020190025948A KR20190025948A KR20200107201A KR 20200107201 A KR20200107201 A KR 20200107201A KR 1020190025948 A KR1020190025948 A KR 1020190025948A KR 20190025948 A KR20190025948 A KR 20190025948A KR 20200107201 A KR20200107201 A KR 20200107201A
Authority
KR
South Korea
Prior art keywords
electronic device
shielding frame
substrate
device module
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020190025948A
Other languages
English (en)
Other versions
KR102711765B1 (ko
Inventor
장정목
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020190025948A priority Critical patent/KR102711765B1/ko
Priority to US16/423,803 priority patent/US11195800B2/en
Priority to JP2019104112A priority patent/JP7354594B2/ja
Priority to CN201910836239.5A priority patent/CN111668173A/zh
Publication of KR20200107201A publication Critical patent/KR20200107201A/ko
Application granted granted Critical
Publication of KR102711765B1 publication Critical patent/KR102711765B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

본 발명의 실시예에 따른 전자 소자 모듈은, 기판, 상기 기판에 실장되는 제1 소자와 제2 소자를 포함하는 전자 소자, 및 상기 제1 소자를 내부에 수용하며 상기 기판에 실장되는 차폐 프레임을 포함하며, 상기 차폐 프레임은 상기 제1 소자 상에 적층 배치되는 방열부와 상기 방열부의 테두리에서 연장되며 일정 간격 이격 배치되는 다수의 포스트를 포함하고, 상기 포스트들 간의 최대 이격 간격은 상기 제1 소자로 유입되거나 상기 제1 소자로부터 유출되는 전자기파의 파장보다 작게 형성된다.

Description

전자 소자 모듈 및 그 제조 방법{ELECTRONIC DEVICE MODULE AND MANUFACTURING METHOD THEREOF}
본 발명은 전자 소자 모듈 및 그 제조 방법에 관한 것이다.
최근 반도체 소자는 공정 기술의 미세화 및 기능의 다양화로 인해 칩 사이즈는 감소하고 입출력 단자들의 갯수는 증가함에 따라 전극 패드 피치는 점점 미세화되고 있으며, 다양한 기능의 융합화가 가속됨에 따라 여러 소자를 하나의 패키지 내에 집적하는 패키징 기술이 요구되고 있다.
이러한 기술 개선요구와 더불어 제품 가격 상승을 제어하기 위하여 복수의 전자 소자들을 적층 배치하는 적층형 반도체 패키지나, 서로 다른 기능을 가지는 전자 소자들을 집적한 SIP(System in Package)형태의 전자 소자 모듈이 제조되고 있다.
이러한 전자 소자 모듈은 내부에 배치되는 전자 소자들이 인접하게 위치하게 되므로, 상기 전자 소자들 사이에 유발되는 노이즈에 의하여 전기적 신호가 왜곡되거나, 동작 시 열이 많이 발생하는 발열 소자에 의해 주변 소자들이 손상되는 문제가 발생되고 있다.
본 발명의 목적은 전자 소자들 사이에 유발되는 노이즈를 차단하면서 열을 효과적으로 방출할 수 있는 전자 소자 모듈 및 그 제조 방법을 제공하는 데에 있다.
본 발명의 실시예에 따른 전자 소자 모듈은, 기판, 상기 기판에 실장되는 제1 소자와 제2 소자를 포함하는 전자 소자, 및 상기 제1 소자를 내부에 수용하며 상기 기판에 실장되는 차폐 프레임을 포함하며, 상기 차폐 프레임은 상기 제1 소자 상에 적층 배치되는 방열부와 상기 방열부의 테두리에서 연장되며 일정 간격 이격 배치되는 다수의 포스트를 포함하고, 상기 포스트들 간의 최대 이격 간격은 상기 제1 소자로 유입되거나 상기 제1 소자로부터 유출되는 전자기파의 파장보다 작게 형성된다.
또한 본 발명의 실시예에 따른 전자 소자 모듈 제조 방법은, 금속판을 마련하는 단계, 상기 금속판에서 불필요한 부분을 제거하여 방열부와 다수의 포스트를 형성하는 단계, 상기 방열부와 상기 포스트가 연결되는 부분을 절곡하여 차폐 프레임을 형성하는 단계, 및 기판에 실장된 제1 소자가 상기 차폐 프레임의 내부에 수용되도록 차폐 프레임을 상기 기판에 실장하는 단계를 포함할 수 있다.
본 발명에 따르면, 차폐 프레임을 통해 전자 소자들 상호 간의 간섭을 차단할 수 있으며, 방열 경로를 제공하므로 방열 효과도 높일 수 있다.
도 1은 본 발명의 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 사시도.
도 2는 도 1에 도시된 전자 소자 모듈의 단면도.
도 3은 도 2에 도시된 기판의 평면도.
도 4는 도 2에 도시된 차폐 프레임의 사시도.
도 5는 도 2에 도시된 차폐 프레임의 제조 방법을 나타내는 도면.
도 6 내지 도 10은 도 2에 도시된 전자 소자 모듈의 제조 방법을 공정순으로 도시한 도면.
도 11은 본 발명의 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도.
도 12는 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도.
도 13은 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도.
도 14는 도 13에 도시된 차폐 프레임의 저면 사시도.
도 15는 도 13에 도시된 차폐 프레임의 단면도.
도 16은 본 발명의 또 다른 실시예에 따른 차폐 프레임의 단면도.
도 17은 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도.
본 발명의 상세한 설명에 앞서, 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시 예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시 예에 불과할 뿐, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명한다. 이때, 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음을 유의해야 한다. 또한, 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.
또한, 본 명세서에서 상측, 하측, 측면 등의 표현은 도면에 도시를 기준으로 설명한 것이며, 해당 대상의 방향이 변경되면 다르게 표현될 수 있음을 미리 밝혀둔다.
도 1은 본 발명의 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 사시도이고, 도 2는 도 1에 도시된 전자 소자 모듈의 단면도이며 도 3은 도 2에 도시된 기판의 평면도이고, 도 4는 도 2에 도시된 차폐 프레임의 사시도이다.
도 1 내지 도 4를 참조하면, 본 실시예에 따른 전자 소자 모듈(100)은 기판(20)과 다수의 전자 소자(10), 차폐 프레임(30), 및 밀봉부(40)를 포함할 수 있다.
기판(20)은 일면에 적어도 하나의 전자 소자(10)가 탑재되도록 구성되며, 당 기술분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 인쇄회로기판(PCB), 연성 기판, 세라믹 기판, 유리 기판 등)이 사용될 수 있다.
기판(20)에는 전자 소자들(10)을 실장하기 위한 실장용 전극들(21)과 실장용 전극들(21)을 전기적으로 연결하는 배선 패턴(미도시)이 배치된다.
기판(20)의 실장용 전극들(21)은 적어도 하나의 접지 전극(21a)을 포함할 수 있다. 접지 전극(21a)은 기판(20)에 형성된 접지 속성의 배선이나 패드를 노출시켜 형성할 수 있다. 접지 전극(21a)은 후술되는 차폐 프레임(30)과 전기적으로 연결될 수 있다. 여기서, 차폐 프레임(30)과 전기적으로 연결되는 접지 전극(21a)은 기판(20)에 접합되는 차폐 프레임(30)의 포스트가 배치되는 위치를 따라 파선 형상으로 배치될 수 있다. 그러나 이에 한정되는 것은 아니다.
기판(20)은 복수의 층으로 형성된 다층 기판일 수 있으며 각 층 사이에는 전기적 연결을 형성하기 위한 회로 패턴이 형성될 수 있다.
전자 소자(10)는 기판(20)의 일면에 실장된다. 전자 소자(10)는 능동 소자와 수동 소자와 같은 다양한 소자들을 포함하며, 기판(20) 상에 실장될 수 있는 전자 부품들이라면 모두 전자 소자(10)로 이용될 수 있다.
또한 전자 소자(10)는 후술되는 차폐 프레임(30) 내에 배치되는 제1 소자(11)와 차폐 프레임(30)의 외부에 배치되는 제2 소자(12)로 구분될 수 있다.
제1 소자(11)는 능동 소자로 구성될 수 있으나 수동 소자를 포함할 수도 있다. 제1 소자(11)는 동작 시 열이 많이 발생하는 발열 소자를 포함할 수 있다. 또한 동작 시 전자기파가 방출되거나 외부에서 유입되는 전자기파로부터 보호되어야 하는 소자를 포함할 수 있다.
제2 소자(12)는 능동 소자나 수동 소자를 적어도 하나 포함할 수 있다. 또한 제2 소자(12)는 제1 소자(11)와 전자기적으로 간섭이 발생하는 소자를 포함할 수 있다.
차폐 프레임(30)은 적어도 하나의 전자 소자(10)를 내부 공간에 수용하며 기판(20)에 실장된다.
차폐 프레임(30)은 다수의 포스트(34)와 포스트(34) 상에 배치되는 방열부(32)로 구성될 수 있다.
포스트(34)는 일측이 기판(20)에 접합되어 방열부(32)와 기판(20) 사이에서 방열부(32)를 지지하는 기둥 역할을 한다.
포스트(34)는 제1 소자(11)의 둘레를 따라 배치되며, 다수 개가 일정한 간격으로 나란하게 이격 배치된다.
본 발명에서 인접하게 배치되는 두 개의 포스트(34) 사이의 간격은 임계치 이하로 구성된다. 여기서 임계치란 상기한 전자기파의 파장을 기준으로 정해지는 값으로, 전자기파의 이동을 차단할 수 있는 최대 거리를 의미한다. 여기서 전자기파의 이동이란 차폐 프레임(30)의 외부에서 차폐 프레임의 내부로 이동하거나 차폐 프레임의 내부에서 차폐 프레임(30)의 외부로 이동하는 경우를 의미한다.
예컨대, 30 ~ 300GHz의 주파수 대역의 경우 파장은 10mm ~ 1mm이므로, 전자기파의 이동을 차단하기 위한 포스트(34) 간의 간격은 패러데이 케이지(Faraday cage) 원리에 의해 10mm ~ 1mm 이하를 유지해야 한다. 하지만 좀더 효율적으로 전자기파를 차단하기 위해, 본 실시예에서는 파장의 1/20, 예컨대 0.5mm ~ 0.05mm로 포스트들(34)의 간격을 구성한다.
본 실시예에서 포스트들(34) 사이의 간격은 모두 동일하게 구성된다. 그러나 본 발명의 구성이 이에 한정되는 것은 아니며, 전자기파의 흐름을 차단할 수 있는 범위 내에서 서로 다른 간격으로 구성하는 것도 가능하다.
방열부(32)는 포스트들(34)에 의해 지지되는 지붕의 형태로 구성된다. 이에 방열부(32)는 편평한 판 형태로 구성되어 포스트(34) 상부에 배치된다.
포스트(34)는 방열부(32)의 테두리에서 연장되는 형태로 구성되며, 다수개가 방열부(32)의 테두리에 전체적으로 고르게 분산 배치된다.
따라서 방열부(32)가 사각 형상인 경우, 포스트(34)도 사각 형상으로 배치되고 방열부(32)가 원형인 경우 포스트(34)도 원형으로 배치된다.
그러나 이에 한정되는 것은 아니며, 필요에 따라 방열부(32)의 테두리가 아닌 내부에도 포스트(34)를 배치할 수도 있다.
방열부(32)의 상부면은 후술되는 밀봉부(40)의 외부로 노출되며, 방열부(32)의 하부면은 제1 소자(11)의 상부면과 면접촉하도록 배치된다.
따라서 제1 소자(11)로부터 방열부(32)로 전달된 열은 방열부(32)의 상부면을 통해 외부로 신속하게 방출될 수 있다.
본 실시예에서는 방열부(32)의 상부면 전체가 밀봉부(40)의 외부로 노출되는 경우를 예로 들고 있으나, 이에 한정되는 것은 아니며, 필요에 따라 부분적으로 노출되도록 구성될 수도 있다.
한편, 본 실시예의 차폐 프레임(30)은 하나의 금속판을 가공 및 절곡하여 제조한다. 따라서 방열부(32)와 포스트(34)는 일체로 형성될 수 있으며, 동일한 두께로 형성될 수 있다. 그러나 이에 한정되는 것은 아니다.
또한 본 실시예에서는 전자 소자 모듈에 하나의 차폐 프레임(30) 만을 구비하는 경우를 예로 들고 있으나 본 발명의 구성이 이에 한정되는 것은 아니며, 필요에 따라 다수의 차폐 프레임(30)을 포함하도록 구성될 수 있다.
차폐 프레임(30)은 기판(20)에 마련된 접지 전극(21a)에 접합될 수 있다. 차폐 프레임(30)과 접지 전극(21a)은 솔더나 도전성 수지와 같은 도전성 접착제를 매개로 상호 접합될 수 있다.
이와 같이 구성되는 차폐 프레임(30)은 열전도성이 높으며 전자기파를 차폐할 수 있는 재질로 형성된다. 예를 들어, 차폐 프레임(30)의 재질로는 스테인리스강이나, 구리, 아연, 니켈의 합금이 이용될 수 있다. 그러나 이에 한정되는 것은 아니다.
한편, 열전도도를 높이기 위해, 전자 소자(10)와 방열부(32) 사이에는 열전달층(60)이 배치될 수 있다. 열전달층(60)은 일면이 제1 소자(11)의 상부면에 접촉하고 타면이 방열부(32)의 하부면과 접촉하도록 배치될 수 있다.
열전달층(60)은 도전성 접착제나 수지 접착제를 통해 형성될 수 있으며, 열전도도가 높은 물질이 이용될 수 있다. 예컨대, 열전달층(60)은 은(Ag)을 함유하는 도전성 접착제로 형성하거나, 에폭시 수지 계열의 수지 접착제로 형성할 수 있다.
또한 필요에 따라 열전달층(60)으로 열전달물질(TIM: Thermal Interface Material)을 이용하는 것도 가능하다. 열전단물질로는 페이스트(paste)나 그리스(grease)와 같은 액상(liquid) 타입, 시트(sheet) 타입, 실리콘 등으로 형성되는 패드(pad) 타입이 선택적으로 이용될 수 있다.
밀봉부(40)는 기판(20)의 제1면에 배치되어 전자 소자(10)와 차폐 프레임(30)을 밀봉한다. 밀봉부(40)는 전자 소자(10)를 둘러싼 형태로 고정되어 외부 충격으로부터 전자 소자(10)를 안전하게 보호한다.
또한 본 실시예에 따른 밀봉부(40)는 제조 과정에서 포스트들(34) 사이의 공간을 통해 차폐 프레임(30)의 내부로 유입될 수 있다. 이에 밀봉부(40)는 차폐 프레임(30)과 제1 소자(11) 사이에 형성된 공간에도 충진된다.
밀봉부(40)는 절연성 재질로 형성된다. 예를 들어, 밀봉부(40)는 에폭시몰딩컴파운드(EMC)와 같은 수지 재질로 형성될 수 있으나 이에 한정되는 것은 아니다. 또한 필요에 따라 도전성을 갖는 재질(예컨대 도전성 수지 등)로 밀봉부(40)를 형성하는 것도 가능하다. 이 경우, 전자 소자(10)와 기판(20) 사이에는 언더필(underfill) 수지와 같은 별도의 밀봉 부재가 구비될 수 있다.
이상에서 설명한 본 실시예에 따른 전자 소자 모듈(100)은, 하나의 기판(20)에 다수의 전자 소자들(10)이 함께 실장되지만 차폐 프레임(30)에 의해 전자 소자들(10) 상호 간의 간섭이 차단된다.
또한 본 실시예에 따른 차폐 프레임(30)은 전자 소자(10)에서 발생된 열을 외부로 방출하는 열전달 경로로 이용된다. 따라서 제1 소자(11)에서 발생되는 열을 전자 소자 모듈의 외부로 신속하게 방출할 수 있다.
이어서 도 2에 도시된 전자 소자 모듈의 제조 방법을 설명한다.
먼저 차폐 프레임(30) 제조 방법에 대해 설명한다.
도 5는 도 2에 도시된 차폐 프레임의 제조 방법을 나타내는 도면이다.
도 5를 참조하면 본 실시예의 차폐 프레임 제조 방법은 먼저 금속판(P)을 마련한다.
금속판(P)은 구리판(Cu plate)이 이용될 수 있으나 이에 한정되지는 않는다.
이어서 식각이나 프레스 가공을 통해 방열부(32)와 포스트(34)로 이용되는 영역만을 남기고, 나머지 불필요한 부분은 제거한다.
이에 금속판(P)은 방열부(32)와 방열부(32)의 둘레에서 외측으로 연장되는 다수의 포스트들(34)로 형성된다.
이어서, 포스트(34)와 방열부(32)가 연결되는 부분을 절곡하여 차폐 프레임(30)을 완성한다.
이와 같이 본 실시예에서 포스트(34)와 방열부(32)는 하나의 금속판을 절곡하여 구성한다. 따라서 방열부(32)와 포스트(34)는 동일한 두께로 형성된다. 또한 프레스(press) 또는 스탬프(stamp) 방식을 이용하여 절곡 공정을 진행하므로, 포스트(34)와 방열부(32)가 연결되는 절곡 부분은 곡면(R)으로 형성될 수 있다. 그러나 본 발명의 구성이 이에 한정되는 것은 아니다.
도 6 내지 도 10은 도 2에 도시된 전자 소자 모듈의 제조 방법을 공정순으로 도시한 도면이다.
먼저 도 6에 도시된 바와 같이, 기판(20)에 전자 소자들(11, 12)를 실장한다.
전자 소자들(11, 12)은 솔더(solder)와 같은 도전성 접착제를 통해 기판(20)에 접합될 수 있다. 예컨대, 도전성 페이스트를 실장용 전극(21) 상에 도포하고 전자 소자들(11, 12)을 도전성 페이스트 상에 안착시킨 후, 리플로우(Reflow) 공정을 거쳐 전자 소자들(11, 12)을 기판(20)에 실장할 수 있다.
이어서, 도 7 및 도 8에 도시된 바와 같이, 전자 소자들 중 제1 소자(11)의 상부면(또는 비활성면)에 열전달층(60)을 배치한다. 도 8은 도 7의 평면도이다.
전술한 바와 같이 열전달층(60)은 은(Ag)을 함유하는 페이스트나 에폭시 계열의 수지 접착제를 제1 소자(11)의 비활성면에 도포하여 형성할 수 있다. 그러나 이에 한정되는 것은 아니다.
이어서, 도 9 및 도 10에 도시된 바와 같이 차폐 프레임(30)을 기판(20)에 실장한다. 도 10은 도 9의 차폐 프레임이 기판에 실장된 상태의 평면을 도시하고 있다.
차폐 프레임(30)은, 접지 전극(21a) 상에 접착제를 도포하는 공정, 차폐 프레임(30)을 기판(20) 상에 안착시키는 공정 및 리플로우(reflow), 큐어(cure, curing) 공정을 통해 기판(20)에 실장될 수 있다.
여기서 접착제는 도전성 페이스트나 에폭시 계열의 도전성 수지가 이용될 수 있다.
차폐 프레임(30)을 기판(20)에 안착하는 과정에서, 열전달층(60)은 차폐 프레임(30)의 방열부(32) 하부면과 접촉하며 방열부(32)와 제1 소자(11)를 상호 접합한다. 또한 차폐 프레임(30)의 각 포스트(34) 하단은 도전성 접착제(80)를 매개로 기판(20)의 접지 전극(21a)에 접합된다.
이어서, 밀봉부(40)를 형성하여 도 2에 도시된 전자 소자 모듈(100)을 완성한다.
밀봉부(40)는 기판(20)의 일면 전체에 형성되나 필요에 따라 부분적으로 형성될 수도 있다.
밀봉부(40)는 전자 소자들(10)과 차폐 프레임(30)을 함께 매립하는 형태로 형성된다.
도 2에 도시된 바와 같이, 본 실시예에서 차폐 프레임(30)은 상부면이 밀봉부(40)의 외부로 노출된다. 이러한 구성은 밀봉부(40)를 형성하는 몰딩 과정에서 차페 프레임(30)의 상부면이 노출되도록 금형을 구성하거나, 차폐 프레임(30)을 완전히 밀봉하도록 밀봉부(40)를 기판(20)의 일면 전체에 형성한 후, 차폐 프레임(30)의 상부에 배치된 밀봉부(40)를 제거하는 등의 방법으로 구현될 수 있다.
본 단계에서 밀봉부(40)는 트랜스퍼 몰딩, 액상 몰딩을 포함하는 다양한 몰딩 방식을 통해 제조될 수 있다. 따라서 밀봉부(40)의 재료인 성형수지를 금형 내에 주입하는 과정에서 성형수지는 차폐 프레임(30)의 포스트들(34) 사이 공간을 통해 차폐 프레임(30)의 내부에도 충진된다.
이상에서 설명한 본 실시예의 제조 방법은 금속판을 이용하여 차폐 프레임을 형성한다. 따라서 차폐 프레임의 제조가 매우 용이하며 제조 비용도 최소화할 수 있다. 한번의 몰딩 공정을 통해 차폐 프레임의 외부에 배치된 전자 소자뿐만 아니라, 차폐 프레임의 내부에 배치된 전자 소자도 밀봉할 수 있으므로 보다 최소한의 공정을 통해 전자 소자 모듈의 제조가 가능하다.
한편, 본 발명은 전술한 실시예에 한정되지 않으며 다양한 변형이 가능하다.
도 11은 본 발명의 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이다.
도 9를 참조하면, 본 실시예에 따른 전자 소자 모듈은 차폐 프레임(30)이 밀봉부(40)의 외부로 노출되지 않는다. 또한 차폐 프레임(30)의 상부면에는 방열 부재(70)가 배치된다.
방열 부재(70)는 밀봉부(40) 내에 배치되며, 상부면이 밀봉부(40)의 외부로 노출된다. 따라서 제1 소자(11)에서 발생된 열은 열전달층(60), 차폐 프레임(30), 방열 부재(70)를 통해 전자 소자 모듈의 외부로 방출된다.
본 실시예에서 방열 부재(70)는 차폐 프레임(30)의 상부면 전체를 덮는 블록 형태로 형성된다. 그러나 이에 한정되는 것은 아니며, 필요에 따라 다양한 형상으로 변형될 수 있다.
방열 부재(70)는 열전달층(60)과 마찬가지로, 열전도도가 높은 도전성 접착제나 수지가 이용될 수 있으나 이에 한정되는 것은 아니다. 예컨대 방열 부재(70)는 열전달층(60)과 동일한 재질로 구성될 수 있다.
또한 본 실시예의 전자 소자 모듈은 밀봉부(40)의 표면에 차폐층(50)이 배치된다.
차폐층(50)은 밀봉부(40)와 방열 부재(70), 그리고 기판(20)의 측면이 형성하는 표면을 따라 배치되며, 상기 표면에 도전성 분말을 포함하는 수지재를 도포하거나, 금속 박막을 형성함으로써 제조될 수 있다. 금속 박막의 경우, 스퍼터링, 스프레이 코팅, 스크린 프린팅(screen printing), 기상증착법, 전해 도금, 비전해 도금과 같은 다양한 기술들을 통해 형성될 수 있다.
차폐층(50)은 기판(20)의 접지 속성과 전기적으로 연결된다. 이를 위해 기판(20)에는 기판(20)의 측면으로 노출되는 접지 패턴(25)이 적어도 하나 구비될 수 있다. 접지 패턴(25)은 기판(20)에 형성된 접지 속성의 회로 배선 중 하나일 수 있다.
차폐층(50)은 기판(20)의 측면으로 노출된 접지 패턴(25)과 물리적, 전기적으로 연결될 수 있다. 그러나 이에 한정되는 것은 아니며, 방열 부재(70)와 차폐 프레임(30)을 통해 기판(20)의 접지에 전기적으로 연결될 수도 있으며, 이 경우, 접지 패턴(25)은 생략될 수 있다.
한편 차폐층(50)을 포함하는 구성은 도 2에 도시된 전자 소자 모듈에도 적용될 수 있다. 이 경우, 전자 소자 모듈의 측면과 상부면 전체에 차폐층이 배치될 수 있다. 이에 밀봉부(40)의 외부로 노출된 차폐 프레임(30)의 상부면에도 차폐층이 배치된다. 그러나 이에 한정되는 것은 아니며, 차폐 프레임(30)의 상부면을 제외한 부분에만 차폐층을 형성하는 등 다양한 변형이 가능하다.
한편, 본 실시예에 따른 기판(20)은 보호층인 솔더레지스트(SR, solder resist)가 패드를 부분적으로 덮는 형태로 구성된다. 그러나 이에 한정되는 것은 아니다.
도 12는 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이다.
도 12를 참조하면, 본 실시예에 따른 전자 소자 모듈은 도 11에 도시된 전자 소자 모듈과 유사하게 구성되며, 방열 부재(70)와 포스트(34)의 형상에 있어서만 차이를 갖는다.
본 실시예의 방열 부재(70)는 차단 프레임(30)의 상부에 배치되는 밀봉부(40)를 관통하는 관통 비아(through via) 형태로 형성된다. 따라서 다수개가 차단 프레임(30)의 상부면과 대면하는 위치에 이격 배치된다.
이러한 방열 부재(70)는 밀봉부(40)를 형성한 후, 레이저 드릴 등을 이용하여 밀봉부(40)에 관통 홀을 형성하고, 관통 홀 내부에 열전도도가 높은 물질을 충진하여 형성할 수 있다. 전술한 실시예와 마찬가지로, 본 실시예의 방열 부재(70)도 열전달층(60)과 동일한 재질로 구성될 수 있으나 이에 한정되는 것은 아니다.
본 실시예에 따른 기판(20)은 비한정(NonSolder Mask Defined, NSMD)형 패드가 형성된 기판이다. 비한정형(NSMD)이란 솔더레지스트(solder resist)가 패드의 일부를 덮지 않도록 배치되는 방식이다.
이에 따라 포스트(34)와 접지 패드(21a)를 접합하는 도전성 접착제(80)는 솔더레지스트(SR)와 접촉하지 않고 이격되도록 배치될 수 있다.
도 13은 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이고 도 14는 도 13에 도시된 차폐 프레임의 저면 사시도이며, 도 15는 도 13에 도시된 차폐 프레임의 단면도이다.
도 13 내지 도 15를 참조하면, 본 실시예에 따른 전자 소자 모듈은 차폐 프레임(30)의 방열부(32) 하부면에 홈 형태의 수용부(33)가 구비된다. 그리고 수용부(33)에는 제1 소자(11) 또는 제1 소자(11)의 상부면에 배치된 열전달층(60)이 배치된다.
이에 따라, 차폐 프레임(30)은 방열부(32) 중 수용부(33)가 형성된 부분은 다른 부분에 비해 얇은 두께로 형성될 수 있다.
이처럼 차폐 프레임(30)이 수용부(33)를 구비함에 따라, 차폐 프레임(30) 내부에 배치되는 제1 소자(11)는 수용부(33)의 깊이에 대응하는 만큼 실장 높이가 증가될 수 있다. 여기서 실장 높이는 전자 소자(10)가 실장된 기판(20)의 일면에서 전자 소자(10)의 상단면까지의 수직 거리를 의미한다.
이 경우, 전자 소자 모듈의 부피 변화 없이 전술한 실시예들보다 큰 제1 소자(11)를 포함할 수 있다.
또한 전술한 실시예들과 동일한 크기의 제1 소자(11)를 포함하는 경우, 차폐 프레임(30)의 실장 높이를 수용부(33)의 깊이에 대응하는 만큼 낮출 수 있다. 이 경우 전자 소자 모듈의 두께를 줄일 수 있다.
수용부(33)는 금속판을 가공하여 포스트(34)를 형성하는 과정에서 함께 형성하거나, 그 이후에 별도의 식각 또는 프레스 공정을 수행하여 형성할 수 있다.
본 실시예의 경우, 전술한 실시예의 방열 부재(도 11의 70)를 포함하지 않으며, 차폐 프레임(30)의 상부면이 직접 차폐층(50)에 접촉하도록 구성된다. 그러나 이에 한정되는 것은 아니며 전술한 실시예들과 마찬가지로 방열 부재를 구비하도록 구성하는 것도 가능하다.
또한 본 실시예의 포스트(34)는 하단 일부가 기판(20)으로 삽입 배치된다. 이를 위해 각 포스트(34)는 다른 부분에 비해 단면적이 작은 형태로 형성되는 삽입부(34a)를 포함할 수 있다.
삽입부(34a)는 포스트(34)의 하단에 배치되며, 포스트(34)의 다른 부분에 비해 절반 정도의 단면적으로 형성될 수 있다. 삽입부(34a)는 기판(20)에 구비되는 삽입홀(27)에 삽입된다. 따라서 삽입부(34a)의 단면적은 기판(20)의 삽입홀(27) 크기(직경 등)에 대응하여 규정될 수 있다. 또한 삽입부(34a)의 길이는 삽입홀(27)의 깊이에 대응하여 규정될 수 있다.
삽입부(34a)는 금속판을 식각 또는 프레스 가공하여 포스트(34)를 형성하는 과정에서 함께 형성될 수 있다. 또한 기판(20)의 삽입홀(27a)은 기판(20)을 제조하는 과정에서 형성될 수 있다.
삽입홀(27)은 도 2에서 접지 전극들(21a)이 배치된 위치에 형성될 수 있다. 삽입홀(27)의 내벽에는 금속층(28)이 배치된다. 이러한 구성은 기판(20)의 일면에 비아 홀을 형성한 후, 도금 등의 방식으로 비아 홀의 내벽에 금속층(28)을 형성함으로써 구현될 수 있다. 이때, 비아 홀의 내벽에 형성된 금속층(28)은 기판(20)의 접지 속성과 전기적으로 연결될 수 있다.
기판(20)의 삽입홀(27)에는 도전성 접착제(80)가 충진될 수 있다. 따라서 삽입홀(27)에 삽입된 삽입부(34a)는 도전성 접착제(80)를 매개로 삽입홀(27)의 금속층(28)에 전기적으로 연결될 수 있다.
이와 같이 구성되는 경우, 차폐 프레임(30)의 포스트(34)와 기판(20) 간의 전기적/물리적 연결의 신뢰성을 높일 수 있다. 따라서 보다 안정적으로 동작하는 전자 소자 모듈을 제공할 수 있다.
도 16은 본 발명의 또 다른 실시예에 따른 차폐 프레임의 단면도이다.
도 16을 참조하면, 본 실시예에 따른 전자 소자 모듈은 차폐 프레임(30)의 표면에 표면 거칠기가 증가된 결합층(37)이 형성된다.
결합층(37)은 금속 재질로 형성되는 차폐 프레임(30)을 표면처리하여 형성할 수 있다. 예컨대, 결합층(37)은 알칼리 처리를 통해 형성되는 흑색산화피막(BLACK OXIDE)으로 형성될 수 있다.
차폐 프레임(30)은 금속 재질로 형성되므로 수지 재질로 형성되는 밀봉부(40)와 열팽창계수(CTE：Coefficient of Thermal Expansion)의 차이가 크다. 따라서 전자 소자 모듈이 동작하면서 발생하는 열에 의해 밀봉부(40)와 차폐 프레임(30)의 계면에서 박리가 일어날 수 있다.
그러나 본 실시예와 같이 차폐 프레임(30)의 표면에 결합층(37)을 형성하는 경우, 거칠기가 증가된 결합층(37)이 밀봉부(도 2의 40)와 결합된다. 거칠기가 증가된 결합층(37)의 경우, 결합층(37)이 없는 경우에 비해 표면적이 200%까지 증가된다. 따라서 밀봉부(40)와의 접합 면적을 크게 확장할 수 있으며, 거칠기가 크므로 밀봉부(40)와의 기계적인 결합력도 증가된다.
이에 밀봉부(40)와 차폐 프레임(30)의 결합력을 높일 수 있어 밀봉부(40)와 차폐 프레임(30)의 계면에서 박리가 일어나는 것을 최소화할 수 있다.
도 17은 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이다.
도 17을 참조하면, 본 실시예에 따른 전자 소자 모듈은 차폐 프레임(30)의 방열부(32)와 포스트(34)의 두께가 다르게 구성된다.
본 실시예에서 방열부(32)는 포스트(34)는 보다 두꺼운 두께를 갖는 블록 형태로 형성된다.
전술한 실시예들의 경우, 방열부(32)의 두께가 얇게 구성되므로 차폐 프레임(30)의 실장 높이도 크지 않으며, 이에 제2 소자들(12)도 실장 높이가 낮은 소자들만을 이용할 수 있다.
그러나 본 실시예의 경우, 방열부(32)가 두께가 증가함에 따라 차폐 프레임(30)의 실장 높이도 증가하게 되며, 이에 전술한 실시예에 비해 실장 높이가 큰 소자들을 제2 소자(12)로 이용할 수 있다.
본 실시예의 차폐 프레임(30)은 블록 형태의 방열부(32)에 포스트(34)를 접합하여 형성하거나, 전술한 실시예의 차폐 프레임(30) 방열부(32)에 금속 블록을 적층 배치하여 형성할 수 있다. 그러나 이에 한정되는 것은 아니다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다. 또한 각 실시예들은 서로 조합되어 실시될 수 있다.
10: 전자 소자
20: 기판
30: 차폐 프레임
40: 밀봉부
50: 차폐층
60: 열전달물질
70: 방열 부재

Claims (16)

  1. 기판;
    상기 기판에 실장되는 제1 소자와 제2 소자를 포함하는 전자 소자; 및
    상기 제1 소자를 내부에 수용하며 상기 기판에 실장되는 차폐 프레임을 포함하며,
    상기 차폐 프레임은 상기 제1 소자 상에 적층 배치되는 방열부와 상기 방열부의 테두리에서 연장되며 일정 간격 이격 배치되는 다수의 포스트를 포함하고,
    상기 포스트들 간의 최대 이격 간격은 상기 제1 소자로 유입되거나 상기 제1 소자로부터 유출되는 전자기파의 파장보다 작게 형성되는 전자 소자 모듈.
  2. 제1항에 있어서,
    상기 전자 소자와 상기 차폐 프레임을 밀봉하는 밀봉부를 더 포함하는 전자 소자 모듈.
  3. 제2항에 있어서, 상기 방열부는,
    상부면이 상기 밀봉부의 외부로 노출되는 전자 소자 모듈.
  4. 제2항에 있어서,
    상기 방열부의 상부에 적층 배치되며 상부면이 상기 밀봉부의 외부로 노출되도록 배치되는 방열 부재를 더 포함하는 전자 소자 모듈.
  5. 제4항에 있어서, 상기 방열 부재는,
    블록 형태 또는 관통 비아 형태로 형성되는 전자 소자 모듈.
  6. 제2항에 있어서,
    상기 밀봉부의 표면을 따라 배치되며 상기 차폐 프레임을 통해 상기 기판의 접지와 전기적으로 연결되는 차폐층을 더 포함하는 전자 소자 모듈.
  7. 제2항에 있어서, 상기 밀봉부는,
    상기 차폐 프레임의 내부 공간에 충진되는 전자 소자 모듈.
  8. 제1항에 있어서,
    상기 제1 소자와 상기 방열부 사이에 배치되는 열전달층을 더 포함하는 전자 소자 모듈.
  9. 제1항에 있어서,
    상기 방열부는 하부면에 홈 형태의 수용부를 구비하며,
    상기 제1 소자는 적어도 일부가 상기 수용부 내에 배치되는 전자 소자 모듈.
  10. 제1항에 있어서, 상기 포스트는,
    끝단이 상기 기판에 형성된 삽입홀에 삽입 배치되는 전자 소자 모듈.
  11. 제1항에 있어서,
    상기 방열부와 상기 포스트는 동일한 두께로 형성되는 전자 소자 모듈.
  12. 제1항에 있어서, 상기 차폐 프레임의 표면에는,
    표면처리를 통해 거칠기가 증가된 결합층이 배치되는 전자 소자 모듈.
  13. 금속판을 마련하는 단계;
    상기 금속판에서 불필요한 부분을 제거하여 방열부와 다수의 포스트를 형성하는 단계;
    상기 방열부와 상기 포스트가 연결되는 부분을 절곡하여 차폐 프레임을 형성하는 단계; 및
    기판에 실장된 제1 소자가 상기 차폐 프레임의 내부에 수용되도록 차폐 프레임을 상기 기판에 실장하는 단계;
    를 포함하는 전자 소자 모듈 제조 방법.
  14. 제13항에 있어서,
    절곡된 상기 포스트들 간의 최대 이격 간격은 상기 제1 소자로 유입되거나 상기 제1 소자로부터 유출되는 전자기파의 파장보다 작게 형성되는 전자 소자 모듈 제조 방법.
  15. 제13항에 있어서, 상기 차폐 프레임을 상기 기판에 실장하는 단계 이전에,
    상기 제1 소자의 상부면에 열전달층을 배치하는 단계를 더 포함하는 전자 소자 제조 방법.
  16. 제13항에 있어서, 상기 차폐 프레임을 형성하는 단계 이후,
    상기 차폐 프레임의 표면에 거칠기가 증가된 결합층을 형성하는 단계를 포함하는 전자 소자 제조 방법.

KR1020190025948A 2019-03-06 2019-03-06 전자 소자 모듈 및 그 제조 방법 Active KR102711765B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190025948A KR102711765B1 (ko) 2019-03-06 2019-03-06 전자 소자 모듈 및 그 제조 방법
US16/423,803 US11195800B2 (en) 2019-03-06 2019-05-28 Electronic device module and method of manufacturing the same
JP2019104112A JP7354594B2 (ja) 2019-03-06 2019-06-04 電子素子モジュール及びその製造方法
CN201910836239.5A CN111668173A (zh) 2019-03-06 2019-09-05 电子器件模块及制造该电子器件模块的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190025948A KR102711765B1 (ko) 2019-03-06 2019-03-06 전자 소자 모듈 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20200107201A true KR20200107201A (ko) 2020-09-16
KR102711765B1 KR102711765B1 (ko) 2024-09-27

Family

ID=72335624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190025948A Active KR102711765B1 (ko) 2019-03-06 2019-03-06 전자 소자 모듈 및 그 제조 방법

Country Status (4)

Country Link
US (1) US11195800B2 (ko)
JP (1) JP7354594B2 (ko)
KR (1) KR102711765B1 (ko)
CN (1) CN111668173A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018135555A1 (ja) * 2017-01-18 2018-07-26 株式会社村田製作所 モジュール
JP7070373B2 (ja) * 2018-11-28 2022-05-18 三菱電機株式会社 半導体装置の製造方法、半導体装置、電力変換装置
US11652064B2 (en) * 2019-12-06 2023-05-16 Qualcomm Incorporated Integrated device with electromagnetic shield
CN114868245A (zh) * 2019-12-27 2022-08-05 株式会社村田制作所 模块
WO2021205930A1 (ja) * 2020-04-07 2021-10-14 株式会社村田製作所 モジュール
CN114975369A (zh) * 2022-05-06 2022-08-30 成都万应微电子有限公司 一种多芯片封装体内的屏蔽结构
TWI831241B (zh) * 2022-06-14 2024-02-01 矽品精密工業股份有限公司 電子封裝件及其製法
CN115132704A (zh) * 2022-06-29 2022-09-30 星科金朋半导体（江阴）有限公司 散热盖板的芯片封装结构及其制造方法
CN118969750A (zh) * 2024-08-02 2024-11-15 华天科技(南京)有限公司 工业级模组类产品散热结构及其对应加工工艺

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070090502A1 (en) * 2005-10-20 2007-04-26 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in leadframe integrated circuit (IC) packages
KR20100057686A (ko) * 2007-09-13 2010-05-31 프리스케일 세미컨덕터, 인크. 집적 회로 다이 패키지를 위한 전자기 실드 형성
KR20150055857A (ko) * 2013-11-14 2015-05-22 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR20170067947A (ko) * 2015-12-08 2017-06-19 에스케이하이닉스 주식회사 측면 차폐부를 가지는 반도체 패키지 및 제조 방법
JP2017139278A (ja) * 2016-02-02 2017-08-10 Ｔｏｗａ株式会社 電子部品の製造装置及び製造方法並びに電子部品
JP2017183521A (ja) * 2016-03-30 2017-10-05 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
JP2018056235A (ja) * 2016-09-27 2018-04-05 富士通コンポーネント株式会社 シールドケース及び電子装置
WO2018164158A1 (ja) * 2017-03-08 2018-09-13 株式会社村田製作所 高周波モジュール

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3881488B2 (ja) * 1999-12-13 2007-02-14 株式会社東芝 回路モジュールの冷却装置およびこの冷却装置を有する電子機器
JP4630449B2 (ja) 2000-11-16 2011-02-09 Ｔｏｗａ株式会社 半導体装置及びその製造方法
US6392888B1 (en) * 2000-12-07 2002-05-21 Foxconn Precision Components Co., Ltd. Heat dissipation assembly and method of assembling the same
TW582581U (en) * 2002-04-15 2004-04-01 Tsun I Entpr Co Ltd Fastening structure of heat sink
CN100454533C (zh) * 2003-04-15 2009-01-21 波零公司 用于电子元件封装的emi屏蔽
US7254032B1 (en) * 2004-03-03 2007-08-07 Cisco Technology, Inc. Techniques for providing EMI shielding within a circuit board component
US7683460B2 (en) * 2006-09-22 2010-03-23 Infineon Technologies Ag Module with a shielding and/or heat dissipating element
JP2008135688A (ja) * 2006-10-30 2008-06-12 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
US8310038B2 (en) * 2011-03-23 2012-11-13 Stats Chippac Ltd. Integrated circuit packaging system with embedded conductive structure and method of manufacture thereof
KR101342829B1 (ko) 2011-12-29 2014-01-13 주식회사 네패스 반도체 패키지 및 그 제조 방법
KR20160093403A (ko) * 2015-01-29 2016-08-08 엘지이노텍 주식회사 전자파차폐구조물
KR20170112363A (ko) * 2016-03-31 2017-10-12 삼성전기주식회사 전자부품 패키지 및 그 제조방법
US9999121B2 (en) * 2016-04-25 2018-06-12 Laird Technologies, Inc. Board level shields with virtual grounding capability
US9935075B2 (en) * 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
KR20180087504A (ko) * 2017-01-23 2018-08-02 앰코 테크놀로지 인코포레이티드 반도체 패키지 및 그 제조 방법
TWI744572B (zh) * 2018-11-28 2021-11-01 蔡憲聰 具有封裝內隔室屏蔽的半導體封裝及其製作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070090502A1 (en) * 2005-10-20 2007-04-26 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in leadframe integrated circuit (IC) packages
KR20100057686A (ko) * 2007-09-13 2010-05-31 프리스케일 세미컨덕터, 인크. 집적 회로 다이 패키지를 위한 전자기 실드 형성
KR20150055857A (ko) * 2013-11-14 2015-05-22 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR20170067947A (ko) * 2015-12-08 2017-06-19 에스케이하이닉스 주식회사 측면 차폐부를 가지는 반도체 패키지 및 제조 방법
JP2017139278A (ja) * 2016-02-02 2017-08-10 Ｔｏｗａ株式会社 電子部品の製造装置及び製造方法並びに電子部品
JP2017183521A (ja) * 2016-03-30 2017-10-05 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
JP2018056235A (ja) * 2016-09-27 2018-04-05 富士通コンポーネント株式会社 シールドケース及び電子装置
WO2018164158A1 (ja) * 2017-03-08 2018-09-13 株式会社村田製作所 高周波モジュール

Also Published As

Publication number Publication date
JP2020145394A (ja) 2020-09-10
CN111668173A (zh) 2020-09-15
US11195800B2 (en) 2021-12-07
JP7354594B2 (ja) 2023-10-03
US20200286839A1 (en) 2020-09-10
KR102711765B1 (ko) 2024-09-27

Similar Documents

Publication Publication Date Title
JP7354594B2 (ja) 電子素子モジュール及びその製造方法
KR101642560B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR101274460B1 (ko) 반도체 패키지 및 그 제조 방법
US7342303B1 (en) Semiconductor device having RF shielding and method therefor
JP6408540B2 (ja) 無線モジュール及び無線モジュールの製造方法
US10624214B2 (en) Low-profile space-efficient shielding for SIP module
US20150131231A1 (en) Electronic component module and manufacturing method thereof
JP7494432B2 (ja) 電子素子モジュール及びその製造方法
US9974181B2 (en) Module with external shield and back-spill barrier for protecting contact pads
KR20180107877A (ko) 반도체 패키지 및 그의 제조 방법
US20140185248A1 (en) Module board
KR20200123572A (ko) 전자 소자 모듈 및 그 제조 방법
KR20180101832A (ko) 전자 소자 모듈 및 그 제조 방법
KR20150076816A (ko) 전자 부품 모듈
KR102146802B1 (ko) 전자 소자 모듈
TWI663663B (zh) 電子封裝構件及其製作方法
KR101228731B1 (ko) 전자 부품 모듈 및 그의 제조 방법
KR101141443B1 (ko) 반도체 패키지의 제조 방법
KR20210131689A (ko) 전자 소자 모듈 및 그 제조 방법
CN110476245B (zh) 模块
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
KR102248529B1 (ko) 전자 소자 모듈 및 그 제조 방법
US11515282B2 (en) Electromagnetic shields with bonding wires for sub-modules
KR20170137023A (ko) 반도체 패키지 및 그 제조 방법
KR101829936B1 (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190306

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20211223

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20190306

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20231212

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240826

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240925

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240925

End annual number: 3

Start annual number: 1

PG1601 Publication of registration