[go: up one dir, main page]

KR20210055791A - 탭의 활성 영역 아래에 있는 웰의 경계를 포함하는 방법 및 장치 - Google Patents

탭의 활성 영역 아래에 있는 웰의 경계를 포함하는 방법 및 장치 Download PDF

Info

Publication number
KR20210055791A
KR20210055791A KR1020217013528A KR20217013528A KR20210055791A KR 20210055791 A KR20210055791 A KR 20210055791A KR 1020217013528 A KR1020217013528 A KR 1020217013528A KR 20217013528 A KR20217013528 A KR 20217013528A KR 20210055791 A KR20210055791 A KR 20210055791A
Authority
KR
South Korea
Prior art keywords
well
trench
doped region
tab
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020217013528A
Other languages
English (en)
Other versions
KR102554234B1 (ko
Inventor
마이클 스미스
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20210055791A publication Critical patent/KR20210055791A/ko
Application granted granted Critical
Publication of KR102554234B1 publication Critical patent/KR102554234B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L27/0925—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/857—Complementary IGFETs, e.g. CMOS comprising an N-type well but not a P-type well
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H01L21/823892—
    • H01L29/0646—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/114—PN junction isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/129—Cathode regions of diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/045—Manufacture or treatment of PN junction diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0191—Manufacturing their doped wells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/856—Complementary IGFETs, e.g. CMOS the complementary IGFETs having different architectures than each other, e.g. high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0188—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/858—Complementary IGFETs, e.g. CMOS comprising a P-type well but not an N-type well
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/859—Complementary IGFETs, e.g. CMOS comprising both N-type and P-type wells, e.g. twin-tub

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

장치 및 방법이 개시된다. 하나의 그러한 장치는 제2 유형의 전도성을 갖는 반도체 바디 내에 형성된 제1 유형의 전도성을 갖는 웰을 포함한다. 웰은 반도체 바디로 연장되는 트렌치의 코너에 또는 그 위에 p-n 접합을 형성한다. 웰의 경계는 웰에 대한 탭의 활성 영역의 에지 아래에 실질적으로 있을 수 있는 에지를 갖는다.

Description

탭의 활성 영역 아래에 있는 웰의 경계를 포함하는 방법 및 장치
우선권 주장 출원
본 출원은 2018년 10월 12일에 출원된 미국 출원 일련 번호 제16/159,180호에 대한 우선권의 이익을 주장하며, 이는 그 전체가 본원에 참고로 포함된다.
층들, 기판들, 웨이퍼들 및 웰(well)들과 같은 반도체 구조들은 특정 유형의 전도성(conductivity)(예를 들어, p 형, n 형)을 가질 수 있다. 그 구조 내에서, 반대의 유형의 전도성을 갖는 웰(예를 들어, N-웰, P-웰)이 형성될 수 있다. 상보성 금속 산화막 반도체(complementary metal oxide semiconductor, CMOS) 디바이스들은 이러한 구조들을 사용하여 형성될 수 있다. 이러한 디바이스들은 예를 들어 메모리 디바이스들의 지원 회로로 사용될 수 있다.
CMOS 디바이스들은 일반적으로 상대적으로 저 전압 또는 상대적으로 고 전압 디바이스들로 형성될 수 있다. 예를 들어, 고 전압 디바이스들은 30V보다 큰 전압에서 바이어싱(biasing)되는 반면 저 전압 디바이스들은 5V 미만의 전압에서 바이어싱될 수 있다.
p 형 구조의 N-웰은 구조와 웰의 인터페이스에서 p-n 접합을 형성한다. 도 1은 전형적인 p-n 접합의 단면도를 예시한다. 이 도면은 p 형 구조(100) 내에 형성된 N- 웰(101)을 도시한다. N-웰 접촉부(102)는 도시된 거리(110)에서 웰(101)의 에지에 비교적 가깝게 형성된 고 농도로 도핑된 N+ 탭(tap)(104)에 결합된다.
두 개의 탭들(104, 105) 사이에 트렌치의 하부 표면을 형성하는 반도체 재료에 p 형 절연 영역(120)이 형성될 수 있다. 절연 영역(120)은 이웃하는 n-채널 디바이스들 사이의 절연을 제공할 수 있다.
너무 큰 전압에서 p-n 접합을 바이어싱하면 접합이 파손(breakdown)되고 전도가 시작될 수 있다. 디바이스에 대해 설계된 항복 전압(breakdown voltage)보다 큰 전압이 N-웰 접촉부(102)에 인가되면, p-n 접합(130)은 절연 영역(120)과의 p-n 접합의 인터페이스에서 파손된다.
이러한 항복 전압을 증가시킬 필요가 있다.
도 1은 p-n 접합을 포함하는 장치의 전형적인 종래 기술 단면도를 도시한다.
도 2a, 2b 및 2c는 다양한 실시 예들에 따른 더 높은 항복 전압을 갖는 장치의 단면도를 도시한다.
도 3은 도 2a, 2b 및 2c의 실시 예에 따른 장치의 평면도를 도시한다.
도 4 내지 도 11은 도 2a, 2b 및 2c의 실시 예들에 따른 장치를 제조하기 위한 공정 흐름도를 도시한다.
도 12는 도 2a, 2b 및 2c의 실시 예들에 따른 장치를 포함하는 메모리 디바이스의 블록도를 도시한다.
디바이스의 항복 전압(breakdown voltages)은 예를 들어 절연 영역 아래로부터 p-n 접합을 이동시킴으로써 전형적인 종래 기술 항복 전압으로부터 증가될 수 있다. 이로 인해 탭(tap)과 웰(well)이 차지하는 풋프린트(footprint)(수평의 치수)를 늘리지 않고 더 높은 항복 전압을 갖는 디바이스가 생성될 수 있다(종래 기술 대비). 따라서, 예시된 실시 예들은 전형적인 종래 기술 디바이스들보다 더 많은 반도체 실리콘 영역을 차지할 필요가 없다.
이후에 설명되는 전도성은 반대 전도성이 다른 반도체 디바이스를 생성하는 데 사용될 수 있으므로 설명을 위한 것이다. 예를 들어, 다음은 N-웰이 P-웰 내에 형성되는 실시 예를 설명한다. 다른 실시 예에서, P-웰이 예를 들어 N-웰 내에 형성될 수 있다.
저 농도 도핑 영역과 고 농도 도핑 영역에 대한 다음 참조는 서로 관련하여 정의될 수 있다. 즉, 저 농도 도핑 영역(예를 들어, N-)은 고 농도 도핑 영역(예를 들어, N+)에 비해 더 약하게 도핑될 수 있다.
도 2a, 2b 및 2c는 다양한 실시 예들에 따른 p-n 접합을 포함하는 장치의 단면도를 도시한다. 장치는 예를 들어 다이오드, 트랜지스터, 메모리 지원 회로 등을 포함하거나 그 일부일 수 있다.
도 2a에 예시된 실시 예에서, N-웰(201)이 P-웰(200)에 형성되어, 예를 들어 N-웰(201)의 에지(204)를 따라 p-n 접합이 실질적으로 수직 구성 요소를 갖고 N- 웰(201)에 대한 탭의 활성 영역(209) 아래에 실질적으로 형성된다. 일 실시 예에 따르면, p-n 접합은 트렌치(212)의 코너에서 또는 그에 근접하여 트렌치(212)와 교차하고(본원에서 사용된 "근접"은 .020 마이크론 이내를 의미), 코너는 트렌치의 측벽과 하부 표면(바닥) 사이에 형성된다. 다른 실시 예들에서, p-n 접합은 코너 위의 트렌치의 측벽과 교차할 수 있다. 도 2a에서 확인할 수 있는 바와 같이, N-웰 탭은 N-웰(201)의 에지(204)에 적어도 부분적으로 걸쳐있다. 따라서, N-웰(201)의 에지(204)는 실질적으로 탭의 활성 영역(209) 아래에 있다. 일 실시 예에 따르면, 탭의 측면은 트렌치(212)의 측벽으로부터 형성된다.
활성 영역(209)은 N-웰(201) 위에 저 농도로 도핑된 영역(211)(N-) 및 고 농도로 도핑된 영역(208)(예를 들어, N+)을 포함한다. 저 농도로 도핑된 영역(211)은, 그것과 N-웰(201) 사이에서, 인터페이스(203)를 따라 실질적으로 수평인 구성 요소를 포함한다. 하나의 예시적인 실시 예에서, 도 2a에 예시된 바와 같이, 저 농도로 도핑된 영역(211)은 도 2a에 예시된 바와 같이 트렌치(212)의 바닥까지 연장된다. 다른 실시 예에 따르면, 인터페이스(203)는, 도 2b에 도시된 바와 같이, 트렌치(212)의 바닥 아래에 있으며, 인터페이스(203)는 코너에서/근처에서 트렌치(212)와 교차하도록 트렌치(212)의 코너 근처에서 상향 곡률()을 갖는다. 이들 실시 예들에서, p-n 접합의 에지(204)는 트렌치(212)의 바닥의 코너에 가까운 인터페이스(203)에 결합하여, 예를 들어 순 접합 라인(net junction line)(202)을 생성한다. 다른 실시 예에서, 도 2c에 도시된 바와 같이, 저 농도로 도핑된 영역(211)은 N-웰(201)에 의해 완전히 에워싸인다. 일 실시 예에 따르면, 탭의 활성 영역(209)은 대략 트렌치(212)의 바닥의 레벨까지 연장된다.
고 농도로 도핑된 영역(208) 위에 접촉부(220)가 형성된다. 고 농도로 도핑된 영역(208)은 접촉부(220)가 웰에 전기적으로 결합되도록 N-웰(201)에 대한 오믹 접촉(ohmic contact)으로서 작용할 수 있다. 고 농도로 도핑된 영역(208)은 접촉부(220) 바로 아래로 제한될 수 있고, 접촉부(220)는 N-웰(201) 내에 있고 N-웰 탭의 에지 근처에 있다. 접촉부(220)는 원하는 동작을 위해 디바이스를 적절하게 바이어싱하기 위해 N-웰(201)에 전압을 인가하는 데 사용될 수 있다.
기판 탭은 다른 접촉부(230)가 결합되는 더 높은 농도로 도핑된 영역(예를 들어, P+)(207)을 포함할 수 있다. p 형 절연 영역(210)은 기판 탭의 활성 영역(207)과 웰 탭의 활성 영역(209) 사이에 트렌치(212)의 바닥을 형성하는 반도체 구조(200)의 부분에 형성된다. 절연 영역(210)은 두 개의 활성 영역들(207, 209) 사이에 절연을 제공할 수 있다.
보다 저 농도로 도핑된 영역(211)은 접촉부(220)와 절연 영역(210) 사이에 형성된다. 접촉부(220)와 P-웰(200)에 인접한 탭의 활성 영역(209)의 에지 사이의 공간은 종래 기술의 거리보다 증가될 수 있다. 그러나, 탭들과 N-웰(201)에 의해 사용되는 총 거리(221)는 여전히 종래 기술에서와 거의 동일할 수 있다.
예시된 구조에서 접합 파손(junction breakdowns)은 P-웰(200)에 인접한 탭의 활성 영역(209)의 에지에서 P-웰(200)과 보다 저 농도로 도핑된 영역(211) 사이의 인터페이스(205)뿐만 아니라 N-웰(201)과 접촉부(220) 근처의 더 고 농도로 도핑된 영역(208) 사이의 인터페이스(206)에서 발생할 수 있다. N-웰(201)의 존재는 항복 전압을 더 증가시킬 수 있는 탭의 활성 영역(209) 내의 N-웰(201)의 에지(204)에서 전기장 피크(electric field peak)를 생성할 수 있다.
따라서, 도 2a, 2b 또는 2c의 구조들은 더 높은 항복 전압을 가지면서 전형적인 종래 기술 디바이스보다 더 많은 실리콘 영역을 사용하지 않을 수 있다. 구조는 절연 영역(210)으로부터 항복 전압을 분리할 수 있어서, 절연 영역(210)을 형성하는 데 사용되는 주입(implant)이 N-웰 항복 전압에 크게 영향을 주지 않고 최적화 될 수 있다(예를 들어, 증가 된 n-채널 절연).
도 3은 도 2a, 2b 및 2c의 실시 예에 따른 p-n 접합을 포함하는 장치의 평면도를 도시한다. 이 도면은 P-웰(310)의 형태의 반도체 구조 내에 형성된 N-웰(300)을 보여준다. N-웰(300)의 경계(301)는 두 개의 웰들(300, 310)을 분리하고 N-웰(300)에 대한 탭의 활성 영역(320)에 근접한 것으로 도시된다. 일 실시 예에서, 경계(301)는 도 2a, 2b 및 2c에 도시된 바와 같이 N-웰(201)의 에지(204)에 대응한다. 탭의 활성 영역(320)은 N-웰(201)의 경계(301)를 따라 연속적이다. 접촉부들(303)이 N-웰(300)의 경계(301) 내에 도시된다.
상세 영역(350)은 장치의 제1 영역(330)에 제1(예를 들어, n-) 도펀트가 주입된 것을 보여준다. 제1 영역(330)은 제2(예를 들어, n+ 도펀트)가 주입된 제2 영역(312)을 둘러 싼다. 제2 영역(312)은 N-웰(300)의 경계(301) 내에 있다. 접촉부들(303)은 제2 영역(312) 내의 활성 영역(320)의 부분들에 결합된다.
따라서, 도 2a, 2b, 2c 및 3을 모두 참조하면, 활성 영역(209)의 에지가 N-웰(201, 300)의 경계(301)와 실질적으로 정렬되거나 경계에 접하도록 N-웰 탭의 활성 영역들(209, 320)을 이동함으로써 항복 전압은 일반적인 종래 기술 장치보다 증가할 수 있다. 도 1에 도시된 종래 기술과 관련하여, 이는 접촉부들(220, 303)과 P-웰(200, 310)에 인접한 탭의 활성 영역(209, 320)의 에지 사이의 거리를 증가시킨다. 또한, 활성 영역(209, 320)에서 더 저 농도로 도핑된 영역(예를 들어, N-)(211, 330)은 P-웰(200, 310)에 인접한 탭의 활성 영역(209, 320)의 가장자리로부터 접촉부(220, 303) 아래에서 더 고 농도로 도핑된 영역(예를 들어, N+)(208, 312)을 분리한다.
도 4 내지 도 11은 도 2a, 2b 및 2c에 도시된 것과 같은 실시 예에 따른 p-n 접합을 포함하는 장치를 제조하기 위한 공정 흐름도를 도시한다. 예시가 도 2a의 실시 예와 가장 밀접하게 관련되어 있지만, 공정 흐름은 도 2b 및 2c의 실시 예를 제작하기 위해 쉽게 조정될 수 있다. 이러한 흐름도는 장치를 형성하는 데 다른 단계를 사용할 수 있으므로 설명을 위한 것이다.
도 4를 참조하면, 게이트 절연체(402)(예를 들어, 산화물(들), 질화물(들) 및/또는 높은-k 유전체)가 기판(401)(예를 들어, p 형 실리콘 기판) 위에 형성(예를 들어, 성장 또는 증착)된다. 기판은 실리콘, 게르마늄, III-IV 반도체(예를 들어, GaAs) 또는 일부 다른 반도체 재료일 수 있다. 기판(401)은 도핑되지 않거나, p 형 도핑되거나, n 형 도핑될 수 있고 및/또는 임의의 결정 배향을 가질 수도 있다. 기판이 P 형 도핑된 경우 내부에 N웰이 형성된다. 기판이 N 형 도핑된 경우 P웰이 형성된다. 다른 실시 예들은 다른 도전성 웰 내에 하나의 도전성 웰을 형성할 수 있다.
게이트 절연체(402)는, 재료들의 임의의 조합을 포함하여, 금속 산화물 반도체(MOS) 디바이스에 사용될 수 있는 임의의 유전체 재료일 수 있다. 일 실시 예에서, 산화물은 열적 증착되거나 일부 다른 성장/증착 기술이 사용될 수 있다.
게이트 절연체(402) 두께는 기판에 걸쳐 변할 수 있고 다중 절연체 두께 기판을 생성하는 데 많은 단계들이 포함될 수 있다(예를 들어, 산화, 습식 식각). 더 얇은 절연체(예를 들어, <70
Figure pct00001
)는 저 전압 디바이스에 사용될 수 있고 더 두꺼운 절연체(예를 들어, >350
Figure pct00002
)는 고 전압 디바이스에 사용될 수 있다. 예를 들어, N-웰(410)의 에지에 대해, 더 얇은 산화물(예를 들어, 약 65
Figure pct00003
)이 사용될 수 있다.
게이트 절연체(402)를 달성하기 위해 다양한 공정들이 사용될 수 있다(예를 들어, 습식 식각). 예를 들어, 질화물 마스크가 실리콘을 리세스하기 위해 더 두꺼운 산화물이 요구되는 영역을 노출하도록 생성되어 더 두꺼운 산화물의 상부가 임의의 더 얇은 산화물 재료와 거의 수평이 될 수 있다.
폴리실리콘(403)이 게이트 절연체(402) 위에 형성(예를 들어, 증착, 성장)된다. 폴리실리콘(403)은 400
Figure pct00004
내지 800
Figure pct00005
범위의 두께를 가질 수 있다. 폴리실리콘(403)은 도펀트가 혼입되거나 도핑되지 않은 형태로 형성될 수 있다(나중에 도핑됨). 폴리실리콘(403)은 또한 개선된 측면 전도를 위해 상부에 실리사이드(예를 들어, 텅스텐 실리사이드) 또는 폴리실리콘 위에 증착된 순수 금속(예를 들어, 텅스텐)을 포함할 수 있다. 특히 높은-k 유전체와 함께 순수 금속 게이트가 사용될 수도 있다.
포토레지스트(404)(예를 들어, 33k
Figure pct00006
)가 폴리실리콘(403) 위에 패터닝되고, N-웰(410)이 형성되는 기판(401)의 영역을 노출시키기 위해 포토리소그래피(예를 들어, 365nm)가 사용된다. 포토레지스트(404)는 포지티브 또는 네거티브 레지스트일 수 있고 개구가 N웰에 대한 위치 위에 위치된다. 포토레지스트(404)의 두께는 N웰 주입이 비-N웰 영역으로 침투하는 것을 차단하기에 충분할 수 있다.
그 후 하나 이상의 도펀트들(400)이 N-웰(410)을 형성하기 위해 영역에 주입될 수 있다. 이 단계에는 얕고(shallow) 깊은(deep) 주입들 모두를 포함할 수 있다. N 형 도펀트들은 N웰(410)을 생성하기 위해 사용될 수 있다. 도펀트들(400)은 또한 N웰 내에 형성되는 p 채널 트랜지스터 채널을 형성하는데 사용될 수 있다. 도펀트들(400)은 또한 폴리실리콘(403)을 도핑하는데 사용될 수 있다. 임의의 p 채널 디바이스들에 기여하는 다른 주입들은 다른 포토 단계들 동안 수행될 수 있다. 이러한 주입들 중 일부는 탭과 공유되거나 공유되지 않을 수 있다.
하나 이상의 도펀트들(400)은 인 또는 비소를 포함할 수 있다. 예를 들어, 인은 깊은 주입을 위한 n 형 도펀트일 수 있다. 비소는 얕은 주입을 위한 n 형 도펀트일 수 있다.
도핑 기술은 빔라인 및 플라즈마 도핑(PLAD)을 포함할 수 있다. PLAD는 얕은 주입(예를 들어, 게이트 재료 도핑)에 사용될 수 있다. 빔라인은 채널링(원자의 꼬리가 기판에 너무 깊숙이 들어가는 것을 야기함)을 피하기 위해 비스듬히(예를 들어, 7°) 수행될 수 있다. 에너지는 300keV 내지 1000keV 에너지 범위에 있을 수 있다. 양은 1013 범위에 있을 수 있다. p 채널에 대한 비소 주입은 낮은 전압의 경우 5x1012/cm2 범위에 있고 높은 전압의 경우 더 적을 수 있다(5x1011/cm2). 역 극성의 경우(N웰의 P웰), BF2(붕소 한 개, 불소 두 개를 갖는 분자) 또는 B11(중량 11인 붕소의 동위 원소)과 같이 붕소 빔라인을 주입에 사용될 수 있다. 폴리 도핑을 위한 붕소 PLAD는 예를 들어 B2H6(디보란(diborane) 분자) 또는 BF3와 같은 다른 종들을 사용할 수 있다. 일반적인 양은 1016 범위일 수 있다. BF3는 10keV 미만의 에너지를 사용할 수 있다.
다른 p 형 도펀트들이 N-웰(410)에서 떨어진 트렌치의 바닥 표면에 인접한 기판(401)의 일부에 주입될 수 있다. 이들 도펀트들은 다른 N-웰 또는 다른 활성 영역으로부터 하나의 N-웰(410)의 분리로서 여전히 효과적이면서 항복 전압에 영향을 주지 않도록 아직 형성되지 않은 탭으로부터 이격될 수 있다.
일 실시 예에서, p 형 주입은 자체 포토 단계들에서 발생할 수 있다. 이러한 포토 단계들은 포토 레지스트 증착 및 패터닝, 주입 및 포토 레지스트 제거를 포함할 수 있다. 이러한 포토 단계들은 트렌치가 형성된 후에 형성될 수도 있지만 전체 흐름의 이러한 일반적인 부분에서 발생할 수 있다(예를 들어, 트렌치가 형성되기 전). 이러한 주입은 1012 내지 1013/cm2 범위의 용량을 갖는 붕소(예를 들어, 10keV 내지 300keV)를 사용하는 얕은 주입(예를 들어, n 채널 트랜지스터에 대해) 및 깊은 주입(예를 들어, P웰 목적에 대해)을 포함할 수 있다.
도 5를 참조하면, 트렌치(500)가 N-웰(410)에 인접한 기판(401)에 형성(예를 들어, 식각)되어, 트렌치(500)의 측 에지와 N-웰(410)의 에지가 트렌치(500)의 코너(503)에서 또는 코너 위에서 만난다. 이 도면은 N-웰(410)과 트렌치(500), 절연체(402)(예를 들어, 산화물) 및 절연체(402) 위의 폴리실리콘(403)의 관계를 보여준다.
트렌치는 습식 화학적 식각과 반대의 반응성 이온 식각(RIE) 기술을 사용하여 식각될 수 있다. 식각 공정은 다소 비-등방성(방향의)일 수 있어서, 일 실시 예에서, 트렌치의 측면이 실질적으로 90°에 가깝다. 다른 실시 예에서, 측면은 45°와 같은 약간의 경사를 가질 수 있고, 경사는 트렌치의 깊이를 따라 변할 수 있다. 트렌치 깊이는 실리콘 기판 표면에서 측정했을 때 1500
Figure pct00007
내지 5000
Figure pct00008
범위일 수 있다.
도 6은 p 형 절연 영역(603)을 형성하기 위해 트렌치(500)의 바닥 표면에 인접한 기판(401)의 다른 부분에 p 형 도펀트(601)(예를 들어, 붕소)의 얕은 주입을 도시한다. 이 영역은 기판(401)에 형성된 NMOS 디바이스의 절연을 제공할 수 있다. 전술한 도펀트들(예를 들어, 붕소, 불소, 비소) 및 도핑 기술들(예를 들어, 빔라인, PLAD)이 사용될 수 있다. 이 도핑은 P웰에 형성될 수 있는 NMOS 디바이스에 추가하여 N웰의 절연에 사용될 수 있다.
도 7은 트렌치 충전 단계 및 CMP(chemical-mechanical planarization) 단계를 보여준다. 트렌치(500)는 유전체 재(701)로 채워지고 CMP 단계가 수행된다. CMP 단계 후에, 제2 폴리실리콘 또는 폴리실리사이드 재료(도시되지 않음)가 구조 위에 증착될 수 있다. 유전체 충전 재료(701)는 실리콘 산화물일 수 있고 산화물을 완성하기 위해 다양한 기술들 및 다중 단계를 사용하여 수행될 수 있다. 충전 기술들은 열적 산화, 증착된 산화(일반적으로 CVD) 및 스핀-온-유전체(spin-on-dielectric)(예를 들어, 액체로 증착한 다음 경화를 위해 굽기)를 포함할 수 있다. 질화물 층이 절연에 존재할 수 있다. CMP는 폴리의 일부를 제거하여 두께가 증착된 것보다 적다. 최종 두께는 500
Figure pct00009
내지 700
Figure pct00010
범위일 수 있다.
다수의 제조 단계들이 도 7의 단계들과 도 8의 후속 설명된 단계들 사이에서 발생할 수 있다. 제2 전도체가 증착될 수 있으며, 가능하면 유전체가 상부에 형성될 수 있다. 제2 전도체는 예를 들어 폴리실리콘, 실리사이드 또는 하나 이상의 금속들일 수 있다. 결국 탭 영역 위에서 모두 제거된다. 제2 전도체는 게이트 식각의 일부로서 탭 근처에서 제거될 수 있으며, 여기서 트랜지스터의 게이트는 전형적인 포토리소그래피(PL) 기술을 사용하여 패터닝된다. PL은 탭을 포함하지 않은 게이트가 필요한 곳에만 남겨 둘 수 있고, 따라서 이는 식각 과정에서 노출된다.
식각 공정은 RIE일 수 있지만, 게이트 스택을 제거하기 위한 여러 단계들을 포함할 수 있다. 게이트 산화물의 일부는 산화물 대 폴리 실리콘에 대한 식각의 선택성에 따라 식각 동안 제거될 수 있다. 이 공정은 트랜지스터의 게이트 측벽의 손상을 치유하기 위해 열 산화물(예를 들어, 5
Figure pct00011
내지 20
Figure pct00012
두께)이 뒤따를 수 있지만 실리콘 표면의 산화에 기여할 수 있다.
STI 유전체를 목표로 하는(예를 들어, 그것을 낮추기 위해) 별도의 식각이 수행될 수 있다. 그러한 식각은 임의의 제2 폴리/전도체를 클리어하는 것과 제1 폴리를 식각하는 것 사이에 수행될 수 있다. 폴리 식각은 직선 폴리 측벽을 만들기 위해 비-등방성일 수 있지만, 활성 영역의 에지에 있는 STI 산화물 오버행에 의해 보호될 수 있는 모든 폴리 트레이스들의 제거를 확인하기 위해 특정 등방성 클린-업 식각을 포함할 수 있다.
도 8을 참조하면, 폴리실리콘(403) 및 게이트 절연체(예를 들어, 산화물)(402)의 일부 또는 전부가 제거(예를 들어, 식각)된다. 이때 제2 폴리실리콘/폴리실리사이드도 제거된다.
도 9를 참조하면, 레지스트 재료(901)가 구조의 표면에 패터닝될 수 있고, 제1 도펀트가 트렌치(500)의 측면과 N-웰(410)의 에지 사이에 남아 있는 기판의 일부에 주입되어 저 농도로 도핑된 영역(907)(예를 들어, N- 영역)을 형성한다.
도펀트는 N웰을 포함한 전체 노출 영역에 주입될 수 있지만, 상대적으로 저 농도로 도핑될 수 있다. N웰과 STI 에지 사이에 노출된 p 형 활성 영역은 카운터-도핑되어(counter-doped) N-가 생성될 수 있다. 일반적인 주입은, 2x1012/cm2 내지 7x1012/cm2 범위의, 인(예를 들어, 10keV)을 포함할 수 있다. 다수의 인 및/또는 비소 주입들도 사용될 수 있다.
도 10을 참조하면, 다른 레지스트 재료(1002)가 구조의 표면 상에 패터닝되고 제2 도펀트가 N-웰(410)의 노출된 부분에 주입되어 고 농도로 도핑된 영역(1001)을 형성한다. 다른 실시 예에서, 이 단계는 접촉 홀(1102)이 식각된 후 도 11에 예시된 단계 동안 수행될 수 있고, 이는 고 농도로 도핑된 영역(N+)(1001)이 자체 정렬되도록 허용한다.
레지스트 재료(1002)의 개구는 N웰 내부의 활성 영역의 에지를 지나 연장될 수 있다. 이렇게 하면 활성 영역의 가장 안쪽 부분이 노출될 수 있다(도 9 참조). 일 실시 예에서, 노출된 활성 영역의 전형적인 양은
Figure pct00013
일 수 있다.
고 농도로 도핑된 영역(1001)은 n 형일 수 있다. 도펀트는 인, 비소 또는 조합일 수 있다. 인 확산을 방지하기 위해 탄소가 함께 주입될 수 있다. 비소는 4x1015/cm2를 목표(그러나 2x1015/cm2 내지 6x1015/cm2 범위를 갖는다)로 하는 용량으로 20keV 내지 60keV 범위에 있을 수 있다. 10keV의 인 에너지 목표 및 12keV의 탄소 에너지 목표로 인 + 탄소에 대해 동일한 용량을 사용할 수 있으며, 주입은 오믹(선형) 접촉을 형성할 수 있다.
도 11은 구조 위에 형성되고 CMP로 평탄화되는 STI 유전체 재료(1101)를 도시한다. 접촉 홀(1102)을 형성하기 위해 식각이 수행될 수 있다. 접촉 홀(1102)은 접촉 재료(예를 들어, 다양한 라이너들을 갖는 금속)로 채워질 수 있다. CMP 단계는 도 2a의 구조를 생성하기 위해 과잉 유전체 재료(1101)를 제거하기 위해 사용될 수 있다.
유전체 재료(1101)는 이산화 규소, BPSG, 또는 STI에 사용되는 다른 유형의 산화물일 수 있다. 고밀화(densification)를 위해 열 단계들이 포함될 수 있다. 질화물 층을 포함하여 여러 단계들이 사용될 수 있다. 예를 들어, 200
Figure pct00014
실리콘 위에 50
Figure pct00015
두께의 질화물 층이 사용될 수 있다. 또한, 질화물 층은 접촉부 및 후속 금속 전도체 형성의 일부로서 이 산화물 층의 상부에서 사용될 수 있다. 질화물 층은 50
Figure pct00016
내지 200
Figure pct00017
의 범위에 있을 수 있으며 충전물의 벌크보다는 장벽 층으로 사용될 수 있다. 1000
Figure pct00018
내지 5000
Figure pct00019
범위의 일반적인 총 두께가 사용될 수 있다.
식각은 식각될 영역을 노출시키기 위해 다른 포토 층을 사용할 수 있다. 일반적인 RIE 방향 식각은 거의 수직 측면을 가진 접촉 홀을 만드는 데 사용될 수 있다. 식각은 N+ 영역을 노출시키기 위해 실리콘으로 내려갈 수 있다. 홀은 N+ 영역에서 어느 정도 중심에 있을 수 있다. 일 실시 예에서, 접촉 홀의 전형적인 폭 치수는 100nm일 수 있다.
위에서 명시적으로 언급되지 않았지만, 이전에 논의된 서로 다른 레벨들의 시각 레지스트가 결국 제거된다고 가정한다. 레지스트는 흐름의 다음 단계 이전에 제거될 수 있다.
도 12는 도 2a, 2b 및 2c의 실시 예에 따른 장치의 블록도를 도시한다. 장치는 메모리 셀들(예를 들어, 플래시, 동적 랜덤 액세스 메모리(DRAM))을 포함하는 메모리 어레이(1200)를 포함할 수 있다. 메모리 어레이(1200)는 전력 스위칭 또는 버스 드라이버와 같은 지원 기능을 제공할 수 있는 지원 회로(1201)에 결합된다. 일 실시 예에서, 이 회로(1201)는 CMOS 유형 디바이스를 포함할 수 있다. 지원 회로(1201)는 도 2a, 2b 및 2c의 장치를 사용할 수 있는 반도체 디바이스(예를 들어, 트랜지스터, 다이오드)를 포함할 수 있다.
본원에서 사용되는 바와 같이, 장치는 예를 들어 회로, 집적 회로 다이, 메모리 디바이스, 메모리 어레이, 또는 그러한 회로, 다이, 디바이스 또는 어레이(예를 들어, 프로세서에 연결된 메모리 디바이스)를 포함하는 시스템을 지칭할 수 있다.
특정 실시 예들이 본원에 예시되고 설명되었지만, 동일한 목적을 달성하기 위해 계산된 임의의 배열이 도시된 특정 실시 예를 대체할 수 있다는 것이 당업자에 의해 인식될 것이다. 많은 적응들이 당업자에게 명백할 것이다. 따라서, 이 어플리케이션은 모든 적응 또는 변형을 포함하도록 의도되었다.

Claims (20)

  1. 장치에 있어서,
    제2 유형의 전도성(conductivity)을 갖는 반도체 구조 내에 형성된 제1 유형의 전도성을 갖는 웰(well); 및
    상기 웰에 대한 탭(tap)을 포함하고, 상기 웰과 상기 반도체 구조 사이의 상기 웰의 경계는 실질적으로 상기 탭의 활성 영역 아래에 있으며 상기 웰의 상기 경계는 트렌치(trench)의 코너(corner)에 또는 그 위에 있는 상기 반도체 구조의 상기 트렌치의 측면과 교차하고, 추가로 상기 활성 영역은 상기 웰 내의 제2 도핑 영역 및 제1 도핑 영역을 포함하고, 상기 제2 도핑 영역은 동일한 전도성 도펀트(dopant)로 상기 제1 도핑 영역보다 더 높은 농도로 도핑되는, 장치.
  2. 제1항에 있어서, 상기 탭의 측면은 상기 반도체 구조에 형성된 상기 트렌치의 측면에 근접한, 장치.
  3. 제1항에 있어서, 상기 탭의 상기 활성 영역에 결합된 접촉부(contact)를 더 포함하고, 상기 접촉부는 상기 웰 위에 있는, 장치.
  4. 제1항에 있어서, 상기 제2 도핑 영역은 n+ 도펀트로 주입되고 상기 제1 도핑 영역은 n- 도펀트로 주입되는, 장치.
  5. 제1항에 있어서, 상기 웰 및 상기 반도체 구조에 의해 형성된 p-n 접합은 상기 반도체 구조에 형성된 트렌치의 코너 또는 그 위에서 접합을 갖는, 장치.
  6. 제1항에 있어서, 상기 제1 도핑 영역은 실질적으로 상기 제2 도핑 영역과 상기 트렌치에 인접한 상기 탭의 측면 사이에 있는, 장치.
  7. 장치를 형성하는 방법으로서, 상기 방법은:
    제2 유형의 전도성을 갖는 반도체 구조 내에 제1 유형의 전도성을 갖는 웰을 형성하는 단계; 및
    상기 웰과 상기 반도체 구조 사이의 상기 웰의 경계가 실질적으로 탭의 활성 영역 아래에 있으며 상기 활성 영역은 제1 도핑 영역 및 제2 도핑 영역을 포함하고, 상기 제2 도핑 영역은 동일한 전도성 도펀트로 상기 제1 도핑 영역보다 더 높은 농도로 도핑되고 추가로 트렌치의 제1 측벽은 상기 탭의 제1 측면을 형성하고 추가로 상기 웰의 상기 경계는 상기 트렌치의 바닥과 상기 제1 측벽 사이의 코너에서 또는 그 근처에서 상기 트렌치를 교차하도록, 상기 활성 영역을 포함하는 상기 웰에 대한 상기 탭을 형성하는 단계를 포함하는, 방법.
  8. 제7항에 있어서, 추가로 상기 제1 도핑 영역은 실질적으로 상기 탭의 상기 제1 측면과 상기 제2 도핑 영역과 사이에 있는, 방법.
  9. 제8항에 있어서, 상기 트렌치를 유전체 재료로 채우는 단계를 더 포함하는, 방법.
  10. 제9항에 있어서, 상기 웰의 나머지 부분보다 더 높은 농도로 도핑된 영역을 형성하기 위해 상기 웰의 노출된 부분에 다른 도펀트를 주입하는 단계를 더 포함하는, 방법.
  11. 제8항에 있어서, 상기 탭을 형성하는 단계는 상기 트렌치의 상기 에지와 더 높은 농도로 도핑된 상기 웰의 상기 영역 사이에 남아 있는 상기 반도체 구조의 상기 일부를 주입하는 단계를 포함하는, 방법.
  12. 제11항에 있어서, 상기 웰의 상기 나머지 부분보다 더 높은 농도로 도핑된 상기 영역에 접촉부를 형성하는 단계를 더 포함하는, 방법.
  13. 제8항에 있어서, 절연 영역을 형성하기 위해 상기 트렌치의 바닥 표면에 인접한 상기 반도체 구조의 다른 부분에 도펀트를 주입하는 단계를 더 포함하는, 방법.
  14. 장치에 있어서,
    제2 유형의 전도성을 갖는 반도체 구조 내에 형성된 제1 유형의 전도성을 갖는 웰; 및
    상기 웰에 대한 탭을 포함하고, 상기 웰과 상기 반도체 구조 사이의 상기 웰의 경계는 상기 반도체 구조에 형성된 트렌치를 교차하고, 상기 교차는 상기 트렌치의 코너에 근접하거나 그 위에 있고, 상기 탭의 활성 영역은 상기 웰 내의 제1 도핑 영역 및 제2 도핑 영역을 포함하고, 상기 제2 도핑 영역은 동일한 전도성 도펀트로 상기 제1 도핑 영역보다 더 높은 농도로 도핑되고, 상기 제1 도핑 영역은 실질적으로 상기 트렌치에 인접한 상기 탭의 측면과 상기 제2 도핑 영역 사이에 있는, 장치.
  15. 제14항에 있어서, 상기 탭의 상기 측면은 상기 트렌치의 측면으로부터 형성된, 장치.
  16. 제14항에 있어서, 상기 탭의 상기 활성 영역에 결합된 접촉부를 더 포함하고, 상기 접촉부는 상기 웰 위에 있는, 장치.
  17. 제14항에 있어서, 상기 제2 도핑 영역은 n+ 도펀트로 주입되고 상기 제1 도핑 영역은 n- 도펀트로 주입되는, 장치.
  18. 제14항에 있어서, 상기 웰 및 상기 반도체 구조에 의해 형성된 p-n 접합은 상기 트렌치의 코너에 인접한, 장치.
  19. 제14항에 있어서, 상기 탭의 상기 활성 영역은 상기 웰의 상기 경계에 걸쳐 연속적인, 장치.
  20. 제14항에 있어서, 상기 제1 도핑 영역은 실질적으로 상기 웰에 둘러싸여 있는, 장치.
KR1020217013528A 2018-10-12 2019-10-04 탭의 활성 영역 아래에 있는 웰의 경계를 포함하는 방법 및 장치 Active KR102554234B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/159,180 US10679991B2 (en) 2018-10-12 2018-10-12 Methods and apparatuses including a boundary of a well beneath an active area of a tap
US16/159,180 2018-10-12
PCT/US2019/054740 WO2020076638A1 (en) 2018-10-12 2019-10-04 Methods and apparatuses including a boundary of a well beneath an active area of a tap

Publications (2)

Publication Number Publication Date
KR20210055791A true KR20210055791A (ko) 2021-05-17
KR102554234B1 KR102554234B1 (ko) 2023-07-12

Family

ID=70160179

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217013528A Active KR102554234B1 (ko) 2018-10-12 2019-10-04 탭의 활성 영역 아래에 있는 웰의 경계를 포함하는 방법 및 장치

Country Status (7)

Country Link
US (2) US10679991B2 (ko)
EP (1) EP3864697A4 (ko)
JP (2) JP7311590B2 (ko)
KR (1) KR102554234B1 (ko)
CN (1) CN112970111B (ko)
TW (1) TWI740229B (ko)
WO (1) WO2020076638A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337266B2 (en) 2014-09-30 2016-05-10 Micron Technology, Inc. Methods and apparatuses including an active area of a tap intersected by a boundary of a well
EP3474314A1 (en) * 2017-10-20 2019-04-24 Infineon Technologies Austria AG Semiconductor device and method for manufacturing a semiconductor method
US10679991B2 (en) * 2018-10-12 2020-06-09 Micron Technology, Inc. Methods and apparatuses including a boundary of a well beneath an active area of a tap

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130012974A (ko) * 2013-01-25 2013-02-05 매그나칩 반도체 유한회사 반도체 장치
US20180122808A1 (en) * 2014-09-30 2018-05-03 Micron Technology, Inc. Methods and apparatuses including an active area of a tap intersected by a boundary of a well

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61148815A (ja) * 1984-12-24 1986-07-07 Hitachi Ltd 半導体集積回路装置及びその製造方法
US5602404A (en) 1995-01-18 1997-02-11 National Semiconductor Corporation Low voltage triggering silicon controlled rectifier structures for ESD protection
US6188105B1 (en) 1999-04-01 2001-02-13 Intersil Corporation High density MOS-gated power device and process for forming same
US7582938B2 (en) 2003-10-01 2009-09-01 Lsi Corporation I/O and power ESD protection circuits by enhancing substrate-bias in deep-submicron CMOS process
US7636259B1 (en) 2006-07-17 2009-12-22 Lallice Semiconductor Corporation Flash memory array with independently erasable sectors
JP2008198631A (ja) * 2007-02-08 2008-08-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US8017471B2 (en) 2008-08-06 2011-09-13 International Business Machines Corporation Structure and method of latchup robustness with placement of through wafer via within CMOS circuitry
US7960754B2 (en) 2009-03-10 2011-06-14 Micrel, Inc. Diode having high breakdown voltage and low on-resistance
US8665570B2 (en) 2009-03-13 2014-03-04 Qualcomm Incorporated Diode having a pocket implant blocked and circuits and methods employing same
CN101924130A (zh) * 2009-06-09 2010-12-22 上海韦尔半导体股份有限公司 具有沟槽式接触孔的沟槽式mosfet及其制备方法
KR101883010B1 (ko) 2012-08-06 2018-07-30 매그나칩 반도체 유한회사 반도체 소자 및 그 소자의 제조 방법
US9018673B2 (en) 2012-08-31 2015-04-28 Freescale Semiconductor Inc. Zener diode device and fabrication
US9553011B2 (en) * 2012-12-28 2017-01-24 Texas Instruments Incorporated Deep trench isolation with tank contact grounding
US9882375B2 (en) 2013-03-15 2018-01-30 Sofics Bvba High holding voltage clamp
US9660020B2 (en) * 2014-05-23 2017-05-23 Globalfoundries Singapore Pte. Ltd. Integrated circuits with laterally diffused metal oxide semiconductor structures and methods for fabricating the same
CN105448732B (zh) * 2014-09-02 2018-06-15 万国半导体股份有限公司 改善uis性能的沟槽式功率半导体器件及其制备方法
US20160372360A1 (en) * 2015-06-17 2016-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with junction leakage reduction
CN106098751B (zh) * 2016-07-14 2018-11-23 电子科技大学 一种功率半导体器件终端结构
US10177044B2 (en) * 2017-05-05 2019-01-08 Newport Fab, Llc Bulk CMOS RF switch with reduced parasitic capacitance
CN108447911B (zh) * 2018-03-09 2021-07-27 香港商莫斯飞特半导体股份有限公司 一种深浅沟槽半导体功率器件及其制备方法
US10679991B2 (en) 2018-10-12 2020-06-09 Micron Technology, Inc. Methods and apparatuses including a boundary of a well beneath an active area of a tap

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130012974A (ko) * 2013-01-25 2013-02-05 매그나칩 반도체 유한회사 반도체 장치
US20180122808A1 (en) * 2014-09-30 2018-05-03 Micron Technology, Inc. Methods and apparatuses including an active area of a tap intersected by a boundary of a well

Also Published As

Publication number Publication date
TW202036902A (zh) 2020-10-01
CN112970111B (zh) 2023-03-10
US10679991B2 (en) 2020-06-09
TWI740229B (zh) 2021-09-21
US20200119139A1 (en) 2020-04-16
CN112970111A (zh) 2021-06-15
KR102554234B1 (ko) 2023-07-12
JP7311590B2 (ja) 2023-07-19
JP2023126931A (ja) 2023-09-12
US11211382B2 (en) 2021-12-28
EP3864697A1 (en) 2021-08-18
WO2020076638A1 (en) 2020-04-16
US20210028171A1 (en) 2021-01-28
JP2022504622A (ja) 2022-01-13
EP3864697A4 (en) 2022-08-10

Similar Documents

Publication Publication Date Title
US5960270A (en) Method for forming an MOS transistor having a metallic gate electrode that is formed after the formation of self-aligned source and drain regions
US11616064B2 (en) Semiconductor structure
US11037928B2 (en) Methods and apparatuses including an active area of a tap intersected by a boundary of a well
US20060124982A1 (en) Low-Cost Deep Trench Decoupling Capacitor Device and Process of Manufacture
US6888176B1 (en) Thyrister semiconductor device
US7804107B1 (en) Thyristor semiconductor device and method of manufacture
US7989853B2 (en) Integration of high voltage JFET in linear bipolar CMOS process
US20160322262A1 (en) Integration of devices
US6469347B1 (en) Buried-channel semiconductor device, and manufacturing method thereof
JP2023126931A (ja) タップの活性領域下のウェルの境界を含む方法及び装置
US6261924B1 (en) Maskless process for self-aligned contacts
US7863144B2 (en) Semiconductor device and method for manufacturing the device
US6875666B2 (en) Methods of manufacturing transistors and transistors having an anti-punchthrough region
US10134733B2 (en) Semiconductor device
US7714382B2 (en) Trench gate semiconductor with NPN junctions beneath shallow trench isolation structures
US8026507B2 (en) Two terminal quantum device using MOS capacitor structure
US7674676B2 (en) Semiconductor device manufacturing method for forming diffused layers by impurity implantation using gate wiring layer mask
KR20110121163A (ko) 매립 게이트를 갖는 반도체 장치 제조 방법
KR101177485B1 (ko) 매립 게이트형 반도체 소자 및 그 제조방법
KR19980064220A (ko) Ｍｏｓ 트랜지스터

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T13-X000 Administrative time limit extension granted

St.27 status event code: U-3-3-T10-T13-oth-X000

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PX0901 Re-examination

St.27 status event code: A-2-3-E10-E12-rex-PX0901

PX0701 Decision of registration after re-examination

St.27 status event code: A-3-4-F10-F13-rex-PX0701

X701 Decision to grant (after re-examination)
PA0104 Divisional application for international application

St.27 status event code: A-0-1-A10-A17-div-PA0104

St.27 status event code: A-0-1-A10-A16-div-PA0104

PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000