KR20230148378A

KR20230148378A - 픽셀 회로 및 그 구동 방법과 디스플레이 패널

Info

Publication number: KR20230148378A
Application number: KR1020237033535A
Authority: KR
Inventors: 언칭 궈; 추이리 가이; 쥔펑 리; 파-샹 천; 캉관 판; 뤼보 싱
Original assignee: 윤구(구안) 테크놀로지 컴퍼니 리미티드
Priority date: 2021-11-25
Filing date: 2022-07-28
Publication date: 2023-10-24
Anticipated expiration: 2042-07-28
Also published as: WO2023093103A1; EP4297007A4; US20230410745A1; EP4297007A1; US12118938B2; KR102809561B1; CN114708832A

Abstract

본 출원은 픽셀 회로 및 그 구동 방법과 디스플레이 패널을 개시하였다. 픽셀 회로는 구동 모듈(110), 데이터 기입 모듈(120), 보조 모듈(130), 보상 모듈(140), 저장 모듈(150), 커플링 모듈(160) 및 발광 모듈(170)을 포함하고; 데이터 기입 모듈(120)은 보조 모듈(130)을 통해 구동 모듈(110)의 제어단(G)에 데이터 전압과 관련된 전압을 기입하도록 구성되며; 보상 모듈(140)은 구동 모듈(110)의 제1 단과 제어단(G) 사이에 연결되고, 구동 모듈(110)의 문턱 전압을 보상하도록 구성되며; 커플링 모듈(160)은 보상 모듈(140)과 연결되며, 수신된 점프 전압에 따라 보상 모듈(140)을 통해 구동 모듈(110)의 제어단(G)의 전압을 조정하도록 구성되고; 저장 모듈(150)은 구동 모듈(110)의 제어단(G)과 연결되며, 구동 모듈(110)은 제어단(G)의 전압에 따라 발광 모듈(170)에 구동 신호를 제공하여 발광 모듈(170)이 발광하도록 구동한다.

Description

픽셀 회로 및 그 구동 방법과 디스플레이 패널

본 출원은 2021년 11월 25일에 중국 특허청에 제출된 출원번호가 202111415705.6인 중국 특허 출원의 우선권을 주장하는바, 상기 출원의 전부 내용은 참조로서 본 출원에 포함된다.

[기술분야]

본 출원의 실시예는 디스플레이 기술분야에 관한 것으로, 특히 픽셀 회로 및 그 구동 방법과 디스플레이 패널에 관한 것이다.

디스플레이 기술의 지속적인 발전과 함께, 유기 발광 다이오드(Organic Light Emitting Diode, OLED) 디스플레이 패널은 자체 발광, 고휘도, 넓은 시야각 등의 우수한 특성으로 인해, 광전자 디스플레이 분야에서 널리 사용되고 있다.

디스플레이 패널은 통상적으로 복수의 픽셀 회로를 포함하고, 여기서 픽셀 회로는 구동 트랜지스터를 포함하며, 구동 트랜지스터는 구동 신호를 생성하여 발광 소자가 발광 디스플레이 하도록 구동한다. 관련 기술에서, 픽셀 회로의 레이아웃에 대량의 비아 홀(Via hole)이 존재하여 픽셀 레이아웃 면적이 커지도록 하므로, 높은 픽셀 퍼 인치(Pixel Per Inch, PPI)를 실현하는 데 불리하다.

본 출원의 실시예는 픽셀 회로의 레이아웃 배치를 개선하고, 픽셀의 레이아웃 면적을 감소시켜 PPI를 향상시키는 데 유리한 픽셀 회로 및 그 구동 방법과 디스플레이 패널을 제공한다.

제1 측면에서, 본 출원의 실시예는 픽셀 회로를 제공하고, 상기 픽셀 회로는 구동 모듈, 데이터 기입 모듈, 보조 모듈, 보상 모듈, 저장 모듈, 커플링 모듈 및 발광 모듈을 포함하며;

상기 데이터 기입 모듈은 상기 보조 모듈을 통해 상기 구동 모듈의 제어단에 데이터 전압과 관련된 전압을 기입하도록 구성되고;

상기 보상 모듈은 상기 구동 모듈의 제1 단과 제어단 사이에 연결되고, 상기 구동 모듈의 문턱 전압을 보상하도록 구성되며;

상기 커플링 모듈은 상기 보상 모듈과 연결되며, 수신된 점프 전압에 따라 상기 보상 모듈을 통해 상기 구동 모듈의 제어단의 전압을 조정하도록 구성되고;

상기 저장 모듈은 상기 구동 모듈의 제어단과 연결되어, 상기 구동 모듈의 제어단의 전압을 저장하도록 구성되고; 상기 구동 모듈은 제어단의 전압에 따라 상기 발광 모듈에 구동 신호를 제공하여 상기 발광 모듈이 발광하도록 구동한다.

제2 측면에서, 본 출원의 실시예는 픽셀 회로의 구동 방법을 더 제공하고, 상기 픽셀 회로는 구동 모듈, 데이터 기입 모듈, 보조 모듈, 보상 모듈, 저장 모듈, 커플링 모듈 및 발광 모듈을 포함하며, 상기 데이터 기입 모듈은 상기 구동 모듈과 연결되고, 상기 보상 모듈은 상기 구동 모듈의 제1 단과 제어단 사이에 연결되며, 상기 커플링 모듈은 상기 보상 모듈과 연결되고, 상기 저장 모듈은 상기 구동 모듈의 제어단과 연결되며;

상기 픽셀 회로의 구동 방법은,

데이터 기입 및 임계값 보상 단계에서, 상기 데이터 기입 모듈이 상기 보조 모듈을 통해 상기 구동 모듈의 제어단에 데이터 전압과 관련된 전압을 기입하고, 상기 보상 모듈을 통해 상기 구동 모듈의 문턱 전압을 보상하도록 제어하는 단계;

보상 조정 단계에서, 상기 커플링 모듈이 수신된 점프 전압에 따라 상기 보상 모듈을 통해 상기 구동 모듈의 제어단의 전압을 조정하도록 제어하는 단계;

발광 단계에서, 상기 구동 모듈이 제어단의 전압에 따라 상기 발광 모듈에 구동 신호를 제공하도록 제어하여, 상기 발광 모듈이 발광하도록 구동하는 단계; 를 포함한다.

제3 측면에서, 본 출원의 실시예는 디스플레이 패널을 더 제공하고, 상기 디스플레이 패널은 본 출원의 임의의 실시예에 의해 제공된 픽셀 회로를 포함한다.

본 출원의 실시예에 있어서, 데이터 기입 및 임계값 보상 단계에서, 데이터 기입 모듈과 보상 모듈이 상이한 주사 신호에 각각 응답하도록 제어하여, 데이터 라인에 의해 제공되는 데이터 전압은 데이터 기입 모듈, 보조 모듈, 구동 모듈 및 보상 모듈을 통과한 후 데이터 전압과 관련된 전압을 구동 모듈의 제어단에 기입하도록 함으로써, 구동 모듈에 대한 데이터 기입 및 임계값 보상을 실현한다. 구동 모듈의 임계값을 보상한 후, 커플링 모듈을 통해 점프 전압을 보상 모듈에 커플링하여, 구동 모듈의 제어단의 전압을 보상 모듈을 통해 미세조정함으로써, 동일한 계조 전압에서 상이한 픽셀 회로에 의해 생성된 구동 전류가 일치하도록 하여, 임계값 보상 효과를 개선하고, 디스플레이 휘도의 균일성을 향상시킨다. 구동 주파수가 변경되더라도, 합리적인 레벨 커플링을 통해, 양호한 보상 효과를 실현할 수 있다. 또한 보조 모듈을 추가하는 것을 통해, 신호가 활성층(Active layer)을 통해 직접 전송될 수 있으므로, 비아 홀 수를 줄이는 데 유리하고, 레이아웃 배치를 최적화하며, 픽셀의 배치 면적을 줄이고, 나아가 높은 PPI를 실현하는 데 유리하다.

도 1은 본 출원의 실시예에서 제공하는 픽셀 회로의 구조 개략도이다.
도 2는 본 출원의 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이다.
도 3은 본 출원의 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이다.
도 4는 본 출원의 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이다.
도 5는 본 출원의 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이다.
도 6은 본 출원의 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이다.
도 7은 본 출원의 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이다.
도 8은 본 출원의 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이다.
도 9는 본 출원의 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이다.
도 10은 본 출원의 실시예에서 제공하는 픽셀 회로의 제어 시퀀스 다이어그램이다.
도 11은 본 출원의 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이다.
도 12는 본 출원의 실시예에서 제공하는 픽셀 회로의 구동 방법의 흐름도이다.
도 13은 본 출원의 실시예에서 제공하는 디스플레이 패널의 구조 개략도이다.

이하, 첨부된 도면 및 실시예를 결합하여, 본 출원에 대해 추가적으로 설명한다. 여기에 기재된 구체적인 실시예는 단지 본 출원을 설명하기 위해 사용되며, 본 출원을 한정하지 않음을 이해해야 한다. 또한, 설명의 편의를 위해, 도면에는 본 출원과 관련된 일부 구조만이 도시되어 있을 뿐, 모든 구조가 도시되어 있지 않음을 유의하여야 한다.

도 1은 본 출원의 실시예에서 제공하는 픽셀 회로의 구조 개략도이고, 도 1을 참조하면, 본 출원의 실시예에서 제공하는 픽셀 회로는 구동 모듈(110), 데이터 기입 모듈(120), 보조 모듈(130), 보상 모듈(140), 저장 모듈(150), 커플링 모듈(160) 및 발광 모듈(170)을 포함한다.

데이터 기입 모듈(120)은 보조 모듈(130)을 통해 데이터 전압과 관련된 전압을 구동 모듈(110)의 제어단(G)에 기입하도록 구성되고; 보상 모듈(140)은 구동 모듈(110)의 제1 단과 제어단(G) 사이에 연결되며, 구동 모듈(110)의 문턱 전압을 보상하도록 구성되고; 커플링 모듈(160)은 보상 모듈(140)과 연결되며, 수신된 점프 전압(V1)에 따라 보상 모듈(140)을 통해 구동 모듈(110)의 제어단(G)의 전압을 조정하도록 구성되고; 저장 모듈(150)은 구동 모듈(110)의 제어단(G)과 연결되며, 구동 모듈(110)의 제어단(G)의 전압을 저장하도록 구성되고; 구동 모듈(110)은 제어단(G)의 전압에 따라 발광 모듈(170)에 구동 신호를 제공하여 발광 모듈(170)이 발광하도록 구동한다.

구체적으로, 본 실시예에서, 보상 모듈(140)은 구동 모듈(110)의 제1 단과 제어단(G) 사이에 연결되며, 구동 모듈(110)의 문턱 전압에 대한 보상을 실현하도록 구성된다. 커플링 모듈(160)은 보상 모듈(140)과 연결되며, 문턱 전압을 보상한 후 구동 모듈(110)의 제어단(G)의 전압을 미세조정하여 문턱 전압이 완전히 보상되지 못하는 단점을 보완하고, 임계값 보상 효과를 개선하도록 구성된다. 본 출원의 실시예에서 제공하는 픽셀 회로의 작동 과정은 적어도 데이터 기입 및 임계값 보상 단계, 보상 조정 단계 및 발광 단계를 포함할 수 있다.

데이터 기입 및 임계값 보상 단계에서, 데이터 기입 모듈(120), 보조 모듈(130) 및 보상 모듈(140)이 턴온되고, 데이터 라인(Data)에 의해 제공되는 데이터 전압은 데이터 기입 모듈(120), 보조 모듈(130), 구동 모듈(110) 및 보상 모듈(140)을 통과한 후 데이터 전압과 관련된 전압을 구동 모듈의 제어단(G)에 기입하고, 아울러, 보상 모듈(140)은 구동 모듈(110)의 문턱 전압을 보상할 수 있으므로, 구동 모듈(110)의 제어단(G)의 전압을 데이터 전압 및 문턱 전압과 관련된 전압이 되도록 할 수 있으며, 상기 전압을 저장 모듈(150)에 저장함으로써, 구동 모듈(110)에 대한 데이터 전압 기입 및 문턱 전압 보상을 실현한다.

보상 조정 단계에서, 데이터 기입 및 임계값 보상 단계에서 구동 모듈(110)의 문턱 전압의 불완전한 보상을 방지하기 위해, 커플링 모듈(160)을 통해 점프 전압(V1)을 보상 모듈(140)의 내부 노드에 커플링하고, 보상 모듈(140)을 통해 구동 모듈(110)의 제어단(G)의 전압을 미세조정하며, 예시적으로, 보상 과정에서, 보상을 거친 후의 구동 모듈(110)의 제어단(G)의 전압은 Vdata+Vth이고, 여기서, Vdata는 데이터 라인(Data)에서의 데이터 전압이며, Vth는 구동 모듈(110)의 문턱 전압이다. 하지만 보상 모듈(140)의 온(on) 시간이 비교적 짧아 구동 모듈(110)의 제어단(G)의 전압이 Vdata+Vth와 동일하지 않고, 픽셀 회로의 작동이 지속됨에 따라, 구동 모듈(110)의 서브문턱 스윙(Subthreshold Swing, SS)이 증가되어, 구동 모듈(110)의 제어단(G)의 전압이 변경되는 것을 초래하므로, 데이터 기입 및 보상 단계가 완료된 후, 구동 모듈(110)의 제어단(G)의 전압과 Vdata+Vth 사이에 비교적 큰 오차가 발생하게 되어, 동일한 계조 전압에서 상이한 구동 모듈(110)에 의해 생성된 구동 전류가 상이한 것을 초래한다. 낮은 계조에서, 구동 모듈(110)은 문턱전압이하 영역(subthreshold region)에서 작동하는 데, 제어단(G)의 전압의 미세한 오차는 구동 전류의 비교적 큰 변화를 일으킬 수 있으며, 따라서 데이터 전압(Vdata)의 미세한 오차만으로도 구동 전류의 비교적 큰 변화를 일으킬 수 있다. 보상 조정 단계에서 구동 모듈(110)의 제어단(G)의 전압을 미세조정함으로써, 상이한 구동 모듈(110)이 발광 단계에서 이의 제어단(G)의 전압에 따라 생성한 전류가 일치하도록 보장함으로써, 디스플레이 휘도의 균일성을 향상시키고, 나아가 디스플레이 효과를 개선한다.

레이아웃 배치를 수행할 때, 신호의 전송을 실현하기 위해, 적어도 한 층의 금속층을 활성층까지 드릴링 및 라인 변경해야 한다. 본 실시예에서, 보조 모듈(130)을 추가하고, 레이아웃 배치를 합리적으로 설계함으로써, 신호가 활성층을 통해 직접 전송될 수 있도록 하여, 레이아웃의 비아 홀 수를 줄이고, 픽셀의 레이아웃 면적을 감소하는 데 유리하며, 나아가 PPI를 향상시킨다.

본 출원의 실시예에서 제공하는 픽셀 회로에 있어서, 데이터 기입 및 임계값 보상 단계에서, 데이터 기입 모듈과 보상 모듈이 상이한 주사 신호에 각각 응답하도록 제어함으로써, 데이터 라인에 의해 제공되는 데이터 전압은 데이터 기입 모듈, 보조 모듈, 구동 모듈 및 보상 모듈을 거친 후 데이터 전압과 관련된 전압을 구동 모듈의 제어단에 기입하도록 함으로써, 구동 모듈에 대한 데이터 기입 및 임계값 보상을 실현한다. 구동 모듈의 임계값을 보상한 후, 커플링 모듈을 통해 점프 전압을 보상 모듈에 커플링하여, 구동 모듈의 제어단의 전압을 보상 모듈을 통해 미세조정함으로써, 동일한 계조 전압에서 상이한 픽셀 회로에 의해 생성된 구동 전류가 일치하도록 하여, 임계값 보상 효과를 개선하고, 디스플레이 휘도의 균일성을 향상시킨다. 구동 주파수가 변경되더라도, 합리적인 레벨 커플링을 통해, 양호한 보상 효과를 실현할 수 있다. 또한 보조 모듈을 추가하는 것을 통해, 신호가 활성층을 통해 직접 전송될 수 있으므로, 비아 홀 수를 줄이는 데 유리하고, 레이아웃 배치를 최적화하며, 픽셀의 배치 면적을 줄이고, 나아가 높은 PPI를 실현하는 데 유리하다.

선택적으로, 도 2는 본 출원의 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이고, 도 2를 참조하면, 상기 실시예의 기초상, 상기 저장 모듈(150)은 제1 커패시터(C1)를 포함하고, 상기 제1 커패시터(C1)의 제1 극은 고정 전압과 연결되며, 제1 커패시터(C1)의 제2 극은 구동 모듈(110)의 제어단(G)과 연결되고; 보조 모듈(130)은 제1 트랜지스터(T1)를 포함하며, 제1 트랜지스터(T1)의 게이트는 제1 주사 라인(S1)과 연결되고, 제1 트랜지스터(T1)의 제1 극은 데이터 기입 모듈(120)의 제2 단과 연결되며, 제1 트랜지스터(T1)의 제2 극은 구동 모듈(110)의 제2 단에 연결되고, 데이터 기입 모듈(120)의 제1 단은 데이터 라인(Data)과 연결된다.

구체적으로, 제1 커패시터(C1)는 구동 모듈(110)의 제어단(G)의 전압을 저장하도록 구성되고, 이의 제1 극에 연결되는 고정 전압은 제1 전원 라인에 의해 제공되는 제1 전원 전압(VDD)일 수도 있으며, 일정한 값을 갖는 기타 전압일 수도 있다. 제1 트랜지스터(T1)와 보상 모듈(140)은 동일한 주사 라인과 연결되는 데, 제1 트랜지스터(T1)가 데이터 기입 모듈(120)과 구동 모듈(110)의 제2 단 사이에 연결되어 있으므로, 제1 트랜지스터(T1)는 픽셀 회로의 작동 과정에 영향을 미치지 않는다. 구동 모듈(110)은 통상적으로 구동 트랜지스터를 포함하며, 금속층과 활성층이 중첩되는 위치에 트랜지스터 게이트가 형성되고, 게이트 양측의 활성층에 소스와 드레인이 각각 형성되며, 레이아웃 배치 시, 제1 트랜지스터(T1)를 추가함으로써, 제1 주사 라인(S1)에 대응하는 금속층과 활성층 사이에 제1 트랜지스터(T1)의 전극이 형성되도록 하여, 신호가 활성층을 통해 직접 전송될 수 있도록 하고, 활성층과 금속층 사이에 드릴링 하는 것을 방지함으로써, 레이아웃에서의 비아 수를 줄일 수 있다.

선택적으로, 도 3은 본 출원의 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이고, 도 4는 본 출원의 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이며, 상기 실시예의 기초상, 도 3 및 도 4를 참조하면, 보조 모듈(130)은 제2 커패시터(C2)를 더 포함할 수 있으며, 제1 트랜지스터(T1)의 게이트는 제1 주사 라인(S1)과 연결되고, 제1 트랜지스터(T1)의 제1 극은 데이터 기입 모듈(120)의 제2 단과 연결되며, 제1 트랜지스터(T1)의 제2 극은 구동 모듈(110)의 제2 단과 연결되고, 데이터 기입 모듈(120)의 제1 단은 데이터 라인(Data)과 연결되며, 제2 커패시터(C2)의 제1 단은 고정 전압과 연결되고, 제2 커패시터(C2)의 제2 단은 제1 트랜지스터(T1)의 제1 극 또는 제2 극과 연결된다.

구체적으로, 제2 커패시터(C2)에 연결되는 고정 전압은 제1 전원 전압(VDD)일 수 있으며, 구동 모듈(110)의 제2 단에 제2 커패시터(C2)를 설치함으로써, 구동 모듈(110)의 제2 단의 전압 안정성을 유지할 수 있고, 아울러 데이터 기입 및 임계값 보상 단계에서, 데이터 라인(Data)에서 전송하는 데이터 전압은 제2 커패시터(C2)에 저장될 수 있다. 데이터 기입 모듈(120)이 턴오프된 후, 또한 제1 트랜지스터(T1) 및 보상 모듈(140)이 턴오프되기 전에, 제2 커패시터(C2)에 저장된 데이터 전압은 보상 모듈(140)을 통해 구동 모듈(110)의 제어단(G)에 대해 계속해서 충전한다. 낮은 계조에서 제2 커패시터(C2)를 통해 구동 모듈(110)의 제어단(G)에 대해 충전하는 과정에서, 충전 전류가 비교적 작으며, 구동 모듈(110)의 제어단(G)의 전압을 미세조정하여, 공정 원인으로 인한 문턱전압이하 스윙이 이산형을 갖는 상황을 개선하고, 문턱전압이하 스윙에 대한 보상을 실현할 수 있다. 아울러, 제1 트랜지스터(T1)를 설치함으로써 픽셀 회로의 비아 홀 수를 감소시켜 PPI를 향상시킬 수 있으며, 구체적으로는 상기 관련 설명을 참조할 수 있으므로, 여기서 반복하여 설명하지 않는다.

선택적으로, 도 5는 본 출원의 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이고, 상기 각 실시예의 기초상, 도 5를 참조하면, 보상 모듈(140)은 제2 트랜지스터(T2)를 포함하고, 제2 트랜지스터(T2)는 듀얼 게이트 트랜지스터이며, 제2 트랜지스터는 제1 서브 트랜지스터(T2-1) 및 제2 서브 트랜지스터(T2-2)를 포함하고;

제1 서브 트랜지스터(T2-1)의 게이트와 제2 서브 트랜지스터(T2-2)의 게이트는 모두 제1 주사 라인(S1)과 연결되고, 제1 서브 트랜지스터(T2-1)의 제1 극은 구동 모듈(110)의 제1 단과 연결되며, 제1 서브 트랜지스터(T2-1)의 제2 극은 제2 서브 트랜지스터(T2-1)의 제1 극과 연결되고, 제2 서브 트랜지스터(T2-2)의 제2 극은 구동 모듈(110)의 제어단(G)과 연결되며; 커플링 모듈(160)은 제3 커패시터(C3)를 포함하고, 제3 커패시터(C3)의 제1 극은 펄스 전압과 연결되며, 제3 커패시터(C3)의 제2 극은 제2 서브 트랜지스터(T2-2)의 제1 극과 연결된다.

구체적으로, 데이터 기입 및 임계값 보상 단계에서, 데이터 기입 모듈(120)은 제2 주사 라인(S2)의 주사 신호에 응답하여 턴온되고, 보조 모듈(130) 및 제2 트랜지스터(T2)는 제1 주사 라인(S1)의 주사 신호에 응답하여 턴온되며, 데이터 라인(Data)의 데이터 전압은 데이터 기입 모듈(120), 보조 모듈(130), 구동 모듈(110) 및 제2 트랜지스터(T2)를 통과한 후 데이터 전압과 관련된 전압을 구동 모듈(110)의 제어단(G)에 기입하고, 제2 트랜지스터(T2)를 통해 구동 모듈(110)의 문턱 전압을 보상한다. 그 후 데이터 기입 모듈(120)이 제2 주사 라인(S2)의 주사 신호에 응답하여 턴오프되고, 제2 트랜지스터(T2)가 제1 주사 라인(S1)의 주사 신호에 응답하여 턴오프되면, 제3 커패시터(C3)의 제1 극의 펄스 전압이 점프하고, 제3 커패시터(C3)의 커플링 작용을 통해, 제1 노드(N1)의 전위를 변화시키며, 제2 트랜지스터(T2)가 오프 상태이고, 구동 모듈(110)의 제어단(G)의 전위와 제1 노드(N1)의 전위가 동일하지 않으며, 즉, 구동 모듈(110)의 제어단(G)과 제1 노드(N1) 사이에 전압차가 존재하기 때문에, 제2 서브 트랜지스터(T2-2)의 누전 작용하에 구동 모듈(110)의 제어단(G)의 전압을 미세조정할 수 있으며, 낮은 계조에서, 상이한 픽셀 회로에 대해, 구동 모듈(110)에 의해 생성되는 구동 전류가 일치하도록 하여, 데이터 기입 및 임계값 보상 단계에서 구동 모듈(110)의 임계값에 대한 보상이 부족한 상황을 보완하고, 보상 효과를 개선하며 디스플레이 휘도의 균일성을 향상시키는 데 유리하다.

표 1은 관련 기술 중 7T1C 픽셀 회로를 사용하여 획득한 32 계조에서 패널 내 9개의 포인트의 휘도값이고, 표 2는 본 출원의 실시예에서 제공하는 픽셀 회로를 사용하여 32 계조에서 획득한 패널 내 동일한 9개의 포인트의 휘도값이다.

표 1 및 표 2 중의 데이터에 따르면, 구동 모듈(110)의 보상된 제어단(G)의 전압을 조정함으로써, 동일한 계조에서, 패널 휘도의 균일성을 현저하게 향상시켜, 보상 효과를 개선할 수 있음을 알 수 있다.

선택적으로, 도 6은 본 출원의 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이고, 상기 각 실시예의 기초상, 도 6을 참조하면, 보상 모듈(140)은 제2 트랜지스터(T2)를 포함하고, 제2 트랜지스터(T2)는 트라이 게이트 트랜지스터이며, 제2 트랜지스터(T2)는 제1 서브 트랜지스터(T2-1), 제2 서브 트랜지스터(T2-2) 및 제3 서브 트랜지스터(T2-3)를 포함하고;

제1 서브 트랜지스터(T2-1)의 게이트, 제2 서브 트랜지스터(T2-2)의 게이트 및 제3 서브 트랜지스터(T2-3)의 게이트는 모두 제1 주사 라인(S1)과 연결되고, 제1 서브 트랜지스터(T2-1)의 제1 극은 구동 모듈(110)의 제1 단과 연결되며, 제1 서브 트랜지스터(T2-1)의 제2 극은 제2 서브 트랜지스터(T2-1)의 제1 극과 연결되고, 제2 서브 트랜지스터(T2-2)의 제2 극은 제3 서브 트랜지스터(T2-3)의 제1 극과 연결되며, 제3 서브 트랜지스터(T2-3)의 제2 극은 구동 모듈(110)의 제어단(G)과 연결되고; 커플링 모듈(160)은 점프 전압(V1)을 제2 서브 트랜지스터(T2-2)의 제1 극 및/또는 제2 서브 트랜지스터(T2-2)의 제2 극에 커플링하도록 구성된다.

구체적으로, 본 실시예에서, 커플링 모듈(160)은 제3 커패시터(C3) 및 제4 커패시터(C4)를 포함하고, 제3 커패시터(C3)의 제1 극은 펄스 전압과 연결되며, 제3 커패시터(C3)의 제2 극은 제2 서브 트랜지스터(T2-2)의 제2 극과 연결되고, 제4 커패시터(C4)의 제1 극은 펄스 전압 또는 고정 전압과 연결되며, 제4 커패시터(C4)의 제2 극은 제2 서브 트랜지스터(T2-2)의 제1 극과 연결된다. 데이터 기입 및 임계값 보상 단계에서, 데이터 기입 모듈(120)은 제2 주사 라인(S2)의 주사 신호에 응답하여 턴온되고, 보조 모듈(130) 및 제2 트랜지스터(T2)는 제1 주사 라인(S1)의 주사 신호에 응답하여 턴온되며, 데이터 라인(Data)의 데이터 전압은 데이터 기입 모듈(120), 보조 모듈(130), 구동 모듈(110) 및 제2 트랜지스터(T2)를 통과한 후 데이터 전압과 관련된 전압을 구동 모듈(110)의 제어단(G)에 기입하고, 제2 트랜지스터(T2)를 통해 구동 모듈(110)의 문턱 전압을 보상한다. 그 후 데이터 기입 모듈(120)이 제2 주사 라인(S2)의 주사 신호에 응답하여 턴오프되고, 제2 트랜지스터(T2)가 제1 주사 라인(S1)의 주사 신호에 응답하여 턴오프되며, 제4 커패시터(C4)의 제1 극이 펄스 전압과 연결될 경우, 제3 커패시터(C3) 및 제4 커패시터(C4)가 모두 펄스 전압과 연결되므로, 제1 서브 트랜지스터(T2-1), 제2 서브 트랜지스터(T2-2) 및 제3 서브 트랜지스터(T2-3)가 턴오프된 후, 점프 전압(V1)의 레벨이 점프하며, 제3 커패시터(C3)는 점프 전압(V1)을 제1 노드(N1)에 커플링하고, 제4 커패시터(C4)는 점프 전압(V1)을 제2 노드(N2)에 커플링하며, 제2 노드(N2)와 제1 노드(N1)의 전위는 동시에 변화한다. 제2 트랜지스터(T2)가 오프 상태이고, 구동 모듈(110)의 제어단(G)의 전위와 제1 노드(N1) 또는 제2 노드(N2)의 전위 사이에 전압차가 존재하므로, 구동 모듈(110)의 제어단(G)의 전압을 미세조정할 수 있다. 낮은 계조에서, 상이한 픽셀 회로에 대해, 구동 모듈(110)에 의해 생성되는 구동 전류가 일치하도록 하여, 데이터 기입 및 임계값 보상 단계에서 구동 모듈(110)의 임계값에 대한 보상이 부족한 상황을 보완하고, 보상 효과를 개선하여 디스플레이 휘도의 균일성을 향상시키는 데 유리하다.

계속해서 도 6을 참조하면, 제4 커패시터(C4)의 제1 극은 고정 전압과 연결되며, 예를 들어, 제4 커패시터(C4)의 제1 극은 제1 전원 라인에 의해 제공되는 제1 전원 전압(VDD)과 연결된다. 물론, 기타 실시예에서, 고정 전압은 안정적인 값을 갖는 기타 전압일 수 있다. 고정 전압은 점프하지 않으므로, 제4 커패시터(C4)는 제2 노드(N2)의 전위의 안정성을 유지할 수 있고, 나아가 구동 모듈(110)의 제어단(G)과 보상 모듈(140) 사이의 누전을 감소시킬 수 있어, 구동 모듈(110)의 제어단(G)의 전압을 미세조정하는 데 유리하다.

선택적으로, 도 7은 본 출원의 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이고, 상기 각 실시예의 기초상, 도 7을 참조하면, 보상 모듈(140)은 제2 트랜지스터(T2)를 포함하고, 제2 트랜지스터(T2)는 쿼드 게이트 트랜지스터이며, 제2 트랜지스터(T2)는 제1 서브 트랜지스터(T2-1), 제2 서브 트랜지스터(T2-2), 제3 서브 트랜지스터(T2-3) 및 제4 서브 트랜지스터(T2-4)를 포함하고;

제1 서브 트랜지스터(T2-1)의 게이트, 제2 서브 트랜지스터(T2-2)의 게이트, 제3 서브 트랜지스터(T2-3)의 게이트 및 제4 서브 트랜지스터(T2-4)의 게이트는 모두 제1 주사 라인(S1)과 연결되고, 제1 서브 트랜지스터(T2-1)의 제1 극은 구동 모듈(110)의 제1 단과 연결되며, 제1 서브 트랜지스터(T2-1)의 제2 극은 제2 서브 트랜지스터(T2-2)의 제1 극과 연결되고, 제2 서브 트랜지스터(T2-2)의 제2 극은 제3 서브 트랜지스터(T2-3)의 제1 극과 연결되며, 제3 서브 트랜지스터(T2-3)의 제2 극은 제4 서브 트랜지스터(T2-4)의 제1 극과 연결되고, 제4 서브 트랜지스터(T2-4)의 제2 극은 구동 모듈(110)의 제어단(G)과 연결되며; 커플링 모듈(160)은 점프 전압(V1)을 제2 서브 트랜지스터(T2-2)의 제1 극, 제2 서브 트랜지스터(T2-2)의 제2 극 또는 제3 서브 트랜지스터(T2-3)의 제2 극 중 적어도 하나에 커플링하도록 구성된다.

구체적으로, 본 실시예에서, 커플링 모듈(160)은 제3 커패시터(C3), 제4 커패시터(C4) 및 제5 커패시터(C5)를 포함하며, 제3 커패시터(C3)의 제1 극은 펄스 전압과 연결되고, 제3 커패시터(C3)의 제2 극은 제3 서브 트랜지스터(T2-3)의 제2 극과 연결되며, 제4 커패시터(C4)의 제1 극은 펄스 전압 또는 고정 전압과 연결되고, 제4 커패시터(C4)의 제2 극은 제2 서브 트랜지스터(T2-2)의 제2 극과 연결되며, 제5 커패시터(C5)의 제1 극은 펄스 전압 또는 고정 전압과 연결되고, 제5 커패시터(C5)의 제2 극은 제1 서브 트랜지스터(T2-1)의 제2 극과 연결된다. 도 6에 도시된 픽셀 회로의 구조에 비해, 도 7에 도시된 픽셀 회로는 제2 트랜지스터(T2)를 트라이 게이트 트랜지스터에서 쿼드 게이트 트랜지스터로 변경하고, 또한 제5 커패시터(C5)를 추가하였고, 이의 구체적인 작동 원리는 위에서 설명한 것과 동일하므로 여기서 반복하여 설명하지 않는다.

본 실시예에서, 점프 전압(V1)은 구체적으로 펄스 전압이고, 그 전압 신호의 펄스는 제1 주사 라인에 의해 전송되는 제1 펄스 신호(S1)의 펄스 이후에 위치한다. 즉, 펄스 전압은 보상 모듈(140)의 오프 기간에 레벨이 점프되도록 설정된다. 즉, 픽셀 회로가 보상 모듈(140)을 통해 구동 모듈(110)의 임계값에 대한 보상을 완료한 후, 보상 모듈(140)은 턴오프되고, 이때 펄스 전압은 점프(이의 점프의 전압 변화량은 실제 상황에 따라 설정 가능함)하며, 커플링 모듈(160)의 일단의 전위가 변화하여 커플링 모듈(160)의 커플링 작용을 트리거하고, 이의 일단의 전압 변화량을 타단에 커플링하여 보상 모듈(140)의 내부 노드의 전압이 변화하도록 하며, 보상 모듈(140)이 이미 오프되어 있으므로, 구동 모듈(110)의 제어단(G)의 전압을 미세조정하여 구동 전류를 조정함으로써, 임계값 보상 효과를 개선하고, 구동 모듈(110)에 의해 생성되는 구동 전류의 일치성을 보장할 수 있다.

선택적으로, 도 8은 본 출원의 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이고, 도 8을 참조하면, 상기 각 실시예의 기초상, 본 출원의 실시예에서 제공하는 픽셀 회로는 초기화 모듈(200), 제1 발광 제어 모듈(180) 및 제2 발광 제어 모듈(190)을 더 포함한다. 초기화 모듈(200)은 초기화 신호 라인(Vref)과 발광 모듈(170)의 제1 단 사이에 연결되고, 제1 발광 제어 모듈(180)은 제1 전원 라인(VDD)과 구동 모듈(110)의 제2 단 사이에 연결되며, 제2 발광 제어 모듈(190)은 구동 모듈(110)의 제1 단과 발광 모듈(170)의 제1 단 사이에 연결된다.

구체적으로, 도 9는 본 출원의 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이고, 또한 도 8에 도시된 픽셀 회로의 구체적인 구조를 도시하였으며, 도 9를 참조하면, 제2 트랜지스터(T2)가 듀얼 게이트 트랜지스터인 경우를 예를 들어 설명한다. 구동 모듈(110)은 제3 트랜지스터(T3)를 포함하고, 데이터 기입 모듈(120)은 제4 트랜지스터(T4)를 포함하며, 제1 발광 제어 모듈(180)은 제5 트랜지스터(T5)를 포함하고, 제2 발광 제어 모듈(190)은 제6 트랜지스터(T6)를 포함하며, 초기화 모듈(200)은 제7 트랜지스터(T7)를 포함하고; 제4 트랜지스터(T4)의 게이트는 제2 주사 라인(S2)과 연결되며, 제4 트랜지스터(T4)의 제1 극은 데이터 라인(Data)과 연결되고, 제4 트랜지스터(T4)의 제2 극은 보조 모듈(130)을 통해 제3 트랜지스터(T3)의 제1 극에 연결되며, 제5 트랜지스터(T5)의 제1 극은 제1 전원 라인(VDD)과 연결되고, 제5 트랜지스터(T5)의 제2 극은 제3 트랜지스터(T3)의 제1 극과 연결되며, 제3 트랜지스터(T3)의 제2 극은 제6 트랜지스터(T6)를 통해 발광 모듈(170)의 제1 단과 연결되고, 발광 모듈(170)의 제2 단은 제2 전원 라인(VSS)과 연결되며, 제5 트랜지스터(T5)의 게이트 및 제6 트랜지스터(T6)의 게이트는 모두 발광 제어 신호 라인(EM)과 연결되고; 제7 트랜지스터(T7)의 제1 극은 초기화 신호 라인(Vref)과 연결되며, 제7 트랜지스터(T7)의 제2 극은 발광 모듈(170)의 제1 단과 연결되고, 제7 트랜지스터(T7)의 게이트는 제3 주사 라인(S3)과 연결되며; 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 초기화 단계 및 발광 단계에서 턴온되도록 구성된다.

본 실시예에서, 신호 라인과 이에 의해 전송되는 전압은 동일한 부호로 표시되며, 발광 모듈(170)은 발광 다이오드(OLED)일 수 있다.

도 10은 본 출원의 실시예에서 제공하는 픽셀 회로의 제어 시퀀스 다이어그램이고, 도 9에 도시된 픽셀 회로에 적용하여, 본 실시예는 예시적으로 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)가 모두 P형 트랜지스터인 것을 나타낸다. 도 9 및 도 10을 참조하면, 본 출원의 실시예에서 제공하는 픽셀 회로의 작동 과정은 초기화 단계(t1), 데이터 기입 및 임계값 보상 단계(t2), 보상 조정 단계(t3) 및 발광 단계(t4)를 포함할 수 있다.

초기화 단계(t1)에서, 제1 주사 라인에 의해 제공되는 제1 주사 신호(S1)는 로우 레벨이고, 제2 주사 라인에 의해 제공되는 제2 주사 신호(S2)는 하이 레벨이며, 제3 주사 라인에 의해 제공되는 제3 주사 신호(S3)는 로우 레벨이고, 발광 제어 신호 라인에 의해 제공되는 발광 제어 신호(EM)는 로우 레벨이다. 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)는 제1 주사 신호(S1)에 응답하여 턴온되고, 제4 트랜지스터(T4)는 제2 주사 신호(S2)에 응답하여 턴오프되며, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 발광 제어 신호(EM)에 응답하여 턴온되고, 제7 트랜지스터(T7)는 제3 주사 신호(S3)에 응답하여 턴온되며, 초기화 신호 라인의 초기화 전압(Vref)은 발광 다이오드(OLED)의 제1 극에 전송되고, 제6 트랜지스터(T6) 및 제2 트랜지스터(T2)를 통해 제3 트랜지스터(T3)의 게이트에 전송되어, 제3 트랜지스터(T3)의 게이트 및 발광 다이오드(OLED)의 제1 극의 전위에 대해 초기화를 수행한다. 여기서, VG는 제3 트랜지스터(T3)의 게이트 전압을 나타내고, VD는 발광 다이오드(OLED)의 제1 극 전압을 나타낸다. 아울러, 제5 트랜지스터(T5)가 턴온되고, 초기화 전압(Vref)을 설치함으로써 제3 트랜지스터(T3)가 턴온되도록 하므로, 제1 전원 라인(VDD), 제5 트랜지스터(T5), 제3 트랜지스터(T3), 제6 트랜지스터(T6), 제7 트랜지스터(T7) 및 초기화 신호 라인(Vref) 사이에 경로가 형성되고, 제3 트랜지스터(T3)는 전류를 생성하여 제3 트랜지스터(T3) 중의 전하를 플러시함으로써, 제3 트랜지스터(T3) 중의 전하량이 초기화 전압(Vref)에 대응하는 전하량으로 초기화되도록 하여, 히스테리시스 효과(hysteresis effect)로 인한 제3 트랜지스터(T3)의 특성 편차를 감소하여, 잔상 현상을 개선할 수 있다.

추가적으로, 제2 트랜지스터(T2)가 듀얼 게이트 트랜지스터이므로, 싱글 게이트 트랜지스터에 비해, 보다 작은 누설 전류를 구비하고, 또한 제3 트랜지스터(T3)의 게이트 전압의 누전 경로는 하나뿐이므로, 제3 트랜지스터(T3)의 게이트 전압의 안정성을 유지할 수 있고, 디스플레이 효과를 향상시키는데 유리하다.

데이터 기입 및 임계값 보상 단계(t2)에서, 제1 주사 라인에 의해 제공되는 제1 주사 신호(S1)는 로우 레벨이고, 제2 주사 라인에 의해 제공되는 제2 주사 신호(S2)는 로우 레벨이며, 제3 주사 라인에 의해 제공되는 제3 주사 신호(S3)는 하이 레벨이고, 발광 제어 신호 라인에 의해 제공하는 발광 제어 신호(EM)는 하이 레벨이다. 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)는 제1 주사 신호(S1)에 응답하여 계속해서 온되고, 제4 트랜지스터(T4)는 제2 주사 신호(S2)에 응답하여 턴온되며, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 발광 제어 신호(EM)에 응답하여 턴오프되고, 제7 트랜지스터(T7)는 제3 주사 신호(S3)에 응답하여 턴오프된다. 데이터 라인(Data)의 데이터 전압은 제4 트랜지스터(T4), 제1 트랜지스터(T1), 제3 트랜지스터(T3) 및 제2 트랜지스터(T2)를 통과한 후 데이터 전압과 관련된 전압을 제3 트랜지스터(T3)의 게이트에 기입하고, 아울러 제2 트랜지스터(T2)는 제3 트랜지스터(T3)의 문턱 전압을 보상하여, 구동 모듈(110)의 데이터 전압의 기입 및 문턱 전압의 보상을 실현한다. 제1 커패시터(C1)는 제3 트랜지스터(T3)의 게이트 전압을 저장하고, 상기 저장된 전압은 데이터 전압 및 문턱 전압과 관련된다.

제2 트랜지스터(T2)의 온(on) 시간이 비교적 짧기 때문에, 제3 트랜지스터(T3)의 문턱 전압의 완전한 보상을 보장할 수 없으므로, 낮은 계조에서, 디스플레이 휘도가 불균일해지는 것을 초래하기 쉽다. 보상 조정 단계(t3)에서, 제1 주사 라인에 의해 제공되는 제1 주사 신호(S1)는 하이 레벨이고, 제2 주사 라인에 의해 제공되는 제2 주사 신호(S2)는 하이 레벨이며, 제3 주사 라인에 의해 제공되는 제3 주사 신호(S3)는 하이 레벨이고, 발광 제어 신호 라인에 의해 제공되는 발광 제어 신호(EM)는 하이 레벨이다. 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)는 제1 주사 신호(S1)에 응답하여 턴오프되고, 제4 트랜지스터(T4)는 제2 주사 신호(S2)에 응답하여 턴오프되며, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 발광 제어 신호(EM)에 응답하여 턴오프되고, 제7 트랜지스터(T7)는 제3 주사 신호(S3)에 응답하여 턴오프된다. 제1 주사 신호(S1)가 로우 레벨에서 하이 레벨로 점프한 후(즉, 제2 트랜지스터(T2)가 턴오프된 후), 펄스 전압의 레벨이 하이 레벨에서 로우 레벨로 점프하고, 제3 커패시터(C3)의 커플링 작용을 통해, 제1 노드(N1)의 전위가 변화하여 제3 트랜지스터(T3)의 게이트와 제1 노드 사이에 전압차가 존재하게 되며, 제2 트랜지스터(T2)가 오프 상태이므로, 제2 서브 트랜지스터(T2-2)의 누전 작용 하에, 제3 트랜지스터(T3)의 게이트 전압을 미세조정할 수 있으며, 나아가 제3 트랜지스터(T3)가 완전히 보상되지 못하는 상황을 보완하여, 제3 트랜지스터(T3)에 의해 생성되는 구동 전류가 일치하도록 보장하고, 디스플레이 휘도의 균일성을 향상시킨다. 또한 발광 제어 신호(EM)가 점프하기 전에(즉, 발광 다이오드(OLED)가 발광하기 전에), 펄스 전압의 레벨은 로우 레벨에서 하이 레벨로 점프하여, 발광 다이오드(OLED)가 발광한 후 제3 트랜지스터(T3)의 게이트 전위가 불안정하여 디스플레이가 불균일해지는 것을 방지한다. 본 실시예에서, 펄스 전압의 펄스 폭(로우 레벨 유지 시간)은 구동 모듈(110)의 문턱전압이하 스윙의 변동 범위에 따라 구성될 수 있으므로, 펄스 전압의 점프를 통해 구동 모듈(110)의 문턱전압이하 스윙 파동으로 인한 디스플레이가 불균일한 것을 감소시킨다.

발광 단계(t4)에서, 제1 주사 라인에 의해 제공되는 제1 주사 신호(S1)는 하이 레벨이고, 제2 주사 라인에 의해 제공되는 제2 주사 신호(S2)는 하이 레벨이며, 제3 주사 라인에 의해 제공되는 제3 주사 신호(S3)는 하이 레벨이고, 발광 제어 신호 라인에 의해 제공하는 발광 제어 신호(EM)는 로우 레벨이다. 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)는 제1 주사 신호(S1)에 응답하여 턴오프되고, 제4 트랜지스터(T4)는 제2 주사 신호(S2)에 응답하여 턴오프되며, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 발광 제어 신호(EM)에 응답하여 턴온되고, 제7 트랜지스터(T7)는 제3 주사 신호(S3)에 응답하여 턴오프된다. 제3 트랜지스터(T3)는 이의 게이트 전압의 제어 하에 구동 전류를 생성하는데, 이전 단계에서 이미 게이트 전압을 조정하였으므로, 발광 단계(t4)에서 발광 다이오드(OLED)가 동일한 계조 전압에서 동일한 구동 전류를 갖도록 보장하여, 디스플레이 휘도의 균일성을 향상시킬 수 있다.

제1 트랜지스터(T1)는 픽셀 회로의 작동 원리에 영향을 미치지 않으면서, 픽셀 회로의 레이아웃 배치를 개선하는 기능을 한다. 제1 트랜지스터(T1)를 설치함으로써 레이아웃의 비아 홀 수를 줄일 수 있고, 나아가 픽셀 회로의 레이아웃 면적을 감소하여 디스플레이 패널의 PPI를 향상시킨다. 본 실시예에서, 제2 트랜지스터(T2)는 상기 실시예에 기재된 트라이 게이트 트랜지스터 또는 쿼드 게이트 트랜지스터로 대체될 수 있고, 고정 전압은 제1 전원 전압(VDD) 또는 초기화 전압(Vref) 중 어느 하나일 수 있으며, 여기의 픽셀 회로의 작동 원리는 변경되지 않고, 상기 실시예의 관련 설명을 참조할 수 있으며, 여기서 다시 반복하여 설명하지 않는다.

선택적으로, 도 11은 본 출원의 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이고, 도 10 및 도 11을 참조하면, 상기 실시예의 기초상, 본 실시예의 보조 모듈(130)은 제1 트랜지스터(T1) 및 제2 커패시터(C2)를 포함하고, 여기서 제2 커패시터(C2)는 제1 트랜지스터(T1)의 제1 극 또는 제2 극에 연결될 수 있다. 기타 실시예에서, 제1 트랜지스터(T1)는 생략될 수 있고, 제2 커패시터(C2)는 보류되어 있어, 픽셀 회로의 작동 원리에 영향을 미치지 않는다.

데이터 기입 및 임계값 보상 단계(t2)에서, 제1 주사 라인에 의해 제공되는 제1 주사 신호(S1)는 로우 레벨이고, 제2 주사 라인에 의해 제공되는 제2 주사 신호(S2)는 로우 레벨이며, 제3 주사 라인에 의해 제공되는 제3 주사 신호(S3)는 하이 레벨이고, 발광 제어 신호 라인에 의해 제공하는 발광 제어 신호(EM)는 하이 레벨이다. 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)는 제1 주사 신호(S1)에 응답하여 턴온되고, 제4 트랜지스터(T4)는 제2 주사 신호(S2)에 응답하여 턴온되며, 트랜지스터(T5) 및 제6 트랜지스터(T6)는 발광 제어 신호(EM)에 응답하여 턴오프되고, 제7 트랜지스터(T7)는 제3 주사 신호(S3)에 응답하여 턴오프된다. 데이터 라인(Data)의 데이터 전압은 제4 트랜지스터(T4), 제1 트랜지스터(T1), 제3 트랜지스터(T3) 및 제2 트랜지스터(T2)를 통과한 후 데이터 전압과 관련된 전압을 제3 트랜지스터(T3)의 게이트에 기입하고, 데이터 전압을 제2 커패시터(C2)에 저장한다. 아울러 제2 트랜지스터(T2)는 제3 트랜지스터(T3)의 문턱 전압을 보상하여, 구동 모듈(110)의 데이터 전압의 기입 및 문턱 전압의 보상을 실현한다. 제1 커패시터(C1)는 제3 트랜지스터(T3)의 게이트 전압을 저장하고, 상기 저장된 전압은 데이터 전압 및 문턱 전압과 관련된다.

문턱전압이하 스윙 보상 단계(t2')에서, 제1 주사 신호(S1)는 로우 레벨이고, 제2 주사 신호(S2)는 하이 레벨이며, 제4 트랜지스터(T4)는 턴오프되고, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)는 턴온된다. 제2 커패시터(C2)에 데이터 전압이 저장되어 있으므로, 제2 커패시터(C2)의 데이터 전압은 제1 트랜지스터(T1), 제3 트랜지스터(T3) 및 제2 트랜지스터(T2)를 거쳐 제3 트랜지스터(T3)의 게이트에 대해 계속해서 충전할 수 있으며, 즉, 문턱전압이하 스윙 보상 단계(t2')에서, 제1 주사 라인에 의해 출력되는 제1 주사 신호(S1)는 보조 모듈(130) 및 보상 모듈(140)이 턴온되도록 제어하고, 제2 주사 라인에 의해 출력되는 제2 주사 신호(S2)는 데이터 기입 모듈(120)이 턴오프되도록 제어하며, 제2 커패시터(C2)에 저장된 데이터 전압은 구동 모듈(110) 및 보상 모듈(140)을 거쳐 구동 모듈(110)의 제어단의 전압을 조정한다. 낮은 계조에서 제2 커패시터(C2)를 통해 제3 트랜지스터(T3)의 게이트에 대해 충전하는 과정에서, 충전 전류가 비교적 작고, 제3 트랜지스터(T3)의 게이트 전압을 미세조정할 수 있어, 공정 원인으로 제3 트랜지스터(T3)의 문턱전압이하 스윙이 이산형을 갖는 상황으로 인해 디스플레이 효과가 불균일한 것을 개선할 수 있고, 문턱전압이하 스윙에 대한 보상을 실현하며, 구동 모듈(110)에 의해 생성되는 구동 전류의 일치성을 보장한다. t2' 단계에서 충전되는 전류는 통상적으로 작은 전류이며, t2'에 대응하는 시간은 t2에 대응하는 시간보다 길어, 낮은 계조에서 문턱전압이하 스윙의 이산으로 인한 구동 전류 변화에 대해 효과적인 보상을 실현한다.

보상 조정 단계(t3)에서, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)는 오프 상태이고, 펄스 전압은 하이 레벨에서 로우 레벨로 점프하며, 제3 커패시터(C3)의 커플링 작용을 통해, 제1 노드(N1)의 전위가 변화하여 제3 트랜지스터(T3)의 게이트와 제1 노드 사이에 전압차가 존재하게 되고, 제2 트랜지스터(T2)가 오프 상태이므로, 제2 서브 트랜지스터(T2-2)의 누전 작용 하에, 제3 트랜지스터(T3)의 게이트 전압을 미세조정할 수 있고, 나아가 제3 트랜지스터(T3)가 완전히 보상되지 못하는 상황을 보완하여, 제3 트랜지스터(T3)에 의해 생성되는 구동 전류가 일치하도록 추가적으로 보장하여, 디스플레이 휘도의 균일성을 향상시킨다.

여기서, 초기화 단계(t1) 및 발광 단계(t4)의 작동 원리는 도 9에 도시된 픽셀 회로의 관련 설명을 참조할 수 있으므로, 여기서 반복하여 설명하지 않는다.

본 실시예에서, 제2 커패시터(C2) 및 제3 커패시터(C3)를 통해 모두 제3 트랜지스터(T3)의 문턱전압이하 스윙을 보상할 수 있는데, 먼저 제2 커패시터(C2)를 통해 제3 트랜지스터(T3)의 게이트 전압을 향상시킨 후, 제3 커패시터(C3)를 통해 점프 전압(V1)을 보상 모듈(140) 내부에 커플링하여, 제3 트랜지스터(T3)의 게이트 전압을 미세조정함으로써, 제3 트랜지스터(T3)의 게이트 전압을 조정하는 폭을 줄일 수 있고, 낮은 계조에서, 제3 트랜지스터(T3)의 게이트 전압을 조정하는 정확도를 향상시킬 수 있고, 이에 의해 생성되는 구동 전류에 대한 정밀한 제어를 실현하는 데 유리하다.

본 출원의 임의의 실시예는 모두 서로 결합할 수 있고, 모두 보상 효과를 개선하고, 디스플레이 휘도의 균일성을 향상시키는 효과를 실현할 수 있다.

선택적으로, 본 출원의 실시예는 픽셀 회로의 구동 방법을 더 제공하고, 도 12는 본 출원의 실시예에서 제공하는 픽셀 회로의 구동 방법의 흐름도이며, 도 1 및 도 12를 참조하면, 상기 픽셀 회로는 구동 모듈(110), 데이터 기입 모듈(120), 보조 모듈(130), 보상 모듈(140), 저장 모듈(150), 커플링 모듈(160) 및 발광 모듈(170)을 포함하고, 데이터 기입 모듈(120)은 보조 모듈(130)을 통해 구동 모듈(110)과 연결되며, 보상 모듈(140)은 구동 모듈(110)의 제1 단과 제어단(G) 사이에 연결되고, 커플링 모듈(160)은 보상 모듈(140)과 연결되며, 저장 모듈(150)은 구동 모듈(110)의 제어단(G)과 연결되고;

상기 픽셀 회로의 구동 방법은 다음과 같은 단계를 포함한다.

단계(S110), 데이터 기입 및 임계값 보상 단계에서, 데이터 기입 모듈이 보조 모듈을 통해 구동 모듈의 제어단에 데이터 전압과 관련된 전압을 기입하고, 보상 모듈을 통해 구동 모듈의 문턱 전압을 보상하도록 제어한다.

단계(S120), 보상 조정 단계에서, 커플링 모듈이 수신된 점프 전압에 따라 보상 모듈을 통해 구동 모듈의 제어단의 전압을 조정하도록 제어한다.

단계(S130), 발광 단계에서, 구동 모듈이 제어단의 전압에 따라 발광 모듈에 구동 신호를 제공하고, 발광 모듈이 발광하도록 구동한다.

본 출원의 실시예에서 제공하는 픽셀 회로의 구동 방법에 있어서, 데이터 기입 및 임계값 보상 단계에서, 데이터 기입 모듈과 보상 모듈이 상이한 주사 신호에 각각 응답하도록 제어하여, 데이터 라인에 의해 제공되는 데이터 전압은 데이터 기입 모듈, 보조 모듈, 구동 모듈 및 보상 모듈을 통과한 후 데이터 전압과 관련된 전압을 구동 모듈의 제어단에 기입하도록 함으로써, 구동 모듈에 대한 데이터 기입 및 임계값 보상을 실현한다. 구동 모듈의 임계값을 보상한 후, 커플링 모듈을 통해 점프 전압을 보상 모듈에 커플링하여, 구동 모듈의 제어단의 전압을 보상 모듈을 통해 미세조정함으로써, 동일한 계조 전압에서 상이한 픽셀 회로에 의해 생성된 구동 전류가 일치하도록 하여, 임계값 보상 효과를 개선하고, 디스플레이 휘도의 균일성을 향상시킨다. 또한 보조 모듈을 추가하는 것을 통해, 신호가 활성층을 통해 직접 전송될 수 있으므로, 비아 홀 수를 줄이는 데 유리하고, 레이아웃 배치를 최적화하며, 픽셀의 배치 면적을 줄이고, 나아가 높은 PPI를 실현하는 데 유리하다.

추가적으로, 도 8 및 도 9를 참조하면, 보조 모듈(130)의 제어단은 제1 주사 라인과 연결되고, 보상 모듈(140)의 제어단은 제1 주사 라인(S1)과 연결되며, 데이터 기입 모듈(120)의 제어단은 제2 주사 라인(S2)과 연결되고, 픽셀 회로는 초기화 모듈(200), 제1 발광 제어 모듈(180) 및 제2 발광 제어 모듈(190)을 더 포함하며, 초기화 모듈(200)의 제어단은 제3 주사 라인(S3)과 연결되고, 초기화 모듈(200)의 제1 단은 초기화 신호 라인(Vref)과 연결되며, 초기화 모듈(200)의 제2 단은 발광 모듈(170)의 제1 단과 연결되고, 제1 발광 제어 모듈(180)의 제어단과 제2 발광 제어 모듈(190)의 제어단은 모두 발광 제어 신호 라인(EM)과 연결되며, 제1 발광 제어 모듈(180)의 제1 단은 제1 전원 라인(VDD)과 연결되고, 제1 발광 제어 모듈(180)의 제2 단은 구동 모듈(110)의 제2 단과 연결되며, 제2 발광 제어 모듈(190)의 제1 단은 구동 모듈(110)의 제1 단과 연결되고, 제2 발광 제어 모듈(190)의 제2 단은 발광 모듈(170)의 제1 단과 연결되며, 발광 모듈(170)의 제2 단은 제2 전원 라인(VSS)과 연결된다.

보조 모듈(130)은 제1 트랜지스터(T1)를 포함하고, 보상 모듈(140)은 제2 트랜지스터(T2)를 포함하며, 제2 트랜지스터(T2)는 듀얼 게이트 트랜지스터이고, 구동 모듈(110)은 제3 트랜지스터(T3)를 포함하며, 데이터 기입 모듈(120)은 제4 트랜지스터(T4)를 포함하고, 제1 발광 제어 모듈(180)은 제5 트랜지스터(T5)를 포함하며, 제2 발광 제어 모듈(190)은 제6 트랜지스터(T6)를 포함하고, 초기화 모듈(200)은 제7 트랜지스터(T7)를 포함하며, 도 10에 도시된 제어 시퀀스와 결합하여, 본 출원의 실시예에서 제공하는 픽셀 회로의 구동 방법은 다음과 같이 포함한다.

초기화 단계(t1)에서, 제1 주사 라인에 의해 출력되는 제1 주사 신호(S1)는 보조 모듈(130)과 보상 모듈(140)이 턴온되도록 제어하고, 제3 주사 라인에 의해 출력되는 제3 주사 신호(S3)는 초기화 모듈(200)이 턴온되도록 제어하며, 발광 제어 신호 라인에 의해 출력되는 발광 제어 신호(EM)는 제1 발광 제어 모듈(180)과 제2 발광 제어 모듈(190)이 턴온되도록 제어한다. 초기화 신호 라인의 초기화 전압(Vref)은 발광 다이오드(OLED)의 제1 극에 전송되고, 제6 트랜지스터(T6) 및 제2 트랜지스터(T2)를 통해 제3 트랜지스터(T3)의 게이트에 전송되어, 제3 트랜지스터(T3)의 게이트 및 발광 다이오드(OLED)의 제1 극의 전위에 대해 초기화를 수행한다. 아울러, 제5 트랜지스터(T5)가 턴온되고, 초기화 전압(Vref)을 설치함으로써 제3 트랜지스터(T3)가 턴온되도록 하므로, 제1 전원 라인(VDD), 제5 트랜지스터(T5), 제3 트랜지스터(T3), 제6 트랜지스터(T6), 제7 트랜지스터(T7) 및 초기화 신호 라인(Vref) 사이에 경로가 형성되고, 제3 트랜지스터(T3)는 전류를 생성하여 제3 트랜지스터(T3) 중의 전하를 플러시함으로써, 제3 트랜지스터(T3) 중의 전하량이 초기화 전압(Vref)에 대응하는 전하량으로 초기화되도록 하여, 히스테리시스 효과로 인한 제3 트랜지스터(T3)의 특성 편차를 감소하여, 잔상 현상을 개선할 수 있다.

본 실시예에서, 제2 트랜지스터(T2)가 듀얼 게이트 트랜지스터이므로, 싱글 게이트 트랜지스터에 비해, 보다 작은 누설 전류를 구비하고, 또한 제3 트랜지스터(T3)의 게이트 전압의 누전 경로는 하나뿐이므로, 제3 트랜지스터(T3)의 게이트 전압의 안정성을 유지할 수 있고, 디스플레이 효과를 향상시키는 데 유리하다.

데이터 기입 및 임계값 보상 단계(t2)에서, 제1 주사 라인에 의해 출력되는 제1 주사 신호(S1)는 보조 모듈(130)과 보상 모듈(140)이 턴온되도록 제어하고, 제2 주사 라인에 의해 출력되는 제2 주사 신호(S2)는 데이터 기입 모듈(120)이 턴온되도록 제어한다. 데이터 라인(Data)의 데이터 전압은 제4 트랜지스터(T4), 제1 트랜지스터(T1), 제3 트랜지스터(T3) 및 제2 트랜지스터(T2)를 통과한 후 데이터 전압과 관련된 전압을 제3 트랜지스터(T3)의 게이트에 기입하고, 아울러 제2 트랜지스터(T2)는 제3 트랜지스터(T3)의 문턱 전압을 보상하여, 구동 모듈(110)의 데이터 전압의 기입 및 문턱 전압의 보상을 실현한다. 제1 커패시터(C1)는 제3 트랜지스터(T3)의 게이트 전압을 저장하고, 상기 저장된 전압은 데이터 전압 및 문턱 전압과 관련된다.

보상 조정 단계(t3)에서, 제1 주사 라인에 의해 출력되는 제1 주사 신호(S1)는 보조 모듈(130)과 보상 모듈(140)이 턴오프되도록 제어하고, 커플링 모듈(160)이 수신된 점프 전압에 따라 보상 모듈(140)을 통해 구동 모듈(110)의 제어단(G)의 전압을 조정하도록 제어한다. 제1 주사 신호(S1)가 로우 레벨에서 하이 레벨로 점프한 후(즉, 제2 트랜지스터(T2)가 턴오프된 후), 제3 커패시터(C3)의 제1 단의 펄스 전압의 레벨이 하이 레벨에서 로우 레벨로 점프하고, 제3 커패시터(C3)의 커플링 작용을 통해, 제1 노드(N1)의 전위가 변화하여 제3 트랜지스터(T3)의 게이트와 제1 노드 사이에 전압차가 존재하게 되며, 제2 트랜지스터(T2)가 오프 상태이므로, 제2 서브 트랜지스터(T2-2)의 누전 작용 하에, 제3 트랜지스터(T3)의 게이트 전압을 미세조정할 수 있으며, 나아가 제3 트랜지스터(T3)가 완전히 보상되지 못하는 상황을 보완하여, 제3 트랜지스터(T3)에 의해 생성되는 구동 전류가 일치하도록 보장하고, 디스플레이 휘도의 균일성을 향상시킨다.

발광 단계(t4)에서, 발광 제어 신호 라인에 의해 출력되는 발광 제어 신호(EM)는 제1 발광 제어 모듈(180)과 제2 발광 제어 모듈(190)이 턴온되도록 제어한다. 제3 트랜지스터(T3)는 이의 게이트 전압의 제어 하에 구동 전류를 생성하는데, 이전 단계에서 이미 게이트 전압을 조정하였으므로, 발광 단계(t4)에서 발광 다이오드(OLED)가 동일한 계조 전압에서 동일한 구동 전류를 갖도록 보장하여, 디스플레이 휘도의 균일성을 향상시킬 수 있다.

선택적으로, 본 출원의 실시예는 디스플레이 패널을 더 제공하고, 상기 디스플레이 패널은 본 출원의 실시예에서 제공하는 픽셀 회로를 포함하며, 도 13은 본 출원의 실시예에서 제공하는 디스플레이 패널의 구조 개략도이고, 도 13에 도시된 디스플레이 패널은 휴대폰 디스플레이 패널이며, 상기 디스플레이 패널은 태블릿, 시계, 웨어러블 설비 및 차량용 디스플레이, 카메라 디스플레이, TV 및 컴퓨터 화면 등 디스플레이와 관련된 기타 모든 설비에 적용될 수 있다. 상기 디스플레이 패널은 본 출원의 임의의 실시예에서 제공하는 픽셀 회로를 포함하므로, 본 출원의 실시예에서 제공하는 디스플레이 패널도 본 출원의 임의의 실시예에 기재된 유익한 효과를 구비한다.

상기 내용은 본 출원의 비교적 바람직한 실시예 및 적용되는 기술 원리일 뿐임을 유의해야 한다. 해당 분야 당업자는 본 출원이 여기에 기재된 특정 실시예에 한정되지 않으며, 본 출원의 보호 범위를 벗어나지 않는 한 해당 분야 당업자에 의해 다양한 명백한 변경, 재조정 및 대체가 가능함을 이해할 것이다. 따라서, 비록 상기와 같은 실시예를 통해 본 출원을 비교적 상세하게 설명하였으나, 본 출원은 상기 실시예에 한정되지 않고, 본 발명의 사상을 벗어나지 않는 경우, 더 많은 균등한 기타 실시예를 더 포함할 수 있으며, 본 출원은 범위는 첨부된 청구 범위에 의해 결정된다.

Claims

구동 모듈, 데이터 기입 모듈, 보조 모듈, 보상 모듈, 저장 모듈, 커플링 모듈 및 발광 모듈을 포함하며;
상기 데이터 기입 모듈은 상기 보조 모듈을 통해 상기 구동 모듈의 제어단에 데이터 전압과 관련된 전압을 기입하도록 구성되고;
상기 보상 모듈은 상기 구동 모듈의 제1 단과 제어단 사이에 연결되고, 상기 구동 모듈의 문턱 전압을 보상하도록 구성되며;
상기 커플링 모듈은 상기 보상 모듈과 연결되며, 수신된 점프 전압에 따라 상기 보상 모듈을 통해 상기 구동 모듈의 제어단의 전압을 조정하도록 구성되고;
상기 저장 모듈은 상기 구동 모듈의 제어단과 연결되어, 상기 구동 모듈의 제어단의 전압을 저장하도록 구성되며;
상기 구동 모듈은 제어단의 전압에 따라 상기 발광 모듈에 구동 신호를 제공하여 상기 발광 모듈이 발광하도록 구동하는 픽셀 회로.
제 1 항에 있어서,
상기 저장 모듈은 제1 커패시터를 포함하고, 상기 제1 커패시터의 제1 극은 고정 전압과 연결되며, 상기 제1 커패시터의 제2 극은 상기 구동 모듈의 제어단과 연결되는 것을 특징으로 하는 픽셀 회로.
제 1 항 또는 제 2 항에 있어서,
상기 보조 모듈은 제1 트랜지스터를 포함하며, 상기 제1 트랜지스터의 게이트는 제1 주사 라인과 연결되고, 상기 제1 트랜지스터의 제1 극은 데이터 기입 모듈의 제2 단과 연결되며, 상기 제1 트랜지스터의 제2 극은 상기 구동 모듈의 제2 단과 연결되고, 상기 데이터 기입 모듈의 제1 단은 데이터 라인과 연결되는 것을 특징으로 하는 픽셀 회로.
제 1 항 또는 제 2 항에 있어서,
상기 보조 모듈은 상기 제1 트랜지스터 및 제2 커패시터를 포함하며, 상기 제1 트랜지스터의 게이트는 제1 주사 라인과 연결되고, 상기 제1 트랜지스터의 제1 극은 상기 데이터 기입 모듈의 제2 단과 연결되며, 상기 제1 트랜지스터의 제2 극은 상기 구동 모듈의 제2 단과 연결되고, 상기 데이터 기입 모듈의 제1 단은 데이터 라인과 연결되며, 상기 제2 커패시터의 제1 단은 고정 전압과 연결되고, 상기 제2 커패시터의 제2 단은 상기 제1 트랜지스터의 제1 극 또는 제2 극과 연결되는 것을 특징으로 하는 픽셀 회로.
제 1 항에 있어서,
상기 보상 모듈은 제2 트랜지스터를 포함하고, 상기 제2 트랜지스터는 듀얼 게이트 트랜지스터이며, 상기 제2 트랜지스터는 제1 서브 트랜지스터 및 제2 서브 트랜지스터를 포함하고;
상기 제1 서브 트랜지스터의 게이트와 상기 제2 서브 트랜지스터의 게이트는 각각 제1 주사 라인과 연결되고, 상기 제1 서브 트랜지스터의 제1 극은 상기 구동 모듈의 제1 단과 연결되며, 상기 제1 서브 트랜지스터의 제2 극은 상기 제2 서브 트랜지스터의 제1 극과 연결되고, 상기 제2 서브 트랜지스터의 제2 극은 상기 구동 모듈의 제어단과 연결되는 것을 특징으로 하는 픽셀 회로.
제 5 항에 있어서,
상기 점프 전압은 펄스 전압이며, 상기 커플링 모듈은 제3 커패시터를 포함하고, 상기 제3 커패시터의 제1 극에 상기 펄스 전압이 접속되며, 상기 제3 커패시터의 제2 극은 상기 제2 서브 트랜지스터의 제1 극과 연결되는 것을 특징으로 하는 픽셀 회로.
제 1 항에 있어서,
상기 보상 모듈은 제2 트랜지스터를 포함하고, 상기 제2 트랜지스터는 트라이 게이트 트랜지스터이며, 상기 제2 트랜지스터는 제1 서브 트랜지스터, 제2 서브 트랜지스터 및 제3 서브 트랜지스터를 포함하고;
상기 제1 서브 트랜지스터의 게이트, 상기 제2 서브 트랜지스터의 게이트 및 상기 제3 서브 트랜지스터의 게이트는 각각 제1 주사 라인과 연결되고, 상기 제1 서브 트랜지스터의 제1 극은 상기 구동 모듈의 제1 단과 연결되며, 상기 제1 서브 트랜지스터의 제2 극은 상기 제2 서브 트랜지스터의 제1 극과 연결되고, 상기 제2 서브 트랜지스터의 제2 극은 상기 제3 서브 트랜지스터의 제1 극과 연결되며, 상기 제3 서브 트랜지스터의 제2 극은 상기 구동 모듈의 제어단과 연결되는 것을 특징으로 하는 픽셀 회로.
제 7 항에 있어서,
상기 커플링 모듈은 상기 점프 전압을 상기 제2 서브 트랜지스터의 제1 극과 상기 제2 서브 트랜지스터의 제2 극 중 적어도 하나에 커플링하도록 구성되는 것을 특징으로 하는 픽셀 회로.
제 8 항에 있어서,
상기 점프 전압은 펄스 전압이며, 상기 커플링 모듈은 제3 커패시터 및 제4 커패시터를 포함하고, 상기 제3 커패시터의 제1 극에 상기 펄스 전압이 접속되며, 상기 제3 커패시터의 제2 극은 상기 제2 서브 트랜지스터의 제2 극과 연결되고, 상기 제4 커패시터의 제1 극에 상기 펄스 전압 또는 고정 전압이 접속되며, 상기 제4 커패시터의 제2 극은 상기 제2 서브 트랜지스터의 제1 극과 연결되는 것을 특징으로 하는 픽셀 회로.
제 1 항에 있어서,
상기 보상 모듈은 제2 트랜지스터를 포함하고, 상기 제2 트랜지스터는 쿼드 게이트 트랜지스터이며, 상기 제2 트랜지스터는 제1 서브 트랜지스터, 제2 서브 트랜지스터, 제3 서브 트랜지스터 및 제4 서브 트랜지스터를 포함하고;
상기 제1 서브 트랜지스터의 게이트, 상기 제2 서브 트랜지스터의 게이트, 상기 제3 서브 트랜지스터의 게이트 및 상기 제4 서브 트랜지스터의 게이트는 각각 제1 주사 라인과 연결되고, 상기 제1 서브 트랜지스터의 제1 극은 상기 구동 모듈의 제1 단과 연결되며, 상기 제1 서브 트랜지스터의 제2 극은 상기 제2 서브 트랜지스터의 제1 극과 연결되고, 상기 제2 서브 트랜지스터의 제2 극은 상기 제3 서브 트랜지스터의 제1 극과 연결되며, 상기 제3 서브 트랜지스터의 제2 극은 상기 제4 서브 트랜지스터의 제1 극과 연결되고, 상기 제4 서브 트랜지스터의 제2 극은 상기 구동 모듈의 제어단과 연결되며; 상기 커플링 모듈은 상기 점프 전압을 상기 제2 서브 트랜지스터의 제1 극, 상기 제2 서브 트랜지스터의 제2 극 및 상기 제3 서브 트랜지스터의 제2 극 중 적어도 하나에 커플링하도록 구성되는 것을 특징으로 하는 픽셀 회로.
제 10 항에 있어서,
상기 점프 전압은 펄스 전압이고, 상기 커플링 모듈은 제3 커패시터, 제4 커패시터 및 제5 커패시터를 포함하며, 상기 제3 커패시터의 제1 극에 상기 펄스 전압이 접속되고, 상기 제3 커패시터의 제2 극은 상기 제3 서브 트랜지스터의 제2 극과 연결되며, 상기 제4 커패시터의 제1 극에 상기 펄스 전압 또는 고정 전압이 접속되고, 상기 제4 커패시터의 제2 극은 상기 제2 서브 트랜지스터의 제2 극과 연결되며, 상기 제5 커패시터의 제1 극에 상기 펄스 전압 또는 고정 전압이 접속되고, 상기 제5 커패시터의 제2 극은 상기 제1 서브 트랜지스터의 제2 극과 연결되는 것을 특징으로 하는 픽셀 회로.
제 6 항, 제 9 항 또는 제 11 항에 있어서,
상기 펄스 전압의 펄스는 상기 제1 주사 라인에 의해 전송되는 펄스 신호 이후에 위치하는 것을 특징으로 하는 픽셀 회로.
제 12 항에 있어서,
상기 펄스 전압은 상기 보상 모듈이 턴오프된 후 하이 레벨에서 로우 레벨로 점프하고, 상기 발광 모듈이 발광하기 전에 로우 레벨에서 하이 레벨로 점프하며; 또는, 상기 펄스 전압은 상기 보상 모듈이 턴오프된 후 로우 레벨에서 하이 레벨로 점프하고, 상기 발광 모듈이 발광하기 전에 하이 레벨에서 로우 레벨로 점프하는 것을 특징으로 하는 픽셀 회로.
제 1 항에 있어서,
상기 보조 모듈의 제어단 및 상기 보상 모듈의 제어단은 각각 제1 주사 라인과 연결되고, 상기 픽셀 회로는 제1 발광 제어 모듈 및 제2 발광 제어 모듈을 더 포함하며, 상기 구동 모듈은 제3 트랜지스터를 포함하고, 상기 데이터 기입 모듈은 제4 트랜지스터를 포함하며, 상기 제1 발광 제어 모듈은 제5 트랜지스터를 포함하고, 상기 제2 발광 제어 모듈은 제6 트랜지스터를 포함하고;
상기 제4 트랜지스터의 게이트는 제2 주사 라인과 연결되며, 상기 제4 트랜지스터의 제1 극은 데이터 라인과 연결되고, 상기 제4 트랜지스터의 제2 극은 상기 보조 모듈을 통해 상기 제3 트랜지스터의 제1 극에 연결되며, 상기 제5 트랜지스터의 제1 극은 제1 전원 라인과 연결되고, 상기 제5 트랜지스터의 제2 극은 상기 제3 트랜지스터의 제1 극과 연결되며, 상기 제3 트랜지스터의 제2 극은 상기 제6 트랜지스터를 통해 상기 발광 모듈의 제1 단과 연결되고, 상기 발광 모듈의 제2 단은 제2 전원 라인과 연결되며, 상기 제5 트랜지스터의 게이트 및 상기 제6 트랜지스터의 게이트는 각각 발광 제어 신호 라인과 연결되고; 상기 제5 트랜지스터 및 상기 제6 트랜지스터는 초기화 단계 및 발광 단계에서 턴온되도록 구성되는 것을 특징으로 하는 픽셀 회로.
제 14 항에 있어서,
상기 픽셀 회로는 초기화 모듈을 더 포함하고, 상기 초기화 모듈은 제7 트랜지스터를 포함하며;
상기 제7 트랜지스터의 제1 극은 초기화 신호 라인과 연결되고, 상기 제7 트랜지스터의 제2 극은 상기 발광 모듈의 제1 단과 연결되며, 상기 제7 트랜지스터의 게이트는 제3 주사 라인과 연결되는 것을 특징으로 하는 픽셀 회로.
제 15 항에 있어서,
상기 제1 주사 라인, 상기 제2 주사 라인, 상기 제3 주사 라인 및 상기 발광 제어 신호 라인은 주사 신호를 전송하여,
초기화 단계에서, 상기 보조 모듈, 상기 보상 모듈, 상기 초기화 모듈, 상기 제1 발광 제어 모듈 및 상기 제2 발광 제어 모듈이 턴온되고;
데이터 기입 및 임계값 보상 단계에서, 상기 데이터 기입 모듈, 상기 보조 모듈 및 상기 보상 모듈이 턴온되며;
보상 조정 단계에서, 상기 보조 모듈 및 상기 보상 모듈이 턴오프되고;
발광 단계에서, 상기 제1 발광 제어 모듈 및 상기 제2 발광 제어 모듈이 턴온되는 것; 을 충족시키는 것을 특징으로 하는 픽셀 회로.
픽셀 회로의 구동 방법에 있어서,
상기 픽셀 회로는 구동 모듈, 데이터 기입 모듈, 보조 모듈, 보상 모듈, 저장 모듈, 커플링 모듈 및 발광 모듈을 포함하며, 상기 데이터 기입 모듈은 상기 보조 모듈을 통해 상기 구동 모듈과 연결되고, 상기 보상 모듈은 상기 구동 모듈의 제1 단과 제어단 사이에 연결되며, 상기 커플링 모듈은 상기 보상 모듈과 연결되고, 상기 저장 모듈은 상기 구동 모듈의 제어단과 연결되며;
상기 픽셀 회로의 구동 방법은,
데이터 기입 및 임계값 보상 단계에서, 상기 데이터 기입 모듈이 상기 보조 모듈을 통해 상기 구동 모듈의 제어단에 데이터 전압과 관련된 전압을 기입하고, 상기 보상 모듈을 통해 상기 구동 모듈의 문턱 전압을 보상하도록 제어하는 단계;
보상 조정 단계에서, 상기 커플링 모듈이 수신된 점프 전압에 따라 상기 보상 모듈을 통해 상기 구동 모듈의 제어단의 전압을 조정하도록 제어하는 단계;
발광 단계에서, 상기 구동 모듈이 제어단의 전압에 따라 상기 발광 모듈에 구동 신호를 제공하도록 제어하여, 상기 발광 모듈이 발광하도록 구동하는 단계; 를 포함하는 것을 특징으로 하는 픽셀 회로의 구동 방법.
제 17 항에 있어서,
상기 보조 모듈의 제어단은 제1 주사 라인에 연결되고, 상기 보상 모듈의 제어단은 제1 주사 라인과 연결되며, 상기 데이터 기입 모듈의 제어단은 제2 주사 라인과 연결되고, 상기 픽셀 회로는 초기화 모듈, 제1 발광 제어 모듈 및 제2 발광 제어 모듈을 더 포함하며, 상기 초기화 모듈의 제어단은 제3 주사 라인과 연결되고, 상기 초기화 모듈의 제1 단은 초기화 신호 라인과 연결되며, 상기 초기화 모듈의 제2 단은 상기 발광 모듈의 제1 단과 연결되고, 상기 제1 발광 제어 모듈의 제어단과 상기 제2 발광 제어 모듈의 제어단은 각각 발광 제어 신호 라인과 연결되며, 상기 제1 발광 제어 모듈의 제1 단은 제1 전원 라인과 연결되고, 상기 제1 발광 제어 모듈의 제2 단은 상기 구동 모듈의 제2 단과 연결되며, 상기 제2 발광 제어 모듈의 제1 단은 상기 구동 모듈의 제1 단과 연결되고, 상기 제2 발광 제어 모듈의 제2 단은 상기 발광 모듈의 제1 단과 연결되며, 상기 발광 모듈의 제2 단은 제2 전원 라인과 연결되고;
상기 픽셀 회로의 구동 방법은,
초기화 단계에서, 상기 제1 주사 라인에 의해 출력되는 제1 주사 신호는 상기 보조 모듈과 상기 보상 모듈이 턴온되도록 제어하고, 상기 제3 주사 라인에 의해 출력되는 제3 주사 신호는 상기 초기화 모듈이 턴온되도록 제어하며, 상기 발광 제어 신호 라인에 의해 출력되는 발광 제어 신호는 상기 제1 발광 제어 모듈과 제2 발광 제어 모듈이 턴온되도록 제어하는 단계;
데이터 기입 및 임계값 보상 단계에서, 상기 제1 주사 라인에 의해 출력되는 제1 주사 신호는 상기 보조 모듈과 상기 보상 모듈이 턴온되도록 제어하고, 상기 제2 주사 라인에 의해 출력되는 제2 주사 신호는 상기 데이터 기입 모듈이 턴온되도록 제어하는 단계;
보상 조정 단계에서, 상기 제1 주사 라인에 의해 출력되는 제1 주사 신호는 상기 보조 모듈과 상기 보상 모듈이 턴오프되도록 제어하고, 상기 커플링 모듈은 수신된 점프 전압에 따라 상기 보상 모듈을 통해 상기 구동 모듈의 제어단의 전압을 조정하도록 제어하는 단계;
발광 단계에서, 상기 발광 제어 신호 라인에 의해 출력되는 발광 제어 신호는 상기 제1 발광 제어 모듈과 제2 발광 제어 모듈이 턴온되도록 제어하는 단계; 를 포함하는 것을 특징으로 하는 픽셀 회로의 구동 방법.
제 17 항 또는 제 18 항에 있어서,
상기 보상 모듈의 제어단은 상기 제1 주사 라인과 연결되고, 상기 데이터 기입 모듈의 제어단은 제2 주사 라인과 연결되며, 상기 보조 모듈은 제1 트랜지스터 및 제2 커패시터를 포함하고, 상기 제1 트랜지스터의 게이트는 상기 제1 주사 라인과 연결되고, 상기 제1 트랜지스터의 제1 극은 상기 데이터 기입 모듈의 제2 단과 연결되며, 상기 제1 트랜지스터의 제2 극은 상기 구동 모듈의 제2 단과 연결되고, 상기 제2 커패시터의 제1 단은 고정 전압과 연결되며, 상기 제2 커패시터의 제2 단은 상기 제1 트랜지스터의 제1 극 또는 제2 극과 연결되고;
상기 픽셀 회로의 구동 방법은,
문턱전압이하 스윙 보상 단계에서, 상기 제1 주사 라인에 의해 출력되는 제1 주사 신호는 상기 보조 모듈 및 상기 보상 모듈이 턴온되도록 제어하고, 상기 제2 주사 라인에 의해 출력되는 제2 주사 신호는 상기 데이터 기입 모듈이 턴오프되도록 제어하며, 상기 제2 커패시터에 저장된 데이터 전압은 상기 구동 모듈 및 상기 보상 모듈을 거쳐 상기 구동 모듈의 제어단의 전압을 조정하는 단계; 를 포함하는 것을 특징으로 하는 픽셀 회로의 구동 방법.
제 1 항 내지 제 16 항 중의 어느 한 항에 따른 픽셀 회로를 포함하는 디스플레이 패널.