KR970007257B1 - Packet transmission system and method utilizing both data bus and dedicated control lines - Google Patents
Packet transmission system and method utilizing both data bus and dedicated control lines Download PDFInfo
- Publication number
- KR970007257B1 KR970007257B1 KR1019930702234A KR930702234A KR970007257B1 KR 970007257 B1 KR970007257 B1 KR 970007257B1 KR 1019930702234 A KR1019930702234 A KR 1019930702234A KR 930702234 A KR930702234 A KR 930702234A KR 970007257 B1 KR970007257 B1 KR 970007257B1
- Authority
- KR
- South Korea
- Prior art keywords
- bus
- state
- control line
- packet
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40013—Details regarding a bus controller
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
- H04W88/02—Terminal devices
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/1607—Supply circuits
- H04B1/1615—Switching on; Switching off, e.g. remotely
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40071—Packet processing; Packet format
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/4013—Management of data rate on the bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/22—Parsing or analysis of headers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W52/00—Power management, e.g. Transmission Power Control [TPC] or power classes
- H04W52/02—Power saving arrangements
- H04W52/0209—Power saving arrangements in terminal devices
- H04W52/0225—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal
- H04W52/0245—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal according to signal strength
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Quality & Reliability (AREA)
- Computer Security & Cryptography (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
- Circuits Of Receivers In General (AREA)
- Mobile Radio Communication Systems (AREA)
- Superheterodyne Receivers (AREA)
Abstract
내용없음No content
Description
제1도는 본 발명을 실현하는데 적합한 무선 패킷 통신 시스템을 도시한 도면.1 illustrates a wireless packet communication system suitable for realizing the present invention.
제2도는 제1도에 도시된 시스템에 사용하기 적합하며, 본 발명에 일치하는 패킷 장치의 블럭도.FIG. 2 is a block diagram of a packet device, suitable for use with the system shown in FIG.
제3a도 및 제3b도는 다른 장치와 통신하기 위해 통신 제어기와 주변 장치에 의해 활용되는 소정의 패킷포맷을 도시하는 도면.3A and 3B illustrate certain packet formats utilized by a communication controller and peripherals to communicate with other devices.
제4도는 통신 제어기로부터 제2도에 도시된 바와 같은 주변 장치로의 데이터 전송을 설명하는 흐름도.4 is a flow chart illustrating data transfer from a communication controller to a peripheral device as shown in FIG.
제5도는 제4도의 흐름도에 따라 활용되는 제어 신호를 설명하는 타이밍도.5 is a timing diagram illustrating a control signal utilized in accordance with the flowchart of FIG.
제6도는 주변 장치로부터 제2도에 도시된 바와 같은 통신 제어기로의 데이타 전송을 설명하는 흐름도.6 is a flow chart illustrating data transfer from a peripheral device to a communication controller as shown in FIG.
제7도는 제6도의 단계에 따라 정보를 전송하는데 활용되는 제어를 설명하는 타이밍도.FIG. 7 is a timing diagram illustrating the control utilized to transmit information according to the steps of FIG.
발명의 배경Background of the Invention
본 발명은 패킷 전송 시스템(packet transmission system)에 관한 것이며, 특히 여러가지의 다른 주변 장치를 수용해야만 하는 패킷 시스템에 적합하다.The present invention relates to a packet transmission system and is particularly suitable for packet systems that must accommodate a variety of other peripherals.
패킷 네트워크에 있어서, 디지탈 정보는 패킷 헤더(packet header), 전송된 정보에 상응하는 디지탈화된 데이타 및 에러 체킹 정보를 각각 포함하고 있는 패킷으로 분리되어, 시스템의 수신 노드는 패킷이 올바르게 수신되었는지를 입증할 수 있게 된다.In a packet network, the digital information is divided into packets each containing a packet header, digitalized data corresponding to the transmitted information, and error checking information, so that the receiving node of the system verifies that the packet was received correctly. You can do it.
이러한 패킷은 네트워크 노드간에서(from node to node) 패킷에 포함된 수신지 어드레스(destination addresss)로 전송된다. 수신지 어드레스 장치에서, 패킷은 디스어셈블리(disassembly)되어지며, 정보가 수신장치에 제공되어진다.These packets are sent from the node to node to the destination addresses contained in the packet. In the destination address device, the packet is disassembled and information is provided to the receiving device.
패킷 프로토콜(packet protocols)은 각 패킷에 요구되는 필요한 패킷 오버헤드로 인하여 패킷당 전송될 데이타 양이 감소함으로써 점차 비능률적으로 된다. 짧은 명령들이 한 지점으로부터 또다른 지점으로 패킷들을 사용하여 전송될 수 있긴 하지만, 명령이 수신지 장치로 전송될 수 있기전에 패킷의 디스어셈블리(disassembly)와 패킷 전송의 요구 시간에 기인하여 수신 장치가 명령에 따라 동작할 수 있기 전에 실제적인 지연이 존재하게 된다.Packet protocols become increasingly inefficient by reducing the amount of data to be transmitted per packet due to the required packet overhead required for each packet. Although short commands may be sent using packets from one point to another, the receiving device may need to disassemble the packet and request time for packet transmission before the command can be sent to the destination device. There is a real delay before it can operate according to the command.
종래의 직접 제어 시스템에 있어서 제어될 각 기능은 개별 와이어 또는 통신 채널에 지정되며, 이들은 소정의 명령을 제어기로부터 기능을 실행하는 장치로 전달하게 된다. 그러한 시스템은 여러가지의 응용이 존재하게 되며, 제한된 수의 명령이 특정장치로 전송되는 곳에서는 효과적이다. 이러한 시스템은 제어될 장치 및 명령의 수가 증가함으로써 점차 복잡해지게 된다. 이들 시스템에서 각각의 전용 경로가 제어하기 위해 사전지정된 단일 기능을 가지기 때문에 어드레싱(addressing)은 요구되지 않게된다.In a conventional direct control system, each function to be controlled is assigned to a separate wire or communication channel, which passes certain commands from the controller to the device executing the function. Such systems have many applications and are effective where a limited number of commands are sent to a particular device. Such systems become increasingly complicated by the increasing number of devices and commands to be controlled. Addressing is not required since each dedicated path in these systems has a single predetermined function for control.
관련 장치로 명령을 전송하는 것과 관련된 비능률을 최소화하면서, 패킷을 활용하는 정보를 전달하는 시스템 및 방법에 대한 필요성이 존재한다.There is a need for a system and method of delivering information that utilizes packets while minimizing the inefficiencies associated with sending commands to related devices.
발명의 요약Summary of the Invention
본 발명에 따른 한 실시예는, 통신 제어기로 패킷을 전송할 수 있는 패킷 버스 및 제어라인을 포함하는 네트워크 인터페이스 버스에 연결된 장치를 포함한다. 이 장치는 제어기로부터 명령을 수신함에 따라 전송하도록 요구될 수 있다. 상기 장치는 제1 및 제2 제어라인이 사전설정된 2진 상태를 가지는지를 결정함으로써 네트워크 인터페이스 버스가 데이타를 받아들일 수 있는지를 결정한다. 만일 네트워크 인터페이스 버스가 이용 가능하다면, 상기 장치는 제1 제어라인이 다른 2진 상태로 변경되게 한다. 이때 데이타는 제어기와의 통신을 위해 패킷 버스상에 기록된다.One embodiment according to the present invention includes a device connected to a network interface bus comprising a packet bus and a control line capable of transmitting packets to a communication controller. The apparatus may be required to transmit upon receiving a command from the controller. The apparatus determines whether the network interface bus can accept data by determining whether the first and second control lines have a predetermined binary state. If a network interface bus is available, the device causes the first control line to change to another binary state. The data is then written onto the packet bus for communication with the controller.
상기 장치는 패킷 클럭으로 작용하는 제3 제어라인이 2진 상태를 변경하게 하고, 그에 따라 기록된 데이타를 판독하는 신호를 제어기에 제공한다. 만일 추가의 데이타가 상기 장치로부터 전송된다면, 이를 제어기에 의해 판독되도록 토글된 제3 제어라인 및 버스에 기록된다. 상기 장치는 제1 제어라인이 다른 상태로부터 사전설정된 상태로 변경하도록 함으로써 패킷의 종료를 나타낸다.The apparatus causes a third control line acting as a packet clock to change the binary state, thereby providing a signal to the controller for reading the recorded data. If additional data is transmitted from the device, it is written to the third control line and bus toggled to be read by the controller. The device indicates the end of the packet by causing the first control line to change from another state to a predetermined state.
적절한 실시예의 상세한 설명Detailed description of suitable embodiments
제1도는 무선 패킷 통신 시스템을 설명하여, 여기에서 제어 모듈(10)은, 각각 단말기, 개인용 컴퓨터, 전화기 또는 다른 정보 입/출력 장치를 구성하고 있는 하나이상의 사용자 장치(14)와 통신하기 위해 RF 통신을 활용한다. 상기 시스템에 있어서, 제어 모듈(10)은 또한 데이타 채널(16)에 의해 데이타 네트워크로 연결된다. 제어 모듈은 도시된 네트워크내에서의 통신을 제어하여, 채널(16)을 통한 데이타 네트워크로부터의 정보를 관련 사용자 모듈을 통한 사용자 장치(14)로 전송한다. 제어 모듈은 또한 한 사용자 모듈로 부터의 정보를 수신하여 그 정보를 다른 사용자 모듈로 중계함으로써 지역 통신을 제어한다. 무선 정보는 패킷의 형태로 전달된다. 제어 모듈(10)이 접속되는 데이타 네트워크는 이더넷 네트워크(Ethernet network)로 구성될 수 있다.1 illustrates a wireless packet communication system in which the control module 10 is configured to communicate with one or more user devices 14, each of which constitutes a terminal, personal computer, telephone or other information input / output device. Use communication. In the system, the control module 10 is also connected to the data network by the data channel 16. The control module controls the communication in the network shown, sending information from the data network via channel 16 to the user device 14 via the associated user module. The control module also controls local communication by receiving information from one user module and relaying the information to another user module. Wireless information is delivered in the form of packets. The data network to which the control module 10 is connected may be configured as an Ethernet network.
제2도는 본 발명에 따른 패킷 시스템의 실시예를 나타내는 블럭도를 도시하고 있다. 이 실시예는 제1도에 도시된 바와같은 시스템의 사용자 모듈에 대한 것이다. 통신 제어기(17)는 판독 전용 메모리(20), 랜덤 액세스 메모리(22) 및 네트워크 인터페이스(24)와 결합되어 있는 마이크로프로세서(18)를 포함한다. 네트워크 인터페이스는 네트워크 인터페이스(NI) 버스(26)에 접속된 주변 장치와 통신하기 위하여 적절한 레지스터와 라인 구동기로 구성된다. NI 버스의 주변 구조는 하기에 설명된다.2 is a block diagram illustrating an embodiment of a packet system according to the present invention. This embodiment is for a user module of the system as shown in FIG. The communication controller 17 includes a microprocessor 18 coupled with a read only memory 20, a random access memory 22, and a network interface 24. The network interface consists of appropriate registers and line drivers to communicate with peripheral devices connected to the network interface (NI) bus 26. The peripheral structure of the NI bus is described below.
제2도에 도시된 바와 같은 구조에 있어서, 양방향 RF 무선 장치(28), T1 게이트웨이 입력/출력 장치(30), ISDN게이트웨이 입력/출력 장치(32), 및 전화 입력/출력 장치(34)를 구성하고 있다. 각 주변 장치(28∼34)는 NI 버스 인터페이스(36,38,40 및 42) 각각을 포함한다. 이러한 인터페이스들은 NI 버스(26)와 통신하기 위하여 필요한 레지스터 및 라인 구동기를 제공하며, 또한 이러한 자원이 주변 장치에 이용될 수 없다면 MPU, RAM 및 ROM을 포함할 것이다. 무선 장치(28)는 제1도에 도시된 바와같은 제어 모듈(10)과의 RF통신을 위해 하나 이상의 안테나(44)를 포함한다. T1 게이트웨이 I/O 장치(30)는 와이어(46)에 의해 T1 라인에 연결된다. 마찬가지로 ISDN 게이트웨이 I/O 장치(32)는 와이어(48)에 의해 ISDN 네트워크에 연결된다. 전화 I/O 장치(32)는 와이어(50)에 의해 전화 설비에 접속된다. 상기 설명된 주변 장치는 단지 실제로 어떠한 형태의 정보도 적절한 입력/출력 장치에 의해 NI 버스로 연결될 수 있음을 나타낼 뿐이다. 다양한 주변 장치는 경로(44∼50)에 의해 접속된 다른 장치로의 통신을 위해 NI 버스를 통하여 적절한 포맷으로 통신된 정보를 재포맷한다.In the structure as shown in FIG. 2, a two-way RF radio device 28, a T1 gateway input / output device 30, an ISDN gateway input / output device 32, and a telephone input / output device 34 are provided. It consists. Each peripheral 28-34 includes NI bus interfaces 36, 38, 40, and 42, respectively. These interfaces provide the registers and line drivers needed to communicate with NI bus 26, and will also include MPUs, RAMs, and ROMs if these resources are not available to peripherals. The wireless device 28 includes one or more antennas 44 for RF communication with the control module 10 as shown in FIG. T1 gateway I / O device 30 is connected to the T1 line by wire 46. Likewise, ISDN gateway I / O device 32 is connected to the ISDN network by wire 48. Telephone I / O device 32 is connected to telephone equipment by wire 50. The peripheral described above merely indicates that virtually any type of information can be connected to the NI bus by a suitable input / output device. Various peripheral devices reformat the communicated information in the appropriate format over the NI bus for communication to other devices connected by paths 44-50.
제3a도는 NI 버스(26)상에서 제어기(17)로부터 주변 장치로의 통신을 위해 활용되는 패킷 포맷의 적절한 실시예를 도시하고 있다. 일반적으로 NI 헤더 및 NI 정보를 포함하는 것이 분할화되어 있다. NI 어드레스 필드는 수신기 주변 장치의 어드레스를 포함한다. NI 길이 필드는 NI 명령 필드의 바이트 수를 포함한다. 명령 필드는 주변 장치를 제어하는데 이용되며, 실례로 인터페이스의 상태에 대한 폴(poll), 인터페이스에 의해 수신된 데이타 또는 송신/수신 데이타에 대한 폴(poll)로 유용되는 명령과 같은 주변 장치를 위한 명령을 포함한다. 정보 필드는 어느 명령이 보내졌느냐에 따라 존재할 수도 존재하기 않을 수도 있다. 실례로, 상태에 대한 폴 명령(poll-for-status commmand)은, 주변 장치가 폴될때마다 잘 규정된 상태 바이트(또는 바이트들)를 복귀시킬 수 있기 때문에 정보 필드를 갖지 않을 수 있다. 이에 반해, 상태에 대한 폴명령은 주변 장치에 의해 유지된 상태 정보 셋으로부터 특정 상태 정보를 요구하는 정보로 제한될 수 있다. 다중 전화 라인과 같은 몇몇의 인터페이스포트를 제어하는 주변 장치가 한 예로 되며, 그러한 경우에 있어서, 제어기는 특정 라인의 상태에 대하여 폴링할 수 있으며, 정보 필드는 어느 라인이 지정되었는지를 전달하는데 이용된다. 정보 필드는 또한 전송을 위한 헤더, 데이타 및 CRC필드를 포함하는 잘 형성된 데이타 패킷을 포함한다. 실례로, 명령 필드는 무선 장치(28)로 어드레스된 무선 전송 명령을 포함할 수 있으며, 그 경우에 있어서 NI 정보 필드는 전송될 데이타를 포함한다.3A illustrates a suitable embodiment of a packet format utilized for communication from controller 17 to peripheral devices on NI bus 26. In general, the inclusion of NI headers and NI information is fragmented. The NI address field contains the address of the receiver peripheral device. The NI length field contains the number of bytes in the NI command field. The command field is used to control a peripheral device, for example for a peripheral device such as a poll for the status of an interface, a poll for data received by the interface, or a poll for transmit / receive data. Contains a command. The information field may or may not exist depending on which command was sent. For example, a poll-for-status commmand may not have an information field because it can return a well-defined status byte (or bytes) each time a peripheral device is polled. In contrast, the poll command for a state may be limited to information requiring specific state information from the state information set maintained by the peripheral device. An example is a peripheral that controls several interface ports, such as multiple telephone lines, in which case the controller can poll for the status of a particular line, and an information field is used to convey which line is designated. . The information field also contains a well-formed data packet containing a header, data and CRC field for transmission. By way of example, the command field may include a radio transmit command addressed to wireless device 28, in which case the NI information field contains the data to be transmitted.
제3b도는 주변장치와 제어기 통신에 대한 NI 버스 패킷 포맷의 적절한 실시예를 도시한다. 소정 실시예의 모든 트래픽은 제어기를 통하여 루트되기 때문에 NI 어드레스 필드는 제어기의 어드레스를 포함한다. 하지만, 직접적인 주변 장치와 주변 장치의 통신이 가능하며, 여기에서 어드레스 필드는 수신지 주변 장치의 어드레스를 포함하고, NI 데이타 필드는 제어기에 의해 요구된 데이타를 포함하며, 추가 바이트 필드는 주변 장치로부터의 상태 정보를 포함한다. 추가 바이트 필드는 선택적이다. 이러한 포맷을 제3a도의 것과 대조하여, NI 어드레스는 추가의 바이트 필드 없이 또는 그와 함께 NI 헤더 및 NI 데이타를 구성하며, NI 정보 필드를 구성한다.Figure 3b illustrates a suitable embodiment of the NI bus packet format for controller and controller communication. Since all traffic of certain embodiments is routed through the controller, the NI address field contains the address of the controller. However, direct peripheral and peripheral communication is possible, where the address field contains the address of the destination peripheral, the NI data field contains the data requested by the controller, and an additional byte field from the peripheral. Contains state information. The additional byte field is optional. In contrast to this format with that of FIG. 3a, the NI address constitutes the NI header and NI data with or without additional byte fields, and the NI information fields.
특정 동작 환경에 따라 여러가지의 동작 능력을 제공하는 종래의 소프트웨어 동작 시스템에 기술될 방법들은 가장 유익하게 집적될 것이다.The methods described in conventional software operating systems that provide various operating capabilities depending on the particular operating environment will most advantageously be integrated.
제4도는 데이타 또는 명령을 NI 버스에 접속된 주변 장치에 송신하기 위해 통신 제어기(17)에 의해 실행되는 단계를 설명하는 흐름도이다. 제5도에서 설명되는 타이밍도는 또한 통신 제어기로부터 주변 장치로의 데이타 패킷전송과 관련하며, 제4도에 설명되는 단계와 관련하여 이해될 수 있다. 제5도의 타이밍도는 패킷클럭, 패킷 출발, NI 소스, 및 버스 클럭에 대한 개별 제어 라인 및 각 버스 클럭 사이클 중에 한 바이트의 데이타를 전달하기 위해 다수의 라인을 갖는 패킷 버스로 구성된 물리적 NI 버스를 나타낸다. NI 소스 및 버스 클럭 라인은 항상 통신 제어기에 의해 제어되며, 남아있는 라인 및 패킷 버스는 양 방향성이다. 즉, 통신 제어기 및 주변 장치는 이러한 라인에 기록할 수도 이를 판독할 수도 있다.4 is a flowchart illustrating the steps performed by communication controller 17 to send data or commands to a peripheral device connected to the NI bus. The timing diagram described in FIG. 5 also relates to the transmission of data packets from the communication controller to the peripheral device and can be understood in relation to the steps described in FIG. The timing diagram of FIG. 5 shows a physical NI bus consisting of a packet bus, packet control, packet departure, NI source, and a separate control line for the bus clock and a packet bus with multiple lines to carry one byte of data during each bus clock cycle. Indicates. NI source and bus clock lines are always controlled by the communication controller, and the remaining lines and packet buses are bidirectional. That is, the communication controller and the peripheral device may write to or read from these lines.
통신 제어기로부터 주변 장치로의 데이타 통신은 다음과 같이 실행된다. 출발(52)에서 진입을 시작하여, 제어기는 단계(54)에서 나타난 바처럼 하이에서 로우로 NI 소스 라인을 구동한다. 이것은 NI 버스의 제어기 제어를 제공하며, 제어기로 부터 전송될 데이타를 수신하게될 모든 주변 장치와 통신한다. 단계(56)에서, 제어기는 제어기에 의해 주변 장치로 전송될 패킷 전송의 시작을 표시하는 하이에서 로우로 패킷 출발 라인을 구동한다. 다음에, 제어기는 단계(58)에 나타난 바와 같이 패킷 버스상에 한 바이트의 데이타를 기록한다. 단계(60)에서, 제어기는 하이에서 로우 그리고 다시 하이로 패킷 클럭 라인을 구동한다. 주변 장치는 패킷 클럭의 하이에서 로우전이중에 패킷 버스에 기록된 데이타를 판독한다. 결정 단계(62)에서, 제어기는 모든 데이타가 전송되었는지를 결정한다. 만일 아니라면, 단계(58)로 복귀하여 다음 바이트의 데이타가 패킷 버스상에 기록되고 사이클은 반복된다. 모든 데이타의 기록을 완료함(단계 62에서 예)에 따라, 제어기는 단계(64)에서 NI 버스의 제어를 해제하는 로우에서 하이로 NI 소스 라인을 구동하고, 패킷의 종료를 나타내는 로우에서 하이로의 패킷 출발을 구동한다. 이 방법은 종료(66)에서 완료된다.Data communication from the communication controller to the peripheral device is performed as follows. Beginning at start 52, the controller drives the NI source line from high to low as shown in step 54. This provides controller control of the NI bus and communicates with all peripheral devices that will receive data to be sent from the controller. In step 56, the controller drives the packet start line from high to low indicating the start of packet transmission to be sent by the controller to the peripheral device. The controller then writes one byte of data onto the packet bus as shown in step 58. In step 60, the controller drives the packet clock line from high to low and back high. The peripheral device reads the data written to the packet bus during the high low of the packet clock. In decision step 62, the controller determines whether all data has been sent. If not, returning to step 58, the next byte of data is written onto the packet bus and the cycle is repeated. Upon completing the writing of all data (YES in step 62), the controller drives the NI source line from low to high, which releases control of the NI bus in step 64, and from low to high indicating the end of the packet. Drive packet departure. This method is completed at end 66.
제4도 및 제5도에 도시된 바와같은 실시예에 있어서, 통신 제어기는 제3a도에 설명된 바와 같은 단일 패킷을 하나의 또는 사전설정된 그룹의 주변 장치로 송신한다. NI 헤더는 NI 어드레스 즉, 특정 주변 장치의 주변 장치 어드레스 또는 사전설정된 주변 장치 그룹에 대한 그룹 어드레스를 포함한다. NI 헤더에 포함된 주변 장치 어드레스를 수신하여 디코딩한 후에, 각각의 주변 장치는 다음의 정보가 지정되는 지를 결정할 수 있다. 만일 정보가 주변 장치에 지정된다면, 제어기에 의해 전송된 데이타의 판독을 지속하게 된다. 만일 패킷이 주변 장치에 지정되지 않았다면, 정보를 더이상 처리할 필요가 없으며, 단지 그 패킷의 전송 종료를 나타내는 패킷 출발 라인의 로우에서 하이 전이를 검색할 뿐이다. 실시예가 단계(64)에서 NI 소스 및 패킷 출발의 동시 전이를 나타내긴 했지만, 제어기는 대안적으로 NI 소스 라인을 로우로 유지하고, 로우에서 하이로 패킷 출발 라인을 구동함으로써 패킷 전송의 종료를 나타내고, 다음 하이에서 로우로 패킷 출발을 구동함으로써 다른 패킷의 전송을 시작할 수 있게 되어, 그에 따라 이어지는 패킷의 전송간에 데이타가 안정되고 판독될 수 있는 수신 장치로 보내지는 신호가 되는 하이에서 로우 전이로 송신 상치에 의해 제어된다.In the embodiment as shown in Figures 4 and 5, the communication controller sends a single packet as described in Figure 3a to one or a predetermined group of peripherals. The NI header contains an NI address, that is, a peripheral address of a specific peripheral device or a group address for a preset peripheral group. After receiving and decoding the peripheral address included in the NI header, each peripheral can determine whether the following information is specified. If the information is assigned to a peripheral device, it continues reading of the data sent by the controller. If a packet has not been assigned to a peripheral device, the information no longer needs to be processed, only a high transition is retrieved from the row of the packet start line indicating the end of transmission of the packet. Although the embodiment shows the simultaneous transition of NI source and packet start in step 64, the controller alternatively indicates the end of packet transmission by keeping the NI source line low and driving the packet start line from low to high. By driving the packet start from the next high to the low, it is possible to start the transmission of another packet, thus transmitting from high to low transition, which is a signal sent to the receiving device where data is stable and readable between subsequent packet transmissions. Controlled by the upper teeth.
제6도는 데이타를 통신 제어기로 송신하는데 있어서 주변 장치에 의해 실행되는 단계를 설명하는 흐름도이다. 이 단계들은 제7도에 도시된 타이밍도와 관련하여 설명된다. 제7도의 타이밍도는 제5도에 도시되지 않은 추가의 제어 라인인 패킷 종료를 설명한다. 제5도와 관련한 앞서의 예에 있어서, 패킷 버스, 패킷 클럭 및 패킷 출발 라인은 통신 제어기에 의해 소스되었다. 제7도와 관련하여, 패킷 버스, 패킷 클럭 및 패킷 출발 라인은 주변 장치에 의해 소스된다. 패킷 종료, NI 소스 및 버스 클럭은 제어기에 의해 소스된다.6 is a flowchart illustrating the steps performed by a peripheral device in transmitting data to a communication controller. These steps are described with respect to the timing diagram shown in FIG. The timing diagram of FIG. 7 illustrates packet termination, which is an additional control line not shown in FIG. In the previous example with respect to FIG. 5, the packet bus, packet clock and packet start line were sourced by the communication controller. With respect to FIG. 7, the packet bus, packet clock and packet start line are sourced by the peripheral device. Packet termination, NI source, and bus clock are sourced by the controller.
출발 단계(68)에서, 플래그(F)는 0으로 설정된다. 이 플래그는, 통상 어떤 추가의 바이트 또는 데이타를 패킷의 출발로 표시되는 패킷 종료후 전송할 수 있게 하는 제어기의 능력에 관련한다. 이 플래그의 동작은 하기에 자세히 설명된다. 단계(69)에서, 데이타를 전송하기 위해 패킷 버스상에 제어기로부터의 명령이 지시되었는지의 결정이 주변 장치에 의해 이루어진다. 단계(69)에서의 아니오라는 결정은 출발 단계(68)로복귀하게 하며, 이는 주변 장치가 제어기에 의해 패킷 버스상에 보내진 이전의 명령에 의해 지시되어지는 곳을 제외하고는 데이타를 송신할 수 없기 때문이다. 제어기는 각 주변 장치를 정상적으로 폴링(poling)하여, 그 상태를 결정하고, 데이타가 그 장치로 보내져야 하는지를 결정한다. 단계(69)의 예 결정으로, 단계(70)에 의한 예 결정에 따라 단계(74)에서 상기 방법이 종료 된다. 단계(70)에 의한 예 결정에 따라 단계(74)에서 NI 소스가 주변 장치에 의한 전송을 허락하도록 하이 상태가되야 하므로, 종료(72)에서 상기 방법이 종료된다. 단계(74)에서의 예 결정은 NI 버스가 주변 장치에 의한 데이타 전송에 활용하다는 것을 나타낸다.In the departure step 68, the flag F is set to zero. This flag is usually related to the controller's ability to allow any additional bytes or data to be sent after the end of the packet, indicated by the start of the packet. The operation of this flag is described in detail below. In step 69, a determination is made by the peripheral device as to whether a command from the controller is directed on the packet bus to transfer data. The determination of NO in step 69 causes return to departure step 68, which allows the peripheral device to transmit data except where indicated by a previous command sent on the packet bus by the controller. Because there is not. The controller normally polls each peripheral device to determine its status and to determine if data should be sent to the device. With the example determination of step 69, the method ends at step 74 in accordance with the example determination by step 70. The method terminates at termination 72 since the example decision by step 70 requires the NI source to be high to allow transmission by the peripheral device at step 74. The yes decision at step 74 indicates that the NI bus is utilized for data transfer by the peripheral device.
단계(78)에서, 주변 장치는 하이에서 로우로 패킷 출발 라인을 구동하며, 이에 따라 데이타를 수신하도록 제어기에 통지한다. 다음에 주변 장치는 단계(80)에서 패킷 버스에 데이타를 기록하도록 처리한다. 다음에 주변 장치는 패킷 버스상에 데이타를 판독하도록 제어기에 타이밍 신호를 제공하는 하이에서 로우로의 패킷 클럭 라인을 구동한다. 단계(84)에서, 패킷 종료가 로우인지의 결정이 이루어진다. 패킷 종료 라인은 제어기에 의해 제어되며, 언제든지 주변 장치에 의한 전송을 완료하도록 활용될 수 있다. 단계(84)로 진행시킨다. 예 결정은, 주변 장치가 데이타 전송이 정지되는 정지 전달 데이타 시퀀스(88)를 개시하도록 한다. 단계(86)에 의한 아니오 결정은 즉, 플래그가 설정되지 않으면, 모든 데이타가 단계(90)에서 전송되었는지에 대한 주변 장치의 결정이 있게 된다. 아니오 결정은 추가 데이타가 제어기로 전송되는 단계(80)로 복귀 제어된다. 주변 장치에 의한 소정의 데이타 전송의 종료를 나타내는 단계(90)에 의한 예 결정은, 주변 장치가 단계(92)에 나타난 바와 같이 로우에서 하이로의 패킷 출발을 구동하게 된다. 이것은 제어기에게 주변 장치가 패킷 전송을 끝마쳤음을 알려준다. 단계(92)에 이어 종료(94)에서 상기 방법이 완료된다.In step 78, the peripheral device drives the packet start line from high to low, thus notifying the controller to receive data. The peripheral device then proceeds to write data to the packet bus in step 80. The peripheral device then drives a high to low packet clock line that provides a timing signal to the controller to read data on the packet bus. In step 84, a determination is made whether the packet termination is low. The packet termination line is controlled by the controller and can be utilized to complete transmission by the peripheral at any time. Proceed to step 84. A yes determination causes the peripheral device to initiate a stop delivery data sequence 88 at which data transfer is stopped. The no determination by step 86, i.e., if the flag is not set, then there is a determination of the peripheral device whether all data has been sent in step 90. The no decision is returned to step 80 where additional data is sent to the controller. An example determination by step 90 indicating the end of a given data transfer by a peripheral device causes the peripheral device to drive a packet start from low to high as shown in step 92. This tells the controller that the peripheral has finished sending packets. The method is completed at step 94 following step 92.
다음의 설명은 주변 장치에 의한 데이타 전송을 조기에 종료하기 위한 제어기의 능력을 보여준다. 이러한 시퀀스는 단계(84)에 의한 예 결정인 패킷 종료 라인을 로우로 구동하는 제어기에 의해 시작된다. 단계(96)에서, 주변 장치는 플래그를 1로 셋팅함으로써 이러한 명령에 응답한다. 단계(98)에서, 제어기로 송신될 데이타가 더 남아있느냐에 대한 결정이 주변 장치에 의해 이루어진다. 아니오 결정은 단계(92 및 94)로 복귀됨으로써 전송을 완료하게 된다. 송신될 데이타가 더 있음을 나타내는 단계(98)에서의 예 결정은 데이타의 다음 바이트가 패킷 버스에 기록되는 단계(80)로 복귀하게 되고, 패킷 클럭이 단계(82)에서 증분되어지게 된다. 만일 패킷 종료 라인이 단계(84)에 의해 결정되는 바로서 로우 상태로 유지된다면, 주변 장치는 단계(98)에 의해 결정되는 바로서 모든 데이타가 전송될 때까지 동일한 시퀀스의 단계를 진행시킨. 하지만, 제어기가 플래그 F를 로우에서 하이로 패킷 종료를 구동함으로써 리셋되도록 한다면, 아니오 결정이 단계(84)에서 이루어지게 된다. 이 경우에 있어서, 플래그가 설정되어 있으므로 단계(86)는 예 결정을 하게 되고, 그에 따라 단계(88)에서 즉시 정지 기능을 실행하게 된다. 이렇게, 제어기는 하이에서 로우로 다시 하이로 패킷 종료를 구동함으로써 주변장치에 의한 데이타의 전송을 완료할 수 있다.The following description shows the controller's ability to prematurely terminate data transfer by the peripheral device. This sequence is started by the controller driving the packet end line low, which is an example decision by step 84. In step 96, the peripheral device responds to this command by setting the flag to one. In step 98, a determination is made by the peripheral device as to whether more data remains to be sent to the controller. The determination of NO returns to steps 92 and 94 to complete the transfer. An example determination at step 98 indicating that there is more data to be transmitted returns to step 80 where the next byte of data is written to the packet bus and the packet clock is incremented at step 82. If the packet end line remains low as determined by step 84, the peripheral proceeds with the same sequence of steps until all data has been sent as determined by step 98. However, if the controller causes the flag F to be reset by driving packet termination from low to high, then a no decision is made at step 84. In this case, since the flag is set, step 86 makes a yes decision, and accordingly executes the stop function immediately in step 88. In this way, the controller can complete the transfer of data by the peripheral by driving packet termination from high to low back.
제7도에 도시된 바와같은 실시예에 있어서, 패킷 출발라인은 즉, 하이에서 로우 다시 하이인 패킷 종료 라인 완료 명령 이전에 로우에서 하이로 주변 장치에 의해 구동된다. 이와같이, 이러한 예는 주변 장치가 제어기의 인터럽션 없이 그 데이타의 전송을 완료하는 것을 설명한다. 제7도의 패킷 출발 라인과 관련하는 굵은 데시라인은 대안적인 예를 도시하며, 여기에서 주변장치는 송신될 데이타를 가지도록 유지되지만 패킷 종료 명령에 의해 인터럽트되었으며, 그에 따라 패킷 출발 라인은 굵은 데시라인이 시작하기까지 로우 상태를 유지하며, 제어기에 의해 로우에서 하이로 구동되는 패킷 종료라인과 함께 하이로 복귀된다. 이러한 메카니즘은, 패킷 출발라인에 의해 결정된 바로서 미리선정된 패킷 이상으로 추가 데이타 바이트가 전송될 수 있게하는 이점을 가지고 있다. 이와같이, 주변장치시 한 패킷을 이은 다수의 추가 정보 바이트를 즉시 전송하는 것이 가능하다. 그러한 정보의 바이트는 주변장치의 상태를 모니터하는데 활용될 수 있거나, 패킷의 전송에 이은 주변장치에 제공된 통상의 갱신 정보에 해당할 수 있다. 이것은 그러한 정보가 패킷내에 전달될 필요없이 통신될 수 있게 한다. 이것은 다수의 주변장치 각각이 공통 제어기와 통신을 할때 특히 유익한 통신의 추가적신축성(flexibility)을 제공한다.In the embodiment as shown in FIG. 7, the packet start line is driven by the peripheral device from low to high before the end of packet complete line complete command, ie from high to low again. As such, this example illustrates that a peripheral completes its transmission of data without interruption of the controller. The bold dash line associated with the packet start line of FIG. 7 shows an alternative example, in which the peripheral device was retained with data to be transmitted but was interrupted by a packet end command, thus the packet start line was bold. It remains low until it starts and returns high with a packet end line driven low to high by the controller. This mechanism has the advantage that additional data bytes can be sent beyond the preselected packet as determined by the packet start line. As such, it is possible for the peripheral device to immediately send a number of additional bytes of information following a packet. Such bytes of information may be utilized to monitor the status of the peripheral, or may correspond to normal update information provided to the peripheral following the transmission of the packet. This allows such information to be communicated without having to be conveyed in the packet. This provides additional flexibility in communication, which is particularly beneficial when each of the multiple peripherals communicates with a common controller.
만일 한 주변장치가 NI 버스에 연결된 또다른 주변장치로 보내지게 될 한 패킷의 정보를 전송한다면, 제어기는 상기 패킷을 처리하여 수신지 주변장치로 어드레스된 NI 헤더를 갖는 패킷을 재포맷하고 이를 NI 버스상으로 전송할 것이다. 이와같이, 통신 제어기는 통신 조정의 공통 지점을 제공함은 물론, 주변장치간의 정보 및 패킷 루팅의 트래픽 콥(traffic cop)으로 작용한다.If a peripheral transmits information in one packet that will be sent to another peripheral connected to the NI bus, the controller processes the packet to reformat the packet with the NI header addressed to the destination peripheral and NI. Will transmit on the bus. As such, the communication controller not only provides a common point of communication coordination, but also acts as a traffic cop of information and packet routing between peripherals.
본 발명의 방법이 소프트웨어에서 뿐만아니라 하드웨어 또는 상태장치에서도 실행될 수 있다는 것은 당업자에게는 명백할 것이다.It will be apparent to those skilled in the art that the method of the present invention may be implemented in hardware as well as in state as well as in software.
상술된 바와같이 본 발명의 실시예가 설명되어지고 도시되어졌지만. 본 발명의 범위는 다음의 청구범위에 의해 규정되어진다.Although embodiments of the invention have been described and illustrated as described above. The scope of the invention is defined by the following claims.
Claims (8)
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US64692491A | 1991-01-28 | 1991-01-28 | |
| US646,924 | 1991-01-28 | ||
| PCT/US1992/000646 WO1992013414A1 (en) | 1991-01-28 | 1992-01-27 | Packet transmission system and method utilizing both a data bus and dedicated control lines |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930703776A KR930703776A (en) | 1993-11-30 |
| KR970007257B1 true KR970007257B1 (en) | 1997-05-07 |
Family
ID=24595018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930702234A Expired - Fee Related KR970007257B1 (en) | 1991-01-28 | 1992-01-27 | Packet transmission system and method utilizing both data bus and dedicated control lines |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0569512A4 (en) |
| JP (2) | JP2678690B2 (en) |
| KR (1) | KR970007257B1 (en) |
| BR (1) | BR9205487A (en) |
| WO (2) | WO1992013395A1 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5315635A (en) * | 1992-09-30 | 1994-05-24 | Motorola, Inc. | Reliable message communication system |
| DE9214886U1 (en) * | 1992-11-02 | 1994-03-03 | Siemens AG, 80333 München | Arrangement for controlling a transceiver, in particular base stations and mobile parts of a cordless telephone system |
| US5551078A (en) | 1994-07-29 | 1996-08-27 | Motorola, Inc. | Apparatus and method for minimizing the turn on time for a receiver operating in a discontinuous receive mode |
| SE515588C2 (en) * | 1996-01-25 | 2001-09-03 | Ericsson Telefon Ab L M | Mini cells with variable for size of payload in a mobile phone network |
| GB2342535A (en) * | 1998-10-09 | 2000-04-12 | Ericsson Telefon Ab L M | A modular radio telecommunications terminal |
| KR100860023B1 (en) * | 2001-12-29 | 2008-09-25 | 엘지전자 주식회사 | Data transmission system and data transmission method using the same |
| DE102017111642A1 (en) | 2017-05-29 | 2017-08-10 | Eto Magnetic Gmbh | Small appliances device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4652873A (en) * | 1984-01-18 | 1987-03-24 | The Babcock & Wilcox Company | Access control for a plurality of modules to a common bus |
| US4875158A (en) * | 1985-08-14 | 1989-10-17 | Apple Computer, Inc. | Method for requesting service by a device which generates a service request signal successively until it is serviced |
| JPS6253097A (en) * | 1985-09-02 | 1987-03-07 | Toshiba Corp | Control data transmission system |
| GB2180126B (en) * | 1985-09-03 | 1989-08-31 | Plessey Co Plc | Inter-bus system |
| US4922486A (en) * | 1988-03-31 | 1990-05-01 | American Telephone And Telegraph Company | User to network interface protocol for packet communications networks |
| US4995099A (en) * | 1988-12-01 | 1991-02-19 | Motorola, Inc. | Power conservation method and apparatus for a portion of a predetermined signal |
| US4961073A (en) * | 1989-02-27 | 1990-10-02 | Motorola, Inc. | Battery saving apparatus and method providing optimum synchronization codeword detection |
| US5032835A (en) * | 1989-04-24 | 1991-07-16 | Motorola, Inc. | Out of range indication for radio receivers |
-
1992
- 1992-01-24 JP JP4505855A patent/JP2678690B2/en not_active Expired - Lifetime
- 1992-01-24 WO PCT/US1992/000595 patent/WO1992013395A1/en active Application Filing
- 1992-01-27 JP JP50571592A patent/JPH06505600A/en active Pending
- 1992-01-27 WO PCT/US1992/000646 patent/WO1992013414A1/en not_active Application Discontinuation
- 1992-01-27 KR KR1019930702234A patent/KR970007257B1/en not_active Expired - Fee Related
- 1992-01-27 BR BR9205487A patent/BR9205487A/en not_active Application Discontinuation
- 1992-01-27 EP EP92905769A patent/EP0569512A4/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0569512A1 (en) | 1993-11-18 |
| JPH06503216A (en) | 1994-04-07 |
| WO1992013395A1 (en) | 1992-08-06 |
| JP2678690B2 (en) | 1997-11-17 |
| BR9205487A (en) | 1994-06-21 |
| WO1992013414A1 (en) | 1992-08-06 |
| JPH06505600A (en) | 1994-06-23 |
| EP0569512A4 (en) | 1997-11-05 |
| KR930703776A (en) | 1993-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5317692A (en) | Method and apparatus for buffer chaining in a communications controller | |
| US5371736A (en) | Universal protocol programmable communications interface | |
| JP3340738B2 (en) | Method and apparatus for a parallel packet bus | |
| US5175732A (en) | Method and apparatus for controlling data communication operations within stations of a local-area network | |
| US5103446A (en) | Local area network adaptive throughput control for instantaneously matching data transfer rates between personal computer nodes | |
| US5809334A (en) | Receive packet pre-parsing by a DMA controller | |
| US6388989B1 (en) | Method and apparatus for preventing memory overrun in a data transmission system | |
| KR19990087389A (en) | Asynchronous data pipes for automatically managing asynchronous data delivery between application devices and bus structures | |
| KR910017798A (en) | Comprehensive data link controller with synchronous link interface and asynchronous host processor interface | |
| EP0752665B1 (en) | Method and apparatus for coordinating data transfer between hardware and software | |
| KR100638603B1 (en) | Direct memory access unit and communication system, mobile radio and data processing unit with the dma unit | |
| US5896549A (en) | System for selecting between internal and external DMA request where ASP generates internal request is determined by at least one bit position within configuration register | |
| KR970007257B1 (en) | Packet transmission system and method utilizing both data bus and dedicated control lines | |
| CN101304362B (en) | Retransmission buffering apparatus and data transmission method | |
| US6052387A (en) | Enhanced interface for an asynchronous transfer mode segmentation controller | |
| US7139848B1 (en) | DMA protocol extension for packet-based transfer | |
| US5961614A (en) | System for data transfer through an I/O device using a memory access controller which receives and stores indication of a data status signal | |
| US4612541A (en) | Data transmission system having high-speed transmission procedures | |
| US5432910A (en) | Coupling apparatus and method for increasing the connection capability of a communication system | |
| RU175049U1 (en) | COMMUNICATION INTERFACE DEVICE SpaceWire | |
| WO2004063932A1 (en) | Method and apparatus for transferring general purpose control information between processors | |
| US6178462B1 (en) | Protocol for using a PCI interface for connecting networks | |
| EP0055741B1 (en) | Input/output system and method of communication for peripheral devices in data processing system | |
| US5559972A (en) | Method and apparatus for supporting byte-mode devices and non-byte-mode devices on a bus | |
| JP3223075B2 (en) | Wireless system data communication method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0105 | International application |
St.27 status event code: A-0-1-A10-A15-nap-PA0105 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| T11-X000 | Administrative time limit extension requested |
St.27 status event code: U-3-3-T10-T11-oth-X000 |
|
| T11-X000 | Administrative time limit extension requested |
St.27 status event code: U-3-3-T10-T11-oth-X000 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| G160 | Decision to publish patent application | ||
| PG1605 | Publication of application before grant of patent |
St.27 status event code: A-2-2-Q10-Q13-nap-PG1605 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U12-oth-PR1002 Fee payment year number: 1 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20000925 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20000925 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |